JP2001344999A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2001344999A
JP2001344999A JP2000162548A JP2000162548A JP2001344999A JP 2001344999 A JP2001344999 A JP 2001344999A JP 2000162548 A JP2000162548 A JP 2000162548A JP 2000162548 A JP2000162548 A JP 2000162548A JP 2001344999 A JP2001344999 A JP 2001344999A
Authority
JP
Japan
Prior art keywords
test
burn
item
semiconductor device
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000162548A
Other languages
Japanese (ja)
Inventor
Kanji Natori
完治 名取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000162548A priority Critical patent/JP2001344999A/en
Publication of JP2001344999A publication Critical patent/JP2001344999A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To recognize required burn-in test items and to set automatically a signal used for performing its item in individual semiconductor device having a non-volatile memory. SOLUTION: This device is provided with plural test circuits 11-13 generating a signal used for performing each item of burn-in test, and control means 20, 40 reading out information whether a test is performed or not for respective items of a burn-in test from the prescribed region of a non-volatile memory, judging whether a burn-in test is performed or not for respective items based on the information, and enabling a test circuit to operate corresponding to items judged as that a burn-in test is to be performed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、不揮発性メモリを
有する半導体装置に関し、特に、複数種類のバーンイン
試験に対応した半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a non-volatile memory, and more particularly, to a semiconductor device compatible with a plurality of types of burn-in tests.

【0002】[0002]

【従来の技術】一般的に、ウエハ選別試験をパスしてモ
ールドされた半導体装置に対して、第1回目のモールド
試験、バーンイン試験、第2回目のモールド試験が行わ
れる。ただし、第1回目のモールド試験は省略される場
合もある。ここで、バーンイン試験とは、出荷前に半導
体装置の信頼性を確保するために、高温又は低温に設定
された恒温槽中に半導体装置を格納し、所定の電源電圧
や試験用の信号を印加する試験のことをいう。これによ
り、半導体装置にストレスを加え、半導体装置の初期不
良を検出している。バーンイン試験には、各入力端子に
一定の電圧を印加するだけのスタティックな試験と、各
入力端子に動的信号を入力して半導体装置内の回路を動
作させるダイナミックな試験とがある。
2. Description of the Related Art Generally, a semiconductor device molded by passing a wafer sorting test is subjected to a first molding test, a burn-in test, and a second molding test. However, the first mold test may be omitted. Here, the burn-in test is to store the semiconductor device in a constant temperature chamber set at a high temperature or a low temperature and apply a predetermined power supply voltage and a test signal in order to secure the reliability of the semiconductor device before shipment. Test. Thus, stress is applied to the semiconductor device, and an initial failure of the semiconductor device is detected. The burn-in test includes a static test in which a fixed voltage is applied to each input terminal, and a dynamic test in which a dynamic signal is input to each input terminal to operate a circuit in the semiconductor device.

【0003】従来は、ダイナミックなバーンイン試験を
行う場合に、予め定められたタイミングの信号を入力で
きるように、各製品毎にバーンイン試験用のテストボー
ドを作成して試験を行っていた。このテストボードを用
いて、半導体装置の入力端子毎に、入力信号のレベルや
タイミングの設定が行われる。
Conventionally, when performing a dynamic burn-in test, a test board for a burn-in test has been created for each product so that a signal at a predetermined timing can be input, and the test is performed. Using this test board, the level and timing of the input signal are set for each input terminal of the semiconductor device.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、バーン
イン試験の試験項目の変更・追加・削除を行う場合に
は、入力信号のレベルやタイミングを変更するためにテ
ストボードを変更したり、バーンイン試験のための回路
構成を変更するために半導体装置のチップを作成し直し
たりする必要があった。
However, when changing, adding or deleting a test item of a burn-in test, a test board is changed in order to change the level and timing of an input signal, or a burn-in test is performed. In order to change the circuit configuration, it is necessary to re-create a chip of a semiconductor device.

【0005】また、同一機種でも、製品製造の初期には
品質が安定していないため、バーンイン試験を多項目に
渡って行う必要がある。品質が安定してきたら、バーン
イン試験を省略できる項目については試験項目を減らし
て、バーンイン試験のための時間を短縮することが可能
になる。その場合には、テストボードを変更する必要が
あった。一方、品質が安定した後でも、歩留まりの向上
や特性向上のためにプロセスの改善を行った場合には、
再度バーンイン試験の項目を増やして初期不良の確認を
行いたい場合があるが、従来は、このような場合に迅速
に対応することができなかった。
[0005] Further, even in the same model, the quality is not stable in the early stage of product manufacture, so it is necessary to perform a burn-in test for many items. When the quality becomes stable, the number of test items for which the burn-in test can be omitted can be reduced, and the time for the burn-in test can be reduced. In that case, it was necessary to change the test board. On the other hand, even if the quality is stabilized, if the process is improved to improve the yield and the characteristics,
In some cases, it is desired to confirm the initial failure by increasing the items of the burn-in test again. However, conventionally, it has not been possible to quickly respond to such a case.

【0006】ところで、日本国特許出願公開公報(特
開)平7−134160号には、機能の異なる半導体装
置をバーンイン試験する場合でも同一のバーンイン試験
ボードを用いてバーンイン試験できるようにするため
に、試験対象の半導体装置にプログラマブルロジックデ
バイスを介して電源電圧や各信号を供給するバーンイン
試験ボードが掲載されている。
Incidentally, Japanese Patent Application Laid-Open Publication No. Hei 7-134160 discloses that even when a semiconductor device having a different function is subjected to a burn-in test, the burn-in test can be performed using the same burn-in test board. A burn-in test board for supplying a power supply voltage and various signals to a semiconductor device to be tested via a programmable logic device is disclosed.

【0007】また、特開平10−160787号には、
パッケージの異なる半導体装置が存在しても、これらの
バーンイン試験を同時に実施するために、半導体装置の
品種ならびに外観に基づいてパターン発生部を制御し、
バーンインボードに試験パターン信号を送出するIC試
験装置が掲載されている。
Japanese Patent Application Laid-Open No. 10-160787 discloses that
Even if semiconductor devices with different packages exist, in order to carry out these burn-in tests simultaneously, the pattern generator is controlled based on the type and appearance of the semiconductor device,
An IC test apparatus for transmitting a test pattern signal to a burn-in board is described.

【0008】しかしながら、バーンイン試験装置(テス
トボード)側だけを改良しても、個々のロット又は個々
の半導体装置に必要なバーンイン試験項目を認識するこ
とまではできず、オペレータがバーンイン試験における
各試験項目を実行するか否かについて判断してバーンイ
ン試験装置を設定しなければならなかった。
However, even if only the burn-in test equipment (test board) is improved, it is not possible to recognize burn-in test items required for individual lots or individual semiconductor devices. The burn-in test apparatus had to be set by judging whether or not to execute the item.

【0009】そこで、上記の点に鑑み、本発明は、個々
の半導体装置に必要なバーンイン試験項目を認識し、そ
のバーンイン試験項目を実行するために用いられる信号
を予め個々の半導体装置に書き込んでおき、バーンイン
試験実行時に試験項目を設定する必要をなくした半導体
装置を提供することを目的とする。
In view of the above, the present invention recognizes a burn-in test item required for each semiconductor device and writes in advance a signal used to execute the burn-in test item into each semiconductor device. Another object of the present invention is to provide a semiconductor device which eliminates the need to set test items when performing a burn-in test.

【0010】[0010]

【課題を解決するための手段】以上の課題を解決するた
め、本発明に係る半導体装置は、不揮発性メモリを有す
る半導体装置であって、バーンイン試験の各項目を実行
するために用いられる信号を発生する複数の試験回路
と、不揮発性メモリの所定の領域からバーンイン試験の
それぞれの項目について試験を行うか否かの情報を読み
出し、該情報に基づいてそれぞれの項目についてバーン
イン試験を行うか否かを判断し、バーンイン試験を行う
と判断した項目に対応する試験回路を動作可能にする制
御手段とを具備する。
In order to solve the above problems, a semiconductor device according to the present invention is a semiconductor device having a non-volatile memory, and outputs a signal used to execute each item of a burn-in test. A plurality of test circuits to be generated and information on whether or not to perform a test for each item of the burn-in test are read from a predetermined area of the nonvolatile memory, and whether or not to perform the burn-in test for each item based on the information is determined. And control means for enabling a test circuit corresponding to the item determined to perform the burn-in test.

【0011】ここで、制御手段が、複数の試験回路がそ
れぞれ出力する複数のアドレス信号の内の1つを順次選
択するセレクタと、セレクタが選択したアドレス信号に
対応して不揮発性メモリから読み出される情報に基づい
て、その項目についてバーンイン試験を行うか否かを判
断し、バーンイン試験を行うと判断した場合に、その項
目に対応する試験回路を動作可能にする制御回路とを含
むようにしても良い。
Here, the control means selects one of a plurality of address signals sequentially output from the plurality of test circuits, and the control means reads out from the nonvolatile memory corresponding to the address signal selected by the selector. Based on the information, it may be determined whether or not to perform a burn-in test on the item, and if it is determined that the burn-in test is to be performed, a control circuit that enables a test circuit corresponding to the item to operate may be included.

【0012】以上の様に構成した本発明によれば、不揮
発性メモリを有する半導体装置において、必要なバーン
イン試験項目を認識し、そのバーンイン試験項目を実行
するために用いられる信号を予め個々の半導体装置に書
き込んでおくことにより、バーンイン試験実行時に試験
項目を設定する必要をなくすことができる。
According to the present invention configured as described above, in a semiconductor device having a non-volatile memory, a required burn-in test item is recognized, and a signal used for executing the burn-in test item is individually set in each semiconductor device. By writing to the apparatus, it is possible to eliminate the need to set test items when performing a burn-in test.

【0013】[0013]

【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について説明する。図1は、本発明の一実施形
態に係る半導体装置を示すブロック図である。この半導
体装置は、不揮発性メモリとしてフラッシュメモリ30
を有している。フラッシュメモリ30には、マニファク
チャコードやデバイスコード等を記憶するためのメモリ
セルアレイ部が存在する。以下においては、この部分の
ことをインフォメーションアレイ部と呼ぶ。インフォメ
ーションアレイ部は、メモリセルアレイ部の本体に隣接
して配置されているので、そこにはデータの記憶に用い
られない領域がかなり存在する。例えば、フラッシュメ
モリ全体の記憶容量が4メガビットである場合に、イン
フォメーションアレイ部には256バイト〜1kバイト
程度の情報を記憶することができるが、実際に使用され
ているのはその内の数10バイト位である。そこで、本
発明においては、インフォメーションアレイ部の空き領
域に、それぞれのバーンイン試験項目を実行すべきか否
かについての試験情報を、例えばフラグとして、半導体
装置毎に記憶している。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a semiconductor device according to one embodiment of the present invention. This semiconductor device has a flash memory 30 as a non-volatile memory.
have. The flash memory 30 has a memory cell array unit for storing a manufacture code, a device code, and the like. Hereinafter, this portion is referred to as an information array portion. Since the information array section is arranged adjacent to the main body of the memory cell array section, there are considerable areas not used for storing data therein. For example, when the storage capacity of the entire flash memory is 4 megabits, information of about 256 bytes to 1 kbyte can be stored in the information array section. It is byte order. Therefore, in the present invention, test information as to whether or not each burn-in test item should be executed is stored in a vacant area of the information array unit, for example, as a flag for each semiconductor device.

【0014】また、この半導体装置は、バーンイン試験
の各項目を実行するために用いられる信号を発生するバ
ーンイン試験シーケンス回路10を有している。ここ
で、バーンイン試験シーケンス回路10は、バーンイン
試験の第1番目の項目を実行するために用いられる信号
を発生する第1の試験回路11から、バーンイン試験の
第N番目(Nは任意の自然数)の項目を実行するために
用いられる信号を発生する第Nの試験回路13までを含
んでいる。セレクタ20は、バーンイン試験制御回路4
0から出力される制御信号に従って、第1〜Nの試験回
路11〜13の内の1つを順次選択して、その試験回路
が発生するアドレス信号をフラッシュメモリ30に印加
する。このアドレス信号に従って、その項目についてバ
ーンイン試験を行う必要があるか否かを表す試験情報が
フラッシュメモリ30のインフォメーションアレイ部か
ら読み出されて、バーンイン試験制御回路40に出力さ
れる。バーンイン試験制御回路40は、この試験情報に
基づいて、そのバーンイン試験項目を実行するか否かを
判断する。その項目を実行する場合には、バーンイン試
験シーケンス回路10に含まれる第1〜Nの試験回路1
1〜13の内の選択された1つにイネーブル信号を出力
する。
The semiconductor device also has a burn-in test sequence circuit 10 for generating a signal used to execute each item of the burn-in test. Here, the burn-in test sequence circuit 10 outputs the signal used to execute the first item of the burn-in test from the first test circuit 11 to the N-th burn-in test (N is an arbitrary natural number). Up to an N-th test circuit 13 that generates signals used to execute the items (1) to (3). The selector 20 is connected to the burn-in test control circuit 4.
One of the first to Nth test circuits 11 to 13 is sequentially selected in accordance with a control signal output from 0, and an address signal generated by the test circuit is applied to the flash memory 30. In accordance with the address signal, test information indicating whether or not a burn-in test needs to be performed for the item is read from the information array section of the flash memory 30 and output to the burn-in test control circuit 40. The burn-in test control circuit 40 determines whether or not to execute the burn-in test item based on the test information. To execute the item, the first to Nth test circuits 1 included in the burn-in test sequence circuit 10
An enable signal is output to a selected one of 1-13.

【0015】次に、バーンイン試験における半導体装置
の動作について、図1〜図3を参照しながら詳しく説明
する。テストボードから半導体装置にクロック信号が入
力されると、半導体装置においてバーンイン試験が開始
される。フラッシュメモリ30内のインフォメーション
アレイ部に記憶されている試験情報が試験項目毎に読み
出され、その試験項目について実行するか否かがバーン
イン試験制御回路40によって判断される。
Next, the operation of the semiconductor device in the burn-in test will be described in detail with reference to FIGS. When a clock signal is input from the test board to the semiconductor device, a burn-in test is started in the semiconductor device. The test information stored in the information array section in the flash memory 30 is read for each test item, and the burn-in test control circuit 40 determines whether or not to execute the test item.

【0016】この動作は、まず、バーンイン試験項目1
から開始される。図2は、バーンイン試験項目1におけ
る動作について示したものである。ステップS1におい
て、バーンイン試験制御回路40から出力される制御信
号に基づいて、セレクタ20が試験項目1を選択してア
ドレス1を出力する。これに基づいて、インフォメーシ
ョンアレイ部のアドレス1に記憶されている試験項目1
についての試験情報が読み出される。
This operation is performed first in burn-in test item 1
Started from. FIG. 2 shows the operation in the burn-in test item 1. In step S1, the selector 20 selects the test item 1 and outputs the address 1 based on the control signal output from the burn-in test control circuit 40. Based on this, test item 1 stored at address 1 in the information array section
Is read out.

【0017】次に、ステップS2において、バーンイン
試験制御回路40が、試験項目1についての試験情報に
基づいて、試験項目1を実行するか否かを判断する。試
験項目1を実行すると判断した場合には、ステップS3
に進む。ステップS3において、バーンイン試験制御回
路40は、バーンイン試験シーケンス回路10に含まれ
る第1の試験回路11にイネーブル信号を出力し、試験
項目1に用いられる信号を発生させる。即ち、試験項目
1に対応した入力信号を半導体装置内で生成して、項目
1の試験を行う。その後、ステップS4に進む。
Next, in step S2, the burn-in test control circuit 40 determines whether or not to execute the test item 1 based on the test information on the test item 1. If it is determined that test item 1 is to be executed, step S3
Proceed to. In step S3, the burn-in test control circuit 40 outputs an enable signal to the first test circuit 11 included in the burn-in test sequence circuit 10, and generates a signal used for test item 1. That is, an input signal corresponding to the test item 1 is generated in the semiconductor device, and the test of the item 1 is performed. Thereafter, the process proceeds to step S4.

【0018】試験項目1を実行しないと判断した場合に
は、ステップS4に進み、項目1の試験は行わない。ス
テップS4において、第1の試験回路11が終了信号を
出力し、バーンイン試験制御回路40は試験項目2の動
作に移行する。
If it is determined that test item 1 is not to be executed, the process proceeds to step S4, and the test of item 1 is not performed. In step S4, the first test circuit 11 outputs an end signal, and the burn-in test control circuit 40 shifts to the operation of test item 2.

【0019】このような動作を繰り返すことにより、図
3に示すように、バーンイン試験項目1〜Nについての
動作を完了する。
By repeating such operations, the operations for the burn-in test items 1 to N are completed as shown in FIG.

【0020】[0020]

【発明の効果】以上述べた様に、本発明によれば、不揮
発性メモリを有する半導体装置において、必要なバーン
イン試験項目を認識し、そのバーンイン試験項目を実行
するために用いられる信号を予め個々の半導体装置に書
き込んでおくことにより、バーンイン試験実行時に試験
項目を設定する必要をなくすことができる。従って、バ
ーンイン試験項目が変更になっても、テストボードや入
力信号のタイミング等のバーンイン試験環境を変更する
必要がない。
As described above, according to the present invention, in a semiconductor device having a nonvolatile memory, a necessary burn-in test item is recognized, and a signal used for executing the burn-in test item is individually specified in advance. By writing the data in the semiconductor device, it is possible to eliminate the necessity of setting test items when executing the burn-in test. Therefore, even if the burn-in test item is changed, it is not necessary to change the burn-in test environment such as the test board and the timing of the input signal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係る半導体装置を示すブ
ロック図である。
FIG. 1 is a block diagram showing a semiconductor device according to one embodiment of the present invention.

【図2】図1の半導体装置のバーンイン試験項目1にお
ける動作を示すフローチャートである。
FIG. 2 is a flowchart showing an operation in a burn-in test item 1 of the semiconductor device of FIG. 1;

【図3】図1の半導体装置のバーンイン試験における動
作を示すフローチャートである。
FIG. 3 is a flowchart showing an operation in a burn-in test of the semiconductor device of FIG. 1;

【符号の説明】 10 バーンイン試験シーケンス回路 11〜13 バーンイン試験の各項目を実行する第1〜
Nの試験回路 20 セレクタ 30 フラッシュメモリ 40 バーンイン試験制御回路
[Description of Signs] 10 Burn-in test sequence circuit 11 to 13 First to 1st to execute each item of burn-in test
N test circuit 20 selector 30 flash memory 40 burn-in test control circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 不揮発性メモリを有する半導体装置であ
って、 バーンイン試験の各項目を実行するために用いられる信
号を発生する複数の試験回路と、 前記不揮発性メモリの所定の領域からバーンイン試験の
それぞれの項目について試験を行うか否かの情報を読み
出し、該情報に基づいてそれぞれの項目についてバーン
イン試験を行うか否かを判断し、バーンイン試験を行う
と判断した項目に対応する試験回路を動作可能にする制
御手段と、を具備することを特徴とする半導体装置。
1. A semiconductor device having a non-volatile memory, comprising: a plurality of test circuits for generating signals used to execute each item of a burn-in test; Reads information on whether or not to perform a test for each item, determines whether or not to perform a burn-in test for each item based on the information, and operates a test circuit corresponding to the item determined to perform a burn-in test. Control means for enabling the semiconductor device.
【請求項2】 前記制御手段が、 前記複数の試験回路がそれぞれ出力する複数のアドレス
信号の内の1つを順次選択するセレクタと、 前記セレクタが選択したアドレス信号に対応して前記不
揮発性メモリから読み出される情報に基づいて、その項
目についてバーンイン試験を行うか否かを判断し、バー
ンイン試験を行うと判断した場合に、その項目に対応す
る試験回路を動作可能にする制御回路と、を含むことを
特徴とする請求項1記載の半導体装置。
2. A selector for sequentially selecting one of a plurality of address signals respectively output from the plurality of test circuits, and the nonvolatile memory corresponding to the address signal selected by the selector. A control circuit that determines whether or not to perform a burn-in test on the item based on the information read from the device, and, when it is determined that the burn-in test is performed, enables a test circuit corresponding to the item to operate. The semiconductor device according to claim 1, wherein:
JP2000162548A 2000-05-31 2000-05-31 Semiconductor device Withdrawn JP2001344999A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000162548A JP2001344999A (en) 2000-05-31 2000-05-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000162548A JP2001344999A (en) 2000-05-31 2000-05-31 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2001344999A true JP2001344999A (en) 2001-12-14

Family

ID=18666432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000162548A Withdrawn JP2001344999A (en) 2000-05-31 2000-05-31 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2001344999A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010204071A (en) * 2009-03-06 2010-09-16 Fujitsu Semiconductor Ltd Test circuit and test method
JP2021002638A (en) * 2019-06-18 2021-01-07 富士電機株式会社 Semiconductor device and method of testing the same
CN114839505A (en) * 2020-12-29 2022-08-02 珠海极海半导体有限公司 Aging test device for MCU chip and integrated circuit chip

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010204071A (en) * 2009-03-06 2010-09-16 Fujitsu Semiconductor Ltd Test circuit and test method
JP2021002638A (en) * 2019-06-18 2021-01-07 富士電機株式会社 Semiconductor device and method of testing the same
JP7419769B2 (en) 2019-06-18 2024-01-23 富士電機株式会社 Semiconductor device and its testing method
CN114839505A (en) * 2020-12-29 2022-08-02 珠海极海半导体有限公司 Aging test device for MCU chip and integrated circuit chip
CN114839505B (en) * 2020-12-29 2023-09-19 珠海极海半导体有限公司 Aging test device for MCU chip and integrated circuit chip

Similar Documents

Publication Publication Date Title
US5650734A (en) Programming programmable transistor devices using state machines
JP5221335B2 (en) Internal generation of patterns for testing in integrated circuit devices.
US7366965B2 (en) Semiconductor integrated circuit
US6829737B1 (en) Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results
US20070030755A1 (en) Apparatus for testing a nonvolatile memory and a method thereof
EP1388150B1 (en) Integrated circuit with self-test device for an embedded non-volatile memory and related test method
US20080278190A1 (en) Testing fuse configurations in semiconductor devices
US7010732B2 (en) Built-in test support for an integrated circuit
US20060253750A1 (en) Semiconductor integrated circuit and burn-in test method thereof
JP2002216496A (en) Semiconductor memory
JP2000276367A (en) Device and method for writing data and test device
JP2002203398A (en) Method for preventing consumption of time to program address in defective column
US6907385B2 (en) Memory defect redress analysis treating method, and memory testing apparatus performing the method
US20060109705A1 (en) Integrated semiconductor memory device
US6490700B1 (en) Memory device testing apparatus and data selection circuit
US20050055618A1 (en) Test arrangement and method for selecting a test mode output channel
JP2001344999A (en) Semiconductor device
US7454676B2 (en) Method for testing semiconductor chips using register sets
US6505266B1 (en) Method and apparatus for a mix signal module
US7451368B2 (en) Semiconductor device and method for testing semiconductor device
US6590414B2 (en) Circuit architecture for performing a trimming operation on integrated circuits
US7702942B2 (en) Method for generating adjustable MRAM timing signals
JP2000156098A (en) Memory self-test device, and semiconductor integrated circuit incorporating this memory self-test device
US8120977B2 (en) Test method for nonvolatile memory device
KR100991308B1 (en) Non volatile memory device and method of testing the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807