JP2001339961A - パルス電源回路、及び、これを用いた高電圧パルス電源 - Google Patents

Abstract

(57)【要約】 【課題】 ＳＩサイリスタ等の、トリガをかけてオンに
できるが、オフにはできない、比較的大電流を扱える半
導体素子を使用可能とする。 【解決手段】 トリガ回路４０から供給されるトリガ信
号によりオンとされる放電用スイッチング素子３４をオ
フとするために、該放電用スイッチング素子３４に加わ
る電圧を零又は負にするための消弧用ネットワーク５０
を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パルス電源回路、
及び、これを用いた高電圧パルス電源に係り、特に、加
速器用クライストロンのパルス電源に用いるのに好適
な、半導体素子を使用して、信頼性の向上、波形調整の
容易化、ユニット化によるスケーラビリティの確保、生
産性の向上等を図ったパルス電源回路、及び、これを用
いた高電圧パルス電源に関する。

【０００２】

【従来の技術】一般に、加速器用クライストロンのパル
ス電源としては、図１に示す如く、充電用高圧電源１０
と、該高圧電源１０により充電される放電用コンデンサ
１２と、該放電用コンデンサ１２に蓄積された電荷を放
電するための放電用スイッチング素子１４と、パルス波
形形成用のネットワーク１６と、該ネットワーク１６を
介して電荷が供給される、方形波パルス出力用のパルス
トランス１８とを備えた回路が使用されることが多い。

【０００３】前記スイッチング素子１４には、大電力の
スイッチング性能が要求されるため、従来は、気体放電
を利用した高周波用真空管であるサイラトロンが使用さ
れてきたが、近年、スイッチの長寿命化、小型化、省電
力化やメンテナンスの容易化を図るため、ＭＯＳ ＦＥ
Ｔとバイポーラトランジスタを組合せて１チップとした
絶縁ゲートバイポーラトランジスタ（Insulated Gate
Bipolar Transistor：ＩＧＢＴ）等の半導体素子に置
き換える動きがある。

【０００４】なお、図１に示したような回路におけるネ
ットワーク１６は、図ではコイル３個とコンデンサ３個
で形成されているが、実際には、何段ものコイルとコン
デンサが使用されており、設計が難しく、調整が容易で
ないという問題点を有していた。

【０００５】又、図２に示すように、パルス波形形成用
ネットワーク１６を省略して、スイッチング素子２４に
よりパルストランス１８に直接電荷を供給するようにし
た回路も提案されている。この回路により高電圧の方形
波パルスを発生する場合には、複数の回路を用い、パル
ストランス１８の２次側を直列に接続している。

【０００６】この回路によれば、調整要素がなく、簡単
な構成であるが、放電用スイッチング素子２４には、制
御信号でオン・オフできるＩＧＢＴのような素子が求め
られる。

【０００７】

【発明が解決しようとする課題】しかしながら、現状で
は、オン・オフ動作が可能なスイッチング素子には、あ
まり大電力を取扱えるものがなく、電源容量の大きなも
のは、電源が製作し難いという問題点を有していた。

【０００８】一方、近年、比較的大電流を扱える半導体
素子として、従来形サイリスタのｐｎｐｎ構造と異な
り、ｐｉｎダイオードに格子状のゲートを埋め込んだチ
ャンネル構造形の静電誘導サイリスタ（ＳＩサイリス
タ）が開発されているが、トリガをかけてオンにできる
一方、オフにはできないため、図２に示すような回路
に、そのまま用いることはできなかった。

【０００９】本発明は、前記従来の問題点を解消するべ
くなされたもので、ＳＩサイリスタ等の比較的大電流を
扱える半導体素子であって、トリガをかけてオンにはで
きるが、オフにはできない素子を、図２に示すような回
路に使用可能として、回路構成の簡単な大容量の電源を
作れるようにすることを課題とする。

【００１０】

【課題を解決するための手段】本発明は、パルス電源回
路において、充電用電源と、該充電用電源により充電さ
れる放電用コンデンサと、該放電用コンデンサに蓄積さ
れた電荷を放電するための、トリガ信号によりオンとさ
れる放電用スイッチング素子と、該放電用スイッチング
素子をオフとするために、該放電用スイッチング素子に
加わる電圧を零又は負にするための消弧回路と、前記放
電用スイッチング素子を介して電荷が供給される、出力
用のパルストランスとを備えることにより、前記課題を
解決したものである。

【００１１】又、前記消弧回路が、前記放電用コンデン
サに、他の消弧用コンデンサを並列につなぎ込むことに
より、前記放電用スイッチング素子をオフとするように
したものである。

【００１２】又、前記消弧用コンデンサを複数設け、前
記消弧回路が、消弧時は並列接続されている該消弧用コ
ンデンサを、前記放電用スイッチング素子をオフとした
後、直列接続に組替えて、残っている負荷を前記放電用
コンデンサに戻すようにして、蓄積された電荷を、無駄
なく効率良く利用できるようにしたものである。

【００１３】又、本発明は、高電圧パルス電源におい
て、前記パルス電源回路を単位回路として、複数のパル
ス電源回路のパルストランスの２次側を直列に接続する
ことにより、高電圧を発生させるようにしたものであ
る。

【００１４】

【発明の実施の形態】以下図面を参照して、本発明の実
施形態を詳細に説明する。

【００１５】本発明に係るパルス電源回路の実施形態
は、図３に示す如く、図２と同様のパルス電源回路にお
いて、放電用スイッチング素子３４として、トリガをか
けることにより高速でオンにでき、オフにするために
は、素子に流れる電流を保持電流以下にしなければなら
ない素子を用いると共に、該放電用スイッチング素子３
４をオンとするためのトリガ回路４０と、該放電用スイ
ッチング素子３４をオフとするために、該放電用スイッ
チング素子３４にか加わる電圧を零又は負にするための
消弧用ネットワーク（消弧回路）５０とを備えたもので
ある。

【００１６】前記放電用スイッチング素子３４として
は、例えばサイリスタやＳＩサイリスタ等を使用するこ
とができる（図では、サイリスタの記号を用いてい
る）。

【００１７】前記消弧用ネットワーク５０は、図４に詳
細に示す如く、高速でオンになる消弧用スイッチング素
子（例えばサイリスタ）５２と、放電用コンデンサ１２
を戻し充電するためのダイオード５４と、放電用スイッ
チング素子３４のアノート電位を下げてオフとするため
の、消弧時に放電用コンデンサ１２に並列接続される消
弧用コンデンサ５６、５８と、該消弧用コンデンサ５６
と５８の接続状態を変更するための、オン・オフが可能
なスイッチング素子（例えばＩＧＢＴ）６０、６２、６
４とを用いて構成されている。

【００１８】前記スイッチング素子６０と６４は、同時
にオン・オフできるようにされ、スイッチング素子６２
は、６０と６４がオンの時にオフとなり、消弧用コンデ
ンサ５６と５８を互いに並列接続とし、一方、スイッチ
ング素子６０と６４がオフの時は、スイッチング素子６
２がオンとなって、消弧用コンデンサ５６と５８を互い
に直列接続するようにされている。

【００１９】図３において、７０、７２は、それぞれ、
放電用スイッチ素子３４及びパルストランス１８を、本
発明によって生じる逆方向電圧から保護するためのダイ
オードである。

【００２０】以下、図５を参照して、作用を説明する。

【００２１】本発明によるパルス電源では、以下に示す
４個の状態を遷移して、出力パルスを発生する。まず、
放電用スイッチング素子３４にトリガ回路４０からトリ
ガをかけ、オンにする。この時、放電用コンデンサ１２
に高圧電源１０から充電されていた電荷Ｑは、放電用ス
イッチング素子３４及びパルストランス１８を通って流
れ、出力パルスが発生する。この時の放電用コンデンサ
１２の電位Ｖ₁、即ち、放電用スイッチング素子３４の
アノード電位は、次式で表わされる。

【００２２】 Ｖ₁＝Ｑ／Ｃ₁ …（１）

【００２３】ここで、Ｃ₁は、放電用コンデンサ１２の
容量である。

【００２４】次に出力パルスをオフにする場合には、消
弧用スイッチング素子５２をトリガし、放電用コンデン
サ１２の電荷Ｑを２つの消弧用コンデンサ５６、５８に
分配すると同時に、放電用スイッチング素子３４のトリ
ガ信号を切る。放電用コンデンサ１２の電荷Ｑがコンデ
ンサ５６、５８に分配されると、スイッチング素子３４
のアノード側はカソード側より負電位になるので、同時
にゲートを負電位にすることにより、スイッチング素子
３４はオフとなり、出力パルスもオフとなる。この時の
放電用スイッチング素子３４のアノード側電位Ｖ₂は、
次式であらわされる。

【００２５】 Ｖ₂＝Ｑ／（Ｃ₁＋Ｃ₂＋Ｃ₃） …（２）

【００２６】ここで、Ｃ₂、Ｃ₃は、それぞれ、消弧用コ
ンデンサ５６、５８の容量である。

【００２７】消弧用スイッチング素子５２は、電荷の分
配が終了した時点でオフになる。

【００２８】コンデンサに蓄積された電荷を有効利用す
るため、次のパルスを発生させるまでの間に、２個の消
弧用コンデンサ５６、５８をスイッチング素子で直列に
組替えることにより、ダイオード５４を介して電荷をコ
ンデンサ１２に戻す。この時の放電用スイッチング素子
のアノード側電位Ｖ₃は、次式で表わされる。

【００２９】 Ｖ₃＝Ｑ／（Ｃ₂＋Ｃ₃） …（３）

【００３０】最後に、スイッチング素子６０、６２、６
４を切換え、消弧用コンデンサ５６、５８を並列接続に
戻して、次のパルスの発生準備をする。

【００３１】本実施形態においては、ＳＩサイリスタを
放電用スイッチング素子として用いているので、ＳＩサ
イリスタの機能を十分に活かすことができる。なお、放
電用スイッチング素子の種類はＳＩサイリスタに限定さ
れない。

【００３２】又、本実施形態においては、消弧用コンデ
ンサを５６、５８の２個設け、直列に組替えて電荷を放
電用コンデンサ１２に戻すようにしているので、効率良
く電荷を利用できる。なお、消弧用コンデンサの数は２
個に限定されず、例えば３個以上としたり、あるいは、
電荷を放電用コンデンサ１２に戻す必要が無い場合に
は、５８の１個のみとして、ダイオード５４、コンデン
サ５８及びスイッチング素子６０、６２、６４を省略す
ることも可能である。

【００３３】更に、本実施形態においては、スイッチン
グ素子３４及びパルストランス１８に保護用ダイオード
７０、７２を設けているので、本発明による逆方向電圧
から、これらを確実に保護することができる。

【００３４】高電圧が必要な場合には、図２と同様に、
図３の回路のパルストランス１８の２次側を直列に接続
してスタックすれば良い。

【００３５】前記実施形態においては、本発明が、クラ
イストロン用電源に適用されていたが、本発明の適用対
象はこれに限定されず、やはり方形波パルスを出力する
インフレクタ用電源等の他の加速器用パルス電源や、方
形波パルス以外のその他の高電圧パルスが必要なパルス
電源一般に適用できることは明らかである。

【００３６】

【発明の効果】本発明によれば、ＳＩサイリスタ等の比
較的大電流を扱える半導体素子であって、トリガをかけ
てオンにできるが、オフにはできない素子を、図２のよ
うな回路に使用できる。従って、高電圧のパルス電源に
組み上げる場合に直列にする段数を少なくすることがで
き、回路構成の簡単な大容量の電源を作ることが可能と
なる。

【００３７】又、半導体化による信頼性の向上、波形調
整の容易化、ユニット化によるスケーラビリティの確
保、生産性の向上等も図ることができる。

【図面の簡単な説明】

【図１】従来のパルス電源回路の一例の構成を示す回路
図

【図２】従来のパルス電源回路の他の例の構成を示す回
路図

【図３】本発明に係るパルス電源回路の実施形態の構成
を示す回路図

【図４】前記実施形態の消弧用ネットワークの具体的構
成例を示す回路図

【図５】前記実施形態の動作を示すタイミングチャート

【符号の説明】

１０…充電用高圧電源 １２…放電用コンデンサ １８…パルストランス ３４…放電用スイッチング素子 ４０…トリガ回路 ５０…消弧用ネットワーク ５２…消弧用スイッチング素子 ５６、５８…消弧用コンデンサ ６０、６２、６４…スイッチング素子

Claims (4)

【特許請求の範囲】
1. 【請求項１】充電用電源と、 該充電用電源により充電される放電用コンデンサと、 該放電用コンデンサに蓄積された電荷を放電するため
   の、トリガ信号によりオンとされる放電用スイッチング
   素子と、 該放電用スイッチング素子をオフとするために、該放電
   用スイッチング素子に加わる電圧を零又は負にするため
   の消弧回路と、 前記放電用スイッチング素子を介して電荷が供給され
   る、出力用のパルストランスと、 を備えたことを特徴とするパルス電源回路。
2. 【請求項２】前記消弧回路が、前記放電用コンデンサ
   に、他の消弧用コンデンサを並列につなぎ込むことによ
   り、前記放電用スイッチング素子をオフとするようにさ
   れていることを特徴とするパルス電源回路。
3. 【請求項３】前記消弧用コンデンサが複数設けられ、前
   記消弧回路が、消弧時は並列接続されている該消弧用コ
   ンデンサを、前記放電用スイッチング素子をオフとした
   後、直列接続に組替えて、残っている負荷を前記放電用
   コンデンサに戻すようにされていることを特徴とするパ
   ルス電源回路。
4. 【請求項４】請求項１乃至３のいずれかに記載のパルス
   電源回路を単位回路として、複数のパルス電源回路のパ
   ルストランスの２次側を直列に接続することにより、高
   電圧を発生させるようにした高電圧パルス電源。