JP2001339950A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2001339950A JP2001339950A JP2000158782A JP2000158782A JP2001339950A JP 2001339950 A JP2001339950 A JP 2001339950A JP 2000158782 A JP2000158782 A JP 2000158782A JP 2000158782 A JP2000158782 A JP 2000158782A JP 2001339950 A JP2001339950 A JP 2001339950A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- mode
- switch
- vout1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 通常動作モードと動作待機モードを有する直
流−直流変換装置において、動作待機モードでの出力電
圧を低減することと、動作待機モード解除時に、システ
ム側の静電容量充電のための一時的な出力電圧の落ち込
みを防ぎ、安定した電圧を供給すること。 【解決手段】 通常動作モードでのみ作動する第１の電
圧出力端子の出力電圧を監視し、前記出力端子の出力が
停止したことを検知した後、常時電圧を出力する第２の
電圧出力端子の電圧を低減し、前記第１の出力端子の電
圧が出力されたことを検知してのち、第２の電圧出力端
子の出力電圧を上昇させる。この際、第１の電圧出力端
子の動作に対して、第２の電圧出力端子の動作が僅かに
遅れるため、前記一時的な電圧の低下を防ぐことができ
る。
流−直流変換装置において、動作待機モードでの出力電
圧を低減することと、動作待機モード解除時に、システ
ム側の静電容量充電のための一時的な出力電圧の落ち込
みを防ぎ、安定した電圧を供給すること。 【解決手段】 通常動作モードでのみ作動する第１の電
圧出力端子の出力電圧を監視し、前記出力端子の出力が
停止したことを検知した後、常時電圧を出力する第２の
電圧出力端子の電圧を低減し、前記第１の出力端子の電
圧が出力されたことを検知してのち、第２の電圧出力端
子の出力電圧を上昇させる。この際、第１の電圧出力端
子の動作に対して、第２の電圧出力端子の動作が僅かに
遅れるため、前記一時的な電圧の低下を防ぐことができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、直流−直流変換用
の電源回路に関し、例えば、通常動作モードと動作待機
モードの二つの動作モードを備えた直流−直流変換用の
電源回路に関する。
の電源回路に関し、例えば、通常動作モードと動作待機
モードの二つの動作モードを備えた直流−直流変換用の
電源回路に関する。
【０００２】
【従来の技術】近年、テレビやビデオテープレコーダな
どのように、常時通電状態にあり、しかも、そのほとん
どの時間を動作待機モードで使用される電気製品が急激
に増えており、これらの動作待機モードで消費される電
力の全消費電力に占める割合は年々大きくなっている。
そこで、前記動作待機モードでの消費電力を如何に低減
するかが、大きな技術課題となっている。以下、図３を
用いて従来の動作待機モードを備えた直流−直流変換用
の電源回路について説明する。１次側より供給された入
力電圧Ｖｉｎは、スイッチ２２，ＰＷＭ制御素子３６及
びトランス２４によって高周波交流に変換され、トラン
ス２４により電圧変換後、２次側平滑回路２５により直
流に整流されＶｏｕｔ１とＶｏｕｔ２に出力される。Ｐ
ＷＭ制御素子１６は、トランス２４の１次補助巻き線に
接続された平滑回路２３から電圧を供給され、スイッチ
２２をオン・オフすることにより、入力をＰＷＭ制御す
る。Ｖｏｕｔ１及びＶｏｕｔ２は２次側平滑回路２５に
並列に接続されている。スイッチ２６は制御回路３７か
らの制御信号によりオン・オフされ、Ｖｏｕｔ２の出力
を通常動作モード時にはオンし、動作待機モード時には
オフする。出力電圧検出回路２８は、フォトカプラの発
光部３４、シャントレギュレータ３１及び抵抗体３８と
抵抗体３９からなる。
どのように、常時通電状態にあり、しかも、そのほとん
どの時間を動作待機モードで使用される電気製品が急激
に増えており、これらの動作待機モードで消費される電
力の全消費電力に占める割合は年々大きくなっている。
そこで、前記動作待機モードでの消費電力を如何に低減
するかが、大きな技術課題となっている。以下、図３を
用いて従来の動作待機モードを備えた直流−直流変換用
の電源回路について説明する。１次側より供給された入
力電圧Ｖｉｎは、スイッチ２２，ＰＷＭ制御素子３６及
びトランス２４によって高周波交流に変換され、トラン
ス２４により電圧変換後、２次側平滑回路２５により直
流に整流されＶｏｕｔ１とＶｏｕｔ２に出力される。Ｐ
ＷＭ制御素子１６は、トランス２４の１次補助巻き線に
接続された平滑回路２３から電圧を供給され、スイッチ
２２をオン・オフすることにより、入力をＰＷＭ制御す
る。Ｖｏｕｔ１及びＶｏｕｔ２は２次側平滑回路２５に
並列に接続されている。スイッチ２６は制御回路３７か
らの制御信号によりオン・オフされ、Ｖｏｕｔ２の出力
を通常動作モード時にはオンし、動作待機モード時には
オフする。出力電圧検出回路２８は、フォトカプラの発
光部３４、シャントレギュレータ３１及び抵抗体３８と
抵抗体３９からなる。
【０００３】シャントレギュレータ３１によって決めら
れる基準電圧をＶｒｅｆ、抵抗体３８と抵抗体３９の抵
抗値をそれぞれＲ１、Ｒ２とすると、
れる基準電圧をＶｒｅｆ、抵抗体３８と抵抗体３９の抵
抗値をそれぞれＲ１、Ｒ２とすると、
【０００４】
【数１】Ｖｏｕｔ１＝Ｖｒｅｆ×（１＋Ｒ１／Ｒ２）
【０００５】となる。フォトカプラの発光部３４はＶｏ
ｕｔ１の変化を検出して電流変換し、これをフォトカプ
ラの受光部３５に伝達する。ＰＷＭ制御素子３６は、受
光部３５から受信した信号により、Ｖｏｕｔ１が所定の
値になるように、スイッチ２２をオン・オフしてＶｉｎ
をＰＷＭ制御する。通常動作モードでは、制御回路３７
からの信号により、スイッチ２６がオンとなり、Ｖｏｕ
ｔ１とＶｏｕｔ２の双方が出力される。Ｖｏｕｔ１とＶ
ｏｕｔ２は並列接続されているので、Ｖｏｕｔ１＝Ｖｏ
ｕｔ２となるはずであるが、実際はスイッチ２６でスイ
ッチ２６のオン抵抗値×出力電流分だけ電圧降下がある
ので、Ｖｏｕｔ２はＶｏｕｔ１より若干小さい値にな
る。動作待機モードでは、制御回路３７からの信号によ
りスイッチ２６がオフとなり、Ｖｏｕｔ２の出力は停止
され、一方Ｖｏｕｔ１は、通常動作時と同じ電圧で出力
される。この従来例では、通常動作モード及び待機モー
ドでＶｏｕｔ１は同じ電圧となるが、この他の例で、特
開平７−１７０７３０号公報記載の動作待機モード時に
待機電圧を低下させる直流−直流変換用の電源回路があ
る。これは、ＰＷＭ制御素子をコントロールする出力電
圧検回路の分割抵抗比を動作モードに応じて変化させる
ことによって、動作待機モードでの出力電圧を低減させ
るものである。
ｕｔ１の変化を検出して電流変換し、これをフォトカプ
ラの受光部３５に伝達する。ＰＷＭ制御素子３６は、受
光部３５から受信した信号により、Ｖｏｕｔ１が所定の
値になるように、スイッチ２２をオン・オフしてＶｉｎ
をＰＷＭ制御する。通常動作モードでは、制御回路３７
からの信号により、スイッチ２６がオンとなり、Ｖｏｕ
ｔ１とＶｏｕｔ２の双方が出力される。Ｖｏｕｔ１とＶ
ｏｕｔ２は並列接続されているので、Ｖｏｕｔ１＝Ｖｏ
ｕｔ２となるはずであるが、実際はスイッチ２６でスイ
ッチ２６のオン抵抗値×出力電流分だけ電圧降下がある
ので、Ｖｏｕｔ２はＶｏｕｔ１より若干小さい値にな
る。動作待機モードでは、制御回路３７からの信号によ
りスイッチ２６がオフとなり、Ｖｏｕｔ２の出力は停止
され、一方Ｖｏｕｔ１は、通常動作時と同じ電圧で出力
される。この従来例では、通常動作モード及び待機モー
ドでＶｏｕｔ１は同じ電圧となるが、この他の例で、特
開平７−１７０７３０号公報記載の動作待機モード時に
待機電圧を低下させる直流−直流変換用の電源回路があ
る。これは、ＰＷＭ制御素子をコントロールする出力電
圧検回路の分割抵抗比を動作モードに応じて変化させる
ことによって、動作待機モードでの出力電圧を低減させ
るものである。
【０００６】
【発明が解決しようとする課題】しかしながら、上記に
示す従来の構成では、通常動作モードから動作待機モー
ドに移行してもＶｏｕｔ１を変化させることができず、
動作待機モードでの負荷に対しても通常動作時と同じ条
件で電圧を供給していた。このため、消費電力低減の観
点から問題があった。また、Ｖｏｕｔ２のシステム側の
静電容量３０が大きい場合、動作待機モード解除時に静
電容量３０を充電するために突入電流が流れＶｏｕｔ１
が一旦落ち込むことがある。この場合、すぐにＶｏｕｔ
１は復活するものの、システム側にロジックリセット
（約４．７［Ｖ］以下）を起こしてしまう恐れがあっ
た。また、前記特開平７−１７０７３０号公報記載の回
路でも、やはり同様な一時的に電圧が落ち込む現象が見
られた。さらに、通常動作モード時には、スイッチ２６
がオン抵抗値を有するため、Ｖｏｕｔ２がスイッチ２６
での電圧降下のため若干低下する。
示す従来の構成では、通常動作モードから動作待機モー
ドに移行してもＶｏｕｔ１を変化させることができず、
動作待機モードでの負荷に対しても通常動作時と同じ条
件で電圧を供給していた。このため、消費電力低減の観
点から問題があった。また、Ｖｏｕｔ２のシステム側の
静電容量３０が大きい場合、動作待機モード解除時に静
電容量３０を充電するために突入電流が流れＶｏｕｔ１
が一旦落ち込むことがある。この場合、すぐにＶｏｕｔ
１は復活するものの、システム側にロジックリセット
（約４．７［Ｖ］以下）を起こしてしまう恐れがあっ
た。また、前記特開平７−１７０７３０号公報記載の回
路でも、やはり同様な一時的に電圧が落ち込む現象が見
られた。さらに、通常動作モード時には、スイッチ２６
がオン抵抗値を有するため、Ｖｏｕｔ２がスイッチ２６
での電圧降下のため若干低下する。
【０００７】そこで、本発明の第１の目的は、動作待機
モードでのＶｏｕｔ１を低減すると共に、動作待機モー
ド解除時に、Ｖｏｕｔ１の電圧の落ち込みを防ぎ、安定
した電圧を供給することができる電源回路を提供するこ
とである。また、本発明の第２の目的は、Ｖｏｕｔ２を
オン・オフする際に、オン抵抗値が小さいスイッチ素子
を使用することにより、前記スイッチでの電圧降下を小
さくした電源回路を提供することである。
モードでのＶｏｕｔ１を低減すると共に、動作待機モー
ド解除時に、Ｖｏｕｔ１の電圧の落ち込みを防ぎ、安定
した電圧を供給することができる電源回路を提供するこ
とである。また、本発明の第２の目的は、Ｖｏｕｔ２を
オン・オフする際に、オン抵抗値が小さいスイッチ素子
を使用することにより、前記スイッチでの電圧降下を小
さくした電源回路を提供することである。
【０００８】
【課題を解決するための手段】請求項１記載の発明で
は、第１の電圧出力手段に所定の一定電圧を出力し、第
２の電圧出力手段に所定の一定電圧を出力する第１のモ
ードと、前記第１の電圧出力手段に電圧を出力せず、前
記第２の電圧出力手段に、前記第１のモードにおける前
記第２の電圧出力手段の所定の出力電圧より低い所定の
一定電圧を出力する第２のモードと、を備え、前記第１
のモードから前記第２のモードへの遷移、及び前記第２
のモードから前記第１のモードへの遷移は、前記第１の
電圧出力手段の出力電圧を検知して行うことにより、前
記第１の目的を達成する。請求項２の発明では、請求項
１記載の発明において、前記第１の電圧出力手段の出力
制御をＮ型ＭＯＳＦＥＴ、またはリレーにより構成され
たスイッチをオン・オフすることにより行うことによ
り、前記第２の目的を達成する。
は、第１の電圧出力手段に所定の一定電圧を出力し、第
２の電圧出力手段に所定の一定電圧を出力する第１のモ
ードと、前記第１の電圧出力手段に電圧を出力せず、前
記第２の電圧出力手段に、前記第１のモードにおける前
記第２の電圧出力手段の所定の出力電圧より低い所定の
一定電圧を出力する第２のモードと、を備え、前記第１
のモードから前記第２のモードへの遷移、及び前記第２
のモードから前記第１のモードへの遷移は、前記第１の
電圧出力手段の出力電圧を検知して行うことにより、前
記第１の目的を達成する。請求項２の発明では、請求項
１記載の発明において、前記第１の電圧出力手段の出力
制御をＮ型ＭＯＳＦＥＴ、またはリレーにより構成され
たスイッチをオン・オフすることにより行うことによ
り、前記第２の目的を達成する。
【０００９】
【発明の実施の形態】以下、本発明の好適の実施の形態
を図１及び図２を参照して詳細に説明する。図１は本発
明の実施例に係る直流−直流変換用の電源回路を示して
いる。１次側より供給された入力電圧Ｖｉｎは、スイッ
チ２，ＰＷＭ制御素子１６及びトランス４によって高周
波交流に変換され、トランス４により電圧変換後、２次
側平滑回路５により直流に整流されＶｏｕｔ１とＶｏｕ
ｔ２に出力される。
を図１及び図２を参照して詳細に説明する。図１は本発
明の実施例に係る直流−直流変換用の電源回路を示して
いる。１次側より供給された入力電圧Ｖｉｎは、スイッ
チ２，ＰＷＭ制御素子１６及びトランス４によって高周
波交流に変換され、トランス４により電圧変換後、２次
側平滑回路５により直流に整流されＶｏｕｔ１とＶｏｕ
ｔ２に出力される。
【００１０】ＰＷＭ制御素子１６は、トランス４の１次
補助巻き線に接続された平滑回路３から電圧を供給さ
れ、スイッチ２をオン・オフすることにより、入力をパ
ルス幅変調する。Ｖｏｕｔ１及びＶｏｕｔ２は２次側平
滑回路５に並列に接続されている。スイッチ６は制御回
路１９からの制御信号によりオン・オフされ、Ｖｏｕｔ
２の出力を通常動作モード時にはオンし、動作待機モー
ド時にはオフする。出力電圧検出回路８は、フォトカプ
ラの発光部１７、シャントレギュレータ１１及び抵抗体
１３と抵抗体１２からなる。フォトカプラの発光部１７
はＶｏｕｔ１の変化を検出して電流変換し、これをフォ
トカプラの受光部１８に伝達する。ＰＷＭ制御素子１６
は、受光部１８で受信した信号により、Ｖｏｕｔ１が所
定の値になるように、スイッチ２をオン・オフしてＶｉ
ｎをＰＷＭ制御する。Ｖｏｕｔ１及びＶｏｕｔ２には出
力電圧検出回路８が接続されている。出力電圧検出回路
８はベースをＶｏｕｔ２に接続したトランジスタからな
るスイッチ１５とスイッチ１５でオン・オフできる抵抗
体１４で構成されている。抵抗体１４はスイッチ１５を
介して抵抗体１３に並列に接続されている。
補助巻き線に接続された平滑回路３から電圧を供給さ
れ、スイッチ２をオン・オフすることにより、入力をパ
ルス幅変調する。Ｖｏｕｔ１及びＶｏｕｔ２は２次側平
滑回路５に並列に接続されている。スイッチ６は制御回
路１９からの制御信号によりオン・オフされ、Ｖｏｕｔ
２の出力を通常動作モード時にはオンし、動作待機モー
ド時にはオフする。出力電圧検出回路８は、フォトカプ
ラの発光部１７、シャントレギュレータ１１及び抵抗体
１３と抵抗体１２からなる。フォトカプラの発光部１７
はＶｏｕｔ１の変化を検出して電流変換し、これをフォ
トカプラの受光部１８に伝達する。ＰＷＭ制御素子１６
は、受光部１８で受信した信号により、Ｖｏｕｔ１が所
定の値になるように、スイッチ２をオン・オフしてＶｉ
ｎをＰＷＭ制御する。Ｖｏｕｔ１及びＶｏｕｔ２には出
力電圧検出回路８が接続されている。出力電圧検出回路
８はベースをＶｏｕｔ２に接続したトランジスタからな
るスイッチ１５とスイッチ１５でオン・オフできる抵抗
体１４で構成されている。抵抗体１４はスイッチ１５を
介して抵抗体１３に並列に接続されている。
【００１１】以上の構成で、通常動作モードでは、制御
回路１９からの信号により、スイッチ６がオンとなり、
Ｖｏｕｔ２が出力される。Ｖｏｕｔ１とＶｏｕｔ２は並
列接続されているが、前述の通り、スイッチ６での電圧
降下があるため、Ｖｏｕｔ２はＶｏｕｔ１より若干小さ
い値となる。Ｖｏｕｔ２が出力されている間、スイッチ
１５はオフとなり、抵抗体１４は機能しないため、Ｖｏ
ｕｔ１及びＶｏｕｔ２は抵抗体１３と抵抗体１２の分割
抵抗比で定まる。シャントレギュレータ１１によって決
められる基準電圧をＶｒｅｆ、抵抗体１３と抵抗体１２
の抵抗値をそれぞれＲ１、Ｒ２とすると、
回路１９からの信号により、スイッチ６がオンとなり、
Ｖｏｕｔ２が出力される。Ｖｏｕｔ１とＶｏｕｔ２は並
列接続されているが、前述の通り、スイッチ６での電圧
降下があるため、Ｖｏｕｔ２はＶｏｕｔ１より若干小さ
い値となる。Ｖｏｕｔ２が出力されている間、スイッチ
１５はオフとなり、抵抗体１４は機能しないため、Ｖｏ
ｕｔ１及びＶｏｕｔ２は抵抗体１３と抵抗体１２の分割
抵抗比で定まる。シャントレギュレータ１１によって決
められる基準電圧をＶｒｅｆ、抵抗体１３と抵抗体１２
の抵抗値をそれぞれＲ１、Ｒ２とすると、
【００１２】
【数２】Ｖｏｕｔ１＝Ｖｒｅｆ×（１＋Ｒ１／Ｒ２）
【００１３】となる。動作待機モードでは、制御回路１
９からの信号により、スイッチ６はオフとなりＶｏｕｔ
２への出力は停止する。前記Ｖｏｕｔ２への出力が停止
したことにより、スイッチ１５がオンとなり、抵抗体１
３と抵抗体１４が並列接続される。Ｖｏｕｔ１は抵抗体
１３と抵抗体１４を並列接続した合成抵抗と、これと抵
抗体１２の分圧抵抗比で出力が決定される。このとき、
抵抗体１４の値をＲ３とすると、
９からの信号により、スイッチ６はオフとなりＶｏｕｔ
２への出力は停止する。前記Ｖｏｕｔ２への出力が停止
したことにより、スイッチ１５がオンとなり、抵抗体１
３と抵抗体１４が並列接続される。Ｖｏｕｔ１は抵抗体
１３と抵抗体１４を並列接続した合成抵抗と、これと抵
抗体１２の分圧抵抗比で出力が決定される。このとき、
抵抗体１４の値をＲ３とすると、
【００１４】
【数３】Ｖｏｕｔ１＝Ｖｒｅｆ×（（Ｒ１×Ｒ３）／
（Ｒ１＋Ｒ３）＋Ｒ２）／Ｒ２
（Ｒ１＋Ｒ３）＋Ｒ２）／Ｒ２
【００１５】となり、Ｒ１≫Ｒ３となるように抵抗体を
適当に選ぶと、動作待機モードでのＶｏｕｔ１を所定の
値まで低減することができる。一例として、Ｒ１＝５６
０［Ω］、Ｒ２＝５１０［Ω］、Ｒ３＝１０［ｋΩ］Ｖ
ｒｅｆ＝２．５［Ｖ］とすると、 通常動作モード時 Ｖｏｕｔ２＝５．２４５［Ｖ］ 動作待機モード Ｖｏｕｔ２＝５．０９９５［Ｖ］ となり、動作待機モードでの出力電圧を低減することが
できる。ここで、仮にＶｏｕｔ１のシステム側に、常時
１［Ａ］の電流が流れると仮定すると、通常動作モード
での消費電力は、
適当に選ぶと、動作待機モードでのＶｏｕｔ１を所定の
値まで低減することができる。一例として、Ｒ１＝５６
０［Ω］、Ｒ２＝５１０［Ω］、Ｒ３＝１０［ｋΩ］Ｖ
ｒｅｆ＝２．５［Ｖ］とすると、 通常動作モード時 Ｖｏｕｔ２＝５．２４５［Ｖ］ 動作待機モード Ｖｏｕｔ２＝５．０９９５［Ｖ］ となり、動作待機モードでの出力電圧を低減することが
できる。ここで、仮にＶｏｕｔ１のシステム側に、常時
１［Ａ］の電流が流れると仮定すると、通常動作モード
での消費電力は、
【００１６】
【数４】 ５．２４５［Ｖ］×１［Ａ］＝５．２４５［Ｗ］
【００１７】動作待機モードでの消費電力は
【００１８】
【数５】 ５．０９９５［Ｖ］×１［Ａ］＝５．０９９［Ｗ］
【００１９】となり、０．１４５５［Ｗ］の節電にな
る。また、前述したように、図３に示した従来の回路で
は、Ｖｏｕｔ２側のシステムの静電容量３０が大きい場
合、動作待機モードから通常モードへの切り替えた時
に、静電容量３０を充電するために、大きな突入電流が
流れ、その結果、図５に示したＶｏｕｔ１の一時的な電
圧の落ち込み５３が生じることがある。通常はこの電圧
の落ち込みを防ぐために、２次側平滑回路２５の静電容
量を大きくする必要がある。本実施例では、動作待機モ
ードから通常動作モードへの切り替えは、制御回路１９
の信号によりスイッチ６をオンにし、その結果出力され
たＶｏｕｔ２を検知してスイッチ１５をオフにして出力
電圧検出回路８の分圧抵抗比を変え、それによってＶｏ
ｕｔ１を上昇させるため、Ｖｏｕｔ１の動作待機モード
から通常動作モードへの切り替えが動作待機モード信号
の解除に対して僅かに遅れ、その結果Ｖｏｕｔ１が落ち
込むことがなく安定して電圧を供給することが可能とな
る。また、本実施例に係る直流−直流変換用の電源回路
ではスイッチ６のオン抵抗値による電圧降下をできるだ
け小さくするため、オン抵抗値の小さい素子を使用する
ことが望ましい。通常はスイッチ６としてＰ型のＭＯＳ
−ＦＥＴを用いるが、Ｎ型のＭＯＳ−ＦＥＴを用いた
り、または、リレーを用いることにより、スイッチ６に
よるロスを小さくすることができる。
る。また、前述したように、図３に示した従来の回路で
は、Ｖｏｕｔ２側のシステムの静電容量３０が大きい場
合、動作待機モードから通常モードへの切り替えた時
に、静電容量３０を充電するために、大きな突入電流が
流れ、その結果、図５に示したＶｏｕｔ１の一時的な電
圧の落ち込み５３が生じることがある。通常はこの電圧
の落ち込みを防ぐために、２次側平滑回路２５の静電容
量を大きくする必要がある。本実施例では、動作待機モ
ードから通常動作モードへの切り替えは、制御回路１９
の信号によりスイッチ６をオンにし、その結果出力され
たＶｏｕｔ２を検知してスイッチ１５をオフにして出力
電圧検出回路８の分圧抵抗比を変え、それによってＶｏ
ｕｔ１を上昇させるため、Ｖｏｕｔ１の動作待機モード
から通常動作モードへの切り替えが動作待機モード信号
の解除に対して僅かに遅れ、その結果Ｖｏｕｔ１が落ち
込むことがなく安定して電圧を供給することが可能とな
る。また、本実施例に係る直流−直流変換用の電源回路
ではスイッチ６のオン抵抗値による電圧降下をできるだ
け小さくするため、オン抵抗値の小さい素子を使用する
ことが望ましい。通常はスイッチ６としてＰ型のＭＯＳ
−ＦＥＴを用いるが、Ｎ型のＭＯＳ−ＦＥＴを用いた
り、または、リレーを用いることにより、スイッチ６に
よるロスを小さくすることができる。
【００２０】図２は、第２の実施例に係る直流−直流変
換用の電源回路の動作を横軸に時間、縦軸に電圧として
表した図である。制御回路１９により動作待機モード信
号４１が出力されている間は、Ｖｏｕｔ１は５［Ｖ］、
Ｖｏｕｔ２は０［Ｖ］である。動作待機モード信号４１
が解除され、通常動作モードに移行すると、スイッチ６
がオンとなり、Ｖｏｕｔ２が出力される。このオンとな
ったＶｏｕｔ２を検知してスイッチ１５がオフとなるこ
とにより、シャントレギュレータ１１に対する分圧抵抗
比が変わり、Ｖｏｕｔ２は５．２［Ｖ］へ上昇する。Ｖ
ｏｕｔ１はＶｏｕｔ２がオンになったことを検知してか
ら、スイッチ１５をオフとして上昇するため、Ｖｏｕｔ
２の上昇は動作待機モード４１の解除に対してディレイ
４４が生じ、その後５．２［Ｖ］となる。
換用の電源回路の動作を横軸に時間、縦軸に電圧として
表した図である。制御回路１９により動作待機モード信
号４１が出力されている間は、Ｖｏｕｔ１は５［Ｖ］、
Ｖｏｕｔ２は０［Ｖ］である。動作待機モード信号４１
が解除され、通常動作モードに移行すると、スイッチ６
がオンとなり、Ｖｏｕｔ２が出力される。このオンとな
ったＶｏｕｔ２を検知してスイッチ１５がオフとなるこ
とにより、シャントレギュレータ１１に対する分圧抵抗
比が変わり、Ｖｏｕｔ２は５．２［Ｖ］へ上昇する。Ｖ
ｏｕｔ１はＶｏｕｔ２がオンになったことを検知してか
ら、スイッチ１５をオフとして上昇するため、Ｖｏｕｔ
２の上昇は動作待機モード４１の解除に対してディレイ
４４が生じ、その後５．２［Ｖ］となる。
【００２１】図４は、図３の従来の直流−直流変換用の
電源回路の動作を横軸に時間、縦軸に電圧として表した
図である。Ｖｏｕｔ１は動作待機モード信号４６の有無
に関わらず常に５．２［Ｖ］である。動作待機信号４６
が解除され、通常動作モードに移行すると、Ｖｏｕｔ２
は０［Ｖ］から５．２［Ｖ］へ上昇する。図５は、Ｖｏ
ｕｔ２側のシステムの静電容量３０が大きい場合の、従
来の直流−直流変換用の電源回路の動作を横軸に時間、
縦軸に電圧として表した図である。動作待機モード信号
５０が解除され、通常動作モードに移行すると、Ｖｏｕ
ｔ２が出力される。このとき、システム側の静電容量３
０に充電するため、突入電流が流れ、Ｖｏｕｔ１に一時
的な電圧の落ち込み５３が起きる。このＶｏｕｔ１の落
ち込みはすぐに回復するものの、場合によっては、シス
テム側のロジックリセットを引き起こす可能性がある。
電源回路の動作を横軸に時間、縦軸に電圧として表した
図である。Ｖｏｕｔ１は動作待機モード信号４６の有無
に関わらず常に５．２［Ｖ］である。動作待機信号４６
が解除され、通常動作モードに移行すると、Ｖｏｕｔ２
は０［Ｖ］から５．２［Ｖ］へ上昇する。図５は、Ｖｏ
ｕｔ２側のシステムの静電容量３０が大きい場合の、従
来の直流−直流変換用の電源回路の動作を横軸に時間、
縦軸に電圧として表した図である。動作待機モード信号
５０が解除され、通常動作モードに移行すると、Ｖｏｕ
ｔ２が出力される。このとき、システム側の静電容量３
０に充電するため、突入電流が流れ、Ｖｏｕｔ１に一時
的な電圧の落ち込み５３が起きる。このＶｏｕｔ１の落
ち込みはすぐに回復するものの、場合によっては、シス
テム側のロジックリセットを引き起こす可能性がある。
【００２２】
【発明の効果】請求項１記載の発明では、動作待機モー
ドではＶｏｕｔ２の出力を停止し、それを検知してＶｏ
ｕｔ１の出力電圧を低減し、通常モードではＶｏｕｔ２
を出力し、それを検知してＶｏｕｔ１の出力電圧を増加
させることにより、待機モードでの消費電力を低減し、
かつ、動作待機モードから通常モードへの切り替え時の
Ｖｏｕｔ１の電圧の落ち込みを防止することができる。
請求項２記載の発明では、オン抵抗値の小さいスイッチ
でＶｏｕｔ２をオン・オフすることにより、前記スイッ
チでの電圧降下を小さくすることができる。
ドではＶｏｕｔ２の出力を停止し、それを検知してＶｏ
ｕｔ１の出力電圧を低減し、通常モードではＶｏｕｔ２
を出力し、それを検知してＶｏｕｔ１の出力電圧を増加
させることにより、待機モードでの消費電力を低減し、
かつ、動作待機モードから通常モードへの切り替え時の
Ｖｏｕｔ１の電圧の落ち込みを防止することができる。
請求項２記載の発明では、オン抵抗値の小さいスイッチ
でＶｏｕｔ２をオン・オフすることにより、前記スイッ
チでの電圧降下を小さくすることができる。
【図１】本発明の実施例に係る直流−直流変換用の電源
回路の回路図である。
回路の回路図である。
【図２】本発明の実施例に係る直流−直流変換変換用の
電源回路の波形図である。
電源回路の波形図である。
【図３】従来の直流−直流変換用の電源回路の回路図で
ある。
ある。
【図４】従来の直流−直流変換用の電源回路の波形図で
ある。
ある。
【図５】突入電流が大きい場合の従来の直流−直流変換
用の電源回路の波形図である。
用の電源回路の波形図である。
２ スイッチ ６ スイッチ ７ 動作待機モード電圧低減回路 ８ 出力電圧検出回路 １１ シャントレギュレータ １２ 抵抗体 １３ 抵抗体 １４ 抵抗体 １５ スイッチ １６ ＰＷＭ制御素子 １７ 発光部 １８ 受光部
Claims (2)
- 【請求項１】 第１の電圧出力手段に所定の一定電圧を
出力し、第２の電圧出力手段に所定の一定電圧を出力す
る第１のモードと、前記第１の電圧出力手段に電圧を出
力せず、前記第２の電圧出力手段に、前記第１のモード
における前記第２の電圧出力手段の所定の出力電圧より
低い所定の一定電圧を出力する第２のモードと、を備
え、 前記第１のモードから前記第２のモードへの遷移、及び
前記第２のモードから前記第１のモードへの遷移は、前
記第１の電圧出力手段の出力電圧を検知して行うことを
特徴とする直流−直流変換用の電源回路。 - 【請求項２】 前記第１の電圧出力手段の出力制御は前
記第１の電圧出力ラインに直列に接続されたＮ型ＭＯＳ
ＦＥＴ、またはリレーからなるスイッチをオン・オフす
ることにより行うことを特徴とする請求項１記載の電源
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000158782A JP2001339950A (ja) | 2000-05-29 | 2000-05-29 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000158782A JP2001339950A (ja) | 2000-05-29 | 2000-05-29 | 電源回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008052246A Division JP4728360B2 (ja) | 2008-03-03 | 2008-03-03 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001339950A true JP2001339950A (ja) | 2001-12-07 |
Family
ID=18663206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000158782A Pending JP2001339950A (ja) | 2000-05-29 | 2000-05-29 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001339950A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016123169A (ja) * | 2014-12-24 | 2016-07-07 | 株式会社ノーリツ | 電源装置および給湯装置 |
-
2000
- 2000-05-29 JP JP2000158782A patent/JP2001339950A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016123169A (ja) * | 2014-12-24 | 2016-07-07 | 株式会社ノーリツ | 電源装置および給湯装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2096746B1 (en) | Device and method for extending the input voltage range of a DC/DC converter | |
| CN109962631B (zh) | 具可调控降频曲线的返驰式转换器 | |
| CN103227568B (zh) | 反激转换器及用于操作所述反激转换器的方法 | |
| US8665613B2 (en) | Switched mode power converter and method of operation thereof | |
| JP5799537B2 (ja) | スイッチング電源装置の制御回路及びスイッチング電源装置 | |
| US9774265B2 (en) | Wake up management circuit for a power switching converter | |
| EP1215808A1 (en) | A power supply circuit and method thereof to detect demagnitization of the power supply | |
| US8582322B2 (en) | Power reduction of a power supply unit at light loading or no loading | |
| KR20030052587A (ko) | 버스트 모드 스위칭 모드 파워 서플라이 | |
| KR101021993B1 (ko) | 스위칭 모드 파워 서플라이와 그 스위칭 제어 장치 | |
| EP2164160B1 (en) | Voltage reduction detection circuit and switching power supply system | |
| JP2006149098A (ja) | スイッチング電源装置 | |
| JPH1169802A (ja) | 同期整流回路 | |
| JP4728360B2 (ja) | 電源回路 | |
| JP4278208B2 (ja) | 電気機器のスイッチモード電源 | |
| CN113258784B (zh) | 一种开关电源的供电电源电路及其控制方法 | |
| JP2001339950A (ja) | 電源回路 | |
| JP3141675B2 (ja) | スイッチング電源装置 | |
| KR101067923B1 (ko) | 소프트 스타트 및 과부하 보호 기능을 갖는 스위칭 모드 파워 서플라이 | |
| TWI574495B (zh) | 電源轉換裝置 | |
| US20170271994A1 (en) | Power supply device | |
| CN218041173U (zh) | 一种双环路待机控制电路及开关电源 | |
| US20240128882A1 (en) | Power converter apparatus protected against input voltage of opposite polarity with small heat and loss | |
| US11552573B1 (en) | Cycle-by-cycle reverse current limiting in ACF converters | |
| JP3008800B2 (ja) | 直流ー直流変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040902 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070514 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070712 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |