JP2001339843A - 並列直流電源用の過電圧検出制御システム - Google Patents
並列直流電源用の過電圧検出制御システムInfo
- Publication number
- JP2001339843A JP2001339843A JP2000152806A JP2000152806A JP2001339843A JP 2001339843 A JP2001339843 A JP 2001339843A JP 2000152806 A JP2000152806 A JP 2000152806A JP 2000152806 A JP2000152806 A JP 2000152806A JP 2001339843 A JP2001339843 A JP 2001339843A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- parallel
- power
- voltage value
- detection control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】 被給電側の過電圧障害発生の異常を検出し、
給電側装置を強制オフする並列直流電源用の過電圧検出
制御システムを提供する。 【解決手段】 並列冗長直流電源10‐1〜10‐nと、該並
列直流電源から電力供給を受ける被給電側装置（コンピ
ュータ本体制御部２１）と、並列直流電源と被給電側装
置との間に設けた逆流阻止ダイオード（１４）と、該逆
流阻止ダイオードのカソード側電圧と予め定めた基準電
圧値との大小を比較し、比較結果が基準電圧値＞カソー
ド側電圧の状態で所定時間を超えた場合に、並列直流電
源装置の全ての電力供給を停止させる電力供給停止手段
（過電圧検出制御部２２）とを備えた。
給電側装置を強制オフする並列直流電源用の過電圧検出
制御システムを提供する。 【解決手段】 並列冗長直流電源10‐1〜10‐nと、該並
列直流電源から電力供給を受ける被給電側装置（コンピ
ュータ本体制御部２１）と、並列直流電源と被給電側装
置との間に設けた逆流阻止ダイオード（１４）と、該逆
流阻止ダイオードのカソード側電圧と予め定めた基準電
圧値との大小を比較し、比較結果が基準電圧値＞カソー
ド側電圧の状態で所定時間を超えた場合に、並列直流電
源装置の全ての電力供給を停止させる電力供給停止手段
（過電圧検出制御部２２）とを備えた。
Description
【０００１】
【発明の属する技術分野】本発明は、並列直流電源用の
過電圧検出制御システムに関し、特にコンピュータシス
テムに対し並列冗長直流電源から電力供給する場合に、
コンピュータ本体部で生じた電圧異常を検出し、該コン
ピュータ本体部を破壊から保護する並列直流電源用の過
電圧検出制御システムに関する。
過電圧検出制御システムに関し、特にコンピュータシス
テムに対し並列冗長直流電源から電力供給する場合に、
コンピュータ本体部で生じた電圧異常を検出し、該コン
ピュータ本体部を破壊から保護する並列直流電源用の過
電圧検出制御システムに関する。
【０００２】
【従来の技術】従来、図９（Ａ）に示すように、一般的
にサーバ等のコンピュータ装置（被給電側装置）１００
の過電圧検出は、電力供給源である電源部（給電側装
置）において行われ、異常検出時にはその電源部を強制
オフさせる手法がとられてきた。一方、コンピュータ装
置（被給電側装置）への継続した電力供給を行うため
に、図９(Ｂ)に示す並列冗長電源システム（給電側装
置）ＨＪ０が用いられる場合がある。ここに、並列冗長
電源システムとは、複数の直流電源を並列接続して所定
電力を供給し、該複数の直流電源の一部が故障した場合
には残された正常な直流電源により前記所定電力供給を
継続する電源システムをいう。
にサーバ等のコンピュータ装置（被給電側装置）１００
の過電圧検出は、電力供給源である電源部（給電側装
置）において行われ、異常検出時にはその電源部を強制
オフさせる手法がとられてきた。一方、コンピュータ装
置（被給電側装置）への継続した電力供給を行うため
に、図９(Ｂ)に示す並列冗長電源システム（給電側装
置）ＨＪ０が用いられる場合がある。ここに、並列冗長
電源システムとは、複数の直流電源を並列接続して所定
電力を供給し、該複数の直流電源の一部が故障した場合
には残された正常な直流電源により前記所定電力供給を
継続する電源システムをいう。
【０００３】この並列冗長電源システムＨＪ０では、逆
流防止ダイオード１１１のアノード側で電圧レベルを過
電圧検出回路によりモニタし、電圧異常検出時には異常
を検出した電源だけ（例えば、逆流防止ダイオード１１
１を備えた第１電源装置１１０だけ）が強制オフする過
電圧検出を行う。アノード側をモニタした理由は、逆流
防止ダイオード１１１のカソード側をモニタすると、１
台の電源装置（例えば、第１電源装置１１０）に異常が
発生した場合でも、並列冗長電源システムＨＪ０の全て
の電源装置（１２０，１３０，〜ｎ）がその異常を検出
し、その他の（ｎ−１）台も直流電力供給が不可能とな
るからである。
流防止ダイオード１１１のアノード側で電圧レベルを過
電圧検出回路によりモニタし、電圧異常検出時には異常
を検出した電源だけ（例えば、逆流防止ダイオード１１
１を備えた第１電源装置１１０だけ）が強制オフする過
電圧検出を行う。アノード側をモニタした理由は、逆流
防止ダイオード１１１のカソード側をモニタすると、１
台の電源装置（例えば、第１電源装置１１０）に異常が
発生した場合でも、並列冗長電源システムＨＪ０の全て
の電源装置（１２０，１３０，〜ｎ）がその異常を検出
し、その他の（ｎ−１）台も直流電力供給が不可能とな
るからである。
【０００４】従って、アノード側のモニタにより、電源
装置（１１０〜ｎ）の何れかに供給の異常が発生した場
合でも、電子回路基板上の或る給電路（例えば、第1給
電路１０１ａ）に過電圧が連続印可されることがなく、
コンピュータ装置１００は過電圧供給から保護される。
装置（１１０〜ｎ）の何れかに供給の異常が発生した場
合でも、電子回路基板上の或る給電路（例えば、第1給
電路１０１ａ）に過電圧が連続印可されることがなく、
コンピュータ装置１００は過電圧供給から保護される。
【０００５】
【発明が解決しようとする課題】しかしながら、前記図
９(Ａ)で採用していた従来手法には以下の問題がある。
即ち、電源系統の障害には、前記並列冗長電源システム
側（給電側装置）に起因する障害と、給電コネクタ１１
２の誤接続，電子回路基板１０１の製造不良や素子不良
（図示省略），その他の事故等の被給電側に起因する障
害とがある。図９（Ｂ）に示した構成では、被給電側へ
の安定した電力供給が可能であるが、被給電側に異常が
発生した場合に検出することができない。この異常の例
としては、第1給電路１０１ａと、第２給電路１０１ｂ
が短絡した場合の過電圧発生がある。
９(Ａ)で採用していた従来手法には以下の問題がある。
即ち、電源系統の障害には、前記並列冗長電源システム
側（給電側装置）に起因する障害と、給電コネクタ１１
２の誤接続，電子回路基板１０１の製造不良や素子不良
（図示省略），その他の事故等の被給電側に起因する障
害とがある。図９（Ｂ）に示した構成では、被給電側へ
の安定した電力供給が可能であるが、被給電側に異常が
発生した場合に検出することができない。この異常の例
としては、第1給電路１０１ａと、第２給電路１０１ｂ
が短絡した場合の過電圧発生がある。
【０００６】被給電側の異常発生を検出できないの理由
は、並列冗長電源システムが逆流防止ダイオードのアノ
ード側で電圧レベルをモニタし、並列冗長電源システム
側（給電側装置）の電圧異常のみを検出しているからで
ある。その結果、従来の並列冗長電源システムは自身側
以外の電圧異常検出ができず、コンピュータ装置本体１
００に直流電力を連続供給してしまう。よって、前記或
る給電路（第1給電路１０１ａ）に対し過電圧の連続印
可状態となり、電子デバイスやその他の素子を損傷し、
発煙，発火等の事故につながる虞がある。
は、並列冗長電源システムが逆流防止ダイオードのアノ
ード側で電圧レベルをモニタし、並列冗長電源システム
側（給電側装置）の電圧異常のみを検出しているからで
ある。その結果、従来の並列冗長電源システムは自身側
以外の電圧異常検出ができず、コンピュータ装置本体１
００に直流電力を連続供給してしまう。よって、前記或
る給電路（第1給電路１０１ａ）に対し過電圧の連続印
可状態となり、電子デバイスやその他の素子を損傷し、
発煙，発火等の事故につながる虞がある。
【０００７】そこで本発明の課題は、被給電側装置の過
電圧障害発生の異常を検出し、給電側装置を強制オフす
る並列直流電源用の過電圧検出制御システムを提供する
ことである。
電圧障害発生の異常を検出し、給電側装置を強制オフす
る並列直流電源用の過電圧検出制御システムを提供する
ことである。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に本発明は、複数の直流電源を並列接続してなり、所定
電力を供給する並列直流電源装置と、該並列直流電源か
ら電力供給を受ける被給電側装置と、前記並列直流電源
と被給電側装置との間に設けた逆流阻止ダイオードと、
該逆流阻止ダイオードのカソード側電圧値と予め定めた
基準電圧値との大小を比較し、比較結果が前記基準電圧
値＜カソード側電圧値の状態で所定時間を超えた場合
に、前記並列直流電源装置の全ての電力供給を停止させ
る電力供給停止手段とを備えたことを特徴とする。
に本発明は、複数の直流電源を並列接続してなり、所定
電力を供給する並列直流電源装置と、該並列直流電源か
ら電力供給を受ける被給電側装置と、前記並列直流電源
と被給電側装置との間に設けた逆流阻止ダイオードと、
該逆流阻止ダイオードのカソード側電圧値と予め定めた
基準電圧値との大小を比較し、比較結果が前記基準電圧
値＜カソード側電圧値の状態で所定時間を超えた場合
に、前記並列直流電源装置の全ての電力供給を停止させ
る電力供給停止手段とを備えたことを特徴とする。
【０００９】このようにすれば、例えばコンピュータシ
ステムが並列直流電源装置とコンピュータ本体部（被給
電側装置）とから構成される場合に、コンピュータ本体
部側に電力供給停止手段を設けておき、コンピュータ本
体部に起因する電圧異常を電力供給停止手段で検出し、
並列直流電源装置の電力供給を全て停止させる。従っ
て、コンピュータ本体部には電力供給が完全停止される
ので、並列直流電源からの電源供給の継続に伴うコンピ
ュータ本体部の破壊を防止できる。
ステムが並列直流電源装置とコンピュータ本体部（被給
電側装置）とから構成される場合に、コンピュータ本体
部側に電力供給停止手段を設けておき、コンピュータ本
体部に起因する電圧異常を電力供給停止手段で検出し、
並列直流電源装置の電力供給を全て停止させる。従っ
て、コンピュータ本体部には電力供給が完全停止される
ので、並列直流電源からの電源供給の継続に伴うコンピ
ュータ本体部の破壊を防止できる。
【００１０】
【発明の実施の形態】以下、本発明を図示の実施例に基
づいて説明する。 （Ｉ）第１実施例 図１に、本実施例の並列冗長電源機能を有するコンピュ
ータ装置ＣＳのブロック図を示す。コンピュータ装置Ｃ
Ｓは、並列冗長電源システム１０と、コンピュータ本体
部２０とを備えている。並列冗長電源システム１０は従
来の一般的な並列冗長電源システムであり、何等変更を
加えていない。
づいて説明する。 （Ｉ）第１実施例 図１に、本実施例の並列冗長電源機能を有するコンピュ
ータ装置ＣＳのブロック図を示す。コンピュータ装置Ｃ
Ｓは、並列冗長電源システム１０と、コンピュータ本体
部２０とを備えている。並列冗長電源システム１０は従
来の一般的な並列冗長電源システムであり、何等変更を
加えていない。
【００１１】図１に示すように、並列冗長電源システム
１０は、並列配線された直流を供給するｎ個の第１〜第
ｎ並列冗長電源10-1〜10-ｎからなる。個々の並列冗長
電源は全て同一構成であるので、第１並列冗長電源10-1
の構成を代表して説明する。第1並列冗長電源10-1は、
出力が所定電力になるように変換するコンバータ１１
と、該コンバータ１１の過電圧を検出する過電圧検出回
路１２と、次に説明するコンピュータ本体部２０からの
第２パワーオン信号ＰＯ２により起動され、また過電圧
検出回路１２の出力に応じてコンバータ１１をＯＮ・Ｏ
ＦＦ制御する制御回路１３と、逆流防止ダイオード１４
とを備える。
１０は、並列配線された直流を供給するｎ個の第１〜第
ｎ並列冗長電源10-1〜10-ｎからなる。個々の並列冗長
電源は全て同一構成であるので、第１並列冗長電源10-1
の構成を代表して説明する。第1並列冗長電源10-1は、
出力が所定電力になるように変換するコンバータ１１
と、該コンバータ１１の過電圧を検出する過電圧検出回
路１２と、次に説明するコンピュータ本体部２０からの
第２パワーオン信号ＰＯ２により起動され、また過電圧
検出回路１２の出力に応じてコンバータ１１をＯＮ・Ｏ
ＦＦ制御する制御回路１３と、逆流防止ダイオード１４
とを備える。
【００１２】コンピュータ本体部２０は、コンピュータ
本体の各種制御等を行うためのＣＰＵ，メモリ等の各種
デバイスを備えてなるコンピュータ本体制御部２１と、
該コンピュータ本体制御部２１の内部電圧の過電圧を検
出する過電圧検出回路２２とを備えてなる。
本体の各種制御等を行うためのＣＰＵ，メモリ等の各種
デバイスを備えてなるコンピュータ本体制御部２１と、
該コンピュータ本体制御部２１の内部電圧の過電圧を検
出する過電圧検出回路２２とを備えてなる。
【００１３】図２は過電圧検出回路２２のブロック図で
ある。図２に示すように、過電圧検出回路２２は、比較
器２２ａ，タイマ回路２２ｂ，ラッチ回路２２ｃ，パワ
ーオン回路２２ｄから構成される。比較器２２ａは、コ
ンピュータ本体制御部２１の給電路をモニタし、該給電
路の電圧が予め設定した基準電圧Ｖｒを超えた時には、
異常信号ＥＳ０を出力する。尚、基準電圧Ｖｒはモニタ
対象のコンピュータ本体制御部２１の最大許容電圧値に
設定するのが望ましい。タイマ回路２２ｂは、或る一定
時間以上の異常信号ＥＳ０の入力があった時だけアラー
ムと認識して（後述する）、ラッチ回路２２ｃに出力す
る。
ある。図２に示すように、過電圧検出回路２２は、比較
器２２ａ，タイマ回路２２ｂ，ラッチ回路２２ｃ，パワ
ーオン回路２２ｄから構成される。比較器２２ａは、コ
ンピュータ本体制御部２１の給電路をモニタし、該給電
路の電圧が予め設定した基準電圧Ｖｒを超えた時には、
異常信号ＥＳ０を出力する。尚、基準電圧Ｖｒはモニタ
対象のコンピュータ本体制御部２１の最大許容電圧値に
設定するのが望ましい。タイマ回路２２ｂは、或る一定
時間以上の異常信号ＥＳ０の入力があった時だけアラー
ムと認識して（後述する）、ラッチ回路２２ｃに出力す
る。
【００１４】並列冗長電源システム10-1〜10-nの電源異
常時の場合には、次に説明する異常検出信号ＥＳ１を出
力しないように設定することで、並列冗長電源システム
側の障害（電源側障害）であるか、コンピュータ本体部
２０の障害（回路側障害）であるかを区別することがで
きる。次に説明するタイマ回路２２ｂでアラーム認識さ
れた異常検出信号ＥＳ１は、ラッチ回路２２ｃをセット
する。ラッチ回路２２ｃの出力は電源断信号ＥＳ２とし
てパワーオン回路２２ｄに入力される。パワーオン回路
２２ｄは、第１パワーオン信号ＰＯ１と電源断信号ＥＳ
２の２入力及び第２パワーオン信号ＰＯ２の１出力を備
え、正常動作時は第１パワーオン信号ＰＯ１のみにより
第２パワーオン信号ＰＯ２が反応するが、電源断信号Ｅ
Ｓ２が上がっている（ＯＮ）場合には、第２パワーオン
信号ＰＯ２が強制オフとなるように論理を組めばよい。
第１パワーオン信号ＰＯ１はラッチ回路２２ｃをリセッ
トし、再パワーオンにより電源断信号ＥＳ２をリセット
する。なお、タイマー回路２２ｂやラッチ回路２２ｃは
当業者に周知であり、また本発明とは直接関係しないの
で、詳細説明を省略する。
常時の場合には、次に説明する異常検出信号ＥＳ１を出
力しないように設定することで、並列冗長電源システム
側の障害（電源側障害）であるか、コンピュータ本体部
２０の障害（回路側障害）であるかを区別することがで
きる。次に説明するタイマ回路２２ｂでアラーム認識さ
れた異常検出信号ＥＳ１は、ラッチ回路２２ｃをセット
する。ラッチ回路２２ｃの出力は電源断信号ＥＳ２とし
てパワーオン回路２２ｄに入力される。パワーオン回路
２２ｄは、第１パワーオン信号ＰＯ１と電源断信号ＥＳ
２の２入力及び第２パワーオン信号ＰＯ２の１出力を備
え、正常動作時は第１パワーオン信号ＰＯ１のみにより
第２パワーオン信号ＰＯ２が反応するが、電源断信号Ｅ
Ｓ２が上がっている（ＯＮ）場合には、第２パワーオン
信号ＰＯ２が強制オフとなるように論理を組めばよい。
第１パワーオン信号ＰＯ１はラッチ回路２２ｃをリセッ
トし、再パワーオンにより電源断信号ＥＳ２をリセット
する。なお、タイマー回路２２ｂやラッチ回路２２ｃは
当業者に周知であり、また本発明とは直接関係しないの
で、詳細説明を省略する。
【００１５】（１）本実施例の概略動作 コンピュータ装置ＣＳの概略動作 コンピュータ装置ＣＳの概略動作を、図３に示すフロー
チャートに基づいて説明する。図３に示すように、並列
冗長電源システム１０からの給電開始（ステップＳ１）
に続いてコンピュータ本体部２０およびコンピュータ本
体制御部２１が動作を開始する（ステップＳ２）。動作
開始後、コンピュータ本体制御部に過電圧が発生してい
ない場合には（ステップＳ３：ＮＯ）、コンピュータ本
体制御部は動作を継続する。過電圧が発生している場合
には（ステップＳ３：ＹＥＳ）、過電圧の発生時間が一
定時間以上でなければ電源側の異常と判断し（ステップ
Ｓ４：ＮＯ）、電源システム側で異常電源を排除し（ス
テップＳ５）、残りの正常な電源が所定電力の供給を継
続するので（ステップＳ６）、コンピュータ本体部およ
びコンピュータ本体制御部は動作を継続する。
チャートに基づいて説明する。図３に示すように、並列
冗長電源システム１０からの給電開始（ステップＳ１）
に続いてコンピュータ本体部２０およびコンピュータ本
体制御部２１が動作を開始する（ステップＳ２）。動作
開始後、コンピュータ本体制御部に過電圧が発生してい
ない場合には（ステップＳ３：ＮＯ）、コンピュータ本
体制御部は動作を継続する。過電圧が発生している場合
には（ステップＳ３：ＹＥＳ）、過電圧の発生時間が一
定時間以上でなければ電源側の異常と判断し（ステップ
Ｓ４：ＮＯ）、電源システム側で異常電源を排除し（ス
テップＳ５）、残りの正常な電源が所定電力の供給を継
続するので（ステップＳ６）、コンピュータ本体部およ
びコンピュータ本体制御部は動作を継続する。
【００１６】前記ステップＳ４で過電圧発生時間が一定
以上であれば（ステップＳ４：ＹＥＳ）コンピュータ本
体制御部２１の異常と判断し、並列冗長電源システム１
０全体の出力を停止させ（ステップＳ７）、コンピュー
タ本体制御部２１の異常が解除されない限り全ての電源
供給停止を継続する（ステップＳ８：ＮＯ）。このよう
にすれば、異常状態にあるコンピュータ本体制御部２１
への給電を停止するので、コンピュータ本体制御部２１
を破壊から保護することができる。そして、コンピュー
タ本体制御部２１の障害が解除された場合には（ステッ
プＳ８：ＹＥＳ）、並列冗長電源システム１０は再び給
電を開始する。
以上であれば（ステップＳ４：ＹＥＳ）コンピュータ本
体制御部２１の異常と判断し、並列冗長電源システム１
０全体の出力を停止させ（ステップＳ７）、コンピュー
タ本体制御部２１の異常が解除されない限り全ての電源
供給停止を継続する（ステップＳ８：ＮＯ）。このよう
にすれば、異常状態にあるコンピュータ本体制御部２１
への給電を停止するので、コンピュータ本体制御部２１
を破壊から保護することができる。そして、コンピュー
タ本体制御部２１の障害が解除された場合には（ステッ
プＳ８：ＹＥＳ）、並列冗長電源システム１０は再び給
電を開始する。
【００１７】（２）実施例の動作の説明 正常動作時 図４に、正常動作時のコンピュータ装置ＣＳの起動につ
いてタイミング図を示す。図４に示すように、第１パワ
ーオン信号ＰＯ１はパワーオン回路２２ｄに取り込まれ
るが、次に説明する電源断信号ＥＳ２が上がっていない
ため（ＯＦＦのため）、第２パワーオン信号ＰＯ２とし
てそのまま出力される。第２パワーオン信号ＰＯ２は並
列冗長電源システム10-1〜10-nの起動用信号であり、各
並列冗長電源は逆流防止ダイオード１４を介してコンピ
ュータ本体部２０に直流電圧Ｖ１及びＶ２を供給する。
直流電圧Ｖ１はコンピュータ本体制御部２１等へ供給さ
れ、コンピュータ装置ＣＳが起動する。
いてタイミング図を示す。図４に示すように、第１パワ
ーオン信号ＰＯ１はパワーオン回路２２ｄに取り込まれ
るが、次に説明する電源断信号ＥＳ２が上がっていない
ため（ＯＦＦのため）、第２パワーオン信号ＰＯ２とし
てそのまま出力される。第２パワーオン信号ＰＯ２は並
列冗長電源システム10-1〜10-nの起動用信号であり、各
並列冗長電源は逆流防止ダイオード１４を介してコンピ
ュータ本体部２０に直流電圧Ｖ１及びＶ２を供給する。
直流電圧Ｖ１はコンピュータ本体制御部２１等へ供給さ
れ、コンピュータ装置ＣＳが起動する。
【００１８】並列冗長電源の１台の障害時 図５に、並列冗長電源システム10-1〜10-nの何れか１台
にて過電圧障害が発生した時のタイミング図を示す。こ
こでは第１並列冗長電源10-1にて過電圧障害が発生した
と仮定し、その電源の過電圧検出値をＶａ１とする。ま
た逆流防止ダイオード１４の順方向電圧降下をＶｆと
し、比較器２２ａの基準電圧Ｖｒとの関係をＶａ１−Ｖ
ｆ＞Ｖｒ＞Ｖ１として、以下の説明を行う。
にて過電圧障害が発生した時のタイミング図を示す。こ
こでは第１並列冗長電源10-1にて過電圧障害が発生した
と仮定し、その電源の過電圧検出値をＶａ１とする。ま
た逆流防止ダイオード１４の順方向電圧降下をＶｆと
し、比較器２２ａの基準電圧Ｖｒとの関係をＶａ１−Ｖ
ｆ＞Ｖｒ＞Ｖ１として、以下の説明を行う。
【００１９】図５に示すように、並列冗長電源システム
10-1に異常が発生し、逆流防止ダイオード１４のアノー
ド側電圧Ｖ１１がＶｒ＋Ｖｆを超えてＶａ１に達し、再
びＶｒ＋Ｖｆまでに落ちる時間をＴ１とすると、このＴ
１時間の間は比較器２２ａが異常信号ＥＳ０を出力す
る。電源障害時は過電圧検出回路２２が動作しないよう
にするため、タイマ回路２２ｂでは或る一定時間Ｔ２
（但し、Ｔ２＞Ｔ１）以上の異常通知がないとアラーム
認識をせず、出力信号（次に説明する電源断信号ＥＳ
２）を送出しないように設定する。このように設定する
ことで、電源１台だけの障害時でも他の（ｎ−１）台に
よりコンピュータ本体部２０に継続して直流電力Ｖ１及
びＶ２を供給することができる。
10-1に異常が発生し、逆流防止ダイオード１４のアノー
ド側電圧Ｖ１１がＶｒ＋Ｖｆを超えてＶａ１に達し、再
びＶｒ＋Ｖｆまでに落ちる時間をＴ１とすると、このＴ
１時間の間は比較器２２ａが異常信号ＥＳ０を出力す
る。電源障害時は過電圧検出回路２２が動作しないよう
にするため、タイマ回路２２ｂでは或る一定時間Ｔ２
（但し、Ｔ２＞Ｔ１）以上の異常通知がないとアラーム
認識をせず、出力信号（次に説明する電源断信号ＥＳ
２）を送出しないように設定する。このように設定する
ことで、電源１台だけの障害時でも他の（ｎ−１）台に
よりコンピュータ本体部２０に継続して直流電力Ｖ１及
びＶ２を供給することができる。
【００２０】コンピュータ本体制御部の障害時 図６に、コンピュータ本体制御部２１にて過電圧障害が
発生した時のタイミング図を示す。図６に示すように、
コンピュータ本体制御部２１にて、素子不良等により直
流電圧Ｖ１（例えば５Ｖ）と直流電圧Ｖ２（例えば１２
Ｖ）が短絡する障害が発生したと仮定する。但し、直流
電圧Ｖ１，Ｖ２及び比較器２２ａの基準電圧Ｖｒとの関
係をＶ２＞Ｖｒ＞Ｖ１として、以下の説明を行う。
発生した時のタイミング図を示す。図６に示すように、
コンピュータ本体制御部２１にて、素子不良等により直
流電圧Ｖ１（例えば５Ｖ）と直流電圧Ｖ２（例えば１２
Ｖ）が短絡する障害が発生したと仮定する。但し、直流
電圧Ｖ１，Ｖ２及び比較器２２ａの基準電圧Ｖｒとの関
係をＶ２＞Ｖｒ＞Ｖ１として、以下の説明を行う。
【００２１】図６に示すように、コンピュータ本体制御
部２１の短絡障害等により給電路にＶ２が印可された場
合には、逆流防止ダイオード１４があるので並列冗長電
源システム10-1〜10-nは自身以外の電圧異常を検出する
ことができない。ここで比較器２２ａは基準電圧Ｖｒを
超えた電圧Ｖ２が印可されたことを示す異常信号ＥＳ０
を出力する。タイマ回路２２ｂでは或る一定時間Ｔ２以
上の異常通知があると、コンピュータ本体制御部２１の
短絡障害発生を認識して異常検出信号ＥＳ１を送出し、
ラッチ回路２２ｃをセットする。
部２１の短絡障害等により給電路にＶ２が印可された場
合には、逆流防止ダイオード１４があるので並列冗長電
源システム10-1〜10-nは自身以外の電圧異常を検出する
ことができない。ここで比較器２２ａは基準電圧Ｖｒを
超えた電圧Ｖ２が印可されたことを示す異常信号ＥＳ０
を出力する。タイマ回路２２ｂでは或る一定時間Ｔ２以
上の異常通知があると、コンピュータ本体制御部２１の
短絡障害発生を認識して異常検出信号ＥＳ１を送出し、
ラッチ回路２２ｃをセットする。
【００２２】ラッチ回路２２ｃの出力は電源断信号ＥＳ
２としてパワーオン回路２２ｄに入力され、この電源断
信号ＥＳ２が上がっている（ＯＮ）の場合には、第２パ
ワーオン信号ＰＯ２は強制オフとなる。即ち、全ての並
列冗長電源10-1〜10-ｎが強制オフとなる。尚、前記短
絡障害が解除された場合には、第１パワーオン信号ＰＯ
１がＯＮになりラッチ回路２２ｃをリセットし、再パワ
ーオンにより電源断信号ＥＳ２をリセットする。
２としてパワーオン回路２２ｄに入力され、この電源断
信号ＥＳ２が上がっている（ＯＮ）の場合には、第２パ
ワーオン信号ＰＯ２は強制オフとなる。即ち、全ての並
列冗長電源10-1〜10-ｎが強制オフとなる。尚、前記短
絡障害が解除された場合には、第１パワーオン信号ＰＯ
１がＯＮになりラッチ回路２２ｃをリセットし、再パワ
ーオンにより電源断信号ＥＳ２をリセットする。
【００２３】（II）第２実施例 図７に本実施例のコンピュータ本体部２０Ａのブロック
図を示す。図７に示すように、コンピュータ本体部２０
Ａにコンピュータの状態を監視するＩ２Ｃデバイス３０
を設けている。Ｉ２Ｃデバイス３０は電源断信号ＥＳ２
を入力しており、コンピュータの状態を管理するソフト
ウェア等にその情報を送出しているため、ログ採取（障
害履歴の記録を採取）することで、コンピュータ装置Ｃ
Ｓの保守点検時に並列冗長電源システム側の異常である
か、コンピュータ本体部側の異常であるのかを容易に判
別することができる。
図を示す。図７に示すように、コンピュータ本体部２０
Ａにコンピュータの状態を監視するＩ２Ｃデバイス３０
を設けている。Ｉ２Ｃデバイス３０は電源断信号ＥＳ２
を入力しており、コンピュータの状態を管理するソフト
ウェア等にその情報を送出しているため、ログ採取（障
害履歴の記録を採取）することで、コンピュータ装置Ｃ
Ｓの保守点検時に並列冗長電源システム側の異常である
か、コンピュータ本体部側の異常であるのかを容易に判
別することができる。
【００２４】（III）第３実施例 図８に本実施例のブロック図を示す。前記第１，第２実
施例では、並列冗長電源の過電圧検出値Ｖａ１とコンピ
ュータ本体制御部２１の最大許容電圧値（比較器２２ａ
の基準電圧Ｖｒ）を考慮し（Ｖａ１−Ｖｆ＞Ｖｒ＞Ｖ
１）、電源過電圧障害発生時に過電圧検出回路１１が動
作しないようにするために、タイマ回路２２ｂを設けて
いる。本実施例はタイマ回路２２ｂを省略した場合であ
る。
施例では、並列冗長電源の過電圧検出値Ｖａ１とコンピ
ュータ本体制御部２１の最大許容電圧値（比較器２２ａ
の基準電圧Ｖｒ）を考慮し（Ｖａ１−Ｖｆ＞Ｖｒ＞Ｖ
１）、電源過電圧障害発生時に過電圧検出回路１１が動
作しないようにするために、タイマ回路２２ｂを設けて
いる。本実施例はタイマ回路２２ｂを省略した場合であ
る。
【００２５】図８に示す如く過電圧検出制御部２２Ａで
タイマ回路２２ｂが削除されている為に、異常信号ＥＳ
０がそのままラッチ回路２２ｃに印加される。これは明
らかにＶｒ＞Ｖａ１−Ｖｆ＞Ｖ１の関係が成り立つ場合
である。この場合は、コンピュータ本体制御部２１の障
害発生時のみ過電圧検出制御回路２２Ａが動作し、並列
冗長電源側の過電圧障害発生時には過電圧検出制御回路
２２Ａが動作することはない。本実施例は、Ｖｒ＞Ｖａ
１−Ｖｆ＞Ｖ１の関係が成り立つ場合だけであるが、過
電圧検出回路を簡単に構成できる利点がある。
タイマ回路２２ｂが削除されている為に、異常信号ＥＳ
０がそのままラッチ回路２２ｃに印加される。これは明
らかにＶｒ＞Ｖａ１−Ｖｆ＞Ｖ１の関係が成り立つ場合
である。この場合は、コンピュータ本体制御部２１の障
害発生時のみ過電圧検出制御回路２２Ａが動作し、並列
冗長電源側の過電圧障害発生時には過電圧検出制御回路
２２Ａが動作することはない。本実施例は、Ｖｒ＞Ｖａ
１−Ｖｆ＞Ｖ１の関係が成り立つ場合だけであるが、過
電圧検出回路を簡単に構成できる利点がある。
【００２６】なお、前記第１〜第３実施例においては、
直流電圧Ｖ１についての過電圧検出について説明した
が、並列冗長電源が多出力の場合（例えば、５Ｖ，１２
Ｖ，２４Ｖ等）には、各出力について同様の過電圧検出
回路を設けることができ、特に過電圧検出回路について
の数の制限はない。また、前記第１〜第３実施例におい
ては、電源システムが並列冗長電源システムの場合を説
明したが、夫々独立して所定電力を供給可能な複数の直
流電源を並列接続した並列直流電源システムにも本発明
を適用可能であるのは勿論である。
直流電圧Ｖ１についての過電圧検出について説明した
が、並列冗長電源が多出力の場合（例えば、５Ｖ，１２
Ｖ，２４Ｖ等）には、各出力について同様の過電圧検出
回路を設けることができ、特に過電圧検出回路について
の数の制限はない。また、前記第１〜第３実施例におい
ては、電源システムが並列冗長電源システムの場合を説
明したが、夫々独立して所定電力を供給可能な複数の直
流電源を並列接続した並列直流電源システムにも本発明
を適用可能であるのは勿論である。
【００２７】
【発明の効果】以上説明したように本発明によれば、被
電力供給装置（コンピュータ本体部）側に過電圧検出回
路を設け、異常検出時には全ての並列冗長電源システム
を強制オフする機能を設けているので、高価なコンピュ
ータ本体部の損傷を防ぎ、また発煙，発火等の事故を防
止するという効果が得られる。
電力供給装置（コンピュータ本体部）側に過電圧検出回
路を設け、異常検出時には全ての並列冗長電源システム
を強制オフする機能を設けているので、高価なコンピュ
ータ本体部の損傷を防ぎ、また発煙，発火等の事故を防
止するという効果が得られる。
【００２８】また、過電圧検出制御部内にタイマ回路を
設けているので、並列冗長電源システム側の異常時には
該過電圧検出制御部が動作することはない。従って、モ
ニタするコンピュータ本体部に合わせて自由に基準電圧
値を設定することができる。また並列冗長電源システム
側には、特別な追加仕様を必要としないため、既存の並
列冗長電源をそのまま使用できる。
設けているので、並列冗長電源システム側の異常時には
該過電圧検出制御部が動作することはない。従って、モ
ニタするコンピュータ本体部に合わせて自由に基準電圧
値を設定することができる。また並列冗長電源システム
側には、特別な追加仕様を必要としないため、既存の並
列冗長電源をそのまま使用できる。
【図１】本発明の実施例の全体ブロック図である。
【図２】第１実施例における過電圧検出制御部のブロッ
ク図である。
ク図である。
【図３】同実施例の概略動作を示すフローチャートであ
る。
る。
【図４】前記過電圧検出制御部の正常動作時におけるタ
イムチャートである。
イムチャートである。
【図５】同実施例を構成する並列冗長電源の、過電圧障
害時の過電圧検出制御部におけるタイムチャートであ
る。
害時の過電圧検出制御部におけるタイムチャートであ
る。
【図６】同実施例を構成するコンピュータ本体制御部
の、過電圧障害時の過電圧検出制御部におけるタイムチ
ャートである。
の、過電圧障害時の過電圧検出制御部におけるタイムチ
ャートである。
【図７】第２実施例における過電圧検出制御部のブロッ
ク図である。
ク図である。
【図８】第３実施例における過電圧検出制御部のブロッ
ク図である。
ク図である。
【図９】従来例を示す図であって、（Ａ）は一般的な電
源の強制オフを説明する図、（Ｂ）は並列冗長電源シス
テムのブロック図である。
源の強制オフを説明する図、（Ｂ）は並列冗長電源シス
テムのブロック図である。
ＣＳ コンピュータ装置 １０ 並列冗長電源システム 10-１〜10-ｎ 並列冗長電源 ２０ コンピュータ本体部 ２１ コンピュータ本体制御部 ２２ 過電圧検出制御部
Claims (6)
- 【請求項１】 複数の直流電源を並列接続してなり、所
定電力を供給する並列直流電源装置と、 該並列直流電源から電力供給を受ける被給電側装置と、 前記並列直流電源と被給電側装置との間に設けた逆流阻
止ダイオードと、該逆流阻止ダイオードのカソード側電
圧値と予め定めた基準電圧値との大小を比較し、比較結
果が前記基準電圧値＜カソード側電圧値の状態で所定時
間を超えた場合に、前記並列直流電源装置の全ての電力
供給を停止させる電力供給停止手段とを備えたことを特
徴とする並列直流電源における過電圧検出システム。 - 【請求項２】 前記基準値は、前記被給電側装置の最大
許容電圧値であることを特徴とする請求項1記載の並列
直流電源用の過電圧検出制御システム。 - 【請求項３】 前記並列直流電源装置は、複数の直流電
源を並列接続して所定電力を供給し、該複数の直流電源
の一部が故障した場合には残された正常な直流電源によ
り前記所定電力の供給を継続する並列冗長直流電源であ
ることを特徴とする請求項１または請求項２記載の並列
直流電源用の過電圧検出制御システム。 - 【請求項４】 前記所定時間は、前記並列冗長電源の所
定電力の供給に要する切替え時間であることを特徴とす
る請求項３記載の並列直流電源用の過電圧検出制御シス
テム。 - 【請求項５】 前記電力供給停止手段の作動結果履歴を
記録する記録手段を備えたことを特徴とする請求項１乃
至請求項４の何れか一つに記載の並列直流電源用の過電
圧検出制御システム。 - 【請求項６】 夫々独立して所定電力を供給可能な複数
の直流電源を並列接続してなる並列直流電源装置と、 該並列直流電源から電力供給を受ける被給電側装置と、 前記並列直流電源と被給電側装置との間に設けた逆流阻
止ダイオードと、 該逆流阻止ダイオードのカソード側電圧値と予め定めた
基準電圧値との大小を比較する比較手段と、 該比較手段の比較結果が前記基準電圧値＜カソード側電
圧値の場合に、前記並列直流電源の電力供給を停止させ
る電力供給停止手段とを備えたことを特徴とする並列直
流電源用の過電圧検出制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000152806A JP3457629B2 (ja) | 2000-05-24 | 2000-05-24 | 並列直流電源用の過電圧検出制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000152806A JP3457629B2 (ja) | 2000-05-24 | 2000-05-24 | 並列直流電源用の過電圧検出制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001339843A true JP2001339843A (ja) | 2001-12-07 |
| JP3457629B2 JP3457629B2 (ja) | 2003-10-20 |
Family
ID=18658175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000152806A Expired - Fee Related JP3457629B2 (ja) | 2000-05-24 | 2000-05-24 | 並列直流電源用の過電圧検出制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3457629B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006254564A (ja) * | 2005-03-09 | 2006-09-21 | Origin Electric Co Ltd | 過電圧検出器及び過電圧検出方法、電源装置及び電源停止方法、並びに電源システム |
| JP2009165306A (ja) * | 2008-01-09 | 2009-07-23 | Nec Corp | 冗長電源システム、電源制御装置、電源制御方法およびプログラム |
| US8707097B2 (en) | 2010-10-22 | 2014-04-22 | Fujitsu Limited | Information processing apparatus, control apparatus, and method |
-
2000
- 2000-05-24 JP JP2000152806A patent/JP3457629B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006254564A (ja) * | 2005-03-09 | 2006-09-21 | Origin Electric Co Ltd | 過電圧検出器及び過電圧検出方法、電源装置及び電源停止方法、並びに電源システム |
| JP2009165306A (ja) * | 2008-01-09 | 2009-07-23 | Nec Corp | 冗長電源システム、電源制御装置、電源制御方法およびプログラム |
| US8707097B2 (en) | 2010-10-22 | 2014-04-22 | Fujitsu Limited | Information processing apparatus, control apparatus, and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3457629B2 (ja) | 2003-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI483500B (zh) | 用於監測及保護互補式金屬氧化物半導體(cmos)裝置及三個cmos裝置之表決組之系統 | |
| US6737763B2 (en) | Intelligent load sharing with power limiting scheme for multiple power supplies connected to a common load | |
| US5224010A (en) | Power supply supervisor with independent power-up delays and a system incorporating the same | |
| US6661119B2 (en) | System and method for distributed power supply supporting high currents with redundancy | |
| US20050229037A1 (en) | Method and apparatus for correlating UPS capacity to system power requirements | |
| JP5455826B2 (ja) | 電源投入制御回路 | |
| KR19990067131A (ko) | 전원의 출력에 있는 직류 전압 백업 시스템 | |
| JPH10124154A (ja) | 電源回路 | |
| JP2001352674A (ja) | 電源回路 | |
| JP2001339843A (ja) | 並列直流電源用の過電圧検出制御システム | |
| US7266462B2 (en) | System, method and computer program product for configuring power supply apparatus | |
| KR101025535B1 (ko) | 단락보호회로를 구비한 스위치 제어 회로 | |
| JP2012068907A (ja) | バス接続回路及びバス接続方法 | |
| JPH11178193A (ja) | 電源装置 | |
| JP2003319547A (ja) | 過電流検出制御システム | |
| CN111381659B (zh) | 计算机系统及电源管理方法 | |
| JP5407466B2 (ja) | 電源制御方式 | |
| JP3846363B2 (ja) | 過電圧保護回路を備えた電子機器及び過電圧保護回路及び方法 | |
| JP2004215352A (ja) | 電源電圧異常時のフェイルセーフ制御方式 | |
| CN217335430U (zh) | 一种高可靠性的多级电源时序控制系统 | |
| US7154195B2 (en) | Digital signal voting scheme | |
| TWI678854B (zh) | 電源電路及其保護狀態解除方法 | |
| JP2664402B2 (ja) | 警備装置 | |
| JP2603778B2 (ja) | 多重伝送システムの端末器 | |
| JPH0783539B2 (ja) | 電源制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |