JP2001333139A - Piafs protocol monitor unit and piafs protocol monitor method - Google Patents

Piafs protocol monitor unit and piafs protocol monitor method

Info

Publication number
JP2001333139A
JP2001333139A JP2000151890A JP2000151890A JP2001333139A JP 2001333139 A JP2001333139 A JP 2001333139A JP 2000151890 A JP2000151890 A JP 2000151890A JP 2000151890 A JP2000151890 A JP 2000151890A JP 2001333139 A JP2001333139 A JP 2001333139A
Authority
JP
Japan
Prior art keywords
piafs
frame
data
protocol
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000151890A
Other languages
Japanese (ja)
Other versions
JP3533146B2 (en
Inventor
Takemasa Takahashi
剛正 高橋
Shuichiro Yanagisawa
修一郎 柳澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Communication Systems Ltd
Original Assignee
NEC Corp
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Communication Systems Ltd filed Critical NEC Corp
Priority to JP2000151890A priority Critical patent/JP3533146B2/en
Publication of JP2001333139A publication Critical patent/JP2001333139A/en
Application granted granted Critical
Publication of JP3533146B2 publication Critical patent/JP3533146B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a PIAFS(PHS Internet Access Forum Standard) protocol monitor unit and a PIAFS protocol monitor method that can extract a PIAFS frame by using PCM data for PIAFS data communication and a synchronizing clock and provide an environment of monitoring PIAFS communication data up to the PIAFS version 2.1. SOLUTION: A PIAFS frame extract section is provided with a 32K PIAFS frame detection section 201 that detects a 32K PIAFS frame to output D7-D4 frame MSB detection signals and a 32K PIAFS detection signal, a 64K PIAFS frame detection section 202 that detects a 64k PIAFS frame to output a 64K PIAFS detection signal, a 32K PIAFS frame generating section 203 that converts 64K PCM serial data into 32K serial data, and a data changeover control section 204 that selects the 64K PCM serial data or the 32K serial data and outputs the selected data on the opportunity of switching of a communication speed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、PIAFS(PHS
Internet Access Forum Standard)プロトコルのモニタ
を行うPIAFSプロトコルモニタ装置およびPIAF
Sプロトコルモニタ方法に関し、特にPCMデータから
PIAFSフレームを抽出してPIAFSプロトコルの
モニタを行うPIAFSプロトコルモニタ装置およびP
IAFSプロトコルモニタ方法に関する。
The present invention relates to a PIAFS (PHS)
Internet Access Forum Standard) PIAFS protocol monitoring device for monitoring protocol and PIAF
More particularly, the present invention relates to a PIAFS protocol monitoring device that extracts a PIAFS frame from PCM data and monitors a PIAFS protocol, and a P-type protocol monitoring method.
The present invention relates to an IAFS protocol monitoring method.

【0002】[0002]

【従来の技術】従来、PIAFSプロトコルを評価する
方法は、PHSとPIAFSプロトコルを制御するアダ
プタとの線路中か、PIAFSプロトコルを制御する装
置、例えばプロトコル変換器(以下、PTEと称す)、
PHSデータ通信用ターミナルアダプタ(以下、TAP
と称す)等の直前の線路中で、必要な信号線を分岐して
PIAFSプロトコルのモニタおよび解析を行ってい
た。
2. Description of the Related Art Conventionally, a method for evaluating a PIAFS protocol is based on a line between a PHS and an adapter for controlling the PIAFS protocol or a device for controlling the PIAFS protocol, for example, a protocol converter (hereinafter referred to as PTE),
Terminal adapter for PHS data communication (hereinafter TAP)
, Etc.), a necessary signal line is branched in a line immediately before the monitoring and analysis of the PIAFS protocol.

【0003】PIAFSプロトコルのデータ通信機能を
有するPTEやTAPのインタフェースは、ISDN回
線に接続され、それぞれの装置直前のS/T点インタフ
ェース線路中でプロトコルアナライザのような機器を接
続し、通信する信号線を分岐してモニタする構成をとっ
ていた。
[0003] A PTE or TAP interface having a data communication function of the PIAFS protocol is connected to an ISDN line, and a signal such as a protocol analyzer is connected and communicated in an S / T point interface line immediately before each device. The configuration was such that the line was branched and monitored.

【0004】そのため、PIAFSプロトコルの評価を
行う装置環境には、交換機側にISDN回線(呼処理も
伴う)と伝送路を必要とし、データの確認を行うプロト
コルアナライザは、ISDNのI.430やV.110
の物理的、論理的通信規格を具備するものでなければな
らなかった。換言すれば、ISDN回線を待たなければ
PTE側やTAP側でのPIAFSプロトコル評価が不
可能であった。
[0004] Therefore, an equipment environment for evaluating the PIAFS protocol requires an ISDN line (including call processing) and a transmission line on the exchange side, and a protocol analyzer for confirming data is based on ISDN I.D. 430 and V.I. 110
Physical and logical communication standards. In other words, it is impossible to evaluate the PIAFS protocol on the PTE side or TAP side without waiting for the ISDN line.

【0005】PIAFSプロトコルの評価を行うにもP
IAFSプロトコルのデータ通信機能を有する装置を含
め大規模な設備が必要で、環境が複雑になっていただけ
でなく、いわゆるPIAFS2.1版に規定される32
Kbps/64Kbpsの可変速度を伴うPIAFSデ
ータ通信のPIAFSプロトコルを評価する場合も、同
様に大規模な設備を必要としていた。
[0005] To evaluate the PIAFS protocol, P
A large-scale facility including a device having a data communication function of the IAFS protocol is required, and the environment becomes complicated.
Evaluating the PIAFS protocol for PIAFS data communication with a variable speed of Kbps / 64 Kbps also required large-scale equipment.

【0006】また、PHSとPIAFSプロトコルを制
御するアダプタとの線路中でのPIAFSプロトコルの
評価方法とISDN側でのPIAFSプロトコルの評価
方法との共通点は、通信線路の通信帯域の先頭を決定す
るフレームパルスを利用している点にある。
A common feature between the PIAFS protocol evaluation method in the line between the PHS and the adapter controlling the PIAFS protocol and the PIAFS protocol evaluation method in the ISDN side is to determine the head of the communication band of the communication line. The point is that a frame pulse is used.

【0007】PHSとPIAFSプロトコルを制御する
アダプタとの線路では、送受信するデータのbyte毎
の先頭を決定するフレームパルスと、PCMデータとか
らPIAFSフレームフォーマットに規定されたSYN
Cフィールドの同期パターン(以下、SYNCパターン
と称す)を抽出して、PIAFSプロトコルの解析を行
っている。
[0007] In the line between the PHS and the adapter that controls the PIAFS protocol, a SYN defined in the PIAFS frame format is determined from a frame pulse that determines the head of each byte of data to be transmitted and received and PCM data.
The synchronization pattern of the C field (hereinafter, referred to as a SYNC pattern) is extracted to analyze the PIAFS protocol.

【0008】PTE側やTAP側でのS/T点インタフ
ェース線路中でもI.430のフレームパルスより通信
されるBchを抽出し、特に32Kbpsのデータ通信
の場合にはISDN網内との速度整合を規定するI.4
60でPCMデータ内の上位4bitが有効通信データ
となっていることから、PIAFS通信データを抽出す
るのにフレームパルスを利用している。
[0008] Even at the S / T point interface line on the PTE side or TAP side, I.T. The Bch to be communicated is extracted from the frame pulse of I.430, and in the case of data communication of 32 Kbps in particular, I.V. 4
Since the upper 4 bits in the PCM data at 60 are valid communication data, the frame pulse is used to extract the PIAFS communication data.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、従来技
術では、PIAFSプロトコル処理を内蔵する交換機の
場合には、PIAFSデータ通信の中間線路が交換機内
部になるため、フレームパルスを使用しなければ交換機
内部でPIAFSプロトコルのモニタを行うことができ
ず、さらに、PIAFSデータ通信を行うPCMデータ
と64K同期クロックとだけでは、PIAFSフレーム
を抽出することができないという問題点があった。
However, according to the prior art, in the case of an exchange incorporating PIAFS protocol processing, the intermediate line of PIAFS data communication is located inside the exchange. The PIAFS protocol cannot be monitored, and the PIAFS frame cannot be extracted only by the PCM data for performing the PIAFS data communication and the 64K synchronous clock.

【0010】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、PIAFSプロト
コル処理を内蔵する交換機の場合にも、フレームパルス
を使用することなく、PIAFSデータ通信を行うPC
Mデータと同期クロックとだけでPIAFSフレームを
抽出することができ、交換機内部で多重PCMデータか
らなるPIAFS通信データのPIAFSプロトコルを
モニタすることができ、PIAFS2.1版までのPI
AFS通信データをモニタする環境を提供できるPIA
FSプロトコルモニタ装置およびPIAFSプロトコル
モニタ方法を提供する点にある。
The present invention has been made in view of such a problem, and an object of the present invention is to perform PIAFS data communication without using a frame pulse even in an exchange incorporating a PIAFS protocol process. PC to do
The PIAFS frame can be extracted only with the M data and the synchronization clock, the PIAFS protocol of the PIAFS communication data composed of the multiplexed PCM data can be monitored inside the exchange, and the PIAFS up to PIAFS version 2.1 can be monitored.
PIA that can provide an environment for monitoring AFS communication data
An object of the present invention is to provide an FS protocol monitoring device and a PIAFS protocol monitoring method.

【0011】[0011]

【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。請求項1記載の発明
の要旨は、複数の通信速度を有するPIAFS通信デー
タのPIAFSプロトコルのモニタを行うPIAFSプ
ロトコルモニタ装置であって、前記PIAFS通信デー
タから前記通信速度毎のPIAFSフレームを抽出する
PIAFSフレーム抽出手段と、該PIAFSフレーム
抽出手段により抽出された前記通信速度毎の前記PIA
FSフレームに基づいて前記PIAFSプロトコルのモ
ニタを行うプロトコル分析手段とを具備することを特徴
とするPIAFSプロトコルモニタ装置に存する。また
請求項2記載の発明の要旨は、前記PIAFSフレーム
抽出手段は、PCMデータである前記PIAFS通信デ
ータと同期クロックとから前記通信速度毎の前記PIA
FSフレームを抽出させることを特徴とする請求項1記
載のPIAFSプロトコルモニタ装置に存する。また請
求項3記載の発明の要旨は、前記PIAFS通信データ
前記通信速度が64Kbpsのシリアルデータである6
4KPCMシリアルデータに変換する64Kシリアルデ
ータ変換手段を具備し、前記PIAFSフレーム抽出手
段は、前記64Kシリアルデータ変換手段により変換さ
れた前記64KPCMシリアルデータから前記通信速度
毎の前記PIAFSフレームを抽出させることを特徴と
する請求項1又は2記載のPIAFSプロトコルモニタ
装置に存する。また請求項4記載の発明の要旨は、前記
PIAFS通信データの前記通信速度は、32Kbps
と64Kbpsとからなり、前記PIAFSフレーム抽
出手段は、32Kbpsの前記PIAFSフレームを3
2KPIAFSフレームとして抽出する32KPIAF
Sフレーム抽出手段と、64Kbpsの前記PIAFS
フレームを64KPIAFSフレームとして抽出する6
4KPIAFSフレーム抽出手段とを具備することを特
徴とする請求項1乃至3のいずれかに記載のPIAFS
プロトコルモニタ装置に存する。また請求項5記載の発
明の要旨は、前記32KPIAFSフレーム抽出手段
は、前記32KPIAFSフレームの開始を示す32K
PIAFSフレームMSBを検出する32KPIAFS
フレームMSB検出手段を具備し、前記32KPIAF
Sフレーム抽出手段は、前記32KPIAFSフレーム
MSB検出手段による前記32KPIAFSフレームM
SBの検出に基づいて、前記32KPIAFSフレーム
を抽出させることを特徴とする請求項1乃至4のいずれ
かに記載のPIAFSプロトコルモニタ装置に存する。
また請求項6記載の発明の要旨は、前記32KPIAF
SフレームMSB検出手段による前記32KPIAFS
フレームMSBの検出に基づいて、前記32KPIAF
Sフレームに同期するフレームパルスを生成するフレー
ムパルス生成手段を具備し、前記32KPIAFSフレ
ーム抽出手段は、前記フレームパルス生成手段により生
成された前記フレームパルスに基づいて、前記32KP
IAFSフレームを抽出させることを特徴とする請求項
1乃至5記載のPIAFSプロトコルモニタ装置に存す
る。また請求項7記載の発明の要旨は、前記32KPI
AFSフレーム抽出手段により前記64KPCMシリア
ルデータから抽出された前記32KPIAFSフレーム
を前記通信速度が32Kbpsの前記シリアルデータで
ある32Kシリアルデータに変換する32Kシリアルデ
ータ変換手段を具備することを特徴とする請求項1乃至
6のいずれかに記載のPIAFSプロトコルモニタ装置
に存する。また請求項8記載の発明の要旨は、前記PI
AFSフレーム抽出手段は、前記通信速度が64Kbp
sの前記64KPIAFSフレームと前記通信速度が3
2Kbpsの前記32KPIAFSフレームとを選択的
に前記プロトコル分析手段へ出力させることを特徴とす
る請求項1乃至7のいずれかに記載のPIAFSプロト
コルモニタ装置に存する。また請求項9記載の発明の要
旨は、複数の通信速度を有するPIAFS通信データの
PIAFSプロトコルのモニタを行うPIAFSプロト
コルモニタ方法であって、前記PIAFS通信データか
ら前記通信速度毎のPIAFSフレームを抽出し、該抽
出した前記通信速度毎の前記PIAFSフレームに基づ
いて前記PIAFSプロトコルのモニタを行うことを特
徴とするPIAFSプロトコルモニタ方法に存する。ま
た請求項10記載の発明の要旨は、PCMデータである
前記PIAFS通信データと同期クロックとから前記通
信速度毎の前記PIAFSフレームを抽出することを特
徴とする請求項9記載のPIAFSプロトコルモニタ方
法に存する。また請求項11記載の発明の要旨は、前記
PIAFS通信データを前記通信速度が64Kbpsの
シリアルデータである64KPCMシリアルデータに変
換し、該変換した前記64KPCMシリアルデータから
前記通信速度毎の前記PIAFSフレームを抽出するこ
とを特徴とする請求項9又は10記載のPIAFSプロ
トコルモニタ方法に存する。また請求項12記載の発明
の要旨は、前記PIAFS通信データの前記通信速度
は、32Kbpsと64Kbpsとからなり、32Kb
psの前記PIAFSフレームを32KPIAFSフレ
ームとして抽出し、64Kbpsの前記PIAFSフレ
ームを64KPIAFSフレームとして抽出することを
特徴とする請求項9乃至11のいずれかに記載のPIA
FSプロトコルモニタ方法に存する。また請求項13記
載の発明の要旨は、前記32KPIAFSフレームの開
始を示す32KPIAFSフレームMSBを検出し、該
32KPIAFSフレームMSBの検出に基づいて、前
記32KPIAFSフレームを抽出することを特徴とす
る請求項9乃至12のいずれかに記載のPIAFSプロ
トコルモニタ方法に存する。また請求項14記載の発明
の要旨は、前記32KPIAFSフレームMSBの検出
に基づいて、前記32KPIAFSフレームに同期する
フレームパルスを生成し、該生成した前記フレームパル
スに基づいて、前記32KPIAFSフレームを抽出す
ることを特徴とする請求項9乃至13のいずれかに記載
のPIAFSプロトコルモニタ方法に存する。また請求
項15記載の発明の要旨は、前記抽出した前記32KP
IAFSフレームを前記通信速度が32Kbpsの32
Kシリアルデータに変換することを特徴とする請求項9
乃至14のいずれかに記載のPIAFSプロトコルモニ
タ方法に存する。また請求項16記載の発明の要旨は、
前記通信速度が64Kbpsの前記64KPIAFSフ
レームと前記通信速度が32Kbpsの前記32KPI
AFSフレームとに基づいて前記PIAFSプロトコル
のモニタを行うことを特徴とする請求項9乃至15のい
ずれかに記載のPIAFSプロトコルモニタ方法に存す
る。また請求項17記載の発明の要旨は、請求項9乃至
16のいずれかに記載のPIAFSプロトコルモニタ方
法を実行可能なプログラムが記憶されている記憶媒体に
存する。
Means for Solving the Problems In order to solve the above problems, the present invention has the following constitution. The gist of the invention according to claim 1 is a PIAFS protocol monitoring device that monitors a PIAFS protocol of PIAFS communication data having a plurality of communication speeds, and extracts a PIAFS frame for each communication speed from the PIAFS communication data. Frame extracting means, and the PIA for each communication speed extracted by the PIAFS frame extracting means
A PIAFS protocol monitoring device comprising: a protocol analysis unit that monitors the PIAFS protocol based on an FS frame. The gist of the invention described in claim 2 is that the PIAFS frame extracting means uses the PIAFS communication data, which is PCM data, and a synchronization clock to generate the PIA for each communication speed.
2. The PIAFS protocol monitor according to claim 1, wherein the FS frame is extracted. The gist of the invention described in claim 3 is that the PIAFS communication data is serial data having a communication speed of 64 Kbps.
64K serial data converting means for converting to 4KPCM serial data, wherein the PIAFS frame extracting means extracts the PIAFS frame for each communication speed from the 64KPCM serial data converted by the 64K serial data converting means. A PIAFS protocol monitor according to claim 1 or claim 2. The gist of the invention according to claim 4 is that the communication speed of the PIAFS communication data is 32 Kbps.
And the 64 Kbps, and the PIAFS frame extracting means converts the 32 Kbps PIAFS frame to 3
32KPIAF extracted as 2KPIAFS frame
S frame extraction means and the PIAFS of 64 Kbps
Extract frame as 64KPIAFS frame 6
4. The PIAFS according to claim 1, further comprising a 4K PIAFS frame extraction unit.
Exists in the protocol monitor device. The gist of the invention described in claim 5 is that the 32K PIAFS frame extracting means includes a 32K PIAFS frame indicating a start of the 32K PIAFS frame.
32K PIAFS for detecting PIAFS frame MSB
A frame MSB detecting means;
The S frame extracting means is configured to detect the 32K PIAFS frame M by the 32K PIAFS frame MSB detecting means.
The PIAFS protocol monitor according to any one of claims 1 to 4, wherein the 32K PIAFS frame is extracted based on the detection of the SB.
The gist of the invention according to claim 6 is that the 32KPIAF
32KPIAFS by S frame MSB detecting means
Based on the detection of the frame MSB, the 32KPIAF
A frame pulse generator for generating a frame pulse synchronized with the S frame; wherein the 32K PIAFS frame extractor is configured to generate the frame pulse based on the frame pulse generated by the frame pulse generator.
6. The PIAFS protocol monitor according to claim 1, wherein an IAFS frame is extracted. The gist of the invention described in claim 7 is that the 32KPI
2. A 32K serial data converting means for converting the 32K PIAFS frame extracted from the 64K PCM serial data by AFS frame extracting means into 32K serial data which is the serial data having a communication speed of 32 Kbps. 6. The PIAFS protocol monitor device according to any one of the above items 1 to 6. The gist of the invention described in claim 8 is that the PI
The AFS frame extracting means determines that the communication speed is 64 Kbp.
s the 64K PIAFS frame and the communication speed are 3
8. The PIAFS protocol monitor device according to claim 1, wherein the 32K PIAFS frame of 2 Kbps is selectively output to the protocol analysis unit. The gist of the invention according to claim 9 is a PIAFS protocol monitoring method for monitoring the PIAFS protocol of PIAFS communication data having a plurality of communication speeds, and extracting a PIAFS frame for each communication speed from the PIAFS communication data. Monitoring the PIAFS protocol based on the extracted PIAFS frames for each of the communication speeds. The gist of the invention described in claim 10 is that the PIAFS frame for each communication speed is extracted from the PIAFS communication data that is PCM data and a synchronization clock. Exist. The gist of the invention according to claim 11 is that the PIAFS communication data is converted into 64KPCM serial data that is serial data having a communication speed of 64 Kbps, and the PIAFS frame for each communication speed is converted from the converted 64KPCM serial data. The PIAFS protocol monitoring method according to claim 9 or 10, wherein the extraction is performed. The gist of the invention according to claim 12 is that the communication speed of the PIAFS communication data is comprised of 32 Kbps and 64 Kbps.
The PIA according to any one of claims 9 to 11, wherein the PIAS frame of ps is extracted as a 32K PIAFS frame, and the PIAFS frame of 64Kbps is extracted as a 64K PIAFS frame.
FS protocol monitoring method. The gist of the invention described in claim 13 is that the 32KPIAFS frame MSB indicating the start of the 32KPIAFS frame is detected, and the 32KPIAFS frame is extracted based on the detection of the 32KPIAFS frame MSB. 12. A PIAFS protocol monitoring method according to any one of 12. According to another aspect of the present invention, a frame pulse synchronized with the 32K PIAFS frame is generated based on the detection of the 32K PIAFS frame MSB, and the 32 KPIAFS frame is extracted based on the generated frame pulse. The PIAFS protocol monitoring method according to any one of claims 9 to 13, wherein: The gist of the invention according to claim 15 is that the extracted 32KP
The IAFS frame is transmitted at 32 Kbps at 32 Kbps.
10. The method according to claim 9, wherein the data is converted into K serial data.
To the PIAFS protocol monitoring method according to any one of the first to fourth aspects. The gist of the invention described in claim 16 is:
The 64KPIAFS frame having the communication speed of 64 Kbps and the 32KPIA frame having the communication speed of 32 Kbps
16. The PIAFS protocol monitoring method according to claim 9, wherein the PIAFS protocol is monitored based on an AFS frame. The gist of the present invention resides in a storage medium storing a program capable of executing the PIAFS protocol monitoring method according to any one of claims 9 to 16.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0013】図1は、本発明に係るPIAFSプロトコ
ルモニタ装置の実施の形態の構成を示すブロック図であ
り、図2は、図1に示すPIAFSフレーム抽出部の構
成を示すブロック図であり、図3は、図2に示す32K
PIAFSフレーム検出部の構成を示すブロック図であ
り、図4は、図2に示す32KPIAFSフレーム生成
部の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of an embodiment of a PIAFS protocol monitor device according to the present invention. FIG. 2 is a block diagram showing a configuration of a PIAFS frame extraction unit shown in FIG. 3 is 32K shown in FIG.
FIG. 4 is a block diagram illustrating a configuration of the PIAFS frame detection unit. FIG. 4 is a block diagram illustrating a configuration of the 32K PIAFS frame generation unit illustrated in FIG.

【0014】本実施の形態は、PIAFSプロトコル通
信機能を有するPC端末101と、交換機110に内蔵
される場合のPIAFSプロトコル処理部106との間
で、PHS102と、基地局103〜104と、交換機
110に内蔵されているスイッチ部105とを介して通
信される双方向多重PCMデータからなるPIAFS通
信データを分岐して入力し、通信速度が64Kbpsの
64KPCMシリアルデータを出力するチャネル選択部
107と、チャネル選択部107からの64KPCMシ
リアルデータを入力し、PIAFSフレームを抽出する
PIAFSフレーム抽出部108と、PIAFSフレー
ム抽出部108により抽出されたPIAFSフレームを
解析するプロトコルアナライザ109とからなる。
In the present embodiment, the PHS 102, the base stations 103 to 104, and the exchange 110 are connected between the PC terminal 101 having the PIAFS protocol communication function and the PIAFS protocol processing unit 106 built in the exchange 110. A PIAFS communication data consisting of bidirectional multiplexed PCM data communicated via a switch unit 105 incorporated in the PC, branches and inputs the data, and outputs a 64K PCM serial data with a communication speed of 64 Kbps; The PIAFS frame extraction unit 108 receives the 64K PCM serial data from the selection unit 107 and extracts a PIAFS frame. The protocol analyzer 109 analyzes the PIAFS frame extracted by the PIAFS frame extraction unit 108.

【0015】チャネル選択部107は、多重PCMデー
タの中から指示されたタイムスロット(以下:TSと称
す)のPCMデータを抽出し、双方向データをそれぞれ
単なる通信速度が64Kbpsの64KPCMシリアル
データに変換して、変換した双方向それぞれの64KP
CMシリアルデータをPIAFSフレーム抽出部108
に入力する。
The channel selection unit 107 extracts PCM data of a designated time slot (hereinafter, referred to as TS) from the multiplexed PCM data, and converts bidirectional data into 64K PCM serial data each having a simple communication speed of 64 Kbps. And converted 64KP for each direction
The CM serial data is extracted from the PIAFS frame extraction unit 108
To enter.

【0016】PIAFSフレーム抽出部108は、図2
に示すように64KPCMシリアルデータから32KP
IAFSフレームを検出してD7〜D4−フレームMS
B検出信号と32KPIAFS検出信号とを出力する3
2KPIAFSフレーム検出部201と、64KPCM
シリアルデータから64KPIAFSフレームを検出し
て64KPIAFS検出信号を出力する64KPIAF
Sフレーム検出部202と、32Kbpsの32KPI
AFSフレームでの通信であることが検出された場合、
64KPCMシリアルデータを32Kシリアルデータに
変換する32KPIAFSフレーム生成部203と、通
信速度の切り替わりを契機に、64KPCMシリアルデ
ータと32Kシリアルデータとを切り替えて出力するデ
ータ切替制御部204とからなり、双方向それぞれのP
CMデータの通信速度が32Kbpsであるか、64K
bpsであるかを判断し、それぞれ独立して通信速度の
切り替わりを検出し、PCMデータの通信速度が32K
bpsの場合は、32Kシリアルデータに変換したもの
を、PCMデータの通信速度が64Kbpsの場合は、
そのままの通信速度のものを、PIAFSフレームシリ
アルデータとしてプロトコルアナライザ109に入力す
る。
The PIAFS frame extraction unit 108
32KP from 64KPCM serial data as shown in
IAFS frame is detected and D7 to D4-frame MS
Output B detection signal and 32KPIAFS detection signal 3
2KPIAFS frame detector 201, 64KPCM
64KPIAF that detects a 64KPIAFS frame from serial data and outputs a 64KPIAFS detection signal
S frame detection unit 202 and 32Kbps 32KPI
If it is detected that the communication is in the AFS frame,
A 32K PIAFS frame generation unit 203 that converts 64K PCM serial data into 32K serial data, and a data switching control unit 204 that switches and outputs 64K PCM serial data and 32K serial data upon switching of communication speed, P
The communication speed of CM data is 32Kbps or 64Kbps
bps, the switching of the communication speed is detected independently, and the communication speed of the PCM data is 32K.
In the case of bps, the data converted to 32K serial data, and when the communication speed of PCM data is 64Kbps,
The data at the same communication speed is input to the protocol analyzer 109 as PIAFS frame serial data.

【0017】PIAFSフレーム抽出部108における
通信速度の判断は、PCMデータの通信速度が64Kb
psの場合は、64KPIAFSフレームのSYNCパ
ターンを検出することにより判断する。また、PCMデ
ータの通信速度が32Kbpsの場合は、PCMデータ
の上位4bit(D7bit〜D4bit)が有効デー
タであるため、32KPIAFSフレームのSYNCパ
ターンと見かけ上同等なデータパターンを検出すること
により判断する。
The PIAFS frame extraction unit 108 determines the communication speed when the PCM data communication speed is 64 Kb.
In the case of ps, the determination is made by detecting the SYNC pattern of the 64K PIAFS frame. When the communication speed of the PCM data is 32 Kbps, the upper 4 bits (D7 bits to D4 bits) of the PCM data are valid data, and thus the determination is made by detecting a data pattern that is apparently equivalent to the SYNC pattern of the 32K PIAFS frame.

【0018】なお、PIAFSフレーム抽出部108
(1)とPIAFSフレーム抽出部108(2)とは、
同一の機能を具備するもので、一方はPC端末101側
からの送信データ、他方はPIAFSプロトコル処理部
106からの送信データを入力し、双方向通信データを
それぞれ独立して処理する。
The PIAFS frame extraction unit 108
(1) and the PIAFS frame extraction unit 108 (2)
It has the same functions, one of which receives the transmission data from the PC terminal 101 and the other which receives the transmission data from the PIAFS protocol processing unit 106 and independently processes the bidirectional communication data.

【0019】32KPIAFSフレーム検出部201
は、D7bitから開始するMSBを検出してD7−フ
レームMSB検出信号を出力するD7−MSB検出部3
01と、D6bitから開始するMSBを検出してD6
−フレームMSB検出信号を出力するD6−MSB検出
部302と、D5bitから開始するMSBを検出して
D5−フレームMSB検出信号を出力するD5−MSB
検出部303と、D4bitから開始するMSBを検出
してD4−フレームMSB検出信号を出力するD4−M
SB検出部304と、D7−MSB検出部301とD6
−MSB検出部302とD5−MSB検出部303とD
4−MSB検出部304とからそれぞれ出力されるD7
〜D4−フレームMSB検出信号の論理和を32KPI
AFS検出信号としてデータ切替制御部204に出力す
る論理和回路305とからなる。
32KPIAFS frame detector 201
Is a D7-MSB detection unit 3 that detects an MSB starting from D7 bit and outputs a D7-frame MSB detection signal.
01 and the MSB starting from D6 bit
A D6-MSB detection unit 302 that outputs a frame MSB detection signal, and a D5-MSB that detects an MSB starting from D5 bit and outputs a D5-frame MSB detection signal.
A detection unit 303 for detecting an MSB starting from D4 bits and outputting a D4-frame MSB detection signal;
SB detector 304, D7-MSB detector 301 and D6
-MSB detector 302 and D5-MSB detector 303 and D
D7 output from the 4-MSB detection unit 304
~ D4-The logical sum of the frame MSB detection signal is 32KPI
An OR circuit 305 that outputs the AFS detection signal to the data switching control unit 204.

【0020】32KPIAFSフレーム生成部203
は、同期確立以降に32KPIAFSフレームのMSB
が発生するようにデータを遅延させるデータ遅延部40
1と、32Kシリアルデータの32K同期クロックを生
成するクロック分周部402と、D7〜D4−フレーム
MSB検出信号によって64KPCMシリアルデータか
ら32KPIAFSデータの有効bitを抽出するため
のフレームパルスを生成するフレームパルス生成部40
3と、64KPCMシリアルデータを32Kシリアルデ
ータに変換するデータ変換部404とからなる。
32KPIAFS frame generator 203
Is the MSB of the 32K PIAFS frame after synchronization is established
Data delay unit 40 for delaying data so that
1, a clock divider 402 for generating a 32K synchronous clock of 32K serial data, and a frame pulse for generating a frame pulse for extracting a valid bit of 32KPIAFS data from 64KPCM serial data by a D7 to D4-frame MSB detection signal. Generator 40
3 and a data conversion unit 404 for converting 64K PCM serial data into 32K serial data.

【0021】プロトコルアナライザ109は、事前にプ
ロトコルモニタの起動指示が与えられており、32Kb
psもしくは64KbpsのPIAFSフレームシリア
ルデータを与えれば通信速度を自動的に判断して、PI
AFSフレームのSYNCパターンの検出を契機にPI
AFSフレームのモニタを開始する。
The protocol analyzer 109 is given an instruction to start a protocol monitor in advance,
If a PIAFS frame serial data of ps or 64 Kbps is given, the communication speed is automatically determined and PI
PI triggered by detection of SYNC pattern of AFS frame
The monitoring of the AFS frame is started.

【0022】次に、実施の形態の動作を図5乃至図7を
参照して詳細に説明する。図5は、図1に示すPIAF
Sフレーム抽出部に入力される64KPCMシリアルデ
ータのデータ構成図であり、図6は、図2に示す32K
PIAFSフレーム検出部の動作を説明するためのタイ
ミングチャートであり、図7は、図2に示す32KPI
AFSフレーム生成部の動作を説明するためのタイミン
グチャートである。
Next, the operation of the embodiment will be described in detail with reference to FIGS. FIG. 5 shows the PIAF shown in FIG.
FIG. 6 is a data configuration diagram of 64K PCM serial data input to the S frame extraction unit.
FIG. 7 is a timing chart for explaining the operation of the PIAFS frame detection unit.
5 is a timing chart for explaining an operation of an AFS frame generation unit.

【0023】PC端末101とPIAFSプロトコル処
理部106との間でPIAFSデータ通信が行われてい
る。PIAFSプロトコルの評価のための中間線路は、
スイッチ部105とPIAFSプロトコル処理部106
との間で双方向多重PCMデータからなるPIAFS通
信データを分岐し、チャネル選択部107に入力する。
チャネル選択部107では、双方向多重PCMデータ中
から、PIAFSで通信されるチャネルのモニタ指示さ
れた1TS分のPCMデータを抽出し、抽出したPCM
データを64KPCMシリアルデータに変換し、変換し
た64KPCMシリアルデータを64K同期クロックと
ともにPIAFSフレーム抽出部108へ送信する。
PIAFS data communication is performed between the PC terminal 101 and the PIAFS protocol processing unit 106. The intermediate line for the evaluation of the PIAFS protocol is:
Switch unit 105 and PIAFS protocol processing unit 106
The PIAFS communication data composed of bidirectional multiplexed PCM data is branched between the two and input to the channel selection unit 107.
The channel selection unit 107 extracts, from the bidirectional multiplexed PCM data, PCM data for one TS instructed to monitor the channel communicated by PIAFS, and extracts the extracted PCM data.
The data is converted to 64KPCM serial data, and the converted 64KPCM serial data is transmitted to the PIAFS frame extraction unit 108 together with a 64K synchronization clock.

【0024】なお、チャネル選択部107へ入力する双
方向多重PCMデータは、どのような多重回線数と通信
速度とでも良く、PIAFS通信データを分岐する信号
であれば、どこで分岐しても良い。また、双方向多重P
CMデータとは、PC端末101から交換機110のP
IAFSプロトコル処理部106への通信方向と、その
逆の交換機110のPIAFSプロトコル処理部106
からPC端末101への通信方向を指す。
The bidirectional multiplexed PCM data input to the channel selection unit 107 may have any number of multiplexing lines and communication speeds, and may be branched at any point as long as it is a signal for branching PIAFS communication data. Also, bidirectional multiplex P
The CM data is transmitted from the PC terminal 101 to the P
The communication direction to the IAFS protocol processing unit 106, and vice versa, the PIAFS protocol processing unit 106 of the exchange 110
From the PC terminal 101 to the PC terminal 101.

【0025】PIAFSフレーム抽出部108では、6
4KPCMシリアルデータから双方向それぞれ独立して
32KPIAFSフレームあるいは64KPIAFSフ
レームを検出している。
In the PIAFS frame extraction unit 108, 6
A 32KPIAFS frame or a 64KPIAFS frame is detected bidirectionally and independently from 4KPCM serial data.

【0026】PIAFSフレーム抽出部108は、32
Kbpsから64Kbpsへ、又は64Kbpsから3
2Kbpsへの通信速度の切り替わりを検出するため
に、32KPIAFSフレーム検出部201と64KP
IAFSフレーム検出部202とでPIAFSフレーム
のSYNCパターンを双方向それぞれで同時に検出して
いる。
The PIAFS frame extraction unit 108
Kbps to 64Kbps or 64Kbps to 3
In order to detect the switching of the communication speed to 2 Kbps, the 32 KPIAFS frame detection unit 201 and the 64 KP
The IAFS frame detector 202 simultaneously detects the SYNC pattern of the PIAFS frame in both directions simultaneously.

【0027】次に、32KPIAFSフレーム検出部2
01による64KPCMシリアルデータから32KPI
AFSフレームのMSBとSYNCパターンの検出例を
説明する。
Next, the 32K PIAFS frame detector 2
01 to 32KPI from 64KPCM serial data
An example of detecting the MSB and the SYNC pattern of the AFS frame will be described.

【0028】なお、32Kbpsで通信を行う場合に
は、ISDN網内のPCMデータへの速度整合は、勧告
I.460で規定されているように、基地局103〜1
04におけるPCMデータの内、32KPIAFSフレ
ームの先頭を示すMSBから4bit分(D7bit〜
D4bit)が32KPIAFSデータを挿入しうるデ
ータビットとなっている(下位4bitは、全て‘1’
のデータである)。その規定に従い、交換網に接続され
PIAFSプロトコル処理を行う装置は、PCMデータ
のbitの内、有効となる4bitのデータビットにP
IAFSデータを分割して順次挿入する。そのため、P
CMデータは、32KPIAFSデータと有効でない4
bit分のデータとが混在するデータとなる。また、3
2KPIAFSデータの有効bit(D7〜D4)の
内、32KPIAFSフレームの先頭を示すMSBは、
挿入すべきbitの規定はなく、D7からD4までのど
のbitでも挿入しうることになっている。
When communication is performed at 32 Kbps, speed matching with PCM data in the ISDN network is described in Recommendation I. 460, base stations 103-1
04 from the MSB indicating the beginning of the 32K PIAFS frame (D7 bit to
D4 bits) are data bits into which 32KPIAFS data can be inserted (the lower 4 bits are all “1”).
Data). In accordance with the regulations, the device connected to the switching network and performing the PIAFS protocol process sets the valid 4-bit data bit of the PCM data bit to P.
The IAFS data is divided and sequentially inserted. Therefore, P
CM data is 32KPIAFS data and invalid 4
This is data in which data of bits are mixed. Also, 3
Among the valid bits (D7 to D4) of the 2KPIAFS data, the MSB indicating the beginning of the 32KPIAFS frame is:
There is no definition of bits to be inserted, and any bits from D7 to D4 can be inserted.

【0029】従って、図5に示すD7bitからD4b
itにMSBが挿入される可能性があるため、4つのパ
ターンがあることになり、D7bitから開始するMS
Bを検出するD7−MSB検出部301と、D6bit
から開始するMSBを検出するD6−MSB検出部30
2と、D5bitから開始するMSBを検出するD5−
MSB検出部303と、D4bitから開始するMSB
を検出するD4−MSB検出部304とにより、各々の
bitから開始するMSBを検出する。
Therefore, D7 bit to D4b shown in FIG.
Since there is a possibility that the MSB is inserted into the “it”, there are four patterns, and the MS starting from D7 bit
D7-MSB detecting section 301 for detecting B, and D6 bit
D6-MSB detector 30 for detecting the MSB starting from
2 and D5- to detect the MSB starting from D5 bit
MSB detector 303 and MSB starting from D4 bit
And a D4-MSB detection unit 304 that detects the MSB starting from each bit.

【0030】D7〜D4−MSB検出部301〜304
は、MSBを検出するbitが異なるのみで同一機能を
有するため、以下、D5bitに挿入されているMSB
をD5−MSB検出部303が検出する例を説明する。
D7 to D4-MSB detectors 301 to 304
Has the same function except that the bit for detecting the MSB is different, so that the MSB inserted in the D5 bit
Is detected by the D5-MSB detection unit 303.

【0031】32KPIAFSフレームの挿入が開始さ
れる以前のデータは不定データであるため、MSBのb
itそのものを特定する条件はない。そのため、PIA
FSデータ通信を開始する場合に使用されるネゴシエー
ションフレーム内のSYNCパターンを、D5bitか
ら開始される同期パターンとする同期確立条件を設定し
ておく。図5に示すようなD5bitから開始される3
2KPIAFSフレームの場合、図6に示すようにSY
NCパターンの最終bitで同期確立が行われる。すな
わち同期確立のタイミングはD6bitで検出条件と一
致し、32KPIAFSフレーム検出部201は、同期
確立のタイミングをD5−MSB検出信号として32K
PIAFSフレーム生成部203に通知する。
Since the data before the insertion of the 32K PIAFS frame is indefinite data, the MSB b
There is no condition to specify the it itself. Therefore, PIA
A synchronization establishment condition is set in which a SYNC pattern in a negotiation frame used when starting FS data communication is a synchronization pattern started from D5 bits. 3 starting from D5 bit as shown in FIG.
In the case of a 2K PIAFS frame, as shown in FIG.
Synchronization is established at the last bit of the NC pattern. That is, the synchronization establishment timing matches the detection condition with D6 bits, and the 32K PIAFS frame detection unit 201 sets the synchronization establishment timing to 32K bytes as the D5-MSB detection signal.
The PIAFS frame generation unit 203 is notified.

【0032】上記からも判るように、32KPIAFS
フレーム検出部201は、32KPIAFSフレームの
MSBが挿入されうるD7bit〜D4bitまでのい
ずれかで同期が確立するよう期待する構成をとることに
より、どのbitのMSBによる同期確立であるかを識
別でき、32KPIAFSフレームの検出を行うことが
できる。
As can be seen from the above, 32KPIAFS
The frame detecting unit 201 can identify which bit of the MSB of the 32KPIAFS frame is used to establish synchronization by expecting that the synchronization is established in any of D7 bits to D4 bits into which the MSB of the 32KPIAFS frame can be inserted. Frame detection can be performed.

【0033】また、論理和回路305により、32Kシ
リアルデータに切り替えるために、D7bit〜D4b
itまでのいずれかでMSB、すなわち32KPIAF
Sフレームの開始を検出したことをデータ切替制御部2
04に通知する。
In order to switch to 32K serial data by the OR circuit 305, D7 bits to D4b
MSB at any time up to it, ie 32KPIAF
The data switching control unit 2 detects that the start of the S frame has been detected.
04 is notified.

【0034】次に、32KPIAFSフレーム生成部2
03による32Kシリアルデータの生成例を説明する。
32KPIAFSフレーム検出部201からのD7〜D
4−フレームMSB検出信号によって、64KPCMシ
リアルデータから32KPIAFSデータの有効bit
を抽出するために、フレームパルス生成部403にてフ
レームパルスを生成する。図6に示すように、64KP
CMシリアルデータの内、通知されたD7〜D4−フレ
ームMSB検出信号から次の32KPIAFSデータの
有効bitであるD7bitまでのタイミング(T_D
5)が判っていることから、同期確立後に該タイミング
を満たすフレームパルスを生成する。
Next, the 32K PIAFS frame generation unit 2
An example of generation of 32K serial data by C.03 will be described.
D7 to D from the 32K PIAFS frame detection unit 201
Valid bit of 32KPIAFS data from 64KPCM serial data by 4-frame MSB detection signal
Is extracted, a frame pulse is generated by the frame pulse generation unit 403. As shown in FIG.
Of the CM serial data, the timing (T_D) from the notified D7 to D4-frame MSB detection signal to D7 bit which is the valid bit of the next 32K PIAFS data
Since 5) is known, a frame pulse satisfying the timing is generated after the synchronization is established.

【0035】また、同期が確立するタイミングでは、M
SBからの32KPIAFSデータが経過してしまって
いるため、32KPIAFSフレームのMSBからモニ
タするために、データ遅延部401により、同期確立以
降に32KPIAFSフレームのMSBが発生するよう
に32KPIAFSデータを遅延させる。
At the timing when the synchronization is established, M
Since 32KPIAFS data from the SB has elapsed, in order to monitor from the MSB of the 32KPIAFS frame, the data delay unit 401 delays the 32KPIAFS data so that the MSB of the 32KPIAFS frame is generated after synchronization is established.

【0036】データ遅延部401による遅延時間T2
は、図7に示す通り、まず32KPIAFSフレームの
MSBからSYNCパターンの最終bitまでの時間を
T0とし、MSBはD5bitから開始しているのでT
0にD7bitとD6bitを加算した時間をT1とす
ると、同期確立後からフレームパルスの生成までの時間
はT_D5であるので、MSBが含まれる有効データの
D7bitからフレームパルスの開始と同期するように
遅延させるには、T1とT_D5を加算した時間とし、
データ遅延部401は、遅延時間T2だけ遅延させた3
2KPIAFSデータをデータ変換部404に送信す
る。また、クロック分周部402は、64K同期クロッ
クを分周して32Kシリアルデータの32K同期クロッ
クを生成して、生成した32K同期クロックをデータ変
換部404に送信する。
Delay time T2 by data delay section 401
As shown in FIG. 7, the time from the MSB of the 32K PIAFS frame to the last bit of the SYNC pattern is set to T0, and the MSB starts from D5 bit.
Assuming that the time obtained by adding D7 bits and D6 bits to 0 is T1, the time from the establishment of the synchronization to the generation of the frame pulse is T_D5, so that the delay from the D7 bit of the valid data including the MSB to the start of the frame pulse is delayed. In order to do this, it is the time obtained by adding T1 and T_D5,
The data delay unit 401 delays the delay 3 by the delay time T2.
The 2KPIAFS data is transmitted to the data conversion unit 404. Further, the clock divider 402 divides the 64K synchronous clock to generate a 32K synchronous clock of 32K serial data, and transmits the generated 32K synchronous clock to the data converter 404.

【0037】データ変換部404では、生成したフレー
ムパルスと、遅延データは同期していることより、図7
に示すように64KPCMシリアルデータから有効4ビ
ットを抽出し、32Kシリアルデータに変換することが
できる。さらに、32KPIAFSフレームのMSBは
D5bit目から開始していることから、図7に示すタ
イミングで32KPIAFSフレームを形成する。
In the data converter 404, the generated frame pulse and the delayed data are synchronized,
As shown in (1), valid 4 bits can be extracted from the 64K PCM serial data and converted to 32K serial data. Further, since the MSB of the 32KPIAFS frame starts from the D5th bit, the 32KPIAFS frame is formed at the timing shown in FIG.

【0038】次に、64KPIAFSフレーム検出部2
02による64KPCMシリアルデータから64KPI
AFSフレームのMSBとSYNCパターンの検出は、
64KPCMシリアルデータから同期パターンを検出す
ることによって行われ、64KPIAFSフレーム検出
部202は、64KPIAFSフレームの検出に際して
64KPIAFS検出信号をデータ切替制御部204に
出力する。
Next, the 64K PIAFS frame detector 2
02 to 64KPI from 64KPCM serial data
Detection of MSB and SYNC pattern of AFS frame
This is performed by detecting a synchronization pattern from the 64KPCM serial data, and the 64KPIAFS frame detection unit 202 outputs a 64KPIAFS detection signal to the data switching control unit 204 when detecting a 64KPIAFS frame.

【0039】上述の動作により、32KPIAFSフレ
ームと64KPIAFSフレームとを検出でき、PIA
FS2.1版で規定される通信速度可変機能にも対応可
能となる。
By the above operation, the 32KPIAFS frame and the 64KPIAFS frame can be detected, and the PIA
It is also possible to cope with the variable communication speed function defined in the FS2.1 version.

【0040】データ切替制御部204では、PIAFS
フレームのSYNCパターンは、ネゴシエーションフレ
ームと同期フレームとに定義されており、データフレー
ムの状態へ遷移すると同期パターンが発生しなくなる。
そのため、一方の速度のPIAFSフレームを検出した
場合、該検出信号を保持し、出力するデータを継続す
る。また他方の速度のフレーム検出を契機に、出力する
データを切り替え、通信状態に応じて出力データを継続
して行い、それを繰り返す。
In the data switching control unit 204, the PIAFS
The SYNC pattern of the frame is defined as a negotiation frame and a synchronization frame. When the state transits to the data frame state, the synchronization pattern does not occur.
Therefore, when a PIAFS frame of one speed is detected, the detection signal is held and the output data is continued. Further, when the frame of the other speed is detected, the output data is switched, the output data is continuously performed according to the communication state, and the process is repeated.

【0041】プロトコルアナライザ109では、双方向
のPIAFSフレームシリアルデータと同期クロックに
より、PIAFSで規定されているネゴシエーションフ
レームまたは同期フレームのSYNCパターンの検出を
契機に、64KPIAFSデータと32KPIAFSデ
ータとの蓄積を開始する。また、必要に応じて双方向の
PIAFSフレームのモニタデータを画面に表示する。
The protocol analyzer 109 starts to accumulate 64KPIAFS data and 32KPIAFS data by detecting the negotiation pattern or the SYNC pattern of the synchronous frame specified by the PIAFS using the bidirectional PIAFS frame serial data and the synchronous clock. I do. The monitor data of the bidirectional PIAFS frame is displayed on the screen as needed.

【0042】以上説明したように、本実施の形態によれ
ば、PIAFSプロトコル処理を内蔵する交換機の場合
にも、フレームパルスを使用することなく、PIAFS
データ通信を行うPCMデータと同期クロックとだけで
PIAFSフレームを抽出することができ、交換機内部
で多重PCMデータからなるPIAFS通信データのP
IAFSプロトコルをモニタすることができ、PIAF
S2.1版までのPIAFS通信データをモニタする環
境を提供できるという効果を奏する。
As described above, according to this embodiment, even in the case of an exchange having a built-in PIAFS protocol processing, the PIAFS can be performed without using a frame pulse.
The PIAFS frame can be extracted only by the PCM data used for data communication and the synchronous clock, and the PIAFS communication data composed of multiplexed PCM data can be extracted inside the exchange.
IAFS protocol can be monitored and PIAF
There is an effect that an environment for monitoring PIAFS communication data up to S2.1 version can be provided.

【0043】さらに、本実施の形態によれば、交換機内
でのPIAFS通信データから抽出されたPCMデータ
を単なるシリアルデータとして扱う事が出来るため、I
SDN回線のような電気的、論理的通信規格を有するこ
とがなく、さらにPTEやTAPを接続するためのIS
DN回線や、通信線路など、設備環境が不要となるとい
う効果を奏する。
Further, according to the present embodiment, the PCM data extracted from the PIAFS communication data in the exchange can be handled as simple serial data.
It has no electrical or logical communication standard such as SDN line, and has an IS for connecting PTE and TAP.
This has the effect of eliminating the need for a facility environment such as a DN line and a communication line.

【0044】なお、本発明が上記各実施形態に限定され
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。また、上記構成
部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。なお、各図において、同一構成要素に
は同一符号を付している。
It is to be noted that the present invention is not limited to the above embodiments, and that the embodiments can be appropriately modified within the scope of the technical idea of the present invention. Further, the number, position, shape, and the like of the constituent members are not limited to the above-described embodiment, but can be set to numbers, positions, shapes, and the like suitable for carrying out the present invention. In the drawings, the same components are denoted by the same reference numerals.

【0045】[0045]

【発明の効果】本発明のPIAFSプロトコルモニタ装
置およびPIAFSプロトコルモニタ方法は、PIAF
Sプロトコル処理を内蔵する交換機の場合にも、フレー
ムパルスを使用することなく、PIAFSデータ通信を
行うPCMデータと同期クロックとだけでPIAFSフ
レームを抽出することができ、交換機内部で多重PCM
データからなるPIAFS通信データのPIAFSプロ
トコルをモニタすることができ、PIAFS2.1版ま
でのPIAFS通信データをモニタする環境を提供でき
るという効果を奏する。
The PIAFS protocol monitoring device and the PIAFS protocol monitoring method according to the present invention provide
Even in the case of an exchange having a built-in S protocol process, a PIAFS frame can be extracted only with PCM data for performing PIAFS data communication and a synchronous clock without using a frame pulse.
It is possible to monitor the PIAFS protocol of the PIAFS communication data composed of data, thereby providing an effect of providing an environment for monitoring the PIAFS communication data up to the PIAFS 2.1 version.

【0046】さらに、本発明のPIAFSプロトコルモ
ニタ装置およびPIAFSプロトコルモニタ方法は、交
換機内でのPIAFS通信データから抽出されたPCM
データを単なるシリアルデータとして扱う事が出来るた
め、ISDN回線のような電気的、論理的通信規格を有
することがなく、さらにPTEやTAPを接続するため
のISDN回線や、通信線路など、設備環境が不要とな
るという効果を奏する。
Further, the PIAFS protocol monitoring device and the PIAFS protocol monitoring method of the present invention provide a PCM extracted from PIAFS communication data in an exchange.
Since data can be treated as simple serial data, there is no electrical or logical communication standard such as ISDN line, and the equipment environment such as ISDN line for connecting PTE or TAP, communication line, etc. This has the effect of becoming unnecessary.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るPIAFSプロトコルモニタ装置
の実施の形態の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of an embodiment of a PIAFS protocol monitor device according to the present invention.

【図2】図1に示すPIAFSフレーム抽出部の構成を
示すブロック図である。
FIG. 2 is a block diagram illustrating a configuration of a PIAFS frame extraction unit illustrated in FIG. 1;

【図3】図2に示す32KPIAFSフレーム検出部の
構成を示すブロック図である。
FIG. 3 is a block diagram illustrating a configuration of a 32K PIAFS frame detection unit illustrated in FIG. 2;

【図4】図2に示す32KPIAFSフレーム生成部の
構成を示すブロック図である。
FIG. 4 is a block diagram illustrating a configuration of a 32K PIAFS frame generation unit illustrated in FIG. 2;

【図5】図1に示すPIAFSフレーム抽出部に入力さ
れる64KPCMシリアルデータのデータ構成図であ
る。
FIG. 5 is a data configuration diagram of 64KPCM serial data input to a PIAFS frame extraction unit shown in FIG. 1;

【図6】図2に示す32KPIAFSフレーム検出部の
動作を説明するためのタイミングチャートである。
FIG. 6 is a timing chart for explaining an operation of the 32K PIAFS frame detection unit shown in FIG. 2;

【図7】図2に示す32KPIAFSフレーム生成部の
動作を説明するためのタイミングチャートである。
FIG. 7 is a timing chart for explaining an operation of the 32K PIAFS frame generation unit shown in FIG. 2;

【符号の説明】[Explanation of symbols]

101 PC端末 102 PHS 103〜104 基地局 105 スイッチ部 106 PIAFSプロトコル処理部 107 チャネル選択部 108 PIAFSフレーム抽出部 109 プロトコルアナライザ 110 交換機 201 32KPIAFSフレーム検出部 202 64KPIAFSフレーム検出部 203 32KPIAFSフレーム生成部 204 データ切替制御部 301 D7−MSB検出部 302 D6−MSB検出部 303 D5−MSB検出部 304 D4−MSB検出部 305 論理和回路 401 データ遅延部 402 クロック分周部 403 フレームパルス生成部 404 データ変換部 101 PC terminal 102 PHS 103 to 104 Base station 105 Switch unit 106 PIAFS protocol processing unit 107 Channel selection unit 108 PIAFS frame extraction unit 109 Protocol analyzer 110 Switch 201 32KPIAFS frame detection unit 202 64KPIAFS frame detection unit 203 32KPIAFS frame generation unit 204 Data switching Control unit 301 D7-MSB detection unit 302 D6-MSB detection unit 303 D5-MSB detection unit 304 D4-MSB detection unit 305 OR circuit 401 Data delay unit 402 Clock division unit 403 Frame pulse generation unit 404 Data conversion unit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳澤 修一郎 東京都港区三田1丁目4番28号 日本電気 通信システム株式会社内 Fターム(参考) 5K019 AC09 BA45 BB41 CC09 5K035 DD01 EE01 GG13 5K042 AA06 EA15 FA01 JA01 5K067 AA42 BB04 DD25 EE02 EE10 EE16 EE24 EE71 LL08  ────────────────────────────────────────────────── ─── Continuing from the front page (72) Inventor Shuichiro Yanagisawa F-term (reference) 5K019 AC09 BA45 BB41 CC09 5K035 DD01 EE01 GG13 5K042 AA06 EA15 FA01, 1-44-2, Mita, Minato-ku, Tokyo JA01 5K067 AA42 BB04 DD25 EE02 EE10 EE16 EE24 EE71 LL08

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 複数の通信速度を有するPIAFS通信
データのPIAFSプロトコルのモニタを行うPIAF
Sプロトコルモニタ装置であって、 前記PIAFS通信データから前記通信速度毎のPIA
FSフレームを抽出するPIAFSフレーム抽出手段
と、 該PIAFSフレーム抽出手段により抽出された前記通
信速度毎の前記PIAFSフレームに基づいて前記PI
AFSプロトコルのモニタを行うプロトコル分析手段と
を具備することを特徴とするPIAFSプロトコルモニ
タ装置。
1. A PIAF for monitoring a PIAFS protocol of PIAFS communication data having a plurality of communication speeds.
An S protocol monitor device, comprising: a PIA for each communication speed from the PIAFS communication data
PIAFS frame extraction means for extracting an FS frame; and the PIA based on the PIAFS frame for each communication speed extracted by the PIAFS frame extraction means.
A PIAFS protocol monitor device comprising: a protocol analysis unit that monitors an AFS protocol.
【請求項2】 前記PIAFSフレーム抽出手段は、P
CMデータである前記PIAFS通信データと同期クロ
ックとから前記通信速度毎の前記PIAFSフレームを
抽出させることを特徴とする請求項1記載のPIAFS
プロトコルモニタ装置。
2. The PIAFS frame extraction means, wherein:
2. The PIAFS according to claim 1, wherein the PIAFS frame for each communication speed is extracted from the PIAFS communication data, which is CM data, and a synchronization clock.
Protocol monitor device.
【請求項3】 前記PIAFS通信データ前記通信速度
が64Kbpsのシリアルデータである64KPCMシ
リアルデータに変換する64Kシリアルデータ変換手段
を具備し、 前記PIAFSフレーム抽出手段は、前記64Kシリア
ルデータ変換手段により変換された前記64KPCMシ
リアルデータから前記通信速度毎の前記PIAFSフレ
ームを抽出させることを特徴とする請求項1又は2記載
のPIAFSプロトコルモニタ装置。
3. The PIAFS communication data comprises 64K serial data conversion means for converting the communication speed to 64K PCM serial data which is serial data of 64 Kbps, and the PIAFS frame extraction means is converted by the 64K serial data conversion means. 3. The PIAFS protocol monitor device according to claim 1, wherein the PIAFS frame for each communication speed is extracted from the 64K PCM serial data.
【請求項4】 前記PIAFS通信データの前記通信速
度は、32Kbpsと64Kbpsとからなり、 前記PIAFSフレーム抽出手段は、32Kbpsの前
記PIAFSフレームを32KPIAFSフレームとし
て抽出する32KPIAFSフレーム抽出手段と、 64Kbpsの前記PIAFSフレームを64KPIA
FSフレームとして抽出する64KPIAFSフレーム
抽出手段とを具備することを特徴とする請求項1乃至3
のいずれかに記載のPIAFSプロトコルモニタ装置。
4. The communication speed of the PIAFS communication data is comprised of 32 Kbps and 64 Kbps, wherein the PIAFS frame extraction means extracts the 32 Kbps PIAFS frame as a 32 KPIAFS frame, and the 64 Kbps PIAFS. 64KPIA frame
4. A 64K PIAFS frame extracting means for extracting a frame as an FS frame.
The PIAFS protocol monitor device according to any one of the above.
【請求項5】 前記32KPIAFSフレーム抽出手段
は、前記32KPIAFSフレームの開始を示す32K
PIAFSフレームMSBを検出する32KPIAFS
フレームMSB検出手段を具備し、 前記32KPIAFSフレーム抽出手段は、前記32K
PIAFSフレームMSB検出手段による前記32KP
IAFSフレームMSBの検出に基づいて、前記32K
PIAFSフレームを抽出させることを特徴とする請求
項1乃至4のいずれかに記載のPIAFSプロトコルモ
ニタ装置。
5. The 32K PIAFS frame extraction means, wherein the 32K PIAFS frame extraction means indicates a start of the 32K PIAFS frame.
32K PIAFS for detecting PIAFS frame MSB
A frame MSB detection unit; and the 32K PIAFS frame extraction unit includes the 32K PIAFS frame extraction unit.
The 32KP by the PIAFS frame MSB detecting means
Based on the detection of the IAFS frame MSB, the 32K
5. The PIAFS protocol monitor device according to claim 1, wherein a PIAFS frame is extracted.
【請求項6】 前記32KPIAFSフレームMSB検
出手段による前記32KPIAFSフレームMSBの検
出に基づいて、前記32KPIAFSフレームに同期す
るフレームパルスを生成するフレームパルス生成手段を
具備し、 前記32KPIAFSフレーム抽出手段は、前記フレー
ムパルス生成手段により生成された前記フレームパルス
に基づいて、前記32KPIAFSフレームを抽出させ
ることを特徴とする請求項1乃至5記載のPIAFSプ
ロトコルモニタ装置。
6. A frame pulse generator for generating a frame pulse synchronized with the 32K PIAFS frame based on the detection of the 32K PIAFS frame MSB by the 32K PIAFS frame MSB detector. 6. The PIAFS protocol monitor device according to claim 1, wherein the 32K PIAFS frame is extracted based on the frame pulse generated by a pulse generation unit.
【請求項7】 前記32KPIAFSフレーム抽出手段
により前記64KPCMシリアルデータから抽出された
前記32KPIAFSフレームを前記通信速度が32K
bpsの前記シリアルデータである32Kシリアルデー
タに変換する32Kシリアルデータ変換手段を具備する
ことを特徴とする請求項1乃至6のいずれかに記載のP
IAFSプロトコルモニタ装置。
7. The 32KPIAFS frame extracted from the 64KPCM serial data by the 32KPIAFS frame extracting means, and the communication speed of the 32KPIAFS frame is 32K.
7. The P according to claim 1, further comprising 32K serial data conversion means for converting the serial data into 32K serial data which is the serial data of bps.
IAFS protocol monitor.
【請求項8】 前記PIAFSフレーム抽出手段は、前
記通信速度が64Kbpsの前記64KPIAFSフレ
ームと前記通信速度が32Kbpsの前記32KPIA
FSフレームとを選択的に前記プロトコル分析手段へ出
力させることを特徴とする請求項1乃至7のいずれかに
記載のPIAFSプロトコルモニタ装置。
8. The PIAFS frame extracting means includes: the 64K PIAFS frame having a communication speed of 64 Kbps and the 32 KPIA frame having a communication speed of 32 Kbps.
8. The PIAFS protocol monitor device according to claim 1, wherein an FS frame is selectively output to the protocol analysis unit.
【請求項9】 複数の通信速度を有するPIAFS通信
データのPIAFSプロトコルのモニタを行うPIAF
Sプロトコルモニタ方法であって、 前記PIAFS通信データから前記通信速度毎のPIA
FSフレームを抽出し、 該抽出した前記通信速度毎の前記PIAFSフレームに
基づいて前記PIAFSプロトコルのモニタを行うこと
を特徴とするPIAFSプロトコルモニタ方法。
9. A PIAF for monitoring a PIAFS protocol of PIAFS communication data having a plurality of communication speeds.
An S protocol monitoring method, comprising: a PIA for each communication speed from the PIAFS communication data
A PIAFS protocol monitoring method, comprising: extracting an FS frame; and monitoring the PIAFS protocol based on the extracted PIAFS frame for each of the communication speeds.
【請求項10】 PCMデータである前記PIAFS通
信データと同期クロックとから前記通信速度毎の前記P
IAFSフレームを抽出することを特徴とする請求項9
記載のPIAFSプロトコルモニタ方法。
10. The PMI for each communication speed from the PIAFS communication data, which is PCM data, and a synchronization clock.
10. An IAFS frame is extracted.
The described PIAFS protocol monitoring method.
【請求項11】 前記PIAFS通信データを前記通信
速度が64Kbpsのシリアルデータである64KPC
Mシリアルデータに変換し、 該変換した前記64KPCMシリアルデータから前記通
信速度毎の前記PIAFSフレームを抽出することを特
徴とする請求項9又は10記載のPIAFSプロトコル
モニタ方法。
11. The PIAFS communication data is transferred to a 64KPC serial data having a communication speed of 64 Kbps.
The PIAFS protocol monitoring method according to claim 9, wherein the PIAFS protocol monitor method converts the PIAFS frame for each communication speed from the converted 64KPCM serial data.
【請求項12】 前記PIAFS通信データの前記通信
速度は、32Kbpsと64Kbpsとからなり、 32Kbpsの前記PIAFSフレームを32KPIA
FSフレームとして抽出し、 64Kbpsの前記PIAFSフレームを64KPIA
FSフレームとして抽出することを特徴とする請求項9
乃至11のいずれかに記載のPIAFSプロトコルモニ
タ方法。
12. The communication speed of the PIAFS communication data includes 32 Kbps and 64 Kbps, and the PIAFS frame of 32 Kbps is transmitted at 32 KPIA.
Extracting the PIAFS frame of 64 Kbps as 64 KPIA
10. The method according to claim 9, wherein the FS frame is extracted.
12. The PIAFS protocol monitoring method according to any one of claims 1 to 11.
【請求項13】 前記32KPIAFSフレームの開始
を示す32KPIAFSフレームMSBを検出し、 該32KPIAFSフレームMSBの検出に基づいて、
前記32KPIAFSフレームを抽出することを特徴と
する請求項9乃至12のいずれかに記載のPIAFSプ
ロトコルモニタ方法。
13. A 32KPIAFS frame MSB indicating the start of the 32KPIAFS frame is detected, and based on the detection of the 32KPIAFS frame MSB,
13. The PIAFS protocol monitoring method according to claim 9, wherein the 32K PIAFS frame is extracted.
【請求項14】 前記32KPIAFSフレームMSB
の検出に基づいて、前記32KPIAFSフレームに同
期するフレームパルスを生成し、 該生成した前記フレームパルスに基づいて、前記32K
PIAFSフレームを抽出することを特徴とする請求項
9乃至13のいずれかに記載のPIAFSプロトコルモ
ニタ方法。
14. The MSB of the 32K PIAFS frame
Generating a frame pulse synchronized with the 32K PIAFS frame, based on the detection of
14. The PIAFS protocol monitoring method according to claim 9, wherein a PIAFS frame is extracted.
【請求項15】 前記抽出した前記32KPIAFSフ
レームを前記通信速度が32Kbpsの32Kシリアル
データに変換することを特徴とする請求項9乃至14の
いずれかに記載のPIAFSプロトコルモニタ方法。
15. The PIAFS protocol monitoring method according to claim 9, wherein the extracted 32K PIAFS frame is converted into 32K serial data having a communication speed of 32 Kbps.
【請求項16】 前記通信速度が64Kbpsの前記6
4KPIAFSフレームと前記通信速度が32Kbps
の前記32KPIAFSフレームとに基づいて前記PI
AFSプロトコルのモニタを行うことを特徴とする請求
項9乃至15のいずれかに記載のPIAFSプロトコル
モニタ方法。
16. The communication method according to claim 6, wherein the communication speed is 64 Kbps.
4KPIAFS frame and the communication speed is 32Kbps
The PI based on the 32KPIAFS frame of
16. The PIAFS protocol monitoring method according to claim 9, wherein an AFS protocol is monitored.
【請求項17】 請求項9乃至16のいずれかに記載の
PIAFSプロトコルモニタ方法を実行可能なプログラ
ムが記憶されている記憶媒体。
17. A storage medium storing a program capable of executing the PIAFS protocol monitoring method according to claim 9. Description:
JP2000151890A 2000-05-23 2000-05-23 PIAFS protocol monitoring device and PIAFS protocol monitoring method Expired - Fee Related JP3533146B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000151890A JP3533146B2 (en) 2000-05-23 2000-05-23 PIAFS protocol monitoring device and PIAFS protocol monitoring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000151890A JP3533146B2 (en) 2000-05-23 2000-05-23 PIAFS protocol monitoring device and PIAFS protocol monitoring method

Publications (2)

Publication Number Publication Date
JP2001333139A true JP2001333139A (en) 2001-11-30
JP3533146B2 JP3533146B2 (en) 2004-05-31

Family

ID=18657379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000151890A Expired - Fee Related JP3533146B2 (en) 2000-05-23 2000-05-23 PIAFS protocol monitoring device and PIAFS protocol monitoring method

Country Status (1)

Country Link
JP (1) JP3533146B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006025433A (en) * 2004-07-09 2006-01-26 Agilent Technol Inc Method and system for testing mobile device
WO2020003393A1 (en) * 2018-06-27 2020-01-02 株式会社Fuji Logic analyzer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006025433A (en) * 2004-07-09 2006-01-26 Agilent Technol Inc Method and system for testing mobile device
WO2020003393A1 (en) * 2018-06-27 2020-01-02 株式会社Fuji Logic analyzer
JPWO2020003393A1 (en) * 2018-06-27 2021-02-25 株式会社Fuji Logic analyzer
JP7082197B2 (en) 2018-06-27 2022-06-07 株式会社Fuji Logic analyzer

Also Published As

Publication number Publication date
JP3533146B2 (en) 2004-05-31

Similar Documents

Publication Publication Date Title
JP2001333139A (en) Piafs protocol monitor unit and piafs protocol monitor method
JPH07297803A (en) Data speed converter
JP3078183B2 (en) Data receiving device
JP3193395B2 (en) Communication speed converter for ISDN
JP3330675B2 (en) Communication device and audio / video communication device
JPH11103289A (en) Intra-device self-monitoring system
JP2790175B2 (en) Speed matching method
JP2921477B2 (en) Video and audio multiplexing equipment
JP2839832B2 (en) Digital data communication system
KR0157149B1 (en) Non-tu frame monitor/control apparatus
JP2965321B2 (en) SOH termination circuit for SDH
JP2001345788A (en) Monitoring device for communication channel
JPS6360636A (en) Synchronizing multiplex system
JPH10327119A (en) Modem
JP2001007804A (en) Communication terminal and communication method between communication terminals
JPH0530066A (en) Channel detector
JPH0646050A (en) Demultiplexer
JPH0530067A (en) Channel detector
JPH01286537A (en) Transmission channel selection control circuit
JPH02218246A (en) Variable speed terminal interface circuit
JP2001197050A (en) Receiving circuit and line terminating device for receiving circuit
JPH0479435A (en) Frame pattern inserting system
JP2003060731A (en) Device for discriminating data transmission rate, data receiver and multirate transmission system
JPH0235834A (en) Communication equipment
JPH05167552A (en) Synchronization detecting device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040305

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080312

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees