JP2001345788A - Monitoring device for communication channel - Google Patents

Monitoring device for communication channel

Info

Publication number
JP2001345788A
JP2001345788A JP2000168628A JP2000168628A JP2001345788A JP 2001345788 A JP2001345788 A JP 2001345788A JP 2000168628 A JP2000168628 A JP 2000168628A JP 2000168628 A JP2000168628 A JP 2000168628A JP 2001345788 A JP2001345788 A JP 2001345788A
Authority
JP
Japan
Prior art keywords
frame
circuit
synchronization
communication line
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000168628A
Other languages
Japanese (ja)
Inventor
Kazutoshi Komatsu
一俊 小松
Takaharu Kuno
隆治 久野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000168628A priority Critical patent/JP2001345788A/en
Publication of JP2001345788A publication Critical patent/JP2001345788A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Bidirectional Digital Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a monitoring device capable of connecting in a type for branching to a TCM type communication line. SOLUTION: Frame synchronizing circuit 205 detects a synchronization of a down frame S21 input from a reception equalizer 203. An up/down phase decision circuit 214 decides timing of switching a transmission of the down frame and the up frame by using a detection result of the circuit 205, and switches a switch 202 based on the decision result. The monitoring device 130 is not connected in series with a communication line 140 by switching the up frame/down frame but can be connected in a branching type. Accordingly, the device 130 can prevent a change of conditions of the line 140 or a magnitude of a jitter.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、通信回線内を伝
送されるフレームをモニタするための、通信回線用モニ
タ装置に関する。この発明は、例えばTCM(Time Comp
ression Multiplex)方式を採用した通信回線のモニタリ
ングに適用される。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication line monitoring device for monitoring a frame transmitted in a communication line. The present invention relates to, for example, TCM (Time Comp
It is applied to the monitoring of communication lines that employ the "ression Multiplex" method.

【0002】[0002]

【従来の技術】従来より、通信方式として、TCM方式
が知られている。TCM方式とは、1本の通信路を時分
割して上り方向のフレームと下り方向のフレームとを両
方送信する通信方式であり、ピンポン伝送方式とも呼ば
れる。
2. Description of the Related Art Conventionally, a TCM system has been known as a communication system. The TCM system is a communication system in which one communication path is time-divided to transmit both an upstream frame and a downstream frame, and is also called a ping-pong transmission system.

【0003】また、従来、通信ネットワークにおいて、
通信回線の状態を監視するために、モニタ装置を使用す
る場合がある。
[0003] Conventionally, in a communication network,
A monitoring device may be used to monitor the state of a communication line.

【0004】図5は、TCM方式の通信ネットワークに
従来のモニタ装置の接続した例を概念的に示すブロック
図である。図5において、網終端装置410は、図示し
ない加入者端末等に接続され、伝送路終端装置420
は、図示しない交換機等に接続される。また、モニタ装
置430は、網終端装置410と伝送路終端装置420
との間に直列に接続され、網終端装置410から伝送路
終端装置420に送られるフレーム(以下「上りフレー
ム」と記す)および伝送路終端装置420から網終端装
置410に送られるフレーム(以下「下りフレーム」と
記す)を監視する。
FIG. 5 is a block diagram conceptually showing an example in which a conventional monitor device is connected to a TCM communication network. In FIG. 5, a network termination device 410 is connected to a subscriber terminal or the like (not shown),
Are connected to an exchange not shown. The monitor device 430 includes a network termination device 410 and a transmission line termination device 420.
And a frame sent from the network terminating device 410 to the transmission line terminating device 420 (hereinafter, referred to as an “up frame”) and a frame sent from the transmission line terminating device 420 to the network terminating device 410 (hereinafter, referred to as “frame”). Downstream frames).

【0005】図6は、モニタ装置430の内部構成例を
示すブロック図である。
FIG. 6 is a block diagram showing an example of the internal configuration of the monitor device 430.

【0006】図6において、伝送路終端装置420が送
信した下りフレームは、終端部501で受信され、受信
等化回路502で波形整形されて、受信フレームS51
再生される。PLL(Phase Locked Loop) 回路503
は、再生された受信フレームS 51を構成するビットデー
タからタイミングを抽出し、タイミング信号S52を出力
する。フレーム同期回路504は、タイミング信号S52
を用いて受信フレームS 51の同期検出を行い、受信フレ
ームS51から制御ビットS53を検出する。送信回路50
5は、受信フレームS51を入力し、タイミング信号S52
のタイミングに合わせて、フレームS54として終端部5
06に送る。終端部506は、このフレームS54を、網
終端装置410に送信する。
In FIG. 6, a transmission line termination device 420
The received downstream frame is received by the termination unit 501 and
The waveform of the received frame S51But
Will be played. PLL (Phase Locked Loop) circuit 503
Is the reproduced received frame S 51The bit data that make up
The timing is extracted from the52Output
I do. The frame synchronization circuit 504 receives the timing signal S52
Using the received frame S 51Of the received frame.
Room S51To control bit S53Is detected. Transmission circuit 50
5 is the received frame S51And the timing signal S52
Frame S54As the end part 5
Send to 06. The terminating unit 506 is provided in the frame S54The net
It transmits to the termination device 410.

【0007】一方、網終端装置410が送信した上りフ
レームは、終端部506で受信され、受信等化回路50
7で受信フレームS55が再生される。PLL回路508
は、受信フレームS55を構成するビットデータからタイ
ミングを抽出し、タイミング信号S56を出力する。フレ
ーム同期回路509は、タイミング信号S56を用いて受
信フレームS55の同期検出を行い、受信フレームS55
ら監視ビットS57を検出する。速度変換回路510は、
受信フレームS55の送信タイミングを、タイミング信号
56のタイミングからタイミング信号S52のタイミング
に変換する。送信回路511は、受信フレームS55を入
力し、タイミング信号S52のタイミングに合わせて、フ
レームS58として終端部501に送る。終端部501
は、このフレームS58を、網終端装置410に送信す
る。
On the other hand, the upstream frame transmitted by the network terminating device 410 is received by the terminating unit 506, and is received by the reception equalizing circuit 50.
At 7, the received frame S55 is reproduced. PLL circuit 508
Extracts the timing from the bit data constituting the received frame S 55, and outputs a timing signal S 56. Frame synchronization circuit 509 performs synchronization detection of a received frame S 55 by using a timing signal S 56, to detect the monitoring bits S 57 from the reception frame S 55. The speed conversion circuit 510
The transmission timing of the received frame S 55, converts the timing of the timing signal S 56 to the timing of the timing signal S 52. Transmission circuit 511 inputs the received frame S 55, in accordance with the timing of the timing signal S 52, and sends the terminal unit 501 as a frame S 58. Terminal part 501
Transmits the frame S58 to the network terminating device 410.

【0008】制御/監視ビット制御回路512は、フレ
ーム同期回路504から制御ビットS53を入力するとと
もに、フレーム同期回路509から監視ビットS57を入
力して、図示しないモニタ装置に表示させる。
[0008] Control / monitoring bit control circuit 512 inputs the control bits S 53 from the frame synchronization circuit 504 inputs the monitored bits S 57 from the frame synchronization circuit 509, to be displayed on a monitor device (not shown).

【0009】[0009]

【発明が解決しようとする課題】上述したように、従来
のモニタ装置430は、網終端装置410と伝送路終端
装置420との回線を一旦切断して、これらの終端装置
410,420の間に接続する必要があった。このた
め、網終端装置410と伝送路終端装置420とを直接
接続した場合と全く同じ条件で通信回線の状態を監視す
ることは、できなかった。
As described above, the conventional monitoring device 430 disconnects the line between the network terminating device 410 and the transmission line terminating device 420 once, and places the line between the terminating devices 410 and 420. Had to connect. For this reason, it was not possible to monitor the state of the communication line under exactly the same conditions as when the network terminating device 410 and the transmission line terminating device 420 were directly connected.

【0010】また、終端装置410,420の間にモニ
タ装置430を設ける構成とした場合、伝送路終端装置
420から網終端装置410に送信する送信クロックの
ジッタが、装置内で発生するジッタの分だけ大きくな
る。このため、モニタ装置430を設けることによっ
て、フレームの到達距離が短くなってしまうという欠点
もあった。
When a monitor device 430 is provided between the terminating devices 410 and 420, the jitter of the transmission clock transmitted from the transmission line terminating device 420 to the network terminating device 410 is equivalent to the jitter generated in the device. Just get bigger. For this reason, the provision of the monitor device 430 also has a disadvantage that the reach of the frame is reduced.

【0011】加えて、終端装置410、420の間にモ
ニタ装置430を設けるため、モニタ装置430が中継
器の役割をしてしまうことが考えられ、実際には通信不
可の場合に通信が可能であるとされてしまう可能性があ
った。
In addition, since the monitor device 430 is provided between the terminating devices 410 and 420, the monitor device 430 may function as a repeater, and communication is possible when communication is actually impossible. There was a possibility that it would be.

【0012】このような理由から、通信回線の条件やジ
ッタの大きさを変化させることがないモニタ装置が嘱望
されていた。
For these reasons, there has been a demand for a monitor device which does not change the condition of the communication line or the magnitude of the jitter.

【0013】[0013]

【課題を解決するための手段】この発明に係る通信回線
用モニタ装置は、上りフレームを受信する第1の受信手
段と、この第1の受信手段が受信した上りフレームの同
期を検出するとともに、これらの上りフレームから所定
のデータを抽出する第1のフレーム同期手段と、下りフ
レームを受信する第2の受信手段と、この第2の受信手
段が受信した下りフレームの同期を検出するとともに、
これらの下りフレームから所定のデータを抽出する第2
のフレーム同期手段と、通信回線中を伝送される上りフ
レーム或いは下りフレームを第1の受信手段または第2
の受信手段の一方に供給するためのスイッチと、第1の
フレーム同期手段または第2のフレーム同期手段の少な
くとも一方が検出した入力した同期タイミングに基づい
て、スイッチを切り換える上り/下り位相判定手段と、
第1のフレーム同期手段および第2のフレーム同期手段
が抽出したデータを表示する表示手段とを備える。
A communication line monitoring apparatus according to the present invention detects first synchronization means for receiving an upstream frame and synchronization of the upstream frame received by the first reception means. A first frame synchronization unit for extracting predetermined data from these upstream frames, a second reception unit for receiving the downstream frame, and detecting synchronization of the downstream frame received by the second reception unit,
A second method for extracting predetermined data from these downstream frames
Frame synchronizing means, and an upstream frame or a downstream frame transmitted through a communication line are transmitted to a first receiving means or a second
A switch for supplying the signal to one of the receiving means, and an up / down phase determining means for switching the switch based on the input synchronization timing detected by at least one of the first frame synchronizing means and the second frame synchronizing means. ,
Display means for displaying data extracted by the first frame synchronization means and the second frame synchronization means.

【0014】この発明に係る通信回線用モニタ装置は、
スイッチ手段と上り/下り位相判定手段とを設けたの
で、上りフレームは第1の受信手段に受信させ且つ下り
フレームは第2の受信手段に受信させることができる。
これにより、この発明の通信回線用モニタ装置は、通信
回線から分岐させる形で、かかる通信回線に接続するこ
とができる。このため、この通信回線用モニタ装置は、
通信回線の条件やジッタの大きさを変化させることがな
い。
A communication line monitoring device according to the present invention comprises:
Since the switch means and the up / down phase determination means are provided, the up frame can be received by the first receiving means and the down frame can be received by the second receiving means.
Thus, the communication line monitoring device of the present invention can be connected to such a communication line in a form that branches off from the communication line. For this reason, this communication line monitoring device
The condition of the communication line and the magnitude of the jitter are not changed.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。なお、図中、各構成成分の
大きさ、形状および配置関係は、本発明が理解できる程
度に概略的に示してあるにすぎず、また、以下に説明す
る数値的条件は単なる例示にすぎない。
Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the size, shape and arrangement relationship of each component are only schematically shown to the extent that the present invention can be understood, and the numerical conditions described below are merely examples. .

【0016】図1は、この実施の形態に係るモニタ装置
を、TCM方式の通信ネットワークに接続した例を概念
的に示すブロック図である。図1において、網終端装置
110は、図示しない加入者端末等に接続され、伝送路
終端装置120は、図示しない交換機等に接続される。
また、モニタ装置130は、網終端装置110と伝送路
終端装置120とを接続する通信回線140から分岐さ
せる形で接続され、網終端装置110から伝送路終端装
置120に送られるフレーム(上りフレーム)および伝
送路終端装置120から網終端装置110に送られるフ
レーム(下りフレーム)を監視する。
FIG. 1 is a block diagram conceptually showing an example in which the monitor device according to this embodiment is connected to a TCM communication network. In FIG. 1, a network terminating device 110 is connected to a subscriber terminal or the like (not shown), and a transmission line terminating device 120 is connected to an exchange or the like (not shown).
Further, the monitor device 130 is connected in a form of branching from a communication line 140 connecting the network terminating device 110 and the transmission line terminating device 120, and a frame (up frame) sent from the network terminating device 110 to the transmission line terminating device 120 Also, a frame (downstream frame) sent from the transmission line terminating device 120 to the network terminating device 110 is monitored.

【0017】図2は、モニタ装置130の内部構成を示
すブロック図である。
FIG. 2 is a block diagram showing the internal configuration of the monitor device 130.

【0018】図2に示したように、モニタ装置130
は、終端部201、スイッチ202、受信等化回路20
3、PLL回路204、フレーム同期回路205、速度
変換回路206、送信回路207、受信等化回路20
8、PLL回路209、フレーム同期回路210、速度
変換回路211、送信回路212、制御/監視ビット表
示回路213および上り/下り位相判定回路214を備
えている。
As shown in FIG.
Is a termination unit 201, a switch 202, a reception equalization circuit 20
3. PLL circuit 204, frame synchronization circuit 205, speed conversion circuit 206, transmission circuit 207, reception equalization circuit 20
8, a PLL circuit 209, a frame synchronization circuit 210, a speed conversion circuit 211, a transmission circuit 212, a control / monitoring bit display circuit 213, and an up / down phase determination circuit 214.

【0019】終端部201は、通信回線140から上り
フレームおよび下りフレームを受信して、スイッチ20
2に送る。
The termination unit 201 receives an upstream frame and a downstream frame from the communication line 140 and
Send to 2.

【0020】スイッチ202は、下りフレームを受信等
化回路203に入力させ、上りフレームを受信等化回路
208入力させるための、回路の切り換えを行う。
The switch 202 switches circuits for inputting a downstream frame to the reception equalization circuit 203 and inputting an upstream frame to the reception equalization circuit 208.

【0021】受信等化回路203は、終端部201から
下りフレームを入力し、通信回線140の伝搬中に歪ん
だ波形を再生して、デジタル信号を生成する。再生され
たデジタル信号は、受信フレームS21として、受信等化
回路203から出力される。
The reception equalization circuit 203 receives a downstream frame from the termination unit 201, reproduces a waveform distorted during propagation on the communication line 140, and generates a digital signal. Reproduced digital signal, as a received frame S 21, output from the reception equalizer circuit 203.

【0022】PLL回路204は、デジタル再生された
受信フレームS21を構成するビットデータからタイミン
グを抽出し、タイミング信号S22を出力する。
The PLL circuit 204 extracts the timing from the bit data constituting the received frame S 21 which is a digital reproduction, and outputs a timing signal S 22.

【0023】フレーム同期回路205は、タイミング信
号S22を用いて受信フレームS21の同期検出を行い、受
信フレームS21から制御ビットS23を検出する。また、
フレーム同期回路205は、この同期検出によって得ら
れる、下りフレームの検出タイミングを、タイミング信
号S24として上り/下り位相判定回路214に送る。
The frame synchronization circuit 205 performs synchronization detection of a received frame S 21 by using a timing signal S 22, which detects a control bit S 23 from the reception frame S 21. Also,
Frame synchronization circuit 205 is obtained by the synchronization detection, the detection timing of the downlink frame, and sends the uplink / downlink phase judging circuit 214 as a timing signal S 24.

【0024】速度変換回路206は、受信フレームS21
の送信速度を、後段のテスタ(図示せず)の受信速度に
変換する。この変換前の受信フレームS21の速度は、タ
イミング信号S22によって得られる。一方、変換後のフ
レームS29の速度は、タイミング信号S22を分周するこ
とによって生成してもよいし、図示しない発振器等を用
いて生成してもよいし、その他の方法で生成してもよ
い。
The speed conversion circuit 206 receives the received frame S 21
Is converted to the reception speed of a subsequent tester (not shown). The rate of conversion before the received frame S 21 is obtained by the timing signal S 22. On the other hand, the speed of frame S 29 after conversion, may be generated by dividing the timing signal S 22, may be generated using an oscillator or the like (not shown) generates otherwise Is also good.

【0025】送信回路207は、速度変換回路206か
ら入力されたフレームS29のフォーマットを変換して、
後段のテスタに送る。テスタとしては、例えば、市販の
I430テスタ(ビットエラーを検出するためのテス
タ)を使用することができる。
The transmitting circuit 207 converts the format of the frame S 29 inputted from the speed converting circuit 206,
Send to the subsequent tester. As the tester, for example, a commercially available I430 tester (a tester for detecting a bit error) can be used.

【0026】受信等化回路208は、終端部201から
上りフレームを入力し、デジタル信号を再生する。再生
されたデジタル信号は、受信フレームS25として、受信
等化回路208から出力される。
The reception equalization circuit 208 receives an upstream frame from the termination unit 201 and reproduces a digital signal. Reproduced digital signal, as a received frame S 25, output from the reception equalizer circuit 208.

【0027】PLL回路209は、デジタル再生された
受信フレームS25を構成するビットデータからタイミン
グを抽出し、タイミング信号S26を出力する。
The PLL circuit 209 extracts the timing from the bit data constituting the digitally reproduced received frame S 25 and outputs a timing signal S 26 .

【0028】フレーム同期回路210は、タイミング信
号S26を用いて受信フレームS25の同期検出を行い、受
信フレームS25から監視ビットS27を検出する。上りフ
レーム用のフレーム同期回路210と下りフレーム用の
フレーム同期回路205とを個別に設けたのは、上りフ
レームと下りフレームとでパターンが異なるからであ
る。
The frame synchronization circuit 210 performs synchronization detection of a received frame S 25 by using a timing signal S 26, to detect the monitoring bits S 27 from the reception frame S 25. The reason why the frame synchronization circuit 210 for the upstream frame and the frame synchronization circuit 205 for the downstream frame are separately provided is that the patterns are different between the upstream frame and the downstream frame.

【0029】速度変換回路211は、受信フレームS25
の速度を、後段のテスタ(図示せず)の受信速度に変換
する。変換前の受信フレームS25の速度は、タイミング
信号S26によって得られる。一方、変換後のフレームS
20の速度は、タイミング信号S26を分周することによっ
て生成してもよいし、図示しない発振器等を用いて生成
してもよいし、その他の方法で生成してもよい。
The speed conversion circuit 211 receives the received frame S 25
Is converted into the reception speed of a tester (not shown) at the subsequent stage. Rate of the received frame S 25 before conversion is obtained by the timing signal S 26. On the other hand, the converted frame S
Rate of 20, may be generated by dividing the timing signal S 26, may be generated using an oscillator, not shown, may be generated in other ways.

【0030】送信回路212は、速度変換回路211か
ら入力されたフレームS20のフォーマットを変換して、
後段のテスタに送る。上述と同様、テスタとしては、例
えば、市販のI430テスタを使用することができる。
The transmitting circuit 212 converts the format of the frame S 20 inputted from the speed converting circuit 211,
Send to the subsequent tester. As described above, for example, a commercially available I430 tester can be used as the tester.

【0031】制御/監視ビット表示回路213は、フレ
ーム同期回路205,210から制御ビットS23および
監視ビットS27を入力して、図示しないモニタ装置に表
示させる。
The control / monitor bit display circuit 213 inputs the control bits S 23 and monitoring bits S 27 from the frame synchronization circuit 205, 210 to be displayed on a monitor device (not shown).

【0032】上り/下り位相判定回路214は、フレー
ム同期回路205から入力されたタイミング信号S24
用いて、通信回線140中の下りフレーム送信タイミン
グと上りフレーム送信タイミングとを判定し、この判定
結果を用いて、スイッチ202を切り換えるための信号
28を生成する。通信回線140中の上りフレームの送
信タイミングは、下りフレームの送信タイミングに従属
させて制御される。したがって、下りフレームの送信タ
イミングだけを基準として、下りフレームおよび上りフ
レームの送信タイミングを判定することができる。
The upstream / downstream phase determination circuit 214 determines the downstream frame transmission timing and the upstream frame transmission timing in the communication line 140 using the timing signal S 24 input from the frame synchronization circuit 205, and determines the determination result. It is used to generate a signal S 28 for switching the switch 202. The transmission timing of the upstream frame in the communication line 140 is controlled depending on the transmission timing of the downstream frame. Therefore, it is possible to determine the transmission timing of the downstream frame and the upstream frame based only on the transmission timing of the downstream frame.

【0033】図3は、上り/下り位相判定回路214の
動作原理を説明するためのタイミング図である。
FIG. 3 is a timing chart for explaining the operation principle of the up / down phase determination circuit 214.

【0034】図3に示したように、下りフレームおよび
上りフレームの長さは共に377Tである。また、下り
フレームの先頭ビットと次の下りフレームの先頭ビット
の隔たりは800Tに固定されている。下りフレームの
最終ビットと、次の上りフレームの先頭ビットとの隔た
りは、最小6Tである。さらに、上りフレームの最終ビ
ットと、次の下りフレームの先頭ビットとの隔たりは、
最大40Tである。下りフレームの先頭8ビットは、フ
レーム同期周のタイムスロットである。下りフレームの
先頭8ビットは‘100000M0’である。ここで、
「M」は、下りフレーム毎に‘1’,‘0’と交番する
ビットである。この特定のパターンを検出することによ
り、下りフレームを検出することができる。‘1000
00M0’のパターンが検出されたとき、下りフレーム
の残りの長さは369Tである。したがって、上りフレ
ームの先頭ビットまでの長さは最小375T(369T
+6T)であり、上りフレームの最終ビットまでの長さ
は最小752T(375T+377T)であり、且つ、
次の下りフレームの先頭ビットまでの長さは792T
(752T+40T)である。すなわち、下りフレーム
および上りフレームの伝送タイミングは、下りフレーム
の先頭部分である‘100000M0’が検出されたタ
イミングを基準にして、判定することができる。上り/
下り位相判定回路214は、下りフレームの最終ビット
が伝送されてから上りフレームの先頭ビットが伝送され
るまでの間にスイッチ202を受信等化回路208側に
切り換え(図3のt2 )、且つ、上りフレームの最終ビ
ットが伝送されてから下りフレームの先頭ビットが伝送
されるまでの間にスイッチ202を受信等化回路203
側に切り換える(図3のt3 )。図3に示した例では、
下りフレームの最終ビットが伝送されてから、4T後お
よび421T後に、スイッチ202の切り換えが行われ
る。
As shown in FIG. 3, the lengths of the downstream frame and the upstream frame are both 377T. The distance between the first bit of the downstream frame and the first bit of the next downstream frame is fixed to 800T. The minimum distance between the last bit of the downstream frame and the first bit of the next upstream frame is 6T. Furthermore, the gap between the last bit of the up frame and the first bit of the next down frame is
The maximum is 40T. The first 8 bits of the downstream frame are a time slot of a frame synchronization cycle. The first 8 bits of the downstream frame are '100000M0'. here,
“M” is a bit that alternates with “1” and “0” for each downlink frame. By detecting this specific pattern, a downstream frame can be detected. '1000
When the pattern of 00M0 ′ is detected, the remaining length of the downstream frame is 369T. Therefore, the length up to the first bit of the upstream frame is at least 375T (369T).
+ 6T), the minimum length of the upstream frame to the last bit is 752T (375T + 377T), and
The length up to the first bit of the next downstream frame is 792T
(752T + 40T). That is, the transmission timing of the downstream frame and the upstream frame can be determined based on the timing at which “100000M0”, which is the head of the downstream frame, is detected. Up /
The down phase determination circuit 214 switches the switch 202 to the reception equalization circuit 208 side from the transmission of the last bit of the down frame to the transmission of the first bit of the up frame (t 2 in FIG. 3), and Between the transmission of the last bit of the upstream frame and the transmission of the first bit of the downstream frame,
Side (t 3 in FIG. 3 ). In the example shown in FIG.
The switch 202 is switched 4T and 421T after the last bit of the downstream frame is transmitted.

【0035】なお、ここでは、スイッチ202の切り換
えタイミングを、下りフレームを基準にして判定した
が、上りフレームを基準にして判定することや、図4に
示したように、下りフレームおよび上りフレームの両方
を基準にして判定することも可能であることは、もちろ
んである。なお、上りフレームの先頭8ビットは常に
‘1000000M’である。ここで、「M」は上りフ
レーム毎に‘1’,‘0’と交番するビットであり、フ
レーム同期回路210の同期検出には、これらの先頭8
ビットが使用される。したがって、スイッチ202の切
り換えタイミングの判定にも、かかる先頭8ビットの検
出タイミングを利用することができる。
In this case, the switching timing of the switch 202 is determined based on the downstream frame. However, the switching timing may be determined based on the upstream frame. Of course, it is also possible to make a determination based on both. Note that the first 8 bits of the upstream frame are always "100000M". Here, “M” is a bit that alternates with “1” and “0” for each uplink frame.
Bits are used. Therefore, the detection timing of the leading 8 bits can be used for the determination of the switching timing of the switch 202.

【0036】このように、この実施の形態では、下りフ
レームおよび上りフレームの伝送タイミングを検出して
スイッチ202を切り換えることができるので、通信回
線140から分岐させる形でモニタ装置130を接続す
ることが可能になる。したがって、この実施の形態に係
るモニタ装置は、通信回線140の条件やジッタの大き
さを変化させることがない。
As described above, in this embodiment, since the switch 202 can be switched by detecting the transmission timing of the downstream frame and the upstream frame, it is possible to connect the monitor device 130 by branching off from the communication line 140. Will be possible. Therefore, the monitor device according to this embodiment does not change the condition of the communication line 140 or the magnitude of the jitter.

【0037】[0037]

【発明の効果】以上詳細に説明したように、本発明によ
れば、通信回線の条件やジッタの大きさを変化させるこ
とがないモニタ装置を提供することができる。
As described above in detail, according to the present invention, it is possible to provide a monitor device which does not change the condition of the communication line or the magnitude of the jitter.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施の形態に係るモニタ装置の接続関係を示す
ブロック図である。
FIG. 1 is a block diagram showing a connection relationship of a monitor device according to an embodiment.

【図2】実施の形態に係るモニタ装置の内部構成を示す
ブロック図である。
FIG. 2 is a block diagram showing an internal configuration of the monitor device according to the embodiment.

【図3】実施の形態に係るモニタ装置の動作を説明する
ためのタイミング図である。
FIG. 3 is a timing chart for explaining an operation of the monitor device according to the embodiment;

【図4】実施の形態の変形例に係るモニタ装置の内部構
成を示すブロック図である。
FIG. 4 is a block diagram showing an internal configuration of a monitor device according to a modification of the embodiment.

【図5】従来のモニタ装置の接続関係を示すブロック図
である。
FIG. 5 is a block diagram showing a connection relationship of a conventional monitor device.

【図6】従来のモニタ装置の内部構成例を示すブロック
図である。
FIG. 6 is a block diagram showing an example of an internal configuration of a conventional monitor device.

【符号の説明】[Explanation of symbols]

110 網終端装置 120 伝送路終端装置 130 モニタ装置 201 終端部 202 スイッチ 203,208 受信等化回路 204,209 PLL回路 205,210 フレーム同期回路 206,211 速度変換回路 207,212 送信回路 213 制御/監視ビット表示回路 214 上り/下り位相判定回路 Reference Signs List 110 network termination device 120 transmission line termination device 130 monitoring device 201 termination unit 202 switch 203, 208 reception equalization circuit 204, 209 PLL circuit 205, 210 frame synchronization circuit 206, 211 speed conversion circuit 207, 212 transmission circuit 213 control / monitoring Bit display circuit 214 Up / down phase determination circuit

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5K018 AA01 BA03 CA11 EA01 FA04 FA07 HA01 5K028 AA03 AA14 BB02 CC02 DD06 KK23 LL13 NN45 RR02 5K042 AA08 BA10 CA05 DA16 EA15 FA03 JA01 LA09 5K047 AA11 BB05 HH01 HH12 MM19 MM47 MM63  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5K018 AA01 BA03 CA11 EA01 FA04 FA07 HA01 5K028 AA03 AA14 BB02 CC02 DD06 KK23 LL13 NN45 RR02 5K042 AA08 BA10 CA05 DA16 EA15 FA03 JA01 LA09 5K047 AA11 BB05 MM05HMMH

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 上りフレームを受信する第1の受信手段
と、 この第1の受信手段が受信した前記上りフレームの同期
を検出するとともに、これらの上りフレームから所定の
データを抽出する第1のフレーム同期手段と、下りフレ
ームを受信する第2の受信手段と、 この第2の受信手段が受信した前記下りフレームの同期
を検出するとともに、これらの下りフレームから所定の
データを抽出する第2のフレーム同期手段と、 通信回線中を伝送される前記上りフレームまたは前記下
りフレームを前記第1の受信手段または第2の受信手段
の一方に供給するためのスイッチと、 前記第1のフレーム同期手段または前記第2のフレーム
同期手段の少なくとも一方が検出した同期のタイミング
に基づいて、前記スイッチを切り換える上り/下り位相
判定手段と、 前記第1のフレーム同期手段および前記第2のフレーム
同期手段が抽出したデータを表示する表示手段と、 を備えることを特徴とする通信回線用モニタ装置。
A first receiving means for receiving an upstream frame; a first receiving means for detecting synchronization of the upstream frame received by the first receiving means and extracting predetermined data from the upstream frame; Frame synchronization means, second reception means for receiving downlink frames, and second synchronization means for detecting synchronization of the downlink frames received by the second reception means and extracting predetermined data from these downlink frames. A frame synchronization unit, a switch for supplying the upstream frame or the downstream frame transmitted through a communication line to one of the first reception unit or the second reception unit, and a first frame synchronization unit or Based on the synchronization timing detected by at least one of the second frame synchronization means, an up / down phase determination for switching the switch is performed. Means and said first frame synchronization means and said second frame synchronization means monitoring device for a communication line, characterized in that it comprises a display means for displaying the extracted data.
【請求項2】 前記第1の受信手段が受信した前記上り
フレームを外部のテスタに送信する第1の送信手段また
は前記第2の受信手段が受信した前記下りフレームを外
部のテスタに送信する第2の送信手段の少なくとも一方
を備えることを特徴とする請求項1に記載の通信回線用
モニタ装置。
2. A first transmitting means for transmitting the upstream frame received by the first receiving means to an external tester or a first transmitting means for transmitting the downstream frame received by the second receiving means to an external tester. 2. The communication line monitoring device according to claim 1, further comprising at least one of the two transmission units.
JP2000168628A 2000-06-06 2000-06-06 Monitoring device for communication channel Withdrawn JP2001345788A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000168628A JP2001345788A (en) 2000-06-06 2000-06-06 Monitoring device for communication channel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000168628A JP2001345788A (en) 2000-06-06 2000-06-06 Monitoring device for communication channel

Publications (1)

Publication Number Publication Date
JP2001345788A true JP2001345788A (en) 2001-12-14

Family

ID=18671607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000168628A Withdrawn JP2001345788A (en) 2000-06-06 2000-06-06 Monitoring device for communication channel

Country Status (1)

Country Link
JP (1) JP2001345788A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100448191C (en) * 2004-04-06 2008-12-31 北京邮电大学 Frame synchronizing realizing method based on optimum shielding binary sequence couple

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100448191C (en) * 2004-04-06 2008-12-31 北京邮电大学 Frame synchronizing realizing method based on optimum shielding binary sequence couple

Similar Documents

Publication Publication Date Title
JP3357397B2 (en) Slip detection during bit error rate measurement
JPH0851451A (en) Method and apparatus for synchronization,terminal and switching apparatus
JP4404967B2 (en) Air frame synchronization
JP2001345788A (en) Monitoring device for communication channel
JPH0575594A (en) Parallel bit synchronizing system
JP3696353B2 (en) Bit error measuring device
JPH0514399A (en) Picture packet communication system
JP3193395B2 (en) Communication speed converter for ISDN
JP2697628B2 (en) Transmission line synchronization detection system
JP3533146B2 (en) PIAFS protocol monitoring device and PIAFS protocol monitoring method
JP2697421B2 (en) Frame synchronization circuit for digital transmission system
KR100408077B1 (en) T3 channel service unit with test pattern device
JP4658759B2 (en) Digital signal transmission interface circuit and loop switching method thereof
JP3358712B2 (en) Receiving circuit and receiving method in ISDN line termination device
JP2733320B2 (en) Burst transmission method
JP3316708B2 (en) Multipoint video conference controller
JP3427769B2 (en) Wonder absorption circuit
JP2001119362A (en) Control time slot switching circuit
JPH05276149A (en) Communication control equipment
JPH021636A (en) Line switching system
JPS62122439A (en) Start-stop synchronization system transmission system
JP2001345773A (en) Burst frame transmission system
JPS61269477A (en) Video transmission and reception system
JPH10164105A (en) Equipment and method for communication
JPH01212997A (en) Network terminal device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807