JP2001333084A - ユーザーインターフェース装置 - Google Patents

ユーザーインターフェース装置

Info

Publication number
JP2001333084A
JP2001333084A JP2001053878A JP2001053878A JP2001333084A JP 2001333084 A JP2001333084 A JP 2001333084A JP 2001053878 A JP2001053878 A JP 2001053878A JP 2001053878 A JP2001053878 A JP 2001053878A JP 2001333084 A JP2001333084 A JP 2001333084A
Authority
JP
Japan
Prior art keywords
data
signal
clock signal
response
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001053878A
Other languages
English (en)
Inventor
David Lewis Needle
ディヴィッド ルイス ニードル
David Chandler Pratt
ディヴィッド チャンドラー プラット
Robert Joseph Michaal
ロバート ジョセフ ミカール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3DO Co
Original Assignee
3DO Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3DO Co filed Critical 3DO Co
Priority to JP2001053878A priority Critical patent/JP2001333084A/ja
Publication of JP2001333084A publication Critical patent/JP2001333084A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【課題】 クロック信号を供給するベースシステムと共
に使用するユーザーインターフェース装置。 【解決手段】 第1、第2直列データ入力と、第1、第
2直列データ出力とを有する第1回路を備える。第1回
路は、クロック信号の第1の所定のイベントに応答して
第1直列データ入力からデータを読み、第1の所定のイ
ベントに応答して第1直列データ出力を更新し、第1回
路は、クロック信号の第2の所定のイベントに応答して
第2直列データ入力からデータを読み、第2の所定のイ
ベントに応答して第2直列データ出力を更新する。ま
た、第1リード線と、第2リード線と、第3リード線と
を含む第1コネクターハウジング、及び、第1リード線
と、第2のリード線とを含む第2コネクターハウジング
を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マルチ・メディア
・コンピュータに関し、更に詳細には、マルチ・メディ
ア・コンピュータと対話型インタフェース装置との間の
インタフェースに関する。
【0002】
【従来の技術】[関連出願の参照]本出願は、次の出願
に関連する。 ・PCT特許出願番号:第PCT/US92/09349号(本出願と
同時に出願) 発明の名称:音声/画像コンピュータ・アーキテクチャ 発明者:マイカル(Mical)他 代理人ドケット番号:第MDI04222号、および 同発明者による同名称の米国特許第07/970,308号(本出
願と同時に出願) ・PCT特許出願番号:第PCT/US92/09342号(本出願と
同時に出願) 発明の名称:マルチ・ライン補間を用いた画像表示器の
解像度の向上 発明者:マイカル(Mical)他 代理人ドケット番号:第MDI03050号、および同発明者に
よる同名称の米国特許第07/970,287号(本出願と同時に
出願)
【0003】・PCT特許出願番号:第PCT/US92/09348
号(本出願と同時に出願) 発明の名称:三次元の音を発生する方法 発明者:デービッドC.プラット(David C. Platt) 代理人ドケット番号:第MDI04222号、および同発明者に
よる同名称の米国特許第07/970,274号(本出願と同時に
出願) ・PCT特許出願番号:第PCT/US92/09350号(本出願と
同時に出願) 発明の名称:スプライト(sprite:図形パタン)描画プロ
セッサを制御する方法 発明者:マイカル(Mical)他 代理人ドケット番号:第MDI03040号、および同発明者に
よる同名称の米国特許第07/970,278号(本出願と同時に
出願)
【0004】・PCT特許出願番号:第PCT/US92/09462
号(本出願と同時に出願) 発明の名称:改良されたコーナ計算エンジンおよび改良
された多角形ペイント ・エンジンを備えたスプライト描画システム 発明者:ニードル(Needle)他 代理人ドケット番号:第MDI04232号、および同発明者に
よる同名称の米国特許第07/970,289号(本出願と同時に
出願) ・PCT特許出願番号:第PCT/US92/09460号(本出願と
同時に出願) 発明の名称:計算中の水平帰線を更新する方法および装
置 発明者:マイカル他 代理人ドケット番号:第MDI04250号、および同発明者に
よる同名称の米国特許第07/969,994号(本出願と同時に
出願)
【0005】・PCT特許出願番号:第PCT/US92/09467
号(本出願と同時に出願) 発明の名称:画像データを処理する方法および装置 発明者:マイカル他 代理人ドケット番号:第MDI04230号、および同発明者に
よる同名称の米国特許第07/970,083号(本出願と同時に
出願) 発明の名称:プレーヤ・バス装置およびその方法 発明者:ニードル(Needle)他 代理人ドケット番号:第MDI04270号、および同発明者に
よる同名称の米国特許第07/970,151号(本出願と同時に
出願) 以上の関連出願は、すべて本出願と共に共通に譲渡さ
れ、参照によりそれぞれ完全な形でここに全て統合され
る。
【0006】コンピュータ技術の出現により、教育手段
としての利用を含む種々の目的から、またその娯楽的価
値のために家庭でも使用されるようになってきた。コン
ピュータ技術が着実に進歩すると共に、コンピュータの
性能が高まり、マルチ・メディア・コンピュータの開発
が進められている。コンピュータに対して「マルチ・メ
ディア」という言葉を使った場合、それは、例えば画像
と音声の両方のように少なくとも2つのメディアのデー
タを処理するようなコンピュータを指す。マルチ・メデ
ィア・コンピュータ・システムに関する技術は比較的新
しく、マルチ・メディア機器によって実現された高い機
能を活用するかたちで利用者がコンピュータと対話でき
るようにする装置は現在開発途上であり、従来技術によ
るそのような装置は希にしか存在しない。
【0007】本発明は、マルチ・メディア・コンピュー
タの範疇に入るが、特に、家庭用の対話的な娯楽システ
ムおよび教育システムへの応用に適する。従って、マル
チ・メディア・インタフェース技術の不足を考慮し、こ
こで家庭用娯楽システムおよび関連装置のためのインタ
フェース装置の分析を行う。この分析では、先ず従来の
インタフェース手段の物理的構造を調べ、次に種々のイ
ンタフェース装置を調べる。
【0008】幾つかのビデオ・ゲーム娯楽システム、お
よびそれらの「プレーヤ」の装置であるインタフェース
の構造は、当分野において周知である。それらのインタ
フェースは、通常、1つまたはそれ以上のジョイスティ
ック、キーパッドまたは類似の装置が接続された外部バ
スから構成される。これらの装置により、利用者は、テ
レビまたはコンピュータ・モニタなどの表示装置に投影
されたビデオ画像との対話が可能となる。1つの装置か
らシステムへの単一の直列接続は、マウスとキーボード
とを共に接続する制限付き直列バスとして当技術で知ら
れている。
【0009】従来技術の概況を表す2つの周知の実施例
に付いていえば、システムに最大2つのインタフェース
装置をそれぞれのポートを通して別個に接続することが
できる。2つの実施例のうち一方では、それらの2つの
ポートにアダプタを1つ接続することにより、計4つの
装置がシステムとインタフェースを取ることができるよ
うになる。この構成の欠点は、一度に4人のプレーヤし
か参加できないという制限である。さらに不利な点は、
4人のプレーヤがプレーするには、プロセッサからコン
ソールへ一本、2つのポートからアダプタにおそらく1
本、そしてアダプタから4人の各プレーヤに一本ずつ、
計5(または6)本の別個の線が必要になる。この結
果、タコ足配線となり、どの装置が誰のものかプレーヤ
間で混乱を招き、通常は居間か家族部屋であるプレー場
所を通ろうとする人たちに間違いなく障害となる。これ
だけの線を、たとえ押し入れでもカウチ(長椅子)の下
でも収納場所に素早く片づけるとなると問題となる。
【0010】ビデオ・ゲームに関してさらに厄介なの
は、ビデオ画像に関する雑音で一家が埋め尽くされると
いう一種の雑音汚染である。それらの音には、特に衝突
音、悲鳴、爆音および粗雑な音楽が含まれ、それぞれが
煩わしいほど繰り返されることもある。従来の技術に
は、これらの問題を克服する必要性がある。インタフェ
ース装置には幾つか種類があり、それらの構成は、その
インタフェースによって行われる機能および関係するメ
ディアの種類(本発明の目的から主として画像および音
声)の両方に依存する。ジョイスティックおよび特別に
構成されたキーパッドの他に、ビデオ装置に含まれるも
のには、ビデオ画像を3次元的に見ることを可能にする
初歩的な立体メガネ、ポインティング装置またはガンお
よび同じに方向付ける方法、マウス、ハンドルなどがあ
る。音声に関しては、テレビのスピーカまたはテレビの
音声経路に接続された受信機のスピーカが、通常用いら
れる。また、その他のタイプのインタフェース装置も幾
つかあるが、これらの他の種類を無作為に選択すること
は、一部のビデオ街で見られることがある。そのような
装置は、当分野において周知ではあるが、家庭の娯楽関
係で実施されたことはない。
【0011】これらの他の装置が家庭の娯楽分野で実施
されなかった1つの理由は、現在の家庭用娯楽システム
が所望の特殊効果を実現するには十分なプロセッサ能力
に欠けているためである。これに関係する理由として、
限られた処理能力により外部バスを介して接続しうるイ
ンタフェース装置の量および種類が限られると言える。
しかし、処理能力は絶えず向上しているので、複数の異
なる種類のインタフェース装置をかなり多く接続できる
インタフェース・バスの必要性がある。
【0012】
【発明が解決しようとする課題】従って、本発明の目的
は、複数の異なる種類のインタフェース装置の接続を可
能とするマルチ・メディア・コンピュータ用の外部バス
を提供することである。本発明のもう1つの目的は、か
なり多くの装置への接続を可能とする外部バスを提供す
ることである。本発明のさらに別の目的は、そのような
外部バスにマルチ・メディア・コンピュータへの無線接
続を持たせ、そのバスを普通の要領で調整することであ
る。そして、本発明のさらにもう1つの目的は、音声機
能をサポートするインタフェース装置に音声信号を配信
できる外部バスを提供することである。
【0013】
【課題を解決するための手段】本発明の以上および関連
の目的は、ここに開示するプレーヤ・バス装置およびそ
の方法を用いることにより達成することができる。本発
明に係るプレーヤ・バスは、音声信号、データ、電力、
接地信号およびクロック信号を与える幾つかの信号線を
含む。音声信号線は、モノラルでもステレオでもよく、
後者の場合は、右側信号および左側信号がそれぞれの接
地と共にバス上を伝播する。データ信号線は、装置への
シリアル・データ出力線および装置からデータを受ける
ためのシリアル・データ入力線を含む。クロック信号
は、データ信号の同期伝送に用いられる。デジタル・デ
ータ接地信号も与えられる。
【0014】音声信号は、音声プロセッサへの内部接続
によって与えられる。デジタル・データは、シリアル・
データ・バスと外部バスが接続されているビデオ・シス
テムのシステム・メモリの専用位置との間においてDM
Aチャネルによって転送される。ビデオ・プロセッサ
は、前記の専用のメモリ位置の読み書きによってバスと
の間でデータを処理する。このバスに接続される装置
は、共にディジーチェーン接続される。これは、ビデオ
娯楽システムに1番目の装置が接続され、この1番目の
装置に2番目の装置が接続され、これに3番目の装置が
接続されるという具合に、各装置が連続して直列に接続
されることを意味する。
【0015】本バスの内部の無線通信を可能にするIR
リンクも備えている。このような外部バスの使用によ
り、複数の異なる種類のインタフェース装置を1つのビ
デオ娯楽システムに接続することができ、しかも従来の
技術レベルのインタフェース装置を大きく上回る数を接
続することができる。このディジーチェーン構造によ
り、簡単に収納でき、前記のタコ足配線問題を避けるこ
とができるだけでなく、装置の接続および取り外しが容
易になる。以上を可能とする外部バスの実施は、添付図
面を参照しつつ本発明を実施する最良の様態を検討すれ
ばさらに良く理解できる。
【0016】
【発明の実施の形態】本発明は、図面の図の参照により
理解しやすくなる。全ての図面を通して同じ番号は同じ
要素を示す。本発明による外部バスは、対話型マルチ・
メディア・コンピュータと当該外部バスに接続された複
数のプレーヤ装置、即ちインタフェースとの間のデータ
信号の伝送に主として用いるものである。このため、本
発明が実施される環境をより良く理解できるように、そ
のようなマルチ・メディア・コンピュータを始めに概観
する。本外部バスおよびこれをマルチ・メディア・コン
ピュータに統合する方法は、その後詳細に説明する。
【0017】図1は、好ましい実施例のプレーヤ・バス
10に取り付けられたマルチ・メディア・コンピュータ
(以降、「ビデオ画像処理・表示システム」100と称
する)のブロック図である。このようなシステム100
の重要な特徴は、比較的低価格であること、そしてなお
複雑な画像場面をリアルタイムで処理し、かつそれを比
較的高い解像度で表示する機構を提供することである。
別段の記述がある場合を除き、システム100の全部ま
たは大部分は、1枚のプリント回路基板上で実施され、
回路の構成要素は、すべて当該基板上に取り付けられた
1つまたは複数の集積回路(IC)チップ内にある。さ
らに、別段の記述がある場合を除き、回路の全体または
大部分は、CMOS(相補型金属酸化物半導体)技術で
実施される。電力の供給は、基板外部の電源(図示せ
ず)を用いて行う。
【0018】システム100は、リアルタイム画像デー
タ処理ユニット(IPU)110、内部アドレスとデー
タ・バスを備えたビデオ・アドレス操作回路115、音
声/画像プロセッサ140、音声/画像出力回路15
2、および家庭用テレビ装置などの表示ユニット160
を含む。プレーヤ・バス10は、複数のゲーム・ユニッ
ト11−13またはジョイスティック15など(さらに
詳細に後述)の複数のインタフェース装置への接続を与
え、これにより、利用者はシステム100と対話するこ
とが可能となる。CD−ROM装置およびその他のハー
ドウェアとの接続のために、拡張バス190も備えてい
る。
【0019】画像データ処理ユニット(IPU)110
は、アドレス操作部115からシステムメモリ120へ
のアドレス信号をクロック制御するために用いられるア
ドレス操作部クロック発生部108(NTSCの場合、
一般に12.272MHz)に同期し、かつそれより高い周波
数で動作するシステム・プロセッサ・クロック発生器1
02により駆動される。IPU110は、英国ケンブリ
ッジのアドバンストRISCマシーン株式会社より入手
可能な25MHz のRISC型ARM60マイクロプロセ
ッサ(図示せず)を含む。また、IPU110の内部に
は、複数のスプライト描画エンジン(図示せず)および
直接メモリ・アクセス(DMA)ハードウェアも備えて
いる。
【0020】ビデオ表示ユニット160に表示される高
解像度画像でリアルタイムの動画が起こっているという
幻影を観察者に対して作り上げるために、IPU110
は、システム・メモリ120内に格納された2進符号化
データ(例えば、125)にアクセスし、その格納され
ているデータを十分は速い速度で変更する。多くの場
合、利用者は、後述のゲーム・ユニット11−13、ジ
ョイスティック15またはその他の入力手段、即ち画像
データ処理ユニット(IPU)110への利用者の実時
間応答を表すプレーヤ・バス10上の背景信号を操作す
ることにより、動画画像165に対話的に働きかける。
IPU110は、システム・メモリ120に動作上結合
されているので、ユニット(IPU)110は、システ
ム・メモリ120内に格納されている種々の制御および
画像データ構造に対するリード/ライト・アクセスをサ
イクル・スチールまたは独立したアクセスに基づいて行
うことができる。本発明の目的から、ユニット(IP
U)110の内部構造は重要でない。後述するタイプの
動きのある低解像度画像のデータ構造125を生成する
に十分な速さでシステム・メモリ120の内容をロード
・変更する手段であれば何でも良い。
【0021】ある実施例のシステム・メモリ120は、
2Mバイトのデータを記憶する容量があり、16Mバイ
トのデータを格納するように拡張できる。(周知のとお
り、1バイトは、8ビットのデータからなる。)2Mバ
イトは、好ましい容量であるが、絶対的最小量ではな
い。本システムは、システム・メモリ120の容量の多
少に関わらず動作する。システム・メモリ120のアク
セス時間は、アドレス操作部クロック発生器108およ
びシステム・プロセッサ・クロック102の要求に応え
るに十分な程度に小さくなければならない。
【0022】物理的に、システム・メモリ120は、左
右の独立にアドレス指定可能なバンク120Lおよび1
20Rに分割され、各バンクは、アドレス・ポートおよ
び16ビット幅のデータ・ポートを独自に有する。これ
により、CLUT200およびCCU250などのハー
ドウェア装置は、システム・メモリ120内の2つの個
別アクセス可能な16ビットの「半ワード」への同時ア
クセスが可能となる。画像データ処理ユニット(IP
U)110がシステム・メモリ120内部のデータをア
クセスしている時のような大抵の場合、同じアドレスが
システム・メモリ120の両バンクに印加されるので、
システム・メモリ120は、32ビット幅のワードを格
納する単一の記憶システムとして機能する。。しかしな
がら、解像度を向上させる下位システム150がシステ
ム・メモリ120からデータを読み出しているときは、
左バンクのアドレス・ワードAB0と右バンクのアドレ
ス・ワードAB1は異なる可能性がある。これらのアド
レス・ワードは、必要に応じて同じにすることも可能で
ある。
【0023】システム・メモリ120は、低解像度の現
在のフレーム・バッファ領域(cFB)125を含む種
々のシステム・メモリ・アドレス領域に画像を定義する
データを収容するようにプログラムされる。また、シス
テム・メモリ120は、画像生成制御データを別の領域
(図示せず)に、IPU110が実行する命令コードを
また別の領域(図示せず)に、さらにCLUTダウンロ
ード(図示せず)のためのカラー・パレットを収容す
る。現在のフレーム・バッファ領域(cFB)125に
加え、システム・メモリ120は、前のフレーム・バッ
ファ(cFB)126のような1つまたはそれ以上の交
互のフレーム・バッファ領域を含むことが多い。前のフ
レーム・バッファ(cFB)126は、現在のフレーム
・バッファ領域(cFB)125に格納されているもの
と同じ構造の低解像度画像データを格納する。各フレー
ム・バッファの大きさは、2バイト(16ビット)×3
20バイト/行×240行=153600バイトであ
る。
【0024】必要により、システム・メモリ120は、
高解像度画像データ(図示せず)も記憶することがで
き、記憶された高解像度画像データは、音声/画像プロ
セッサ140などに送信することができる。アクセス時
間を向上させるために、システム・メモリ120は、
「ページ」に分割し、各ページは、512×32(1ワ
ード)ビットの大きさである。本実施例のシステム・メ
モリ120は、1Mバイトのメモリを持つので、512
ページあることになる。これらのページは、概念的に5
12ページのスタックを形成し、その少なくとも一部は
左バンクと右バンクとの間で等分されるように、割り当
てられる。行アドレスは、復号して512ページの1つ
を選択するのに用い、列アドレスは、復号して512ワ
ードの1つを選択するのに用いる。次に、選択した32
ビットのワードを適切なシステム・バス上に置く。シス
テム・メモリ120からシステム・ワード・バスにデー
タを送る手順は、本出願と同時に申請し、マイカル(Mi
cal)他による「音声/画像コンピュータ・アーキテクチ
ャ(AUDIO/VIDEO COMPUTER ARCHITECTURE)」なる名称の
PCT特許出願第PCT/US92/09349号(代理人ドケット番
号第MDI04222)、および同じく本出願と同時に出願した
同発明者による同名称の米国特許出願第07/970,308号に
さらに詳細な説明がある。
【0025】システム100は、2つのシステム幅バ
ス、即ち、システム100内の構成要素間で制御信号お
よびデータの受け渡しを行うSバスおよびDバスを有す
る。Dバスは、主としてIPUとシステム・メモリとの
間のデータ(命令を含む)転送に利用され、アドレス操
作部115における内部データ・バスに接続される。こ
のデータ伝送は、IPU内のCPUの制御下で行われた
り、アドレス操作部115内のDMAチャネルによって
行われたりする。Sバスは、幾つかのタイプのデータお
よび制御の信号の伝送に用いられるが、主にシステム・
メモリ120から音声/画像プロセッサ140への伝送
に使用される。
【0026】システム・メモリ120からのビデオ画像
データの各リードの最中に、アドレス操作部からの一連
のクロック信号LSCおよびRSCに応じて2つの画素
を定義する半ワード信号Rx(LR0)およびPx(L
R1)をそれぞれのシステム・メモリ出力バスを介して
Sバス上に置く場合もある。これらの画素を定義する半
ワードは、Sバスを介して音声/画像プロセッサ140
へと伝送される。音声/画像プロセッサ140におい
て、ビデオ・データは、CLUT200内部で拡張され
ることもあれば、CLUT200を迂回する場合もあ
る。CLUT200の出力に対して、解像度を高めるた
めの補間は、補間回路150への制御信号により行うこ
とも行わないこともある。ビデオ・データは、音声/画
像プロセッサ140から出力されると、直ちに音声/画
像出力回路152に送られ、そこから表示装置160に
送られる。また、音声/画像プロセッサ140は、音声
データを処理済みの画像データとの関連で処理する。
【0027】システム100は、表示またはモニタ16
5のためのビデオ・データおよびそれに対応する音声信
号を以上述べた要領で処理する。また、プロセッサ11
0は、複数の装置またはプレーヤ・バス10から入力デ
ータを受け取り、このデータに応じて表示165を修正
する可能性もあり、これは実際に大いにあり得ることで
ある。また、プロセッサ110は、初期化を行い、設計
上の機能を実行するためにプレーヤ・バス10上の装置
にデータを送る。ここで、このデータ転送を実施する方
法をプレーヤ・バスの詳細な説明とともに述べる。先ず
プレーヤ・バス110の全体的な物理的構造を述べ、続
いて初期化およびデータ転送などの動作を説明する。
【0028】図2に、プレーヤ・バス10およびプレー
ヤ・バス10と機能的関係を有するシステム100の要
素のブロック図を示す。プレーヤ・バス10は、システ
ム100と複数のインタフェース装置(この幾つかを説
明のために図3に例示する)との間の対話的接続を形成
する9本の信号線21−29からなる。信号線21−2
4は、音声/画像プロセッサ140から出て、左側音
声、左側音声接地、右側音声、および右側音声接地を送
信する4本の信号線である。信号線25は、複数のイン
タフェース装置の何れかからシステム100にデータを
送るシリアル・データ入力線である。信号線26は、シ
ステム100から複数のインタフェース装置の何れかに
デジタル・データを送るシリアル・データ出力線であ
る。信号線27は、プレーヤ・バス・クロック信号が伝
播するプレーヤ・バス・クロック線である。プレーヤ・
バス・クロック(PBCLK)は、複数のインタフェー
ス装置との間のデジタル・データをクロック制御するの
に用いられる。信号線28は、電源ラインであり、信号
線29は、デジタル接地である。
【0029】音声信号線21−24は、テレビの場合の
ようにモニタを備えた音声スピーカに音声信号が送られ
るのとほぼ同じ要領で音声信号を伝送するが、信号線2
1−24の物理的寸法が小さめであるため、電流と、お
そらくは電圧レベルも標準のテレビ装置に送られるもの
より低い。音声線を対話型バスの一部として構成するこ
とにより、幾つかの利点が得られる。先ず、こうするこ
とにより、ヘッドフォンのような個人用音響スピーカ・
ユニットの使用が可能となるため、複数のプレーヤが、
付随するアナログ信号によりビデオ上映に対話的に参加
することが可能となる一方で、そのビデオ上映に伴う音
を周囲の環境に充満させることもない。このように、プ
レーヤがグループで各自がヘッドフォンを着用してビデ
オ・ゲームなどをプレーすることができるので、その部
屋または家の他の人々は、そのビデオ・ゲームの音に妨
害されない。また、個々の聴取装置に音声信号が与えら
れることにより、例えばジェット戦闘機の操縦席などで
一人用聴取装置を着用することが普通であるような状況
の一層現実的なシミュレーションが音声表現で可能とな
る。
【0030】また、図2は、デジタル・データ伝送の機
能的な面も示す。シリアル・データ入力線25は、直並
列/並直列シフト・レジスタ32に接続される。このシ
フト・レジスタ32は、同時入力および同時出力が可能
であるという点で独特である。本発明では、これをシフ
ト入力とシフト出力の2つの別個のレジスタの代わりに
使用する。これは、チップ面積のうちシフト入力とシフ
ト出力の機能に取られる分を減らすことができるからで
ある。インタフェース装置からの入力データは、レジス
タ32の直列入力へ線25から直列に入力される。装置
へのデータは、シフト・レジスタ32の直列出力に接続
された線26を介して出力される。データは、信号線2
5からレジスタ32の直列入力へ、レジスタ32の直列
出力から信号線26へと一度に1ビットずつプレーヤ・
バス・クロック信号に応じて順次転送される。32ビッ
トが転送し終えると、DMAチャネル38の制御下で同
時並列シフトが起こり、レジスタ32から内部データ・
バス35およびDバスを介してシステム・メモリ120
へと32ビットが送り出され、さらにシステム・メモリ
120からレジスタ32へと同じ経路を介してデータが
ロードされる。この転送は、一般に次のように行われ
る。
【0031】シフト・レジスタ32は、概念的に示した
とおり、アドレス操作部の内部バス35に接続され、こ
のバスは、Dバス43に接続され、これがさらにシステ
ム・メモリ120に接続されている。レジスタ32から
送り出されたデータは、システム・メモリ120におけ
るデータ出力位置44に書き込まれ、レジスタ32にロ
ードされるデータは、データ位置46から読み出され
る。メモリ位置44および46は、隣接して配列されて
いるように示してあるが、この必要はない。データ出力
位置44およびデータ入力位置44は、IPU110に
よって決定され、DMAチャネル38によって実施され
る。
【0032】DMAチャネル38には、DMAチャネル
・アービトレータ(図示せず)、およびアドレス・バス
41に接続されたアドレス操作部115のアドレス発生
器40とのインタフェースが含まれる。並列シフトを行
う場合、転送が必要な度にDMAチャネル38が、PB
クロック&制御ユニット31からDMA要求を受信す
る。また、DMAチャネル38は、3つのレジスタ(図
示せず)を備えている。その1つには、データ出力位置
44の基準アドレスが収容され、2番目には、データ入
力位置46の基準アドレスが保持され、3番目には、転
送するべき32ビット・ワードの数が保持される。デー
タ出力位置44およびデータ入力位置46の基準アドレ
スは、IPUに割り当てられていて、IPUによって修
正することもできる。IPU110は、これらのメモリ
位置に各フィールドに1回ずつリード、ライトを行う。
【0033】32ビットの並列シフトが必要な場合、P
Bクロック&制御ユニット31が、DMA要求を線36
を介してDMAアービトレータに送る。関係するバスの
制御が得られると、イネーブル(許可)が線33を介し
て送られ、レジスタ32からデータ入力位置46に32
ビット・ワードが書き込まれる。次に、リード・イネー
ブル(読み出し許可)が線34を介して送られ、データ
出力位置44からシフト・レジスタ32に次の32ビッ
ト・ワードがロードされる。PBクロック&制御ユニッ
ト31は、水平および垂直同期信号ならびにクロック信
号をプロセッサ・クロック回路102から受信する。カ
ウンタ/デコーダ(図示せず)を用いて、入力クロック
信号を処理することにより、水平走査線毎に2周期を有
する水平同期信号(H sync)に同期した方形波を生成す
る。この結果得られる信号が、PBクロック信号(PB
CLK)であり、シフト・レジスタ32に送られると共
に、信号線27を介して複数のインタフェース装置に送
られる。補間前の低解像度画像には、240本の走査線
がある。システム100からデータ出力線26へ、デー
タ入力線25からシステム100へ、各PBクロック毎
にシリアル・データの1ビットが転送される。走査線1
本につき2プレーヤ・バス周期があり、240本の走査
線があるので、1フィールドあたりの最大データ転送量
は、480ビットのように思われる。しかしながら、最
初の16本の走査線は、プレーヤ・バス10上の全ての
装置の同期を取るために使用されるため、データ転送に
は利用できないので、フィールド毎に転送可能なビット
数は、480−(2×16)=448に減少する。
【0034】初期化(さらに詳細に後述する)が完了す
ると、本バスは、概ね次のように動作する。走査線1−
8の期間は、プレーヤ・バス・クロック線27がHIG
Hに保持される。走査線9−16の期間は、プレーヤ・
バス・クロック線27がLOWに保持される。この長周
期のクロックを用いて、全てのインタフェース装置を垂
直帰線周期に同期させる。線8と9との間の過渡期を利
用して、データ入力線26を介してシステムに後で入力
する(さらに詳細に後述する)ために、装置のデータを
それぞれのシフト・レジスタにロードする。走査線17
の時、DMAチャネル38は、PB制御ユニット31に
より線36を介して許可される。PBクロック&制御ユ
ニット31は、クロック周期の数を数えることにより走
査線数を判断するカウンタ(図示せず)を持っている。
DMAチャネル38は、CPUにより許可されると、先
ず、シフト・レジスタ32の内容を読み出す。次に、出
力データの次の32ビット・ワードをシフト・レジスタ
32の並列入力ポートに転送する。PBクロック&制御
ユニット31は、ロードすると、シフト・レジスタ32
から32ビット・シリアル・データをシフト出力すると
同時に、次の16走査線(走査線17−32)期間に新
たな32ビットをシフト入力する。PBクロック&制御
ユニット31は、この32ビットの直列シフトの完了時
に、新たなワード対にメモリ・バッファとの間の転送準
備ができたことを信号線36を介してDMAチャネル3
8に知らせる(因みに、メモリ・バッファはRAMであ
る)。データ出力バッファの全てのワードが転送された
ことを、DMAチャネル38が示す場合、DMAチャネ
ル38からCPUに対し割り込みが発生され、最後の3
2ビット・ワードがプレーヤ・バス上に順次シフト出力
され、新たな32ビットのデータがシフト入力される。
尚、シフト入力されたデータは、次のフィールドまで読
まれることはなく、そしてその時には、そのデータが適
用されるフィールドは既に処理されているので、無用と
なる。
【0035】シフトの方向は、最下位ビットが最初で、
最上位ビットが最後である。つまり、バス上にシフト出
力された32ビットのデータは、ビット0から31の順
番である。これは、インタフェース装置においてデータ
が受信される順序と同じである。最下位ビットが先頭で
シフトされ、おそらく先頭のビットがバスの端から外れ
る。インタフェース装置からのデータも同様に、最下位
ビットが先頭でシフトされ、おそらく後続のゼロは無視
される。
【0036】バスの初期化では、IPUは、ゼロのみを
60バイトを送出し、1行内に最低8個のゼロが読み込
まれるまで未知のデータを読み込むことができる。IP
Uは、読み込んだデータを調べて、プレーヤ・バスに接
続されている装置の性質を判断する。従って、プレーヤ
・バス10上のインタフェース装置は、全てゼロのコマ
ンドを、無害なものか初期化の要求として待たなければ
ならない。バスの分析結果から、それ取り付けられてい
るインタフェース装置が判定されると、システム100
において実行中のソフトウェアは、プレーヤ・バス10
が用いる入出力データのフォーマットを構成することが
できるようになる。
【0037】再び図2を参照すると、データ・バス10
は、標準の10ピンDメス・コネクタ20に接続されて
いる。このコネクタの信号線のうち9本が使用され(1
0本目は、2重化するためのデジタル接地の可能性があ
る)、概ね次の条件下で動作する。Vcc線28の最大
電流は、250mAである。左右の音声信号の負荷抵抗は
100Kオーム以上である。データ入力線26は、負荷
インピーダンスが約470Kオーム、負荷容量が約10
0pFである。データ出力線25の駆動インピーダンス
は、10Kオームである。クロック信号は、スルーレー
ト制御され、低インピーダンス・ドライバを持つ。デジ
タル・データ信号は、10Kオームの高インピーダンス
・ドライバによって駆動され、そのドライバ近くの高容
量負荷(最小100pf、最大300pf)で終端され
る(図4に示す)。これにより、約2msから6msの
間の立ち上がり時間および立ち下がり時間を設定するこ
とになる。クロック信号の変化は、走査線の開始時には
高く、走査線の開始のための水平同期に関連する。クロ
ックは、丁度正しいデータ・ビット数(に1を加えたも
の)に対する変化であり、転送過程の終了時には、低く
なったままである。
【0038】クロック信号は、システム100において
強く生成され、バッファ処理することなく各インタフェ
ース装置を通過する(図4に示した)。このようにする
ことにより、プレーヤ・バス10上の各インタフェース
装置に、水平および垂直同期に対する有効なタイミング
関係を与える。クロック信号は、音声/画像プロセッサ
140のビデオ・タイミングから生成される。音声信号
は、高インピーダンス(600オームのドライバ)であ
り、音響機能をサポートするプレーヤ装置の小規模増幅
器を駆動するものである。
【0039】図3は、複数の独立したインタフェース装
置を示す仮説的なプレーヤ・バスである。プレーヤ・バ
ス10の構成および図3に示した装置は、任意であり、
所望のインタフェース次第である。図3に示した装置
は、単に異なる種類の装置の例として提示したに過ぎ
ず、決して、本発明を図示した装置に制限するものでは
ない。図示した装置には、キーパッド14、ジョイステ
ィック15、ハンド・ヘルド・ユニット11とそれに対
応するイヤフォン11aと立体メガネ11b、IRポッ
ド16、およびゲーム記憶カード17が含まれる。IR
リンク16は、無線データ送受信機として機能するの
で、例えばテレビ・スタンドとコーヒー・テーブルとの
間でバス内の分離が可能となるため、室内を邪魔されず
に歩き回ることができる。立体メガネ11bとゲーム記
憶装置17との間にIRリンク16を示したが、これは
何処に置いてもよく、通常はプレーヤ・バス10のヘッ
ドに向けておく。IRリンクによるデータ転送は、周知
のとおり、IR(赤外線)の有無を用いて2進論理状態
を表すものである。尚、本実施例では、音声信号はIR
リンクで送信しないので、下流の装置は音声信号を受信
しない。
【0040】ゲーム記憶装置ユニット17は、基本的に
メモリ・ユニットであり、参加者がプレー中のゲームの
現在の状態を記憶しておき、中止したところから後でゲ
ームを続けられるようにするために使用するものであ
る。ユニット17は、メモリを備えて、それに現在のゲ
ーム状態を格納する場合もあり、またユニット17から
離れたフロッピィ・ディスク、メモリ・カードまたはそ
の他のメモリ装置にゲームの状態を転送する機構を持つ
場合もある。特に、メモリ・カードでは、ゲームの状態
を記憶しておけば、別の機械で続きを行うことができ
る。また、プレーヤ・バス10に追加可能な別のタイプ
のインタフェース装置を表すために、不定のインタフェ
ース装置18を設けてある。
【0041】尚、以上の装置は、システム100の外部
にプレーヤ・バス10に沿って示したが、一部の装置、
例えばIRリンク、CDプレーヤ遠隔操作用受信機、ま
たは前面パネル・スイッチ/表示システムなどをシステ
ム100の筺体に入れシステム100の内部のプレーヤ
・バス10経路に組み込むことも考えられる。このよう
な装置とその他のプレーヤ・バス装置との間には動作上
の相違は全くない。
【0042】以上の構造により、フィールド毎に448
ビット転送することができ、装置一台につき最小ビット
転送量は、8ビットであるから、このバスには最大約5
6台の装置を一度に接続することができる。この数は、
データ転送に8ビット以上を用いるような装置に対して
は、小さくなる。最大容量のプレーヤ・バス10に対す
る仮想的な装置構成は、ジョイスティック(8×8ビッ
ト)8個、銃(8×32ビット)8個、メガネ(8×8
ビット)8個、および遠隔操縦のモータ付き攻撃車(8
×8ビット)8台である。インタフェース装置について
任意のグループを概念的に説明したので、これらの装置
の一部とプレーヤ・バス10との間の物理的接続の説明
に続き、初期化過程の説明を行う。
【0043】初期化と装置の識別は、プレーヤ・バス1
0の正しい動作にとって重要であり、一般に次のように
機能する。プレーヤ装置は、それぞれの応答データ中に
識別符号が埋め込まれている。識別符号は、システム中
のソフトウェアによって、特定された装置に対する入出
力ビットの数に割り当てられる。識別符号は、埋め込ま
れているので、初期化時にも、通常動作中にデータが読
み込まれたときにも、システム100によって受信され
る。このようにして、初期化をし直したり、既に接続さ
れている装置に悪影響を及ぼしたりすることなくシステ
ムを再編成(装置の追加または削除)することができ
る。
【0044】初期化の過程で、一連のゼロがシステム1
00からシフト出力される。プレーヤ装置の全てにとっ
て必要なことは、ゼロの連続を初期化として見るか、ま
たは無視することである。このデータがシフト出力され
るにともない、ロード信号の期間中に各装置からロード
され、識別符号とおそらくはデータも含むデータ列は、
シフト入力される。バス上にシフトされたゼロの列は、
主として無害なデータとして機能し、装置データがシフ
ト入力されるとともにシフト出力されるが、立体カメ
ラ、IRリンク、ロボットなどのような一部のバス装置
をリセットする働きもある。
【0045】各装置からシステム100が受信するデー
タ列の最初の4ビットは、その装置の基本的な識別符号
(IDコード)である。データ列に識別符号を埋め込む
ことは、ジョイスティック15に対しては次のように機
能する。基本的なジョイスティック15は、8ビットの
データ、即ち、上、下、右、左、スイッチ2、スイッチ
1、発射2および発射1を持つ。但し、スイッチ2、ス
イッチ1、発射2および発射1は、別の名称であった
り、異なる機能を表したりすることもある。ジョイステ
ィックが「上」と「下」を同時に示すことができないこ
とを利用すれば、基本的なジョイスティックの識別符号
は、01QQ、10QQおよび11QQである。但し、
QQは、01、10または11である。その他の装置
は、すべて00QQで始まる。何れのジョイスティック
も、ジョイスティックまたはスイッチが如何なる組み合
わせで押されても、最初の2ビットに対しては00を生
成しない。さらに、立体メガネを示すには0001を用
い、銃、ハンドル、マウスまたはキーボードを示すには
0010を用い、そして識別のために追加ビットを必要
とするその他の種類の拡張装置に対しては0011を用
いることにより、識別することができる。エスケープ機
能については、ジョイスティックに対するエスケープは
ビット列1100で示す。その他の全ての装置におい
て、エスケープ機能は、4ビットの識別符号の直後のビ
ットで示される。ゼロの文字列は、システム100の装
置への入力データの終了を示す。
【0046】図4に、ジョイスティック・インタフェー
ス装置15の略図を示す。プレーヤ・バス10を構成す
る信号線21−29は、システム100からジョイステ
ィック15のヘッダ51に入力される。これらの線上の
信号は、後述のとおり処理され、(データ入力線25を
除き)ヘッダ52により後続のインタフェース装置へと
出力接続される。標準的なジョイスティック装置であれ
ば、複数(4)個のスイッチ53およびジョイスティッ
クを備えている。このジョイスティックの関連する電気
的特徴は、参照番号54によって表され、上、下、左、
および右を含む。スイッチ53およびジョイスティック
54からの8つの信号は、前記の長周期のクロック信号
の線8と9との間の変化期間にシフト・レジスタ55に
並列にロードされる。RC時定数を備え、ロード信号が
通常のデータ転送中に活性化されて、線17で始まるの
を防ぐ。
【0047】線27のPBクロック信号が、Dラッチ5
6のプリセット入力に入力され、反転出力信号PBクロ
ック\を生成する。また、PBクロック信号は、データ
入力線25上のDATA IN信号を順次ラッチするた
めに用いられるDラッチ57および出力線26上のDA
TA OUT信号を順次ラッチするために使用されるD
ラッチ58にも入力される。PBクロック\は、シフト
・レジスタ55のクロック入力および後続の装置にデー
タを出力するDラッチ59に接続される。従って、PB
クロックの立ち上がりエッジにおいて、線25からデー
タがラッチ57にラッチされ、線26からラッチ58に
ラッチされる。PBクロックの立ち下がりエッジ(PB
クロック\の立ち上がりエッジ)において、システム1
00へのデータは、レジスタ55から順次シフト出力さ
れ、後続の装置へのデータは、ラッチ59からシフト出
力される。ラッチ56−59は、それぞれシュミット・
トリガ・クロック入力を持つ必要がある。
【0048】再びシフト・レジスタ55についていえ
ば、システム100にデータを入力する装置は、すべて
このようなレジスタを備えている。初期化終了後、シス
テム100は、バスに接続されている装置、それらの順
序、および各々が入力するビット数(シフト・レジスタ
にロードされるビット数)を知ることができる。ロード
信号の後、各シフト・レジスタには、それぞれのインタ
フェース装置からデータがロードされる。そして、全て
のシフト・レジスタからシステム100へ、データが、
1つの連続したビット流として順次シフトされる。
【0049】音声機能を支援するために、それらの装置
に、音量制御およびイヤフォン61(またはその他の聴
取装置)を備えた音声増幅器60を設けてもよい。音声
信号線21−24およびVcc線28は、図のとおりに
接続されている。音声機能については、左右とも備えて
いる(ステレオ)。しかし、ステレオである必要がない
場合、音声/画像プロセッサ140は、一方の線で第1
の音声トラック、他方の線で第2の音声トラックという
ように2つのモノラル信号を送ることができるので、二
人のプレーヤがそれぞれのゲーム状況に関連した異なる
音声トラックを聞くことができる。
【0050】図5は、立体カメラ装置11bの略図を示
す。Dラッチ66および67は、図4との関連で述べた
ラッチ56および57と同様の機能を果たす。シフト・
レジスタ65は、シフト・レジスタ55と同じ機能を果
たし、装置データおよび埋め込まれた識別符号のロード
を行う。Dラッチ68は、Dラッチ58と同じ要領でデ
ータ出力線25からの出力データを受け取る。また、立
体メガネ11bには付加的な回路(この回路の機能の説
明の後に説明する)も含まれる。
【0051】図6には、望まれる実際の立体信号を表す
図を示す。立体メガネの一実施例において、左目と右目
でそれぞれのストローブ信号に同期して修正された画像
を交互に見ることにより画像の僅かに異なる眺望を与
え、これにより三次元効果を作り出している。理想的に
は、(図5の)左目ストローブ76と右目ストローブ7
7との間の変化が方形波であることが望ましい。しか
し、実際には、立ち上がり時間および立ち下がり時間の
制限から方形波を得るのは不可能である。図6の波線
が、従来技術のストローブ信号を表す。左目と右目との
間の変化90の発生時に、適切な状態変化を示すストロ
ーブ信号が、立体メガネに送られる。変化90の後、か
なりの遅延が発生するが、これには、信号の伝播遅延お
よびメガネの視野カバーが状態を変えるのに要する時間
が含まれる。原因を同じくする遅延が変化91で発生す
る。この結果、メガネ11bにおける映し出される画像
および左右の目の動きとの間の同期性が損なわれること
になる。
【0052】図6の仕組みは、方形波の変化の発生とス
トローブ信号の生成との間に1乃至3/4程度の変化の
遅延(1周期の7/8)を加えることにより、前記の問
題を克服するものである。再び図5において、この遅延
は、2つのレジスタ70および75の使用により実現さ
れる。レジスタ70には、1変化分の遅延が含まれ、レ
ジスタ75は、カウンタの出力によってイネーブルとな
り、残りの遅延時間を引き出す。
【0053】DATA OUTラッチ68の出力は、直
列入力・並列または直列出力のシフト・レジスタ69に
入力される。データはシフトされてこのレジスタを通
り、最上位ビットの出力が線26を介して後続の装置に
シフト出力される。ロード信号の発生時に、レジスタ6
9のデータは、本質的に8ビット並列ラッチであるレジ
スタ70に並列入力される。また、ロード信号は、逆に
数えるように構成された2つのカウンタ73および74
からなるカウンタ機構もリセットする。これらのカウン
タ73および74は、PBクロック\信号によってクロ
ックが与えられ、最適な立ち上がり時間曲線(1変化未
満の)を与える計数値に達した場合、カウンタ74の出
力により、左目および右目の線76および77を介して
適切なストローブ信号を送るDラッチ・レジスタ75が
イネーブルとなる。このように、左目と右目との間で最
適な変化を行うストローブ信号が与えられる。各変化に
対するストローブは、殆ど完全に1周期遅れて始まる
が、この遅延時間は、左右の目の変化の交互性ゆえに、
幾らでも問題ない。
【0054】尚、注意すべき事であるが、三次元モード
で動作させる代わりに、1つの立体メガネの左右の目を
共にフィールド0に同期させるとともに、別の立体メガ
ネの左右の目を共にフィールド1に同期させて、フィー
ルド1に投影されるものとは異なる画像をフィールド0
に投影することも可能である。これにより、二人のプレ
ーヤが、例えばそれぞれの機体の操縦席から異なる画像
を見ることができるようになる。
【0055】また、立体メガネ11bは、音声増幅器8
0およびイヤフォン81を備えて音声機能をサポートし
てもよい。その他の装置についても、銃またはその他の
種類のポインティング装置を備えることが考えられる。
銃は、基本的には、高輝度の光を検出する光電セルであ
る。モニタ画面上で電子ビームが左右および下方に走査
されるにつれ、その瞬間にビームが入射している画素に
最大輝度の光が生成される。従来技術の装置では、ビー
ムが当たっている位置(電子ビームがモニタ上に入射し
ている位置)を正確に判断することは困難であった。こ
の問題の克服方法を説明する。
【0056】図1と2を参照すると、プレーヤ・バス1
0で使用される銃93は、プレーヤ・バス・クロック2
7によるV同期およびH同期を備えている。銃がH同期
を受信することにより、銃は、それが最大輝度の点を検
出したときに、それが位置する線を正確に知ることがで
きる。さらに、当分野で周知の技法を用いて、カウンタ
または類似の装置を銃に備えて、銃が電子ビームを検出
した線に沿った正確な点を示す水平走査線に沿った計数
を与える。このようにして、銃が水平および垂直の指示
を生成するので、従来技術の装置では得られない高水準
の正確さが得られる。
【0057】尚、本発明は特定の実施例との関係で説明
してきたが、さらに修正が可能である。本出願は、その
原理に概ね従う変更、使用および改造を何れも包含する
ものであり、本発明が関係する技術において周知または
習慣の慣例に属するか、以上述べた本質的特徴に該当し
うるか、または本発明および請求項の制限の範囲に当た
るような本開示からの逸脱は何れも本出願に含まれる。
【図面の簡単な説明】
【図1】一般家庭用マルチ・メディア・システムのブロ
ック図である。
【図2】図1の一般家庭用マルチ・メディア・システム
に組み込まれる本発明の外部バスの好ましい実施例の略
ブロック図である。
【図3】本外部バス上のインタフェース装置の仮説上の
構造の図である。
【図4’】本外部バスへの接続を例示する任意のインタ
フェース装置の略ブロック図(左側部分)である。
【図4”】本外部バスへの接続を例示する任意のインタ
フェース装置の略ブロック図(右側部分)である。
【図5’】立体メガネ・インタフェース装置の略図(左
側部分)である。
【図5”】立体メガネ・インタフェース装置の略図(右
側部分)である。
【図6】図5の装置に関するタイミング関係を示す図で
ある。
【符号の説明】
10 プレーヤ・バス 15 ジョイスティック 100 マルチ・メディア・コンピュータ 110 IPU 115 アドレス操作部 120 システムメモリ 140 音声/画像プロセッサ 160 表示ユニット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04N 13/04 H04N 13/04 (72)発明者 プラット ディヴィッド チャンドラー アメリカ合衆国 カリフォルニア州 94043 マウンテン ヴィュー バーゴイ ン ストリート 1095 (72)発明者 ミカール ロバート ジョセフ アメリカ合衆国 カリフォルニア州 94303 レッドウッド シティー ゲーリ プレイス 25

Claims (31)

    【特許請求の範囲】
  1. 【請求項1】 クロック信号を供給するベースシステム
    と共に使用するユーザーインターフェース装置におい
    て、 第1、第2直列データ入力と、第1、第2直列データ出
    力とを有する第1回路を備え、該第1回路は、前記クロ
    ック信号の第1の所定のイベントに応答して第1直列デ
    ータ入力からデータを読み、前記クロック信号の前記第
    1の所定のイベントに応答して第1直列データ出力を更
    新し、該第1回路は、前記第1の所定のイベントと異な
    る前記クロック信号の第2の所定のイベントに応答して
    第2直列データ入力からデータを読み、前記クロック信
    号の前記第2の所定のイベントに応答して第2直列デー
    タ出力を更新し、 前記第1直列データ入力に接続する第1リード線と、前
    記第2直列データ出力に接続する第2リード線と、前記
    クロック信号を伝播する第3リード線を含む第1コネク
    ターハウジング、及び、 前記第2直列データ入力に接続する第1リード線と、前
    記第1直列データ出力に接続する第2のリード線とを含
    む第2コネクターハウジング、を備えることを特徴とす
    る装置。
  2. 【請求項2】 前記クロック信号は、各々が複数の画素
    を有する複数のラインからなるビデオ表示装置に投影さ
    れた画像の水平同期を表す水平同期信号を備え、さら
    に、 特定の画素の相対的光強度に応答する信号を受信する手
    段、 前記水平同期信号から前記特定の画素を含むラインを求
    める手段、及び、 前記特定の画素を含む前記ラインに沿って、前記特定の
    画素の相対的位置を求める手段、を備えることを特徴と
    する請求項1記載の装置。
  3. 【請求項3】 前記第2コネクターは、前記クロック信
    号を伝播する第3リード線を備えることを特徴とする請
    求項1記載の装置。
  4. 【請求項4】 前記第1コネクターは、音声信号を伝播
    する第4リード線を備え、前記装置はさらに、前記音声
    信号に応答する信号をスピーカーに接続するコネクター
    を備えることを特徴とする請求項1記載の装置。
  5. 【請求項5】 第1と第2の論理レベルの間を交互に変
    るクロック信号を供給するベースシステムと共に使用す
    るユーザーインターフェース装置において、 第1、第2直列データ入力と、第1、第2直列データ出
    力とを有する第1回路を備え、該第1回路は、前記クロ
    ック信号の第1論理レベルから第2論理レベルへの第1
    エッジ状変化に応答して第1直列データ入力からデータ
    を読み、前記第1エッジ状変化に応答して第1直列デー
    タ出力を更新し、該第1回路はさらに、前記クロック信
    号の第2論理レベルから第1論理レベルへの第2エッジ
    状変化に応答して第2直列データ入力からデータを読
    み、前記第2エッジ状変化に応答して第2直列データ出
    力を更新し、 少なくとも1つのハウジングを有するコネクター装置を
    備え、該コネクター装置は、前記第1直列データ入力に
    接続する第1リード線と、前記第1直列データ出力に接
    続する第2リード線と、前記第2直列データ入力に接続
    する第3リード線と、前記第2直列データ出力に接続す
    る第4リード線と、前記クロック信号を伝播する第5リ
    ード線とを含む、ことを特徴とする装置。
  6. 【請求項6】 前記コネクター装置は、 前記第1、第4、第5リード線を含む第1コネクターハ
    ウジングと、 前記第2、第3リード線、前記クロック信号を伝播する
    第6リード線を含む第2コネクターハウジングと、を備
    えることを特徴とする請求項5記載の装置。
  7. 【請求項7】 前記クロック信号は、前記交替が第1周
    波数で起こる第1周期と、前記交替が前記第1周波数と
    異なる第2周波数で起こる第2周期とを含み、 前記第1回路は、前記第2周期中に前記クロック信号に
    起こる前記第1論理レベルから前記第2論理レベルへの
    各エッジ状変化に応答して前記第1直列入力からデータ
    を読み、前記第2周期中に前記クロック信号に起こる前
    記第1論理レベルから前記第2論理レベルへの各エッジ
    状変化に応答して前記第1直列データ出力を更新し、 前記第1回路はさらに、前記第2周期中に前記クロック
    信号に起こる前記第2論理レベルから前記第1論理レベ
    ルへの各エッジ状変化に応答して前記第2直列入力から
    データを読み、前記第2周期中に前記クロック信号に起
    こる前記第2論理レベルから前記第1論理レベルへの各
    エッジ状変化に応答して前記第2直列データ出力を更新
    する、ことを特徴とする請求項5記載の装置。
  8. 【請求項8】 前記第2周波数は、前記第1周波数より
    高いことを特徴とする請求項7記載の装置。
  9. 【請求項9】 交替が第1周波数で起こる第1周期と、
    前記交替が前記第1周波数と異なる第2周波数で起こる
    第2周期とを含むクロック信号と共に使用する装置にお
    いて、 直列入力と直接出力と並列入力とを有するシフトレジス
    タと、 前記シフトレジスタに結合した弁別器とを備え、前記弁
    別器は、前記第2周期中に起こる前記クロック信号の前
    記第1論理レベルから前記第2論理レベルへの各エッジ
    状変化に応答して、前記シフトレジスタにその直列入力
    からデータをクロックさせ、前記弁別器はさらに、前記
    第1周期中に起こる前記クロック信号の前記第1論理レ
    ベルから前記第2論理レベルへの各エッジ状変化に応答
    して、前記シフトレジスタにその並列入力からデータを
    クロック制御して入力させることを特徴とする装置。
  10. 【請求項10】 前記第2周波数は、前記第1周波数よ
    り高いことを特徴とする請求項9記載の装置。
  11. 【請求項11】 少なくとも1つのハウジングを有する
    コネクター装置を備え、前記コネクター装置は、前記シ
    フトレジスタの直列入力に接続する第1リード線と、前
    記シフトレジスタの直列出力に接続する第2のリード線
    と、前記クロック信号を伝播する第3のリード線とを備
    えることを特徴とする請求項9記載の装置。
  12. 【請求項12】 第2直列入力と第2直列出力とを有す
    る回路を備え、前記回路は、前記第2周期の間に起こる
    前記クロック信号の特定のエッジ状変化に応答して前記
    第2直列データ入力からデータを読み、前記クロック信
    号の特定のエッジ状変化に応答して前記第2直列出力を
    更新し、 前記コネクター装置は、 前記シフトレジスタの直列入力に接続する前記第1リー
    ド線と、前記第2直列出力に接続するリード線と、前記
    クロック信号を伝播する前記第3リード線とを含む第1
    ハウジング、及び、 前記第1直列入力に接続するリード線と、前記シフトレ
    ジスタの直列出力に接続する前記第2リード線と、前記
    クロック信号を伝播するリード線とを含む第2ハウジン
    グ、を備えることを特徴とする請求項11記載の装置。
  13. 【請求項13】 前記シフトレジスタは、前記クロック
    信号を受信するため結合したクロック入力を有し、さら
    にロードイネーブル入力を有し、前記シフトレジスタ
    は、前記ロードイネーブル入力が表明されている間に起
    こる、前記クロック信号の前記第1論理レベルから前記
    第2論理レベルへの各エッジ状変化に応答して前記並列
    入力からデータをロードし、 前記弁別器は、前記第1周期中に起こる、前記クロック
    信号の前記第1論理レベルから前記第2論理レベルへの
    各エッジ状変化の間に前記ロードイネーブル入力を表明
    する、ことを特徴とする請求項9記載の装置。
  14. 【請求項14】 前記弁別器は、前記クロック信号を受
    信するため結合し、前記ロードイネーブル入力に結合し
    た出力を有するローパスフィルターを備えることを特徴
    とする請求項13記載の装置。
  15. 【請求項15】 前記クロック信号の前記第1、第2周
    期は、前記ビデオ表示装置の垂直帰線周期に同期して前
    記クロック信号中で交替することを特徴とする請求項9
    記載の装置。
  16. 【請求項16】 前記第2周期中の前記クロック信号に
    起こる前記エッジ状変化の各4つのうちの1つは、前記
    ビデオ表示装置の水平帰線周期に同期して起こることを
    特徴とする請求項15記載の装置。
  17. 【請求項17】 クロック信号を供給するベースシステ
    ムと共に使用するユーザーインターフェース装置におい
    て、 第1、第2直列データ入力と、第1、第2直列データ出
    力とを有する第1回路を備え、該第1回路は、前記クロ
    ック信号の第1の所定のイベントに応答して第1直列デ
    ータ入力からデータを読み、前記クロック信号の前記第
    1の所定のイベントに応答して第1直列データ出力を更
    新し、該第1回路は、前記第1の所定のイベントと異な
    る前記クロック信号の第2の所定のイベントに応答して
    第2直列データ入力からデータを読み、前記クロック信
    号の前記第2の所定のイベントに応答して第2直列デー
    タ出力を更新し、 少なくとも1つのハウジングを有するコネクター装置を
    備え、該コネクター装置は、前記第1直列データ入力に
    接続する第1リード線と、前記第1直列データ出力に接
    続する第2リード線と、前記第2直列データ入力に接続
    する第3リード線と、前記第2直列データ出力に接続す
    る第4リード線と、前記クロック信号を伝播する第5リ
    ード線とを含み、 前記コネクタ装置の前記第1リード線が高論理レベルに
    駆動されなければ、前記第1データ入力を低論理レベル
    に引張るため結合したプルダウン部品、を備えることを
    特徴とする装置。
  18. 【請求項18】 異なる垂直位置に、各々が複数の画素
    位置を有する複数の水平走査線を有し、前記画素位置の
    周期的走査を行うビデオ表示装置と共に使用する装置で
    あって、さらに第1と第2論理レベルの間を各前記走査
    の初めに第1周波数で、各前記走査のその後に前記第1
    周波数と異なる第2周波数で交替するクロック信号と共
    に使用する装置において、 前記ビデオ表示装置に向けられる光検知デバイス、 前記クロック信号に応答して走査線を計数するため結合
    した走査線カウンター、及び、 前記走査線の1つ内の画素位置を計数するため結合した
    画素カウンター、を備え、 前記走査がこのような走査線と画素の位置に到達したと
    前記光検知デバイスが検知したとき、前記走査線カウン
    ターと前記画素カウンターとは、前記光検知デバイスが
    向けられた前記走査線と画素の位置を示すことを特徴と
    する装置。
  19. 【請求項19】 前記装置は銃の外観を有することを特
    徴とする請求項18記載の装置。
  20. 【請求項20】 前記第2周波数は、前記第1周波数よ
    り高いことを特徴とする請求項18記載の装置。
  21. 【請求項21】 クロック信号を供給するベースシステ
    ムと共に使用し、制御データに応答して左目カバーと右
    目カバーとを有する立体メガメを制御する装置におい
    て、 装置制御データ入力、 前記立体メガネに結合した装置制御データ出力、 前記装置制御データ入力に結合したデータ入力を有し、
    前記クロック信号の所定のイベントに応答して第1回路
    の前記データ入力からデータを読取り、前記クロック信
    号の前記所定のイベントに応答して前記第1回路の前記
    データ出力を更新する第1回路、 前記第1回路の前記データ出力に結合したデータ入力
    と、データ出力とを有し、前記クロック信号の第2の所
    定のイベントに応答して第2回路の前記データ入力から
    データを読取り、前記クロック信号の前記第2の所定の
    イベントに応答して前記第2回路の前記データ出力を更
    新する第2回路、及び、 前記第2回路の前記データ出力に結合したデータ入力
    と、データ出力とを有し、ロード信号に応答して第3回
    路の前記データ入力からデータを読取り、前記ロード信
    号に応答して前記第3回路の前記データ出力を更新する
    第3回路、を備え、前記第3回路の前記データ出力は、
    前記装置の制御データ出力に結合し、 前記クロック信号の前記第2の所定のイベントに応答し
    てクリアーされ、前記クロック信号の前記第1の所定の
    イベントに応答し、前記クロック信号の前記第1の所定
    のイベントの特定の数の後に前記ロード信号を発生する
    計数デバイスを備えることを特徴とする装置。
  22. 【請求項22】 前記ロード信号は、前記ビデオ表示装
    置に投影される画像の第1フィールドと同期することを
    特徴とする請求項21記載の装置。
  23. 【請求項23】 前記ロード信号は、さらに前記ビデオ
    表示装置に投影される画像の第2フィールドと同期する
    ことを特徴とする請求項22記載の装置。
  24. 【請求項24】 前記制御データは、左ストローブ信号
    と右ストローブ信号とからなり、前記立体メガネは、前
    記左ストローブ信号の所定のイベントに応答して開く左
    目カバーと、前記右ストローブ信号の所定のイベントに
    応答して開く右目カバーとを有することを特徴とする請
    求項21記載の装置。
  25. 【請求項25】 周期的に異なる画像フィールドを表示
    するビデオ表示装置と共に使用する装置において、 左ストローブ信号に応答して開く左目カバーと、右スト
    ローブ信号に応答して開く右目カバーとを有する立体メ
    ガネ、及び、 前記立体メガネに結合し、第1画像フィールドが表示さ
    れているときのみ前記左目カバーが開き、第2画像フィ
    ールドが表示されているときのみ前記右目カバーが開く
    ように同期した前記左ストローブ信号と前記右ストロー
    ブ信号とを発生する制御手段、を備えることを特徴とす
    る装置。
  26. 【請求項26】 前記制御手段はさらに、 制御データを供給するデータソース、 クロック信号を提供するクロックソース、 前記データソースに結合した装置制御データ入力、 前記立体メガネに結合した装置制御データ出力、 前記装置制御データ入力に結合したデータ入力を有し、
    前記クロック信号の所定のイベントに応答して第1回路
    の前記データ入力からデータを読取り、前記クロック信
    号の前記所定のイベントに応答して前記第1回路の前記
    データ出力を更新する第1回路、 前記第1回路の前記データ出力に結合したデータ入力
    と、データ出力とを有し、前記クロック信号の第2の所
    定のイベントに応答して第2回路の前記データ入力から
    データを読取り、前記クロック信号の前記第2の所定の
    イベントに応答して前記第2回路の前記データ出力を更
    新する第2回路、 前記第2回路の前記データ出力に結合したデータ入力
    と、データ出力とを有し、ロード信号に応答して第3回
    路の前記データ入力からデータを読取り、前記ロード信
    号に応答して前記第3回路の前記データ出力を更新する
    第3回路、 前記クロック信号の前記第2の所定のイベントに応答し
    てクリアーされ、前記クロック信号の前記第1の所定の
    イベントに応答し、前記クロック信号の前記第1の所定
    のイベントの特定の数の後に前記ロード信号を発生する
    計数デバイス、を備えることを特徴とする請求項25記
    載の装置。
  27. 【請求項27】 システムメモリと、クロックソース
    と、複数のバスデバイスとを有するシステムでデータを
    転送する方法であって、各々の前記バスデバイスは、ク
    ロック入力と、前記クロック入力の第1の所定のイベン
    トに応答してデータを記憶する第1メモリと、前記第1
    メモリの入力を第1データソースと接続する第1コネク
    ターと、前記第1メモリの出力をデータの第1レシーバ
    ーと接続する第2コネクターとを有する方法において、 第1対話型インターフェース装置の前記第1コネクター
    を前記システムメモリに接続し、 第2対話型インターフェース装置の前記第2コネクター
    を前記第1対話型インターフェース装置の前記第2コネ
    クターに接続し、 前記クロックソースを前記第1対話型インターフェース
    装置と前記第2対話型インターフェース装置のクロック
    入力に接続し、 前記クロックソースにおいて第1の所定の信号を発生
    し、 前記クロックソースにおいて第1の所定の信号を繰り返
    す、ことを特徴とする方法。
  28. 【請求項28】 各々のバスデバイスは、さらに前記ク
    ロック入力で第2の所定のイベントに応答してデータを
    記憶する第2メモリと、前記第2メモリの入力を第2デ
    ータソースと接続する第3コネクターと、前記第2メモ
    リの出力を第2データレシーバーと接続する第4コネク
    ターとを有する方法において、 第1対話型インターフェース装置の前記第4コネクター
    を前記システムメモリに接続し、 第2対話型インターフェース装置の前記第4コネクター
    を前記第1対話型インターフェース装置の前記第3コネ
    クターに接続し、 前記クロックソースにおいて第2の所定の信号を発生
    し、 前記クロックソースにおいて第2の所定の信号を繰り返
    す、 ことを特徴とする請求項27記載の方法。
  29. 【請求項29】 前記システムがさらに、垂直同期を有
    する表示装置上に投影されるビデオ画像を備え、前記第
    1の所定の信号を発生するステップは、 前記第1の所定の信号を前記表示装置の垂直同期と同期
    して発生することからなり、 前記第1の所定の信号を繰り返すステップは、 前記第1の所定の信号を前記表示装置の垂直同期と同期
    して発生することからなることを特徴とする請求項27
    記載の方法。
  30. 【請求項30】 前記第2の所定の信号を発生するステ
    ップは、 前記第2の所定の信号を前記表示装置の垂直同期と同期
    して発生することからなり、 前記第2の所定の信号を繰り返すステップは、 前記第2の所定の信号を前記表示装置の垂直同期と同期
    して発生することからなることを特徴とする請求項29
    記載の方法。
  31. 【請求項31】 前記第1の所定の信号を発生するステ
    ップは、前記第2の所定の信号を発生するステップより
    前に起こり、前記第1の所定の信号を繰り返すステップ
    は、前記第2の所定の信号を発生するステップの後で、
    前記第2の所定の信号を繰り返すステップの前に行われ
    ることを特徴とする請求項30記載の方法。
JP2001053878A 2001-02-28 2001-02-28 ユーザーインターフェース装置 Pending JP2001333084A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001053878A JP2001333084A (ja) 2001-02-28 2001-02-28 ユーザーインターフェース装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001053878A JP2001333084A (ja) 2001-02-28 2001-02-28 ユーザーインターフェース装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP51101194A Division JP3293826B2 (ja) 1992-11-02 1992-11-02 プレーヤ・バス装置およびその方法

Publications (1)

Publication Number Publication Date
JP2001333084A true JP2001333084A (ja) 2001-11-30

Family

ID=18914293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001053878A Pending JP2001333084A (ja) 2001-02-28 2001-02-28 ユーザーインターフェース装置

Country Status (1)

Country Link
JP (1) JP2001333084A (ja)

Similar Documents

Publication Publication Date Title
US6811489B1 (en) Controller interface for a graphics system
US6867781B1 (en) Graphics pipeline token synchronization
US6306039B1 (en) Communicative game system
US7905779B2 (en) Video game including effects for providing different first person experiences of the same video game world and a storage medium storing software for the video game
EP0684059B1 (en) Method and apparatus for the display of video images
CN102968183B (zh) 具有辅助触摸控制器的内容系统
US6609977B1 (en) External interfaces for a 3D graphics system
JP4822553B2 (ja) ゲーム装置、ゲームプログラム、コンピュータ読み取り可能な情報記憶媒体、ゲームシステムおよびゲーム処理方法
US7976392B2 (en) External interfaces for a 3D graphics system
KR960018998A (ko) 대화식 컴퓨터 게임기
US5892974A (en) System for sub-data processor identifies the peripheral from supplied identification data and supplies data indicative of the kind of peripheral to main data processor
WO1994028507A1 (en) Image processing device and method
US5499146A (en) Method and apparatus for recording images for a virtual reality system
US5577180A (en) Zone data streaming for 3-dimensional video environment
JPH0630687B2 (ja) ビデオゲ−ム装置
JP3293826B2 (ja) プレーヤ・バス装置およびその方法
US8570330B2 (en) Image processing device, image processing method and information storage medium
JP2001333084A (ja) ユーザーインターフェース装置
GB1571291A (en) Tv game apparatus
JPH06165879A (ja) テレビゲーム装置
US20020029388A1 (en) Interactive toy system
JP2002306849A (ja) 電子ゲーム装置
JP4008119B2 (ja) 位置特定装置および位置特定プログラムを記録した記録媒体
JP3491754B2 (ja) ゲーム装置、ゲーム画面の表示方法及びプログラム
CN117950491A (zh) 元宇宙影音系统、控制方法、电子设备及存储介质

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040608

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050309

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050315

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050409