JP2001320547A - 密着型センサ - Google Patents

密着型センサ

Info

Publication number
JP2001320547A
JP2001320547A JP2000135239A JP2000135239A JP2001320547A JP 2001320547 A JP2001320547 A JP 2001320547A JP 2000135239 A JP2000135239 A JP 2000135239A JP 2000135239 A JP2000135239 A JP 2000135239A JP 2001320547 A JP2001320547 A JP 2001320547A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
light
sensor
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000135239A
Other languages
English (en)
Other versions
JP4197217B2 (ja
Inventor
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000135239A priority Critical patent/JP4197217B2/ja
Priority to US09/849,975 priority patent/US20010038065A1/en
Publication of JP2001320547A publication Critical patent/JP2001320547A/ja
Priority to US11/053,852 priority patent/US7279673B2/en
Application granted granted Critical
Publication of JP4197217B2 publication Critical patent/JP4197217B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14645Colour imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Facsimile Heads (AREA)
  • Image Input (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】 光利用効率を高めた密着型センサを提供す
る。 【解決手段】 センサ回路部と照明窓部を有する密着型
センサにおいて、照明窓を複数配置し、照明窓の位置と
大きさを、光源として利用するLCDの開口部の位置と
大きさに合わせることを特徴とする密着型センサ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本願発明は、密着型センサに
関する。より詳細には、ガラス基板上にTFTを用いて
形成されるMOS型センサ装置に関する。
【0002】
【従来の技術】近年、パソコン等の情報機器が広く普及
し、様々な情報を電子情報としてパソコンなどに読み込
みたいという要求が高くなっている。そのため、従来の
銀塩カメラに代わるものとしてデジタルスチルカメラ
が、また、紙などに印刷されたものを読み取るための手
段としてスキャナが、大きく注目されている。
【0003】デジタルスチルカメラでは、イメージセン
サ部の画素が2次元に配列されたエリアセンサが用いら
れている。スキャナやコピー機などでは、イメージセン
サ部の画素が1次元に配列されたラインセンサが用いら
れている。
【0004】スキャナは、一般的に、読み取り方式によ
って、大きく3つに分類することが出来る。すなわち、
(1)シートフィード型、(2)フラットベッド型、
(3)ペン型(ハンディ型)、の3つに大まかに分類で
きる。(1)シートフィード型は、スキャナのイメージ
センサ部を固定し、原稿を紙送りで移動させて読み取る
方式である。(2)フラットベッド型は、原稿をガラス
の上に固定し、ガラスの下でイメージセンサ部を移動さ
せて読み取る方式である。(3)ペン型は、イメージセ
ンサ部を原稿の上で操作者が移動させて読み取る方式で
ある。このように、スキャナでは、ラインセンサを用い
ることが多い。
【0005】以上の3つのスキャナのタイプでは、用い
る光学系もほぼ決まっている。(2)フラットベッド型
のスキャナでは、精密に画像を読みとるため、縮小型光
学系を採用する事が多い。縮小型光学系で用いるレンズ
は、焦点距離が長いため、読み取り対象物とイメージセ
ンサ部の距離が長くなり、装置が大型化してしまう。
【0006】(1)シートフィード型や(3)ペン型
(ハンディ型)では、装置を小型化する必要がある。そ
のため、光学系も、それに見合ったものを採用されてい
る。つまり、密着型光学系を採用することが多い。密着
型光学系では、イメージセンサと読み取り対象物の間
に、ロッドレンズアレイを配置する。ロッドレンズアレ
イは、分布屈折率型の棒状のレンズをたくさん束ねたも
のである。ロッドレンズアレイは、1対1で結像し、読
み取り対象物とイメージセンサ部の距離は、縮小型光学
系よりも短い。
【0007】読み取り対象物とイメージセンサ部の距離
をさらに短くし、機器のさらなる小型化をねらった光学
系としては、完全密着型がある。これは、読み取り対象
物とイメージセンサ部の間にレンズを配置することな
く、密着させて読みとる光学系である。読み取り対象物
とイメージセンサ部の間には、保護膜や薄い保護ガラ
ス、光ファイバプレートなどが配置される。光ファイバ
プレートは、光ファイバをたくさん束ねて、プレート状
にスライスしたものである。
【0008】日経エレクトロニクス:1989.4.3(no.47
0):p159(ファクシミリに浸透する密着イメージセン
サ、使いやすさを武器に縮小型を駆逐するか)には、上
記の光学系の分類が紹介されている。日経エレクトロニ
クス:1989.11.13(no.486):p122(ファクシミリの密着
センサ向けにプラスチック製レンズアレイ量産)には、
分布屈折率型レンズを用いたロッドレンズアレイについ
て、紹介されている。日経エレクトロニクス:1990.2.1
9(no.493):p112(完全密着型のCdS-CdSeイメージセン
サを開発)には、完全密着型の例が紹介されている。日
経エレクトロニクス:1992.9.14(no.563):p80(マルチ
チップ方式の完全密着型イメージセンサを開発)には、
光ファイバプレートを用いた完全密着型の例が紹介され
ている。
【0009】イメージセンサ素子としては、CCD型や単
結晶CMOS型のセンサが多く使用されている。これらの素
子を用いて、密着型光学系を採用したときの断面図を、
図2に示す。CCD型(CMOS型)のイメージセンサ10001の上
には、ロッドレンズアレイなどの光学系10002が配置さ
れている。これは、原稿上の画像がイメージセンサ1000
1上に映し出されるようにするために用いられる。像の
関係は、等倍系である。光源10003は、読み取り対象物1
0004に光を照射できるような位置に配置されている。用
いられる光源の種類は、LEDや蛍光灯などが用いられ
る。そして、最上部にガラス10005が配置されている。
読み取り対象物10004はガラス10005の上に配置する。動
作については以下の通りである。まず、光源10003を出
た光は、ガラス10005を通って原稿に入射する。そして
その光は読み取り対象物10004で反射され、ガラス10005
を通って、光学系10002に入射する。光学系10002に入射
した光は、イメージセンサ10001に入射し、そこで光電
変換される。そして、電気に変換された信号は、外に読
み出される。イメージセンサで一列分の信号を読み取っ
た後、スキャナ10006を移動し、再び同様の動作を繰り
返す。
【0010】別のイメージセンサ素子を用いたものとし
ては、ガラス上にa-Siやp-Siなどを使って、TFTやフォ
トダイオードなどを作成したセンサがある。これらの素
子を用いて、完全密着型光学系を採用したときのライン
センサの断面図を、図3に示す。完全密着型では、読み
取り対象物304に効率よく光を照射する必要がある。よ
って、基板自体が透明である方がよい。そのため、完全
密着型では、光を通さない単結晶基板ではなく、透明な
ガラスを用いることが多い。図3では、ガラス305に、受
光部306が形成されていて、受光部306近辺には、光を通
すための照明窓307が形成されている。光源303から出た
光は、ガラス305の裏面から入射し、照明窓307を通り、
光学系302を通り、読み取り対象物304に入射する。読み
取り対象物304に入射した光は、反射され、再び光学系3
02を通り、受光部306に入射する。照明窓307以外の部分
には、ガラス305の裏面から入射する光の影響を受けな
いようにするため、ガラス305と受光部306の間に遮光膜
が形成されていることが多い。
【0011】図4には、ガラス上に作成されたセンサの
画素の上から見た図を示す。図4(A)では、1画素分の受
光部306の中心に、1個の照明窓307が配置されている。
図4(B)では、1画素分の受光部306の隣に、1個の照明
窓307が配置されている。これらは、日経エレクトロニ
クス:1989.4.3(no.470):p159(ファクシミリに浸透す
る密着イメージセンサ、使いやすさを武器に縮小型を駆
逐するか)にも掲載されている。このように、従来は、
1個の画素には、照明窓は1個だけ配置されていた。
【0012】図5には、1個分の画素の簡単な構成図を
示す。図5(A)では、照明窓307が1個あり、その隣に
は、光電変換を行う受光部306がある。その下には、画
素を選択したり、受光部306をリセットしたり、受光部3
06で生じた信号を増幅したりするため、スイッチ用トラ
ンジスタ、リセット用トランジスタ、増幅用トランジス
タなどの回路部502が配置されている。受光部306と回路
部502を合わせて、センサ回路部と呼ぶことにする。つ
まり、1つの画素501は、センサ回路部と照明窓部307に
より構成されており、画素501が複数配置されて、ライ
ンセンサやエリアセンサが構成される。
【0013】図5(B)は、図5(A)と基本的には同じである
が、受光部306と回路部502が重なって配置されている場
合での構成図である。照明窓307は、光を通す必要があ
るため、透明であることが必要である。よって、照明窓
307と回路部502が重なって配置されることはない。一
方、受光部306や回路部502は、その様な制約がないた
め、重ねて配置することが出来る。
【0014】これまでは、ラインセンサを用いた場合に
ついて述べてきた。しかしながら、ラインセンサで2次
元の読み取り対象物を読みとる場合、センサ、あるい
は、読み取り対象物を動かす必要がある。そのため、装
置が大きくなったり、読み取り速度が遅くなったり、機
械的強度が弱くなったりしてしまう。そこで、画素を2
次元に配列した密着型のエリアセンサも研究されてい
る。読み取り対象物に光を当てるために、基板は光を通
す必要があるため、透明なもの、例えば、ガラスである
ことが必要になる。エリアセンサでは、画素が2次元に
配列されているため、読み取り時に動かす必要がない。
このような密着型エリアセンサは、テレビジョン学会技
術報告:1993.3.4:p25:アモルファスシリコン2次元
イメージセンサとその応用、Jpn.J.Appli.Phys.Vol.32
(1993) pp458-461:Two-Dimensional Contact-Type Ima
ge Sensor Using Amorphous Silicon Photo-Transisto
r、などに発表されている。
【0015】また、特開平09-219823にも、密着型エリ
アセンサについて述べられており、1画素分の図、つま
り、受光部の横に照明窓が1個配置された図が掲載され
ている。このように、密着型エリアセンサでも、1個の
画素には、照明窓は1個だけ配置されていた。
【0016】次に、読み取り対象物をカラーで読みとる
場合について述べる。カラーの画像を読み込みたい場合
は、特別な手法を用いる必要がある。そのカラー化の手
法としては、大きく分けて、(a)光源切り替え方式、
(b)フィルタ切り替え方式、(c)カラーイメージセ
ンサを使う方式、の3つがある。(a)光源切り替え方
式は、3色の光源(蛍光灯、LEDなど)を順次点滅
し、モノクロイメージセンサで原稿の画像情報を順次読
み取り、赤、緑、青の信号出力を得る、というものであ
る。(b)フィルタ切り替え方式では、白色光源とモノ
クロイメージセンサの間に赤、緑、青のカラーフィルタ
を設けている。そして、フィルタを切り替えて順次読み
取り、赤、緑、青の信号出力を得る、というものであ
る。(c)カラーイメージセンサ方式は3ラインのイメ
ージセンサとカラーフィルタを1パッケージに組み込ん
だカラーイメージセンサで、色分解と読み取りを同時に
行うというものである。
【0017】次に、光電変換などを行うセンサ部につい
て、述べる。通常は、PN型のフォトダイオードを用い
て、光を電気に変換する。その他に、PIN型のダイオー
ド、アバランシェ型ダイオード、npn埋め込み型ダイオ
ード、ショットキー型ダイオード、フォトトランジスタ
などがある。その他には、X線用にフォトコンダクタ
や、赤外線用のセンサなどもある。これについては、固
体撮像素子の基礎ー電子の目のしくみ:安藤隆男、菰淵
寛仁著:日本理工出版界、に述べられている。
【0018】
【発明が解決しようとする課題】従来の照明窓307は、
1画素につき、1個配置されていた。そのため、光利用
効率が高くなく、その結果、信号も弱かった。また、照
明窓307以外の部分にも光が照射されているため、光利
用効率が高くなく、より多くの消費電力を必要としてい
た。また、光源によっては、照明窓307の全体に光が照
射されず、そのため、光利用効率が高くなく、より多く
の消費電力を必要としていた。
【0019】ここで、光利用効率について述べるため
に、まず、ランベルトの余弦則について述べる。ランベ
ルトの余弦則は、拡散面での光の反射特性について述べ
たものである。ランベルトの余弦則に従う拡散面を完全
拡散面、その拡散光を完全拡散光と呼ぶ。通常の紙は、
完全拡散面に近く、近似的に完全拡散面であるとして問
題ない。
【0020】図6に示すように、任意の方向から、入射
光601が反射面603に入射したとする。すると、反射面60
3が完全拡散面であるなら、入射した光は、あらゆる方
向に拡散して反射される。その時の反射光602の強度に
ついて述べる。まず、反射面603に対して垂直の方向、
つまり、法線あるいは垂線の方向に反射される光の強度
をI0とする。そして、反射面603の放線と反射光とのな
す角を反射角とする。反射角がθである反射光の光強度
I(θ)は、 I(θ)=I0*cosθとなる。これは、入射光が入
射する角度には依存しない。このように、反射光の光強
度が反射角の余弦を乗じたものになることを、ランベル
トの余弦則という。
【0021】なお、ここで述べた光強度とは、光のエネ
ルギーの強さのことであり、すなわち、光度、あるいは
光束のことである。輝度として考えると、完全拡散の場
合、反射面603を見る角度によって、輝度が変わらな
い、ということになる。
【0022】このように、完全拡散面では、入射光の入
射角に関わらず、反射光は、あらゆる方向に反射される
が、面の法線(垂線)方向の反射光が、最も強い光強度
を持つ。そして、反射角が大きくなるにしたがって、反
射光強度は弱くなる。通常の紙は、精度のよい近似とし
て、完全拡散面であると考えて良い。
【0023】以上のようなランベルトの余弦則を踏まえ
た上で、1画素につき、1個の照明窓が配置されている
場合の光利用効率について考える。ここでは、簡単のた
め、光学系が配置されない場合について考える。光学系
が配置されていても、同様に考えることが出来る。
【0024】図7に示すように、完全拡散面である読み
取り対象物304の上に、受光部306と照明窓307がガラス3
05に形成されている1個分の画素があるとする。照明光
は、上から照射されるものとする。照明光は、照明窓30
7部分を透過し、読み取り対象物304に到達する。
【0025】まず、受光部306の近傍の照明窓307から光
が入射した場合、読み取り対象物304での反射光は、受
光部306に入射しやすい。また、読み取り対象物304での
反射光の反射角は小さいため、ランベルトの余弦則から
分かるように、光強度が強い。つまり、読み取り対象物
304で反射された光の多くが、受光部306に入射するた
め、光利用効率は高い。
【0026】一方、受光部306の遠傍の照明窓307から光
が入射した場合、読み取り対象物304での反射光は、ほ
とんど受光部に入らず、再び照明窓307の方へ行ってし
まう。つまり、無駄になる。受光部に入る光は、大きい
反射角の光だけである。しかし、大きい反射角の光は、
ランベルトの余弦則から分かるように、光強度が小さ
い。よって、光の多くは、受光部306には入射せず、光
利用効率は低い。
【0027】次に、受光部306の受光率の位置依存性に
ついて考える。まず、照明窓307の近傍の受光部306で
は、読み取り対象物304での反射光が入射しすい。か
つ、反射角が小さいので、光強度も高い。つまり、照明
窓307の近傍の受光部306は、受光率が高い。
【0028】一方、照明窓307の遠傍の受光部306では、
読み取り対象物304での反射光が入射しにくい。また、
反射光が受光部306に入射したとしても、反射角が大き
いので、ランベルトの余弦則から分かるように、光強度
も低い。つまり、照明窓307の遠傍の受光部306は、受光
率が低い。
【0029】以上ことをまとめると次のようになる。つ
まり、大きい受光部306と大きい照明窓307を1つづつ配
置しても、実際に有効に利用されるのは、受光部306と
照明窓307の境界付近のみである。よって、照明窓307か
ら遠い場所に受光部306を配置しても無駄である。ま
た、受光部306から遠い場所に照明窓307を配置しても、
有効活用されない。つまり、大きい受光部306と大きい
照明窓307を1個づつ配置すると、光利用効率が非常に
悪い。受光部306に、あまり読み取り対象物304からの反
射光が入射しないとすると、受光部306での信号も弱く
なってしまう。その結果、センサの感度などの特性が悪
くなってしまう。
【0030】次に、光源303から出た光が、ガラス305の
裏面から入射し、照明窓307を透過する部分について考
える。光源303から出る光が、全面に照射される場合、
照明窓307以外の部分にも光が照射されてしまう。その
場合の光利用効率について考える。
【0031】図7に示すように、光は、読み取り対象物3
04の反対側から、照明窓307に照射される。そして、照
射された光は、照明窓307を透過して、読み取り対象物3
04に照射される。その光は、読み取り対象物304で反射
され、受光部306へ入射する。以上の過程において、読
み取り対象物304の反対側から、照明窓307の方に、光が
全面に照射される場合、受光部306やその他の回路部な
どのセンサ回路部にも、光は照射される(通常、照明窓
307以外の部分、例えば、受光部306や回路部には、ガラ
ス305との間に遮光膜が形成されており、読み取り対象
物304で反射された光のみが、受光部306に入るようにな
っている)。しかし、実際に利用されるのは、照明窓30
7に照射される光だけである。つまり、センサ回路部に
照射される光は、全く無駄になる。その結果、光利用効
率が低くなってしまう。よって、より強い光を読み取り
対象物304に照射するために、消費電力の増加を招いて
しまう。
【0032】また、光源303から出る光が、面の一部に
しか照射されない場合、その領域と照明窓307の位置が
ずれていると、照明窓307に光が入射しない領域が出て
きてしまう。つまり、照明窓307を透過して、読み取り
対象物304に照射される光の量が少なくなってしまう。
その結果、光利用効率が低くなってしまう。よって、よ
り強い光を読み取り対象物304に照射するために、消費
電力の増加を招いてしまう。
【0033】本願発明は、上記従来技術の問題点を解決
することを目的とする。より特定すれば、本願発明は、
より光利用効率の高い密着型センサを提供することを課
題とする。
【0034】
【課題を解決するための手段】まず、1つの画素に、照
明窓を複数設ける。照明窓において、光が有効に利用さ
れる領域は、受光部の近傍の照明窓のみである。また、
受光部において、光が入射しやすい領域も、照明窓の近
傍の受光部のみである。つまり、有効に利用されるの
は、受光部と照明窓の境界付近部分の領域だけである。
【0035】1つの画素において、照明窓の1つ当たり
の大きさを小さくして、多数の照明窓を設けることによ
って、受光部と照明窓の境界付近部分の領域を増やすこ
とができる。また、受光部から遠い照明窓の領域や、照
明窓から遠い受光部の領域が少なくなる。そのため、光
の利用効率が向上する。その結果、センサの画素からの
出力信号が大きくなる。よって、センサの読み取り画質
が向上する。また、光利用効率が高いため、光源の消費
電力を低減できる。
【0036】次に、読み取り対象物の反対側から、照明
窓に光が照射される場合、出来るだけ照明窓部のみに光
を照射し、センサ回路部には光を照射しないようにす
る。あるいは、光が照射される領域に照明窓部が配置さ
れるようにする。その結果、読み取り対象物に到達しな
い光、つまり、無駄な光が減り、光の利用効率が向上す
る。また、光利用効率が高いため、光源の消費電力を低
減できる。
【0037】なお、読み取り対象物の反対側から照明窓
に光が照射される場合、出来るだけ照明窓部に光を照射
することや、光が照射される領域に照明窓部が配置され
るようにすることや、1つの画素に照明窓を複数設ける
こととは、必ずしも、同時に行う必要はない。それぞ
れ、個別に行ってもよいし、同時に行ってもよい。
【0038】以下に、本願発明の構成を示す。本願発明
は上記構成によって、センサ回路部と複数の照明窓部と
からなる単位画素が複数配置された密着型センサが提供
される。
【0039】本願発明は上記構成によって、センサ回路
部と複数の照明窓部とからなる単位画素が複数配置され
た密着型センサであって、前記センサ回路部と読み取り
対象物との間に光ファイバプレートを有しており、前記
光ファイバプレートの中の1本の光ファイバの断面の半
分の面積よりも、前記複数の照明窓部のいずれか1つの
面積の方が大きいことを特徴とする密着型センサが提供
される。
【0040】本願発明は上記構成によって、センサ回路
部と複数の照明窓部とからなる単位画素が複数配置され
た密着型センサであって、前記密着型センサは、液晶デ
ィスプレイとバックライトとを有しており、前記バック
ライトの下に前記液晶ディスプレイが配置されており、
前記液晶ディスプレイの下に、前記センサ回路部と前記
複数の照明窓部とが配置されており、前記複数の照明窓
部が前記液晶ディスプレイの開口部の内側に配置される
ことを特徴とする密着型センサが提供される。
【0041】本願発明は上記構成によって、センサ回路
部と複数の照明窓部とからなる単位画素が複数配置され
た密着型センサであって、前記密着型センサは、液晶デ
ィスプレイとバックライトと光ファイバプレートとを有
しており、前記バックライトの下に前記液晶ディスプレ
イが配置されており、前記液晶ディスプレイの下に、前
記センサ回路部と前記複数の照明窓部とが配置されてお
り、前記センサ回路部と前記複数の照明窓部との下に、
前記光ファイバプレートが配置されており、前記複数の
照明窓部が前記液晶ディスプレイの開口部の内側に配置
されることを特徴とする密着型センサが提供される。
【0042】本願発明は上記構成によって、センサ回路
部と複数の照明窓部とからなる単位画素が複数配置され
た密着型センサであって、前記密着型センサは、液晶デ
ィスプレイとバックライトとを有しており、前記液晶デ
ィスプレイは、1つの赤用画素と1つの緑用画素と1つ
の青用画素とで1つの単位画素が構成されており前記バ
ックライトの下に前記液晶ディスプレイが配置されてお
り、前記液晶ディスプレイの下に、前記センサ回路部と
前記複数の照明窓部とが配置されており、前記液晶ディ
スプレイの前記単位画素の大きさが、前記密着型センサ
の前記単位画素の大きさの整数倍もしくは整数分の1で
あることを特徴とする密着型センサが提供される。
【0043】本願発明は上記構成によって、センサ回路
部と複数の照明窓部とからなる単位画素が複数配置され
た密着型センサであって、前記密着型センサは、液晶デ
ィスプレイとバックライトと光ファイバプレートとを有
しており、前記液晶ディスプレイは、1つの赤用画素と
1つの緑用画素と1つの青用画素とで1つの単位画素が
構成されており前記バックライトの下に前記液晶ディス
プレイが配置されており、前記液晶ディスプレイの下
に、前記センサ回路部と前記複数の照明窓部とが配置さ
れており、前記センサ回路部と前記複数の照明窓部との
下に、前記光ファイバプレートが配置されており、前記
液晶ディスプレイの前記単位画素の大きさが、前記密着
型センサの前記単位画素の大きさの整数倍もしくは整数
分の1であることを特徴とする密着型センサが提供され
る。
【0044】本願発明は上記構成によって、センサ回路
部と複数の照明窓部とからなる単位画素が複数配置され
た密着型センサであって、前記密着型センサは、液晶デ
ィスプレイとバックライトとを有しており、前記液晶デ
ィスプレイは、1つの赤用画素と1つの緑用画素と1つ
の青用画素とで1つの単位画素が構成されており前記バ
ックライトの下に前記液晶ディスプレイが配置されてお
り、前記液晶ディスプレイの下に、前記センサ回路部と
前記複数の照明窓部とが配置されており、前記バックラ
イトの光が、各サブフレーム期間ごとに、前記液晶ディ
スプレイの前記赤用画素、前記緑用画素、前記青用画素
を順に透過することを特徴とする密着型センサが提供さ
れる。
【0045】本願発明は上記構成によって、センサ回路
部と複数の照明窓部とからなる単位画素が複数配置され
た密着型センサであって、前記密着型センサは、液晶デ
ィスプレイとバックライトと光ファイバプレートとを有
しており、前記液晶ディスプレイは、1つの赤用画素と
1つの緑用画素と1つの青用画素とで1つの単位画素が
構成されており前記バックライトの下に前記液晶ディス
プレイが配置されており、前記液晶ディスプレイの下
に、前記センサ回路部と前記複数の照明窓部とが配置さ
れており、前記センサ回路部と前記複数の照明窓部との
下に、前記光ファイバプレートが配置されており、前記
バックライトの光が、各サブフレーム期間ごとに、前記
液晶ディスプレイの前記赤用画素、前記緑用画素、前記
青用画素を順に透過することを特徴とする密着型センサ
が提供される。
【0046】
【発明の実施の形態】[実施の形態1]図8に、1つの画
素に、複数個の照明窓807がある場合の上から見た図を
示す。図9に、断面線801での図8の断面図を示す。照明
窓807の数は、複数なら、いくつでもよい。ガラス805に
は、受光部806や回路部、照明窓807が形成されている。
照明窓807は、光を透過させるため、透明になってい
る。受光部806には、読み取り対象物804の反対側から光
が当たっても影響が無いように、受光部806とガラス805
の間に遮光膜が形成されていることが多い。また、受光
部806と回路部が重なって配置されることもある。
【0047】なお、図9では、簡単のため、ガラス805の
上には、受光部806と照明窓807しか記載していないが、
実際には、回路部や遮光膜などが形成されていてもよ
い。
【0048】なお、図9では、簡単のため、受光部806と
読み取り対象物804の間には、何も記載していないが、
実際には、光学系、保護膜、ガラスなどが配置されてい
ても良い。光学系として、光ファイバプレートを用いた
り、ロッドレンズアレイを用いてもよい。
【0049】また、図9では、光は、受光部などが形成
されていないガラス面から照射されている。が、ガラス
805をひっくり返して、受光部806、受光部が形成されて
いるガラス805、読み取り対象物804のような配置にして
もよい。
【0050】このように、照明窓807を1つの画素に複
数配置することにより、受光部と照明窓の境界付近部分
の領域を多くすることが出来る。その結果、光を有効に
利用する事が出来る。よって、センサの画素からの出力
信号が大きくなり、センサの読み取り画質が向上する。
また、光利用効率が高いため、光源の消費電力を低減で
きる。
【0051】[実施の形態2]図1に、液晶ディスプレイ
とバックライトをセンサ用の光源として用いた場合の、
密着型センサの断面図を示す。一番上にバックライト10
1があり、その下に液晶ディスプレイ103があり、その下
に受光部806や照明窓807があり、その下に読み取り対象
物804がある。
【0052】ガラス805には、受光部806や回路部、照明
窓807が形成されている。照明窓807は、光を透過させる
ため、透明になっている。受光部806には、読み取り対
象物804の反対側から光が当たっても影響が無いよう
に、受光部806とガラス805の間に遮光膜が形成されてい
ることが多い。また、受光部806と回路部が重なって配
置されることもある。
【0053】なお、図1では、簡単のため、ガラス805の
上には、受光部806と照明窓807しか記載していないが、
実際には、回路部や遮光膜などが形成されていてもよ
い。
【0054】なお、図1では、簡単のため、受光部806と
読み取り対象物804の間には、何も記載していないが、
実際には、光学系、保護膜、ガラスなどが配置されてい
ても良い。光学系として、光ファイバプレートを用いた
り、ロッドレンズアレイを用いてもよい。
【0055】また、図1では、光は、受光部などが形成
されていないガラス面から照射されている。が、ガラス
805をひっくり返して、受光部806、受光部が形成されて
いるガラス805、読み取り対象物804のような配置にして
もよい。
【0056】動作は次のようになる。まず、バックライ
トから、光102が液晶ディスプレイ103の方へ照射され
る。液晶ディスプレイ103には、光102を透過させること
が出来る領域、すなわち、開口部105が存在する。開口
部105以外の領域では、光102は透過することが出来な
い。液晶ディスプレイ103の開口部105を透過した光104
は、受光部806や照明窓807の方へ照射される。つまり、
受光部806や照明窓807の方へは、全面にわたって光が照
射されるわけではなく、開口部105を透過した光104のみ
が受光部806や照明窓807の方へ照射される。
【0057】一方、受光部806の方では、読み取り対象
物804に照射された光の反射光を受光部806で読み取る。
読み取り対象物804に光を照射させるために、照明窓807
を設けている。つまり、照明窓807の部分に照射された
光のみが、照明窓を透過する光106となる。照明窓807以
外の場所に液晶ディスプレイ103から光が照射されて
も、その光は無駄になる。
【0058】そこで、光を有効に利用するため、開口部
105と照明窓807に関して、両者の位置や大きさや形など
を合わせる。つまり、照明窓807に開口部105の一部が完
全に重なるようにして、液晶ディスプレイを透過する光
104の多くが、照明窓を透過する光106となるようにす
る。その結果、光利用効率が向上する。
【0059】もし、開口部105と照明窓807に関して、位
置や大きさや形などがずれていると、図10に示すよう
に、照明窓807の部分に照射された光の多くが無駄にな
り、照明窓106を透過する光106が少なくなってしまう。
【0060】なお、実施の形態1と実施の形態2とは、
自由に組み合わせることが可能である。
【0061】
【実施例】[実施例1]次に、1画素に複数の照明窓を設
けた場合の実施例について述べる。図11に、1画素の回
路図を示す。図11では、アクティブ型のセンサであり、
光電変換素子として、フォトダイオード1104を用いてい
る。フォトダイオード1104のPチャネル側端子は電源基
準線1112に接続され、Nチャネル側端子1113は、増幅用
トランジスタ1106のゲート端子と接続されている。増幅
用トランジスタ1106のドレイン端子とソース端子は、電
源線1109とスイッチ用トランジスタ1101のドレイン端子
に接続されている。スイッチ用トランジスタ1101のゲー
ト端子には、ゲート信号線1102が接続され、ソース端子
には、信号出力線1103が接続されている。リセット用ト
ランジスタ1107のゲート端子は、リセット信号線1105に
接続されている。リセット用トランジスタ1107のソース
端子とドレイン端子は、電源線1109と増幅用トランジス
タ1106のゲート端子に接続されている。
【0062】なお、光電変換などを行うセンサ部につい
ては、通常のPN型のフォトダイオードの他に、PIN型の
ダイオード、アバランシェ型ダイオード、npn埋め込み
型ダイオード、ショットキー型ダイオード、フォトトラ
ンジスタ、X線用のフォトコンダクタ、赤外線用のセン
サなどを用いることも出来る。また、蛍光材やシンチレ
ータにより、X線を光に変換した後、その光を読みとっ
てもよい。
【0063】なお、図11では、信号増幅素子が搭載され
ているアクティブ型センサであるが、信号増幅素子が搭
載されていないパッシブ型センサを用いることも出来
る。
【0064】図11の回路図を実現したレイアウト図を、
図12に示し、図13に断面線1204での断面図を示す。図12
(A)は、Nチャネル側端子1113以前のレイアウト図であ
り、図12(B)は、 Nチャネル側端子1113以降のレイアウ
ト図である。
【0065】ゲート信号線1102、リセット信号線1105、
各トランジスタのゲート電極などは、第一配線を用いて
形成されている。信号出力線1103、電源線1109、トラン
ジスタ間を接続する配線などは、第二配線を用いて形成
されている。Nチャネル側端子1113は、第三配線を用い
て形成されている。
【0066】Nチャネル側端子1113は、透明でない材質
であるので、図12から分かるように、 Nチャネル側端子
1113や他の配線が覆っていない部分が、照明窓1201とな
る。Nチャネル側端子1113の配線が覆っている部分は、
受光部となる。 回路部は、Nチャネル側端子1113の配線
が覆っている部分に重なるように、配置されている。図
13から分かるように、ガラス1301の裏面から照明光が入
射し、照明窓1201を透過して、読み取り対象物の方へ照
射される。読み取り対象物で反射された光が、フォトダ
イオード1104へ入射する。Nチャネル側端子1113と電源
基準線1112で挟まれたフォトダイオード1104が形成され
ている部分が、受光部1302となる。
【0067】図12、図13のように、1つの画素につき、
照明窓1201が複数配置されているため、受光部1302と照
明窓1201の境界付近の領域が多くなり、光利用効率が向
上する。
【0068】なお、図13では、簡単のため、フォトダイ
オード1104と読み取り対象物の間には、何も記載してい
ないが、実際には、光学系、保護膜、ガラスなどが配置
されていても良い。光学系として、光ファイバプレート
を用いたり、ロッドレンズアレイを用いてもよい。
【0069】また、図13では、光は、受光部などの回路
が形成されていないガラス面から照射されている。が、
ガラス1301をひっくり返して、回路が形成されている面
から光を照射してもよい。その時の配置は、受光部等の
回路(Nチャネル側端子1113、フォトダイオード1104、
電源基準線1112、第2コンタクト1203、電源線1109、第
一コンタクト1202、リセット用トランジスタ1107とな
り、次にガラス1301という構成になる)、ガラス1301、
読み取り対象物のような配置にしてもよい。
【0070】[実施例2]次に、受光部と読み取り対象物
の間に、光学系として、光ファイバプレートを配置した
場合の実施例について述べる。
【0071】まず、光ファイバプレート、及びその拡大
図、及び、1本分の光ファイバの断面図を図14に示す。
光ファイバプレート1401は、光ファイバをたくさん束ね
て、プレート状にスライスしたものである。1本の光フ
ァイバは、コア1402とクラッド1403から構成されてい
る。中心にコア1402があり、屈折率が高くなっている。
コア1402の回りは、クラッド1403で覆われており、屈折
率は、コア1402のそれよりも、低くなっている。その結
果、光ファイバの断面から入射した光は、コア1402の中
を全反射しながら伝搬していく。クラッド1403の回りに
は、よけいな光を吸収するため、吸収層1404が設けられ
ている場合が多い。
【0072】光ファイバプレート1401自体には、光を結
像される能力はない。あくまで、各々1本づつの光ファ
イバのコア1402の中を伝搬していくだけである。1本の
光ファイバの断面に光が入射する場合、入射角が大きい
光は、コア1402の中を全反射していくことができないた
め、吸収層1404に吸収されてしまう。つまり、1本の光
ファイバのコア1402に、小さい入射角で入った光は、そ
のまま伝搬し、それ以外の光、例えば、大きい入射角で
コア1402に入った光やクラッド1403に入った光は伝搬し
ない。その結果、光ファイバプレート1401が受光部と読
み取り対象物の間に配置してあると、センサの読み取り
画像がぼけることを防ぐことが出来るようになる。
【0073】図15に、受光部806と読み取り対象物804の
間に、光ファイバプレート1401を配置した場合の断面図
を示す。ガラス805には、受光部806や回路部、照明窓80
7が形成されている。照明窓807は、光を透過させるた
め、透明になっている。受光部806には、読み取り対象
物804の反対側から光が当たっても影響が無いように、
受光部806とガラス805の間に遮光膜が形成されているこ
とが多い。また、受光部806と回路部が重なって配置さ
れることもある。
【0074】なお、図15では、簡単のため、ガラス805
の上には、受光部806と照明窓807しか記載していない
が、実際には、回路部や遮光膜などが形成されていても
よい。
【0075】なお、図15では、簡単のため、受光部806
と読み取り対象物804の間には、光ファイバプレートし
か記載していないが、実際には、他の光学系、保護膜、
ガラスなどが配置されていても良い。
【0076】また、図15では、光は、受光部などが形成
されていないガラス面から照射されている。が、ガラス
805をひっくり返して、受光部806、受光部が形成されて
いるガラス805、読み取り対象物804のような配置にして
もよい。
【0077】光ファイバは、コア1402に小さい入射角で
入射した光は、適切に伝搬させることが出来る。しか
し、それ以外の光は、伝搬させることが難しい。図15で
は、コア1402の大きさ(直径)が、照明窓の大きさより
も大きくなっている。このような場合、ある照明窓で
は、コア1402に光を入射させることが出来るが、別の照
明窓では、コア1402に入射させることが出来る光が少な
くなってくる。その結果、同じ大きさの照明窓807であ
っても、そこから読み取り対象物804へ透過出来る光強
度は、異なってくる。そうなると、照明窓807とコア140
2の位置関係により、読み取り対象物804へ照射する光強
度が異なってくる。つまり、画素によって、読み取り対
象物804へ照射する光強度が異なってくる。
【0078】以上のことから考えると、照明窓807の大
きさは、コア1402の大きさ(直径)よりも大きくしてお
く必要がある。現実的には、コア1402とクラッド1403の
大きさも考慮し、1画素に照明窓807が複数あることを
考慮すると、照明窓807の面積は、光ファイバプレート1
401の一本分の光ファイバの断面の面積の半分以上の大
きさであれば、実際上は問題ない。照明窓807の面積の
上限は、画素サイズよりも大きくすることが出来ないた
め、自動的に制限される。
【0079】なお、実施例2は、実施例1と自由に組み
合わせてもよい。
【0080】[実施例3]次に、照明用光源として、液晶
ディスプレイ(バックライトやフロントライトを含む)
を用いた場合について述べる。液晶ディスプレイを光源
とする場合、実施の形態2で述べたように、液晶ディス
プレイの開口部と照明窓の位置を合わせる方がよい。
【0081】図16に、照明用光源として、液晶ディスプ
レイを用いた場合の斜視図を示す。まず、一番上に、光
源として液晶ディスプレイ1601が配置されている(ただ
し、バックライトやフロントライトは、図示を省略す
る)。その下には、受光部などが形成されているガラス
1603が配置されている。 受光部などが形成されている
ガラス1603の下には、読み取り対象物1605が配置されて
いる。 液晶ディスプレイ1601から出た光は、受光部な
どが形成されているガラス1603 の方へ照射される。そ
して、受光部などが形成されているガラス1603に形成さ
れている照明窓を透過して、読み取り対象物1605へ照射
される。そして、読み取り対象物1605で反射された光
は、受光部などが形成されているガラス1603に形成され
ている受光部に入り、信号として読み取られる。
【0082】ここで、液晶ディスプレイ1601は、STN
型液晶ディスプレイでも、TFT型液晶ディスプレイで
も、何でもよい。また、液晶材料も、 TN液晶、 ST
N液晶、IPSモード用液晶、強誘電液晶、などなんでも
よい。また、液晶ディスプレイ1601から光が照射される
のであれば、透過型でも、なんでもよい。
【0083】なお、液晶ディスプレイ1601は、バックラ
イト、フロントライトの他に、偏光板、位相差板、カラ
ーフィルタなどを構成として含んでいてもよい。
【0084】なお、図16では、簡単のため、受光部など
が形成されているガラス1603と読み取り対象物1605の間
には、何も記載していないが、実際には、光学系、保護
膜、ガラスなどが配置されていても良い。光学系とし
て、光ファイバプレートを用いたり、ロッドレンズアレ
イを用いてもよい。
【0085】ここで、液晶ディスプレイの単位画素1602
と受光部と照明窓によって構成される単位画素1604の位
置関係について述べる。その拡大図を図17に示す。図17
では、 液晶ディスプレイの開口部とセンサの照明窓の
位置を合わせるため、液晶ディスプレイの単位画素1602
の大きさと、受光部と照明窓によって構成される単位画
素1604の大きさを同一にしている。そして、液晶ディス
プレイの開口部と照明窓の位置を合わせている。これに
より、液晶ディスプレイ1601から出る光は、無駄になる
ことが少ないので、光利用効率が向上する。
【0086】図17では、カラー液晶ディスプレイを対象
にして記述してある。つまり、単位画素1602には、赤色
の開口部1701と緑色の開口部1702と青色の開口部1703と
が、配置されている。開口部の周りには、ブラックマト
リックス1704が配置されている。そして、その3色で1
つの単位画素1602が構成されている。
【0087】照明窓1705は、液晶ディスプレイの開口部
に合わせるように形成されている。位置や大きさを合わ
せることにより、光利用効率を向上させることが出来
る。
【0088】ただし、照明窓1705は、必ずしも、液晶デ
ィスプレイの開口部に、完全に、位置や大きさを合わせ
る必要はない。出来るだけ合わせるようにすればよい。
【0089】このように、 液晶ディスプレイの単位画
素1602の大きさと受光部と照明窓によって構成される単
位画素1604の大きさを同一にすると、開口部と照明窓の
位置を合わせやすい。また、同一であれば、画素数も同
一にしやすくなるので、センサで読み取った画像を液晶
ディスプレイに表示させる場合、データの処理が、やり
やすくなる。よって、 液晶ディスプレイの単位画素160
2の大きさと受光部と照明窓によって構成される単位画
素1604の大きさは、同一することが望ましい。
【0090】ただし、 液晶ディスプレイの単位画素160
2の大きさが、受光部と照明窓によって構成される単位
画素1604の大きさの整数倍、あるいは、整数分の1であ
れば、開口部と照明窓の位置を合わせやすいため、それ
でもよい。
【0091】次に、センサのカラー化について述べる。
光源として、カラー液晶ディスプレイを用いれば、容易
にカラー画像の読み取りを行うことが出来る。カラー液
晶ディスプレイは、3色の光を、それぞれ切り替えて発
光させることができるため、モノクロのセンサを用い
て、カラー画像の読み取りを行うことが出来る。
【0092】そこで、カラー画像の読み取り方法につい
て述べる。まず、カラー液晶ディスプレイが、赤色のみ
の光をセンサに照射するようにする。そして、そのあい
だに、全画面の画像をセンサで読み取る。その後、カラ
ー液晶ディスプレイが、緑色のみの光をセンサに照射す
るようにする。そして、そのあいだに、全画面の画像を
センサで読み取る。最後に、カラー液晶ディスプレイ
が、青色のみの光をセンサに照射するようにする。そし
て、そのあいだに、全画面の画像をセンサで読み取る。
その後、信号を合成する。
【0093】つまり、全ての画像情報を読み取る期間を
1フレーム期間とすると、1フレーム期間を3つのサブ
フレーム期間に分割する。そして、各々のサブフレーム
期間では、カラー液晶ディスプレイは、単色のみを照射
するようにする。そして、その色を順に切り替える。各
サブフレーム期間では、センサは、全画面の画像を読み
取る。そして、1フレーム期間が終了したのち、各色の
画像を合成して、カラーの画像を作成する。以上の動作
により、カラー画像の読み取ることが出来る。
【0094】なお、この時のセンサが、エリアセンサで
ある場合、従来のCCD型ラインセンサを用いた場合よ
りも、様々な利点がある。まず第一に、ラインセンサを
移動させる必要がないため、高速に読み取ることが出来
る。また、ラインセンサの場合、1行ごとに、光を当て
て、信号を蓄積して、画像を読み取る、という動作を繰
り返していく必要がある。よって、光源も、高速に切り
替える必要があった。そのため、光源として、LEDを用
いる必要があった。また、各行ごとに、光を当てて、信
号を蓄積して、画像を読み取る、という動作を繰り返し
ていく必要があるため、読み取り時間も遅くなった。し
かし、エリアセンサでは、サブフレームごとに光の色を
切り替えるだけでよいので、高速に切り替える必要がな
い。よって、光源として、通常の蛍光灯を用いることが
できる。実際には、光源は白色光のままで、液晶ディス
プレイで透過させる画素(色)を切り替えるだけでよ
い。また、光を当てて、ある行の信号を蓄積させなが
ら、別の行の画像を読み取る、ということができるた
め、高速に読み取ることが出来る。
【0095】なお、本実施例では、液晶ディスプレイ
が、カラーの場合について述べてきたが、モノクロでも
構わない。
【0096】なお、実施例3は、実施例1や実施例2と
自由に組み合わせてもよい。
【0097】[実施例4]次に、周辺に駆動回路を搭載
し、画素を2次元に配置したエリアセンサの実施例につ
いて述べる。全体の回路図を図18に示す。まず、画素が
2次元に配列された画素配列部1805がある。そして、各
々の画素のゲート信号線やリセット信号線を駆動するた
めの駆動回路が、画素配列部1805の左右に配置されてい
る。図18では、ゲート信号線用駆動回路1806が左側に、
リセット信号線用駆動回路1807が右側に配置されてい
る。
【0098】そして、画素配列部1805の上側には、信号
処理用の回路などが配置されている。図18では、画素配
列部1805の上に、バイアス用回路1803が配置されてい
る。このバイアス用回路1803は、各画素の増幅用トラン
ジスタと対になって、ソースフォロワ回路を形成する。
バイアス用回路1803の上には、サンプルホールド&信号
処理用回路1802が配置されている。ここでは、信号をい
ったん保存しておいたり、アナログ・デジタル変換を行
ったり、雑音を低減したりするための回路などが配置さ
れている。サンプルホールド&信号処理用回路1802の上
には、信号出力線用駆動回路1801が配置されている。信
号出力線用駆動回路1801は、一時的に保存されていた信
号を、順に出力していくための信号を出力している。そ
して、外に信号を出す前に、最終出力増幅用回路1804が
配置されている。ここでは、サンプルホールド&信号処
理用回路1802と信号出力線用駆動回路1801とにより、順
に出力されてくる信号を、外に出す前に、増幅してい
る。よって、信号を増幅しない場合は必要ないが、現実
的には、配置されることが多い。
【0099】次に、各部分の回路図を示す。まず、2次
元に配列されている画素配列部1805の中から、例とし
て、i行j列目画素部回路1808の回路図を、図19に示す。
図19では、Pチャネル型リセット用トランジスタ1907、
Pチャネル型スイッチ用トランジスタ1901、Nチャネル型
増幅用トランジスタ1906、光電変換素子(ここでは、最
も代表的なフォトダイオード1904)から構成されてい
る。フォトダイオード1904では、Pチャネル側端子は電
源基準線1912に、Nチャネル側端子は、増幅用トランジ
スタ1906のゲート端子に接続されている。リセット用ト
ランジスタ1907のゲート端子には、i行目リセット信号
線1905が接続され、ソース端子とドレイン端子は、j列
目電源線1909と増幅用トランジスタ1906のゲート端子に
接続されている。スイッチ用トランジスタ1901のゲート
端子は、i行目ゲート信号線1902に接続され、ソース端
子とドレイン端子は、 j列目電源線1909と増幅用トラン
ジスタ1906に接続されている。増幅用トランジスタ1906
のソース端子とドレイン端子は、j列目信号出力線1903
とスイッチ用トランジスタ1901に接続されている。
【0100】図19では、リセット用トランジスタ1907
は、Pチャネル型を用いている。しかし、リセット用ト
ランジスタは、Nチャネル型でもよい。ただし、Nチャネ
ル型の場合、リセット動作のとき、ゲート・ソース間電
圧が大きくとれない。よって、リセット用トランジスタ
が飽和領域で動作することになり、フォトダイオード19
04を十分に充電できない。したがって、リセット用トラ
ンジスタは、Nチャネル型でも動作するが、Pチャネル型
の方が望ましい。
【0101】スイッチ用トランジスタ1901については、
j列目電源線1909と増幅用トランジスタ1906の間に配置
し、かつ、Pチャネル型を用いるのが望ましい。しか
し、従来と同様、Nチャネル型でも動作するため、Nチャ
ネル型でも構わないし、j列目信号出力線1903と増幅用
トランジスタ1906の間に配置しても構わない。ただし、
正しく信号を出力しにくいため、スイッチ用トランジス
タ1901は、j列目電源線1909と増幅用トランジスタ1906
の間に配置し、かつ、Pチャネル型を用いるのが望まし
い。
【0102】増幅用トランジスタ1906については、図19
では、Nチャネル型を用いている。しかし、Pチャネル型
を用いることも可能である。ただしその場合、バイアス
用トランジスタと組み合わせてソースフォロワ回路とし
て動作させるためには、回路の接続方法を変える必要が
ある。つまり、単純に、図19の回路図において、増幅用
トランジスタ1906の極性を変えるだけでは、動作しな
い。
【0103】そこで、 Pチャネル型の増幅用トランジス
タを用いた時の回路構成の一例を図20に示す。図19との
違いは、増幅用トランジスタ2006の極性がPチャネル型
であることと、フォトダイオードの向きが逆になってい
ることと、電源線と電源基準線とが入れ替わっているこ
とである。増幅用トランジスタにPチャネル型を用いる
場合は、バイアス用トランジスタもPチャネル型を用い
る必要がある。なぜなら、バイアス用トランジスタは、
定電流源として動作させる必要があるからである。よっ
て、図20では、参考のため、バイアス用トランジスタ20
11も記述している。図20に示すi行j列画素部回路1808
は、Nチャネル型リセット用トランジスタ2007、Nチャネ
ル型スイッチ用トランジスタ2001、Pチャネル型増幅用
トランジスタ2006、光電変換素子(ここでは、最も代表
的なフォトダイオード2004)から構成されている。フォ
トダイオード2004は、Nチャネル側端子は電源線2009
に、Pチャネル側端子は、増幅用トランジスタ2006のゲ
ート端子に接続されている。リセット用トランジスタ20
07のゲート端子には、i行目リセット信号線2005が接続
され、ソース端子とドレイン端子は、j列目電源基準線2
012と増幅用トランジスタ2006のゲート端子に接続され
ている。スイッチ用トランジスタ2001のゲート端子は、
i行目ゲート信号線2002に接続され、ソース端子とドレ
イン端子は、j列目電源基準線2012と増幅用トランジス
タ2006に接続されている。増幅用トランジスタ2006のソ
ース端子とドレイン端子は、j列目信号出力線2003とス
イッチ用トランジスタ2001に接続されている。バイアス
用トランジスタ2011のゲート端子には、バイアス信号線
2010が接続され、ソース端子とドレイン端子は、j列目
信号出力線2003と電源線2009に接続されている。
【0104】図20では、リセット用トランジスタ2007
は、Nチャネル型を用いている。しかし、リセット用ト
ランジスタは、Pチャネル型でもよい。ただし、Pチャネ
ル型の場合、リセット動作のとき、ゲート・ソース間電
圧が大きくとれない。よって、リセット用トランジスタ
が飽和領域で動作することになり、フォトダイオード20
04を十分に充電できない。したがって、リセット用トラ
ンジスタは、Pチャネル型でも動作するが、Nチャネル型
の方が望ましい。
【0105】図20では、スイッチ用トランジスタ2001に
ついては、 j列目電源基準線2012と増幅用トランジスタ
2006の間に配置し、かつ、Nチャネル型を用いるのが望
ましい。しかし、Pチャネル型でも動作するため、Pチャ
ネル型でも構わないし、j列目信号出力線2003と増幅用
トランジスタ2006の間に配置しても構わない。ただし、
正しく信号を出力しにくいため、スイッチ用トランジス
タ2001は、 j列目電源基準線2009と増幅用トランジスタ
2006の間に配置し、かつ、Nチャネル型を用いるのが望
ましい。
【0106】このように、図19と図20を比較すると分か
るように、増幅用トランジスタの極性が異なると、最適
なトランジスタの構成、フォトダイオードの向きなども
異なってくる。
【0107】図19では、スイッチ用トランジスタ1901と
リセット用トランジスタ1907の両方に、1本の電源線か
ら電流を供給している。図20では、スイッチ用トランジ
スタ2001とリセット用トランジスタ2007の両方に、1本
の電源基準線から電流を供給している。このように、フ
ォトダイオードの向きと増幅用トランジスタの極性を合
わせることにより、配線を共有出来る。
【0108】次に、バイアス用回路1803とサンプルホー
ルド&信号処理用回路1802の中から、1列分の回路とし
て、j列目周辺部回路1809の回路図を、図21に示す。バ
イアス用回路1803には、バイアス用トランジスタ2111が
配置されている。その極性は、各画素の増幅用トランジ
スタの極性と同じものである。よって、画素の増幅用ト
ランジスタがNチャネル型の場合は、バイアス用トラン
ジスタもNチャネル型になる。図21では、バイアス用バ
イアス用トランジスタ2111は、Nチャネル型である。バ
イアス用トランジスタ2111のゲート端子には、バイアス
信号線2110が接続され、ソース端子とドレイン端子は、
j列目信号出力線2103と電源基準線2112に接続されてい
る(バイアス用トランジスタがPチャネル型の場合は、
電源基準線の代わりに、電源線を用いる)。バイアス用
トランジスタは2111は、各画素の増幅用トランジスタと
対になって、ソースフォロワ回路として動作する。転送
用トランジスタ2113のゲート端子には、転送信号線2114
が接続され、ソース端子とドレイン端子は、j列目信号
出力線2103と負荷容量2115に接続されている。転送用ト
ランジスタは、信号出力線2103の電位を負荷容量2115に
転送するときに、動作させる。よって、Pチャネル型の
転送用トランジスタを追加して、Nチャネル型転送用ト
ランジスタ2114と並列に接続してもよい。負荷容量2115
は、転送用トランジスタ2113と電源基準線2112に接続さ
れている。負荷容量2115の役割は、信号出力線2103から
出力される信号を一時的に蓄積することである。放電用
トランジスタ2116のゲート端子は、プリ放電信号線2117
に接続され、ソース端子とドレイン端子は、負荷容量21
15と電源基準線2112に接続されている。放電用トランジ
スタ2116は、信号出力線2103の電位を負荷容量2115に入
力する前に、いったん、負荷容量2115にたまっている電
荷を放電するように動作する。
【0109】なお、アナログ・デジタル信号変換回路や
雑音低減回路などを配置することも可能である。
【0110】そして、負荷容量2115と最終出力線2120の
間に、最終選択用トランジスタ2119が接続される。最終
選択用トランジスタ2119のソース端子とドレイン端子
は、負荷容量2115と最終出力線2120に接続され、ゲート
端子は、j列目最終選択線2118に接続される。最終選択
線は、1列目から順にスキャンされる。そして、j列目
最終選択線2118が選択され、最終選択用トランジスタ21
19が導通状態になると、負荷容量2115の電位と最終出力
線2120の電位が等しくなる。その結果、負荷容量2115に
蓄積していた信号を最終出力線2120に出力することが出
来る。ただし、最終出力線2120に信号を出力する前に、
最終出力線2120に電荷が蓄積されていると、その電荷に
より、最終出力線2120に信号を出力したときの電位が影
響を受けてしまう。そこで、最終出力線2120に信号を出
力するまえに、最終出力線2120の電位を、ある電位値に
初期化しなければならない。図21では、最終出力線2120
と電源基準線2112の間に、最終リセット用トランジスタ
2122を配置している。そして、最終リセット用トランジ
スタ2122のゲート端子には、j列目最終リセット線2121
が接続されている。そして、j列目最終選択線2118を選
択する前に、j列目最終リセット線2121を選択し、最終
出力線2120の電位を電源基準線2112の電位に初期化す
る。その後、j列目最終選択線2118を選択し、最終出力
線2120に、負荷容量2115に蓄積していた信号を出力す
る。
【0111】最終出力線2120に出力される信号は、その
まま外に取り出しても良い。しかしながら、信号が微弱
であるため、外に取り出す前に、信号を増幅しておく場
合が多い。そのための回路として、図22に、最終部回路
1810の回路を示す。信号を増幅する回路としては、演算
増幅器など、様々なものがある。信号を増幅する回路で
あれば、どのような回路でもよいが、ここでは、最も簡
単な回路構成として、ソースフォロワ回路を示す。図22
では、Nチャネル型の場合を示す。最終出力増幅用回路1
804への入力は、最終出力線2202となる。最終出力線220
2には、1列目から順に、信号が出力される。その信号
を、最終出力増幅用回路1804によって、増幅し、外に出
力する。最終出力線2202は、最終出力増幅向け増幅用ト
ランジスタ2204のゲート端子に接続される。最終出力増
幅向け増幅用トランジスタ2204のドレイン端子は、電源
線2206に接続され、ソース端子は、出力端子となる。最
終出力増幅向けバイアス用トランジスタ2203のゲート端
子は、最終出力増幅用バイアス信号線2205と接続され
る。ソース端子とドレイン端子は、電源基準線2207と最
終出力増幅向け増幅用トランジスタ2204のソース端子と
に接続される。
【0112】図23に、Pチャネル型の場合のソースフォ
ロワ回路を用いた場合の回路図を示す。図22との違い
は、電源線と電源基準線を逆にしていることである。最
終出力線2302は、最終出力増幅向け増幅用トランジスタ
2304のゲート端子に接続される。最終出力増幅向け増幅
用トランジスタ2304のドレイン端子は、電源基準線2307
に接続され、ソース端子は、出力端子となる。最終出力
増幅向けバイアス用トランジスタ2303のゲート端子は、
最終出力増幅用バイアス信号線2305と接続される。ソー
ス端子とドレイン端子は、電源線2306と最終出力増幅向
け増幅用トランジスタ2304のソース端子とに接続され
る。最終出力増幅用バイアス信号線2305の電位は、Nチ
ャネル型を用いた場合の最終出力増幅用バイアス信号線
2205とは、値が異なる。
【0113】図22と図23では、ソースフォロワ回路を1
段のみで構成していた。しかしながら、複数段で構成し
ても良い。例えば、2段で構成する場合は、1段目の出
力端子を2段目の入力端子に接続すればよい。また、各
々の段において、Nチャネル型を用いても、Pチャネル型
を用いても、どちらでも良い。
【0114】ゲート信号線用駆動回路1806やリセット信
号線用駆動回路1807や信号出力線用駆動回路1801は、単
に、パルス信号を出力しているだけの回路である。よっ
て、公知の技術を用いて実施出来る。
【0115】次に、信号のタイミングチャートについて
述べる。まず、図18と図19の回路におけるタイミングチ
ャートについて、図24に示す。リセット信号線は、1行
目から順にスキャンしていく。例えば、(i-1)行目を選
択し、その次に、i行目を選択し、次に、(i+1)行目を選
択していく。再び同じ行を選択するまでの期間がフレー
ム期間に相当する。ゲート信号線も、同様に、1行目か
ら順にスキャンしていく。ただし、リセット信号線をス
キャンし始めるタイミングよりも、ゲート信号線をスキ
ャンし始めるタイミングの方が遅い。例えば、i行目の
画素に着目すると、i行目リセット信号線が選択され
て、その後、i行目ゲート信号線が選択される。i行目ゲ
ート信号線が選択されると、i行目の画素から信号が出
力される。画素がリセットされてから、信号を出力する
時までの期間が、蓄積時間になる。蓄積時間の間、フォ
トダイオードにおいて、光によって生成される電荷を蓄
積している。各行で、リセットされるタイミングと信号
を出力するタイミングは、異なる。よって、蓄積時間は
全行の画素で等しいが、蓄積している時刻は異なる。
【0116】次に、図21における信号のタイミングチャ
ートを図25に示す。繰り返しの動作になるため、例とし
て、i行目のゲート信号線が選択されている時を考え
る。まず、i行目のゲート信号線1902が選択された後、
プリ放電信号線2117を選択し、放電用トランジスタ2116
を導通状態にする。その後、転送信号線2114を選択す
る。すると、i行目の画素から、各列の信号が各列の負
荷容量2115に出力される。
【0117】i行目の全ての画素の信号を、各列の負荷
容量2115に蓄積した後、最終出力線2120に各列の信号を
順に出力していく。転送信号線2114が非選択になってか
ら、ゲート信号線が選択されているまでの間、信号出力
線用駆動回路1801により、全列をスキャンしていく。ま
ず、1列目の最終リセット線を選択し、最終リセット用
トランジスタ2122を導通状態にし、最終出力線2120を電
源基準線2112の電位に初期化する。その後、1列目の最
終選択線2118を選択し、最終選択用トランジスタ2119を
導通状態にし、1列目の負荷容量2115の信号を最終出力
線2120に出力する。つぎに、2列目の最終リセット線を
選択し、最終リセット用トランジスタ2122を導通状態に
し、最終出力線2120を電源基準線2112の電位に初期化す
る。その後、2列目の最終選択線2118を選択し、最終選
択用トランジスタ2119を導通状態にし、2列目の負荷容
量2115の信号を最終出力線2120に出力する。その後も、
同様の動作を繰り返していく。j列目の場合も、j列目の
最終リセット線を選択し、最終リセット用トランジスタ
2122を導通状態にし、最終出力線2120を電源基準線2112
の電位に初期化する。その後、j列目の最終選択線2118
を選択し、最終選択用トランジスタ2119を導通状態に
し、j列目の負荷容量2115の信号を最終出力線2120に出
力する。つぎに、(j+1)列目の最終リセット線を選択
し、最終リセット用トランジスタ2122を導通状態にし、
最終出力線2120を電源基準線2112の電位に初期化する。
その後、(j+1)列目の最終選択線2118を選択し、最終選
択用トランジスタ2119を導通状態にし、(j+1)列目の負
荷容量2115の信号を最終出力線2120に出力する。その後
も、同様の動作を繰り返し、全列の信号を最終出力線
に、順次、出力していく。そのあいだ、バイアス信号線
2110は、一定のままである。最終出力線2120に出力され
た信号は、最終出力増幅用回路1804で増幅され、外へ出
力されていく。
【0118】次に、i+1行目ゲート信号線が選択され
る。すろと、i行目ゲート信号線が選択されたのと同様
に、動作させる。そして、さらに、次の行のゲート信号
線が選択され、同様の動作を繰り返していく。
【0119】なお、光電変換などを行うセンサ部につい
ては、通常のPN型のフォトダイオードの他に、PIN型の
ダイオード、アバランシェ型ダイオード、npn埋め込み
型ダイオード、ショットキー型ダイオード、X線用のフ
ォトコンダクタ、赤外線用のセンサなどでもよい。ま
た、蛍光材やシンチレータにより、X線を光に変換した
後、その光を読みとってもよい。
【0120】これまで述べてきたように、光電変換素子
は、ソースフォロワ回路の入力端子に接続されることが
多い。しかし、フォトゲート型のように、スイッチを間
に挟んでもよい。あるいは、対数変換型のように、光強
度の対数値なるように処理した後の信号を入力端子に入
力してもよい。
【0121】なお、本実施例では、画素が2次元に配置
されたエリアセンサについて述べたが、画素が1次元に
配置されたラインセンサを実現することも出来る。
【0122】なお、実施例4は、実施例1〜実施例3
と、自由に組み合わせることが出来る。
【0123】[実施例5]本願発明のセンサを、 TFT
を用いてガラス上に作製する場合の作製方法について、
図26〜図29を用いて説明する。
【0124】まず、図26(A)に示すように、ガラス
基板200上に下地膜201を300nmの厚さに形成
する。本実施例では下地膜201として窒化酸化珪素膜
を積層して用いる。この時、ガラス基板200に接する
方の窒素濃度を10〜25wt%としておくと良い。ま
た、下地膜201に放熱効果を持たせることは有効であ
り、DLC(ダイヤモンドライクカーボン)膜を設けて
も良い。
【0125】次に下地膜201の上に50nmの厚さの
非晶質珪素膜(図示せず))を公知の成膜法で形成す
る。なお、非晶質珪素膜に限定する必要はなく、非晶質
構造を含む半導体膜(微結晶半導体膜を含む)であれば
良い。さらに非晶質シリコンゲルマニウム膜などの非晶
質構造を含む化合物半導体膜でも良い。また、膜厚は2
0〜100nmの厚さであれば良い。
【0126】そして、公知の技術により非晶質珪素膜を
結晶化し、結晶質珪素膜(多結晶シリコン膜若しくはポ
リシリコン膜ともいう)202を形成する。公知の結晶
化方法としては、電熱炉を使用した熱結晶化方法、レー
ザー光を用いたレーザーアニール結晶化法、赤外光を用
いたランプアニール結晶化法がある。本実施例では、X
eClガスを用いたエキシマレーザー光を用いて結晶化
する。
【0127】なお、本実施例では線状に加工したパルス
発振型のエキシマレーザー光を用いるが、矩形であって
も良いし、連続発振型のアルゴンレーザー光や連続発振
型のエキシマレーザー光を用いることもできる。
【0128】また、本実施例では結晶質珪素膜をTFT
の活性層として用いるが、非晶質珪素膜を用いることも
可能である。
【0129】なお、オフ電流を低減する必要のあるリセ
ット用トランジスタの活性層を非晶質珪素膜で形成し、
増幅用トランジスタの活性層を結晶質珪素膜で形成する
ことは有効である。非晶質珪素膜はキャリア移動度が低
いため電流を流しにくくオフ電流が流れにくい。即ち、
電流を流しにくい非晶質珪素膜と電流を流しやすい結晶
質珪素膜の両者の利点を生かすことができる。
【0130】次に、図26(B)に示すように、結晶質
珪素膜202上に酸化珪素膜でなる保護膜203を13
0nmの厚さに形成する。この厚さは100〜200n
m(好ましくは130〜170nm)の範囲で選べば良
い。また、珪素を含む絶縁膜であれば他の膜でも良い。
この保護膜203は不純物を添加する際に結晶質珪素膜
が直接プラズマに曝されないようにするためと、微妙な
濃度制御を可能にするために設ける。
【0131】そして、その上にレジストマスク204
a、204b、204cを形成し、保護膜203を介し
てn型を付与する不純物元素(以下、n型不純物元素と
いう)を添加する。なお、n型不純物元素としては、代
表的には周期表の15族に属する元素、典型的にはリン
又は砒素を用いることができる。なお、本実施例ではフ
ォスフィン(PH3)を質量分離しないでプラズマ励起
したプラズマドーピング法を用い、リンを1×1018at
oms/cm3の濃度で添加する。勿論、質量分離を行うイオ
ンインプランテーション法を用いても良い。
【0132】この工程により形成されるn型不純物領域
(b)205a、205bには、n型不純物元素が2×
1016〜5×1019atoms/cm3(代表的には5×1017
〜5×1018atoms/cm3)の濃度で含まれるようにドー
ズ量を調節する。
【0133】次に、図26(C)に示すように、保護膜
203、レジストマスク204a、204b、204c
を除去し、添加したn型不純物元素の活性化を行う。活
性化手段は公知の技術を用いれば良いが、本実施例では
エキシマレーザー光の照射(レーザーアニール)により
活性化する。勿論、パルス発振型でも連続発振型でも良
いし、エキシマレーザー光に限定する必要はない。但
し、添加された不純物元素の活性化が目的であるので、
結晶質珪素膜が溶融しない程度のエネルギーで照射する
ことが好ましい。なお、保護膜203をつけたままレー
ザー光を照射しても良い。
【0134】なお、このレーザー光による不純物元素の
活性化に際して、熱処理(ファーネスアニール)による
活性化を併用しても構わない。熱処理による活性化を行
う場合は、基板の耐熱性を考慮して450〜550℃程
度の熱処理を行えば良い。
【0135】この工程によりn型不純物領域(b)20
5a、205bの端部、即ち、n型不純物領域(b)2
05a、205bの周囲に存在するn型不純物元素を添
加していない領域との境界部(接合部)が明確になる。
このことは、後にTFTが完成した時点において、LD
D領域とチャネル形成領域とが非常に良好な接合部を形
成しうることを意味する。
【0136】次に、図26(D)に示すように、結晶質
珪素膜の不要な部分を除去して、島状の半導体膜(以
下、活性層という)206〜210を形成する。
【0137】次に、図27(A)に示すように、活性層
206〜210を覆ってゲート絶縁膜211を形成す
る。ゲート絶縁膜211としては、10〜200nm、
好ましくは50〜150nmの厚さの珪素を含む絶縁膜
を用いれば良い。これは単層構造でも積層構造でも良
い。本実施例では110nm厚の窒化酸化珪素膜を用い
る。
【0138】次に、200〜400nm厚の導電膜を形
成し、パターニングしてゲート電極212〜216を形
成する。なお本実施例では、ゲート電極とゲート電極に
電気的に接続された引き回しのための配線(以下、ゲー
ト配線という)とを同一材料で形成している。勿論、ゲ
ート電極と、ゲート配線とを別の材料で形成しても良
い。具体的にはゲート電極よりも低抵抗な材料をゲート
配線として用いても良い。これは、ゲート電極としては
微細加工が可能な材料を用い、ゲート配線には微細加工
はできなくとも配線抵抗が小さい材料を用いるためであ
る。このような構造とすることでゲート配線の配線抵抗
を非常に小さくすることができるため、面積の大きいセ
ンサ部を形成することができる。即ち、画面の大きさが
対角10インチ以上(さらには30インチ以上)のセン
サ部を有するエリアセンサを実現する上で、上記の画素
構造は極めて有効である。
【0139】また、ゲート電極は単層の導電膜で形成し
ても良いが、必要に応じて二層、三層といった積層膜と
することが好ましい。ゲート電極212〜216の材料
としては公知のあらゆる導電膜を用いることができる。
【0140】代表的には、アルミニウム(Al)、タン
タル(Ta)、チタン(Ti)、モリブデン(Mo)、
タングステン(W)、クロム(Cr)、シリコン(S
i)から選ばれた元素でなる膜、または前記元素の窒化
物膜(代表的には窒化タンタル膜、窒化タングステン
膜、窒化チタン膜)、または前記元素を組み合わせた合
金膜(代表的にはMo−W合金、Mo−Ta合金)、ま
たは前記元素のシリサイド膜(代表的にはタングステン
シリサイド膜、チタンシリサイド膜)を用いることがで
きる。勿論、単層で用いても積層して用いても良い。
【0141】本実施例では、30nm厚の窒化タングス
テン(WN)膜と、370nm厚のタングステン(W)
膜とでなる積層膜を用いる。これはスパッタ法で形成す
れば良い。また、スパッタガスとしてXe、Ne等の不
活性ガスを添加すると応力による膜はがれを防止するこ
とができる。
【0142】またこの時、ゲート電極213、216は
それぞれn型不純物領域(b)205a、205bの一
部とゲート絶縁膜211を介して重なるように形成す
る。この重なった部分が後にゲート電極と重なったLD
D領域となる。
【0143】次に、図27(B)に示すように、ゲート
電極212〜216をマスクとして自己整合的にn型不
純物元素(本実施例ではリン)を添加する。こうして形
成されるn型不純物領域(c)217〜224にはn型
不純物領域(b)205a、205bの1/2〜1/1
0(代表的には1/3〜1/4)の濃度でリンが添加さ
れるように調節する。具体的には、1×1016〜5×1
18atoms/cm3(典型的には3×1017〜3×1018ato
ms/cm3)の濃度が好ましい。
【0144】次に、図27(C)に示すように、ゲート
電極212、214、215を覆う形でレジストマスク
225a〜225cを形成し、n型不純物元素(本実施
例ではリン)を添加して高濃度にリンを含むn型不純物
領域(a)226〜233を形成する。ここでもフォス
フィン(PH3)を用いたイオンドープ法で行い、この
領域のリンの濃度は1×1020〜1×1021atoms/cm3
(代表的には2×102 0〜5×1021atoms/cm3)とな
るように調節する。
【0145】この工程によってnチャネル型TFTのソ
ース領域若しくはドレイン領域が形成される。そしてn
チャネル型TFTでは、図27(B)の工程で形成した
n型不純物領域217、218、222、223の一部
を残す。この残された領域がLDD領域となる。
【0146】次に、図27(D)に示すように、レジス
トマスク225a〜225cを除去し、新たにレジスト
マスク234a、234bを形成する。そして、p型不
純物元素(本実施例ではボロン)を添加し、高濃度にボ
ロンを含むp型不純物領域235、236を形成する。
ここではジボラン(B26)を用いたイオンドープ法に
より3×1020〜3×1021atoms/cm3(代表的には5
×1020〜1×1021atoms/cm3ノ)濃度となるようにボ
ロンを添加する。
【0147】なお、不純物領域235、236には既に
1×1020〜1×1021atoms/cm3の濃度でリンが添加
されているが、ここで添加されるボロンはその少なくと
も3倍以上の濃度で添加される。そのため、予め形成さ
れていたn型の不純物領域は完全にp型に反転し、p型
の不純物領域として機能する。
【0148】次に、レジストマスク234a、234b
を除去した後、それぞれの濃度で添加されたn型または
p型不純物元素を活性化する。活性化手段としては、フ
ァーネスアニール法、レーザーアニール法、またはラン
プアニール法で行うことができる。本実施例では電熱炉
において窒素雰囲気中、550℃、4時間の熱処理を行
う。
【0149】このとき雰囲気中の酸素を極力排除するこ
とが重要である。なぜならば酸素が少しでも存在してい
ると露呈したゲート電極の表面が酸化され、抵抗の増加
を招くからである。従って、上記活性化工程における処
理雰囲気中の酸素濃度は1ppm以下、好ましくは0.
1ppm以下とすることが望ましい。
【0150】次に、図28(A)に示すように、第1層
間絶縁膜237を形成する。第1層間絶縁膜237とし
ては、珪素を含む絶縁膜を単層で用いるか、その中で組
み合わせた積層膜を用いれば良い。また、膜厚は400
nm〜1.5μmとすれば良い。本実施例では、200
nm厚の窒化酸化珪素膜の上に800nm厚の酸化珪素
膜を積層した構造とする。
【0151】さらに、3〜100%の水素を含む雰囲気
中で、300〜450℃で1〜12時間の熱処理を行い
水素化処理を行う。この工程は熱的に励起された水素に
より半導体膜の不対結合手を水素終端する工程である。
水素化の他の手段として、プラズマ水素化(プラズマに
より励起された水素を用いる)を行っても良い。
【0152】なお、水素化処理は第1層間絶縁膜237
を形成する間に入れても良い。即ち、200nm厚の窒
化酸化珪素膜を形成した後で上記のように水素化処理を
行い、その後で残り800nm厚の酸化珪素膜を形成し
ても構わない。
【0153】次に、ゲート絶縁膜211及び第1層間絶
縁膜237に対してコンタクトホールを形成し、ソース
配線238〜242と、ドレイン配線243〜247を
形成する。なお、本実施例ではこの電極を、Ti膜を1
00nm、Tiを含むアルミニウム膜を300nm、T
i膜150nmをスパッタ法で連続形成した3層構造の
積層膜とする。勿論、他の導電膜でも良い。
【0154】次に、50〜500nm(代表的には20
0〜300nm)の厚さで第1パッシベーション膜24
8を形成する。本実施例では第1パッシベーション膜2
48として300nm厚の窒化酸化珪素膜を用いる。こ
れは窒化珪素膜で代用しても良い。なお、窒化酸化珪素
膜の形成に先立ってH2、NH3等水素を含むガスを用い
てプラズマ処理を行うことは有効である。この前処理に
より励起された水素が第1層間絶縁膜237に供給さ
れ、熱処理を行うことで、第1パッシベーション膜24
8の膜質が改善される。それと同時に、第1層間絶縁膜
237に添加された水素が下層側に拡散するため、効果
的に活性層を水素化することができる。
【0155】次に、図28(B)に示すように有機樹脂
からなる第2層間絶縁膜249を形成する。有機樹脂と
してはポリイミド、ポリアミド、アクリル、BCB(ベ
ンゾシクロブテン)等を使用することができる。特に、
第2層間絶縁膜249は平坦化の意味合いが強いので、
平坦性に優れたアクリルが好ましい。本実施例ではTF
Tによって形成される段差を十分に平坦化しうる膜厚で
アクリル膜を形成する。好ましくは1〜5μm(さらに
好ましくは2〜4μm)とすれば良い。
【0156】次に、第2層間絶縁膜249及び第1パッ
シベーション膜248にドレイン配線245に達するコ
ンタクトホールを形成し、ドレイン配線245に接する
ようにフォトダイオードのカソード電極250を形成す
る。本実施例では、カソード電極250としてスパッタ
法によって形成したアルミニウム膜を用いたが、その他
の金属、例えばチタン、タンタル、タングステン、銅を
用いることができる。また、チタン、アルミニウム、チ
タンでなる積層膜を用いてもよい。
【0157】次に、水素を含有する非晶質珪素膜を基板
全面に成膜した後にパターニングし、光電変換層251
を形成する。次に、基板全面に透明導電膜を形成する。
本実施例では透明導電膜として厚さ200nmのITO
をスパッタ法で成膜する。透明導電膜をパターニング
し、アノード電極252を形成する。(図28(C))
【0158】次に、図29(A)に示すように第3層間
絶縁膜253を形成する。第3層間絶縁膜253とし
て、ポリイミド、ポリアミド、ポリイミドアミド、アク
リル等の樹脂を用いることで、平坦な表面を得ることが
できる。本実施例では、第3層間絶縁膜253として厚
さ0.7μmのポリイミド膜を基板全面に形成した。
【0159】次に、第3層間絶縁膜253に、アノード
電極252に達するコンタクトホールを形成し、センサ
用配線254を形成する。本実施例ではアルミニウム合
金膜(1wt%のチタンを含有したアルミニウム膜)を3
00nmの厚さに形成する。
【0160】こうして図29(B)に示すような構造の
センサ基板が完成する。
【0161】270は増幅用TFT、271はスイッチ
用TFT、272はリセット用TFT、273はバイア
ス用TFT、274は放電用TFTである。
【0162】本実施例では、増幅用TFT270及びバ
イアス用TFT273がnチャネル型TFTであり、そ
れぞれソース領域側とドレイン領域側の両方にそれぞれ
LDD領域281〜284を有している。なおこのLD
D領域281〜284はゲート絶縁膜211を間に介し
てゲート電極212、215と重なっていない。上記構
成により、増幅用TFT270及びバイアス用TFT2
73は、極力ホットキャリア注入を低減させることがで
きる。
【0163】また本実施例では、スイッチ用TFT27
1及び放電用TFT274がnチャネル型TFTであ
り、それぞれドレイン領域側にのみそれぞれLDD領域
283、286を有している。なおこのLDD領域28
3、286はゲート絶縁膜211を間に介してゲート電
極213、216と重なっている。
【0164】ドレイン領域側のみにLDD領域283、
286を形成しているのは、ホットキャリア注入を低減
させ、なおかつ動作速度を落とさないための配慮であ
る。また、このスイッチ用271及び放電用TFT27
4はオフ電流値をあまり気にする必要はなく、それより
も動作速度を重視した方が良い。従って、LDD領域2
83、286は完全にゲート電極213、216と重ね
てしまい、極力抵抗成分を少なくすることが望ましい。
即ち、いわゆるオフセットはなくした方がよい。特に、
ソース信号線駆動回路又はゲート信号線駆動回路を15
V〜20Vで駆動させる場合、本実施例の放電用TFT
274の上記構成は、ホットキャリア注入を低減させ、
なおかつ動作速度を落とさないのに有効である。
【0165】また本実施例では、リセット用TFT27
2はpチャネル型TFTであり、LDD領域を有してい
ない。pチャネル型TFTは、ホットキャリア注入によ
る劣化が殆ど気にならないので、特にLDD領域を設け
なくても良い。勿論、nチャネル型TFTと同様にLD
D領域を設け、ホットキャリア対策を講じることも可能
である。また、リセット用TFT272がnチャネル型
TFTであっても良い。
【0166】また、基板上に形成された素子又は回路か
ら引き回された端子と外部信号端子とを接続するための
コネクター(フレキシブルプリントサーキット:FP
C)を取り付けて製品として完成する。
【0167】なお、実施例5は、実施例1〜実施例4
と、自由に組み合わせることが出来る。
【0168】[実施例6]本願発明を実施して形成された
センサは、様々な電子機器に用いることが出来る。その
様な本願発明の電子機器としては、スキャナ、デジタル
スチルカメラ、X線カメラ、携帯情報端末(モバイルコ
ンピュータ、携帯電話、携帯型ゲーム機)、ノート型パ
ーソナルコンピュータ、ゲーム機器、テレビ電話、等が
挙げられる。
【0169】図30(A)は、密着型センサを用いたスキャ
ナ3001であり、センサ部3002等を含む。読み取り対象物
3003の上にスキャナ3001を配置する。光は、室内光を利
用する。これにより、専用の光源が必要なくなる。本願
発明は、センサ部3002に用いることが出来る。
【0170】図30(B)は、図30(A)に対して、専用の光源
3007を配置したものである。読み取りたい領域とセンサ
部3005の位置を合わせるときは、光源3007を上に上げて
おく。そして、センサ部3005の照明窓を通して、読み取
り対象物3006を見て、位置を合わせる。画像を読み取る
時は、光源3007とスキャナ3004を重ねて使用する。本願
発明は、センサ部3005に用いることが出来る。
【0171】図31(A)は、携帯情報端末3101であり、液
晶ディスプレイ3102、密着型センサを用いたスキャナ31
03、センサ部3104等を含む。スキャナを使用する時は、
図31(B)の断面図に示すように、液晶ディスプレイ3102
とスキャナ3103を重ねて、読み取り対象物3003の上にス
キャナ3001を配置し、その上に液晶ディスプレイ3102が
配置されるようにする。照明光は、液晶ディスプレイ31
02の光を利用する。これにより、専用の光源が必要なく
なる。本願発明は、センサ部3002に用いることが出来
る。
【発明の効果】
【0172】本願発明は、受光部に入射する光を多くす
ることが出来る。そのため、信号が大きくなり、センサ
の画質が向上する。また、効率よく光を照明窓に通すこ
とが出来るため、無駄な光が減少する。以上の様な結
果、光利用効率が向上する。
【0173】
【図面の簡単な説明】
【図1】 本願発明の完全密着型センサの断面図
【図2】 従来の密着型光学系を用いたスキャナの断面
【図3】 従来の完全密着型センサの断面図
【図4】 従来の完全密着型センサでの照明窓を示す図
【図5】 従来の完全密着型センサ構成を示す図
【図6】 ランベルトの余弦則を示す図
【図7】 従来の完全密着型センサの断面図
【図8】 本願発明の完全密着型センサでの照明窓を示
す図
【図9】 本願発明の完全密着型センサの断面図
【図10】 従来の完全密着型センサの断面図
【図11】 本願発明の画素の回路の回路図
【図12】 本願発明の画素のレイアウト図
【図13】 本願発明の画素の断面図
【図14】 光ファイバプレートを示す図
【図15】 本願発明の完全密着型センサの断面図
【図16】 本願発明の完全密着型センサと液晶ディス
プレイの斜視図
【図17】 本願発明の完全密着型センサと液晶ディス
プレイの画素部の斜視図
【図18】 本願発明のエリアセンサのブロック図
【図19】 本願発明のアクティブセンサの画素の回路
【図20】 本願発明のアクティブセンサの画素の回路
【図21】 本願発明の信号処理回路の回路図
【図22】 本願発明の最終出力増幅用回路の回路図
【図23】 本願発明の最終出力増幅用回路の回路図
【図24】 本願発明のエリアセンサのタイミングチャ
ート
【図25】 本願発明のエリアセンサのタイミングチャ
ート
【図26】 本願発明のイメージセンサの作製行程を示
す図
【図27】 本願発明のイメージセンサの作製行程を示
す図
【図28】 本願発明のイメージセンサの作製行程を示
す図
【図29】 本願発明のイメージセンサの作製行程を示
す図
【図30】 本願発明のイメージセンサを用いた電子機
器の図
【図31】 本願発明のイメージセンサを用いた電子機
器の図
【符号の説明】
101 バックライト 102 バックライトから照射される光 103 液晶ディスプレイ 104 液晶ディスプレイを透過する光 105 液晶ディスプレイの開口部 106 照明窓を透過する光 804 読み取り対象物 805 ガラス 806 受光部 807 照明窓
フロントページの続き Fターム(参考) 5B047 AA01 AB04 BB04 BC01 BC08 BC12 CA19 5C051 AA01 BA04 DA06 DA10 DB01 DB04 DB06 DB08 DB15 DB18 DB25 DB31 DC02 DC03 DC04 DC05 DC07 DE17 DE31 EA01 FA00 5C072 AA01 BA05 CA02 CA09 CA12 DA07 DA21 DA25 EA07 EA08 QA11 UA05 XA10

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】センサ回路部と複数の照明窓部とからなる
    単位画素が複数配置された密着型センサ。
  2. 【請求項2】センサ回路部と複数の照明窓部とからなる
    単位画素が複数配置された密着型センサであって、 前記センサ回路部と読み取り対象物との間に光ファイバ
    プレートを有しており、 前記光ファイバプレートの中の1本の光ファイバの断面
    の半分の面積よりも、前記複数の照明窓部のいずれか1
    つの面積の方が大きいことを特徴とする密着型センサ。
  3. 【請求項3】センサ回路部と複数の照明窓部とからなる
    単位画素が複数配置された密着型センサであって、 前記密着型センサは、液晶ディスプレイとバックライト
    とを有しており、 前記バックライトの下に前記液晶ディスプレイが配置さ
    れており、 前記液晶ディスプレイの下に、前記センサ回路部と前記
    複数の照明窓部とが配置されており、 前記複数の照明窓部が前記液晶ディスプレイの開口部の
    内側に配置されることを特徴とする密着型センサ。
  4. 【請求項4】センサ回路部と複数の照明窓部とからなる
    単位画素が複数配置された密着型センサであって、 前記密着型センサは、液晶ディスプレイとバックライト
    と光ファイバプレートとを有しており、 前記バックライトの下に前記液晶ディスプレイが配置さ
    れており、 前記液晶ディスプレイの下に、前記センサ回路部と前記
    複数の照明窓部とが配置されており、 前記センサ回路部と前記複数の照明窓部との下に、前記
    光ファイバプレートが配置されており、 前記複数の照明窓部が前記液晶ディスプレイの開口部の
    内側に配置されることを特徴とする密着型センサ。
  5. 【請求項5】センサ回路部と複数の照明窓部とからなる
    単位画素が複数配置された密着型センサであって、 前記密着型センサは、液晶ディスプレイとバックライト
    とを有しており、 前記液晶ディスプレイは、1つの赤用画素と1つの緑用
    画素と1つの青用画素とで1つの単位画素が構成されて
    おり前記バックライトの下に前記液晶ディスプレイが配
    置されており、 前記液晶ディスプレイの下に、前記センサ回路部と前記
    複数の照明窓部とが配置されており、 前記液晶ディスプレイの前記単位画素の大きさが、前記
    密着型センサの前記単位画素の大きさの整数倍もしくは
    整数分の1であることを特徴とする密着型センサ。
  6. 【請求項6】センサ回路部と複数の照明窓部とからなる
    単位画素が複数配置された密着型センサであって、 前記密着型センサは、液晶ディスプレイとバックライト
    と光ファイバプレートとを有しており、 前記液晶ディスプレイは、1つの赤用画素と1つの緑用
    画素と1つの青用画素とで1つの単位画素が構成されて
    おり前記バックライトの下に前記液晶ディスプレイが配
    置されており、 前記液晶ディスプレイの下に、前記センサ回路部と前記
    複数の照明窓部とが配置されており、 前記センサ回路部と前記複数の照明窓部との下に、前記
    光ファイバプレートが配置されており、 前記液晶ディスプレイの前記単位画素の大きさが、前記
    密着型センサの前記単位画素の大きさの整数倍もしくは
    整数分の1であることを特徴とする密着型センサ。
  7. 【請求項7】センサ回路部と複数の照明窓部とからなる
    単位画素が複数配置された密着型センサであって、 前記密着型センサは、液晶ディスプレイとバックライト
    とを有しており、 前記液晶ディスプレイは、1つの赤用画素と1つの緑用
    画素と1つの青用画素とで1つの単位画素が構成されて
    おり前記バックライトの下に前記液晶ディスプレイが配
    置されており、 前記液晶ディスプレイの下に、前記センサ回路部と前記
    複数の照明窓部とが配置されており、 前記バックライトの光が、各サブフレーム期間ごとに、
    前記液晶ディスプレイの前記赤用画素、前記緑用画素、
    前記青用画素を順に透過することを特徴とする密着型セ
    ンサ。
  8. 【請求項8】センサ回路部と複数の照明窓部とからなる
    単位画素が複数配置された密着型センサであって、 前記密着型センサは、液晶ディスプレイとバックライト
    と光ファイバプレートとを有しており、 前記液晶ディスプレイは、1つの赤用画素と1つの緑用
    画素と1つの青用画素とで1つの単位画素が構成されて
    おり前記バックライトの下に前記液晶ディスプレイが配
    置されており、 前記液晶ディスプレイの下に、前記センサ回路部と前記
    複数の照明窓部とが配置されており、 前記センサ回路部と前記複数の照明窓部との下に、前記
    光ファイバプレートが配置されており、 前記バックライトの光が、各サブフレーム期間ごとに、
    前記液晶ディスプレイの前記赤用画素、前記緑用画素、
    前記青用画素を順に透過することを特徴とする密着型セ
    ンサ。
  9. 【請求項9】請求項1乃至請求項8のいずれか1項に記
    載の前記密着型センサを用いることを特徴とするスキャ
    ナ。
  10. 【請求項10】請求項1乃至請求項8のいずれか1項に
    記載の前記密着型センサを用いることを特徴とする携帯
    情報端末。
JP2000135239A 2000-05-08 2000-05-08 装置 Expired - Fee Related JP4197217B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000135239A JP4197217B2 (ja) 2000-05-08 2000-05-08 装置
US09/849,975 US20010038065A1 (en) 2000-05-08 2001-05-08 Close contact type sensor
US11/053,852 US7279673B2 (en) 2000-05-08 2005-02-10 Sensor, scanner and portable information terminal each having liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000135239A JP4197217B2 (ja) 2000-05-08 2000-05-08 装置

Publications (2)

Publication Number Publication Date
JP2001320547A true JP2001320547A (ja) 2001-11-16
JP4197217B2 JP4197217B2 (ja) 2008-12-17

Family

ID=18643354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000135239A Expired - Fee Related JP4197217B2 (ja) 2000-05-08 2000-05-08 装置

Country Status (2)

Country Link
US (2) US20010038065A1 (ja)
JP (1) JP4197217B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
US7495272B2 (en) 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
US7888714B2 (en) 2004-10-04 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2011071038A1 (ja) 2009-12-09 2011-06-16 シャープ株式会社 表示装置
US8633051B2 (en) 2009-08-24 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4485087B2 (ja) * 2001-03-01 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の動作方法
JP4926329B2 (ja) 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
US20030191693A1 (en) 2002-04-08 2003-10-09 Itamar Aphek System and method for conducting an advertising business
JP4703883B2 (ja) 2001-04-09 2011-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7351605B2 (en) 2001-04-09 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7266156B2 (en) 2002-04-26 2007-09-04 Qualcomm Incorporated Method and apparatus for reducing peak to average power ratio of a multi-carrier signal
JP2004063363A (ja) * 2002-07-31 2004-02-26 Semiconductor Energy Lab Co Ltd 電界発光素子用材料、およびそれを用いた電界発光素子
JP4693413B2 (ja) 2003-01-08 2011-06-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
GB2424269A (en) * 2004-04-01 2006-09-20 Robert Michael Lipman Control apparatus
DE102004026618A1 (de) * 2004-06-01 2005-12-29 Siemens Ag Röntgendetektor
JP4206992B2 (ja) * 2004-10-29 2009-01-14 セイコーエプソン株式会社 撮像ユニット及び画像読取装置
US8138502B2 (en) * 2005-08-05 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
JP4725482B2 (ja) * 2006-10-16 2011-07-13 カシオ計算機株式会社 フォトセンサ、フォトセンサの対象物検出方法及び表示装置
KR101441346B1 (ko) * 2007-04-27 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8120820B2 (en) * 2007-08-01 2012-02-21 Silverbrook Research Pty Ltd Method of scanning images larger than the scan swath using coded surfaces
JP2009168581A (ja) * 2008-01-15 2009-07-30 Saki Corp:Kk 被検査体の検査装置
US8610155B2 (en) * 2008-11-18 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, method for manufacturing the same, and cellular phone
US8576209B2 (en) 2009-07-07 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device
US8624875B2 (en) * 2009-08-24 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Method for driving touch panel
KR102227637B1 (ko) 2013-11-07 2021-03-16 삼성디스플레이 주식회사 적외선 감지 소자, 적외선 감지 소자를 포함하는 적외선 센서 및 이의 제조 방법
CN103676236B (zh) * 2013-12-18 2017-01-04 合肥京东方光电科技有限公司 一种修复缺陷像素的方法、系统及显示面板
CN104134675A (zh) * 2014-07-16 2014-11-05 上海集成电路研发中心有限公司 提高入射光利用率的彩色及灰度图像传感器
TWI669964B (zh) 2015-04-06 2019-08-21 日商新力股份有限公司 Solid-state imaging device, electronic device, and AD conversion device
US10536604B2 (en) * 2017-03-31 2020-01-14 Canon Components, Inc. Line sensor apparatus, reading apparatus, and recording system
CN111307196B (zh) * 2020-03-20 2020-12-29 电子科技大学 一种分布式电热退火和光热退火的抗辐射方法及系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5149955A (en) * 1989-07-26 1992-09-22 Nippon Steel Corporation Full contact image sensor device with light blocking means
EP0554825B1 (en) * 1992-02-04 1998-10-28 Matsushita Electric Industrial Co., Ltd. Direct contact type image sensor and its production method
JPH0762865B2 (ja) * 1993-05-13 1995-07-05 日本電気株式会社 指紋画像入力装置
JPH07236029A (ja) * 1993-12-29 1995-09-05 Xerox Corp コンパクト・ドキュメント・イメージャ
JP2953321B2 (ja) * 1994-08-31 1999-09-27 日本電気株式会社 原稿読取装置における密着型イメージセンサ
JP3079969B2 (ja) * 1995-09-14 2000-08-21 日本電気株式会社 完全密着型イメージセンサ及びその製造方法
JPH09219823A (ja) 1995-12-07 1997-08-19 Alps Electric Co Ltd 密着型エリアセンサ
US6421468B1 (en) * 1999-01-06 2002-07-16 Seiko Epson Corporation Method and apparatus for sharpening an image by scaling elements of a frequency-domain representation

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
US8039782B2 (en) 2003-09-19 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus with an amplifier circuit and dual level shift circuit
US8461509B2 (en) 2003-09-19 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device including amplifier circuit and feedback resistor
US7495272B2 (en) 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
US7932126B2 (en) 2003-10-06 2011-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7888714B2 (en) 2004-10-04 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8633051B2 (en) 2009-08-24 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2011071038A1 (ja) 2009-12-09 2011-06-16 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
US7279673B2 (en) 2007-10-09
US20050161675A1 (en) 2005-07-28
US20010038065A1 (en) 2001-11-08
JP4197217B2 (ja) 2008-12-17

Similar Documents

Publication Publication Date Title
JP4197217B2 (ja) 装置
JP4954404B2 (ja) 表示装置
US7224391B2 (en) MOS sensor and drive method thereof
KR100794287B1 (ko) 반도체장치 및 그의 구동방법
US8288807B2 (en) Semiconductor device and electronic device using the same
US20070291325A1 (en) Combined Image Pickup-Display Device
US20080158138A1 (en) Liquid crystal display device and driving method thereof, and electronic device with the liquid crystal display device
JPH08114782A (ja) 画像入出力装置
KR20050103294A (ko) 고체촬상장치 및 방사선 촬상장치
JP2008153427A (ja) 高感度光センサ素子及びそれを用いた光センサ装置
JP2010141929A (ja) Mos型センサ及びその駆動方法
JP5619122B2 (ja) 半導体装置、x線カメラ及び電子機器
JP5581436B2 (ja) X線カメラ
JP5205430B2 (ja) 半導体装置
JP2011109694A (ja) 半導体装置
JP2010068545A (ja) 半導体装置の駆動方法
JP2013138478A (ja) 半導体装置
JP2012147488A (ja) 半導体装置
KR20070005684A (ko) 촬상 기능 일체형 표시 장치
JP5127956B2 (ja) 半導体装置及び電子機器
JP2004015814A (ja) 密着型エリアセンサの駆動方法
JP2001028663A (ja) 密着型エリアセンサ
JPH0998266A (ja) 画像入出力装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees