JP2001313686A - データ分析方法及び装置 - Google Patents
データ分析方法及び装置Info
- Publication number
- JP2001313686A JP2001313686A JP2001074403A JP2001074403A JP2001313686A JP 2001313686 A JP2001313686 A JP 2001313686A JP 2001074403 A JP2001074403 A JP 2001074403A JP 2001074403 A JP2001074403 A JP 2001074403A JP 2001313686 A JP2001313686 A JP 2001313686A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- description
- unstructured
- structured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
- G06F16/25—Integrating or interfacing systems involving database management systems
- G06F16/258—Data format conversion from or to a database
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Communication Control (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】
【課題】 データ分析を簡単且つ短時間に行う。
【解決手段】 非構造化データが蓄積されるデータ・メ
モリ４６と；構造化記述が蓄積される構造化記述メモリ
５０と；データ・メモリ内の非構造化データの個別のコ
ンポーネントをアクセスするアドレス指定ロジック５４
と；構造化記述メモリからの構造化記述をデータ・メモ
リ内の非構造化データと比較して、アドレス指定ロジッ
ク用の個別コンポーネントを識別する比較器５２と；ア
ドレス指定ロジックに結合され、アドレス指定ロジック
がアクセスしたデータ・メモリ内の非構造化データから
データを取り出すレジスタ５６とを具えている。
モリ４６と；構造化記述が蓄積される構造化記述メモリ
５０と；データ・メモリ内の非構造化データの個別のコ
ンポーネントをアクセスするアドレス指定ロジック５４
と；構造化記述メモリからの構造化記述をデータ・メモ
リ内の非構造化データと比較して、アドレス指定ロジッ
ク用の個別コンポーネントを識別する比較器５２と；ア
ドレス指定ロジックに結合され、アドレス指定ロジック
がアクセスしたデータ・メモリ内の非構造化データから
データを取り出すレジスタ５６とを具えている。
Description
【０００１】
【発明の属する技術分野】本発明は、プロトコル・アナ
ライザによりデータを分析する方法及び装置に関する。
ライザによりデータを分析する方法及び装置に関する。
【０００２】
【従来の技術】情報処理の多くの領域において、分析す
べき複数のデータ構造がある。かかる分析を行うには、
データ構造を認識するための特定の記述に基づいている
ので、個別の要素（エレメント）をメッセージのコンポ
ーネントとして単独に処理できると共に、これら要素の
値を別のステップでも利用できる。かかるデータ構造
は、異なるソースにより生成された任意のビット・シー
ケンスである場合もある。特に、テレコミュニケーショ
ン（電気通信）分野において、プロトコル・メッセージ
の形式におけるビット・シーケンスのデータ転送速度は
高速であり、関連したプロトコルがデータの構造を記述
する。データの分析には、データを、プロトコル・デー
タ・ユニット（ＰＤＵ）として知られているユニットに
分解することが含まれる。
べき複数のデータ構造がある。かかる分析を行うには、
データ構造を認識するための特定の記述に基づいている
ので、個別の要素（エレメント）をメッセージのコンポ
ーネントとして単独に処理できると共に、これら要素の
値を別のステップでも利用できる。かかるデータ構造
は、異なるソースにより生成された任意のビット・シー
ケンスである場合もある。特に、テレコミュニケーショ
ン（電気通信）分野において、プロトコル・メッセージ
の形式におけるビット・シーケンスのデータ転送速度は
高速であり、関連したプロトコルがデータの構造を記述
する。データの分析には、データを、プロトコル・デー
タ・ユニット（ＰＤＵ）として知られているユニットに
分解することが含まれる。
【０００３】図３は、従来技術によりデータを分析する
手順を示す。ステップ１において、データ１０は、非構
造化形式であり、即ち、データ転送のシーケンスが任意
の所定順序ではない。かかる非構造化データ１０は、ラ
ンダム・アクセス・メモリ（ＲＡＭ）の如きメモリ・ユ
ニット１２に蓄積される。ソフトウェアを用いて、この
非構造化データを、プロトコル記述の如き構造化記述と
比較する。この比較結果に応じて、一体化及び意味の形
式が、個別のデータに割り当てられる。例えば、ステッ
プ２において、フィールド１４内のデータは、フィール
ド１６内のデータに対する意味のある「名前」を定義で
き、フィールド１８内のデータは、意味のある「住所」
をフィールド２０内のデータに割り当てる。一方、フィ
ールド２２内のデータは、意味のある「電話番号」をフ
ィールド２４内のデータに割り当てる。比較処理を示す
矢印線に示すように、無秩序になっているデータ構造を
ソフトウェアにて順次処理し、ステップ３に示すよう
に、プロトコル構造を着実に組み上げる。この構造にお
いて、所望の順序正しい形式でデータを配置する。ここ
で、フィールド２６は、フィールド２８内で名前となる
データを示し、フィールド３０は、フィールド３２内で
住所となるデータを示し、フィールド３４は、フィール
ド３６内で電話番号となるデータを示す。かかる配置
は、矢印で示すように、レジスタ３８のデータに基づく
制御により可能であり、順序正しく配列されたデータを
アクセスできる。これらデータが順序正しく配置されて
いるので、入力端４０に結合されている端末がある形式
の情報を必要とするときに、レジスタ３８は、同じ位置
を常にアクセスできる。
手順を示す。ステップ１において、データ１０は、非構
造化形式であり、即ち、データ転送のシーケンスが任意
の所定順序ではない。かかる非構造化データ１０は、ラ
ンダム・アクセス・メモリ（ＲＡＭ）の如きメモリ・ユ
ニット１２に蓄積される。ソフトウェアを用いて、この
非構造化データを、プロトコル記述の如き構造化記述と
比較する。この比較結果に応じて、一体化及び意味の形
式が、個別のデータに割り当てられる。例えば、ステッ
プ２において、フィールド１４内のデータは、フィール
ド１６内のデータに対する意味のある「名前」を定義で
き、フィールド１８内のデータは、意味のある「住所」
をフィールド２０内のデータに割り当てる。一方、フィ
ールド２２内のデータは、意味のある「電話番号」をフ
ィールド２４内のデータに割り当てる。比較処理を示す
矢印線に示すように、無秩序になっているデータ構造を
ソフトウェアにて順次処理し、ステップ３に示すよう
に、プロトコル構造を着実に組み上げる。この構造にお
いて、所望の順序正しい形式でデータを配置する。ここ
で、フィールド２６は、フィールド２８内で名前となる
データを示し、フィールド３０は、フィールド３２内で
住所となるデータを示し、フィールド３４は、フィール
ド３６内で電話番号となるデータを示す。かかる配置
は、矢印で示すように、レジスタ３８のデータに基づく
制御により可能であり、順序正しく配列されたデータを
アクセスできる。これらデータが順序正しく配置されて
いるので、入力端４０に結合されている端末がある形式
の情報を必要とするときに、レジスタ３８は、同じ位置
を常にアクセスできる。
【０００４】
【発明が解決しようとする課題】上述の従来のデータ分
析手順の欠点は、当業者には周知の如く、図３に示すス
テップ３の形式のデータを準備するために、長時間がか
かると共に、膨大な計算が必要なことである。
析手順の欠点は、当業者には周知の如く、図３に示すス
テップ３の形式のデータを準備するために、長時間がか
かると共に、膨大な計算が必要なことである。
【０００５】データに迅速にアクセスできるようにする
ために、データの分析が、上述の従来の手順よりも簡単
で、時間のかからない方法及び装置が望まれている。
ために、データの分析が、上述の従来の手順よりも簡単
で、時間のかからない方法及び装置が望まれている。
【０００６】したがって、本発明は、簡単且つ短時間に
データを分析できる方法及び装置の提供にある。
データを分析できる方法及び装置の提供にある。
【０００７】
【課題を解決するための手段】本発明のデータ分析方法
は、非構造化データをデータ・メモリ（４６；７２、７
４）に読み込むステップと；非構造化データを構造化記
述（５０；６６）と比較して（５２；７６）、非構造化
データのコンポーネントを識別するステップと；非構造
化データの識別されたコンポーネントに応じて、アドレ
ス指定ロジック（５４；７８）を初期化し、非構造化デ
ータを直接アクセスして分析するステップとを具えてい
る。また、本発明のデータ分析装置は、非構造化データ
が蓄積されるデータ・メモリ（４６；７２、７４）と；
構造化記述が蓄積される構造化記述メモリ（５０；６
６）と；データ・メモリ内の非構造化データの個別のコ
ンポーネントをアクセスするアドレス指定ロジック（５
４；７８）と；構造化記述メモリからの構造化記述をデ
ータ・メモリ内の非構造化データと比較して、アドレス
指定ロジック用の個別コンポーネントを識別する比較器
（５２；７６）と；アドレス指定ロジックに結合され、
アドレス指定ロジックがアクセスしたデータ・メモリ内
の非構造化データからデータを取り出すレジスタ（５
６；９０、９２）とを具えている。
は、非構造化データをデータ・メモリ（４６；７２、７
４）に読み込むステップと；非構造化データを構造化記
述（５０；６６）と比較して（５２；７６）、非構造化
データのコンポーネントを識別するステップと；非構造
化データの識別されたコンポーネントに応じて、アドレ
ス指定ロジック（５４；７８）を初期化し、非構造化デ
ータを直接アクセスして分析するステップとを具えてい
る。また、本発明のデータ分析装置は、非構造化データ
が蓄積されるデータ・メモリ（４６；７２、７４）と；
構造化記述が蓄積される構造化記述メモリ（５０；６
６）と；データ・メモリ内の非構造化データの個別のコ
ンポーネントをアクセスするアドレス指定ロジック（５
４；７８）と；構造化記述メモリからの構造化記述をデ
ータ・メモリ内の非構造化データと比較して、アドレス
指定ロジック用の個別コンポーネントを識別する比較器
（５２；７６）と；アドレス指定ロジックに結合され、
アドレス指定ロジックがアクセスしたデータ・メモリ内
の非構造化データからデータを取り出すレジスタ（５
６；９０、９２）とを具えている。
【０００８】すなわち、本発明のデータ分析方法及び装
置は、非構造化データをメモリ内に読み込み、非構造化
データを構造化記述と比較して非構造化データのコンポ
ーネントを識別し、非構造化データの識別されたコンポ
ーネントに応じてアドレス指定ロジックを初期化してい
る。レジスタがアドレス指定ロジックに結合されて、識
別されたコンポーネントに基づいて非構造化データをア
クセスするためのインタフェースとして作用する。
置は、非構造化データをメモリ内に読み込み、非構造化
データを構造化記述と比較して非構造化データのコンポ
ーネントを識別し、非構造化データの識別されたコンポ
ーネントに応じてアドレス指定ロジックを初期化してい
る。レジスタがアドレス指定ロジックに結合されて、識
別されたコンポーネントに基づいて非構造化データをア
クセスするためのインタフェースとして作用する。
【０００９】本発明の目的、利点、及び新規な特徴は、
添付図を参照した以下の説明から明らかになろう。
添付図を参照した以下の説明から明らかになろう。
【００１０】
【発明の実施の形態】図１は、本発明によりデータを分
析する方法及び装置の第１実施例を示すブロック図であ
る。データは、非構造化形式であり、入力端４２を介し
てデータ・インタフェース４４に伝送される。このデー
タ・インタフェース４４により、データがデータ・メモ
リ４６に非構造化形式のままで順次読み込まれる。この
データ・メモリ４６は、好ましくは、ビット向きのラン
ダム・アクセス・メモリ（ＲＡＭ）である。このＲＡＭ
は、シフト・レジスタに類似した大きな線形ビット・フ
ィールドＲＡＭである。
析する方法及び装置の第１実施例を示すブロック図であ
る。データは、非構造化形式であり、入力端４２を介し
てデータ・インタフェース４４に伝送される。このデー
タ・インタフェース４４により、データがデータ・メモ
リ４６に非構造化形式のままで順次読み込まれる。この
データ・メモリ４６は、好ましくは、ビット向きのラン
ダム・アクセス・メモリ（ＲＡＭ）である。このＲＡＭ
は、シフト・レジスタに類似した大きな線形ビット・フ
ィールドＲＡＭである。
【００１１】構造化基準メモリ５０は、プロトコル入力
端４８経由でロードされた情報を記憶している。この情
報は、受信したビット・ストリーム用のデータ、即ち、
プロトコル記述の可能性のあるデータ構造である。ま
た、この情報は、基本ユニット、即ち、ビット、バイ
ト、ワード、アレイなどのビット・ストリームの要素を
観察するための記述である。この構造化記述情報は、縦
続性の如き判断ポイントも含んでおり、あるデータ・コ
ンポーネントの値又は存在に応じて、部分的記述を変形
したものを用いるかを判断する。これら判断ポイント
は、分岐又は反復ポイントも含んでいる。
端４８経由でロードされた情報を記憶している。この情
報は、受信したビット・ストリーム用のデータ、即ち、
プロトコル記述の可能性のあるデータ構造である。ま
た、この情報は、基本ユニット、即ち、ビット、バイ
ト、ワード、アレイなどのビット・ストリームの要素を
観察するための記述である。この構造化記述情報は、縦
続性の如き判断ポイントも含んでおり、あるデータ・コ
ンポーネントの値又は存在に応じて、部分的記述を変形
したものを用いるかを判断する。これら判断ポイント
は、分岐又は反復ポイントも含んでいる。
【００１２】比較器を有する中央制御ユニット５２は、
構造化記述メモリ５０に蓄積された構造の要素をデータ
・メモリ４６内の非構造化データと比較し、データ・メ
モリ４６内のデータの識別されたコンポーネントに対応
して、アドレス指定ロジック５４を初期化する。この初
期化により、識別されたプロトコル・コンポーネントを
補正形式、補正サイズ、及び他の付加的な情報と共に、
レジスタ５６を介して出力端５８から読み出す。このよ
うに、アドレス指定ロジック５４の初期化とは、識別さ
れたコンポーネントに応じた初期化である点に留意され
たい。なお、ワード読み取り動作として知られている簡
単な動作により、レジスタ５６を介しての読出しを行
う。これら動作は、サイズ（ビット数）、ビット・シー
ケンス及びアライメントを自動的に適合させることも含
んでいる。識別されたこのアクセスに対して、アドレス
指定は、線形アドレス指定の形式にできる。すなわち、
プロセッサのアドレス空間の内部にデータを直接的に配
置することができる。代わりに、要素を着実に（段々
に）レジスタから読み出せるように、キュー（待ち行
列）の形式であってもよい。高速及び直接アクセスのた
め、上述の最初の変形が好ましい。しかし、これには、
総ての要素又はビットが整数としてレジスタで扱われる
ので、大容量の蓄積領域が必要となる。
構造化記述メモリ５０に蓄積された構造の要素をデータ
・メモリ４６内の非構造化データと比較し、データ・メ
モリ４６内のデータの識別されたコンポーネントに対応
して、アドレス指定ロジック５４を初期化する。この初
期化により、識別されたプロトコル・コンポーネントを
補正形式、補正サイズ、及び他の付加的な情報と共に、
レジスタ５６を介して出力端５８から読み出す。このよ
うに、アドレス指定ロジック５４の初期化とは、識別さ
れたコンポーネントに応じた初期化である点に留意され
たい。なお、ワード読み取り動作として知られている簡
単な動作により、レジスタ５６を介しての読出しを行
う。これら動作は、サイズ（ビット数）、ビット・シー
ケンス及びアライメントを自動的に適合させることも含
んでいる。識別されたこのアクセスに対して、アドレス
指定は、線形アドレス指定の形式にできる。すなわち、
プロセッサのアドレス空間の内部にデータを直接的に配
置することができる。代わりに、要素を着実に（段々
に）レジスタから読み出せるように、キュー（待ち行
列）の形式であってもよい。高速及び直接アクセスのた
め、上述の最初の変形が好ましい。しかし、これには、
総ての要素又はビットが整数としてレジスタで扱われる
ので、大容量の蓄積領域が必要となる。
【００１３】入力端６０を介して、コマンドを中央制御
ユニット５２に送って、他の構造化記述を構造化記述メ
モリ５０にロードし、新たなデータ・セットをデータ・
メモリ４６にロードし、識別されたデータ・コンポーネ
ントをレジスタ５６を介して利用可能にしたりすること
もできる。また、次のデータ・セットの分析期間中にロ
ードされた構造化記述に応じて、古いデータ・セットの
一部をデータ・メモリ４６内に保存して、１ビットより
も大きいデータ・コンポーネント、即ち、第１データ・
セットから開始し、その後の第２データ・セットで終わ
るデータ・コンポーネントを確実に識別できるようにし
てもよい。
ユニット５２に送って、他の構造化記述を構造化記述メ
モリ５０にロードし、新たなデータ・セットをデータ・
メモリ４６にロードし、識別されたデータ・コンポーネ
ントをレジスタ５６を介して利用可能にしたりすること
もできる。また、次のデータ・セットの分析期間中にロ
ードされた構造化記述に応じて、古いデータ・セットの
一部をデータ・メモリ４６内に保存して、１ビットより
も大きいデータ・コンポーネント、即ち、第１データ・
セットから開始し、その後の第２データ・セットで終わ
るデータ・コンポーネントを確実に識別できるようにし
てもよい。
【００１４】図２は、本発明によりデータを分析する方
法及び装置の第２実施例を示すブロック図である。構造
化記述用インタフェース６４の関連した入力端６２を介
して、構造化記述を構造化記述メモリ６６にロードす
る。データは、データ用インタフェース７０の入力端６
８を介して非構造化形式で第１又は第２データ・メモリ
７２、７４に順次伝送される。これら２個のデータ・メ
モリ７２、７４を用いて、これら２個のデータ・メモリ
の一方のデータのコンポーネントの識別又はデコードを
バックグランドで行える。一方、フォアグランドでは、
他方のデータ・メモリの既に識別したコンポーネントを
アクセスできる。この点は、更に後述する。いくつかの
異なる構造化記述を構造化記述メモリ６６に蓄積できる
ように、この構造化記述メモリ６６を構成できる。この
場合、これら構造化記述は、データ・メモリ７２及び７
４に蓄積された非構造化データに直列に適用できる。ま
た、データ・メモリは、２個ではなく、それ以上の数で
あってもよい。各場合において、各構造化記述は、関連
したデータ・メモリのデータと中央制御ユニット７６内
の比較器により比較される。更に別の実施例としては、
１個だけの構造化記述メモリを用い、このメモリに異な
る構造化記述を必要に応じてロードすることもできる。
この際、データ・メモリに新たな非構造化データがロー
ドされる期間中に、新たな構造化記述が構造化記述メモ
リにロードされて、この新たな構造化記述がデータ・メ
モリとの比較に適応される。
法及び装置の第２実施例を示すブロック図である。構造
化記述用インタフェース６４の関連した入力端６２を介
して、構造化記述を構造化記述メモリ６６にロードす
る。データは、データ用インタフェース７０の入力端６
８を介して非構造化形式で第１又は第２データ・メモリ
７２、７４に順次伝送される。これら２個のデータ・メ
モリ７２、７４を用いて、これら２個のデータ・メモリ
の一方のデータのコンポーネントの識別又はデコードを
バックグランドで行える。一方、フォアグランドでは、
他方のデータ・メモリの既に識別したコンポーネントを
アクセスできる。この点は、更に後述する。いくつかの
異なる構造化記述を構造化記述メモリ６６に蓄積できる
ように、この構造化記述メモリ６６を構成できる。この
場合、これら構造化記述は、データ・メモリ７２及び７
４に蓄積された非構造化データに直列に適用できる。ま
た、データ・メモリは、２個ではなく、それ以上の数で
あってもよい。各場合において、各構造化記述は、関連
したデータ・メモリのデータと中央制御ユニット７６内
の比較器により比較される。更に別の実施例としては、
１個だけの構造化記述メモリを用い、このメモリに異な
る構造化記述を必要に応じてロードすることもできる。
この際、データ・メモリに新たな非構造化データがロー
ドされる期間中に、新たな構造化記述が構造化記述メモ
リにロードされて、この新たな構造化記述がデータ・メ
モリとの比較に適応される。
【００１５】構造化記述は、プロトコル記述でもよく、
独特な要素ＩＤを含んでいる。この際、受信データの相
互依存性及び構造を、記述ＩＤとして知られている記述
識別タグにより記述するキーワードは、別にする。これ
により、ビット・ストリームのビット、バイト、アドレ
ス又はアレイの如き各基本要素を基準にできる。可変長
データ要素の場合、レジスタ内のその後の要素の位置
は、最早既知ではなく、記述ＩＤにより、割り当てを行
う。
独特な要素ＩＤを含んでいる。この際、受信データの相
互依存性及び構造を、記述ＩＤとして知られている記述
識別タグにより記述するキーワードは、別にする。これ
により、ビット・ストリームのビット、バイト、アドレ
ス又はアレイの如き各基本要素を基準にできる。可変長
データ要素の場合、レジスタ内のその後の要素の位置
は、最早既知ではなく、記述ＩＤにより、割り当てを行
う。
【００１６】アドレス指定ロジック７８において、デー
タ・メモリ７２、７４の識別されたデータに応じて、ア
クセス情報が蓄積される。なお、非構造化データは、一
方のデータ・メモリにロードされて、そこで分析され
る。アドレス指定ロジック７８の分析及び適切な初期化
に続いて、これら非構造化データを一方のデータ・メモ
リ７２から他方のデータ・メモリ７４にシフトとして、
そこから、アドレス指定ロジック７８を用いて、データ
を読み出す。
タ・メモリ７２、７４の識別されたデータに応じて、ア
クセス情報が蓄積される。なお、非構造化データは、一
方のデータ・メモリにロードされて、そこで分析され
る。アドレス指定ロジック７８の分析及び適切な初期化
に続いて、これら非構造化データを一方のデータ・メモ
リ７２から他方のデータ・メモリ７４にシフトとして、
そこから、アドレス指定ロジック７８を用いて、データ
を読み出す。
【００１７】トリガ比較器８０は、構造化記述メモリ６
６及びデータ・メモリ７２、７４に結合する。トリガを
行う信号は、構造化記述と共にロードされ、一緒に活性
化される。トリガ・ビットが構造化記述内に設定され
て、即ち、ある記述ＩＤ又は要素ＩＤの如きあるデータ
・コンポーネントが非分析データ内に生じたときにトリ
ガを開始するためのトリガ・ビットが構造化記述内に設
定されて、且つ、トリガ比較器８０がトリガ要素を実際
に検出すると、インタフェース８２を介して出力端８４
への割り込みが開始する。この出力端８４を用いて、分
析の終わりを指示できる。
６及びデータ・メモリ７２、７４に結合する。トリガを
行う信号は、構造化記述と共にロードされ、一緒に活性
化される。トリガ・ビットが構造化記述内に設定され
て、即ち、ある記述ＩＤ又は要素ＩＤの如きあるデータ
・コンポーネントが非分析データ内に生じたときにトリ
ガを開始するためのトリガ・ビットが構造化記述内に設
定されて、且つ、トリガ比較器８０がトリガ要素を実際
に検出すると、インタフェース８２を介して出力端８４
への割り込みが開始する。この出力端８４を用いて、分
析の終わりを指示できる。
【００１８】いくつかのデータ・コンポーネントに応答
してトリガをイネーブル（付勢）するために、いくつか
のメモリ７２、７４を設けて、データ・コンポーネント
を特定する。アンド（AND）、オア（OR）又はノット（N
OT）の如き論理組合せ動作により、要素ＩＤ及び記述Ｉ
Ｄの異なる組合せを行う。各トリガ事象が個別に報告さ
れ且つ伝送されるならば、この論理組合せ動作は、ソフ
トウェアによっても実施できる。
してトリガをイネーブル（付勢）するために、いくつか
のメモリ７２、７４を設けて、データ・コンポーネント
を特定する。アンド（AND）、オア（OR）又はノット（N
OT）の如き論理組合せ動作により、要素ＩＤ及び記述Ｉ
Ｄの異なる組合せを行う。各トリガ事象が個別に報告さ
れ且つ伝送されるならば、この論理組合せ動作は、ソフ
トウェアによっても実施できる。
【００１９】本実施例により、識別されたデータ・コン
ポーネントは、値毎に、要素ＩＤ毎に、記述ＩＤ毎に出
力端８６、８８で利用可能である。値レジスタ９０がデ
ータ・コンポーネントの値を出力する一方、記述レジス
タ９２が関連した記述を出力する。ある記述ＩＤに応じ
てトリガが生じると、値レジスタ９０を介して、対応す
る要素ＩＤが読出される。
ポーネントは、値毎に、要素ＩＤ毎に、記述ＩＤ毎に出
力端８６、８８で利用可能である。値レジスタ９０がデ
ータ・コンポーネントの値を出力する一方、記述レジス
タ９２が関連した記述を出力する。ある記述ＩＤに応じ
てトリガが生じると、値レジスタ９０を介して、対応す
る要素ＩＤが読出される。
【００２０】入力端９４を介して、記述ＩＤが記述比較
器９６に送られて、対応するコンポーネントが被分析デ
ータ内に生じたかを判断できる。この関連情報が、出力
端９８に発生する。入力端１００は、図１のコマンド入
力端６０に対応する。また、中央制御ユニット７６内の
比較器、記述比較器９６、及びトリガ比較器８０は、ソ
フトウェアではなくハードウェアで実現して、特に迅速
な処理を確実にできるようにしてもよい。
器９６に送られて、対応するコンポーネントが被分析デ
ータ内に生じたかを判断できる。この関連情報が、出力
端９８に発生する。入力端１００は、図１のコマンド入
力端６０に対応する。また、中央制御ユニット７６内の
比較器、記述比較器９６、及びトリガ比較器８０は、ソ
フトウェアではなくハードウェアで実現して、特に迅速
な処理を確実にできるようにしてもよい。
【００２１】上述の実施例は、非構造化データ内のコン
ポーネントの識別の後に、次の動作を実現することを基
本にしている。すなわち、データ・メモリの上流に配置
され、識別されたコンポーネントに応じて初期化された
アドレス指定ロジックにより、予め準備することなく、
即ち、再分類すべきデータ・コンポーネントを用いるこ
となく、コンポーネントにアクセスできるようにしてあ
る。アドレス指定ロジックは、非構造化データにポイン
タを置いて、非構造化データを読み出し、所望データ・
コンポーネントを他の蓄積媒体に蓄積して、これら所望
データ・コンポーネントを更に処理できる。
ポーネントの識別の後に、次の動作を実現することを基
本にしている。すなわち、データ・メモリの上流に配置
され、識別されたコンポーネントに応じて初期化された
アドレス指定ロジックにより、予め準備することなく、
即ち、再分類すべきデータ・コンポーネントを用いるこ
となく、コンポーネントにアクセスできるようにしてあ
る。アドレス指定ロジックは、非構造化データにポイン
タを置いて、非構造化データを読み出し、所望データ・
コンポーネントを他の蓄積媒体に蓄積して、これら所望
データ・コンポーネントを更に処理できる。
【００２２】よって、本発明のデータを分析する方法及
び装置は、非構造化データをデコードし、アドレス指定
ロジックを用いて非構造化データに直接的にアクセス
し、構造化データを再分類することなく処理して、デー
タを分析している。
び装置は、非構造化データをデコードし、アドレス指定
ロジックを用いて非構造化データに直接的にアクセス
し、構造化データを再分類することなく処理して、デー
タを分析している。
【００２３】
【発明の効果】したがって、本発明によれば、簡単且つ
短時間にデータを分析できる方法及び装置を提供でき
る。
短時間にデータを分析できる方法及び装置を提供でき
る。
【図１】本発明によりデータを分析する方法及び装置の
第１実施例を示すブロック図である。
第１実施例を示すブロック図である。
【図２】本発明によりデータを分析する方法及び装置の
第２実施例を示すブロック図である。
第２実施例を示すブロック図である。
【図３】データを分析する従来の手順を示す図である。
１２ メモリ・ユニット ３８ レジスタ ４４ データ・インタフェース ４６ データ・メモリ ５０ 構造化記述メモリ ５２ （比較器を有する）中央制御ユニット ５４ アドレス指定ロジック ５６ レジスタ ６４ 構造化記述用インタフェース ６６ 構造化記述メモリ ７０ データ用インタフェース ７２、７４ データ・メモリ ７６ （比較器を有する）中央制御ユニット ７８ アドレス指定ロジック ８０ トリガ比較器 ８２ インタフェース ９０ 値レジスタ ９２ 記述レジスタ ９６ 記述比較器
Claims (9)
- 【請求項１】 非構造化データをデータ・メモリに読み
込むステップと、 上記非構造化データを構造化記述と比較して、非構造化
データのコンポーネントを識別するステップと、 上記非構造化データの識別されたコンポーネントに応じ
て、アドレス指定ロジックを初期化し、上記非構造化デ
ータを直接アクセスして分析するステップとを具えたデ
ータ分析方法。 - 【請求項２】 構造化記述を構造化記述メモリにロード
するステップを更に具えたことを特徴とする請求項１の
データ分析方法。 - 【請求項３】 非構造化データが蓄積されるデータ・メ
モリと、 構造化記述が蓄積される構造化記述メモリと、 上記データ・メモリ内の上記非構造化データの個別のコ
ンポーネントをアクセスするアドレス指定ロジックと、 上記構造化記述メモリからの上記構造化記述を上記デー
タ・メモリ内の上記非構造化データと比較して、上記ア
ドレス指定ロジック用の上記個別コンポーネントを識別
する比較器と、 上記アドレス指定ロジックに結合され、上記アドレス指
定ロジックがアクセスした上記データ・メモリ内の上記
非構造化データからデータを取り出すレジスタとを具え
たデータ分析装置。 - 【請求項４】 上記構造化記述メモリは、各々が異なる
構造化記述を記憶した複数の構造化基準メモリを具える
ことを特徴とする請求項３のデータ分析装置。 - 【請求項５】 上記データ・メモリは、少なくとも２個
のデータ・メモリを具え、一方のデータ・メモリには非
構造化データの新たな１組がロードされ、他方のデータ
・メモリには分析される非構造化データの前の１組が蓄
積されていることを特徴とする請求項３のデータ分析装
置。 - 【請求項６】 上記データ・メモリが線形ビット・フィ
ールド・ランダム・アクセス・メモリであることを特徴
とする請求項３のデータ分析装置。 - 【請求項７】 上記レジスタは、識別された上記コンポ
ーネントの１つの値が利用可能な値レジスタと、識別さ
れた上記コンポーネントの１つの記述が利用可能な記述
レジスタとを有することを特徴とする請求項３のデータ
分析装置。 - 【請求項８】 識別された上記コンポーネントの少なく
とも１つの特定コンポーネント及び／又は上記１つの特
定コンポーネントの少なくとも１つの特定値が生じる
と、トリガ信号を開始するトリガ比較器を更に具えるこ
とを特徴とする請求項３のデータ分析装置。 - 【請求項９】 上記データ・メモリ内のデータを均一に
アクセスできるように、上記アドレス・ロジックを初期
化することを特徴とする請求項３のデータ分析装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00106565:5 | 2000-03-27 | ||
| EP00106565A EP1139603A1 (de) | 2000-03-27 | 2000-03-27 | Verfahren und Vorrichtung zur Analyse von Daten |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001313686A true JP2001313686A (ja) | 2001-11-09 |
| JP3749445B2 JP3749445B2 (ja) | 2006-03-01 |
Family
ID=8168244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001074403A Expired - Fee Related JP3749445B2 (ja) | 2000-03-27 | 2001-03-15 | データ分析方法及び装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6609218B2 (ja) |
| EP (1) | EP1139603A1 (ja) |
| JP (1) | JP3749445B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7849048B2 (en) * | 2005-07-05 | 2010-12-07 | Clarabridge, Inc. | System and method of making unstructured data available to structured data analysis tools |
| US20070011183A1 (en) * | 2005-07-05 | 2007-01-11 | Justin Langseth | Analysis and transformation tools for structured and unstructured data |
| US7849049B2 (en) * | 2005-07-05 | 2010-12-07 | Clarabridge, Inc. | Schema and ETL tools for structured and unstructured data |
| US7739552B2 (en) * | 2006-02-17 | 2010-06-15 | Lanning Eric J | Tapping a memory card |
| US7859856B2 (en) * | 2006-02-17 | 2010-12-28 | Lanning Eric J | Tap board |
| GB2448370B (en) * | 2007-04-14 | 2012-09-05 | Jds Uniphase Corp | Method of decoding a bit sequence, network element apparatus and PDU specification toolkit |
| US8412749B2 (en) * | 2009-01-16 | 2013-04-02 | Google Inc. | Populating a structured presentation with new values |
| US8615707B2 (en) | 2009-01-16 | 2013-12-24 | Google Inc. | Adding new attributes to a structured presentation |
| US8452791B2 (en) * | 2009-01-16 | 2013-05-28 | Google Inc. | Adding new instances to a structured presentation |
| US20100185651A1 (en) * | 2009-01-16 | 2010-07-22 | Google Inc. | Retrieving and displaying information from an unstructured electronic document collection |
| US8977645B2 (en) * | 2009-01-16 | 2015-03-10 | Google Inc. | Accessing a search interface in a structured presentation |
| US10372741B2 (en) | 2012-03-02 | 2019-08-06 | Clarabridge, Inc. | Apparatus for automatic theme detection from unstructured data |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0474932A1 (en) * | 1990-09-13 | 1992-03-18 | Hewlett-Packard Company | Network fault analyzer |
| US5793954A (en) * | 1995-12-20 | 1998-08-11 | Nb Networks | System and method for general purpose network analysis |
| US5826018A (en) * | 1996-04-02 | 1998-10-20 | Hewlett-Packard Company | Method and appparatus for automatically determining the starting location and starting protocol of LAN data in a WAN link frame |
| US6438678B1 (en) * | 1998-06-15 | 2002-08-20 | Cisco Technology, Inc. | Apparatus and method for operating on data in a data communications system |
| IT1302431B1 (it) * | 1998-08-12 | 2000-09-05 | Alasi Di Arcieri Franco & C S | Dispositivo di controllo di accessi in rete tramite il riconoscimentoveloce di trame applicative che soddisfano un insieme di regole |
-
2000
- 2000-03-27 EP EP00106565A patent/EP1139603A1/de not_active Ceased
-
2001
- 2001-02-27 US US09/795,412 patent/US6609218B2/en not_active Expired - Fee Related
- 2001-03-15 JP JP2001074403A patent/JP3749445B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1139603A1 (de) | 2001-10-04 |
| JP3749445B2 (ja) | 2006-03-01 |
| US20010025353A1 (en) | 2001-09-27 |
| US6609218B2 (en) | 2003-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5923449B2 (ja) | パターン認識プロセッサにおける消費電力を低減させるための方法及び装置 | |
| AU2003277248B2 (en) | Intrusion detection accelerator | |
| KR101648235B1 (ko) | 정합-데이터 보고 모듈을 갖는 패턴 인식 프로세서 | |
| TWI479342B (zh) | 用於型樣辨識處理器之多階層式路由矩陣 | |
| US5359720A (en) | Taken storage apparatus using a hash memory and a cam | |
| JP5714497B2 (ja) | 異なるデータセットの識別を可能とするシステムおよび方法 | |
| US6839821B2 (en) | Method and apparatus for memory control circuit | |
| US6801979B1 (en) | Method and apparatus for memory control circuit | |
| US6526474B1 (en) | Content addressable memory (CAM) with accesses to multiple CAM arrays used to generate result for various matching sizes | |
| JP2008512786A (ja) | データ構造の選択的複製方法および装置 | |
| JP3749445B2 (ja) | データ分析方法及び装置 | |
| TW201426534A (zh) | 用以同步一單一資料串流之平行處理的裝置、系統及方法 | |
| US20070061884A1 (en) | Intrusion detection accelerator | |
| JP2008507789A (ja) | マルチパターン検索のための方法およびシステム | |
| JPH06511585A (ja) | データ伝送の自動開始装置 | |
| EP0829804B1 (en) | Synchronous semiconductor memory device having macro command storage and execution method therefor | |
| US6952756B1 (en) | Method and apparatus for speculative loading of a memory | |
| US20070043871A1 (en) | Debug non-terminal symbol for parser error handling | |
| JP2006505043A (ja) | ハードウェアパーサアクセラレータ | |
| US6795879B2 (en) | Apparatus and method for wait state analysis in a digital signal processing system | |
| JP2000172651A (ja) | 非同期転送モード（ａｔｍ）セルパイプライン処理装置 | |
| JP2001127832A (ja) | プロトコルアナライザ、及びプロトコル解析方法 | |
| CN113590530A (zh) | 基于单片机实现1553b总线通信的方法及系统 | |
| JPH03147036A (ja) | 可変長データ処理装置 | |
| JPH10209878A (ja) | データ展開装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |