JP2001313531A - Power amplifier - Google Patents
Power amplifierInfo
- Publication number
- JP2001313531A JP2001313531A JP2000129902A JP2000129902A JP2001313531A JP 2001313531 A JP2001313531 A JP 2001313531A JP 2000129902 A JP2000129902 A JP 2000129902A JP 2000129902 A JP2000129902 A JP 2000129902A JP 2001313531 A JP2001313531 A JP 2001313531A
- Authority
- JP
- Japan
- Prior art keywords
- power amplifier
- junction
- resistance
- distortion
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、電力増幅器に関
し、特に、電力の通過位相の変動を抑制することのでき
る電力増幅器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power amplifier, and more particularly, to a power amplifier capable of suppressing a change in a passing phase of power.
【０００２】[0002]
【従来の技術】近年、携帯型電話機などの移動体通信シ
ステムに例をみるごとく、準マイクロ波、マイクロ波帯
の無線通信システムが急速に普及しているが、これには
携帯型端末機の軽量化、低消費電力化が大いに寄与して
いる。携帯型端末機の軽量化のためには、使用されるバ
ッテリは、より軽量の小容量タイプにすることが望まれ
るが、バッテリ切れするまでの時間が、すなわち該携帯
端末の使用時間が短くなるため、送信時に該端末の消費
電力のほとんどを占めている送信用電力増幅器の消費電
力の低減、つまり電力効率の向上が強く望まれる。2. Description of the Related Art In recent years, quasi-microwave and microwave band radio communication systems have rapidly spread as seen in mobile communication systems such as portable telephones. Light weight and low power consumption have greatly contributed. In order to reduce the weight of the portable terminal, it is desired that the battery used is of a lighter and smaller capacity type, but the time until the battery runs out, that is, the use time of the portable terminal is shortened. Therefore, it is strongly desired to reduce the power consumption of the transmission power amplifier, which occupies most of the power consumption of the terminal at the time of transmission, that is, to improve the power efficiency.
【０００３】従来のＦＭ（frequency modulationの
略）方式を用いた等振幅アナログ変復調システムでは、
電力増幅器を飽和状態で動作させることが可能であった
ので、電力増幅器を高い電力効率で使用することが比較
的容易であった。しかしながら、最近では、周波数利用
効率の高いＱＰＳＫ（quadrature phase shift keyi
ngの略）変調方式などを用いたデジタル変復調に通信シ
ステムの主流が移行しつつある。これらのデジタル変復
調方式では、信号の振幅、位相の両方で情報が搬送され
るため、電力増幅器は入力信号を低い歪で増幅すること
が要求される。このような電力増幅器に低歪が要求され
る通信システムとしては、ＰＤＣ（Personal Digital C
ellularの略）やＰＨＳ（Personal Handy-phone System
の略）、広帯域ＣＤＭＡ（code division multiple
accessの略）、ＩＭＴ（international mobile telec
ommunicationの略）２０００、ＥＤＧＥ（Enhanced Dat
a rate for GSM Evolutionの略）システムなどがある。[0003] In a conventional equal amplitude analog modulation / demodulation system using the FM (abbreviation for frequency modulation) system,
Since it was possible to operate the power amplifier in saturation, it was relatively easy to use the power amplifier with high power efficiency. However, recently, QPSK (quadrature phase shift keyi) having high frequency utilization efficiency is used.
The mainstream of communication systems is shifting to digital modulation and demodulation using modulation methods. In these digital modulation / demodulation systems, since information is carried in both the amplitude and the phase of a signal, a power amplifier is required to amplify an input signal with low distortion. As a communication system in which low distortion is required for such a power amplifier, a PDC (Personal Digital C
ellular) or PHS (Personal Handy-phone System)
), Wideband CDMA (code division multiple)
access), IMT (international mobile telec)
2000, EDGE (Enhanced Dat)
a rate for GSM Evolution) system.
【０００４】一般に電力増幅器においては、入力電力レ
ベルの増大に伴う出力電力レベルの増大が飽和状態に近
づくほど増幅器の歪および電力効率は大きくなるため、
電力効率と低歪性はトレードオフの関係にあり、歪補償
回路を該電力増幅器に付加して、高レベルの入力電力で
あっても低い歪にて動作させることによって、電力効率
の向上を図る場合が多い。Generally, in a power amplifier, the distortion and the power efficiency of the amplifier increase as the increase in the output power level accompanying the increase in the input power level approaches the saturation state.
There is a trade-off between power efficiency and low distortion, and a distortion compensation circuit is added to the power amplifier to operate with low distortion even with high-level input power, thereby improving power efficiency. Often.
【０００５】図９は、従来の電力増幅器の回路構成を示
す図である。図の電力増幅器は、特開平９−２６０９６
４号公報に開示されたものであって、歪補償回路が付加
されたバイポーラトランジスタを用いた電力増幅器であ
る。FIG. 9 is a diagram showing a circuit configuration of a conventional power amplifier. The power amplifier shown in FIG.
No. 4 discloses a power amplifier using a bipolar transistor to which a distortion compensation circuit is added.
【０００６】図中、電力増幅器は、入力電力を増幅し
て、出力電力として導出するための増幅用バイポーラト
ランジスタ（以下、トランジスタと呼ぶ）Ｔｒ１、該増
幅器における電力の通過位相の変動を抑制するために設
けられた歪補償回路１０を含む。歪補償回路１０は、ダ
イオード素子Ｄ、キャパシタンス素子Ｃ１ならびにバイ
アス抵抗素子Ｒ６およびＲ７を含む。該電力増幅器にお
いて、バイアス電圧Ｖｂが与えられると、トランジスタ
Ｔｒ１のベースバイアス条件は、抵抗素子Ｒ６およびＲ
７ならびにダイオード素子Ｄの直流特性によって決定さ
れる。ここで、キャパシタンス素子Ｃ１は、該電力増幅
器の動作周波数において、高周波的に接地とみなせる容
量を有しており、トランジスタＴｒ１のベース端子Ｂか
らダイオード素子Ｄ側を見た場合のインピーダンスは、
高周波的にはダイオード素子Ｄが有する抵抗成分および
容量成分のみとなる。また、高周波的には、該インピー
ダンスは、トランジスタＴｒ１のベース端子−エミッタ
端子間に並列に接続されたのと等価となる。In FIG. 1, a power amplifier amplifies an input power and derives it as output power by an amplifying bipolar transistor (hereinafter, referred to as a transistor) Tr1 for suppressing fluctuations in the power passing phase in the amplifier. The distortion compensating circuit 10 provided in the first embodiment is included. The distortion compensation circuit 10 includes a diode element D, a capacitance element C1, and bias resistance elements R6 and R7. In the power amplifier, when a bias voltage Vb is applied, the base bias condition of the transistor Tr1 is determined by the resistance elements R6 and R6.
7 and the DC characteristics of the diode element D. Here, at the operating frequency of the power amplifier, the capacitance element C1 has a capacitance that can be regarded as ground at high frequency, and the impedance when the diode element D side is viewed from the base terminal B of the transistor Tr1 is:
In terms of high frequency, only the resistance component and the capacitance component of the diode element D are provided. In terms of high frequency, the impedance is equivalent to being connected in parallel between the base terminal and the emitter terminal of the transistor Tr1.
【０００７】図９の電力増幅器において、入力電力の信
号によってトランジスタＴｒ１のベース端子−エミッタ
端子間の瞬時電圧レベルは時間的に変動するが、ベース
端子−エミッタ端子間はダイオード特性を有するため、
該瞬時電圧レベルは無信号時の電圧レベルを基準とした
場合、高電圧側と低電圧側の変動は対称にならず、入力
電力信号によって平均電圧は変動する。ダイオード特性
においては、両端電圧が高くなり電流が増加すると、イ
ンピーダンスが低下するため高電圧側の電圧振幅は小さ
くなって、入力電力信号によって平均電圧は低電圧側に
シフトし、また、該シフト量は入力電力信号のレベルが
増大するに従って大きくなる。In the power amplifier of FIG. 9, the instantaneous voltage level between the base terminal and the emitter terminal of the transistor Tr1 fluctuates with time according to the input power signal.
When the instantaneous voltage level is based on the voltage level when there is no signal, the fluctuations on the high voltage side and the low voltage side are not symmetrical, and the average voltage fluctuates according to the input power signal. In the diode characteristics, when the voltage at both ends increases and the current increases, the impedance decreases, so that the voltage amplitude on the high voltage side decreases, and the average voltage shifts to the low voltage side due to the input power signal. Increases as the level of the input power signal increases.
【０００８】ダイオードが有する容量成分は、ダイオー
ドの両端電圧依存性を有するため、入力電力の増大によ
る上述の電圧シフトによってトランジスタＴｒ１のベー
ス端子Ｂ−エミッタ端子間の容量が変化して、ベース端
子Ｂ側から見たトランジスタＴｒ１のリアクタンス成分
が変化するため信号の通過位相が変化する。これは、い
わゆる振幅−位相歪であり、電力増幅器の歪要因とな
る。Since the capacitance component of the diode has a voltage dependency between both ends of the diode, the capacitance between the base terminal B and the emitter terminal of the transistor Tr1 changes due to the above-mentioned voltage shift due to an increase in input power, and the base terminal B Since the reactance component of the transistor Tr1 as viewed from the side changes, the passing phase of the signal changes. This is so-called amplitude-phase distortion, which becomes a factor of distortion of the power amplifier.
【０００９】そこで、図９においては、ダイオード素子
Ｄとキャパシタンス素子Ｃ１を含んで構成される歪補償
回路１０を付加することによって、トランジスタＴｒ１
のベース端子−エミッタ端子間の容量の非線形性に起因
する位相歪を補償している。すなわち入力電力の増大に
よってトランジスタＴｒ１のベース端子−エミッタダイ
オード部間の平均電圧は低下するが、同時にトランジス
タＴｒ１のベース端子−エミッタ端子と高周波的に並列
接続されたダイオード素子Ｄの両端平均電圧は増大す
る。そのため、入力電力の増減によるトランジスタＴｒ
１のベース端子−エミッタダイオード容量値の変化とダ
イオード素子Ｄ１の容量値変化が打ち消し合い、電力増
幅器の通過位相の入力電力依存性が緩和されて、トラン
ジスタＴｒ１は実効的により飽和に近い入力電力レベル
であっても、線形性を維持できるため、増幅器の電力効
率が向上する。Therefore, in FIG. 9, a transistor Tr1 is added by adding a distortion compensation circuit 10 including a diode element D and a capacitance element C1.
The phase distortion caused by the non-linearity of the capacitance between the base terminal and the emitter terminal is compensated. That is, the average voltage between the base terminal and the emitter diode portion of the transistor Tr1 decreases due to the increase in the input power, but at the same time, the average voltage across the diode element D connected in parallel with the base terminal and the emitter terminal of the transistor Tr1 in high frequency increases. I do. Therefore, the transistor Tr due to the increase or decrease of the input power
The change in the capacitance value of the base terminal-emitter diode 1 and the change in the capacitance value of the diode element D1 cancel each other, so that the input power dependence of the passing phase of the power amplifier is relaxed. However, since the linearity can be maintained, the power efficiency of the amplifier is improved.
【００１０】また、ベース駆動電源であるバイアス電圧
ＶｂとトランジスタＴｒ１のベース端子Ｂとの間が、固
定抵抗のみで接続されている場合は、入力電力が増大し
ベース電流が大きくなるほど、該固定抵抗部での電圧降
下によるベース電流増大抑制効果が高くなるため、コレ
クタ電流の増大も抑制されて、入力電力の増大による利
得の減少（いわゆる振幅−振幅歪）が生じる。一方、図
９の回路においては、ダイオード素子Ｄを流れるベース
電流が大きいほど、該ダイオード素子Ｄの抵抗成分は低
下して、電圧降下が緩和されるため、振幅−振幅歪も低
減される。When the bias voltage Vb, which is a base drive power supply, and the base terminal B of the transistor Tr1 are connected only by a fixed resistor, the larger the input power and the larger the base current, the larger the fixed resistor. Since the effect of suppressing the increase in the base current due to the voltage drop in the section increases, the increase in the collector current is also suppressed, and the decrease in the gain (so-called amplitude-amplitude distortion) due to the increase in the input power occurs. On the other hand, in the circuit of FIG. 9, as the base current flowing through the diode element D increases, the resistance component of the diode element D decreases, and the voltage drop is reduced, so that the amplitude-amplitude distortion is also reduced.
【００１１】[0011]
【発明が解決しようとする課題】このように、ダイオー
ド素子Ｄなどの接合素子をバイアス回路部に配置して歪
補償を行なう場合、接合素子の順方向オン電圧は、シリ
コン半導体でのｐｎ接合の場合で０．７Ｖ程度、ＧａＡ
ｓ化合物半導体のＧａＡｓ／ＡｌＧａＡｓヘテロ接合の
場合で１．３Ｖ程度、ＧａＡｓと金属のショットキー接
合の場合で０．７Ｖ程度であるため、増幅用バイポーラ
トランジスタＴｒ１を所望のバイアス状態にするために
は、上述したオン電圧分をベース端子Ｂへのバイアス電
圧として余分に供給する必要がある。As described above, when the junction element such as the diode element D is arranged in the bias circuit section to perform distortion compensation, the forward ON voltage of the junction element becomes smaller than the pn junction of the silicon semiconductor. About 0.7V in case
Since the voltage is about 1.3 V in the case of a GaAs / AlGaAs heterojunction of an s compound semiconductor and about 0.7 V in the case of a Schottky junction of GaAs and a metal, in order to bring the bipolar transistor Tr1 for amplification into a desired bias state, In addition, it is necessary to additionally supply the above-described ON voltage as a bias voltage to the base terminal B.
【００１２】しかしながら、上述したように、バッテリ
駆動される携帯型端末機では、該端末機の小型化、軽量
化および低消費電力化のために、動作電圧の低減が望ま
れており、実質上無効電圧となるような上述のオン電圧
の存在は、動作電圧低減の支障になるという課題が残
る。However, as described above, in a battery-operated portable terminal, it is desired to reduce the operating voltage in order to reduce the size, weight, and power consumption of the terminal, and substantially reduce the operating voltage. The problem remains that the presence of the above-described on-state voltage that becomes an invalid voltage hinders the reduction of the operating voltage.
【００１３】また、微小の歪が問題となる電力増幅器で
は、電力増幅用のバイポーラトランジスタのバイアス電
流変動による動作状態の変化によって生じる歪も極力排
除する必要がある。このバイアス電流変動の主要因の１
つは、周囲温度の変化である。図９の従来例において
は、電力増幅用のトランジスタＴｒ１の接合部のダイオ
ード特性には本質的に温度特性がある上に、これと同じ
極性の温度特性を有する歪補償用のダイオード素子Ｄが
ベース端子Ｂのバイアス電源側に直列に接続されている
ため、増幅用のバイポーラトランジスタＴｒ１の温度に
よるバイアス電流変動がさらに大きくなってしまう。Further, in a power amplifier in which a minute distortion is a problem, it is necessary to eliminate as much as possible a distortion caused by a change in an operation state due to a bias current fluctuation of a bipolar transistor for power amplification. One of the main factors of this bias current fluctuation is
First is the change in ambient temperature. In the conventional example of FIG. 9, the diode characteristic at the junction of the power amplifying transistor Tr1 essentially has a temperature characteristic, and a diode element D for distortion compensation having the same polarity temperature characteristic as the base is used. Since it is connected in series to the bias power supply side of the terminal B, the bias current fluctuation due to the temperature of the amplifying bipolar transistor Tr1 is further increased.
【００１４】それゆえにこの発明の目的は、より効率良
く電力を増幅することのできる電力増幅器を提供するこ
とである。An object of the present invention is to provide a power amplifier that can amplify power more efficiently.
【００１５】[0015]
【課題を解決するための手段】この発明のある局面に係
る電力増幅器は、以下の特徴を有する。すなわち、ベー
ス端子に入力された電力信号を増幅して導出するエミッ
タ接地された増幅用バイポーラトランジスタと、ベース
端子にバイアス信号を供給するためのベース電源と、異
なる電気的特性を有する材料が接合されてなり、かつベ
ース電源とベース端子間に順方向に接続された接合素子
を含む歪補償回路と、接合素子の両端子に接続された抵
抗成分を含む抵抗成分素子とを備える。A power amplifier according to an aspect of the present invention has the following features. That is, a material having different electrical characteristics is joined to an amplifying bipolar transistor whose emitter is grounded to amplify and derive the power signal input to the base terminal, a base power supply for supplying a bias signal to the base terminal, and A distortion compensating circuit including a junction element connected in a forward direction between a base power supply and a base terminal; and a resistance component element including a resistance component connected to both terminals of the junction element.
【００１６】この発明のある局面に係る電力増幅器は、
以下の特徴を有して構成されてもよい。すなわち、ベー
ス端子に入力された電力信号を増幅して導出するエミッ
タ接地された増幅用バイポーラトランジスタと、ベース
端子にバイアス電圧を供給するためのベース電源と、異
なる電気的特性を有する材料が接合されてなり、かつベ
ース電源とベース端子間に順方向に接続された接合素子
を含む歪補償回路と、接合素子の両端子の間に接続され
た抵抗成分を含む抵抗成分素子とを備える。A power amplifier according to an aspect of the present invention includes:
It may be configured to have the following features. That is, a material having different electrical characteristics is joined to an amplifying bipolar transistor whose emitter is grounded to amplify and derive a power signal input to the base terminal, a base power supply for supplying a bias voltage to the base terminal, and A distortion compensating circuit including a junction element connected in a forward direction between the base power supply and the base terminal; and a resistance component element including a resistance component connected between both terminals of the junction element.
【００１７】したがって、上述の電力増幅器では、接合
素子を有した歪補償回路が備えられて、増幅用バイポー
ラトランジスタのベース端子とベース電源との間におい
て順方向に接続された接合素子の両端子間に、すなわち
異なる電気的特性を有する材料が接合されてなる電位障
壁を有する両端子間に、抵抗成分素子が接続されてい
る。Therefore, the above-mentioned power amplifier is provided with a distortion compensation circuit having a junction element, and is provided between the base terminal of the amplifying bipolar transistor and the base power supply and between the two terminals of the junction element connected in the forward direction. That is, a resistance component element is connected between both terminals having a potential barrier formed by joining materials having different electrical characteristics.
【００１８】それゆえに、ベース電源から供給可能なバ
イアス信号レベルが、接合素子の両端子間の電圧が該接
合素子をオンできないような低レベルであっても、抵抗
成分素子を経由して増幅用バイポーラトランジスタのベ
ース端子に、ベース電源からバイアス信号（電圧あるい
は電流）が供給可能となる。Therefore, even if the level of the bias signal that can be supplied from the base power supply is low enough that the voltage between the two terminals of the junction element cannot turn on the junction element, the voltage for amplification through the resistance component element is increased. A bias signal (voltage or current) can be supplied from the base power supply to the base terminal of the bipolar transistor.
【００１９】その結果、電力増幅器においては、歪補償
回路により、増幅素子である増幅用バイポーラトランジ
スタ自体の歪み（非線形性）が補償されるとともに、電
力増幅器の増幅に際して生じる電力信号の歪が抑制され
ながら、かつ低いバイアス信号レベルでの増幅動作が可
能となり、効率よく電力信号を増幅できる。As a result, in the power amplifier, the distortion (non-linearity) of the amplifying bipolar transistor itself, which is the amplifying element, is compensated for by the distortion compensating circuit, and the distortion of the power signal generated when the power amplifier is amplified is suppressed. However, the amplification operation can be performed at a low bias signal level, and the power signal can be efficiently amplified.
【００２０】ベース電源から供給されるバイアス信号の
電圧が駆動電圧が直流的には接合素子がオンしないよう
な低電圧であったとしても、ベース電源から抵抗成分素
子を経由した電流供給によって、増幅用バイポーラトラ
ンジスタをオンさせて、増幅作用を有するバイアス電流
領域にバイアスさせることが可能である。また、増幅用
バイポーラトランジスタのベース端子−エミッタ端子間
の瞬時電圧は入力信号の瞬時電圧によって変動し、一時
的には接合素子がオンされるため、高周波的には歪補償
回路が機能して、該電力増幅器における低歪の増幅動作
が可能となる。Even if the voltage of the bias signal supplied from the base power supply is such a low voltage that the drive element does not turn on the junction element in a DC manner, the bias is amplified by the current supply from the base power supply via the resistance element. It is possible to bias the bias current region having an amplifying action by turning on the bipolar transistor. Also, the instantaneous voltage between the base terminal and the emitter terminal of the amplifying bipolar transistor fluctuates due to the instantaneous voltage of the input signal, and the junction element is temporarily turned on. A low distortion amplification operation in the power amplifier becomes possible.
【００２１】入力電力信号レベルが低く、該入力電力信
号による増幅用バイポーラトランジスタのベース端子−
エミッタ端子間の瞬時電圧の変動が接合素子のオン電圧
を超えない場合には、歪補償回路は機能しないが、この
ような低レベルの入力電力信号では、増幅用バイポーラ
トランジスタにおいて生じる歪も少ないため、歪補償回
路は特に必要とされない場合が多い。The input power signal level is low, and the base terminal of the bipolar transistor for amplification by the input power signal is
If the variation of the instantaneous voltage between the emitter terminals does not exceed the ON voltage of the junction element, the distortion compensation circuit does not function, but with such a low-level input power signal, the distortion generated in the amplifying bipolar transistor is small. In many cases, a distortion compensation circuit is not particularly required.
【００２２】前述した抵抗成分素子によるさらなる効果
は、増幅用バイポーラトランジスタのバイアス信号の電
流の温度依存特性を緩和できることにある。つまり、接
合素子の直流的な抵抗をＲｄとし、抵抗成分素子の直流
抵抗をＲとすると、該接合素子両端子の直流抵抗Ｒｔ
は、Ｒｔ＝Ｒ＊Ｒｄ／（Ｒ＋Ｒｄ）となり、直流抵抗Ｒ
ｔの値によって、増幅用バイポーラトランジスタのバイ
アス信号の電流は変化することになる。A further effect of the above-described resistance component element is that the temperature dependence of the bias signal current of the amplifying bipolar transistor can be reduced. That is, assuming that the DC resistance of the junction element is Rd and the DC resistance of the resistance component element is R, the DC resistance Rt of both terminals of the junction element is Rt.
Is Rt = R * Rd / (R + Rd), and the DC resistance R
The current of the bias signal of the amplifying bipolar transistor changes depending on the value of t.
【００２３】ここで直流抵抗Ｒが市販のチップ抵抗や半
導体基板上に形成された配線や半導体層による抵抗であ
る場合、直流抵抗Ｒの温度による変化率は抵抗Ｒｄの温
度による変化率より一般に小さいため、直流抵抗Ｒの温
度Ｔに対する変化率は、抵抗Ｒの温度に対する変化率を
無視した、ΔＲｔ／ΔＴ＝（Ｒ／（Ｒ＋Ｒｄ））2＊Δ
Ｒｄ／ΔＴとなる。ここで、（Ｒ／（Ｒ＋Ｒｄ））2＜
１（Ｒがある場合）および（Ｒ／（Ｒ＋Ｒｄ））2＝１
（Ｒがない場合）である。それゆえに、抵抗成分素子
（抵抗Ｒ）を設けた場合には、抵抗Ｒｔの温度による変
化率は抵抗性分素子（抵抗Ｒ）がない場合に比べて低減
されて、増幅用バイポーラトランジスタのバイアス信号
の電流の温度依存性が緩和されて、バイアス電流変動に
起因する歪の悪化も緩和される。If the DC resistance R is a commercially available chip resistance or a resistance formed by wiring or a semiconductor layer formed on a semiconductor substrate, the rate of change of the DC resistance R with temperature is generally smaller than the rate of change of the resistance Rd with temperature. Therefore, the rate of change of the DC resistance R with respect to the temperature T is ΔRt / ΔT = (R / (R + Rd)) 2 * Δ
Rd / ΔT. Here, (R / (R + Rd)) 2 <
1 (if R is present) and (R / (R + Rd)) 2 = 1
(When there is no R). Therefore, when the resistance component element (resistance R) is provided, the rate of change of the resistance Rt with temperature is reduced as compared with the case where the resistance component element (resistance R) is not provided, and the bias signal of the amplifying bipolar transistor is reduced. , The temperature dependence of the current is alleviated, and the deterioration of the distortion due to the bias current fluctuation is also alleviated.
【００２４】ここで、抵抗成分素子が接合素子の温度特
性と逆極性の特性を有すれば、さらに温度依存特性は緩
和される。Here, if the resistance component element has the opposite polarity characteristic to the temperature characteristic of the junction element, the temperature-dependent characteristic is further alleviated.
【００２５】上述の抵抗成分素子は直流的に抵抗成分を
有していればよいのであって、純粋な抵抗素子である必
要性はなく、高周波的には異なるインピーダンスを有す
る、たとえば、直流的には抵抗成分を有する配線などで
あってもよい。The above-mentioned resistance component element only needs to have a DC resistance component, and does not need to be a pure resistance element, and has a different impedance at high frequencies. May be a wiring having a resistance component.
【００２６】上述した電力増幅器において、抵抗成分素
子は歪補償回路に含まれてもよい。この場合には、少な
い回路素子で歪補償回路と前述の温度依存特性を緩和す
るための回路とが構成できて、該電力増幅器の部品点数
の増加が抑制されて、その小型化が可能となる。In the power amplifier described above, the resistance component element may be included in the distortion compensation circuit. In this case, a distortion compensating circuit and a circuit for alleviating the above-described temperature-dependent characteristic can be configured with a small number of circuit elements, and an increase in the number of components of the power amplifier is suppressed, and the power amplifier can be reduced in size. .
【００２７】上述した電力増幅器において、抵抗成分素
子は、歪補償回路とは個別に設けられてもよい。したが
って、抵抗成分素子が歪補償に悪影響を与える場合に
は、該抵抗成分素子を歪補償回路とは別個に設けること
ができる。In the power amplifier described above, the resistance component element may be provided separately from the distortion compensation circuit. Therefore, when the resistance component element has an adverse effect on distortion compensation, the resistance component element can be provided separately from the distortion compensation circuit.
【００２８】上述した電力増幅器において、抵抗成分素
子は、抵抗とインダクタンスの直列接続で構成されても
よい。したがって、抵抗性分素子が歪補償回路の動作に
高周波的な悪影響を及ぼす場合には、抵抗素子に直列
に、インダクタンス素子を接続して、信号の歪成分が生
じる周波数領域で該抵抗素子と該インダクタンス素子の
直列接続部のインピーダンスを高くして、歪補償回路と
しては機能しないようにすることができる。In the above-described power amplifier, the resistance component element may be formed by connecting a resistance and an inductance in series. Therefore, when the resistive component element has a high frequency adverse effect on the operation of the distortion compensation circuit, an inductance element is connected in series with the resistive element, and the resistive element and the resistive element are connected in a frequency region where a signal distortion component occurs. The impedance of the series connection of the inductance elements can be increased so that the inductance element does not function as a distortion compensation circuit.
【００２９】上述の電力増幅器において接合素子は、異
なる電気的特性を有する半導体領域間の接合により構成
されてもよい。つまり歪補償用の接合素子としては、通
常は２端子のＰＮ接合素子であっても良い。ＰＮ接合素
子としてはダイオード素子がある。In the power amplifier described above, the junction element may be formed by a junction between semiconductor regions having different electric characteristics. That is, the junction element for distortion compensation may be a two-terminal PN junction element. There is a diode element as the PN junction element.
【００３０】上述の接合素子は、ショットキー接合素子
であってもよい。上述の電力増幅器においては、接合素
子として、歪を補償するための歪補償用バイポーラトラ
ンジスタを有し、前述した半導体領域間の接合は、歪補
償用バイポーラトランジスタが有する端子の少なくとも
２端子の接合を用いて構成されてもよい。The above-mentioned bonding element may be a Schottky bonding element. In the above-described power amplifier, a distortion compensating bipolar transistor for compensating distortion is provided as a junction element, and the junction between the semiconductor regions is formed by joining at least two terminals of the terminals of the distortion compensating bipolar transistor. It may be constituted using.
【００３１】したがって、歪補償用バイポーラトランジ
スタのベース端子−エミッタ端子間およびベース端子−
コレクタ端子間の接合を歪補償用接合素子として用いて
もよい。この場合には、歪補償用および増幅用として同
一構造バイポーラトランジスタを用いることが可能とな
り、両バイポーラトランジスタを同一半導体基板上に形
成できるから、該電力増幅器の小型化が可能となる。Therefore, between the base terminal and the emitter terminal and between the base terminal and the base terminal of the bipolar transistor for distortion compensation.
A junction between collector terminals may be used as a junction element for distortion compensation. In this case, bipolar transistors having the same structure can be used for distortion compensation and amplification, and both bipolar transistors can be formed on the same semiconductor substrate, so that the power amplifier can be reduced in size.
【００３２】上述の電力増幅器においては、歪補償用バ
イポーラトランジスタのコレクタ端子に駆動電圧供給す
るためのコレクタ電源をさらに備え、コレクタ端子は、
コレクタ電源に接続されるようにしてもよい。In the above-described power amplifier, a collector power supply for supplying a driving voltage to the collector terminal of the bipolar transistor for distortion compensation is further provided.
It may be connected to a collector power supply.
【００３３】このように歪補償用バイポーラトランジス
タのコレクタ端子をコレクタ電源に接続して、増幅用バ
イポーラトランジスタのベース端子に供給されるバイア
ス信号の電流のほとんどを、コレクタ電源から供給する
ことができる。それゆえに、通常、電力増幅器の利得制
御電源も兼ねるベース電源からの供給電流を、歪補償用
バイポーラトランジスタの電流増幅率分低減できる。そ
のため、該電力増幅器を用いた通信端末装置では、電力
増幅器の利得制御に要する供給電流を低減することが可
能となる。As described above, by connecting the collector terminal of the bipolar transistor for distortion compensation to the collector power supply, most of the current of the bias signal supplied to the base terminal of the bipolar transistor for amplification can be supplied from the collector power supply. Therefore, the supply current from the base power supply, which also serves as the gain control power supply of the power amplifier, can be reduced by the current amplification factor of the bipolar transistor for distortion compensation. Therefore, in a communication terminal device using the power amplifier, it is possible to reduce the supply current required for gain control of the power amplifier.
【００３４】また上述の電力増幅器においては、接合素
子として、歪を補償するための電界効果型トランジスタ
を有し、半導体領域間の接合は、電界効果型トランジス
タが有する端子の少なくとも２端子の接合を用いて構成
されてもよい。In the power amplifier described above, a field effect transistor for compensating distortion is provided as a junction element, and a junction between semiconductor regions is formed by bonding at least two terminals of the field effect transistor. It may be constituted using.
【００３５】したがって、電界効果型トランジスタのゲ
ート端子ー−ソース端子間およびゲート端子−ドレイン
端子間などの接合を歪補償用接合素子として用いること
ができる。Therefore, the junction between the gate terminal and the source terminal and between the gate terminal and the drain terminal of the field effect transistor can be used as the junction element for distortion compensation.
【００３６】また上述した電力増幅器においては、電界
効果型トランジスタのドレイン端子に電圧を供給するた
めのドレイン電源をさらに備え、ドレイン端子は、ドレ
イン電源に接続されてもよい。したがって、歪補償用接
合素子として用いられている電界効果型トランジスタの
ドレイン端子を、ドレイン電源に接続して、増幅用バイ
ポーラトランジスタのベース端子に供給されるバイアス
信号の電流のほとんどを、ドレイン電源から供給でき
る。それゆえに、上述した歪補償用バイポーラトランジ
スタを用いる場合と同様に、該構成は該電力増幅器を低
利得制御電流動作させるのに適している。The power amplifier described above may further include a drain power supply for supplying a voltage to the drain terminal of the field effect transistor, and the drain terminal may be connected to the drain power supply. Therefore, the drain terminal of the field effect transistor used as the distortion compensation junction element is connected to the drain power supply, and most of the bias signal current supplied to the base terminal of the amplifying bipolar transistor is supplied from the drain power supply. Can supply. Therefore, as in the case of using the above-described distortion-compensating bipolar transistor, the configuration is suitable for operating the power amplifier at a low gain control current.
【００３７】[0037]
【発明の実施の形態】この発明の各実施の形態に係る電
力増幅器においては、歪補償回路により次のよな歪補償
がなされる。つまり、増幅素子である増幅用バイポーラ
トランジスタ自体の歪み（非線形性）が補償されるとと
もに、電力増幅器の増幅に際して生じる電力信号の歪が
補償される。この詳細を、以下に、図面を参照して詳細
に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS In the power amplifier according to each embodiment of the present invention, the following distortion compensation is performed by the distortion compensation circuit. That is, the distortion (non-linearity) of the amplifying bipolar transistor itself, which is the amplifying element, is compensated, and the distortion of the power signal generated when the power amplifier is amplified is compensated. This will be described in detail below with reference to the drawings.
【００３８】（実施の形態１）図１（Ａ）〜（Ｄ）は、
この発明の実施の形態１に係る電力増幅器の構成図であ
る。図中、電力増幅器は、増幅用エミッタ接地型バイポ
ーラトランジスタＴｒ１、ベース駆動電源Ｖｂ、ベース
駆動電源ＶｂとトランジスタＴｒ１のベース端子Ｂとの
間に接続された歪補償回路１および歪補償回路１に関連
して設けられた抵抗素子Ｒ１を含む。歪補償回路１は図
１（Ｂ）、図１（Ｃ）および図１（Ｄ）の歪補償回路１
Ａ、１Ｂおよび１Ｃとして参照される。(Embodiment 1) FIGS. 1A to 1D show
FIG. 1 is a configuration diagram of a power amplifier according to Embodiment 1 of the present invention. In the figure, a power amplifier is related to a grounded emitter bipolar transistor Tr1, a base driving power supply Vb, a distortion compensation circuit 1 connected between the base driving power supply Vb and a base terminal B of the transistor Tr1, and a distortion compensation circuit 1. And a resistance element R1 provided as a reference. 1 (B), 1 (C) and 1 (D).
Referenced as A, 1B and 1C.
【００３９】図１（Ｂ）には、図１（Ａ）の歪補償回路
１の直流的な等価回路である歪補償回路１Ａが示され
る。図において歪補償回路１Ａはダイオード素子Ｄおよ
び抵抗素子素子Ｒ２、Ｒ３およびＲ４を含む。ダイオー
ド素子Ｄは歪補償回路１Ａを構成する素子の一部となり
ベース駆動電源ＶｂとトランジスタＴｒ１のベース端子
Ｂとの間に接続された接合素子である。抵抗Ｒ２および
Ｒ４は歪補償回路１において、接合素子であるダイオー
ド素子Ｄと直流的に直列に接続されている抵抗成分であ
る。抵抗素子Ｒ３は、ベース駆動電源Ｖｂから供給され
る電圧あるいは電流に対して、トランジスタＴｒ１およ
びダイオード素子Ｄを適切なバイアス状態に設定するた
めのバイアス用抵抗として作用する。ここで、抵抗素子
Ｒ２およびＲ４は場合によっては歪補償に寄与する場合
もあれば、トランジスタＴｒ１およびダイオード素子Ｄ
のバイアス用抵抗として機能する場合もある。FIG. 1B shows a distortion compensating circuit 1A which is a DC equivalent circuit of the distortion compensating circuit 1 of FIG. 1A. In the figure, distortion compensation circuit 1A includes a diode element D and resistance element elements R2, R3 and R4. The diode element D is a junction element that is a part of the element constituting the distortion compensation circuit 1A and is connected between the base driving power supply Vb and the base terminal B of the transistor Tr1. The resistors R2 and R4 are resistance components connected in series with the diode element D, which is a junction element, in the distortion compensation circuit 1. The resistance element R3 acts as a bias resistance for setting the transistor Tr1 and the diode element D to an appropriate bias state with respect to the voltage or current supplied from the base drive power supply Vb. Here, the resistance elements R2 and R4 may contribute to distortion compensation in some cases.
May function as a biasing resistor.
【００４０】また、歪補償回路１Ａでの歪補償の度合い
およびベース駆動電源Ｖｂからの供給電圧ならびに電流
値によって、抵抗素子Ｒ２、Ｒ３およびＲ４の抵抗値は
適宜調整されるものであり、抵抗素子Ｒ２、Ｒ３および
Ｒ４が必要ない場合もある。入力電力の信号は、トラン
ジスタＴｒ１のベース端子Ｂ側から入力されて、該トラ
ンジスタＴｒ１のコレクタ端子側から導出されて、出力
電力の信号として得られる。抵抗素子Ｒ１は接合素子で
あるダイオード素子Ｄの両端に、少なくとも直流的に接
続されている抵抗素子である。The resistance values of the resistance elements R2, R3 and R4 are appropriately adjusted according to the degree of distortion compensation in the distortion compensation circuit 1A and the supply voltage and current value from the base drive power supply Vb. R2, R3 and R4 may not be needed. The input power signal is input from the base terminal B side of the transistor Tr1, is derived from the collector terminal side of the transistor Tr1, and is obtained as an output power signal. The resistance element R1 is a resistance element that is connected at least in a DC manner to both ends of a diode element D that is a junction element.
【００４１】図１（Ｂ）の歪補償回路１Ａでは、接合素
子であるダイオード素子Ｄと直流的に接続された抵抗素
子Ｒ２およびＲ４を介して、抵抗素子Ｒ１がダイオード
素子Ｄと間接的に接続されているが、抵抗Ｒ２およびＲ
４の抵抗値が０の場合には、直接接続されることにな
る。In the distortion compensating circuit 1A shown in FIG. 1B, the resistance element R1 is indirectly connected to the diode element D via the resistance elements R2 and R4 which are DC-connected to the junction element. However, resistors R2 and R2
When the resistance value of 4 is 0, it is directly connected.
【００４２】図１（Ｃ）は、図１（Ｂ）の回路構成に、
交流的に機能する回路素子が付加された第１の回路例を
示すものであって、ここでは図９で示された従来の回路
において、ダイオード素子Ｄと接地間にキャパシタンス
素子Ｃ１が接続された歪補償回路１Ｂが示されている。FIG. 1C shows the circuit configuration of FIG.
FIG. 10 shows a first circuit example in which a circuit element functioning in an alternating current manner is added. Here, in the conventional circuit shown in FIG. 9, a capacitance element C1 is connected between a diode element D and a ground. The distortion compensation circuit 1B is shown.
【００４３】図１（Ｄ）は、図１（Ｂ）の回路構成にお
いて、交流的に機能する回路素子が付加された第２の回
路例が示されている。ここでは、図１（Ｃ）中のキャパ
シタンス素子Ｃ１を、該キャパシタンス素子Ｃ１と抵抗
素子Ｒ５の直列回路で置換した回路となっている。トラ
ンジスタＴｒ１のベース端子Ｂ側から歪補償回路１Ｂを
見たインピーダンス、さらにその接合素子であるダイオ
ード素子Ｄによる非線形性は、キャパシタンス素子Ｃ１
および抵抗素子Ｒ５にも依存する。それゆえに、ダイオ
ード素子Ｄ１だけでは最適補償できない場合に、抵抗素
子Ｒ５およびキャパシタンス素子Ｃ１の値を調整するこ
とで、さらなる歪補償調整が可能であり、図１（Ｃ）の
それよりも歪補償の自由度は高い。FIG. 1D shows a second circuit example in which a circuit element which functions in an alternating manner is added to the circuit configuration of FIG. 1B. Here, a circuit in which the capacitance element C1 in FIG. 1C is replaced with a series circuit of the capacitance element C1 and the resistance element R5 is provided. The impedance when the distortion compensation circuit 1B is viewed from the base terminal B side of the transistor Tr1, and the non-linearity due to the diode element D, which is the junction element, are determined by the capacitance element C1
And the resistance element R5. Therefore, when the optimum compensation cannot be performed by the diode element D1 alone, the distortion compensation can be further adjusted by adjusting the values of the resistance element R5 and the capacitance element C1. The degree of freedom is high.
【００４４】本実施の形態では、歪補償回路１に含まれ
て、増幅用バイポーラトランジスタＴｒ１のベース端子
Ｂとベース駆動電源Ｖｂとの間に、直流的には直列に接
続されたｐｎ接合などの電位障壁を有する接合素子であ
るダイオード素子Ｄの両端間に抵抗素子Ｒ１が接続され
ているので、ベース駆動電源Ｖｂから供給可能な電圧が
該接合素子（ダイオード素子Ｄ）の両端電圧が該接合素
子のオン電圧以下となるような低電圧レベルであったと
しても、抵抗素子Ｒ１を経由して、増幅用バイポーラト
ランジスタＴｒ１のベース端子Ｂにベース駆動電源Ｖｂ
から電圧あるいは電流を供給可能である。そのため、電
力増幅器としては、歪補償回路による低歪動作および低
いベース駆動電圧レベルでの増幅動作の両立が可能とな
る。In the present embodiment, a pn junction or the like included in the distortion compensating circuit 1 and connected in series between the base terminal B of the amplifying bipolar transistor Tr1 and the base driving power supply Vb is connected in series. Since the resistance element R1 is connected between both ends of the diode element D, which is a junction element having a potential barrier, the voltage that can be supplied from the base drive power supply Vb is equal to the voltage across the junction element (diode element D). Even if the low voltage level is lower than the ON voltage of the amplifying bipolar transistor Tr1 via the resistor element R1, the base driving power supply Vb
Can supply a voltage or current. Therefore, the power amplifier can achieve both low distortion operation by the distortion compensation circuit and amplification operation at a low base drive voltage level.
【００４５】また、増幅用バイポーラトランジスタＴｒ
１のベース端子−エミッタ端子間の瞬時電圧は入力信号
の瞬時電圧によって変動し、一時的には歪補償用の接合
素子であるダイオード素子Ｄがオンするため、高周波的
には歪補償回路１が機能して、増幅器の低歪動作が可能
となる。The amplifying bipolar transistor Tr
The instantaneous voltage between the base terminal and the emitter terminal of No. 1 fluctuates due to the instantaneous voltage of the input signal, and the diode element D, which is a junction element for distortion compensation, is temporarily turned on. Functioning enables low distortion operation of the amplifier.
【００４６】なお、入力電力のレベルが低く、該入力電
力による増幅用バイポーラトランジスタＴｒ１のベース
端子−エミッタ端子間の瞬時電圧の変動が接合素子（ダ
イオード素子Ｄ）のオン電圧を超えない場合には、歪補
償回路１は機能しないが、このような低い入力電力のレ
ベルでは、増幅用バイポーラトランジスタＴｒ１で生じ
る歪も少ないため、歪補償回路１は特に必要とされない
場合が多い。When the level of the input power is low and the fluctuation of the instantaneous voltage between the base terminal and the emitter terminal of the amplifying bipolar transistor Tr1 due to the input power does not exceed the ON voltage of the junction element (diode element D). Although the distortion compensating circuit 1 does not function, at such a low input power level, the distortion generated in the amplifying bipolar transistor Tr1 is small, so that the distortion compensating circuit 1 is not particularly required in many cases.
【００４７】また、抵抗素子Ｒ１によるさらなる効果
は、増幅用バイポーラトランジスタＴｒ１のバイアス電
流の温度依存特性を緩和できることにある。接合素子
（ダイオード素子Ｄ）は直流的な抵抗Ｒｄを有して、抵
抗素子Ｒ１は直流抵抗Ｒを有すると想定すると、接合素
子（ダイオード素子Ｄ）の両端の直流抵抗Ｒｔは、Ｒｔ
＝Ｒ＊Ｒｄ／（Ｒ＋Ｒｄ）となる。したがって、接合素
子（ダイオード素子Ｄ）の両端の直流抵抗Ｒｔの値によ
って、増幅用バイポーラトランジスタＴｒ１のバイアス
電流は変化することになる。抵抗素子Ｒ１が市販のチッ
プ抵抗や半導体基板上に形成された配線や半導体層によ
る抵抗である場合、その直流抵抗Ｒの温度による変化率
は、接合素子（半導体素子Ｄ）の直流的な抵抗Ｒｄの温
度による変化率より一般に小さい。そのため、直流抵抗
Ｒｔの温度Ｔに対する変化率δＲｔ／δＴは、直流抵抗
Ｒの温度に対する変化率を無視することで、δＲｔ／δ
Ｔ＝（Ｒ／（Ｒ＋Ｒｄ））2＊δＲｔ／δＴと近似され
る。A further effect of the resistance element R1 is that the temperature dependence of the bias current of the amplifying bipolar transistor Tr1 can be reduced. Assuming that the junction element (diode element D) has a DC resistance Rd and the resistance element R1 has a DC resistance R, the DC resistance Rt at both ends of the junction element (diode element D) is Rt
= R * Rd / (R + Rd). Therefore, the bias current of the amplifying bipolar transistor Tr1 changes depending on the value of the DC resistance Rt at both ends of the junction element (diode element D). When the resistance element R1 is a commercially available chip resistance or a resistance formed by a wiring or a semiconductor layer formed on a semiconductor substrate, the rate of change of the DC resistance R due to the temperature is the DC resistance Rd of the junction element (semiconductor element D). Is generally smaller than the rate of change with temperature. Therefore, the rate of change δRt / δT of the DC resistance Rt with respect to the temperature T is calculated as δRt / δ by ignoring the rate of change of the DC resistance R with respect to the temperature.
T = (R / (R + Rd)) 2 * δRt / δT
【００４８】ここで、（Ｒ／（Ｒ＋Ｒｄ））2＜１（Ｒ
１がある場合）および（Ｒ／（Ｒ＋Ｒｄ））2＝１（Ｒ
１が無い場合）であるので、直流抵抗Ｒによって直流抵
抗Ｒｔの温度による変化率δＲｔ／δＴは、直流抵抗Ｒ
がない場合に比べ低減され、増幅用バイポーラトランジ
スタＴｒ１のバイアス電流の温度依存特性が緩和され、
バイアス電流変動に起因する歪の悪化も緩和される。こ
こで、抵抗素子が前述の接合素子の温度特性と逆極性の
特性を有すれば、さらに温度依存特性は緩和される。こ
の場合、抵抗素子Ｒ１は、直流的に抵抗成分を有してい
ればよいのであって、純粋な抵抗素子である必要は必ず
しもなく、高周波的には異なるインピーダンスを有する
もの、たとえば、直流的には抵抗成分を有する配線など
であってもよい。Here, (R / (R + Rd)) 2 <1 (R
1) and (R / (R + Rd)) 2 = 1 (R
1), the rate of change δRt / δT of the DC resistance Rt due to the temperature due to the DC resistance R is
And the temperature dependence of the bias current of the amplifying bipolar transistor Tr1 is reduced.
Deterioration of distortion due to bias current fluctuation is also mitigated. Here, if the resistance element has the opposite polarity characteristic to the temperature characteristic of the junction element, the temperature-dependent characteristic is further reduced. In this case, the resistance element R1 only needs to have a DC resistance component, and does not necessarily need to be a pure resistance element, but has a different impedance in high frequency, for example, DC. May be a wiring having a resistance component.
【００４９】（実施の形態２）次に実施の形態２につい
て説明する。図２（Ａ）および（Ｂ）は、この発明の実
施の形態２に係る電力増幅器の回路構成を示す図であ
る。図２（Ａ）の電力増幅器においては、歪補償回路１
１が採用される。図２（Ｂ）において歪補償回路１１は
実施の形態１で示された抵抗素子Ｒ１が歪補償回路１中
の構成素子として用いられている。図２（Ａ）と（Ｂ）
においては、図１（Ａ）〜（Ｄ）と同一のものについて
は同一符号が付されており、実施の形態１と同じ機能を
有するので詳細説明は省略する。(Embodiment 2) Next, Embodiment 2 will be described. FIGS. 2A and 2B are diagrams showing a circuit configuration of a power amplifier according to Embodiment 2 of the present invention. In the power amplifier shown in FIG.
1 is adopted. In FIG. 2B, the distortion compensation circuit 11 uses the resistance element R1 described in the first embodiment as a component in the distortion compensation circuit 1. FIG. 2 (A) and (B)
In FIG. 1, the same components as those in FIGS. 1A to 1D are denoted by the same reference numerals, and have the same functions as in the first embodiment, and thus detailed description will be omitted.
【００５０】本実施の形態２の歪補償回路１１において
は、図示されるように抵抗素子Ｒ１が歪補償回路１中に
含まれて、歪補償回路を構成する素子としての役割と、
バイポーラトランジスタＴｒ１のバイアス電流の温度依
存特性を緩和する役割とを兼ねているため、少ない回路
素子で歪補償回路とバイポーラトランジスタＴｒ１のバ
イアス電流の温度依存特性を緩和するための回路とを構
成できて、該電力増幅器の部品点数が減少し小型化が可
能となる。In the distortion compensating circuit 11 of the second embodiment, the resistance element R1 is included in the distortion compensating circuit 1 as shown in the figure, and serves as an element constituting the distortion compensating circuit.
Since it also has a role of alleviating the temperature dependence of the bias current of the bipolar transistor Tr1, a distortion compensating circuit and a circuit for alleviating the temperature dependence of the bias current of the bipolar transistor Tr1 can be configured with a small number of circuit elements. In addition, the number of parts of the power amplifier is reduced, and the power amplifier can be reduced in size.
【００５１】（実施の形態３）次に、実施の形態３につ
いて説明する。図３は、実施の形態３に係る電力増幅器
の回路構成を示す図である。本実施の形態では実施の形
態１で示された回路構成にさらにインダクタンス素子Ｌ
が追加されている。該インダクタンス素子Ｌは図示され
るように抵抗素子Ｒ１に直列に接続されている。(Embodiment 3) Next, Embodiment 3 will be described. FIG. 3 is a diagram illustrating a circuit configuration of the power amplifier according to the third embodiment. In the present embodiment, an inductance element L is added to the circuit configuration shown in the first embodiment.
Has been added. The inductance element L is connected in series to the resistance element R1 as shown.
【００５２】本実施の形態３の構成においては、直流的
には実施の形態１と等価であるから、本実施の形態３に
より増幅用バイポーラトランジスタＴｒ１のバイアス電
流の温度依存特性が緩和される点は、実施の形態１で説
明したのと同様である。In the configuration of the third embodiment, since the direct current is equivalent to that of the first embodiment, the third embodiment reduces the temperature dependence of the bias current of the amplifying bipolar transistor Tr1. Is similar to that described in the first embodiment.
【００５３】前述した実施の形態１において抵抗素子Ｒ
１が歪補償回路１の動作に高周波的な悪影響を与える場
合などに、本実施の形態３の回路構成が採用されると、
高周波的にはインダクタンス素子Ｌのインピーダンスが
高くなるので、抵抗素子Ｒ１とインダクタンス素子Ｌの
直列回路の両端のインピーダンスが高くなり、該直列回
路は該回路と並列に接続されている歪補償回路１の高周
波的な動作への影響を低減するように作用する。つま
り、信号の歪成分が生じる周波数領域で該抵抗素子Ｒ１
と該インダクタンス素子Ｌの直列接続部のインピーダン
スを高くして、歪補償回路としては機能しないようにす
ることが効果的である。In the first embodiment, the resistance element R
When the circuit configuration of the third embodiment is adopted, for example, when the circuit configuration 1 has a high-frequency adverse effect on the operation of the distortion compensation circuit 1,
Since the impedance of the inductance element L increases at high frequencies, the impedance at both ends of the series circuit of the resistance element R1 and the inductance element L increases, and the series circuit of the distortion compensating circuit 1 connected in parallel with the circuit. It acts to reduce the effect on high frequency operation. In other words, the resistance element R1 in the frequency region where the distortion component of the signal occurs.
It is effective to increase the impedance of the series connection of the inductance element L and the inductance element L so that it does not function as a distortion compensation circuit.
【００５４】また、前述した実施の形態２のように、抵
抗素子Ｒ１が歪補償回路１に組込まれている場合におい
ては、最適な歪補償をするための抵抗素子Ｒ１の抵抗値
と、トランジスタＴｒ１へ供給されるバイアス電流の温
度依存特性を緩和するために最適な抵抗素子Ｒ１の抵抗
値とは必ずしも一致しない。そのため、トランジスタＴ
ｒ１に供給されるバイアス電流の温度依存特性を緩和す
るために最適な値の抵抗素子Ｒ１を選択すると、最適な
歪補償を行なうことができず、電力増幅器は十分な低歪
動作が行なえないというトレードオフの状態が生じる場
合がある。When the resistance element R1 is incorporated in the distortion compensation circuit 1 as in the second embodiment, the resistance of the resistance element R1 for optimal distortion compensation and the resistance of the transistor Tr1 The resistance value of the resistive element R1 does not always match the optimum value for relaxing the temperature-dependent characteristics of the bias current supplied to the resistor R1. Therefore, the transistor T
If a resistance element R1 having an optimal value is selected to alleviate the temperature dependence of the bias current supplied to r1, optimal distortion compensation cannot be performed, and the power amplifier cannot perform a sufficiently low distortion operation. A trade-off situation may occur.
【００５５】これに対して、本実施の形態３では、抵抗
素子Ｒ１を、歪補償回路１の最適設計とは無関係にトラ
ンジスタＴｒ１に供給されるバイアス電流の温度依存特
性を緩和するための最適な抵抗値に設定することができ
るから、上述したようなトレードオフの問題を解消でき
る。On the other hand, in the third embodiment, the resistance element R1 is set to an optimum value for relaxing the temperature dependence of the bias current supplied to the transistor Tr1 regardless of the optimum design of the distortion compensation circuit 1. Since the resistance value can be set, the problem of the trade-off as described above can be solved.
【００５６】（実施の形態４）次に実施の形態４につい
て説明する。図４〜図８は実施の形態４に係る電力増幅
回路の回路構成を示す図である。本実施の形態４では、
図４に示されるように、前述した実施の形態１における
歪補償回路１に代替して歪補償回路１２が設けられる。
歪補償回路１２では、歪補償回路１の接合素子である２
端子のダイオード素子Ｄに代替して、バイポーラトラン
ジスタＴｒ２のベース端子−エミッタ端子間の接合が用
いられている。バイポーラトランジスタＴｒ２のベース
端子−エミッタ端子間の接合も、ダイオード特性を有す
るので、歪補償用接合素子として用いることが可能であ
る。(Fourth Embodiment) Next, a fourth embodiment will be described. 4 to 8 are diagrams showing a circuit configuration of a power amplifier circuit according to the fourth embodiment. In the fourth embodiment,
As shown in FIG. 4, a distortion compensating circuit 12 is provided instead of distortion compensating circuit 1 in the first embodiment.
In the distortion compensating circuit 12, 2 which is a junction element of the distortion compensating circuit 1
Instead of the diode element D of the terminal, a junction between the base terminal and the emitter terminal of the bipolar transistor Tr2 is used. Since the junction between the base terminal and the emitter terminal of the bipolar transistor Tr2 also has diode characteristics, it can be used as a junction element for distortion compensation.
【００５７】本実施の形態の場合、バイポーラトランジ
スタＴｒ２として増幅用バイポーラトランジスタＴｒ１
と同一構造のトランジスタを用いることが可能なので、
トランジスタＴｒ１とＴｒ２とは同一の半導体基板上に
形成することが可能となり、電力増幅器の小型化が可能
となる。In the case of this embodiment, the amplifying bipolar transistor Tr1 is used as the bipolar transistor Tr2.
Since it is possible to use a transistor having the same structure as
The transistors Tr1 and Tr2 can be formed on the same semiconductor substrate, and the power amplifier can be reduced in size.
【００５８】また、本実施の形態では、図４に示される
ようにバイポーラトランジスタＴｒ２のコレクタは開放
状態となっているが、図５の歪補償回路１３に示される
ように回路中の他の素子と接続されるようにしてもよ
い。図５の歪補償回路１３においては、バイポーラトラ
ンジスタＴｒ２のコレクタ端子は、バイポーラトランジ
スタＴｒ２のベース端子と抵抗素子Ｒ３を介して接続さ
れた状態になっている。この場合であってもトランジス
タＴｒ２のエミッタ端子側から見てトランジスタＴｒ２
のベース側あるいはコレクタ端子側との間は、電位障壁
による接合特性を有しており、歪補償用接合素子として
機能する。In the present embodiment, the collector of the bipolar transistor Tr2 is open as shown in FIG. 4, but other elements in the circuit as shown in the distortion compensation circuit 13 of FIG. May be connected. In the distortion compensation circuit 13 of FIG. 5, the collector terminal of the bipolar transistor Tr2 is in a state of being connected to the base terminal of the bipolar transistor Tr2 via the resistor R3. Even in this case, the transistor Tr2 is viewed from the emitter terminal side of the transistor Tr2.
Has a junction characteristic due to a potential barrier, and functions as a distortion compensating junction element.
【００５９】なお、図４と図５の構成においては、トラ
ンジスタＴｒ２のエミッタ端子とコレクタ端子が入れ替
わっても、バイポーラトランジスタＴｒ１のベース端子
ＢとトランジスタＴｒ２のベース端子との間には接合素
子としての特性を機能させることができるので、歪補償
回路として機能する。In the configurations shown in FIGS. 4 and 5, even if the emitter terminal and the collector terminal of the transistor Tr2 are exchanged, there is a junction element between the base terminal B of the bipolar transistor Tr1 and the base terminal of the transistor Tr2. Since the characteristics can be made to function, it functions as a distortion compensation circuit.
【００６０】また、図６の歪補償回路１４に示されてい
るように、トランジスタＴｒ２のコレクタ端子をベース
駆動電源Ｖｂとは別のトランジスタＴｒ２のコレクタ駆
動電源Ｖｃに接続してもよい。この場合、トランジスタ
Ｔｒ２がベース駆動電源Ｖｂによってオンしていると、
トランジスタＴｒ２のコレクタ電流は、トランジスタＴ
ｒ２のベース電流よりもトランジスタＴｒ２の電流増幅
率倍大きくなる。トランジスタＴｒ２のエミッタ端子か
らトランジスタＴｒ１のベース端子Ｂに供給される電流
は、主として、コレクタ駆動電源Ｖｃから供給されるた
め、通常は、電力増幅器の利得制御電源を兼ねるベース
駆動電源Ｖｂからの供給電流の低減が可能となる。As shown in the distortion compensating circuit 14 of FIG. 6, the collector terminal of the transistor Tr2 may be connected to the collector driving power source Vc of the transistor Tr2 different from the base driving power source Vb. In this case, if the transistor Tr2 is turned on by the base drive power supply Vb,
The collector current of the transistor Tr2 is
It becomes larger than the base current of r2 by the current amplification factor of the transistor Tr2. Since the current supplied from the emitter terminal of the transistor Tr2 to the base terminal B of the transistor Tr1 is mainly supplied from the collector driving power supply Vc, usually, the current supplied from the base driving power supply Vb also serving as the gain control power supply of the power amplifier. Can be reduced.
【００６１】通常、このような電力増幅器の利得制御回
路の電流供給能力は数ｍＡ以下の場合が多く、電力増幅
器においても低制御電流動作の要望が強いため、このよ
うな電力増幅器は低利得制御電流動作に適している。Usually, the current supply capability of the gain control circuit of such a power amplifier is often several mA or less, and there is a strong demand for a low control current operation in the power amplifier. Suitable for current operation.
【００６２】携帯型の通信端末機での電力増幅器の利得
制御回路は、該端末機が有限の供給電力を有するバッテ
リ駆動の関係上、バッテリ切れまでの通信時間を延長す
るために、通信システムの法的規格には現われない端末
内部の該利得制御に要する消費電力を低減するため、供
給可能電流が極力低く抑えられている。したがって、ベ
ース駆動電源Ｖｂからの供給電流が低減できる図６の構
成によれば、電力増幅器がバッテリ駆動の携帯端末機に
組込まれた場合には、より効果的である。[0062] The gain control circuit of the power amplifier in the portable communication terminal is designed to extend the communication time until the battery runs out because the terminal is driven by a battery having a finite supply power. In order to reduce the power consumption required for the gain control inside the terminal, which does not appear in the legal standards, the current that can be supplied is kept as low as possible. Therefore, according to the configuration of FIG. 6 in which the supply current from the base drive power supply Vb can be reduced, it is more effective when the power amplifier is incorporated in a battery-driven portable terminal.
【００６３】また、図４においては、歪補償用の接合素
子としてバイポーラトランジスタＴｒ２のベース端子−
エミッタ端子間の接合が用いられているが、バイポーラ
トランジスタＴｒ２に代替して、電界効果型トランジス
タＦＥＴを用い、そのゲート端子−ソース端子間、ある
いはゲート端子−ドレイン端子間の接合を歪補償用の接
合素子として用いてもよい。その場合は、たとえば図４
と対比して、図７に示されるような回路構成の歪補償回
路１５となる。In FIG. 4, the base terminal of the bipolar transistor Tr2 serves as a junction element for distortion compensation.
Although the junction between the emitter terminals is used, a field effect transistor FET is used instead of the bipolar transistor Tr2, and the junction between the gate terminal and the source terminal or between the gate terminal and the drain terminal is used for distortion compensation. It may be used as a joining element. In that case, for example, FIG.
In contrast, a distortion compensation circuit 15 having a circuit configuration as shown in FIG. 7 is obtained.
【００６４】図７では、電界効果型トランジスタＦＥＴ
のゲート端子−ソース端子間の接合は、歪補償用の接合
素子として用いられている。ドレイン端子は図７では開
放状態にあるが、ドレイン端子は図８の歪補償回路１６
に示されるようにドレイン駆動電源Ｖｄに接続されてい
てもよい。この場合は、図６の場合と同様に、電界効果
型トランジスタＦＥＴの電流増幅作用によって、トラン
ジスタＴｒ１のベース端子Ｂに供給される電流の大半
は、ドレイン駆動電源Ｖｄから供給されることになるの
で、利得制御を行なうベース駆動電源Ｖｂから供給すべ
き電流を低減することができる。FIG. 7 shows a field effect transistor FET
Is used as a junction element for distortion compensation. The drain terminal is open in FIG. 7, but the drain terminal is the distortion compensating circuit 16 of FIG.
May be connected to the drain drive power supply Vd. In this case, as in the case of FIG. 6, most of the current supplied to the base terminal B of the transistor Tr1 is supplied from the drain drive power supply Vd by the current amplifying action of the field effect transistor FET. In addition, the current to be supplied from the base drive power supply Vb that performs gain control can be reduced.
【００６５】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。The embodiments disclosed this time are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
【図１】 （Ａ）〜（Ｄ）は、この発明の実施の形態１
に係る電力増幅器の構成図である。FIGS. 1A to 1D show Embodiment 1 of the present invention;
FIG. 2 is a configuration diagram of a power amplifier according to the first embodiment.
【図２】 （Ａ）および（Ｂ）は、この発明の実施の形
態２に係る電力増幅器の回路構成を示す図である。FIGS. 2A and 2B are diagrams showing a circuit configuration of a power amplifier according to a second embodiment of the present invention.
【図３】 この発明の実施の形態３に係る電力増幅器の
回路構成を示す図である。FIG. 3 is a diagram showing a circuit configuration of a power amplifier according to Embodiment 3 of the present invention.
【図４】 この発明の実施の形態４に係る電力増幅回路
の回路構成を示す図である。FIG. 4 is a diagram showing a circuit configuration of a power amplifier circuit according to a fourth embodiment of the present invention.
【図５】 この発明の実施の形態４に係る電力増幅回路
の回路構成を示す図である。FIG. 5 is a diagram showing a circuit configuration of a power amplifier circuit according to Embodiment 4 of the present invention.
【図６】 この発明の実施の形態４に係る電力増幅回路
の回路構成を示す図である。FIG. 6 is a diagram showing a circuit configuration of a power amplifier circuit according to Embodiment 4 of the present invention.
【図７】 この発明の実施の形態４に係る電力増幅回路
の回路構成を示す図である。FIG. 7 is a diagram showing a circuit configuration of a power amplifier circuit according to Embodiment 4 of the present invention.
【図８】 この発明の実施の形態４に係る電力増幅回路
の回路構成を示す図である。FIG. 8 is a diagram showing a circuit configuration of a power amplifier circuit according to Embodiment 4 of the present invention.
【図９】 従来の電力増幅器の回路構成を示す図であ
る。FIG. 9 is a diagram showing a circuit configuration of a conventional power amplifier.
１ 歪補償回路、Ｄ 歪補償用接合素子、Ｔｒ１ 増幅
用バイポーラトランジスタ、Ｔｒ２ 歪補償用接合素子
としてのバイポーラトランジスタ、ＦＥＴ 歪補償用接
合素子としての電界効果型トランジスタ、Ｄ１ ダイオ
ード素子、Ｒ１〜Ｒ７ 抵抗素子、Ｃ１ キャパシタン
ス素子、Ｌ インダクタンス素子。1. Distortion compensation circuit, D distortion compensation junction element, Tr1 amplification bipolar transistor, Tr2 bipolar transistor as distortion compensation junction element, FET field-effect transistor as distortion compensation junction element, D1 diode element, R1 to R7 resistors Element, C1 capacitance element, L inductance element.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA01 AA41 CA02 CA26 CA36 FA10 FN01 FN06 GN01 HA02 HA09 HA18 HA19 HA25 HA29 HA33 KA00 KA12 MA21 5J091 AA01 AA41 CA02 CA26 CA36 FA10 HA02 HA09 HA18 HA19 HA25 HA29 HA33 KA00 KA12 MA21 UW08 5J092 AA01 AA41 CA02 CA26 CA36 FA10 GR09 HA02 HA09 HA18 HA19 HA25 HA29 HA33 KA00 KA12 MA21 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J090 AA01 AA41 CA02 CA26 CA36 FA10 FN01 FN06 GN01 HA02 HA09 HA18 HA19 HA25 HA29 HA33 KA00 KA12 MA21 5J091 AA01 AA41 CA02 CA26 CA36 FA10 HA02 HA09 HA18 HA19 HA25 HA29 KA00 KA00 5J092 AA01 AA41 CA02 CA26 CA36 FA10 GR09 HA02 HA09 HA18 HA19 HA25 HA29 HA33 KA00 KA12 MA21
Claims (9)
して導出するエミッタ接地された増幅用バイポーラトラ
ンジスタと、前記ベース端子にバイアス信号を供給する
ためのベース電源と、異なる電気的特性を有する材料が
接合されてなり、かつ前記ベース電源と前記ベース端子
間に順方向に接続された接合素子を含む歪補償回路と、
前記接合素子の両端子の間に接続された抵抗成分を含む
抵抗成分素子とを備えた、電力増幅器。An amplifying bipolar transistor having a grounded emitter for amplifying and deriving a power signal input to a base terminal, and a base power supply for supplying a bias signal to the base terminal have different electrical characteristics. A distortion compensation circuit including a joining element formed by joining materials and connected in a forward direction between the base power supply and the base terminal;
And a resistance component element including a resistance component connected between both terminals of the junction element.
含まれることを特徴とする、請求項１に記載の電力増幅
器。2. The power amplifier according to claim 1, wherein the resistance component element is included in the distortion compensation circuit.
は個別に設けられていることを特徴とする、請求項１に
記載の電力増幅器。3. The power amplifier according to claim 1, wherein the resistance component element is provided separately from the distortion compensation circuit.
クタンス素子の直列接続で構成されることを特徴とす
る、請求項３に記載の電力増幅器。4. The power amplifier according to claim 3, wherein the resistance component element is configured by connecting a resistance element and an inductance element in series.
する半導体領域間の接合により構成されることを特徴と
する、請求項１ないし４のいずれかに記載の電力増幅
器。5. The power amplifier according to claim 1, wherein the junction element is formed by a junction between semiconductor regions having different electrical characteristics.
ための歪補償用バイポーラトランジスタを有し、 前記半導体領域間の接合は、前記歪補償用バイポーラト
ランジスタが有する端子の少なくとも２端子の接合を用
いて構成されていることを特徴とする、請求項５に記載
の電力増幅器。6. A junction compensating element comprising a strain compensating bipolar transistor for compensating the strain, wherein the junction between the semiconductor regions is formed by joining at least two terminals of the strain compensating bipolar transistor. The power amplifier according to claim 5, wherein the power amplifier is configured using the power amplifier.
コレクタ端子に駆動電圧供給するためのコレクタ電源を
さらに備え、 前記コレクタ端子は、前記コレクタ電源に接続されてい
ることを特徴とする、請求項６に記載の電力増幅器。7. The device according to claim 6, further comprising a collector power supply for supplying a drive voltage to a collector terminal of the distortion compensation bipolar transistor, wherein the collector terminal is connected to the collector power supply. A power amplifier as described.
ための電界効果型トランジスタを有し、 前記半導体領域間の接合は、前記電界効果型トランジス
タが有する端子の少なくとも２端子の接合を用いて構成
されていることを特徴とする、請求項５に記載の電力増
幅器。8. A field effect transistor for compensating the distortion as the junction element, wherein a junction between the semiconductor regions is formed by using a junction of at least two terminals of the field effect transistor. The power amplifier according to claim 5, wherein the power amplifier is configured.
端子に電圧を供給するためのドレイン電源をさらに備
え、 前記ドレイン端子は、前記ドレイン電源に接続されてい
ることを特徴とする、請求項８に記載の電力増幅器。9. The device according to claim 8, further comprising a drain power supply for supplying a voltage to a drain terminal of the field-effect transistor, wherein the drain terminal is connected to the drain power supply. Power amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000129902A JP3668099B2 (en) | 2000-04-28 | 2000-04-28 | Power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000129902A JP3668099B2 (en) | 2000-04-28 | 2000-04-28 | Power amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001313531A true JP2001313531A (en) | 2001-11-09 |
| JP3668099B2 JP3668099B2 (en) | 2005-07-06 |
Family
ID=18639104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000129902A Expired - Fee Related JP3668099B2 (en) | 2000-04-28 | 2000-04-28 | Power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3668099B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005067139A1 (en) * | 2004-01-05 | 2005-07-21 | Nec Corporation | Amplifier |
| US7400202B2 (en) | 2005-11-08 | 2008-07-15 | Mitsubishi Electric Corporation | Bias circuit for power amplifier operated by a low external reference voltage |
| JP2008219327A (en) * | 2007-03-02 | 2008-09-18 | Sharp Corp | Power amplifier and communication device |
| CN1838527B (en) * | 2002-02-27 | 2010-09-29 | 夏普公司 | Power amplifier |
| JP2020202565A (en) * | 2019-06-11 | 2020-12-17 | アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー | Coupling bias circuit to amplifier using adaptive coupling arrangement |
-
2000
- 2000-04-28 JP JP2000129902A patent/JP3668099B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1838527B (en) * | 2002-02-27 | 2010-09-29 | 夏普公司 | Power amplifier |
| WO2005067139A1 (en) * | 2004-01-05 | 2005-07-21 | Nec Corporation | Amplifier |
| US7768345B2 (en) | 2004-01-05 | 2010-08-03 | Nec Corporation | Amplifier |
| US7400202B2 (en) | 2005-11-08 | 2008-07-15 | Mitsubishi Electric Corporation | Bias circuit for power amplifier operated by a low external reference voltage |
| JP2008219327A (en) * | 2007-03-02 | 2008-09-18 | Sharp Corp | Power amplifier and communication device |
| JP2020202565A (en) * | 2019-06-11 | 2020-12-17 | アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー | Coupling bias circuit to amplifier using adaptive coupling arrangement |
| JP7074802B2 (en) | 2019-06-11 | 2022-05-24 | アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー | Bias circuit coupling to an amplifier using an adaptive coupling arrangement |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3668099B2 (en) | 2005-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7728662B2 (en) | Saturated power amplifier with selectable and variable output power levels | |
| US9337787B2 (en) | Power amplifier with improved low bias mode linearity | |
| US6897728B2 (en) | High frequency power amplifier module and wireless communication system | |
| JP4683468B2 (en) | High frequency power amplifier circuit | |
| JP3641184B2 (en) | High frequency power amplifier using bipolar transistors. | |
| JP4287190B2 (en) | High frequency amplifier circuit | |
| US7486133B2 (en) | Transmitting output stage with adjustable output power and process for amplifying a signal in a transmitting output stage | |
| US11431305B2 (en) | Power amplifier module and power amplification method | |
| US20110018639A1 (en) | Power amplifier bias circuit | |
| JP2010124433A (en) | High-frequency power amplifier | |
| KR20050093821A (en) | Doherty amplifier | |
| JP3607855B2 (en) | Power amplifier | |
| KR101300324B1 (en) | Power amplfier | |
| JP2007036973A (en) | Power amplifier and communication apparatus | |
| JP4694772B2 (en) | Power amplifier bias control circuit | |
| JPH1075130A (en) | Transistor power amplifier | |
| CN113054915A (en) | Temperature compensation bias circuit applied to radio frequency power amplifier | |
| CN113114121A (en) | Bias circuit for radio frequency power amplifier | |
| JP2000505972A (en) | Linear high frequency amplifier with high input impedance and high power efficiency | |
| US6873207B2 (en) | Power amplification circuit and communication device using the same | |
| JP3668099B2 (en) | Power amplifier | |
| JP2006303850A (en) | High frequency power amplifier circuit and wireless communication terminal | |
| JP2002076784A (en) | Distortion compensating circuit | |
| JP3808064B2 (en) | Communication device provided with power amplifier | |
| JP2008124559A (en) | Power amplifier and communication device employing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |