JP2001312321A - Constant current output circuit and square wave current generating circuit using the same - Google Patents
Constant current output circuit and square wave current generating circuit using the sameInfo
- Publication number
- JP2001312321A JP2001312321A JP2000162203A JP2000162203A JP2001312321A JP 2001312321 A JP2001312321 A JP 2001312321A JP 2000162203 A JP2000162203 A JP 2000162203A JP 2000162203 A JP2000162203 A JP 2000162203A JP 2001312321 A JP2001312321 A JP 2001312321A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- source
- output
- channel mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、定電流回路を高
速でオン・オフするスイッチ回路を付加した定電流出力
回路に関する。また、それを用いた方形波電流発生回路
および該方形波電流発生回路を用いた三角波電圧出力回
路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant current output circuit to which a switch circuit for turning on / off a constant current circuit at high speed is added. Further, the present invention relates to a square wave current generation circuit using the same and a triangular wave voltage output circuit using the square wave current generation circuit.
【0002】[0002]
【従来の技術】携帯機器などに使用されるスイッチング
レギュレータなどの電源は、小型軽量化を狙いとして、
そのキャリア周波数の高周波化が進められている。その
ため、この電源に用いられる定電流出力回路は、定電流
回路から出力される一定の直流電圧および電流を高周波
でオン・オフさせる必要が出てくる。そのために、定電
流出力回路は、定電流回路の電圧・電流をオン・オフさ
せるスイッチ回路を設けている。2. Description of the Related Art Power supplies, such as switching regulators, used in portable equipment, etc. are designed to be smaller and lighter.
The carrier frequency has been increased. Therefore, the constant current output circuit used in this power supply needs to turn on and off a constant DC voltage and current output from the constant current circuit at a high frequency. For this purpose, the constant current output circuit is provided with a switch circuit for turning on and off the voltage and current of the constant current circuit.
【0003】図9は、従来の定電流出力回路の一例で、
pチャネルMOSFETを用いた場合である。この定電
流出力回路は、電流ミラー回路で構成される定電流回路
51と、この定電流回路51の出力電圧・電流をオン・
オフさせるスイッチ回路52で構成されている。この回
路はpチャネルMOSFETを用いたソース電流出力回
路である。また、ここでは、nチャネルMOSFETで
構成されるシンク電流出力回路の説明は省略する。FIG. 9 shows an example of a conventional constant current output circuit.
This is a case where a p-channel MOSFET is used. The constant current output circuit includes a constant current circuit 51 including a current mirror circuit, and an output voltage / current of the constant current circuit 51 that is turned on / off.
The switch circuit 52 is turned off. This circuit is a source current output circuit using a p-channel MOSFET. Here, the description of the sink current output circuit constituted by the n-channel MOSFET is omitted.
【0004】電源の高電位側VddにpチャネルMOSF
ETであるM51のソースとpチャネルMOSFETで
あるM52のソースを接続し、M51のゲートとM52
のゲートを接続し、M51のゲートとM51のドレイン
を接続する。M51のドレインと抵抗R51の一端を接
続し、他端を電源の低電位側GNDと接続する。M52
のドレインを定電流回路51の出力端子53に接続す
る。これが電流ミラー回路である。pチャネルMOSF
ETであるM53のソースを電源の高電位側Vddと接続
し、M53のドレインをM51のゲートに接続する。A p-channel MOSF is connected to the high potential side Vdd of the power supply.
The source of M51 as ET and the source of M52 as p-channel MOSFET are connected, and the gate of M51 and M52 are connected.
And the gate of M51 is connected to the drain of M51. The drain of M51 is connected to one end of the resistor R51, and the other end is connected to the low potential side GND of the power supply. M52
Is connected to the output terminal 53 of the constant current circuit 51. This is a current mirror circuit. p-channel MOSF
The source of M53 as ET is connected to the high potential side Vdd of the power supply, and the drain of M53 is connected to the gate of M51.
【0005】この定電流回路51ではM51、抵抗R5
1を通して流れる基準電流Iref51と、出力端子から出
力される出力電流Iout51 は等しい。M53のゲート端
子54に信号Dを与え、この信号Dの電圧であるゲート
電圧(Vdd−ゲート電位)をM53のしきい値電圧より
小さい場合は、M53はオフし、大きい場合はM53は
オンしてM53のソースとドレインは短絡する。M53
をオフさせることで、M51とM52をオンさせ、出力
端子53からIout51 が出力される。一方、M53をオ
ンさせることで、M51とM52のゲート電圧をしきい
値電圧以下にして、M51とM52をオフさせ、出力端
子53から出力されるIout53 を遮断する。このよう
に、M53をオン・オフさせることで出力端子53から
出力されるIout51 をオン・オフさせる。In the constant current circuit 51, M51 and resistor R5
The reference current Iref51 flowing through 1 and the output current Iout51 output from the output terminal are equal. A signal D is applied to the gate terminal 54 of M53, and when the gate voltage (Vdd-gate potential), which is the voltage of this signal D, is smaller than the threshold voltage of M53, M53 is turned off. As a result, the source and the drain of M53 are short-circuited. M53
Is turned off, M51 and M52 are turned on, and Iout51 is output from the output terminal 53. On the other hand, when M53 is turned on, the gate voltages of M51 and M52 are reduced to the threshold voltage or less, M51 and M52 are turned off, and Iout53 output from the output terminal 53 is cut off. In this way, by turning M53 on and off, Iout51 output from the output terminal 53 is turned on and off.
【0006】[0006]
【発明が解決しようとする課題】ところで、M53がオ
ンして、M53のソースとドレインが短絡して、M52
のゲート電圧が零になり、M52がオフするまでに時間
がかかる。勿論、M53がオフして、M52がオンする
までにも時間がかかる。この信号Dに対する時間遅れ
(遅延時間)は、M53がオンして、VddからM51と
M52のゲートに電流が流れ、M51とM52のゲート
部の容量(ゲート容量)に電荷が蓄積して、ゲート電圧
が立ち上がるのに時間を要するためである。また、見方
を変えると、M52のゲート電圧が変化すること(これ
はM52の動作点の移動があることを意味する)で、ゲ
ート容量への電荷の出し入れがあり、そのために、時間
がかかるためとも言える。この遅延時間のために、従来
の定電流出力回路では、立ち上がりの急峻な電流および
高周波の電流を提供することが困難である。By the way, M53 is turned on, the source and drain of M53 are short-circuited, and M52 is turned on.
Takes a long time until the gate voltage becomes zero and M52 turns off. Of course, it takes time before M53 turns off and M52 turns on. The time delay (delay time) with respect to the signal D is such that when M53 is turned on, current flows from Vdd to the gates of M51 and M52, and charges are accumulated in the capacitances (gate capacitances) of the gate portions of M51 and M52. This is because it takes time for the voltage to rise. From another point of view, since the gate voltage of M52 changes (this means that the operating point of M52 moves), charges are taken in and out of the gate capacitance, which takes time. It can also be said. Due to this delay time, it is difficult for the conventional constant current output circuit to provide a current having a sharp rise and a high-frequency current.
【0007】また、図19に示すように、従来の定電流
出力回路をソース電流源111、シンク電流源112と
して方形波電流発生回路を製作した場合も、遅延時間の
ために、プラス、マイナスの交流の方形波電流で、立ち
上がりの急峻な電流および高周波の電流を提供すること
が困難である。尚、図中のソース電流源111は、図9
の定電流出力回路と基本的に同じであり、M51が入力
端子73と接続し、基準電流Iref51 が図示しない基準
電流発生回路から与えられる。また、シンク電流源11
2も、同様にM51に相当するM61が入力端子74に
接続する。71は出力端子、72はゲート端子、Iref6
1 は基準電流、Iout61 はシンク電流源の出力電流、I
out71 は方形波出力電流、M61、M62、M63はn
チャネルMOSFETである。As shown in FIG. 19, when a conventional constant current output circuit is formed as a square wave current generation circuit using a source current source 111 and a sink current source 112, a plus or minus value is required because of the delay time. It is difficult to provide an AC square wave current with a sharp rising current and a high-frequency current. The source current source 111 shown in FIG.
M51 is connected to the input terminal 73, and the reference current Iref51 is supplied from a reference current generation circuit (not shown). In addition, the sink current source 11
Similarly, for M2, M61 corresponding to M51 is connected to the input terminal 74. 71 is an output terminal, 72 is a gate terminal, Iref6
1 is the reference current, Iout61 is the output current of the sink current source,
out71 is a square wave output current, and M61, M62 and M63 are n
It is a channel MOSFET.
【0008】さらには、図20に示すように、図19に
記載のような方形波発生回路の出力に、発振用コンデン
サを接続することにより、三角波電圧出力回路を製作し
た場合も同様である。図20に示す回路は、ソース電流
源113とシンク電流源114の2つの定電流出力回路
の出力に発振用コンデンサCosc1を接続し、ソース電流
源113とシンク電流源114により出力される定電流
により交互に充放電を繰り返すことにより生成される。
ソース電流源113の出力電流Iout81がCosc1の充電
電流となり、シンク電流源114の出力電流Iout82が
Cosc1の放電電流となる。これらの電流の切り換えはソ
ース電流源113とシンク電流源114を交互にオン・
オフすることにより行う。また電流源のオン・オフの切
り換えは、三角波電圧出力と基準として容易されている
電圧を比較器を用いて比較することにより行う。上記基
準として容易される電圧は図中の基準電圧Vref1および
Vref2に相当する。Vref1とVref2の2値が外部より供
給される場合、また、いずれか1つが供給され、他方は
比較器内部で生成される場合がある。ここで仮に、Vre
f1>Vref2とすると、三角波電圧出力は図に示すように
最小値Vref2,最大値Vref1の波形を示す。Further, as shown in FIG. 20, the same applies to the case where a triangular wave voltage output circuit is manufactured by connecting an oscillation capacitor to the output of the square wave generation circuit as shown in FIG. In the circuit shown in FIG. 20, an oscillation capacitor Cosc1 is connected to the outputs of two constant current output circuits, a source current source 113 and a sink current source 114, and the constant currents output from the source current source 113 and the sink current source 114 are used. It is generated by alternately repeating charging and discharging.
The output current Iout81 of the source current source 113 becomes the charging current of Cosc1, and the output current Iout82 of the sink current source 114 becomes the discharging current of Cosc1. To switch these currents, the source current source 113 and the sink current source 114 are alternately turned on and off.
Perform by turning off. Further, the on / off switching of the current source is performed by comparing a triangular wave voltage output with a voltage facilitated as a reference using a comparator. The voltages facilitated as the reference correspond to the reference voltages Vref1 and Vref2 in the figure. In some cases, two values of Vref1 and Vref2 are supplied from outside, or one of them is supplied and the other is generated inside the comparator. Here, temporarily, Vre
If f1> Vref2, the triangular wave voltage output shows a waveform of the minimum value Vref2 and the maximum value Vref1 as shown in the figure.
【0009】図21に別の三角波電圧出力回路を示す。
この回路はソース電源115とシンク電源116の2つ
の定電流出力回路によって構成される。三角波電圧は、
発振用コンデンサCosc2をこれらソース電流源115と
シンク電流源116により出力電流Iout83とシンク電
流Iout84の差がCosc2の充電電流となり、シンク電流
源116の出力電流Iout4がCosc2の放電電流となる。
よって、三角波の生成にはIout83>Iout84を満たす様
に、これら2つの電流を設定しておくことが必要であ
る。これらの電流の切り換えはソース電流源115をオ
ン・オフすることにより行う。また、電流源のオン・オ
フの切り換えは、三角波電圧出力と基準として用意され
ている電圧を比較器を用いて比較することにより行う。
上記基準電圧として用意されている電圧は図中の基準電
圧はVref3およびVref4に相当する。Vref3とVref4の
2値が外部より供給される場合、また、いずれか1つが
供給され、他方は比較器内部で生成される場合がある。
ここで仮に、Vref3>Vref4とすると、三角波電圧出力
は図に示すように最小値Vref4,最大値Vref3の波形を
示す。FIG. 21 shows another triangular wave voltage output circuit.
This circuit is composed of two constant current output circuits, a source power supply 115 and a sink power supply 116. The triangular wave voltage is
The difference between the output current Iout83 and the sink current Iout84 of the oscillation capacitor Cosc2 by the source current source 115 and the sink current source 116 becomes a charging current of the Cosc2, and the output current Iout4 of the sink current source 116 becomes a discharging current of the Cosc2.
Therefore, it is necessary to set these two currents so as to satisfy Iout83> Iout84 in order to generate a triangular wave. Switching of these currents is performed by turning on / off the source current source 115. The on / off switching of the current source is performed by comparing a triangular wave voltage output with a voltage prepared as a reference using a comparator.
The voltages prepared as the reference voltages correspond to Vref3 and Vref4 in the figure. In some cases, two values of Vref3 and Vref4 are supplied from outside, or one of them is supplied and the other is generated inside the comparator.
Here, if it is assumed that Vref3> Vref4, the triangular wave voltage output shows a waveform of the minimum value Vref4 and the maximum value Vref3 as shown in the figure.
【0010】図22に図21中の従来の方形波発生回路
を示す。図22の回路は、図14の回路において、ソー
ス電流源117のみをオン・オフするものであり、M5
3が設けられており、シンク電流源は一定電流Iref51
を流し続ける。動作は図9と同様に、M53への信号に
よって与えられるゲート電圧(VDD−ゲート電位)が
M53のしきい値電圧より小さい場合は、M53はオフ
し、大きい場合はM53はオンしてM53のソースとド
レインは短絡する。M53をオフさせることで、M51
とM52をオンさせ、出力端子73からIref51−Iref
61が出力される。一方、M53をオンさせることで、M
51とM52のゲート電圧をしきい値電圧以下にして、
M51とM52をオフさせ、出力端子にはIref61のシ
ンク電流が出力される。FIG. 22 shows a conventional square wave generating circuit shown in FIG. The circuit of FIG. 22 turns on / off only the source current source 117 in the circuit of FIG.
3 is provided, and the sink current source is a constant current Iref51.
Keep flowing. The operation is similar to that of FIG. 9, when the gate voltage (VDD−gate potential) given by the signal to M53 is smaller than the threshold voltage of M53, M53 is turned off. The source and drain are short-circuited. By turning off M53, M51
And M52 are turned on, and Iref51-Iref is output from the output terminal 73.
61 is output. On the other hand, by turning on M53, M
The gate voltages of 51 and M52 are set to be equal to or lower than the threshold voltage,
M51 and M52 are turned off, and the sink current of Iref61 is output to the output terminal.
【0011】上記の三角波電圧出力回路においてもトラ
ンジスタの動作の遅延により、立ち上がり、立ち下がり
の急峻な高周波の方形波電流を供給することが困難なた
め、発振用コンデンサの充放電の切り換えに遅延を要
し、この遅延時間分、過度の充電及び放電が行われるこ
ととなる。このため、目標とする三角波振幅よりも大き
い振幅となり、さらに高周波に成るに従いその影響は大
きくなり、高周波の安定した三角波電圧を出力すること
が困難となる。In the above-mentioned triangular wave voltage output circuit, it is difficult to supply a high-frequency square wave current having a sharp rise and fall due to a delay in the operation of the transistor. In short, excessive charging and discharging are performed for the delay time. For this reason, the amplitude becomes larger than the target triangular wave amplitude, and its influence becomes larger as the frequency becomes higher, and it becomes difficult to output a stable triangular wave voltage at a high frequency.
【0012】この発明の目的は、前記の課題を解決し
て、立ち上がりの急峻な電流および高周波の電流を供給
できる定電流出力回路と、この定電流発生出力回路を用
いた立ち上がりの急峻な電流および高周波の電流を供給
できる交流の方形波電流発生回路およびこの方形波電流
発生回路を用いた三角波電圧出力回路を提供することに
ある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and to provide a constant current output circuit capable of supplying a steep rising current and a high-frequency current, and a steep rising current and a stabilizing current using the constant current generation output circuit. An object of the present invention is to provide an AC square wave current generating circuit capable of supplying a high-frequency current and a triangular wave voltage output circuit using the square wave current generating circuit.
【0013】[0013]
【課題を解決するための手段】前記の目的を達成するた
めに、下記のようにする。 1)スイッチ回路と定電流回路で構成される定電流出力
回路において、定電流回路の出力点に前記スイッチ回路
を付加した構成とする。 2)前記スイッチ回路が、互いに逆相で動作する2個の
スイッチで構成されるとよい。 3)前記スイッチが、MOS形トランジスタまたはバイ
ポーラ形トランジスタのいずれか一方であるとよい。 4)前記定電流回路がnチャネルMOSFETで構成さ
れる電流ミラー回路であって、前記スイッチ回路が、n
チャネルMOSFETとpチャネルMOSFETで構成
され、前記nチャネルMOSFETのソースおよび前記
pチャネルMOSFETのドレインが共に定電流回路の
出力点と接続し、前記pチャネルMOSFETのソース
が抵抗を介して電源の高電位側と接続し、前記nチャネ
ルMOSFETのドレインと定電流出力回路の出力端子
とを接続し、前記nチャネルMOSFETのゲートと前
記pチャネルMOSFETのゲートを接続し、該ゲート
をオン・オフすることで、定電流出力回路の出力電流を
オン・オフする構成とするとよい。 5)前記定電流回路がpチャネルMOSFETで構成さ
れる電流ミラー回路であって、前記スイッチ回路が、n
チャネルMOSFETとpチャネルMOSFETで構成
され、前記nチャネルMOSFETのドレインと前記p
チャネルMOSFETのソースが共に定電流回路の出力
点と接続し、前記nチャネルMOSFETのソースが抵
抗を介して電源の低電位側と接続し、前記pチャネルM
OSFETのドレインと定電流出力回路の出力端子とを
接続し、前記nチャネルMOSFETのゲートと前記p
チャネルMOSFETのゲートを接続し、該ゲートをオ
ン・オフすることで、定電流出力回路の出力電流をオン
・オフする構成とするとよい。 6)前記pチャネルMOSFETをpnpトランジス
タ、前記nチャネルMOSFETをnpnトランジスタ
に置き換えるとよい。 7)前記抵抗が、MOSFETで構成される電流ミラー
回路であるとよい。 8)2)項の定電流出力回路をソース電流源とシンク電
流源とし、前記ソース電流源と前記シンク電流源からな
る方形波電流発生回路とする。 9)スイッチ回路とソース電流源からなる定電流回路
と、シンク電流源からなる定電流回路とからなる方形波
電流発生回路において、ソース電流源の出力点に前記ス
イッチ回路を付加した方形波電流発生回路とする。 10)9)項の前記スイッチ回路が、互いに逆相で動作
する2つのスイッチで構成されるものとする。 11)8)、9)及び10)項の前記スイッチ回路が、M
OS形トランジスタまたはバイポーラトランジスタのい
ずれか一方であるとよい。 12)8)項の前記シンク電流源がnチャンネルMOS
FETで構成される電流ミラー回路であって、前記スイ
ッチ回路がnチャンネルMOSFETとpチャンネルM
OSFETで構成され、前記ソース電流源がpチャンネ
ルMOSFETで構成される電流ミラー回路であって、
前記スイッチ回路がpチャンネルMOSFETとnチャ
ンネルMOSFETで構成され、前記スイッチ回路を構
成する4つのMOSFETのゲートを接続し、該ゲート
に矩形はを印加することで、前記2つの電流源を交互に
オン・オフする方形波電流発生回路とする。 13)4)項の定電流出力回路をソース電流源とし、
5)項の定電流出力回路をシンク電流源とし、前記ソー
ス電流源の電流ミラー回路を構成し、ドレインとゲート
が接続される前記pチャネルMOSFETのドレインか
ら、第1基準電流出力段回路により第1基準電流を引き
抜き、前記シンク電流源の電流ミラー回路を構成し、ド
レインとゲートが接続される前記nチャネルMOSFE
Tのドレインに、第2基準電流出力段回路から第2基準
電流を流し込み、前記ソース電流源の出力端子と前記シ
ンク電流源の出力端子とを第1接続点で接続し、該第1
接続点と方形波電流発生回路の出力端子とを接続し、前
記ソース電流源のスイッチ回路を構成する前記pチャネ
ルMOSFETのゲートと前記シンク電流源のスイッチ
回路を構成する前記nチャネルMOSFETのゲートと
を第2接続点で接続し、該第2接続点と方形波電流発生
回路の信号端子とを接続する方形波電流発生回路とす
る。 14)13項の前記ソース電流源の電流ミラー回路を構
成し、前記第1基準電流出力段回路と接続する前記pチ
ャネルMOSFETのドレインを前記第1基準電流出力
回路とは接続せず前記シンク電流源の前記電流ミラー回
路を構成する新規のnチャネルMOSFETのドレイン
と接続し、該nチャネルMOSFETのソースと電源の
低電位側と接続する方形波電流回路とする。 15)12)、13)及び14)項の前記pチャネルM
OSFETをpnpトランジスタ、前記nチャネルMO
SFETをnpnトランジスタに置き換えてもよい。 16)12)、13)及び14)項の前記抵抗が、MO
SFETで構成される電流ミラー回路であるものとす
る。 17)8)項ないし16)項の方形波発生回路の出力端
子と、方形波発生回路のソース側電流源の電源またはシ
ンク電流源の電源との間に負荷を接続するものとする。 18)ソース電流源とシンク電流源とからなる方形波電
流発生回路の出力端子と、ソース電流源の電源またはシ
ンク電流源の電源との間にコンデンサを備えた三角波電
圧出力回路において、8)項ないし16)項の方形波電
流発生回路を用いる三角波電圧出力回路とする。To achieve the above object, the following is provided. 1) In a constant current output circuit including a switch circuit and a constant current circuit, the switch circuit is added to an output point of the constant current circuit. 2) The switch circuit may be composed of two switches that operate in opposite phases. 3) The switch may be one of a MOS transistor and a bipolar transistor. 4) The constant current circuit is a current mirror circuit composed of an n-channel MOSFET, and the switch circuit comprises an n-channel MOSFET.
A source of the n-channel MOSFET and a drain of the p-channel MOSFET are both connected to an output point of a constant current circuit, and a source of the p-channel MOSFET is connected to a high potential of a power supply via a resistor. Side, the drain of the n-channel MOSFET is connected to the output terminal of the constant current output circuit, the gate of the n-channel MOSFET is connected to the gate of the p-channel MOSFET, and the gate is turned on and off. It is preferable that the output current of the constant current output circuit is turned on / off. 5) The constant current circuit is a current mirror circuit composed of a p-channel MOSFET, and the switch circuit
A n-channel MOSFET and a p-channel MOSFET.
The source of the channel MOSFET is connected to the output point of the constant current circuit, the source of the n-channel MOSFET is connected to the low potential side of the power supply via a resistor,
The drain of the OSFET is connected to the output terminal of a constant current output circuit, and the gate of the n-channel MOSFET is connected to the p-channel MOSFET.
It is preferable to connect the gate of the channel MOSFET and turn on / off the gate to turn on / off the output current of the constant current output circuit. 6) The p-channel MOSFET may be replaced with a pnp transistor, and the n-channel MOSFET may be replaced with an npn transistor. 7) The resistor may be a current mirror circuit composed of a MOSFET. 8) The constant current output circuit of the item 2) is a source current source and a sink current source, and is a square wave current generation circuit including the source current source and the sink current source. 9) A square wave current generation circuit including a constant current circuit including a switch circuit and a source current source and a constant current circuit including a sink current source, wherein the switch circuit is added to an output point of the source current source. Circuit. 10) It is assumed that the switch circuit of the item 9) is composed of two switches operating in opposite phases to each other. 11) The switch circuit according to the item 8), 9) and 10) is
One of an OS transistor and a bipolar transistor may be used. 12) The sink current source of item 8) is an n-channel MOS
A current mirror circuit comprising an FET, wherein the switch circuit comprises an n-channel MOSFET and a p-channel M
A current mirror circuit comprising an OSFET, wherein the source current source comprises a p-channel MOSFET,
The switch circuit is composed of a p-channel MOSFET and an n-channel MOSFET, and the gates of four MOSFETs constituting the switch circuit are connected, and the two current sources are alternately turned on by applying a rectangle to the gate. • Use a square-wave current generation circuit that turns off. 13) The constant current output circuit of item 4) is used as a source current source,
The constant current output circuit of 5) is used as a sink current source, and constitutes a current mirror circuit of the source current source. One reference current is withdrawn to form a current mirror circuit of the sink current source, and the n-channel MOSFET having a drain and a gate connected thereto.
A second reference current is supplied from a second reference current output stage circuit to the drain of T, and an output terminal of the source current source and an output terminal of the sink current source are connected at a first connection point.
A connection point is connected to an output terminal of a square-wave current generation circuit, and a gate of the p-channel MOSFET forming a switch circuit of the source current source and a gate of the n-channel MOSFET forming a switch circuit of the sink current source. Are connected at a second connection point, and the second connection point and a signal terminal of the square wave current generation circuit are connected to form a square wave current generation circuit. 14) The current mirror circuit of the source current source according to 13 above, wherein the drain of the p-channel MOSFET connected to the first reference current output stage circuit is not connected to the first reference current output circuit and the sink current is not connected. A square wave current circuit is connected to the drain of a new n-channel MOSFET constituting the current mirror circuit of the source, and is connected to the source of the n-channel MOSFET and the low potential side of the power supply. 15) The p-channel M of paragraphs 12), 13) and 14)
OSFET is a pnp transistor, the n-channel MO
The SFET may be replaced with an npn transistor. 16) The resistance described in 12), 13) and 14) is MO
It is assumed that the current mirror circuit is constituted by SFETs. 17) It is assumed that a load is connected between the output terminal of the square wave generating circuit described in the paragraphs 8) to 16) and the power source of the source side current source or the power source of the sink current source of the square wave generating circuit. 18) In a triangular wave voltage output circuit having a capacitor between an output terminal of a square wave current generating circuit including a source current source and a sink current source and a power source of the source current source or a power source of the sink current source, To 16) a triangular-wave voltage output circuit using the square-wave current generating circuit described in the item 16).
【0014】[0014]
【発明の実施の形態】図1は、この発明の第1実施例の
定電流出力回路の要部回路図である。この回路は定電流
回路1をpチャネルMOSFETで構成した場合で、ま
たスイッチ回路2は概念図で示した。この定電流出力回
路はソース電流出力回路である。電源の高電位側Vddに
pチャネルMOSFETであるM1のソースとpチャネ
ルMOSFETであるM2のソースを接続し、M1のゲ
ートとM2のゲートを接続し、M1のゲートとM1のド
レインを接続する。M1のドレインと抵抗R1の一端を
接続し、他端を電源の低電位側GNDと接続する。M2
を定電流回路の出力点4(これは図9の出力端子53に
相当する箇所である)に接続する。これが電流ミラー回
路1である。出力点4にスイッチS1、S2の一端を接
続し、S1の他端を抵抗R2を介して電源の低電位側G
NDと接続する。一方、S2は定電流出力回路の出力端
子3と接続する。このS1、S2および抵抗R2でスイ
ッチ回路2を構成する。S1とS2の動作は、S1がオ
ンのときS2はオフし、逆にS1がオフのときはS2が
オンするという、逆相の動きをすることが特徴である。FIG. 1 is a main part circuit diagram of a constant current output circuit according to a first embodiment of the present invention. In this circuit, the constant current circuit 1 is constituted by a p-channel MOSFET, and the switch circuit 2 is shown in a conceptual diagram. This constant current output circuit is a source current output circuit. The source of the p-channel MOSFET M1 and the source of the p-channel MOSFET M2 are connected to the high potential side Vdd of the power supply, the gate of M1 is connected to the gate of M2, and the gate of M1 is connected to the drain of M1. The drain of M1 is connected to one end of the resistor R1, and the other end is connected to the low potential side GND of the power supply. M2
To the output point 4 of the constant current circuit (this is a portion corresponding to the output terminal 53 in FIG. 9). This is the current mirror circuit 1. One end of each of the switches S1 and S2 is connected to the output point 4, and the other end of S1 is connected to the low potential side G of the power supply through a resistor R2.
Connect to ND. On the other hand, S2 is connected to the output terminal 3 of the constant current output circuit. The switch circuit 2 is constituted by S1, S2 and the resistor R2. The operation of S1 and S2 is characterized in that the operation is in the opposite phase that S2 is turned off when S1 is on and conversely S2 is turned on when S1 is off.
【0015】S1をオフし、S2をオンした状態では、
出力端子3から出力される出力電流Iout11 (この電流
は出力点4の電流Iout1と等しい) は、電流ミラー回路
により、基準電流Iref1と等しい。また、S1をオン
し、S2をオフすると、このIout11 は零となる。この
とき、M2のゲート電圧は変化せず、常時、M1とM2
はオン状態となっているために、前記の遅延時間はS1
とS2のオン・オフ時の遅れ時間となり、M1とM2の
ゲート容量の影響は無くなる。そのために、S1とS2
のオンからオフへ、オフからオンへの切換え時間を短縮
することで、立ち上がりの急峻な電流および高周波の出
力電流Iout11 を出力端子3から出力することができ
る。When S1 is turned off and S2 is turned on,
The output current Iout11 output from the output terminal 3 (this current is equal to the current Iout1 at the output point 4) is equal to the reference current Iref1 by the current mirror circuit. When S1 is turned on and S2 is turned off, Iout11 becomes zero. At this time, the gate voltage of M2 does not change, and M1 and M2 are always
Is in the ON state, the delay time is S1
And the delay time when S2 is turned on and off, and the influence of the gate capacitance of M1 and M2 is eliminated. Therefore, S1 and S2
By shortening the switching time from ON to OFF and from OFF to ON, a current having a sharp rise and a high-frequency output current Iout11 can be output from the output terminal 3.
【0016】図2は、この発明の第2実施例の定電流出
力回路の要部回路図である。この回路は定電流回路5を
nチャネルMOSFETで構成した場合で、またスイッ
チ回路6は概念図で示した。この回路はシンク電流出力
回路である。nチャネルMOSFETであるM3とM
4、抵抗R3で電流ミラー回路である定電流回路5を構
成し、スイッチS3、S4、抵抗R4でスイッチ回路6
を構成する。詳細な回路動作は省くが、電流ミラー回路
により、出力点電流Iout2は基準電流Iref2と等しい。FIG. 2 is a main part circuit diagram of a constant current output circuit according to a second embodiment of the present invention. In this circuit, the constant current circuit 5 is constituted by an n-channel MOSFET, and the switch circuit 6 is shown in a conceptual diagram. This circuit is a sink current output circuit. n-channel MOSFETs M3 and M
4. A constant current circuit 5 which is a current mirror circuit is constituted by the resistor R3, and a switch circuit 6 is constituted by the switches S3 and S4 and the resistor R4.
Is configured. Although the detailed circuit operation is omitted, the output point current Iout2 is equal to the reference current Iref2 by the current mirror circuit.
【0017】この場合も第1実施例と同様に、S3とS
4のオンからオフへ、オフからオンへの切換え時間を短
縮することで、立ち上がりの急峻な電流および高周波の
出力電流Iout21 を出力端子7から出力することができ
る。但し、Iout21 は負荷からの戻り電流である。図3
は、この発明の第3実施例の定電流出力回路の要部回路
図である。この回路は定電流回路9をpチャネルMOS
FETで構成した場合で、またスイッチ回路10はpチ
ャネルMOSFETとnチャネルMOSFETと抵抗で
構成した場合を示した。このpチャネルMOSFETを
pnpトランジスタ、nチャネルMOSFETをnpn
トランジスタに置き換えても構わない。また出力点電流
Iout3と基準電流Iref3はほぼ等しい。この回路はソー
ス電流出力回路である。In this case, similarly to the first embodiment, S3 and S3
By shortening the switching time of the switch 4 from on to off and from off to on, a steep rising current and a high-frequency output current Iout21 can be output from the output terminal 7. Here, Iout21 is a return current from the load. FIG.
FIG. 9 is a main part circuit diagram of a constant current output circuit according to a third embodiment of the present invention. This circuit uses a constant current circuit 9 as a p-channel MOS
The case where the switching circuit 10 is constituted by a FET and the switching circuit 10 is constituted by a p-channel MOSFET, an n-channel MOSFET and a resistor is shown. This p-channel MOSFET is a pnp transistor, and the n-channel MOSFET is npn
It may be replaced with a transistor. The output point current Iout3 and the reference current Iref3 are substantially equal. This circuit is a source current output circuit.
【0018】図3の回路において、図1のS1に相当し
たスイッチがnチャネルMOSFETであるM7であ
り、S2に相当したスイッチがpチャネルMOSFET
であるM8である。M7、M8のゲートを互いに接続す
ることで、M7、M8を逆相動作をさせることができ
る。前記したように、M5、M6は常時オン状態となっ
ているために(動作点の移動がないために)、定電流出
力回路の出力電流Iout31の立ち上がりの急峻さは、M
7、M8のスイッチング時間で決まる。M7、M8は、
オン状態ではソース・ドレイン間は殆ど短絡状態とな
り、発生損失が小さく、そのため、活性状態で動作する
M5やM6に比べて、その占有面積は小さくできる。占
有面積が小さくなることで、M7、M8のスイッチング
時間が短縮し、出力端子11から出力される出力電流I
out31 の、ゲート端子31に入力される信号Aに対する
遅延時間は短縮される。そのために、立ち上がりの急峻
な電流および高周波の電流を出力端子11から出力でき
る。In the circuit of FIG. 3, the switch corresponding to S1 in FIG. 1 is an n-channel MOSFET M7, and the switch corresponding to S2 is a p-channel MOSFET.
M8. By connecting the gates of M7 and M8 to each other, M7 and M8 can be operated in opposite phases. As described above, since M5 and M6 are always on (because there is no movement of the operating point), the steepness of the rise of the output current Iout31 of the constant current output circuit is M
7, determined by the switching time of M8. M7 and M8 are
In the ON state, the source and the drain are almost short-circuited, and the generated loss is small. Therefore, the occupied area can be smaller than that of M5 or M6 operating in the active state. Since the occupied area is reduced, the switching time of M7 and M8 is reduced, and output current I output from output terminal 11 is reduced.
The delay time of out31 with respect to the signal A input to the gate terminal 31 is reduced. Therefore, a current having a sharp rise and a high-frequency current can be output from the output terminal 11.
【0019】図4は、この発明の第4実施例の定電流出
力回路の要部回路図である。この回路は定電流回路13
をnチャネルMOSFETで構成した場合で、またスイ
ッチ回路14はpチャネルMOSFETとnチャネルM
OSFETと抵抗で構成した場合を示した。このpチャ
ネルMOSFETをpnpトランジスタ、nチャネルM
OSFETをnpnトランジスタに置き換えても構わな
い。また出力点電流Iout4と基準電流Iref4はほぼ等し
い。この回路はシンク電流出力回路である。FIG. 4 is a main part circuit diagram of a constant current output circuit according to a fourth embodiment of the present invention. This circuit is a constant current circuit 13
Is constituted by an n-channel MOSFET, and the switch circuit 14 comprises a p-channel MOSFET and an n-channel MOSFET.
The case where it is composed of an OSFET and a resistor is shown. This p-channel MOSFET is connected to a pnp transistor and an n-channel M
The OSFET may be replaced with an npn transistor. The output point current Iout4 and the reference current Iref4 are substantially equal. This circuit is a sink current output circuit.
【0020】図4の回路において、図3のS3に相当し
たスイッチがpチャネルMOSFETであるM11であ
り、S4に相当したスイッチがnチャネルMOSFET
であるM12である。M11、M12のゲートは互いに
接続することで、逆相の動作をさせることができる。M
11、M12は、オンさせたときは殆どソース・ドレイ
ン間は短絡状態となるために、M9やM10に比べてそ
の占有面積は小さくできる。そのために、スイッチング
時間は短縮し、出力端子15から出力される出力電流I
out41 の、ゲート端子41に入力される信号B に対する
遅延時間は短縮される。そのために、立ち上がりの急峻
な電流および高周波の電流を出力端子15から出力でき
る。但し、Iout41 は負荷からの戻り電流である。In the circuit of FIG. 4, the switch corresponding to S3 in FIG. 3 is a p-channel MOSFET M11, and the switch corresponding to S4 is an n-channel MOSFET.
M12. When the gates of M11 and M12 are connected to each other, they can operate in opposite phases. M
Since the source and the drain of M11 and M12 are almost short-circuited when turned on, the occupied area can be smaller than that of M9 and M10. As a result, the switching time is shortened, and the output current I
The delay time of out41 with respect to the signal B input to the gate terminal 41 is reduced. Therefore, a current having a sharp rise and a high-frequency current can be output from the output terminal 15. Here, Iout41 is a return current from the load.
【0021】図5は、この発明の第5実施例の定電流出
力回路の要部回路図である。抵抗R5を電流ミラー回路
の組合せで構成した抵抗相当回路41に置き換え、出力
端子11とGND端子17の間に負荷RL1を接続した
場合である。この場合も前記と同様の効果を期待でき
る。図6は、図5の回路の動作波形図である。上段は信
号Aの波形、中段は図5のIout31 の波形、下段は従来
回路のIout51 の波形である。本発明回路の方が、遅延
時間が小さいために、電流の立ち上がり時間は短くなっ
ている。そのために、従来回路と比べて立ち上がりの急
峻な電流および高周波の電流を負荷に供給できる。FIG. 5 is a main part circuit diagram of a constant current output circuit according to a fifth embodiment of the present invention. In this case, the resistor R5 is replaced with a resistor equivalent circuit 41 configured by a combination of a current mirror circuit, and a load RL1 is connected between the output terminal 11 and the GND terminal 17. In this case, the same effect as above can be expected. FIG. 6 is an operation waveform diagram of the circuit of FIG. The upper part is the waveform of signal A, the middle part is the waveform of Iout31 in FIG. 5, and the lower part is the waveform of Iout51 of the conventional circuit. Since the delay time of the circuit of the present invention is shorter, the rise time of the current is shorter. Therefore, a current having a sharp rise and a high-frequency current can be supplied to the load as compared with the conventional circuit.
【0022】図7は、この発明の第6実施例の定電流出
力回路の要部回路図である。図4の抵抗R7を電流ミラ
ー回路の組合せで構成した抵抗相当回路42に置き換
え、出力端子15とVdd端子18の間に負荷RL2を接
続した場合である。この場合も前記と同様の効果を期待
できる。図8は、図7の回路の動作波形図である。上段
は信号Bの波形、中段は図7のIout41 の波形、下段は
図示しない従来回路( シンク電流出力回路) の出力電流
の波形である。本発明回路の方が、遅延時間が小さいた
めに、電流の立ち上がり時間は短くなっている。そのた
めに、従来回路と比べて立ち上がりの急峻な電流および
高周波の電流を負荷に供給できる。FIG. 7 is a main part circuit diagram of a constant current output circuit according to a sixth embodiment of the present invention. This is a case where the resistor R7 in FIG. 4 is replaced with a resistor equivalent circuit 42 constituted by a combination of a current mirror circuit, and a load RL2 is connected between the output terminal 15 and the Vdd terminal 18. In this case, the same effect as above can be expected. FIG. 8 is an operation waveform diagram of the circuit of FIG. The upper part shows the waveform of the signal B, the middle part shows the waveform of Iout41 in FIG. 7, and the lower part shows the waveform of the output current of the conventional circuit (sink current output circuit) not shown. Since the delay time of the circuit of the present invention is shorter, the rise time of the current is shorter. Therefore, a current having a sharp rise and a high-frequency current can be supplied to the load as compared with the conventional circuit.
【0023】図10は、この発明の第7実施例の方形波
電流発生回路の回路図である。この回路は、ソース電流
源101およびシンク電流源102により構成される。
このソース電流源101は図1の回路と基本的に同じで
あり、また、シンク電流源102は図2の回路と基本的
に同じである。そのため、同一箇所には同一の符号を付
した。この回路は、M1が入力端子22と接続し、M3
が入力端子23と接続し、出力端子3と出力端子7が出
力端子21に接続して、方形波電流発生回路が出来上が
っている。また、入力端子22と入力端子23は、図示
しない基準電流発生回路と接続し、基準電流Iref1およ
びIref2が与えられる。この実施例では、Iref1=Iou
t11およびIref2=Iout21とする。FIG. 10 is a circuit diagram of a square wave current generating circuit according to a seventh embodiment of the present invention. This circuit includes a source current source 101 and a sink current source 102.
The source current source 101 is basically the same as the circuit of FIG. 1, and the sink current source 102 is basically the same as the circuit of FIG. Therefore, the same reference numerals are given to the same portions. In this circuit, M1 is connected to the input terminal 22 and M3
Are connected to the input terminal 23, and the output terminal 3 and the output terminal 7 are connected to the output terminal 21 to complete a square wave current generating circuit. The input terminals 22 and 23 are connected to a reference current generating circuit (not shown), and are supplied with reference currents Iref1 and Iref2. In this embodiment, Iref1 = Iou
Let t11 and Iref2 = Iout21.
【0024】ソース電流源101のオン・オフ切換え
は、2つのスイッチS1およびS2で行い、その動作は
図1で説明した内容と同じである。また、シンク電流源
102のオン・オフ切換えは、2つのスイッチS3およ
びS4で行い、その動作は、図2に説明した内容と同じ
である。4つのスイッチS1、S2、S3、S4の内、
矢印で示したように、S2、S3をオンとし、S1、S
4をオフすることにより、出力端子21より、出力電流
Iout61(=Iout11)=Iref1のソース電流が出力され
る。また、S2、S3をオフとし、S1、S4をオンす
ることにより、出力端子21より出力電流Iout61(=I
out21)=Iref2のシンク電流が出力される。ここで、I
ref1、Iref2は基準電流である。スイッチS1、S4お
よびズイッチS2、S3を用いて電流源の出力電流経路
を切換えることにより、トランジスタM1〜M4の動作
点が変動せず、これらトランジシタの動作の遅延の影響
を回避できる。これにより、S1〜S4のオンからオ
フ、オフからオンへの切換え時間を短縮することで、立
ち上がり、立ち下がりの急峻な高周波の方形波電流(電
流がプラス、マイナスとなる交流の方形波電流)を出力
端子21から出力することができる。The on / off switching of the source current source 101 is performed by two switches S1 and S2, and the operation is the same as that described with reference to FIG. The on / off switching of the sink current source 102 is performed by the two switches S3 and S4, and the operation is the same as that described in FIG. Of the four switches S1, S2, S3, S4,
As indicated by the arrows, S2 and S3 are turned on, and S1 and S3 are turned on.
By turning off 4, a source current of output current Iout 61 (= Iout 11) = Iref 1 is output from the output terminal 21. By turning off S2 and S3 and turning on S1 and S4, the output current Iout61 (= I
out21) = Iref2 sink current is output. Where I
ref1 and Iref2 are reference currents. By switching the output current paths of the current sources using the switches S1 and S4 and the switches S2 and S3, the operating points of the transistors M1 to M4 do not fluctuate, and the influence of the delay of the operation of these transistors can be avoided. Thus, by shortening the switching time of S1 to S4 from ON to OFF and from OFF to ON, a high-frequency square wave current having a sharp rise and fall (AC square wave current having positive and negative currents) is obtained. From the output terminal 21.
【0025】図11は、この発明の第8実施例の方形波
電流発生回路の回路図である。この回路は、ソース電流
源103およびシンク電流源104により構成される。
このソース電流源103は図3の回路と基本的に同じで
あり、また、シンク電流源104は図4の回路と基本的
に同じである。そのため、同一箇所には同一の符号を付
した。この回路において、図10のS1、S2、S3お
よびS4の相当するスイッチがトランジスタM7、M
8、M11およびM12である。図中ソース電流源10
3のオン・オフ切換えの動作は、図3で説明した内容と
同じである。また、シンク電流源104のオン・オフ切
換えの動作は、図4で説明した内容と同じである。FIG. 11 is a circuit diagram of a square wave current generating circuit according to an eighth embodiment of the present invention. This circuit includes a source current source 103 and a sink current source 104.
The source current source 103 is basically the same as the circuit of FIG. 3, and the sink current source 104 is basically the same as the circuit of FIG. Therefore, the same reference numerals are given to the same portions. In this circuit, the switches corresponding to S1, S2, S3 and S4 in FIG.
8, M11 and M12. Source current source 10 in FIG.
The on / off switching operation of No. 3 is the same as that described with reference to FIG. The operation of switching on / off the sink current source 104 is the same as that described with reference to FIG.
【0026】トランジスタM7、M12をnチャネルM
OSFETで構成し、M8、M11をpチャネルMOS
FETで構成し、これら4つのトランジスタのゲートを
接続し、それを入力端子とすることで、1つの信号(図
中信号C)で4つのトランジスタをコントロールするこ
とができる。この回路の効果は、図3および図4で説明
した内容と同じであり、立ち上がり、立下がりの急峻な
高周波の方形波電流を出力端子24から出力することが
できる。尚、図中、Iout62 は方形波電流出力回路の出
力電流であり、42はゲート端子で信号Cが入力され
る。また、25、26は入力端子、Iref3とIref4は基
準電流、Iout31 とIout41 はソース電流源、シンク電
流源の出力電流である。The transistors M7 and M12 are n-channel M
OS8, M8 and M11 are p-channel MOS
The four transistors can be controlled by one signal (signal C in the figure) by using FETs, connecting the gates of these four transistors, and using them as input terminals. The effect of this circuit is the same as that described with reference to FIGS. 3 and 4, and a high-frequency square wave current having a sharp rise and fall can be output from the output terminal 24. In the drawing, Iout62 is an output current of the square wave current output circuit, and 42 is a gate terminal to which the signal C is input. 25 and 26 are input terminals, Iref3 and Iref4 are reference currents, and Iout31 and Iout41 are output currents of a source current source and a sink current source.
【0027】図12は、この発明の第9実施例の方形波
電流発生回路の回路図である。この回路において、図1
1のR3、R4に相当した抵抗の代わりに、各々トラン
ジスタM23、M19を用いている。また、図11のI
ref3とIref4を等しくして、この基準電流Iref3、Ire
f4と等しい入力電流Iin3 を入力端子28から入力す
る。つまり、Iref3=Iref4=Iin3 となる回路構成と
したものである。このような回路構成としても出力端子
27に立ち上がりと立ち下がりの急峻な方形波電流を出
力することができる。また、この図では、出力端子27
とGND間に負荷容量CL1を接続してあり、この出力
電圧は、三角波電圧を出力することができる。このよう
な回路構成とすることで、後述のように、負荷容量CL
1に流れる電流の立ち上がりと立ち下がりの急峻な方形
波電流により、高周波においても振幅の制御が可能とで
ある三角波電圧を出力することができる。FIG. 12 is a circuit diagram of a square wave current generating circuit according to a ninth embodiment of the present invention. In this circuit, FIG.
The transistors M23 and M19 are used instead of the resistors corresponding to R3 and R4 in FIG. Also, I in FIG.
ref3 and Iref4 are equalized, and the reference currents Iref3, Ire
An input current Iin3 equal to f4 is input from the input terminal 28. That is, the circuit configuration is such that Iref3 = Iref4 = Iin3. Even with such a circuit configuration, it is possible to output a square wave current having a sharp rise and fall to the output terminal 27. Also, in this figure, the output terminal 27
, And a load capacitance CL1 is connected between the output terminal and the ground, and this output voltage can output a triangular wave voltage. With such a circuit configuration, as described later, the load capacitance CL
A triangular wave voltage, whose amplitude can be controlled even at a high frequency, can be output by a square wave current having a sharp rise and fall of the current flowing in 1.
【0028】また、負荷として抵抗を出力端子に接続し
た場合は、方形波電流発生回路により出力される方形波
電流の振幅の制御を行うことができる。図13は、図1
2の回路の動作波形を示す図である。上段はゲート端子
43に与えられる信号Cの波形、中段は図12のIout6
3 の波形、下段は従来回路のIout71 の波形である。こ
の発明回路の方が、遅延時間が小さいため、電流の立ち
上がり、立ち下がり時間が短くなっている。このため、
前記した図19の従来回路と比べて立ち上がり、立ち下
がりの急峻な高周波の方形波電流を負荷に供給できる。When a resistor is connected to the output terminal as a load, the amplitude of the square wave current output from the square wave current generating circuit can be controlled. FIG.
FIG. 9 is a diagram showing operation waveforms of the second circuit. The upper part shows the waveform of the signal C supplied to the gate terminal 43, and the middle part shows Iout6 in FIG.
The lower waveform is the waveform of Iout71 of the conventional circuit. In the circuit of the present invention, the rise and fall times of the current are shorter because the delay time is shorter. For this reason,
As compared with the conventional circuit of FIG. 19 described above, a high-frequency square wave current having a sharp rise and a sharp fall can be supplied to the load.
【0029】図14は、この発明の第10実施例の方形
波電流発生回路の回路図である。この回路は、ソース電
流源101およびシンク電流源102により構成され
る。このソース電流源101は図1の回路と基本的に同
じであり、また、シンク電流源102は図2の回路にお
いてスイッチ回路が形成されていない他は同じである。
そのため、同一箇所には同一の符号を付した。この回路
は、M1が入力端子22と接続し、M3が入力端子23
と接続し、出力端子3と出力端子7が出力端子29に接
続して、方形波電流発生回路が出来上がっている。ま
た、入力端子22と入力端子23は、図示しない基準電
流発生回路と接続し、基準電流Iref1およびIref2が与
えられる。この実施例では、Iref1>Iref2,Iref1=
Iout11およびIref2=Iout21とする。FIG. 14 is a circuit diagram of a square wave current generating circuit according to a tenth embodiment of the present invention. This circuit includes a source current source 101 and a sink current source 102. The source current source 101 is basically the same as the circuit of FIG. 1, and the sink current source 102 is the same except that the switch circuit is not formed in the circuit of FIG.
Therefore, the same reference numerals are given to the same portions. In this circuit, M1 is connected to the input terminal 22, and M3 is connected to the input terminal 23.
And the output terminal 3 and the output terminal 7 are connected to the output terminal 29 to complete a square wave current generation circuit. The input terminals 22 and 23 are connected to a reference current generating circuit (not shown), and are supplied with reference currents Iref1 and Iref2. In this embodiment, Iref1> Iref2, Iref1 =
Iout11 and Iref2 = Iout21.
【0030】ソース電流源101のオン・オフ切換え
は、2つのスイッチS1およびS2で行い、その動作は
図1で説明した内容と同じである。2つのスイッチS
1、S2の内、矢印で示したように、S2をオンとし、
S1をオフすることにより、出力端子29より、出力電
流Iout64(=Iout11−Iout21)=Iref1−Iref2が出
力される。また、S2をオフとし、S1をオンすること
により、出力端子29より出力電流Iout64(=Iout21)
=Iref2のシンク電流が出力される。ここで、Iref1、
Iref2は基準電流である。スイッチS1およびスイッチ
S2を用いて電流源の出力電流経路を切換えることによ
り、トランジスタM1〜M4の動作点が変動せず、これ
らトランジシタの動作の遅延の影響を回避できる。これ
により、S1、S2のオンからオフ、オフからオンへの
切換え時間を短縮することで、立ち上がり、立ち下がり
の急峻な高周波の方形波電流を出力端子29から出力す
ることができる。The on / off switching of the source current source 101 is performed by two switches S1 and S2, and the operation is the same as that described with reference to FIG. Two switches S
1, S2 is turned on as shown by the arrow among S2,
By turning off S1, the output current Iout64 (= Iout11-Iout21) = Iref1-Iref2 is output from the output terminal 29. Further, by turning off S2 and turning on S1, the output current Iout64 (= Iout21) is output from the output terminal 29.
= Iref2 is output. Where Iref1,
Iref2 is a reference current. By switching the output current path of the current source using the switches S1 and S2, the operating points of the transistors M1 to M4 do not change, and the influence of the delay in the operation of these transistors can be avoided. Thus, by shortening the switching time of S1 and S2 from on to off and from off to on, a high-frequency square wave current having a sharp rise and fall can be output from the output terminal 29.
【0031】図15は、この発明の第11実施例の方形
波電流発生回路の回路図である。この回路は、ソース電
流源103およびシンク電流源104により構成され
る。このソース電流源103は図3の回路と基本的に同
じであり、また、シンク電流源104は図4の回路にお
いてスイッチ回路が形成されていない他は同じである。
そのため、同一箇所には同一の符号を付した。この回路
において、図14のS1、S2の相当するスイッチがト
ランジスタM7、M8である。図中ソース電流源103
のオン・オフ切換えの動作は、図3で説明した内容と同
じである。FIG. 15 is a circuit diagram of a square wave current generating circuit according to an eleventh embodiment of the present invention. This circuit includes a source current source 103 and a sink current source 104. The source current source 103 is basically the same as the circuit of FIG. 3, and the sink current source 104 is the same as the circuit of FIG. 4 except that no switch circuit is formed.
Therefore, the same reference numerals are given to the same portions. In this circuit, the switches corresponding to S1 and S2 in FIG. 14 are the transistors M7 and M8. Source current source 103 in the figure
The operation of switching on / off is the same as that described with reference to FIG.
【0032】トランジスタM7をnチャネルMOSFE
Tで構成し、M8をpチャネルMOSFETで構成し、
これら2つのトランジスタのゲートを接続し、それを入
力端子とすることで、1つの信号(図中信号C)で2つ
のトランジスタをコントロールすることができる。この
回路の効果は、図3で説明した内容と同じであり、立ち
上がり、立下がりの急峻な高周波の方形波電流を出力端
子30から出力することができる。尚、図中、Iout65
は方形波電流出力回路の出力電流であり、42はゲート
端子で信号Cが入力される。また、25、26は入力端
子、Iref3とIref4は基準電流、Iout31 とIout41 は
ソース電流源、シンク電流源の出力電流である。Transistor M7 is an n-channel MOSFE
T, M8 is composed of a p-channel MOSFET,
By connecting the gates of these two transistors and using them as input terminals, one transistor (signal C in the figure) can control the two transistors. The effect of this circuit is the same as that described with reference to FIG. 3, and a high-frequency square wave current having a sharp rise and fall can be output from the output terminal 30. In the figure, Iout65
Is an output current of the square wave current output circuit, and 42 is a gate terminal to which the signal C is input. 25 and 26 are input terminals, Iref3 and Iref4 are reference currents, and Iout31 and Iout41 are output currents of a source current source and a sink current source.
【0033】図16は、この発明の第12実施例の方形
波電流発生回路の回路図である。この回路において、図
15のR4に相当した抵抗の代わりに、トランジスタM
19を用いている。また、図15のIref3とIref4を等
しくして、この基準電流Iref3、Iref4と等しい入力電
流Iin4 を入力端子32から入力する。つまり、Iref3
=Iref4=Iin4 となる回路構成とした場合である。こ
の場合、Iout91>Iout92となるように、ミラー回路を
構成するトランジスタのサイズを調整する。FIG. 16 is a circuit diagram of a square wave current generating circuit according to a twelfth embodiment of the present invention. In this circuit, instead of the resistor corresponding to R4 in FIG.
19 is used. Further, Iref3 and Iref4 in FIG. 15 are made equal, and an input current Iin4 equal to the reference currents Iref3 and Iref4 is input from the input terminal 32. That is, Iref3
= Iref4 = Iin4. In this case, the sizes of the transistors constituting the mirror circuit are adjusted so that Iout91> Iout92.
【0034】図17は、この発明の第13実施例の三角
波電圧出力回路を用いた動作波形図であり、図20の三
角波電圧出力回路においてその方形波電流発生回路に図
12の回路を用いた場合のものである。比較例として図
19の方形波電流発生回路を用いた場合のものも示し
た。1段目の波形は本実施例の出力電圧波形、2段目の
波形は本実施例の方形波電流発生回路の出力電流波形、
3段目の波形は方形波電流発生回路として従来の図19
の回路を用いた場合の出力電圧波形、4段目の波形は図
19の回路の出力電流波形である。FIG. 17 is an operation waveform diagram using the triangular wave voltage output circuit of the thirteenth embodiment of the present invention. In the triangular wave voltage output circuit of FIG. 20, the circuit of FIG. 12 is used for the square wave current generating circuit. Is the case. As a comparative example, a case where the square wave current generating circuit of FIG. 19 is used is also shown. The first-stage waveform is the output voltage waveform of the present embodiment, the second-stage waveform is the output current waveform of the square-wave current generation circuit of the present embodiment,
The third stage waveform is a square wave current generating circuit as shown in FIG.
The output voltage waveform in the case of using the circuit of FIG. 19 is the output current waveform of the circuit of FIG.
【0035】ここで、発振用コンデンサCosc1には7.
5pFのものを用いた。本実施例の回路の方が従来例と
比較して方形波電流の遅延時間が小さいため、電流の立
ち上がり、立ち下がり時間は短くなり、安定した三角波
電圧が確保されている。図18は、この発明の第14実
施例の三角波電圧回路を用いた動作波形図であり、図2
1の三角波電圧出力回路においてその方形波電流発生回
路に図16の回路を用いた場合のものである。従来例と
して図22の方形波電流発生回路を用いた場合のものも
示した。Here, the oscillation capacitor Cosc1 has a value of 7.
The one with 5 pF was used. Since the delay time of the square wave current is shorter in the circuit of this embodiment than in the conventional example, the rise and fall times of the current are shorter, and a stable triangular wave voltage is secured. FIG. 18 is an operation waveform diagram using the triangular wave voltage circuit according to the fourteenth embodiment of the present invention.
This is a case where the circuit of FIG. 16 is used for the square wave current generation circuit in the triangular wave voltage output circuit of FIG. As a conventional example, a case where the square wave current generating circuit of FIG. 22 is used is also shown.
【0036】1段目の波形は本実施例の出力電圧波形、
2段目の波形は本実施例の方形波電流発生回路の出力電
流波形、3段目の波形は方形波電流発生回路として従来
の図22の回路を用いた場合の出力電圧波形、4段目の
波形は図22の回路の出力電流波形である。ここで、発
振用コンデンサCosc1には15pFのものを用いた。本
実施例の回路の方が従来例と比較して方形波電流の遅延
時間が小さいため、電流の立ち上がり、立ち下がり時間
は短くなり、安定した三角波電圧が確保されている。The first-stage waveform is the output voltage waveform of this embodiment,
The second stage waveform is the output current waveform of the square wave current generation circuit of the present embodiment, and the third stage waveform is the output voltage waveform when the conventional circuit of FIG. 22 is used as the square wave current generation circuit. Are the output current waveforms of the circuit of FIG. Here, an oscillation capacitor Cosc1 having a capacitance of 15 pF was used. Since the delay time of the square wave current is shorter in the circuit of this embodiment than in the conventional example, the rise and fall times of the current are shorter, and a stable triangular wave voltage is secured.
【0037】[0037]
【発明の効果】この発明によれば、定電流回路のMOS
FETを常時オン状態にして、この定電流回路の出力端
子に逆相の動作をする2個のスイッチを接続すること
で、出力電流の立ち上がり時間(遅延時間)を短縮し
て、高周波のパルス電流・電圧を負荷に供給する定電流
出力回路を製作することができる。According to the present invention, the MOS of the constant current circuit is provided.
The FET is always on, and two switches that operate in opposite phases are connected to the output terminal of the constant current circuit, so that the rise time (delay time) of the output current is shortened and the high-frequency pulse current is reduced. -A constant current output circuit that supplies a voltage to a load can be manufactured.
【0038】また、この定電流出力回路を、ソース電流
源とシンク電流源に用いることで、電流の立ち上がり、
立ち下がりが急峻で、電流がプラス、マイナスに振られ
る交流の高周波の方形波電流を負荷に供給することがで
きる方形波電流発生回路を提供することができる。ま
た、負荷としてコンデンサを用いる三角波電圧出力回路
において、この方形波電流発生回路を用いることで、出
力電圧の立ち上がり、立ち下がり時間を短縮して、高速
の三角波電圧を出力することができる。Further, by using this constant current output circuit as a source current source and a sink current source, the rising of the current,
It is possible to provide a square wave current generating circuit capable of supplying an AC high frequency square wave current having a sharp fall and a positive or negative current to a load. Further, in a triangular wave voltage output circuit using a capacitor as a load, by using this square wave current generating circuit, a rise and fall time of an output voltage can be reduced, and a high-speed triangular wave voltage can be output.
【図1】この発明の第1実施例の定電流出力回路の要部
回路図FIG. 1 is a main part circuit diagram of a constant current output circuit according to a first embodiment of the present invention;
【図2】この発明の第2実施例の定電流出力回路の要部
回路図FIG. 2 is a main part circuit diagram of a constant current output circuit according to a second embodiment of the present invention;
【図3】この発明の第3実施例の定電流出力回路の要部
回路図FIG. 3 is a main part circuit diagram of a constant current output circuit according to a third embodiment of the present invention;
【図4】この発明の第4実施例の定電流出力回路の要部
回路図FIG. 4 is a main part circuit diagram of a constant current output circuit according to a fourth embodiment of the present invention;
【図5】この発明の第5実施例の定電流出力回路の要部
回路図FIG. 5 is a main part circuit diagram of a constant current output circuit according to a fifth embodiment of the present invention;
【図6】図5の回路の動作波形図6 is an operation waveform diagram of the circuit of FIG.
【図7】この発明の第6実施例の定電流出力回路の要部
回路図FIG. 7 is a main part circuit diagram of a constant current output circuit according to a sixth embodiment of the present invention;
【図8】図7の回路の動作波形図FIG. 8 is an operation waveform diagram of the circuit of FIG. 7;
【図9】従来の定電流出力回路図FIG. 9 is a conventional constant current output circuit diagram.
【図10】この発明の第7実施例の方形波電流発生回路
の回路図FIG. 10 is a circuit diagram of a square wave current generating circuit according to a seventh embodiment of the present invention.
【図11】この発明の第8実施例の方形波電流発生回路
の回路図FIG. 11 is a circuit diagram of a square wave current generating circuit according to an eighth embodiment of the present invention.
【図12】この発明の第9実施例の方形波電流発生回路
の回路図FIG. 12 is a circuit diagram of a square-wave current generating circuit according to a ninth embodiment of the present invention.
【図13】図12の回路の動作波形を示す図FIG. 13 is a diagram showing operation waveforms of the circuit of FIG.
【図14】この発明の第10実施例の方形波電流発生回
路の回路図FIG. 14 is a circuit diagram of a square wave current generating circuit according to a tenth embodiment of the present invention.
【図15】この発明の第11実施例の方形波電流発生回
路の回路図FIG. 15 is a circuit diagram of a square wave current generating circuit according to an eleventh embodiment of the present invention.
【図16】この発明の第12実施例の方形波電流発生回
路の回路図FIG. 16 is a circuit diagram of a square wave current generating circuit according to a twelfth embodiment of the present invention.
【図17】この発明の第13実施例の三角波電圧出力回
路を用いた動作波形図FIG. 17 is an operation waveform diagram using a triangular wave voltage output circuit according to a thirteenth embodiment of the present invention.
【図18】この発明の第14実施例の三角波電圧出力回
路を用いた動作波形図FIG. 18 is an operation waveform diagram using a triangular wave voltage output circuit according to a fourteenth embodiment of the present invention.
【図19】従来の方形波電流発生回路FIG. 19 is a conventional square wave current generation circuit.
【図20】三角波電圧出力回路の一例FIG. 20 shows an example of a triangular wave voltage output circuit.
【図21】三角波電圧出力回路の一例FIG. 21 shows an example of a triangular wave voltage output circuit.
【図22】従来の方形波電流発生回路FIG. 22 shows a conventional square wave current generation circuit.
1、5、9、13 定電流回路 2、6、10、14 スイッチ回路 3、7、11、15、21、24 出力端子 27、29、30、31 出力端子 4、8、12、16 出力点 17 GND端子 18 Vdd端子 22〜26、28 入力端子 31、41、42、43 ゲート端子 S1、S2、S3、S4 スイッチ M1、M2、M5、M6、M8 pチャネルMOSFE
T M11、M15、M16、M18 pチャネルMOSF
ET M21、M23、M33、M34 pチャネルMOSF
ET M3、M4、M7、M9、M10 nチャネルMOSF
ET M12、M13、M14、M17 nチャネルMOSF
ET M19、M20、M22 nチャネルMOSFET M31、M32、M35、M36 nチャネルMOSF
ET Iref1、Iref2、Iref3、Iref4 基準電流 Iout1、Iout2、Iout3、Iout4 出力点電流 Iout11 、Iout21 、Iout31 、Iout41 出力電流 Iout61 、Iout62 、Iout63 出力電流 Iout64、Iout65、Iout66 出力電流 Iin1 、Iin2 、Iin3 入力電流1, 5, 9, 13 Constant current circuit 2, 6, 10, 14 Switch circuit 3, 7, 11, 15, 21, 24 Output terminal 27, 29, 30, 31 Output terminal 4, 8, 12, 16 Output point 17 GND terminal 18 Vdd terminal 22 to 26, 28 Input terminal 31, 41, 42, 43 Gate terminal S1, S2, S3, S4 Switch M1, M2, M5, M6, M8 p-channel MOSFE
T M11, M15, M16, M18 p-channel MOSF
ET M21, M23, M33, M34 p-channel MOSF
ET M3, M4, M7, M9, M10 n-channel MOSF
ET M12, M13, M14, M17 n-channel MOSF
ET M19, M20, M22 n-channel MOSFET M31, M32, M35, M36 n-channel MOSFET
ET Iref1, Iref2, Iref3, Iref4 Reference currents Iout1, Iout2, Iout3, Iout4 Output point currents Iout11, Iout21, Iout31, Iout41 Output currents Iout61, Iout62, Iout63 Output currents Iout64, Iout65, Iout66 Input currents Iin1, Iin1, Iin1
Claims (18)
電流出力回路において、定電流回路の出力点に前記スイ
ッチ回路を付加したことを特徴とする定電流出力回路。1. A constant current output circuit comprising a switch circuit and a constant current circuit, wherein the switch circuit is added to an output point of the constant current circuit.
る2個のスイッチで構成されることを特徴とする請求項
1に記載の定電流出力回路。2. The constant current output circuit according to claim 1, wherein said switch circuit comprises two switches operating in opposite phases.
タまたはバイポーラ形トランジスタのいずれか一方であ
ることを特徴とする請求項2に記載の定電流出力回路。3. The constant current output circuit according to claim 2, wherein said switch circuit is one of a MOS transistor and a bipolar transistor.
で構成される電流ミラー回路であって、前記スイッチ回
路が、nチャネルMOSFETとpチャネルMOSFE
Tで構成され、前記nチャネルMOSFETのソースお
よび前記pチャネルMOSFETのドレインが共に定電
流回路の出力点と接続し、前記pチャネルMOSFET
のソースが抵抗を介して電源の高電位側と接続し、前記
nチャネルMOSFETのドレインと定電流出力回路の
出力端子とを接続し、前記nチャネルMOSFETのゲ
ートと前記pチャネルMOSFETのゲートを接続し、
該ゲートをオン・オフすることで、定電流出力回路の出
力電流をオン・オフすることを特徴とする請求項1に記
載の定電流出力回路。4. The constant current circuit is an n-channel MOSFET.
Wherein the switch circuit comprises an n-channel MOSFET and a p-channel MOSFET.
T, the source of the n-channel MOSFET and the drain of the p-channel MOSFET are both connected to the output point of the constant current circuit,
Is connected to the high potential side of the power supply via a resistor, the drain of the n-channel MOSFET is connected to the output terminal of the constant current output circuit, and the gate of the n-channel MOSFET is connected to the gate of the p-channel MOSFET. And
2. The constant current output circuit according to claim 1, wherein an output current of the constant current output circuit is turned on / off by turning on / off the gate.
で構成される電流ミラー回路であって、前記スイッチ回
路が、nチャネルMOSFETとpチャネルMOSFE
Tで構成され、前記nチャネルMOSFETのドレイン
と前記pチャネルMOSFETのソースが共に定電流回
路の出力点と接続し、前記nチャネルMOSFETのソ
ースが抵抗を介して電源の低電位側と接続し、前記pチ
ャネルMOSFETのドレインと定電流出力回路の出力
端子とを接続し、前記nチャネルMOSFETのゲート
と前記pチャネルMOSFETのゲートを接続し、該ゲ
ートをオン・オフすることで、定電流出力回路の出力電
流をオン・オフすることを特徴とする請求項1に記載の
定電流出力回路。5. The method according to claim 1, wherein the constant current circuit is a p-channel MOSFET.
Wherein the switch circuit comprises an n-channel MOSFET and a p-channel MOSFET.
T, the drain of the n-channel MOSFET and the source of the p-channel MOSFET are both connected to the output point of the constant current circuit, the source of the n-channel MOSFET is connected to the low potential side of the power supply via a resistor, The drain of the p-channel MOSFET is connected to the output terminal of the constant current output circuit, the gate of the n-channel MOSFET is connected to the gate of the p-channel MOSFET, and the gate is turned on / off, thereby providing a constant current output circuit. 2. The constant current output circuit according to claim 1, wherein the output current is turned on / off.
ンジスタ、前記nチャネルMOSFETをnpnトラン
ジスタに置き換えることを特徴とする請求項4または5
に記載の定電流出力回路。6. The semiconductor device according to claim 4, wherein said p-channel MOSFET is replaced with a pnp transistor, and said n-channel MOSFET is replaced with an npn transistor.
2. The constant current output circuit according to 1.
流ミラー回路であることを特徴とする請求項4または5
に記載の定電流出力回路。7. The current mirror circuit according to claim 4, wherein said resistor is a current mirror circuit composed of a MOSFET.
2. The constant current output circuit according to 1.
とシンク電流源とし、前記ソース電流源の出力点とシン
ク電流源の出力点とを接続し、該接続された箇所に出力
端子を備えたことを特徴とする方形波電流発生回路。8. A constant current output circuit according to claim 2, wherein the source current source and the sink current source are used, an output point of the source current source is connected to an output point of the sink current source, and an output terminal is connected to the connected point. A square-wave current generating circuit comprising:
流回路と、シンク電流源からなる定電流回路とからなる
方形波電流発生回路において、ソース電流源の出力点と
とシンク電流源の出力点とを接続し、該接続された箇所
に出力端子を備え、ソース電流源の出力点に前記スイッ
チ回路を付加したことを特徴とする方形波電流発生回
路。9. A square wave current generating circuit comprising a constant current circuit comprising a switch circuit and a source current source and a constant current circuit comprising a sink current source, wherein an output point of the source current source and an output point of the sink current source are provided. A square wave current generating circuit, comprising: an output terminal at the connected point; and the switch circuit being added to an output point of a source current source.
する2つのスイッチで構成されることを特徴とする請求
項9に記載の方形波電流発生回路。10. The square-wave current generating circuit according to claim 9, wherein said switch circuit comprises two switches operating in opposite phases.
スタまたはバイポーラトランジスタのいずれか一方であ
ることを特徴とする請求項8ないし10のいずれかに記
載の方形波電流発生回路。11. The square wave current generating circuit according to claim 8, wherein said switch circuit is one of a MOS transistor and a bipolar transistor.
FETで構成される電流ミラー回路であって、前記スイ
ッチ回路がnチャンネルMOSFETとpチャンネルM
OSFETで構成され、前記ソース電流源がpチャンネ
ルMOSFETで構成される電流ミラー回路であって、
前記スイッチ回路がpチャンネルMOSFETとnチャ
ンネルMOSFETで構成され、前記スイッチ回路を構
成する4つのMOSFETのゲートを接続し、該ゲート
に矩形波を印加することで、前記2つの電流源を交互に
オン・オフすることを特徴とする請求項8記載の方形波
電流発生回路。12. The sink current source is an n-channel MOS.
A current mirror circuit comprising an FET, wherein the switch circuit comprises an n-channel MOSFET and a p-channel M
A current mirror circuit comprising an OSFET, wherein the source current source comprises a p-channel MOSFET,
The switch circuit is composed of a p-channel MOSFET and an n-channel MOSFET, and the two current sources are turned on alternately by connecting the gates of four MOSFETs constituting the switch circuit and applying a rectangular wave to the gate. The square-wave current generation circuit according to claim 8, wherein the circuit is turned off.
源とし、請求項5の定電流出力回路をシンク電流源と
し、前記ソース電流源の電流ミラー回路を構成し、ドレ
インとゲートが接続される前記pチャネルMOSFET
のドレインから、第1基準電流出力段回路により第1基
準電流を引き抜き、前記シンク電流源の電流ミラー回路
を構成し、ドレインとゲートが接続される前記nチャネ
ルMOSFETのドレインに、第2基準電流出力段回路
から第2基準電流を流し込み、前記ソース電流源の出力
端子と前記シンク電流源の出力端子とを、第1接続点で
接続し、該第1接続点と方形波電流発生回路の出力端子
とを接続し、前記ソース電流源のスイッチ回路を構成す
る前記pチャネルMOSFETのゲートと前記シンク電
流源のスイッチ回路を構成する前記nチャネルMOSF
ETのゲートとを、第2接続点で接続し、該第2接続点
と方形波電流発生回路の信号端子とを接続することを特
徴とする方形波電流発生回路。13. A constant current output circuit according to claim 4 as a source current source, a constant current output circuit according to claim 5 as a sink current source, and a current mirror circuit of said source current source, wherein a drain and a gate are connected. Said p-channel MOSFET
A first reference current is extracted from the drain of the n-channel MOSFET by a first reference current output stage circuit to form a current mirror circuit of the sink current source. A second reference current is supplied from an output stage circuit, and an output terminal of the source current source and an output terminal of the sink current source are connected at a first connection point, and the first connection point is connected to an output of a square wave current generation circuit. And a gate of the p-channel MOSFET forming a switch circuit of the source current source and an n-channel MOSF forming a switch circuit of the sink current source.
A square wave current generating circuit, wherein a gate of the ET is connected at a second connection point, and the second connection point is connected to a signal terminal of the square wave current generation circuit.
成し、前記第1基準電流出力段回路と接続する前記pチ
ャネルMOSFETのドレインを前記第1基準電流出力
段回路と接続せず前記シンク電流源の前記電流ミラー回
路を構成する新規のnチャネルMOSFETのドレイン
と接続し、該nチャネルMOSFETのソースと電源の
低電位側と接続することを特徴とする請求項13に記載
の方形波電流発生回路。14. A current mirror circuit for the source current source, wherein a drain of the p-channel MOSFET connected to the first reference current output stage circuit is not connected to the first reference current output stage circuit and the sink current is not connected. 14. The square wave current generator according to claim 13, wherein the source is connected to a drain of a new n-channel MOSFET constituting the current mirror circuit, and is connected to a source of the n-channel MOSFET and a low potential side of a power supply. circuit.
ランジスタ、前記nチャネルMOSFETをnpnトラ
ンジスタに置き換えることを特徴とする請求項12ない
し14のいずれかに記載の方形波電流発生回路。15. The square-wave current generating circuit according to claim 12, wherein said p-channel MOSFET is replaced by a pnp transistor, and said n-channel MOSFET is replaced by an npn transistor.
電流ミラー回路であることを特徴とする請求項13また
は14のいずれかに記載の方形波電流発生回路。16. The square wave current generating circuit according to claim 13, wherein said resistor is a current mirror circuit formed of a MOSFET.
方形波電流発生回路において、前記出力端子と、該出力
端子とソース電流源の電源またはシンク電流源の電源と
の間に負荷を接続することを特徴とする方形波電流発生
回路。17. A square wave current generating circuit according to claim 8, wherein a load is connected between said output terminal and a power source of a source current source or a power source of a sink current source. A square-wave current generating circuit.
方形波電流発生回路の出力端子と、ソース電流源の電源
またはシンク電流源の電源との間にコンデンサを備えた
三角波電圧出力回路において、請求項8ないし16に記
載の方形波電流発生回路を用いることを特徴とする三角
波電圧出力回路。18. A triangular wave voltage output circuit comprising a capacitor between an output terminal of a square wave current generating circuit comprising a source current source and a sink current source and a power source of a source current source or a power source of a sink current source. A triangular wave voltage output circuit using the square wave current generating circuit according to claim 8.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000162203A JP3815181B2 (en) | 1999-11-04 | 2000-05-31 | Constant current output circuit, square wave current generation circuit and triangular wave voltage output circuit using the same |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31383399 | 1999-11-04 | ||
JP2000-44603 | 2000-02-22 | ||
JP2000044603 | 2000-02-22 | ||
JP11-313833 | 2000-02-22 | ||
JP2000162203A JP3815181B2 (en) | 1999-11-04 | 2000-05-31 | Constant current output circuit, square wave current generation circuit and triangular wave voltage output circuit using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001312321A true JP2001312321A (en) | 2001-11-09 |
JP3815181B2 JP3815181B2 (en) | 2006-08-30 |
Family
ID=27339365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000162203A Expired - Fee Related JP3815181B2 (en) | 1999-11-04 | 2000-05-31 | Constant current output circuit, square wave current generation circuit and triangular wave voltage output circuit using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3815181B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244984A (en) * | 2007-03-28 | 2008-10-09 | Fuji Electric Device Technology Co Ltd | Current mirror circuit |
JP2014232467A (en) * | 2013-05-30 | 2014-12-11 | 株式会社 日立パワーデバイス | Current source circuit |
CN113489095A (en) * | 2021-07-06 | 2021-10-08 | 一念传感科技(深圳)有限公司 | Piezoelectric ceramic actuator linear displacement driving circuit and implementation method thereof |
-
2000
- 2000-05-31 JP JP2000162203A patent/JP3815181B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244984A (en) * | 2007-03-28 | 2008-10-09 | Fuji Electric Device Technology Co Ltd | Current mirror circuit |
JP2014232467A (en) * | 2013-05-30 | 2014-12-11 | 株式会社 日立パワーデバイス | Current source circuit |
CN113489095A (en) * | 2021-07-06 | 2021-10-08 | 一念传感科技(深圳)有限公司 | Piezoelectric ceramic actuator linear displacement driving circuit and implementation method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP3815181B2 (en) | 2006-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3613017B2 (en) | Voltage controlled oscillator | |
US7915966B2 (en) | Oscillator for controlling voltage | |
JP2011150675A (en) | Current source circuit and delay circuit and oscillating circuit using the same | |
KR20100077271A (en) | Reference voltage generation circuit | |
US20100134197A1 (en) | Oscillator having feedback path which is capable of supplying reduced voltage potential to oscillation circuit | |
KR20170091039A (en) | Voltage-current conversion circuit and switching regulator including the same | |
US7342463B2 (en) | Timer circuits and method | |
US7479811B2 (en) | Sample/hold circuit module | |
US5570067A (en) | Micropower RC oscillator having hysteresis produced by switching current sources to a transistor | |
JP2008205901A (en) | Triangular wave generation circuit | |
US6498517B2 (en) | Peak hold circuit | |
US6720836B2 (en) | CMOS relaxation oscillator circuit with improved speed and reduced process/temperature variations | |
TWI702797B (en) | Output circuit | |
KR100736056B1 (en) | Controller oscillator system and method | |
JP2001312321A (en) | Constant current output circuit and square wave current generating circuit using the same | |
KR20030072527A (en) | Generator of dc-dc converter | |
US20030184395A1 (en) | CR oscillation circuit | |
US7602235B2 (en) | Semiconductor device with internal current generating section | |
JP4483101B2 (en) | Comparison drive circuit and triangular wave voltage generation circuit using the same | |
US20060232345A1 (en) | Current-controlled CMOS ring oscillator circuit | |
JP2017062616A (en) | Reference current source circuit and semiconductor integrated circuit | |
JP7272152B2 (en) | Bias current circuit, oscillation circuit | |
JPH1115541A (en) | Power stabilizing circuit and pll circuit provided with the power stabilizing circuit | |
JP4400992B2 (en) | Drive signal supply circuit | |
JP4211369B2 (en) | AGC circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060529 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3815181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |