JP2001308843A - 暗号復号化装置 - Google Patents

暗号復号化装置

Info

Publication number
JP2001308843A
JP2001308843A JP2000118269A JP2000118269A JP2001308843A JP 2001308843 A JP2001308843 A JP 2001308843A JP 2000118269 A JP2000118269 A JP 2000118269A JP 2000118269 A JP2000118269 A JP 2000118269A JP 2001308843 A JP2001308843 A JP 2001308843A
Authority
JP
Japan
Prior art keywords
data
circuit
encryption
decryption
encrypted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000118269A
Other languages
English (en)
Inventor
Takeshi Inada
剛 稲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Communication Systems Ltd
Original Assignee
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Communication Systems Ltd filed Critical NEC Communication Systems Ltd
Priority to JP2000118269A priority Critical patent/JP2001308843A/ja
Priority to US09/836,172 priority patent/US6907126B2/en
Publication of JP2001308843A publication Critical patent/JP2001308843A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • H04L63/0442—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload wherein the sending and receiving network entities apply asymmetric encryption, i.e. different keys for encryption and decryption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/16—Program or content traceability, e.g. by watermarking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0877—Generation of secret information including derivation or calculation of cryptographic keys or passwords using additional device, e.g. trusted platform module [TPM], smartcard, USB or hardware security module [HSM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0891—Revocation or update of secret information, e.g. encryption key update or rekeying

Abstract

(57)【要約】 【課題】暗号復号化方法のアルゴリズム変更に伴うハー
ドウェア変更を可能とし、暗号復号の高速処理を図る。 【解決手段】送信装置１０２は入力データ１０１を暗号
化し暗号化データ１１０を出力する。ネットワーク網１
１１は暗号化データ１１０を伝送する。受信装置１０６
はネットワーク網１１１を介して伝送されてきて暗号化
データ１１３を入力し、暗号解読を行い復号化した出力
データ１１２を出力する。可変処理回路１０３は入力デ
ータ１０１暗号化する。ＲＯＭ１０４は秘密鍵の回路デ
ータ１０５を可変処理回路１０３に出力する。可変処理
回路１０７は暗号化データ１１３を復号する。ＲＯＭ１
０８は秘密鍵の回路データ１０９を可変処理回路１０７
に出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は暗号復号化装置に関
し、特に暗号解読アルゴリズムを可変できる暗号復号化
装置に関する。
【０００２】
【従来の技術】最近は、携帯電話など無線を利用した通
信技術が急速に発達しており、盗聴などによる通信デー
タの漏洩防止が課題となっている。このため、通信デー
タに暗号化処理を行い伝送することが一般に行われる
が、暗号化復号化装置による暗号化復号化は、暗号鍵と
通信データを決められたアルゴリズムの演算を繰り返す
ことで実行されるので、演算回数を増やすことで解読難
易度が向上するが、新たに処理能力が問題となる。ま
た、マルチメディア機器の急速な普及に伴い、通信デー
タ量が急激に増加し処理能力問題に拍車をかけているた
め、ほとんどの暗号化復号化装置では、演算をハードウ
ェアで行うことにより対応しているのが現状である。こ
のため、暗号鍵を変更する場合ハードウェアの変更が必
要となる。
【０００３】このような暗号化復号化技術の一例とし
て、特開平５−１１０５５８号公報記載の「暗号処理装
置」が知られている。
【０００４】この公報では、データを暗号化し、この暗
号化したデータを復号化する処理プログラムの一部又は
全部をＥＥＰＲＯＭに格納し、暗号が解読された場合外
部からの通信手段によりＥＥＰＲＯＭのプログラムを一
部又は全部を書き換える技術が記載されている。
【０００５】
【発明が解決しようとする課題】上述した従来の暗号復
号化装置は、アルゴリズムの演算内容が漏洩または解読
された場合に通信データは簡単に復号化されてしまうこ
と、常に同じアルゴリズムで演算を行っているために解
読法が比較的短時間で見いだされるという欠点を有して
いる。
【０００６】また、暗号解読のアルゴリズムの変更は、
ハードウェアの作り直しが必要であり早急な対応ができ
ないこと、外部からの通信手段を用いてプログラムの書
き換えを行うと暗号解読プログラムデータ漏洩の危険性
があるという欠点を有している。
【０００７】本発明の目的は、暗号化及び復号化の処理
を全てハードウェアにより高速処理し、かつ暗号解読ア
ルゴリズムのハードウェアの変更を可能とした暗号復号
化装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明の暗号復号化装置
は、データの暗号化と暗号化データの複合化を行う暗号
復号化装置において、暗号化復号化する回路を可変可能
な回路装置を用い、前記可変可能な回路装置の回路デー
タを秘密鍵として暗号化複合化を行うことを特徴として
いる。
【０００９】前記可変可能な回路装置の回路データを複
数個有し、暗号化複合化を行うための回路データ選択情
報から、前記可変可能な回路装置の回路データを選択し
供給することで異なるアルゴリズムの暗号化複合化を行
うことを特徴としている。
【００１０】入力データを暗号化し暗号化データを出力
する送信装置と、前記暗号化データを伝送するネットワ
ーク網と、このネットワーク網を介して伝送されてきて
前記暗号化データを入力し、暗号解読を行い復号化した
出力データを出力する受信装置とを備え、前記送信装置
は暗号化する可変処理回路と、この可変処理回路に秘密
鍵の回路データを出力するリード・オンリー・メモリ
（ＲＯＭ）とを有し、前記受信装置は復号化する可変処
理回路と、この可変処理回路に秘密鍵の回路データを出
力するリード・オンリー・メモリ（ＲＯＭ）とを有して
いることを特徴としている。
【００１１】入力データを暗号化し暗号化データを出力
する送信装置と、前記暗号化データを伝送するネットワ
ーク網と、このネットワーク網を介して伝送されてきた
前記暗号化データを入力し暗号解読を行い復号化した出
力データを出力する受信装置とを備え、前記送信装置
は、前記入力データを決められた指定通りに情報を解析
し、デコードして書き換え情報を出力するデータ解析部
と；暗号アルゴリズムを指定する回路データを記憶する
複数のＲＯＭと；前記書き換え情報の指示に従い前記複
数のＲＯＭを選択し、選択したＲＯＭから暗号化する回
路データを送出するセレクターと；どのＲＯＭを選択す
るかにより暗号アルゴリズムを指定する前記回路データ
をもとに、自己の内部回路を書き換え、この内部回路の
回路変更が完了すると終了通知信号を出力し、入力保持
データを暗号化した暗号化データを前記ネットワーク網
に送出する可変処理回路と；前記終了通知信号を受け、
それまで保持していた前記入力データを、暗号化する前
記可変処理回路に前記入力保持データとして出力する暗
号／復号化データ保持部と；を有し、前記受信装置は、
前記ネットワーク網から入力された前記暗号化データを
決められた指定通りに情報を解析し、デコードして書き
換え情報を出力するデータ解析部と；暗号アルゴリズム
を指定する回路データを記憶する複数のＲＯＭと；前記
書き換え情報の指示に従い前記複数のＲＯＭを選択し、
選択したＲＯＭから復号化する回路データを送出するセ
レクターと；どのＲＯＭを選択するかにより暗号アルゴ
リズムを指定する前記回路データをもとに、暗号を復号
化するため自己の内部回路を書き換え、この内部回路の
回路変更が完了すると終了通知信号を出力し、入力保持
データの暗号化データを復号化した復号出力データを送
出する可変処理回路と；前記終了通知信号を受け、それ
まで保持していた前記暗号化データを、復号化する前記
可変処理回路に前記入力保持データとして出力する暗号
／復号化データ保持部と；を有することを特徴としてい
る。
【００１２】入力データを暗号化し暗号化データを出力
する送信装置と、前記暗号化データを伝送するネットワ
ーク網と、このネットワーク網を介して伝送されてきた
前記暗号化データを入力し暗号解読を行い復号化した出
力データを出力する受信装置とを備え、前記送信装置
は、前記入力データを決められた指定通りに情報を解析
し、解析データを出力するデータ解析部と；暗号アルゴ
リズムを指定する回路データを保持する複数のデータ回
路部と；前記データ解析部からの前記解析データをもと
に選択信号を出力し、回路構成を変更する第１の回路デ
ータを入力し、第２の回路データを生成出力するフィー
ルド・プログラマブル・ゲートアレイ（Ｆｉｅｌｄ Ｐ
ｒｏｇｒａｍａｂｌｅＧａｔｅ Ａｒｒａｙ：以下ＦＰ
ＧＡと記す）回路データ生成部と；前記選択信号の指示
に従い、複数の回路データを選択し、選択した回路デー
タから暗号化する前記第１の回路データを前記ＦＰＧＡ
回路データ生成部に出力するセレクターと；前記ＦＰＧ
Ａ回路データ生成部が出力する前記第２の回路データを
もとに、自己の内部回路を書き換え、この内部回路の回
路変更が完了すると終了通知信号を出力し、入力保持デ
ータを暗号化した暗号化データを前記ネットワーク網に
送出する可変処理回路と；前記終了通知信号を受け、そ
れまで保持していた前記入力データを新たに前記入力保
持データとして前記可変処理回路に出力する暗号／復号
化データ保持部と；を有し、前記受信装置は、前記ネッ
トワーク網から入力された前記暗号化データを決められ
た指定通りに情報を解析し、解析データを出力するデー
タ解析部と；前記データ解析部からの前記解析データを
もとに選択信号を出力し、回路構成を変更する第１の回
路データを入力し、第２の回路データを生成出力するＦ
ＰＧＡ回路データ生成部と；暗号アルゴリズムを指定す
る回路データを保持する複数のデータ回路部と；前記選
択信号の指示に従い、複数の回路データを選択し、選択
した回路データから暗号を復号化する前記第１の回路デ
ータを前記ＦＰＧＡ回路データ生成部に出力するセレク
ターと；前記ＦＰＧＡ回路データ生成部が出力する前記
第２の回路データをもとに、暗号を復号化するため自己
の内部回路を書き換え、この内部回路の回路変更が完了
すると終了通知信号を出力し、入力保持データの暗号化
データを復号化した復号出力データを送出する可変処理
回路と；前記終了通知信号を受け、それまで保持してい
た前記入力データを新たに前記入力保持データとして前
記可変処理回路に出力する暗号／復号化データ保持部
と；を有することを特徴としている。
【００１３】前記送信装置が、前記入力データを入力保
持し、終了通知信号を受けると保持していた前記入力デ
ータを保持データとして出力する暗号／復号化データ保
持部と；暗号アルゴリズムのデータを記憶するフラッシ
ュＲＯＭと；前記入力データを入力し、第１の回路デー
タを前記フラッシュＲＯＭに出力し、この第１の回路デ
ータによりフラッシュＲＯＭのデータを書き換え、書き
換え終了後前記フラッシュＲＯＭからの第２の回路デー
タを入力し、自己の内部回路の変更を行い、この内部回
路変更後に前記終了通知信号を前記暗号／復号化データ
保持部に出力するとともに前記保持データを暗号化した
出力データを出力する可変処理回路と；を有し、前記受
信装置が、前記暗号化した出力データを入力保持し、終
了通知信号を受けると保持していた前記出力データを保
持データとして出力する暗号／復号化データ保持部と；
暗号アルゴリズムのデータを記憶するフラッシュＲＯＭ
と；前記暗号化した出力データを入力し、第１の回路デ
ータを前記フラッシュＲＯＭに出力し、この第１の回路
データによりフラッシュＲＯＭのデータを書き換え、書
き換え終了後前記フラッシュＲＯＭからの第２の回路デ
ータを入力し、自己の内部回路の変更を行い、この内部
回路変更後に前記終了通知信号を前記暗号／復号化デー
タ保持部に出力するとともに前記保持データの暗号を復
号化した出力データを出力する可変処理回路と；を有す
ることを特徴としている。
【００１４】前記送信装置が、前記入力データを入力
し、回路データを生成出力する回路データ抽出部と；前
記入力データを回路変更終了まで保持し、終了通知信号
を受けると、保持していた前記入力データを保持データ
として送出する暗号／復号化データ保持部と；前記回路
データにより暗号化する回路変更を行い、回路変更後前
記終了通知信号を前記暗号／復号化データ保持部に出力
し、変更後の回路構成によって暗号化を行った出力デー
タを出力する可変処理回路と；を有し、前記受信装置
が、前記暗号化を行った出力データを入力し、回路デー
タを生成出力する回路データ抽出部と；前記出力データ
を回路変更終了まで保持し、終了通知信号を受けると、
保持していた前記暗号化を行った出力データを保持デー
タとして送出する暗号／復号化データ保持部と；前記回
路データにより復号化する回路変更を行い、回路変更後
前記終了通知信号を前記暗号／復号化データ保持部に出
力し、変更後の回路構成によって復号化を行った出力デ
ータを出力する可変処理回路と；を有することを特徴と
している。
【００１５】前記送信装置が、前記入力データを入力保
持し、回路変更通知信号を入力すると、保持していた前
記入力データを保持データとして出力する暗号／復号化
データ保持部と；暗号化コードを生成するランダム発生
器と；前記入力データが暗号化したいデータであるか復
号化したいデータであるかを判定し、暗号化したいデー
タである場合は、前記ランダム発生器からのデータを有
効にするように通知し、復号化したいデータである場合
は、暗号鍵を有効にするように通知する解析データを出
力するデータ解析部と；前記解析データの通知に従い第
１の回路データを生成出力するＦＰＧＡ回路データ生成
部と；暗号アルゴリズムを指定する回路データを記憶す
る複数のＲＯＭと；前記第１の回路データをもとに前記
複数のＲＯＭから回路データを取り込み、暗号アルゴリ
ズムを指定する第２の回路データを出力するセレクター
と；前記第２の回路データを入力すると前記暗号／復号
化データ保持部からの前記保持データの送出を止めるよ
うに前記回路変更通知信号を出力し、前記第２の回路デ
ータによって暗号化する自己の内部回路を変更し、変更
が終了すると前記回路変更通知信号を停止し、再び前記
保持データを送出させ、暗号化した出力データを出力す
る可変処理回路と；を有し、前記受信装置が、前記暗号
化した出力データを入力保持し、回路変更通知信号を入
力すると、保持していた前記出力データを保持データと
して出力する暗号／復号化データ保持部と；暗号化コー
ドを生成するランダム発生器と；前記暗号化した出力デ
ータが暗号化したいデータであるか復号化したいデータ
であるかを判定し、暗号化したいデータである場合は、
前記ランダム発生器からのデータを有効にするように通
知し、復号化したいデータである場合は、暗号鍵を有効
にするように通知する解析データを出力するデータ解析
部と；前記解析データの通知に従い第１の回路データを
生成出力するＦＰＧＡ回路データ生成部と；暗号アルゴ
リズムを指定する回路データを記憶する複数のＲＯＭ
と；前記第１の回路データをもとに前記複数のＲＯＭか
ら回路データを取り込み、暗号アルゴリズムを指定する
第２の回路データを出力するセレクターと；前記第２の
回路データを入力すると前記暗号／復号化データ保持部
からの前記保持データの送出を止めるように前記回路変
更通知信号を出力し、前記第２の回路データによって復
号化する自己の内部回路を変更し、変更が終了すると前
記回路変更通知信号を停止し、再び前記保持データを送
出させ、復号化した出力データを出力する可変処理回路
と；を有することを特徴としている。
【００１６】前記複数のＲＯＭデータが、複数のハード
ウェア化されたデータ回路からのデータであり、前記セ
レクターが出力する回路データを第１の回路データとし
て前記ＦＰＧＡ回路データ生成部に出力し、このＦＰＧ
Ａ回路データ生成部が出力する第２の回路データを前記
可変処理回路に出力することを特徴としている。
【００１７】前記送信装置が、前記入力データを入力保
持し、回路変更通知信号を入力すると、保持していた前
記入力データを保持データとして出力する暗号／復号化
データ保持部と；ある期間毎にセレクター制御信号を生
成出力するタイマーと；暗号アルゴリズムを指定する回
路データを記憶する複数のＲＯＭと；前記セレクター制
御信号をもとに前記複数のＲＯＭを選択し暗号化する回
路データを取り込み、暗号アルゴリズムを指定する回路
データを出力するセレクターと；前記回路データを受け
ると前記回路変更通知信号を出力し、前記保持データの
送出を停止し、前記回路データをもとに自己の内部の回
路構成を変更し、変更が終了すると前記暗号／復号化デ
ータ保持部に前記保持データの送出を再開させるべく前
記回路変更通知信号を停止し、前記保持データを入力
し、変更した内部の回路構成によって暗号化を行い、暗
号化した出力データを送出する可変処理回路と；を有
し、前記受信装置は、前記暗号化した出力データを入力
保持し、回路変更通知信号を入力すると、保持していた
前記入力データを保持データとして出力する暗号／復号
化データ保持部と；ある期間毎にセレクター制御信号を
生成出力するタイマーと；暗号アルゴリズムを指定する
回路データを記憶する複数のＲＯＭと；前記セレクター
制御信号をもとに前記複数のＲＯＭを選択し暗号化する
回路データを取り込み、暗号アルゴリズムを指定する回
路データを出力するセレクターと；前記回路データを受
けると前記回路変更通知信号を出力し、前記保持データ
の送出を停止し、前記回路データをもとに自己の内部の
回路構成を変更し、変更が終了すると前記暗号／復号化
データ保持部に前記保持データの送出を再開させるべく
前記回路変更通知信号を停止し、前記保持データを入力
し、変更した内部の回路構成によって復号化を行い、復
号化した出力データを送出する可変処理回路と；を有す
ることを特徴としている。
【００１８】前記複数のＲＯＭデータが、複数のハード
ウェア化されたデータ回路部からのデータであり、前記
ランダム発生器が、ある期間毎にセレクター制御信号を
生成出力するタイマーであり、前記セレクターが出力す
る回路データを第１の回路データとして前記ＦＰＧＡ回
路データ生成部に出力し、このＦＰＧＡ回路データ生成
部が出力する第２の回路データを前記可変処理回路に出
力することを特徴としている。
【００１９】また、前記可変処理回路が、フィールド・
プログラマブル・ゲートアレイ（ＦＰＧＡ）であること
を特徴としている。
【００２０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００２１】図１は本発明の暗号復号化装置の一つの実
施の形態を示すブロック図である。
【００２２】図１に示す本実施の形態は、入力データ１
０１を暗号化し暗号化データ１１０を出力する送信装置
１０２と、暗号化データ１１０を伝送するネットワーク
網１１１と、このネットワーク網１１１を介して伝送さ
れてきて暗号化データ１１３を入力し、暗号解読を行い
復号化した出力データ１１２を出力する受信装置１０６
とから構成されている。
【００２３】なお、送信装置１０２は暗号化する可変処
理回路１０３と、この可変処理回路１０３に秘密鍵の回
路データ１０５を出力するリード・オンリー・メモリで
あるＲＯＭ１０４とを有し、受信装置１０６は復号化す
る可変処理回路１０７と、この可変処理回路１０７に秘
密鍵の回路データ１０９を出力するリード・オンリー・
メモリであるＲＯＭ１０８とを有している。
【００２４】なお、上述の可変処理回路１０３，１０７
は具体的な回路素子としてＦＰＧＡ（Ｆｉｅｌｄ Ｐｒ
ｏｇｒａｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）が使用さ
れ、任意の回路構成がプログラムデータの変更により容
易に実現できる。
【００２５】次に動作を説明する。
【００２６】入力データ１０１は可変処理回路１０３に
より暗号化され、この暗号化された暗号化データ１１０
は一般的なネットワーク網１１１に供給される。受信装
置１０６はネットワーク網１１１から暗号化データ１１
３を入力する。暗号化データ１１３は、復号化のため可
変処理回路１０７で復号化処理がなされ、出力データ１
１２として出力される。
【００２７】なお、ＲＯＭ１０４は秘密鍵を変更する場
合に取り替えて、可変処理回路１０３の書き換えを行
う。取り替えられたＲＯＭ１０４から新しい暗号化アル
ゴリズムを生成する回路データ１０５が可変処理回路１
０３に出力され、可変処理回路１０３の回路構成を変更
することにより、入力データ１０１は新しい形式の暗号
化データ１１０が出力される。新しい形式の暗号化デー
タ１１０に対し、受信装置１０６の可変処理回路１０７
も新しいＲＯＭ１０８を用いて回路構成を変更し、新し
い形式の暗号化データ１１３の復号化を行う。
【００２８】つまり、可変処理回路１０３，１０７の回
路変更は取り替え可能なＲＯＭ１０４，１０８が出力す
る回路データ１０５，１０９により行われる。
【００２９】上述の通り、送信装置１０２には、暗号化
する可変処理回路１０３と回路データ１０５が記憶され
ているＲＯＭ１０４とを有しており、送信装置１０２を
起動させたとき、ＲＯＭ１０４から回路データ１０５が
暗号化する可変処理回路１０３へ送出される。回路デー
タ１０５によって暗号化する可変処理回路１０３の回路
構成が新しく形成され、入力データ１０１を順次暗号化
する可変処理回路１０３となる。この暗号化する可変処
理回路１０３によって暗号化された暗号化データ１１０
は、ネットワーク網１１１に送出される。
【００３０】受信装置１０６も同様に復号化する可変処
理回路１０７と回路データ１０９が記憶されているＲＯ
Ｍ１０８とを有しており、受信装置１０６を起動させた
とき、ＲＯＭ１０８から回路データ１０９が復号化する
可変処理回路１０７へ送出される。回路データ１０９に
よって復号化する可変処理回路１０７の回路構成が新し
く形成され、暗号化データ１１３を順次復号化する可変
処理回路１０７となる。この可変処理回路１０７によ
り、ネットワーク網１１１から受信した暗号化データ１
１３を復号化し、出力データ１１２を生成出力する。
【００３１】ＲＯＭ１０４，ＲＯＭ１０８は、秘密鍵を
変更する場合に取り替えて、暗号化する可変処理回路１
０３、復号化する可変処理回路１０７の書き換えデータ
を各々生成する。こうして生成された回路データ１０
５，１０９は暗号化する可変処理回路１０３、復号化す
る可変処理回路１０７に出力され、回路構成を変更する
ことにより新しい形式の暗号化および復号化に対応する
ことになる。
【００３２】図２は本発明の暗号復号化装置の一例を示
す詳細ブロック図である。
【００３３】なお、図２において図１に示す構成要素に
対応するものは同一の参照数字または符号を付し、その
説明を省略する。
【００３４】図２を参照すると、入力データ２０２を暗
号化し暗号化データ２１１を出力する送信装置２０１
と、暗号化データ２１１を伝送するネットワーク網１１
１と、このネットワーク網１１１を介して伝送されてき
て暗号化データ２１３を入力し、暗号解読を行い復号化
した出力データ２１４を出力する受信装置２０１ａとか
ら構成されている。
【００３５】なお、送信装置２０１に入力する入力デー
タ２０２は、決められた指定に従い書き換え情報が付随
した信号である。
【００３６】入力データ２０２は、データ解析部２０３
と暗号／復号化データ保持部２０４に出力される。デー
タ解析部２０３では、決められた指定通りに情報を解析
し、デコードして書き換え情報２１６をセレクター２０
５に出力する。セレクター２０５は、書き換え情報２１
６の指示に従いＲＯＭ２０６，２０６ａ，２０６ｂ，２
０６ｎを選択し、暗号化する可変処理回路２０７に回路
データ２０８を送出する。暗号化する可変処理回路２０
７では、回路データ２０８をもとにして、暗号化する可
変処理回路２０７の内部回路を書き換え、どのＲＯＭを
選択するかにより暗号アルゴリズムを選択することがで
きる。暗号化する可変処理回路２０７で回路変更が完了
すると、可変処理回路２０７は終了通知信号２０９を暗
号／復号化データ保持部２０４に出力する。終了通知信
号２０９を受けた暗号／復号化データ保持部２０４は、
それまで保持していた入力データ２０２を暗号化する可
変処理回路２０７に入力保持データ２１０として出力す
る。こうして、可変処理回路２０７は入力データ２０２
の暗号化を行い、暗号化データ２１１をネットワーク網
１１１に送出する。
【００３７】ネットワーク網１１１から入力された暗号
化データ２１３は、データ解析部２０３ａと暗号／復号
化データ保持部２０４ａに送出される。データ解析部２
０３ａでは、決められた指定通りに情報を解析し、デコ
ードして書き換え情報２１６ａをセレクター２０５ａに
出力する。セレクター２０５ａは、書き換え情報２１６
ａの指示に従いＲＯＭ２１５，２１５ａ，２１５ｂ，２
１５ｎを選択し、復号化する可変処理回路２０７ａに回
路データ２０８ａを出力する。復号化する可変処理回路
２０７ａでは、回路データ２０８ａをもとに暗号を復号
化する可変処理回路２０７ａの内部回路を書き換える。
復号化する可変処理回路２０７ａで回路変更が完了する
と、終了通知信号２０９ａを暗号／復号化データ保持部
２０４ａに出力する。終了通知信号２０９ａを受けた暗
号／復号化データ保持部２０４ａは、それまで保持して
いた暗号化データ２１３を復号化する可変処理回路２０
７ａに入力保持データ２１０ａとして出力する。かくし
て、可変処理回路２０７ａは暗号化データ２１３の復号
化を行い出力データ２１４を出力する。
【００３８】図３は図２の動作を示すタイムチャートで
ある。
【００３９】次に、図２および図３を参照して本実施の
形態の動作をより詳細に説明する。
【００４０】入力データ２０２はヘッダ情報と暗号化す
るデータ信号とからなり、データ解析部２０３は入力デ
ータ２０２から書き換え情報２１６を抽出すると、書き
換え情報２１６のデータをデコードしてセレクター２０
５を制御する。
【００４１】これによって、ＲＯＭ２０６，２０６ａ，
２０６ｂ，２０６ｎのデータを切り替え、回路データ２
０８を生成する。ＲＯＭのデータを切り換えると同時に
可変処理回路２０７に書き換え信号を生成し、暗号化す
る可変処理回路２０７は可変処理回路２０７の書き換え
信号の立ち上がりで初期化する。暗号化する可変処理回
路２０７は回路データ２０８をもとに回路を変更し、変
更が終わると終了通知信号２０９を出力する。終了通知
信号２０９を受けるまで暗号／復号化データ保持部２０
４では入力データ２０２を保持し、この保持していた保
持データ２１０を入力された順に暗号化する可変処理回
路２０７に送出する。暗号化する可変処理回路２０７に
より保持データ２１０の暗号化の処理を行い暗号化デー
タ２１１を生成出力する。
【００４２】図４は図２の全体動作を示すフローチャー
トである。
【００４３】入力データ２０２を受けると暗号／復号化
動作を行う（ステップ１：Ｓ１）。
【００４４】ステップ２（Ｓ２）で書き換え情報２１
６，２１６ａ受信の判定を行い、書き換え情報２１６，
２１６ａを受信するまではステップ１に戻り、暗号／復
号化動作を繰り返す。ステップ２で書き換え情報を受信
すると、受信した書き換え情報２１６，２１６ａに対し
てデコードする（ステップ３：Ｓ３）。
【００４５】次にセレクター２０５，２０５ａの制御を
行い、暗号／復号化する可変処理回路２０７，２０７ａ
に書き換え信号を送出し、また暗号／復号化データ保持
部２０４，２０４ａにデータの保持を開始させる（ステ
ップ４：Ｓ４）。その後、セレクター２０５，２０５ａ
によって選択された回路データを暗号／復号化する可変
処理回路２０７，２０７ａに送出する（ステップ５：Ｓ
５）。次のステップ６（Ｓ６）で暗号／復号化する可変
処理回路２０７，２０７ａの書き換えが完了したかの判
断を行い、完了していない場合ステップ１（Ｓ１）に戻
り、完了している場合ステップ７（Ｓ７）に進み終了通
知信号２０９，２０９ａを生成し、暗号／復号化する可
変処理回路２０７，２０７ａの書き換え信号をリセット
する。また、暗号／復号化データ保持部２０４，２０４
ａで保持していた信号を暗号／復号化する可変処理回路
２０７，２０７ａにデータを送出開始する（ステップ
８：Ｓ８）。
【００４６】上述の通り、回路データ２０８，２０８ａ
を秘密鍵としているので、回路データをもった送受信機
のみ解読可能な暗号通信が可能となる。従ってセキュリ
ティの向上を図ることができる。さらに、複数のＲＯＭ
データが設けられているので、通信毎に暗号鍵を変更で
きることになる。この結果、一つのデータを複数の回路
構成によって暗号化することができる。秘密鍵が回路デ
ータとなっているので、万一秘密鍵が漏れても同様の回
路構成を作る事が困難であるため、より高度な暗号回路
が構成できることになる。
【００４７】図５は本発明の暗号復号化装置の第２の実
施の形態を示す詳細ブロック図である。
【００４８】なお、図５において図２に示す構成要素に
対応するものは同一の参照数字または符号を付し、その
説明を省略する。
【００４９】図５を参照すると、入力データ３０３を暗
号化し暗号化データ３１４を出力する送信装置３０２
と、暗号化データ３１４を伝送するネットワーク網１１
１と、このネットワーク網１１１を介して伝送されてき
て暗号化データ３１５を入力し、暗号解読を行い復号化
した出力データ３１６を出力する受信装置３０２ａとか
ら構成されている。
【００５０】送信装置３０２に入力する入力データ３０
３は、決められた指定に従い書き換え情報が付随した送
受信信号である。入力データ３０３は、データ解析部３
０４と暗号／復号化データ保持部３０５に送出される。
データ解析部３０４では、決められた指定通りに情報を
解析し、解析データ３１７をＦＰＧＡ回路データ生成部
３０６に送出する。ＦＰＧＡは既述の通り、Ｆｉｅｌｄ
Ｐｒｏｇｒａｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙの素
子で、ＦＰＧＡ回路データ生成部３０６は可変処理回路
３０１の回路構成を変更する回路データを生成する。
【００５１】ＦＰＧＡ回路データ生成部３０６では、デ
ータ解析部３０４からの解析データ３１７をもとに選択
信号３０８をセレクター３０９に出力し、データ回路部
３０７，３０７ａ，３０７ｂ，３０７ｎを選択する。選
択信号３０８により、書き換え情報の要求通りに組み合
わせた回路データ３１０をＦＰＧＡ回路データ生成部３
０６に出力する。
【００５２】暗号化する可変処理回路３０１では、ＦＰ
ＧＡ回路データ生成部３０６が出力する回路データ３１
１をもとに回路を変更する。可変処理回路３０１で回路
変更が終了すると、終了通知信号３１２を暗号／復号化
データ保持部３０５に出力する。終了通知信号３１２を
受けた暗号／復号化データ保持部３０５は、入力データ
３０３を新たに入力保持データ３１３として頭から可変
処理回路３０１に送出する。入力保持データ３１３を受
信した可変処理回路３０１は、書き換えた回路によって
暗号化を行う。こうして、可変処理回路３０１は暗号化
を行い暗号化データ３１４をネットワーク網１１１に送
出する。
【００５３】ネットワーク網１１１から入力された暗号
化データ３１５は、データ解析部３０４ａと暗号／復号
化データ保持部３０５ａに送出される。データ解析部３
０４ａでは、決められた指定通りに情報を解析し、解析
データ３１７ａをＦＰＧＡ回路データ生成部３０６ａに
送出する。ＦＰＧＡ回路データ生成部３０６ａでは、デ
ータ解析部３０４ａからの解析データ３１７ａをもとに
選択信号３０８ａをセレクター３０９ａに送り、データ
回路部３１６，３１６ａ，３１６ｂ，３１６ｎを選択す
る。選択信号３０８ａにより、書き換え情報の要求通り
に組み合わせた回路データ３１０ａをＦＰＧＡ回路デー
タ生成部３０６ａに出力する。復号化する可変処理回路
３０１ａでは、ＦＰＧＡ回路データ生成部３０６ａが出
力する回路データ３１１ａをもとに回路を変更する。可
変処理回路３０１ａで回路変更が終了すると、終了通知
信号３１２ａを暗号／復号化データ保持部３０５ａに出
力する。終了通知信号３１２ａを受けた暗号／復号化デ
ータ保持部３０５ａは、入力データ３０３ａを新たに入
力保持データ３１３ａとして頭から可変処理回路３０１
ａに送出する。入力保持データ３１３ａを受信した可変
処理回路３０１ａは、書き換えた回路によって復号化を
行う。かくして、可変処理回路３０１ａは復号化を行い
出力データ３１６を出力する。
【００５４】上述の通り本第２の実施の形態はＲＯＭ回
路からのＲＯＭデータとは異なり、複数個用意されたデ
ータ回路部３０７，３０７ａ，３０７ｂ，３０７ｎを書
き換え情報に従って組み合わせ、一つの回路構成を形成
するようにしたものである。
【００５５】送信装置３０２に入力する入力データ３０
３は、決められた指定に従い書き換え情報を付随した信
号であり、入力データ３０３は、データ解析部３０４と
暗号／復号化データ保持部３０５に送出される。データ
解析部３０４では、決められた指定通りに情報を解析
し、解析データ３１７をＦＰＧＡ回路データ生成部３０
６に送出する。ＦＰＧＡ回路データ生成部３０６では、
データ解析部３０４からの解析データ３１７をもとにデ
ータ回路部３０７，３０７ａ，３０７ｂ，３０７ｎを任
意に選択する。選択信号３０８をセレクター３０９に送
り、回路データ３１０を書き換え情報の要求通りに組み
合わせて、可変処理回路３０１のデータの生成を行う。
暗号化する可変処理回路３０１では、その組み合わせて
作り出された回路データ３１１をもとに回路を変更す
る。暗号化する可変処理回路３０１で回路変更が終了す
ると、終了通知信号３１２を暗号／復号化データ保持部
３０５に出力する。終了通知信号３１２を受けた暗号／
復号化データ保持部３０５は、入力データ３０３を暗号
化する可変処理回路３０１に頭から送出する。入力保持
データ３１３を受信した暗号化する可変処理回路３０１
は、書き換えた回路によって暗号復号化を行う。これに
より、データの数の組み合わせ分だけの暗号復号化の回
路構成を生成できる。
【００５６】図６は本発明の暗号復号化装置の第３の実
施の形態を示すブロック図である。
【００５７】なお、ここでは暗号化を行う送信装置と暗
号の復号化を行う受信装置とを、ネットワーク網１１１
を介して分離した表示にせずに、一つのブロックとして
暗号／復号化として一活表示にして説明の簡略化を図
る。送信装置は暗号化、受信装置は復号化として暗号／
復号化を読み替えるものとする。
【００５８】図６を参照すると、暗号復号化装置４０１
に入力する入力データ４０２を暗号／復号化する可変処
理回路４０３に入力し、同時に暗号／復号化データ保持
部４０４に保持しておく。暗号／復号化する可変処理回
路４０３によって、回路データ４０５を抽出し、ＦＬＡ
ＳＨ ＲＯＭ４０６を書き換える。ＦＬＡＳＨ ＲＯＭ
４０６の書き換えが終了したら、暗号／復号化する可変
処理回路４０３をリセットしＦＬＡＳＨ ＲＯＭ４０６
に書き込まれた回路データ４０７を読み出し可変処理回
路４０３の内部回路を変更する。暗号／復号化する可変
処理回路４０３の内部回路が生成完了したら、暗号／復
号化データ保持部４０４に終了通知信号４０８を送出す
る。暗号／復号化データ保持回路４０４で保持しておい
た保持データ４０９を暗号／復号化する可変処理回路４
０３を通して、暗号復号化を行った出力データ４１０を
送出する。
【００５９】このように、本形態では多数の暗号アルゴ
リズムを決定する回路データにより変更できることにな
る。
【００６０】図７は本発明の暗号復号化装置の第４の実
施の形態を示すブロック図である。
【００６１】なお、ここでは暗号化を行う送信装置と暗
号の復号化を行う受信装置とを、ネットワーク網１１１
を介して分離した表示にせずに、一つのブロックとして
暗号／復号化として一活表示にして説明の簡略化を図
る。送信装置は暗号化、受信装置は復号化として暗号／
復号化を読み替えるものとする。
【００６２】図７を参照すると、暗号復号化装置５０１
に入力する入力データ５０２を、回路データ抽出部５０
３で予め定めておいたフォーマットに従って抽出し、回
路データ５０４を生成する。この回路データ５０４によ
り、暗号／復号化する可変処理回路５０５の回路変更を
行う。入力データ５０２は、暗号／復号化データ保持部
５０６に回路変更終了まで保持しておき、暗号／復号化
データ保持部５０６が終了通知信号５０７を受けると、
暗号／復号化する可変処理回路５０５へ保持していた保
持データ５０９を送出し、暗号／復号化する可変処理回
路５０５の新しい回路構成によって暗号復号化を行い出
力データ５０８を出力する。
【００６３】図８は本発明の暗号復号化装置の第５の実
施の形態を示すブロック図である。
【００６４】なお、ここでは暗号化を行う送信装置と暗
号の復号化を行う受信装置とを、ネットワーク網１１１
を介して分離した表示にせずに、一つのブロックとして
暗号／復号化として一活表示にして説明の簡略化を図
る。送信装置は暗号化、受信装置は復号化として暗号／
復号化を読み替えるものとする。
【００６５】図８を参照すると、暗号復号化装置６０１
に入力する入力データ６０２は、暗号／復号化データ保
持部６０３に一度保持される。データ解析部６０４で
は、入力された入力データ６０２が暗号化したいデータ
であるか復号化したいデータであるかを判定する。デー
タ解析部６０４は暗号化したいデータである場合は、ラ
ンダム発生器６０６からのデータを有効にするようにＦ
ＰＧＡ回路データ生成部６０５に通知し、復号化したい
データである場合は、データ解析部６０４で抽出した暗
号鍵を有効にするようにＦＰＧＡ回路データ生成部６０
５に通知すると共に抽出した暗号鍵を送出する。ＦＰＧ
Ａ回路データ生成部６０５では、データ解析部６０４か
らの解析データ６１４の通知に従い可変処理回路６１０
のための回路データ６１５を生成する。ランダム発生器
６０６からの信号を有効にして可変処理回路６１０の回
路データ６０９を生成する場合は、ランダム発生器６０
６からの信号を取り込み、そのデータをもとにセレクタ
ー６０７を制御し、ＲＯＭ６０８，６０８ａ，６０８
ｂ，６０８ｎから回路データを取り込み、回路データを
組み合わせて回路データ６０９を生成する。回路データ
６０９を受信した可変処理回路６１０は、暗号／復号化
データ保持部６０３からの保持データ６１１の送出を止
めるように回路変更通知信号６１２を出力し、回路デー
タ６０９によって暗号／復号化する可変処理回路６１０
の内部の構成を変更する。変更が終了すると回路変更通
知信号６１２を停止し、再び暗号／復号化データ保持部
６０３からの保持データ６１１を送出してもらう。新し
い回路構成となった暗号／復号化する可変処理回路６１
０は暗号復号化を行い、出力データ６１３を送出する。
【００６６】上述の通り、書き換え情報の生成をランダ
ム発生器６０６に任せることでシステムへの負荷の軽減
を図ったものである。
【００６７】図９は本発明の暗号復号化装置の第６の実
施の形態を示すブロック図である。
【００６８】なお、ここでは暗号化を行う送信装置と暗
号の復号化を行う受信装置とを、ネットワーク網１１１
を介して分離した表示にせずに、一つのブロックとして
暗号／復号化として一活表示にして説明の簡略化を図
る。送信装置は暗号化、受信装置は復号化として暗号／
復号化を読み替えるものとする。
【００６９】図９を参照すると、暗号復号化装置７０１
に入力する入力データ７０２は、暗号／復号化データ保
持部７０３に一旦収納される。データ解析部７０４で
は、入力された入力データ７０２が暗号化したいデータ
であるか復号化したいデータであるかを判定する。暗号
化したいデータである場合は、ランダム発生器７０６か
らのデータを有効にするようにＦＰＧＡ回路データ生成
部７０５に通知し、復号化したいデータである場合は、
データ解析部７０４で抽出した暗号鍵を有効にするよう
にＦＰＧＡ回路データ生成部７０５に通知すると共に抽
出した暗号鍵を送出する。ＦＰＧＡ回路データ生成部７
０５では、データ解析部７０４からの解析データ７１４
の通知に従いＦＰＧＡの回路データを生成する。ランダ
ム発生器７０６からの信号を有効にしてＦＰＧＡの回路
データを生成する場合は、ランダム発生器７０６からの
信号を取り込み、そのデータをもとにセレクター７０７
を制御し、データ回路部７０８，７０８ａ，７０８ｂ，
７０８ｎから回路データ７１５を取り込み、回路データ
７１５を組み合わせて回路データ７０９を生成する。回
路データ７０９を受信した可変処理回路７１０は、暗号
／復号化データ保持部７０３からの保持データ７１１の
送出を止めるように回路変更通知信号７１２によって連
絡し、ＦＰＧＡ用回路データ７０９によって暗号／復号
化する可変処理回路７１０の内部の構成を変更する。変
更が終了すると回路変更通知信号７１２を停止し、再び
暗号／復号化データ保持部７０３からの保持データ７１
１を送出してもらい、新しい回路構成となった暗号／復
号化する可変処理回路７１０は暗号復号化を行い、出力
データ７１３を送出する。これにより、よりハードウェ
ア化されるため、システムでの負荷を最小限に抑えられ
ると同時により多くの暗号鍵を備えることになる。
【００７０】図１０は本発明の暗号復号化装置の第７の
実施の形態を示すブロック図である。
【００７１】なお、ここでは暗号化を行う送信装置と暗
号の復号化を行う受信装置とを、ネットワーク網１１１
を介して分離した表示にせずに、一つのブロックとして
暗号／復号化として一活表示にして説明の簡略化を図
る。送信装置は暗号化、受信装置は復号化として暗号／
復号化を読み替えるものとする。
【００７２】図１０を参照すると、暗号復号化装置８０
１に入力する入力データ８０２は、暗号／復号化データ
保持部８０３に一度保持される。暗号／復号化データ保
持部８０３では、暗号／復号化する可変処理回路８０４
からの回路変更通知信号８０５によって出力を停止され
ている場合を除いて、常に暗号／復号化する可変処理回
路８０４へ保持データ８０６を送出する。暗号／復号化
する可変処理回路８０４では、暗号／復号化データ保持
部８０３からの保持データ８０６を内部の回路構成によ
って暗号復号化を行い出力データ８０７を送出する。タ
イマー８０８は、ある期間毎にセレクター８０９を制御
するセレクター制御信号８１２を生成する。セレクター
８０９では、タイマー８０８からのセレクター制御信号
８１２をもとにＲＯＭ８１０，８１０ａ，８１０ｂ，８
１０ｎを選択し、暗号／復号化する可変処理回路８０４
に回路データ８１１を送出する。回路データ８１１を受
けた暗号／復号化する可変処理回路８０４は、一旦出力
データ８０７の生成を止め、回路変更通知信号８０５を
暗号／復号化データ保持部８０３に送り、保持データ８
０６の送出を停止させる。暗号／復号化する可変処理回
路８０４は、回路データ８１１をもとに内部の回路構成
を変更し、変更が終了すると暗号／復号化データ保持部
８０３に保持データ８０６の送出を再開させるべく、回
路変更通知信号８０５を止めて保持データ８０６を入力
する。暗号／復号化する可変処理回路８０４は、変更し
た内部の回路構成によって暗号復号化を行い、出力デー
タ８０７を送出する。これにより、暗号解読のキーワー
ドを全く送出しなくなるため、第三者による暗号解読が
より困難になる。
【００７３】送受信側に同期を取ったタイマーを備える
ことでより機密性の高いを構成としている。
【００７４】図１１は本発明の暗号復号化装置の第８の
実施の形態を示すブロック図である。
【００７５】なお、ここでは暗号化を行う送信装置と暗
号の復号化を行う受信装置とを、ネットワーク網１１１
を介して分離した表示にせずに、一つのブロックとして
暗号／復号化として一活表示にして説明の簡略化を図
る。送信装置は暗号化、受信装置は復号化として暗号／
復号化を読み替えるものとする。
【００７６】図１１を参照すると、暗号復号化装置９０
１に入力する入力データ９０２は、暗号／復号化データ
保持部９０３に一度保持される。暗号／復号化データ保
持部９０３では、暗号／復号化する可変処理回路９０４
からの回路変更通知信号９０５によって出力を停止され
ている場合を除いて、常に暗号／復号化する可変処理回
路９０４へ保持データ９０６を送出する。暗号／復号化
する可変処理回路９０４では、暗号／復号化データ保持
部９０３からの保持データ９０６を内部の回路構成によ
って暗号復号化を行い出力データ９０７を送出する。
【００７７】タイマー９０８は、ある期間毎にＦＰＧＡ
回路データ生成部９０９に信号を送出する。ＦＰＧＡ回
路データ生成部９０９では、タイマー９０８から受けた
信号情報をもとに、セレクター９１０を制御し、選択さ
れたデータ回路部９１１，９１１ａ，９１１ｂ，９１１
ｎを取り込み、取り込んだ回路データ９１２を組み合わ
せ可変処理回路９０４の回路データ９１３を生成し、生
成した回路データ９１３を暗号／復号化する可変処理回
路９０４に送出する。回路データ９１３を入力した暗号
／復号化する可変処理回路９０４は、一度出力データ９
０７の生成を止め、回路変更通知信号９０５を暗号／復
号化データ保持部９０３に送り、出力データ９０７の送
出を停止させ、暗号／復号化する可変処理回路９０４
は、回路データ９１３をもとに内部の回路構成を変更
し、変更が終了すると暗号／復号化データ保持部９０３
に保持データ９０６の送出を再開させる。回路変更通知
信号９０５を止めて、保持データ９０６を入力する。暗
号／復号化する可変処理回路９０４は、変更した内部の
回路構成によって暗号復号化を行い、出力データ９０７
を送出する。これにより、より機密性の高く、より柔軟
性のある回路構成となるため、第三者による暗号解読は
困難になる。
【００７８】図１２は本発明の暗号復号化装置を利用し
たシステムブロック図である。
【００７９】図１２を参照すると、親局１の秘密鍵管理
部２から、定期的に暗号／復号化するＦＰＧＡ変更用の
データを子局３，４へ送出する。子局３，４側では、前
回までの回路データを元にした可変処理回路５，６によ
って、回路データ７，８を認識し、ＦＬＡＳＨ ＲＯＭ
９，１０に書き込む。親局１側で更新通知を子局３，４
全てに送出し、その通知が来るとＦＬＡＳＨ ＲＯＭ
９，１０に蓄えてあった回路データ７，８をもとに、子
局３，４が一斉に暗号／復号化する可変処理回路５，６
の回路構成を変更する。暗号／復号化する可変処理回路
５，６は新しい秘密鍵によって通信の運用を行えるよう
になる。回路データ７，８は、通常の通信中に少しずつ
送出しておくとともに、通常はダミービット扱いの信号
としてＦＬＡＳＨ ＲＯＭ９，１０内部を徐々に変更し
ておく。
【００８０】図１３は可変処理回路による暗号復号化装
置の一例を示すブロック図である。
【００８１】図１３を参照にすると、暗号復号化装置１
１は、入力データ１２を回路データ抽出部１３、回路デ
ータ保持部１４、暗号／復号化部１５の全てに入力され
ている。回路データ抽出部１３では、入力データ１２を
保持し、内部情報を解析し回路データ１７を抽出する。
抽出した回路データ１７を、回路データ保持部１４が保
持しておき、回路データ１８として暗号／復号化部１５
に送出する。暗号／復号化部１５では、回路データ保持
部１４からの回路データ１８をもとに内部回路構成を変
更する。変更が終了すると、回路データ抽出部１３で蓄
えていた入力データ１２の暗号復号化の処理を行い、出
力データ１６を生成出力する。
【００８２】なお、ＦＬＡＳＨ ＲＯＭを用いている
が、この部分に可変処理回路を並べるという技術思想を
用いても得られる。
【００８３】つまり本装置のＦＬＡＳＨ ＲＯＭ部にＦ
ＰＧＡとしての可変処理回路を用い、また回路構成抽出
部自身にもＦＰＧＡを使用している。従って、各ＦＰＧ
Ａの回路構成を全て解読できなければ第三者が解読でき
ないという作用が得られる。図１３において、暗号復号
化装置１１は、３つのＦＰＧＡとして回路データ抽出部
１３、回路データ保持部１４、暗号／復号化部１５を持
つ。入力される入力データ１２は、回路データ抽出部１
３、回路データ保持部１４、暗号／復号化部１５の全て
のＦＰＧＡに入力される。回路データ抽出部１３では、
回路情報の抽出を行う。回路データ保持部１４では、抽
出した回路データ１７を保持しておく。暗号／復号化部
１５では、回路データ保持部１４からの回路データ１８
によって回路構成を変更する。
【００８４】変更が完了すると、回路データ抽出部１３
へ終了通知信号１９を出力する。終了通知信号１９を受
信した回路データ抽出部１３は、保持していた保持デー
タ２０を暗号／復号化部１５に送出する。暗号／復号化
部１５では、新しい回路構成で暗号復号化し、データを
送出する。これにより、暗号解読のためには、様々な要
素を持つことになる。
【００８５】本形態では、相互に回路データ抽出部を備
えているので、一つのＦＰＧＡの回路変更がうまくいか
なかった、あるいは、故障してしまっても他のＦＰＧＡ
で書き換えを可能にするという相乗的な効果を奏する。
【００８６】本実施例のＦＰＧＡはＦＰＧＡ搭載の特定
用途向け集積回路であるＡＳＩＣ（Ａｐｐｌｉｃａｔｉ
ｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉ
ｒｃｕｉｔ）に変更してもよい。さらに、複雑な回路構
成をＡＳＩＣで実現できれば、より気密性の高いデータ
転送に有効である。
【００８７】
【発明の効果】以上説明したように、本発明の暗号復号
化装置は、可変処理回路の回路データが可変できるの
で、処理能力を落とすことなく暗号アルゴリズムの演算
を変更することができるという効果を有している。
【００８８】また、可変処理回路の回路データの変換ア
ルゴリズムを非公開とすることでより難解な解読度が実
現可能となり、暗号解読プログラムデータの漏洩を防ぐ
ことができるという効果を有している。
【図面の簡単な説明】
【図１】本発明の暗号復号化装置の一つの実施の形態を
示すブロック図である。
【図２】本発明の暗号復号化装置の一例を示す詳細ブロ
ック図である。
【図３】図２の動作を示すタイムチャートである。
【図４】図２の全体動作を示すフローチャートである。
【図５】本発明の暗号復号化装置の第２の実施の形態を
示す詳細ブロック図である。
【図６】本発明の暗号復号化装置の第３の実施の形態を
示すブロック図である。
【図７】本発明の暗号復号化装置の第４の実施の形態を
示すブロック図である。
【図８】本発明の暗号復号化装置の第５の実施の形態を
示すブロック図である。
【図９】本発明の暗号復号化装置の第６の実施の形態を
示すブロック図である。
【図１０】本発明の暗号復号化装置の第７の実施の形態
を示すブロック図である。
【図１１】本発明の暗号復号化装置の第８の実施の形態
を示すブロック図である。
【図１２】本発明の暗号復号化装置を利用したシステム
ブロック図である。
【図１３】可変処理回路による暗号復号化装置の一例を
示すブロック図である。
【符号の説明】
１ 親局 ２ 秘密鍵管理部 ３，４ 子局 ５，６ 可変処理回路 ７，８ 回路データ ９，１０ ＦＬＡＳＨ ＲＯＭ １１ 暗号復号化装置 １２ 入力データ １３ 回路データ抽出部 １４ 回路データ保持部 １５ 暗号／復号化部 １６ 出力データ １７，１８ 回路データ １９ 終了通知信号 ２０ 保持データ １０１ 入力データ １０２ 送信装置 １０３，１０７ 可変処理回路 １０４，１０８ ＲＯＭ １０５，１０９ 回路データ １０６ 受信装置 １１０ 暗号化データ １１１ ネットワーク網 １１２ 出力データ １１３ 暗号化データ ２０１ 送信装置 ２０１ａ 受信装置 ２０２ 入力データ ２０３，２０３ａ データ解析部 ２０４，２０４ａ 暗号／復号化データ保持部 ２０５，２０５ａ セレクター ２０６，２０６ａ，２０６ｂ，２０６ｎ ＲＯＭ ２０７，２０７ａ 可変処理回路 ２０８，２０８ａ 回路データ ２０９，２０９ａ 終了通知信号 ２１０，２１０ａ 入力保持データ ２１１ 暗号化データ ２１３ 暗号化データ ２１４ 出力データ ２１５，２１５ａ，２１５ｂ，２１５ｎ ＲＯＭ ２１６，２１６ａ 書き換え情報 ３０１，３０１ａ 可変処理回路 ３０２ 送信装置 ３０２ａ 受信装置 ３０３ 入力データ ３０４，３０４ａ データ解析部 ３０５，３０５ａ 暗号／復号化データ保持部 ３０６，３０６ａ ＦＰＧＡ回路データ生成部 ３０７，３０７ａ，３０７ｂ，３０７ｎ データ回路
部 ３０８，３０８ａ 選択信号 ３０９，３０９ａ セレクター ３１０，３１０ａ 回路データ ３１１，３１１ａ 回路データ ３１２，３１２ａ 終了通知信号 ３１３，３１３ａ 入力保持データ ３１４，３１５ 暗号化データ ３１６，３１６ａ，３１６ｂ，３１６ｎ データ回路
部 ３１７，３１７ａ 解析データ ４０１ 暗号復号化装置 ４０２ 入力データ ４０３ 可変処理回路 ４０４ 暗号／復号化データ保持部 ４０５ 回路データ ４０６ ＦＬＡＳＨ ＲＯＭ ４０７ 回路データ ４０８ 終了通知信号 ４０９ 保持データ ４１０ 出力データ ５０１ 暗号復号化装置 ５０２ 入力データ ５０３ 回路データ抽出部 ５０４ 回路データ ５０５ 可変処理回路 ５０６ 暗号／復号化データ保持部 ５０７ 終了通知信号 ５０８ 出力データ ５０９ 保持データ ６０１ 暗号復号化装置 ６０２ 入力データ ６０３ 暗号／復号化データ保持部 ６０４ データ解析部 ６０５ ＦＰＧＡ回路データ生成部 ６０６ ランダム発生器 ６０７ セレクター ６０８，６０８ａ，６０８ｂ，６０８ｎ ＲＯＭ ６０９ 回路データ ６１０ 可変処理回路 ６１１ 保持データ ６１２ 回路変更通知信号 ６１３ 出力データ ６１４ 解析データ ６１５ 回路データ ７０１ 暗号復号化装置 ７０２ 入力データ ７０３ 暗号／復号化データ保持部 ７０４ データ解析部 ７０５ ＦＰＧＡ回路データ生成部 ７０６ ランダム発生器 ７０７ セレクター ７０８，７０８ａ，７０８ｂ，７０８ｎ データ回路
部 ７０９ 回路データ ７１０ 可変処理回路 ７１１ 保持データ ７１２ 回路変更通知信号 ７１３ 出力データ ７１４ 解析データ ７１５ 回路データ ８０１ 暗号復号化装置 ８０２ 入力データ ８０３ 暗号／復号化データ保持部 ８０４ 可変処理回路 ８０５ 回路変更通知信号 ８０６ 保持データ ８０７ 出力データ ８０８ タイマー ８０９ セレクター ８１０，８１０ａ，８１０ｂ，８１０ｎ ＲＯＭ ８１１ 回路データ ８１２ セレクター制御信号 ９０１ 暗号復号化装置 ９０２ 入力データ ９０３ 暗号／復号化データ保持部 ９０４ 可変処理回路 ９０５ 回路変更通知信号 ９０６ 保持データ ９０７ 出力データ ９０８ タイマー ９０９ ＦＰＧＡ回路データ生成部 ９１０ セレクター ９１１，９１１ａ，９１１ｂ，９１１ｎ データ回路
部 ９１２ 回路データ ９１３ 回路データ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 データの暗号化と暗号化データの複合化
    を行う暗号復号化装置において、暗号化復号化する回路
    を可変可能な回路装置を用い、前記可変可能な回路装置
    の回路データを秘密鍵として暗号化複合化を行うことを
    特徴とする暗号復号化装置。
  2. 【請求項２】 前記可変可能な回路装置の回路データを
    複数個有し、暗号化複合化を行うための回路データ選択
    情報から、前記可変可能な回路装置の回路データを選択
    し供給することで異なるアルゴリズムの暗号化複合化を
    行うことを特徴とする請求項１記載の暗号化復号化装
    置。
  3. 【請求項３】 入力データを暗号化し暗号化データを出
    力する送信装置と、前記暗号化データを伝送するネット
    ワーク網と、このネットワーク網を介して伝送されてき
    て前記暗号化データを入力し、暗号解読を行い復号化し
    た出力データを出力する受信装置とを備え、 前記送信装置は暗号化する可変処理回路と、この可変処
    理回路に秘密鍵の回路データを出力するリード・オンリ
    ー・メモリ（ＲＯＭ）とを有し、前記受信装置は復号化
    する可変処理回路と、この可変処理回路に秘密鍵の回路
    データを出力するリード・オンリー・メモリ（ＲＯＭ）
    とを有していることを特徴とする暗号復号化装置。
  4. 【請求項４】 入力データを暗号化し暗号化データを出
    力する送信装置と、前記暗号化データを伝送するネット
    ワーク網と、このネットワーク網を介して伝送されてき
    た前記暗号化データを入力し暗号解読を行い復号化した
    出力データを出力する受信装置とを備え、 前記送信装置は、 前記入力データを決められた指定通りに情報を解析し、
    デコードして書き換え情報を出力するデータ解析部と；
    暗号アルゴリズムを指定する回路データを記憶する複数
    のＲＯＭと；前記書き換え情報の指示に従い前記複数の
    ＲＯＭを選択し、選択したＲＯＭから暗号化する回路デ
    ータを送出するセレクターと；どのＲＯＭを選択するか
    により暗号アルゴリズムを指定する前記回路データをも
    とに、自己の内部回路を書き換え、この内部回路の回路
    変更が完了すると終了通知信号を出力し、入力保持デー
    タを暗号化した暗号化データを前記ネットワーク網に送
    出する可変処理回路と；前記終了通知信号を受け、それ
    まで保持していた前記入力データを、暗号化する前記可
    変処理回路に前記入力保持データとして出力する暗号／
    復号化データ保持部と；を有し、 前記受信装置は、 前記ネットワーク網から入力された前記暗号化データを
    決められた指定通りに情報を解析し、デコードして書き
    換え情報を出力するデータ解析部と；暗号アルゴリズム
    を指定する回路データを記憶する複数のＲＯＭと；前記
    書き換え情報の指示に従い前記複数のＲＯＭを選択し、
    選択したＲＯＭから復号化する回路データを送出するセ
    レクターと；どのＲＯＭを選択するかにより暗号アルゴ
    リズムを指定する前記回路データをもとに、暗号を復号
    化するため自己の内部回路を書き換え、この内部回路の
    回路変更が完了すると終了通知信号を出力し、入力保持
    データの暗号化データを復号化した復号出力データを送
    出する可変処理回路と；前記終了通知信号を受け、それ
    まで保持していた前記暗号化データを、復号化する前記
    可変処理回路に前記入力保持データとして出力する暗号
    ／復号化データ保持部と；を有することを特徴とする暗
    号復号化装置。
  5. 【請求項５】 入力データを暗号化し暗号化データを出
    力する送信装置と、前記暗号化データを伝送するネット
    ワーク網と、このネットワーク網を介して伝送されてき
    た前記暗号化データを入力し暗号解読を行い復号化した
    出力データを出力する受信装置とを備え、 前記送信装置は、 前記入力データを決められた指定通りに情報を解析し、
    解析データを出力するデータ解析部と；暗号アルゴリズ
    ムを指定する回路データを保持する複数のデータ回路部
    と；前記データ解析部からの前記解析データをもとに選
    択信号を出力し、回路構成を変更する第１の回路データ
    を入力し、第２の回路データを生成出力するフィールド
    ・プログラマブル・ゲートアレイ（Ｆｉｅｌｄ Ｐｒｏ
    ｇｒａｍａｂｌｅＧａｔｅ Ａｒｒａｙ：以下ＦＰＧＡ
    と記す）回路データ生成部と；前記選択信号の指示に従
    い、複数の回路データを選択し、選択した回路データか
    ら暗号化する前記第１の回路データを前記ＦＰＧＡ回路
    データ生成部に出力するセレクターと；前記ＦＰＧＡ回
    路データ生成部が出力する前記第２の回路データをもと
    に、自己の内部回路を書き換え、この内部回路の回路変
    更が完了すると終了通知信号を出力し、入力保持データ
    を暗号化した暗号化データを前記ネットワーク網に送出
    する可変処理回路と；前記終了通知信号を受け、それま
    で保持していた前記入力データを新たに前記入力保持デ
    ータとして前記可変処理回路に出力する暗号／復号化デ
    ータ保持部と；を有し、 前記受信装置は、 前記ネットワーク網から入力された前記暗号化データを
    決められた指定通りに情報を解析し、解析データを出力
    するデータ解析部と；前記データ解析部からの前記解析
    データをもとに選択信号を出力し、回路構成を変更する
    第１の回路データを入力し、第２の回路データを生成出
    力するＦＰＧＡ回路データ生成部と；暗号アルゴリズム
    を指定する回路データを保持する複数のデータ回路部
    と；前記選択信号の指示に従い、複数の回路データを選
    択し、選択した回路データから暗号を復号化する前記第
    １の回路データを前記ＦＰＧＡ回路データ生成部に出力
    するセレクターと；前記ＦＰＧＡ回路データ生成部が出
    力する前記第２の回路データをもとに、暗号を復号化す
    るため自己の内部回路を書き換え、この内部回路の回路
    変更が完了すると終了通知信号を出力し、入力保持デー
    タの暗号化データを復号化した復号出力データを送出す
    る可変処理回路と；前記終了通知信号を受け、それまで
    保持していた前記入力データを新たに前記入力保持デー
    タとして前記可変処理回路に出力する暗号／復号化デー
    タ保持部と；を有することを特徴とする暗号復号化装
    置。
  6. 【請求項６】 前記送信装置が、 前記入力データを入力保持し、終了通知信号を受けると
    保持していた前記入力データを保持データとして出力す
    る暗号／復号化データ保持部と；暗号アルゴリズムのデ
    ータを記憶するフラッシュＲＯＭと；前記入力データを
    入力し、第１の回路データを前記フラッシュＲＯＭに出
    力し、この第１の回路データによりフラッシュＲＯＭの
    データを書き換え、書き換え終了後前記フラッシュＲＯ
    Ｍからの第２の回路データを入力し、自己の内部回路の
    変更を行い、この内部回路変更後に前記終了通知信号を
    前記暗号／復号化データ保持部に出力するとともに前記
    保持データを暗号化した出力データを出力する可変処理
    回路と；を有し、 前記受信装置が、 前記暗号化した出力データを入力保持し、終了通知信号
    を受けると保持していた前記出力データを保持データと
    して出力する暗号／復号化データ保持部と；暗号アルゴ
    リズムのデータを記憶するフラッシュＲＯＭと；前記暗
    号化した出力データを入力し、第１の回路データを前記
    フラッシュＲＯＭに出力し、この第１の回路データによ
    りフラッシュＲＯＭのデータを書き換え、書き換え終了
    後前記フラッシュＲＯＭからの第２の回路データを入力
    し、自己の内部回路の変更を行い、この内部回路変更後
    に前記終了通知信号を前記暗号／復号化データ保持部に
    出力するとともに前記保持データの暗号を復号化した出
    力データを出力する可変処理回路と；を有することを特
    徴とする請求項３、４又は５記載の暗号復号化装置。
  7. 【請求項７】 前記送信装置が、 前記入力データを入力し、回路データを生成出力する回
    路データ抽出部と；前記入力データを回路変更終了まで
    保持し、終了通知信号を受けると、保持していた前記入
    力データを保持データとして送出する暗号／復号化デー
    タ保持部と；前記回路データにより暗号化する回路変更
    を行い、回路変更後前記終了通知信号を前記暗号／復号
    化データ保持部に出力し、変更後の回路構成によって暗
    号化を行った出力データを出力する可変処理回路と；を
    有し、 前記受信装置が、 前記暗号化を行った出力データを入力し、回路データを
    生成出力する回路データ抽出部と；前記出力データを回
    路変更終了まで保持し、終了通知信号を受けると、保持
    していた前記暗号化を行った出力データを保持データと
    して送出する暗号／復号化データ保持部と；前記回路デ
    ータにより復号化する回路変更を行い、回路変更後前記
    終了通知信号を前記暗号／復号化データ保持部に出力
    し、変更後の回路構成によって復号化を行った出力デー
    タを出力する可変処理回路と；を有することを特徴とす
    る請求項３、４又は５記載の暗号復号化装置。
  8. 【請求項８】 前記送信装置が、 前記入力データを入力保持し、回路変更通知信号を入力
    すると、保持していた前記入力データを保持データとし
    て出力する暗号／復号化データ保持部と；暗号化コード
    を生成するランダム発生器と；前記入力データが暗号化
    したいデータであるか復号化したいデータであるかを判
    定し、暗号化したいデータである場合は、前記ランダム
    発生器からのデータを有効にするように通知し、復号化
    したいデータである場合は、暗号鍵を有効にするように
    通知する解析データを出力するデータ解析部と；前記解
    析データの通知に従い第１の回路データを生成出力する
    ＦＰＧＡ回路データ生成部と；暗号アルゴリズムを指定
    する回路データを記憶する複数のＲＯＭと；前記第１の
    回路データをもとに前記複数のＲＯＭから回路データを
    取り込み、暗号アルゴリズムを指定する第２の回路デー
    タを出力するセレクターと；前記第２の回路データを入
    力すると前記暗号／復号化データ保持部からの前記保持
    データの送出を止めるように前記回路変更通知信号を出
    力し、前記第２の回路データによって暗号化する自己の
    内部回路を変更し、変更が終了すると前記回路変更通知
    信号を停止し、再び前記保持データを送出させ、暗号化
    した出力データを出力する可変処理回路と；を有し、 前記受信装置が、 前記暗号化した出力データを入力保持し、回路変更通知
    信号を入力すると、保持していた前記出力データを保持
    データとして出力する暗号／復号化データ保持部と；暗
    号化コードを生成するランダム発生器と；前記暗号化し
    た出力データが暗号化したいデータであるか復号化した
    いデータであるかを判定し、暗号化したいデータである
    場合は、前記ランダム発生器からのデータを有効にする
    ように通知し、復号化したいデータである場合は、暗号
    鍵を有効にするように通知する解析データを出力するデ
    ータ解析部と；前記解析データの通知に従い第１の回路
    データを生成出力するＦＰＧＡ回路データ生成部と；暗
    号アルゴリズムを指定する回路データを記憶する複数の
    ＲＯＭと；前記第１の回路データをもとに前記複数のＲ
    ＯＭから回路データを取り込み、暗号アルゴリズムを指
    定する第２の回路データを出力するセレクターと；前記
    第２の回路データを入力すると前記暗号／復号化データ
    保持部からの前記保持データの送出を止めるように前記
    回路変更通知信号を出力し、前記第２の回路データによ
    って復号化する自己の内部回路を変更し、変更が終了す
    ると前記回路変更通知信号を停止し、再び前記保持デー
    タを送出させ、復号化した出力データを出力する可変処
    理回路と；を有することを特徴とする請求項３、４又は
    ５記載の暗号復号化装置。
  9. 【請求項９】 前記複数のＲＯＭデータが、複数のハー
    ドウェア化されたデータ回路からのデータであり、前記
    セレクターが出力する回路データを第１の回路データと
    して前記ＦＰＧＡ回路データ生成部に出力し、このＦＰ
    ＧＡ回路データ生成部が出力する第２の回路データを前
    記可変処理回路に出力することを特徴とする請求項８記
    載の暗号復号化装置。
  10. 【請求項１０】 前記送信装置が、 前記入力データを入力保持し、回路変更通知信号を入力
    すると、保持していた前記入力データを保持データとし
    て出力する暗号／復号化データ保持部と；ある期間毎に
    セレクター制御信号を生成出力するタイマーと；暗号ア
    ルゴリズムを指定する回路データを記憶する複数のＲＯ
    Ｍと；前記セレクター制御信号をもとに前記複数のＲＯ
    Ｍを選択し暗号化する回路データを取り込み、暗号アル
    ゴリズムを指定する回路データを出力するセレクター
    と；前記回路データを受けると前記回路変更通知信号を
    出力し、前記保持データの送出を停止し、前記回路デー
    タをもとに自己の内部の回路構成を変更し、変更が終了
    すると前記暗号／復号化データ保持部に前記保持データ
    の送出を再開させるべく前記回路変更通知信号を停止
    し、前記保持データを入力し、変更した内部の回路構成
    によって暗号化を行い、暗号化した出力データを送出す
    る可変処理回路と；を有し、 前記受信装置は、 前記暗号化した出力データを入力保持し、回路変更通知
    信号を入力すると、保持していた前記入力データを保持
    データとして出力する暗号／復号化データ保持部と；あ
    る期間毎にセレクター制御信号を生成出力するタイマー
    と；暗号アルゴリズムを指定する回路データを記憶する
    複数のＲＯＭと；前記セレクター制御信号をもとに前記
    複数のＲＯＭを選択し暗号化する回路データを取り込
    み、暗号アルゴリズムを指定する回路データを出力する
    セレクターと；前記回路データを受けると前記回路変更
    通知信号を出力し、前記保持データの送出を停止し、前
    記回路データをもとに自己の内部の回路構成を変更し、
    変更が終了すると前記暗号／復号化データ保持部に前記
    保持データの送出を再開させるべく前記回路変更通知信
    号を停止し、前記保持データを入力し、変更した内部の
    回路構成によって復号化を行い、復号化した出力データ
    を送出する可変処理回路と；を有することを特徴とする
    請求項３、４又は５記載の暗号復号化装置。
  11. 【請求項１１】 前記複数のＲＯＭデータが、複数のハ
    ードウェア化されたデータ回路部からのデータであり、
    前記ランダム発生器が、ある期間毎にセレクター制御信
    号を生成出力するタイマーであり、前記セレクターが出
    力する回路データを第１の回路データとして前記ＦＰＧ
    Ａ回路データ生成部に出力し、このＦＰＧＡ回路データ
    生成部が出力する第２の回路データを前記可変処理回路
    に出力することを特徴とする請求項８記載の暗号復号化
    装置。
  12. 【請求項１２】 前記可変処理回路が、フィールド・プ
    ログラマブル・ゲートアレイ（ＦＰＧＡ）であることを
    特徴とする請求項３、４、５、６、７、８又は１０記載
    の暗号復号化装置。
JP2000118269A 2000-04-19 2000-04-19 暗号復号化装置 Pending JP2001308843A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000118269A JP2001308843A (ja) 2000-04-19 2000-04-19 暗号復号化装置
US09/836,172 US6907126B2 (en) 2000-04-19 2001-04-18 Encryption-decryption apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000118269A JP2001308843A (ja) 2000-04-19 2000-04-19 暗号復号化装置

Publications (1)

Publication Number Publication Date
JP2001308843A true JP2001308843A (ja) 2001-11-02

Family

ID=18629438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000118269A Pending JP2001308843A (ja) 2000-04-19 2000-04-19 暗号復号化装置

Country Status (2)

Country Link
US (1) US6907126B2 (ja)
JP (1) JP2001308843A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007228430A (ja) * 2006-02-24 2007-09-06 Tops Systems:Kk 暗号化無線セキュリティーシステム
JP2008259163A (ja) * 2007-04-04 2008-10-23 Cyberlink Corp ハードウェア駆動型プログラムを実行するためのシステムおよび方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19963407A1 (de) * 1999-12-28 2001-07-12 Giesecke & Devrient Gmbh Tragbarer Datenträger mit Zugriffsschutz durch Nachrichtenverfremdung
US8650409B1 (en) * 2004-09-15 2014-02-11 Altera Corporation FPGA configuration data scrambling using input multiplexers
US7136484B1 (en) * 2001-10-01 2006-11-14 Silicon Image, Inc. Cryptosystems using commuting pairs in a monoid
JP2003271054A (ja) * 2002-03-14 2003-09-25 Matsushita Electric Ind Co Ltd データ暗号化装置及びデータ復号化装置
JP2004007472A (ja) * 2002-03-22 2004-01-08 Toshiba Corp 半導体集積回路、データ転送システム、及びデータ転送方法
US20040034785A1 (en) * 2002-08-15 2004-02-19 Horng-Ming Tai Hardware and firmware encryption mechanism using unique chip die identification
US20050177713A1 (en) * 2004-02-05 2005-08-11 Peter Sim Multi-protocol network encryption system
US20060013397A1 (en) * 2004-07-13 2006-01-19 International Business Machines Corporation Channel adapter managed trusted queue pairs
US8130945B2 (en) * 2004-10-13 2012-03-06 Fong Luk Encrypted cryptography system
JP2006191508A (ja) * 2005-01-07 2006-07-20 N-Crypt Inc 通信システム、通信方法
EP1873961A1 (en) * 2005-04-07 2008-01-02 Matsushita Electric Industrial Co., Ltd. Circuit building device
US20090055638A1 (en) * 2005-04-21 2009-02-26 Toshihisa Nakano Algorithm update system
JP4890976B2 (ja) * 2005-08-31 2012-03-07 キヤノン株式会社 暗号処理装置
JP4893040B2 (ja) * 2006-03-17 2012-03-07 ソニー株式会社 暗号化データ記録装置
US8824672B1 (en) * 2007-04-12 2014-09-02 Iowa State University Research Foundation Reconfigurable block encryption logic
US8065517B2 (en) * 2007-11-01 2011-11-22 Infineon Technologies Ag Method and system for transferring information to a device
US8908870B2 (en) * 2007-11-01 2014-12-09 Infineon Technologies Ag Method and system for transferring information to a device
US8627079B2 (en) 2007-11-01 2014-01-07 Infineon Technologies Ag Method and system for controlling a device
US20100031026A1 (en) * 2007-11-01 2010-02-04 Infineon Technologies North America Corp. Method and system for transferring information to a device
US9026803B2 (en) 2009-11-30 2015-05-05 Hewlett-Packard Development Company, L.P. Computing entities, platforms and methods operable to perform operations selectively using different cryptographic algorithms
US9298438B2 (en) 2012-06-20 2016-03-29 Microsoft Technology Licensing, Llc Profiling application code to identify code portions for FPGA implementation
US8898480B2 (en) 2012-06-20 2014-11-25 Microsoft Corporation Managing use of a field programmable gate array with reprogammable cryptographic operations
US9230091B2 (en) * 2012-06-20 2016-01-05 Microsoft Technology Licensing, Llc Managing use of a field programmable gate array with isolated components
US9424019B2 (en) 2012-06-20 2016-08-23 Microsoft Technology Licensing, Llc Updating hardware libraries for use by applications on a computer system with an FPGA coprocessor
CN103413164B (zh) * 2013-07-10 2017-08-25 上海新储集成电路有限公司 一种在智能卡芯片内用嵌入式可编程逻辑门阵列实现数据加解密功能的方法
GB201513316D0 (en) 2015-07-29 2015-09-09 Flynn Thomas M P19-0 encoding engine
CN107256363B (zh) * 2017-06-13 2020-03-06 杭州华澜微电子股份有限公司 一种由加解密模块阵列组成的高速加解密装置
CN113591099A (zh) * 2021-06-18 2021-11-02 青岛本原微电子有限公司 一种fpga传输系统及其解密解压器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4185166A (en) * 1975-04-14 1980-01-22 Datotek, Inc. Multi-mode digital enciphering system
JPH05110558A (ja) 1991-10-18 1993-04-30 Toshiba Corp 暗号処理装置
JPH05233844A (ja) 1992-02-19 1993-09-10 Sharp Corp マイクロコンピュータ
GB2288519A (en) 1994-04-05 1995-10-18 Ibm Data encryption
JP3783800B2 (ja) 1996-08-09 2006-06-07 富士通株式会社 プログラマブルな論理素子／装置を用いた暗号化／復号化装置および方法
US6708273B1 (en) * 1997-09-16 2004-03-16 Safenet, Inc. Apparatus and method for implementing IPSEC transforms within an integrated circuit
JP4556252B2 (ja) 1998-05-29 2010-10-06 株式会社日立製作所 暗号変換装置、復号変換装置、暗号通信装置および自動料金徴収システムに用いられるｉｃカード、車載機および路側機

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007228430A (ja) * 2006-02-24 2007-09-06 Tops Systems:Kk 暗号化無線セキュリティーシステム
JP2008259163A (ja) * 2007-04-04 2008-10-23 Cyberlink Corp ハードウェア駆動型プログラムを実行するためのシステムおよび方法

Also Published As

Publication number Publication date
US20010037457A1 (en) 2001-11-01
US6907126B2 (en) 2005-06-14

Similar Documents

Publication Publication Date Title
JP2001308843A (ja) 暗号復号化装置
KR101725847B1 (ko) 키 복원 공격들을 좌절시키기 위한 대책으로서 송신기-수신기 페어링을 위한 마스터 키 암호화 기능들
TWI399663B (zh) 密碼系統及密碼方法
US8995652B1 (en) Streaming one time pad cipher using rotating ports for data encryption
JP2001251287A (ja) ハードウエア保護内部秘匿鍵及び可変パスコードを利用する機密データ伝送方法
KR101991775B1 (ko) Fpga기반의 데이터 암복호화 방법
JPS63278438A (ja) 暗号手順非公開による暗号システム
KR20060110383A (ko) 네트워크 보안 프로세서의 다중모드 암호화 장치
JP2000059352A (ja) 暗号通信システム
US7606363B1 (en) System and method for context switching of a cryptographic engine
KR20060011999A (ko) Ｄｅｓ 알고리즘에 의거한 암호화 기법
JP2000092044A (ja) 通信システム
ES2300307T3 (es) Sistema y metodo de criptografia simetrica.
JP4287397B2 (ja) 暗号文生成装置、暗号文復号装置、暗号文生成プログラム及び暗号文復号プログラム
GB2541975A (en) Data protection device and data protection method thereof
JP4287398B2 (ja) 暗号化復号化システム、暗号文生成プログラム及び暗号文復号プログラム
JPH09149023A (ja) 情報通信処理装置および情報通信処理方法
JPH0777933A (ja) ネットワークデータ暗号化装置
JP4117095B2 (ja) 暗号方式
JPS63151136A (ja) 秘匿通信システム
JP7206869B2 (ja) 暗号化通信システム及び暗号化通信方法
KR19980067310A (ko) 도청이 불가능한 통신방법
JPH11234260A (ja) 暗号鍵更新システムおよび方法
JP2000261426A (ja) 暗号通信システム
JP2000125360A (ja) 移動通信ダイナミックセキュアグルーピング通信方式

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040629