JP2001308277A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2001308277A
JP2001308277A JP2000124139A JP2000124139A JP2001308277A JP 2001308277 A JP2001308277 A JP 2001308277A JP 2000124139 A JP2000124139 A JP 2000124139A JP 2000124139 A JP2000124139 A JP 2000124139A JP 2001308277 A JP2001308277 A JP 2001308277A
Authority
JP
Japan
Prior art keywords
terminal
terminal pads
terminal pad
inspection
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000124139A
Other languages
Japanese (ja)
Inventor
Futoshi Umagoe
太 馬越
Fuminori Tanemura
文法 種村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000124139A priority Critical patent/JP2001308277A/en
Publication of JP2001308277A publication Critical patent/JP2001308277A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To shorten a time required to inspect insulation of terminal pads only by completing one procedure for checking the insulation between terminal pads. SOLUTION: Internal circuits 10, 20, 30, 40 that can make each external connection-use terminal a high impedance condition are provided and the terminal pads 11, 21, 31, 41 that are aligned and arranged by connecting to the external connection-use terminals of the internal circuits 10, 20, 30, 40 are provided. In addition, besides the terminal pads 11, 21, 31, 41, the terminal pads 1, 2 for inspection are provided, switching circuits 10, 30 wherein one ends are connected to the terminal pad 1 for inspection and the other ends are connected to the terminal pads 11, 31 are provided, and the switching circuits 20, 40 that one ends are connected to the terminal pad 2 for inspection and the other ends are connected to the terminal pads 21, 41 are provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶ドライバ集積
回路等、多数の外部端子を有する半導体装置に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a large number of external terminals, such as a liquid crystal driver integrated circuit.

【0002】[0002]

【従来の技術】図3は、従来の半導体装置の構成を示す
概略図である。図3において、11は半導体装置の端子
パッド、10は端子パッド11に外部接続用端子13が
接続された内部回路、21は端子パッド11に隣接した
別ノードの端子パッド、20は端子パッド21に外部接
続用端子23が接続された内部回路、31は端子パッド
21に隣接した別ノードの半導体装置の端子パッド、3
0は端子パッド31に外部接続用端子33が接続された
内部回路、41は端子パッド31に隣接した別ノードの
端子パッド、40は端子パッド41に外部接続用端子4
3が接続された内部回路である。
2. Description of the Related Art FIG. 3 is a schematic diagram showing a configuration of a conventional semiconductor device. 3, reference numeral 11 denotes a terminal pad of the semiconductor device, 10 denotes an internal circuit in which the external connection terminal 13 is connected to the terminal pad 11, 21 denotes a terminal pad of another node adjacent to the terminal pad 11, and 20 denotes a terminal pad 21. An internal circuit to which the external connection terminal 23 is connected; 31 is a terminal pad of a semiconductor device of another node adjacent to the terminal pad 21;
0 is an internal circuit in which the external connection terminal 33 is connected to the terminal pad 31, 41 is a terminal pad of another node adjacent to the terminal pad 31, 40 is an external connection terminal 4
Reference numeral 3 denotes a connected internal circuit.

【0003】3は1個おきの内部回路10,30に接続
されている制御信号線、4は上記とは異なる1個おきの
内部回路20,40に接続されている制御信号線であ
る。
[0005] Reference numeral 3 denotes a control signal line connected to every other internal circuit 10, 30, and reference numeral 4 denotes a control signal line connected to every other internal circuit 20, 40 which is different from the above.

【0004】以下、上記と同じ構成が繰り返し配置され
る。なお、図3では、同じ構成が2回繰り返されたもの
が示されている。以下に説明する図1および図2につい
ても同様である。
Hereinafter, the same configuration as described above is repeatedly arranged. FIG. 3 shows the same configuration repeated twice. The same applies to FIGS. 1 and 2 described below.

【0005】以上のように構成された半導体装置の動作
と検査の手順について以下に説明する。
The operation and inspection procedure of the semiconductor device configured as described above will be described below.

【0006】上記の半導体装置において、第1の状態
は、制御信号線3,4上の制御信号をそれぞれ特定の論
理状態、例えば“H”にしたときに得られる。このと
き、内部回路10,30は外部接続用端子13,33か
ら端子パッド11,31へ内部の電位または信号をそれ
ぞれ伝達する状態となり、同じく内部回路20,40は
外部接続用端子23,43から端子パッド21,41へ
内部の電位または信号を伝達する状態となる。
In the above-described semiconductor device, the first state is obtained when the control signals on the control signal lines 3 and 4 are set to specific logic states, for example, "H". At this time, the internal circuits 10 and 30 are in a state of transmitting an internal potential or a signal from the external connection terminals 13 and 33 to the terminal pads 11 and 31, respectively, and the internal circuits 20 and 40 are similarly transmitted from the external connection terminals 23 and 43. The internal potential or signal is transmitted to the terminal pads 21 and 41.

【0007】つぎに、第2の状態は、制御信号線3,4
上の制御信号をそれぞれ第1の状態とは逆の論理状態、
例えば“L”にしたときに得られる。このとき、内部回
路10,30は外部接続用端子13,33から端子パッ
ド11,31へはそれぞれ内部の電位または信号を伝達
しない高出力インピーダンス状態となり、内部回路2
0,40は外部接続用端子23,43から端子パッド2
1,41へはそれぞれ内部の電位または信号を伝達しな
い高出力インピーダンス状態となる。
Next, the second state is the control signal lines 3 and 4
Each of the above control signals has a logic state opposite to the first state,
For example, it is obtained when "L" is set. At this time, the internal circuits 10 and 30 enter a high output impedance state in which internal potentials or signals are not transmitted from the external connection terminals 13 and 33 to the terminal pads 11 and 31, respectively.
0 and 40 are the terminal pads 2 from the external connection terminals 23 and 43.
1 and 41 are in a high output impedance state in which no internal potential or signal is transmitted.

【0008】したがって、第2の状態では、端子パッド
11,21,31,41は、ともに高インピーダンス状
態となり、外部から直接端子パッド11,21,31,
41に電位または信号を与えることができる。すなわ
ち、直接端子パッド11,21,31,41に電位また
は信号を与えても、内部回路10,20,30,40へ
はその電位または信号が影響を与えない。
Accordingly, in the second state, the terminal pads 11, 21, 31, and 41 are all in a high impedance state, and directly from the outside, the terminal pads 11, 21, 31,.
A potential or signal can be given to 41. That is, even if a potential or a signal is directly applied to the terminal pads 11, 21, 31, and 41, the potential or the signal does not affect the internal circuits 10, 20, 30, and 40.

【0009】つぎに、端子パッド11,21,31,4
1の互いに隣接したもの同士の絶縁を確認する検査の手
順を説明する。まず、制御信号3,4をともに例えば
“L”にすることにより、端子パッド11,21をとも
に高インピーダンスの状態に設定する。つぎに、検査装
置(図示せず)側より接地電位を端子パッド21に与
え、端子パッド11には接地電位と異なる電位を与える
電源と電流計とを直列に接続し、この状態で電流計を基
に電流値を計測する。端子パッド11,21の間が絶縁
されていない場合に電流が検知される。
Next, terminal pads 11, 21, 31, 4
An inspection procedure for confirming insulation between adjacent ones will be described. First, by setting both the control signals 3 and 4 to "L", for example, the terminal pads 11 and 21 are both set to a high impedance state. Next, a ground potential is applied to the terminal pad 21 from the inspection device (not shown) side, and a power supply and an ammeter that provide a potential different from the ground potential are connected in series to the terminal pad 11. Measure the current value based on this. A current is detected when the terminal pads 11 and 21 are not insulated.

【0010】つぎに、端子11,21に代えて、検査装
置(図示せず)側より接地電位を端子パッド31に与
え、端子パッド21には接地電位と異なる電位を与える
電源と電流計とを直列に接続し、この状態で電流計を基
に電流値を計測する。端子パッド21,31の間が絶縁
されていない場合に電流が検知される。
Next, instead of the terminals 11 and 21, a ground potential is applied to the terminal pad 31 from an inspection device (not shown), and a power supply and an ammeter for applying a potential different from the ground potential to the terminal pad 21 are provided. They are connected in series, and the current value is measured based on the ammeter in this state. A current is detected when the terminal pads 21 and 31 are not insulated.

【0011】つぎに、端子21,31に代えて、検査装
置(図示せず)側より接地電位を端子パッド41に与
え、端子パッド31には接地電位と異なる電位を与える
電源と電流計とを直列に接続し、この状態で電流計を基
に電流値を計測する。端子パッド31,41の間が絶縁
されていない場合に電流が検知される。
Next, instead of the terminals 21 and 31, a ground potential is applied to the terminal pad 41 from an inspection device (not shown) side, and a power supply and an ammeter for applying a potential different from the ground potential to the terminal pad 31 are provided. They are connected in series, and the current value is measured based on the ammeter in this state. A current is detected when the terminal pads 31 and 41 are not insulated.

【0012】端子パッドがN個ある場合は、上記手順を
N−1回繰り返すことで、すべての端子パッドにおける
隣接2端子間の絶縁の検査が完了する。
When there are N terminal pads, the above procedure is repeated N-1 times, thereby completing the inspection of insulation between adjacent two terminals in all terminal pads.

【0013】[0013]

【発明が解決しようとする課題】上記した従来の構成で
は、隣接した2個の端子パッド間の絶縁の検査を実施す
るために接地電位を印加する端子パッドと、接地電位と
は異なる電位を与える電源と電流計とを直列に接続して
電流値を計測する端子パッドとを1回の計測ごとに切り
替えて計測する必要があるため、端子パッドがN個ある
場合は、同じ手順をN−1回繰り返す必要があり、端子
パッド数に比例して検査に要する時間が増大するという
課題があった。
In the above-described conventional configuration, a terminal pad for applying a ground potential for performing an insulation test between two adjacent terminal pads and a potential different from the ground potential are applied. Since it is necessary to switch the terminal pad for measuring the current value by connecting the power supply and the ammeter in series for each measurement, the same procedure is performed when there are N terminal pads. There is a problem that the time required for the inspection increases in proportion to the number of terminal pads.

【0014】本発明の目的は、上記従来の課題を解決す
るもので、端子パッド間の絶縁を検査する手順が1回限
りで完了し、端子パッドの絶縁検査に要する時間を短縮
することができる半導体装置を提供することである。
An object of the present invention is to solve the above-mentioned conventional problems, and the procedure for inspecting the insulation between the terminal pads is completed only once, and the time required for the insulation inspection of the terminal pads can be reduced. It is to provide a semiconductor device.

【0015】[0015]

【課題を解決するための手段】この目的を達成するため
に、本発明の請求項1記載の半導体装置は、外部接続用
端子を各々高インピーダンス状態にすることが可能な内
部回路群と、内部回路群の外部接続用端子に接続されて
整列配置された端子パッド群と、端子パッド群とは別に
設けられた一対の検査用端子パッドと、一対の検査用端
子パッドの一方に一端が接続され、端子パッド群のうち
1個おきの端子パッドに他端が接続された第1のスイッ
チ回路群と、一対の検査用端子パッドの他方に一端が接
続され、端子パッド群のうち第1のスイッチ回路群に接
続された端子パッド以外の1個おきの端子パッドに他端
が接続された第2のスイッチ回路群とを備えている。
In order to achieve this object, a semiconductor device according to a first aspect of the present invention comprises: an internal circuit group capable of setting external connection terminals to a high impedance state; A terminal pad group connected to the external connection terminals of the circuit group and aligned, a pair of inspection terminal pads provided separately from the terminal pad group, and one end connected to one of the pair of inspection terminal pads. A first switch circuit group having the other end connected to every other terminal pad in the terminal pad group, and a first switch circuit having one end connected to the other of the pair of inspection terminal pads. A second switch circuit group having the other end connected to every other terminal pad other than the terminal pad connected to the circuit group.

【0016】この構成によれば、内部回路群の各外部接
続用端子を各々高インピーダンス状態にし、かつ第1お
よび第2のスイッチ回路群を導通状態にし、一対の検査
用端子パッドの一方を接地し、他方に接地電位とは異な
る電源と電流計とを直列に接続することにより、端子パ
ッド群のうちの隣接した2個の端子パッド間が一つでも
導通しておれば、電流計で電流が検知されることにな
る。すなわち、端子パッド群のうちのすべての隣接した
2個の端子パッド間の絶縁を検査する手順が1回限りで
完了することになり、その結果、端子パッドの絶縁検査
に要する時間を短縮することができる。
According to this configuration, each of the external connection terminals of the internal circuit group is set to a high impedance state, the first and second switch circuit groups are set to a conductive state, and one of the pair of inspection terminal pads is grounded. On the other hand, by connecting a power supply different from the ground potential and an ammeter in series, if at least one of two adjacent terminal pads of the terminal pad group is electrically connected, the ammeter measures the current. Will be detected. That is, the procedure of inspecting the insulation between all two adjacent terminal pads in the terminal pad group is completed only once, and as a result, the time required for the insulation inspection of the terminal pads is reduced. Can be.

【0017】また、本発明の請求項2記載の半導体装置
は、請求項1記載の半導体装置において、一対の検査用
端子パッドを一対の電源用端子パッドで兼用したことを
特徴とする。
According to a second aspect of the present invention, there is provided the semiconductor device according to the first aspect, wherein the pair of inspection terminal pads is also used as the pair of power supply terminal pads.

【0018】この構成によれば、一対の検査用端子パッ
ドを一対の電源用端子パッドで兼用したので、絶縁検査
用の一対の検査用端子パッドを別途設ける必要がなくな
り、半導体装置における端子パッド数を少なくとも2個
は削減できる。また、一対の電源用端子パッド間のリー
ク電流と端子パッド間の絶縁も合わせて検査することが
できる。
According to this configuration, since the pair of inspection terminal pads is also used as the pair of power supply terminal pads, there is no need to separately provide a pair of inspection terminal pads for insulation inspection, and the number of terminal pads in the semiconductor device is reduced. Can be reduced by at least two. In addition, the leakage current between the pair of power supply terminal pads and the insulation between the terminal pads can be inspected together.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0020】図1は、本発明の実施の形態の半導体装置
の構成を示す概略図である。図1において、11は半導
体装置の端子パッド、10は端子パッド11に外部接続
用端子13が接続された内部回路、21は端子パッド1
1に隣接した別ノードの端子パッド、20は端子パッド
21に外部接続用端子23が接続された内部回路、31
は端子パッド21に隣接した別ノードの半導体装置の端
子パッド、30は端子パッド31に外部接続用端子33
が接続された内部回路、41は端子パッド31に隣接し
た別ノードの端子パッド、40は端子パッド41に外部
接続用端子43が接続された内部回路である。
FIG. 1 is a schematic diagram showing a configuration of a semiconductor device according to an embodiment of the present invention. 1, reference numeral 11 denotes a terminal pad of a semiconductor device, 10 denotes an internal circuit in which an external connection terminal 13 is connected to the terminal pad 11, and 21 denotes a terminal pad.
1, a terminal pad of another node adjacent to 1; 20, an internal circuit in which a terminal pad 21 is connected to an external connection terminal 23;
Is a terminal pad of a semiconductor device of another node adjacent to the terminal pad 21;
Is an internal circuit connected to the terminal pad 31, a terminal pad of another node adjacent to the terminal pad 31, and 40 is an internal circuit in which the terminal pad 41 is connected to an external connection terminal 43.

【0021】3は1個おきの内部回路10,30に接続
されている制御信号線、4は上記とは異なる1個おきの
内部回路20,40に接続されている制御信号線であ
る。これらは、従来例と同じ構成である。
Reference numeral 3 denotes a control signal line connected to every other internal circuit 10, 30, and reference numeral 4 denotes a control signal line connected to every other internal circuit 20, 40 different from the above. These have the same configuration as the conventional example.

【0022】1は端子パッド11,21,31,41と
は別に設けられた半導体装置の検査用端子パッド、2は
検査用端子パッド1および端子パッド11,21,3
1,41とは別に設けられた半導体装置の検査用端子パ
ッドである。12は一端が検査用端子パッド1に接続さ
れ他端が端子パッド11に接続されたスイッチ回路、2
2は一端が検査用端子パッド2に接続され他端が端子パ
ッド21に接続されたスイッチ回路、32は一端が検査
用端子パッド1に接続され他端が端子パッド31に接続
されたスイッチ回路、42は一端が検査用端子パッド2
に接続され他端が端子パッド41に接続されたスイッチ
回路である。
Reference numeral 1 denotes a terminal pad for inspection of a semiconductor device provided separately from the terminal pads 11, 21, 31, and 41. Reference numeral 2 denotes a terminal pad 1 for inspection and terminal pads 11, 21, and 3.
Inspection terminal pads of the semiconductor device provided separately from 1 and 41. A switch circuit 12 has one end connected to the inspection terminal pad 1 and the other end connected to the terminal pad 11.
2 is a switch circuit having one end connected to the test terminal pad 2 and the other end connected to the terminal pad 21; 32 is a switch circuit having one end connected to the test terminal pad 1 and the other end connected to the terminal pad 31; 42 is an inspection terminal pad 2 at one end.
And the other end is connected to the terminal pad 41.

【0023】ここで、内部回路10,20,30,40
は外部接続用端子を各々高インピーダンス状態にするこ
とが可能な内部回路群を構成する。端子パッド11,2
1,31,41は内部回路群の外部接続用端子に接続さ
れて整列配置された端子パッド群を構成する。スイッチ
回路10,30は一対の検査用端子パッドの一方に一端
が接続され、端子パッド群のうち1個おきの端子パッド
に他端が接続された第1のスイッチ回路群を構成する。
スイッチ20,40は一対の検査用端子パッドの他方に
一端が接続され、端子パッド群のうち第1のスイッチ回
路群に接続された端子パッド以外の1個おきの端子パッ
ドに他端が接続された第2のスイッチ回路群を構成す
る。
Here, the internal circuits 10, 20, 30, 40
Constitute an internal circuit group capable of setting each of the external connection terminals to a high impedance state. Terminal pads 11, 2
1, 31, and 41 are connected to the external connection terminals of the internal circuit group to constitute a group of terminal pads arranged and arranged. The switch circuits 10 and 30 constitute a first switch circuit group in which one end is connected to one of a pair of inspection terminal pads and the other end is connected to every other terminal pad in the terminal pad group.
The switches 20 and 40 have one end connected to the other of the pair of inspection terminal pads, and the other end connected to every other terminal pad of the terminal pad group other than the terminal pad connected to the first switch circuit group. To form a second switch circuit group.

【0024】以下、上記と同じ構成が繰り返し配置され
る。
Hereinafter, the same configuration as described above is repeatedly arranged.

【0025】以上のように構成された半導体装置の動作
と検査の手順について以下説明する。
The operation and inspection procedure of the semiconductor device having the above-described configuration will be described below.

【0026】上記の半導体装置において、第1の状態
は、制御信号線3,4上の制御信号をそれぞれ特定の論
理状態、例えば“H”にし、かつスイッチ回路12,2
2,32,42をすべて遮断状態にしたときに得られ
る。このとき、内部回路10,30は外部接続用端子1
3,33から端子パッド11,31へ内部の電位または
信号をそれぞれ伝達する状態となり、同じく内部回路2
0,40は外部接続用端子23,42から端子パッド2
1,41へ内部の電位または信号を伝達する状態とな
る。
In the above-mentioned semiconductor device, the first state is that the control signals on the control signal lines 3 and 4 are set to specific logical states, for example, "H", respectively, and the switch circuits 12 and 2
It is obtained when all 2, 32, and 42 are in the cutoff state. At this time, the internal circuits 10 and 30 are connected to the external connection terminal 1.
3 and 33 to the terminal pads 11 and 31 to transmit internal potentials or signals, respectively.
0 and 40 are the terminal pads 2 from the external connection terminals 23 and 42.
1 and 41 are transmitted to the internal potential or signal.

【0027】このとき、スイッチ回路12,32が遮断
状態となっていることにより、端子パッド1からは、端
子パッド11,31へ電位または信号が伝達されない。
同じくスイッチ回路22,42が遮断状態となっている
ことにより、端子パッド2からは、端子パッド21,4
1へ電位または信号が伝達されない。
At this time, since the switch circuits 12 and 32 are in the cutoff state, no potential or signal is transmitted from the terminal pad 1 to the terminal pads 11 and 31.
Similarly, since the switch circuits 22 and 42 are in the cut-off state, the terminal pads 2 and 4
No potential or signal is transmitted to 1.

【0028】つぎに、第2の状態は、制御信号線3,4
上の制御信号をそれぞれ第1の状態とは逆の論理状態、
例えば“L”にし、かつスイッチ回路12,22,3
2,42をすべて遮断状態にしたときに得られる。この
とき、内部回路10,30は外部接続用端子13,33
から端子パッド11,31へはそれぞれ内部の電位また
は信号を伝達しない高出力インピーダンス状態となり、
内部回路20,40は外部接続用端子23,43から端
子パッド21,41へはそれぞれ内部の電位または信号
を伝達しない高出力インピーダンス状態となる。
Next, the second state is the control signal lines 3 and 4
Each of the above control signals has a logic state opposite to the first state,
For example, it is set to "L" and the switch circuits 12, 22, 3
It is obtained when all the switches 2, 42 are in the cutoff state. At this time, the internal circuits 10, 30 are connected to the external connection terminals 13, 33.
From the terminal pads 11 and 31 to a high output impedance state in which no internal potential or signal is transmitted, respectively.
The internal circuits 20 and 40 enter a high output impedance state in which no internal potential or signal is transmitted from the external connection terminals 23 and 43 to the terminal pads 21 and 41, respectively.

【0029】このとき、スイッチ回路12,32が遮断
状態となっていることにより、端子パッド1からは、端
子パッド11,31へ電位または信号が伝達されない。
同じくスイッチ回路22,42が遮断状態となっている
ことにより、端子パッド2からは、端子パッド21,4
1へ電位または信号が伝達されない。
At this time, since the switch circuits 12 and 32 are in the cut-off state, no potential or signal is transmitted from the terminal pad 1 to the terminal pads 11 and 31.
Similarly, since the switch circuits 22 and 42 are in the cut-off state, the terminal pads 2 and 4
No potential or signal is transmitted to 1.

【0030】したがって、第2の状態では、端子パッド
11,21,31,41は、ともに高インピーダンス状
態となり、外部から直接端子パッド11,21,31,
41に電位または信号を与えることができる。すなわ
ち、直接端子パッド11,21,31,41に電位また
は信号を与えても、内部回路10,20,30,40へ
はその電位または信号が影響を与えない。
Therefore, in the second state, the terminal pads 11, 21, 31, and 41 are all in a high impedance state, so that the terminal pads 11, 21, 31, and
A potential or signal can be given to 41. That is, even if a potential or a signal is directly applied to the terminal pads 11, 21, 31, and 41, the potential or the signal does not affect the internal circuits 10, 20, 30, and 40.

【0031】つぎに、第3の状態は、制御信号線3,4
上の制御信号をそれぞれ第1の状態とは逆の論理状態、
例えば“L”にし、かつスイッチ回路12,22,3
2,42をすべて導通状態にしたときに得られる。この
とき、端子パッド1が端子パッド11,31と導通する
状態になり、端子パッド2が端子パッド21,41と導
通する状態になり、端子パッド間の絶縁の検査のために
外部から端子パッド1,2に電位を与えることができる
状態となる。
Next, the third state is the control signal lines 3 and 4
Each of the above control signals has a logic state opposite to the first state,
For example, it is set to "L" and the switch circuits 12, 22, 3
It is obtained when all of the elements 2, 42 are made conductive. At this time, the terminal pad 1 is in a state of conduction with the terminal pads 11 and 31, the terminal pad 2 is in a state of conduction with the terminal pads 21 and 41, and the terminal pad 1 is externally inspected for insulation between the terminal pads. , 2 can be given a potential.

【0032】つぎに、端子パッド11,21,31,4
1の互いに隣接したもの同士の絶縁を確認する検査の手
順を説明する。まず、制御信号3,4をともに例えば
“L”にするとともに、スイッチ回路12,22,3
2,42をすべて導通状態にすることにより、上記した
第3の状態にする。
Next, the terminal pads 11, 21, 31, 4
An inspection procedure for confirming insulation between adjacent ones will be described. First, both the control signals 3 and 4 are set to “L”, for example, and the switch circuits 12, 22, 3
The third state is established by bringing all of the elements 2 and 42 into conduction.

【0033】つぎに、検査装置(図示せず)側より接地
電位を例えば端子パッド1に与え、端子パッド2には接
地電位と異なる電位を与える電源と電流計を直列に接続
して、電流値を計測する。これによって、1回の計測で
すべての端子パッド11,21,31,41のうちの隣
接した2個の端子パッド間の絶縁を確認することができ
る。もし、絶縁されていない端子パッドがあれば、電流
が検知される。
Next, a ground potential is applied to, for example, the terminal pad 1 from an inspection apparatus (not shown) side, and a power supply and an ammeter for providing a potential different from the ground potential are connected in series to the terminal pad 2 so that the current value is Is measured. Thus, insulation between two adjacent terminal pads among all the terminal pads 11, 21, 31, and 41 can be confirmed by one measurement. If there is a terminal pad that is not insulated, current is detected.

【0034】以上のように、本実施の形態によれば、上
記図1の構成が繰り返された構成においても、上記の検
査手順で、すべての端子パッド11,21,31,41
間の絶縁を検査する手順が1回限りで完了し、端子パッ
ド数の増大による検査時間の増大はない。
As described above, according to the present embodiment, even in a configuration in which the configuration of FIG. 1 is repeated, all the terminal pads 11, 21, 31, 41 in the inspection procedure described above.
The procedure for inspecting the insulation between them is completed only once, and there is no increase in inspection time due to an increase in the number of terminal pads.

【0035】すなわち、内部回路10,20,30,4
0の各外部接続用端子13,23,33,43を各々高
インピーダンス状態にし、かつスイッチ回路12,2
2,32,42を導通状態にし、検査用端子パッド1を
接地し、検査用端子パッド2に接地電位とは異なる電源
と電流計とを直列に接続することにより、端子パッド1
1,21,31,41のうちの隣接した2個の端子パッ
ド間が一つでも導通しておれば、電流計で電流が検知さ
れることになる。すなわち、端子パッド11,21,3
1,41のうちのすべての隣接した2個の端子パッド間
の絶縁を検査する手順が1回限りで完了することにな
り、その結果、端子パッド11,21,31,41の絶
縁検査に要する時間を短縮することができる。
That is, the internal circuits 10, 20, 30, 4
0 each of the external connection terminals 13, 23, 33, 43 is set to a high impedance state, and the switch circuits 12, 2
2, 32, and 42 are made conductive, the inspection terminal pad 1 is grounded, and a power supply having a different ground potential and an ammeter are connected in series to the inspection terminal pad 2 so that the terminal pad 1 is electrically connected.
If at least one of the two terminal pads adjacent to one of the terminals 1, 21, 31, and 41 is conductive, a current is detected by the ammeter. That is, the terminal pads 11, 21, 3
The procedure for inspecting the insulation between all two adjacent terminal pads out of all the terminal pads 1, 41 is completed only once, and as a result, the insulation inspection of the terminal pads 11, 21, 31, 41 is required. Time can be reduced.

【0036】なお、図2に示すように、端子パッド3と
端子パッド4をそれぞれ電源端子と接地端子に共用して
も良い(他の実施の形態)。この場合は、検査するため
に設ける端子パッドは少なくとも2個削減でき、さらに
電源端子間のリーク電流と端子間の絶縁を1度に検査で
きる。
As shown in FIG. 2, the terminal pad 3 and the terminal pad 4 may be commonly used as a power terminal and a ground terminal, respectively (other embodiments). In this case, the number of terminal pads provided for inspection can be reduced by at least two, and the leakage current between the power supply terminals and the insulation between the terminals can be inspected at once.

【0037】[0037]

【発明の効果】以上のように、本発明の請求項1記載の
半導体装置によれば、内部回路群の各外部接続用端子を
各々高インピーダンス状態にし、かつ第1および第2の
スイッチ回路群を導通状態にし、一対の検査用端子パッ
ドの一方を接地し、他方に接地電位とは異なる電源と電
流計とを直列に接続することにより、端子パッド群のう
ちのすべての隣接した2個の端子パッド間の絶縁を検査
する手順が1回限りで完了することになり、その結果、
端子パッドの絶縁検査に要する時間を短縮することがで
きる。
As described above, according to the semiconductor device of the first aspect of the present invention, each external connection terminal of the internal circuit group is set to a high impedance state, and the first and second switch circuit groups are set. To a conductive state, one of the pair of inspection terminal pads is grounded, and the other is connected in series to a power supply and an ammeter different from the ground potential, so that all adjacent two of the terminal pad group are connected. The procedure to inspect the insulation between terminal pads is completed only once, and as a result,
The time required for the insulation inspection of the terminal pads can be reduced.

【0038】また、請求項2記載の半導体装置によれ
ば、一対の検査用端子パッドを一対の電源用端子パッド
で兼用したので、絶縁検査用の一対の検査用端子パッド
を別に設ける必要がなくなり、半導体装置における端子
パッド数を少なくとも2個は削減できる。また、一対の
電源用端子パッド間のリーク電流と端子パッド間の絶縁
も合わせて検査することができる。
Further, according to the semiconductor device of the present invention, since the pair of inspection terminal pads are also used as the pair of power supply terminal pads, it is not necessary to separately provide a pair of inspection terminal pads for insulation inspection. The number of terminal pads in the semiconductor device can be reduced by at least two. In addition, the leakage current between the pair of power supply terminal pads and the insulation between the terminal pads can be inspected together.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の実施の形態の構成を示す
概略図である。
FIG. 1 is a schematic diagram showing a configuration of an embodiment of a semiconductor device of the present invention.

【図2】本発明の半導体装置の他の実施の形態の構成を
示す概略図である。
FIG. 2 is a schematic view showing a configuration of another embodiment of the semiconductor device of the present invention.

【図3】従来の半導体装置の構成を概略図である。FIG. 3 is a schematic diagram illustrating a configuration of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 検査用端子パッド 2 検査用端子パッド 3 制御信号線 4 制御信号線 10 内部回路 11 端子パッド 12 スイッチ回路 20 内部回路 21 端子パッド 22 スイッチ回路 30 内部回路 31 端子パッド 32 スイッチ回路 40 内部回路 41 端子パッド 42 スイッチ回路 REFERENCE SIGNS LIST 1 terminal pad for inspection 2 terminal pad for inspection 3 control signal line 4 control signal line 10 internal circuit 11 terminal pad 12 switch circuit 20 internal circuit 21 terminal pad 22 switch circuit 30 internal circuit 31 terminal pad 32 switch circuit 40 internal circuit 41 terminal Pad 42 switch circuit

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G003 AA07 AG09 AH04 2G014 AA01 AB21 AB59 2G032 AA01 AK11 AK15 5F038 BE05 BE09 DF11 DT04 DT12 EZ20 9A001 BB05 KK54 LL05  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2G003 AA07 AG09 AH04 2G014 AA01 AB21 AB59 2G032 AA01 AK11 AK15 5F038 BE05 BE09 DF11 DT04 DT12 EZ20 9A001 BB05 KK05 LL05

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 外部接続用端子を各々高インピーダンス
状態にすることが可能な内部回路群と、 前記内部回路群の各外部接続用端子に接続されて整列配
置された端子パッド群と、 前記端子パッド群とは別に設けられた一対の検査用端子
パッドと、 前記一対の検査用端子パッドの一方に一端が接続され、
前記端子パッド群のうち1個おきの端子パッドに他端が
接続された第1のスイッチ回路群と、 前記一対の検査用端子パッドの他方に一端が接続され、
前記端子パッド群のうち前記第1のスイッチ回路群に接
続された端子パッド以外の1個おきの端子パッドに他端
が接続された第2のスイッチ回路群とを備えた半導体装
置。
1. An internal circuit group capable of setting an external connection terminal to a high impedance state, a terminal pad group connected to each external connection terminal of the internal circuit group and aligned, and the terminal A pair of inspection terminal pads provided separately from the pad group, one end is connected to one of the pair of inspection terminal pads,
A first switch circuit group having the other end connected to every other terminal pad of the terminal pad group, and one end connected to the other of the pair of inspection terminal pads;
And a second switch circuit group having the other end connected to every other terminal pad of the terminal pad group other than the terminal pad connected to the first switch circuit group.
【請求項2】 一対の検査用端子パッドを一対の電源用
端子パッドで兼用したことを特徴とする請求項1記載の
半導体装置。
2. The semiconductor device according to claim 1, wherein the pair of inspection terminal pads is also used as a pair of power supply terminal pads.
JP2000124139A 2000-04-25 2000-04-25 Semiconductor device Pending JP2001308277A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000124139A JP2001308277A (en) 2000-04-25 2000-04-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000124139A JP2001308277A (en) 2000-04-25 2000-04-25 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2001308277A true JP2001308277A (en) 2001-11-02

Family

ID=18634315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000124139A Pending JP2001308277A (en) 2000-04-25 2000-04-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2001308277A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886857B1 (en) * 2002-06-25 2009-03-05 후지쯔 마이크로일렉트로닉스 가부시키가이샤 Semiconductor device and test method for the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886857B1 (en) * 2002-06-25 2009-03-05 후지쯔 마이크로일렉트로닉스 가부시키가이샤 Semiconductor device and test method for the same

Similar Documents

Publication Publication Date Title
CN110910800B (en) Source driver
JP2000258494A (en) Semiconductor integrated device
JP2776549B2 (en) Semiconductor integrated circuit
US6833722B2 (en) Electronic circuit device with a short circuit switch using transistors and method of testing such a device
US7026822B1 (en) High voltage switching matrix for electrical safety compliance test equipment
JP2001308277A (en) Semiconductor device
JPH11190760A (en) Semiconductor test apparatus
JPH11326441A (en) Semiconductor testing device
US7622930B2 (en) Method for inspecting transmission line characteristic of a semiconductor device using signal reflection measurement
JPH0712940Y2 (en) IC test equipment
JP2818546B2 (en) Semiconductor integrated circuit
JP2004117247A (en) Prober interface device for semiconductor testing device and device interface system for semiconductor testing device
JPH0568103B2 (en)
JP3149925B2 (en) Circuit board probing method
JPH07245330A (en) Integrated circuit evaluating device
KR100352113B1 (en) calibration kit for testing a transistor
JP2563156Y2 (en) Probe board
JPH0637347Y2 (en) IC test scanner
JP3945641B2 (en) Semiconductor device
JPS6337268A (en) Tester of semiconductor device
JPH0682534A (en) Semiconductor integrated circuit device
JPH0322456A (en) Semiconductor device and inspecting method thereof
KR100327333B1 (en) Test Equipment for Testing Integrated Circuit Device Having a Plurality of Power Pins
JPH04208881A (en) Semiconductor integrated circuit
JPH04111334A (en) Semiconductor device