JP2001306109A - Programmable controller - Google Patents

Programmable controller

Info

Publication number
JP2001306109A
JP2001306109A JP2000122366A JP2000122366A JP2001306109A JP 2001306109 A JP2001306109 A JP 2001306109A JP 2000122366 A JP2000122366 A JP 2000122366A JP 2000122366 A JP2000122366 A JP 2000122366A JP 2001306109 A JP2001306109 A JP 2001306109A
Authority
JP
Japan
Prior art keywords
output
surge
circuit
output signal
programmable controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000122366A
Other languages
Japanese (ja)
Other versions
JP4220651B2 (en
Inventor
Ryoichi Uchiyama
良一 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000122366A priority Critical patent/JP4220651B2/en
Publication of JP2001306109A publication Critical patent/JP2001306109A/en
Application granted granted Critical
Publication of JP4220651B2 publication Critical patent/JP4220651B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress a surge and, at the same time, minimize delay in response time, which is the most important for users of a programmable controller, thus providing a balanced surge suppression. SOLUTION: The programmable controller is provided with a plurality of delay circuits with different CR constants which make speed of voltage change given to a gate of a driving element to drive a load variable, detects the surge level and, when the surge level is lower than a predetermined value, selects, for connection, the delay circuit which has the CR constant with the least delay of output signal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は大きなサージを発生
する誘導負荷を駆動するのに適したプログラマブルコン
トローラに関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a programmable controller suitable for driving an inductive load that generates a large surge.

【0002】[0002]

【従来の技術】従来方式について、図1、図2により以
下説明する。図1にプログラマブルコントローラの出力
回路の回路構成例及び出力回路に例えば電磁弁などの誘
導負荷を接続した例を示す。演算制御部(図示せず)か
らのプログラムコントローラが制御対象を制御するため
の出力信号1が出力信号を絶縁して外部へ伝えるフォト
カプラ2に与えられる。フォトカプラ2からの出力信号
はこれを電流増幅し、外部の負荷をON/OFF駆動す
るトランジスタ3に与えられる。トランジスタ3は外部
の負荷を駆動する。外部では駆動しようとする誘導負荷
4とこの誘導負荷4を動かすための電源5が接続されて
いる。
2. Description of the Related Art A conventional system will be described below with reference to FIGS. FIG. 1 shows a circuit configuration example of an output circuit of a programmable controller and an example in which an inductive load such as a solenoid valve is connected to the output circuit. An output signal 1 for controlling a control target by a program controller from an arithmetic control unit (not shown) is applied to a photocoupler 2 which insulates the output signal and transmits the output signal to the outside. The output signal from the photocoupler 2 is amplified by a current and supplied to a transistor 3 for driving an external load ON / OFF. Transistor 3 drives an external load. Outside, an inductive load 4 to be driven and a power supply 5 for moving the inductive load 4 are connected.

【0003】図2に演算制御部からの出力信号1の波形
Aと誘導負荷をON/OFFする信号6の波形Bのそれ
ぞれのタイムチャートを示す。図示のように、信号1が
OFFからONに変化するときは、誘導負荷はOFFか
らONに特段の波形の乱れなく動作するが、信号1がO
NからOFFに変化する時は、誘導負荷が接続されてい
る場合では逆起電力が発生し、大きなサージ7を発生す
る。これは誘導負荷のインダクタンスが大きければ大き
い程サージは大きく、且つノイズが大きいものとなる。
FIG. 2 shows a time chart of a waveform A of an output signal 1 from the arithmetic control unit and a waveform B of a signal 6 for turning on / off an inductive load. As shown in the figure, when the signal 1 changes from OFF to ON, the inductive load operates from OFF to ON without any particular disturbance of the waveform.
When changing from N to OFF, when an inductive load is connected, back electromotive force is generated, and a large surge 7 is generated. This means that the greater the inductance of the inductive load, the greater the surge and the greater the noise.

【0004】このサージに起因するノイズは、出力回路
の出力端子よりプログラマブルコントローラの内部に入
り込み、プログラマブルコントローラの内部の制御回路
が最悪の場合には誤動作に至ってしまう。このとき、フ
ォトカプラ2によりノイズは低減されるが十分ではな
い。さらに、このノイズは外部へ出るか、負荷の電源5
に入るかして悪影響をもたらす。
[0004] Noise caused by this surge enters the inside of the programmable controller from the output terminal of the output circuit, and if the control circuit inside the programmable controller is in the worst case, it may malfunction. At this time, noise is reduced by the photocoupler 2, but is not sufficient. In addition, this noise is output to the outside or the power supply 5 of the load.
Entering or causing adverse effects.

【0005】この対処として、従来では、誘導負荷4に
並列にコンデンサと抵抗器が直列に構成されたサージキ
ラー8を接続し、誘導負荷4から発生するサージを吸収
し、抑える方法、あるいは出力部の出力端子部にダイオ
ードを設け、ここでサージをカットする方法が知られて
いる。
As a countermeasure against this, conventionally, a surge killer 8 having a capacitor and a resistor connected in series is connected in parallel with the inductive load 4 to absorb and suppress the surge generated from the inductive load 4, or to provide a method for controlling the output section. There is known a method in which a diode is provided in an output terminal portion and surge is cut here.

【0006】しかし、誘導負荷のインダクタンスが大き
くなるにつれて、サージレベルやエネルギーが大きくな
り、従来の方法ではサージの吸収やカットには限界があ
るため、大きい誘導負荷に対しては、コントローラ内部
への侵入を抑えきれず、誤動作の可能性がある。
However, as the inductance of the inductive load increases, the surge level and the energy increase, and the absorption and cutoff of the surge are limited in the conventional method. Intrusion cannot be suppressed and there is a possibility of malfunction.

【0007】更に、特開平6−291631号公報に記
載のように駆動素子のゲートに選択的に抵抗を入れ抵抗
値を変化させ、ゲート電圧の増加あるいは減少させる速
度を遅くして、ノイズ並びにサージ電圧を抑制する方法
がある。この方法ではサージ電圧を抑制する効果はある
が、信号の応答速度が遅くなると言う特性が付随する。
Further, as described in Japanese Patent Application Laid-Open No. 6-291631, a resistor is selectively inserted into the gate of the driving element to change the resistance value, and the speed at which the gate voltage is increased or decreased is reduced, so that noise and surge are reduced. There is a method of suppressing the voltage. Although this method has an effect of suppressing a surge voltage, it has a characteristic that the response speed of a signal is reduced.

【0008】[0008]

【発明が解決しようとする課題】従来のサージキラーの
挿入では、比較的大きな誘導負荷のON/OFF駆動に
伴い発生するサージを抑えきれず、その効果は十分では
ない。
In the conventional insertion of a surge killer, the surge generated due to ON / OFF driving of a relatively large inductive load cannot be suppressed, and its effect is not sufficient.

【0009】プログラマブルコントローラには種々の負
荷が接続され、それが誘導負荷である場合にもそのイン
ダクタンスの大きさはさまざまである。一方、サージが
抑制されればそれで良いものではなく、信号の応答速度
の遅れ(以下単に遅れという)が出来るだけ小さいこと
がプログラマブルコントローラのユーザにとって最も重
要なことである。先に述べた駆動素子に抵抗を接続しそ
れを変化させる方法では遅れとのバランスが考慮されて
いず、単にサージの低減について述べられている。更
に、プログラマブルコントローラのユーザの使用環境
や、装置のノイズ対策の度合いなどから、ユーザによっ
ては遅れを重視する場合もあるし、サージによるノイズ
を重視する場合もある。従来の技術では、このようなユ
ーザの設計思想を反映することが出来なかった。
Various loads are connected to the programmable controller, and even if the loads are inductive loads, the magnitude of the inductance varies. On the other hand, it is not sufficient if the surge is suppressed, and it is the most important for the user of the programmable controller that the delay of the signal response speed (hereinafter simply referred to as delay) is as small as possible. In the above-described method of connecting a resistor to a drive element and changing the resistance, the balance with delay is not taken into account, and only reduction of surge is described. Further, depending on the use environment of the user of the programmable controller, the degree of noise suppression of the device, and the like, depending on the user, delay may be emphasized, or noise due to surge may be emphasized. The conventional technology cannot reflect such a user's design concept.

【0010】従って、本発明の目的は、遅延とのバラン
スを考慮しながら誘導負荷から発生するサージを抑える
プログラマブルコントローラを提供することにある。
Accordingly, an object of the present invention is to provide a programmable controller that suppresses a surge generated from an inductive load while considering the balance with delay.

【0011】[0011]

【課題を解決するための手段】負荷を駆動する駆動素子
のゲートに与える電圧の変化速度を可変にする互いに値
の異なるCR定数を持つ回路を複数個備え、一方サージ
レベルを検出し、サージレベルがある値以下となる最も
遅れの小さいCR定数を持つ回路を選択し、接続する。
また、ユーザによりプログラマブルコントローラの制御
プログラムにあるCR定数を持つ回路を指定する情報を
組み込むことも出来る。
A plurality of circuits having different CR constants for varying the rate of change of the voltage applied to the gate of a driving element for driving a load are provided. The circuit having the smallest CR constant with a certain value or less is selected and connected.
Further, information for designating a circuit having a CR constant in a control program of the programmable controller by a user can be incorporated.

【0012】[0012]

【発明の実施の形態】図4により、本発明の原理を説明
する。従来では、図2に示すように、負荷がON→OF
Fに変化した時、サージ7が発生していた。これは誘導
負荷の逆起電力の原理で発生するもので、ON→OFF
の切り替わる速度が速いほど、サージレベルが大きくな
る。従って、このON→OFFの切り替わる速度をどん
どん遅くしてゆくと(図4の例ではAのSW−1 →
SW−4)、図4のBの波形に示すように、サージレベ
ルが小さくなる。
FIG. 4 illustrates the principle of the present invention. Conventionally, as shown in FIG.
When it changed to F, surge 7 was occurring. This is generated by the principle of the back electromotive force of the inductive load.
The higher the switching speed, the higher the surge level. Therefore, if the speed of switching from ON to OFF is gradually reduced (in the example of FIG. 4, SW-1 of A →→
SW-4), the surge level is reduced as shown by the waveform B in FIG.

【0013】本発明は、負荷で発生するサージレベルを
検出し、サージが図4のBのサージ検出レベル50以下
になるように、このSW−1〜SW−4を切替え、自動
的に調整するものである。なお、またユーザがユーザの
設計思想に基づいてプログラマブルコントローラの制御
プログラムによってSWの一つを指定することも可能で
ある。
The present invention detects the surge level generated in the load, and switches and automatically adjusts the switches SW-1 to SW-4 so that the surge is not more than the surge detection level 50 shown in FIG. 4B. Things. It is also possible for the user to designate one of the SWs by a control program of the programmable controller based on the design concept of the user.

【0014】この原理を応用した一実施例を以下に説明
する。図3に、本発明の実施例を示す。図で演算制御部
100は制御のための一般のプログラムと本実施例での
スイッチを指定するプログラムを含む制御プログラム
と、出力IC9と、詳細を後述するSWIC切り替え制
御部19とを有する。演算制御部100の演算結果21
を出力する時、この出力は出力IC9の出力ポート22
に出力される。この出力信号10は出力回路200に与
えられ、外部へと出力される。なお、図示していないが
プログラマブルコントローラは入力回路も備えており、
出力対象から得られる情報を合わせて制御プログラムで
演算を行なう。更に、入力回路からは上記の本実施例で
のスイッチの指定の入力も出来る。
An embodiment utilizing this principle will be described below. FIG. 3 shows an embodiment of the present invention. In the figure, the arithmetic control unit 100 includes a general program for control, a control program including a program for designating a switch in the present embodiment, an output IC 9, and a SWIC switching control unit 19 described in detail later. Calculation result 21 of calculation control unit 100
Is output to the output port 22 of the output IC 9
Is output to This output signal 10 is applied to output circuit 200 and output to the outside. Although not shown, the programmable controller also has an input circuit,
An operation is performed by the control program together with information obtained from the output target. Further, the designation of the switch in the present embodiment can be input from the input circuit.

【0015】次に、出力回路200について詳述する。
スイッチ機能内蔵IC12は出力IC9のポート22か
ら出力される演算出力である出力信号10を入力とし、
出力ICのポート23から与えられる制御信号に従っ
て、出力信号10を複数の(本実施例では4個の)端子
のいずれかにスイッチングする。4個は例であってより
精密な制御を望む場合は数を増やしても良い。これらの
端子はそれぞれ抵抗値の異なる4種類の抵抗器13(R
1〜R4、R1が最も抵抗値が低く、R4が最も抵抗値
が高い)の1つに接続される。抵抗器13の他端は共通
にコンデンサ15に接続されており、抵抗器13とコン
デンサ15で出力遅延回路が構成されている。FET1
4はコンデンサ15の電圧を電流に変換する働きをす
る。一方、出力信号10がOFFからONに切り替わる
ときは信号はダイオード11を通って抵抗値はほとんど
なく遅延時間なしでFET14に与えられるように構成
されている。FET14はさらにフォトカプラ2に接続
され、フォトカプラ2の出力は従来と同様に出力用トラ
ンジスタ3のゲートに与えられ、出力用トランジスタ3
により外部負荷4のON/OFFが制御される。
Next, the output circuit 200 will be described in detail.
The switch function built-in IC 12 receives the output signal 10 which is a calculation output output from the port 22 of the output IC 9 as an input,
The output signal 10 is switched to one of a plurality of (four in this embodiment) terminals according to a control signal provided from the port 23 of the output IC. Four is an example, and if more precise control is desired, the number may be increased. These terminals are connected to four types of resistors 13 (R
1 to R4 and R1 have the lowest resistance value, and R4 has the highest resistance value). The other end of the resistor 13 is commonly connected to a capacitor 15, and the resistor 13 and the capacitor 15 form an output delay circuit. FET1
Reference numeral 4 functions to convert the voltage of the capacitor 15 into a current. On the other hand, when the output signal 10 switches from OFF to ON, the signal passes through the diode 11 and has almost no resistance, and is supplied to the FET 14 with no delay time. The FET 14 is further connected to the photocoupler 2, and the output of the photocoupler 2 is applied to the gate of the output transistor 3 as in the prior art, and the output transistor 3
Controls ON / OFF of the external load 4.

【0016】本実施例ではサージ電圧がフォトカプラ2
4でモニタされ、コンデンサ25によりサージピークホ
ールド信号16が得られる。サージピークホールド信号
16は比較器17である電圧、すなわち、図4でのサー
ジ検出レベル50に当たる電圧と比較され、サージピー
クホールド信号16がサージ検出レベル50より高いと
き“1”、低いとき“0”となる比較器出力信号18が
出力される。比較器出力信号18はSWIC切り替え制
御部19に入力される。SWIC切り替え制御部19の
出力は出力IC9のポート23に与えられる。
In this embodiment, the surge voltage is
4 and the surge peak hold signal 16 is obtained by the capacitor 25. The surge peak hold signal 16 is compared with the voltage of the comparator 17, that is, the voltage corresponding to the surge detection level 50 in FIG. 4, and is “1” when the surge peak hold signal 16 is higher than the surge detection level 50 and “0” when the surge peak hold signal 16 is lower. Is output. The comparator output signal 18 is input to the SWIC switching control unit 19. The output of the SWIC switching controller 19 is provided to the port 23 of the output IC 9.

【0017】次に、出力信号10がONからOFFへ変
化した場合の動作を説明する。プログラマブルコントロ
ーラに負荷4を接続したときの初期の状態では、スイッ
チ機能内蔵IC12では出力信号1は抵抗値が最も低い
R1の端子にスイッチングされている。このときサージ
がどの程度大きいかは制御対象となる誘導負荷のインダ
クタンスの大きさによる。このときのサージレベルによ
って、前述の構成に従い、SWIC切り替え制御部19
に入力される比較器出力信号18の値が決まる。もし、
これが“0”であれば既に、サージレベルはサージ検出
レベル50より小さく悪影響を与えないレベルであると
されるから、スイッチ機能内蔵IC12でのそのスイッ
チング状態を維持させる。比較器出力信号の値が“1”
であればサージレベルはサージ検出レベル50を超えて
いることを示すから、SWIC切り替え制御部19は出
力IC9のポート23を通してスイッチ機能内蔵IC1
2に次に抵抗値の高いR2にスイッチングさせる。こう
することにより、出力信号10の変化の速度がより遅く
なるからサージレベルは下がる。以下同様にして、比較
器出力信号18の値が“0”となるまでスイッチ機能内
蔵IC12に、より高い抵抗値を持つ端子に切り替えさ
せる。この信号が“0”であることを検出した時点で、
スイッチ機能内蔵IC12での切替えは変更せず、固定
し、維持する。以上の動作で、負荷にて発生するサージ
が基準値以下になり、且つ出力信号の遅れは最小限にな
るように制御ができる。
Next, the operation when the output signal 10 changes from ON to OFF will be described. In the initial state when the load 4 is connected to the programmable controller, the output signal 1 is switched to the terminal R1 having the lowest resistance value in the IC 12 with a built-in switching function. At this time, how large the surge is depends on the inductance of the inductive load to be controlled. According to the surge level at this time, the SWIC switching control unit 19 according to the above-described configuration is used.
Is determined. if,
If this is "0", the surge level is already lower than the surge detection level 50 and has no adverse effect, so that the switching state of the IC 12 with built-in switch function is maintained. The value of the comparator output signal is "1"
If this is the case, it indicates that the surge level exceeds the surge detection level 50, and the SWIC switching control unit 19 sends the switch function built-in IC 1 through the port 23 of the output IC 9.
Then, switching is made to R2 having the second highest resistance value. In this way, the rate of change of the output signal 10 becomes slower, so that the surge level is reduced. In the same manner, the IC 12 with the switch function is caused to switch to a terminal having a higher resistance value until the value of the comparator output signal 18 becomes “0”. When detecting that this signal is “0”,
Switching by the switch function built-in IC 12 is not changed, but is fixed and maintained. With the above operation, control can be performed so that the surge generated in the load becomes equal to or less than the reference value and the delay of the output signal is minimized.

【0018】以上が自動制御によるサージレベルの制御
である。以下に、上記実施例と同じ出力信号の遅延回路
及びスイッチング回路を使った他の実施例を説明する。
The above is the control of the surge level by the automatic control. Hereinafter, another embodiment using the same output signal delay circuit and switching circuit as the above embodiment will be described.

【0019】ユーザによって、サージレベルを重視する
か、出力信号の切り替え速度を重視するかは異なる。サ
ージレベルを重視する場合には近くにノイズに弱い装置
がある環境で使用する場合やサージキラーなどを使って
いない場合などがある。また、出力信号の切り替え速度
を重視する場合は、即応性が厳しく求められる制御対象
装置を扱う場合や、ノイズ対策の必要性の少ない環境で
使用する場合などである。
The importance of the surge level or the importance of the switching speed of the output signal differs depending on the user. When importance is attached to the surge level, there are a case where the device is used in an environment where a device which is sensitive to noise is nearby and a case where a surge killer or the like is not used. Further, when importance is attached to the switching speed of the output signal, there are a case where a control target device which requires strict responsiveness is used and a case where the device is used in an environment where noise countermeasures are less necessary.

【0020】制御プログラムの中にスイッチ機能内蔵I
Cでのスイッチングをユーザが指定する部分を設ける。
これを符号20で表す。ここであるスイッチング(例え
ば、R2につながる端子2との接続)を指定するとこれ
が出力ICのポート23に与えられ指定されたスイッチ
ングがスイッチ機能内蔵IC12内で行なわれる。上記
実施例では2つのラダー回路で4つの端子を選択してい
るが、1つの端子に1つのラダー回路を対応させてもよ
い。ポート23では制御プログラムからのスイッチング
の指定がある場合はそれをSWIC切り替え制御部19
からの信号に優先させる。以上の実施例ではユーザの要
求に合致した出力信号の遅れと、サージレベルの大きさ
が実現出来る。
A switch function built-in I in the control program
A part for designating switching in C by a user is provided.
This is represented by reference numeral 20. Here, when a certain switching (for example, connection to the terminal 2 connected to R2) is specified, this is given to the port 23 of the output IC, and the specified switching is performed in the switch function built-in IC 12. In the above embodiment, four terminals are selected by two ladder circuits, but one terminal may correspond to one ladder circuit. In the port 23, when the switching is specified from the control program, the switching is specified by the SWIC switching control unit 19.
Give priority to the signal from In the above embodiment, it is possible to realize the delay of the output signal and the magnitude of the surge level which meet the user's request.

【0021】[0021]

【発明の効果】本発明によれば、適正な出力信号の遅れ
で、プログラマブルコントローラの出力に接続された誘
導負荷より発生するサージを抑えることの出来るプログ
ラマブルコントローラが実現できる。
According to the present invention, it is possible to realize a programmable controller capable of suppressing a surge generated from an inductive load connected to the output of the programmable controller with an appropriate delay of the output signal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来技術の構成例を示す図。FIG. 1 is a diagram showing a configuration example of a conventional technique.

【図2】従来技術回路のタイミングチャート。FIG. 2 is a timing chart of a conventional circuit.

【図3】本発明の実施の構成例を示す図。FIG. 3 is a diagram showing a configuration example of an embodiment of the present invention.

【図4】本発明のタイミングチャート。FIG. 4 is a timing chart of the present invention.

【符号の説明】[Explanation of symbols]

1. 出力信号 2. 絶縁素子(フォトカプラ) 3. 出力用トランジスタ 4. 誘導負荷 5. 負荷駆動用電源 6. 誘導負荷ON/OFF信号 7. サージ波形 8. サージキラー 9. 出力用IC 10. 出力IC出力信号 11. ダイオード 12. スイッチ機能内蔵IC 13. 抵抗器(R1〜R4) 14. FETトランジスタ 15. コンデンサ 16. サージピークホールド信号 17. 比較器(コンパレータIC) 18. 比較器出力信号 19. SWIC切替え制御部 20. 制御プログラム内、出力コイル 50.サージ検出基準レベル 1. Output signal 2. 2. Insulating element (photocoupler) 3. Output transistor Inductive load 5. Power supply for load drive 6. 6. Inductive load ON / OFF signal 7. Surge waveform Surge killer 9. Output IC 10. Output IC output signal 11. Diode 12. 12. IC with built-in switch function 13. Resistors (R1 to R4) FET transistor 15. Capacitor 16. Surge peak hold signal 17. 17. Comparator (comparator IC) Comparator output signal 19. SWIC switching control section 20. 50. Output coil in control program Surge detection reference level

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】制御対象となる装置を制御する出力信号を
発行する演算制御部と、前記出力信号を複数の端子の1
つにスイッチングするスイッチ回路と、前記端子にそれ
ぞれ接続され互いに値の異なる複数の前記出力信号の変
化速度を遅らせる素子を含む出力遅延回路と、前記出力
遅延回路の制御を受け前記制御対象となる装置の負荷を
制御する負荷制御回路と、サージをモニタしサージレベ
ルがある決められた範囲内かを判定する判定回路と、前
記判定回路の出力を受けサージレベルがある決められた
範囲に入るよう前記スイッチ回路のスイッチングの切り
替えを制御するスイッチ制御回路とを備えたことを特徴
とするプログラマブルコントローラ。
An arithmetic control unit for issuing an output signal for controlling a device to be controlled;
An output delay circuit including an element connected to the terminal, an element connected to the terminal for delaying a change speed of the plurality of output signals having different values, and a device to be controlled by the output delay circuit. A load control circuit for controlling the load, a determination circuit for monitoring the surge and determining whether the surge level is within a predetermined range, and receiving the output of the determination circuit so that the surge level falls within a predetermined range. And a switch control circuit for controlling switching of the switching of the switch circuit.
【請求項2】前記スイッチ制御回路は、前記スイッチ回
路をサージレベルが前記ある決められた範囲に入って、
且つ前記出力信号の変化速度をを最も少なく遅らせる端
子にスイッチングするよう制御することを特徴とする請
求項1記載のプログラマブルコントローラ。
2. The switch control circuit according to claim 1, wherein a surge level of the switch circuit falls within the predetermined range.
2. The programmable controller according to claim 1, wherein control is performed so as to switch to a terminal that minimizes a change speed of the output signal.
【請求項3】前記出力制御回路は一端が前記スイッチ回
路の前記端子のそれぞれに接続され他端がコンデンサに
接続された互いに抵抗値の異なる抵抗器を含むことを特
徴とする請求項1記載のプログラマブルコントローラ。
3. The output control circuit according to claim 1, wherein the output control circuit includes a resistor having one end connected to each of the terminals of the switch circuit and the other end connected to a capacitor and having different resistance values. Programmable controller.
【請求項4】制御対象となる装置を制御する出力信号を
発行する演算制御部と、前記出力信号を複数の端子の1
つにスイッチングするスイッチ回路と、前記端子にそれ
ぞれ接続され互いに値の異なる複数の前記出力信号の変
化速度を遅らせる素子を含む出力遅延回路と、前記出力
遅延回路の制御を受け前記制御対象となる装置の負荷を
制御する負荷制御回路と、前記演算制御部にあって前記
スイッチ回路の接続先の端子を指定する制御プログラム
を備えたことを特徴とするプログラマブルコントロー
ラ。
4. An operation control unit for issuing an output signal for controlling a device to be controlled, and an output control unit for transmitting the output signal to one of a plurality of terminals.
An output delay circuit including an element connected to the terminal, an element connected to the terminal for delaying a change speed of the plurality of output signals having different values, and a device to be controlled by the output delay circuit. A load control circuit for controlling the load of the switch circuit, and a control program in the arithmetic control unit for specifying a terminal to which the switch circuit is connected.
JP2000122366A 2000-04-18 2000-04-18 Programmable controller Expired - Fee Related JP4220651B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000122366A JP4220651B2 (en) 2000-04-18 2000-04-18 Programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000122366A JP4220651B2 (en) 2000-04-18 2000-04-18 Programmable controller

Publications (2)

Publication Number Publication Date
JP2001306109A true JP2001306109A (en) 2001-11-02
JP4220651B2 JP4220651B2 (en) 2009-02-04

Family

ID=18632850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000122366A Expired - Fee Related JP4220651B2 (en) 2000-04-18 2000-04-18 Programmable controller

Country Status (1)

Country Link
JP (1) JP4220651B2 (en)

Also Published As

Publication number Publication date
JP4220651B2 (en) 2009-02-04

Similar Documents

Publication Publication Date Title
US5008771A (en) Diagnostic circuit for units providing current control and protection against excessive heat dissipation for semiconductor power devices
US6779981B2 (en) Fan control system using a microcontroller
US6307338B1 (en) Electronically commutated motor
JP3820167B2 (en) Semiconductor switching device
JPH04172991A (en) Current control circuit
JPS59139606A (en) Coil current controller
US7154326B2 (en) Dither amplitude correction for constant current drivers
JP2008134604A (en) High voltage gate driver ic with ramp driver
US20120049932A1 (en) Switching device control circuit
JP2001306109A (en) Programmable controller
JP3171244B2 (en) Method and circuit for overcurrent limiting using MOSFET switches
JP3522251B2 (en) Power system
JP2002165454A (en) Ac voltage regulator
JP2001245471A (en) Resonance type switching power source circuit
US6734676B2 (en) Method and timing circuit for generating a switching or control signal
JP2788815B2 (en) Power control device
JP4258458B2 (en) Load drive circuit
KR100845882B1 (en) Apparatus for varying output voltage of amplifier of antenna driving unit
JPH09182448A (en) Overcurrent protective circuit for inverter controller
KR100610747B1 (en) Microwave oven with a function of optimizing the electric power
JPH0274196A (en) Drive circuit of electromagnetic driving means
JPH0646560A (en) Voltage detecting circuit for switching power supply
JP2005176409A (en) Dc power supply
JP2004086398A (en) Voltage stabilizing circuit
JPH0219703B2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051107

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20051107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees