JP2001306102A - Duplicate controller - Google Patents

Duplicate controller

Info

Publication number
JP2001306102A
JP2001306102A JP2000123712A JP2000123712A JP2001306102A JP 2001306102 A JP2001306102 A JP 2001306102A JP 2000123712 A JP2000123712 A JP 2000123712A JP 2000123712 A JP2000123712 A JP 2000123712A JP 2001306102 A JP2001306102 A JP 2001306102A
Authority
JP
Japan
Prior art keywords
control
link
control mpu
status
mpus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000123712A
Other languages
Japanese (ja)
Other versions
JP4235784B2 (en
Inventor
Tetsuo Ishikawa
徹男 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2000123712A priority Critical patent/JP4235784B2/en
Publication of JP2001306102A publication Critical patent/JP2001306102A/en
Application granted granted Critical
Publication of JP4235784B2 publication Critical patent/JP4235784B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Safety Devices In Control Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve the problem that a control MPU in a waiting side can not judge waiting/operating in the case that a link between the control MPUs fails. SOLUTION: In a duplicate controller wherein duplicate control MPUs 4A, 4B and links 5A, 5B between control MPU-IO devices are provided, the link 70 between the control MPUs is provided between the two control MPUs 4A, 4B, which exchanges a status through the link 70 between the control MPUs and operating/waiting are determined, a status writing memory is provided in an IO device 61'. The status of the control MPU 4A is written through the link 5A between the control MPU-IO devices in a certain period, in the case that the link 70 between the control MPUs fails, the control MPU in the waiting side reads the status of the memory in the certain period to judge the state of the control MPU 4A, and the waiting/operating of itself (control-MPU 4B) is determined.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、分散形制御システ
ムに用いられる、二重化したコントローラに関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a redundant controller used in a distributed control system.

【0002】[0002]

【従来の技術】図3に、分散形制御システムの構成例を
示す。図3において、1はマンマシンインタフェース装
置、2は制御用LAN、31〜3nはプロセスに接続さ
れるコントローラである。分散形制御システムは、この
ように多数の分散設置されたコントローラ31〜3n
を、1台もしくは数台の制御用パソコン等のマンマシン
インタフェース装置1で、制御用LAN2を経由してマ
ネジメントするシステムである。図4に、コントローラ
31の構成例を示す。図4において、4は制御MPU、
5は制御MPU−IO装置間リンク、61〜6nはIO
装置である。コントローラ31は、このように1台の制
御MPU4に複数台のIO装置61〜6nを、制御MP
U−IO装置間リンク5により接続して構成される。な
お、他のコントローラ32〜3nも同一の構成である。
また、IO装置61〜6nは、プロセスとの間で検出信
号や制御信号を授受する各種の入出力装置である。
2. Description of the Related Art FIG. 3 shows a configuration example of a distributed control system. In FIG. 3, 1 is a man-machine interface device, 2 is a control LAN, and 31 to 3n are controllers connected to processes. The distributed control system is composed of a large number of distributed controllers 31 to 3n.
Is managed by one or several man-machine interface devices 1 such as control personal computers via a control LAN 2. FIG. 4 shows a configuration example of the controller 31. In FIG. 4, reference numeral 4 denotes a control MPU,
5 is a link between the control MPU and IO device, 61 to 6n are IO
Device. The controller 31 controls the one control MPU 4 to control the plurality of IO devices 61 to 6n.
It is configured by being connected by a U-IO device link 5. The other controllers 32 to 3n have the same configuration.
The IO devices 61 to 6n are various input / output devices that transmit and receive a detection signal and a control signal to and from a process.

【0003】図5に、高信頼化したコントローラ31’
の例を示す。図5において、4A,4Bは制御MPU、
5A,5Bは制御MPU−IO装置間リンク、61〜6
nはIO装置、70は制御MPU4A,4B間のリンク
である。この制御MPU間リンク70により、制御デー
タの等値化および制御MPU4A,4B間のステータス
情報の交換が行われる。このように、制御MPU4A,
4Bおよび制御MPU−IO装置間リンク5A,5Bが
二重化されたことで、コントローラが高信頼化される。
FIG. 5 shows a highly reliable controller 31 '.
Here is an example. In FIG. 5, 4A and 4B are control MPUs,
5A and 5B are control MPU-IO device links, 61 to 6
n is an IO device, and 70 is a link between the control MPUs 4A and 4B. The control MPU link 70 performs equalization of control data and exchange of status information between the control MPUs 4A and 4B. Thus, the control MPU 4A,
Since the link 4B and the control MPU-IO device links 5A and 5B are duplicated, the controller has high reliability.

【0004】[0004]

【発明が解決しようとする課題】図5において、制御M
PU4A,4Bの稼働/待機は、制御MPU間リンク7
0を経由して、各々の状態(ステータス)を交換するこ
とで決定される。すなわち、例えば稼働状態の制御MP
U4Aに故障が発生すると、それがステータスとして制
御MPU間リンク70を経由して待機側の制御MPU4
Bに伝えられ、その結果、制御MPU4Bが新たに稼働
を始める。ここで問題となるのは、制御MPU間リンク
70が故障した場合である。この場合、制御MPU4B
は、リンク70の故障によりステータスを受信できない
ため自分が稼働側になるべきか否かの判断ができないこ
とになる。その対策として、制御MPU間リンク70自
体を二重化することが考えられるが、そうするとハード
ウェアの構成が増し、コストアップになるという課題が
生じた。そこで本発明は、制御MPU間リンクを冗長化
する方法によらずに信頼性を向上させるようにした二重
化コントローラを提供しようとするものである。
In FIG. 5, the control M
The operation / standby of the PUs 4A and 4B is controlled by the link 7 between the control MPUs.
It is determined by exchanging each status via 0. That is, for example, the control MP of the operating state
When a failure occurs in the U4A, it is reported as a status via the inter-control MPU link 70 to the standby control MPU 4
B, and as a result, the control MPU 4B starts a new operation. The problem here is when the link 70 between control MPUs fails. In this case, the control MPU 4B
Means that the status cannot be received due to the failure of the link 70, so that it cannot be determined whether or not it should become the active side. As a countermeasure, it is conceivable to duplicate the control MPU-to-MPU link 70 itself, but this causes a problem that the hardware configuration increases and the cost increases. SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a dual controller that improves reliability without depending on a method of making a link between control MPUs redundant.

【0005】[0005]

【課題を解決するための手段】そこで上記課題を解決す
るために、請求項1の発明は、制御MPUおよび制御M
PU−IO装置間リンクを二重化するとともに2つの制
御MPUの間に制御MPU間リンクを設け、この制御M
PU間リンクを介して両制御MPUがステータスを交換
して稼働/待機を決定する二重化コントローラにおい
て、IO装置内に設けられたステータス書き込み用のメ
モリと、稼働中の制御MPUのステータスを制御MPU
−IO装置間リンクを介して前記メモリに一定周期で書
き込む手段と、制御MPU間リンクが故障した場合に、
待機側の制御MPUに前記メモリのステータスを一定周
期で読み取らせる手段と、この手段により読み取ったス
テータスから待機側の制御MPUの稼働/待機を決定す
る手段とを備えたことを特徴とする。なお、ステータス
書き込み用のメモリは、IO装置内の伝送制御モジュー
ル上またはIOモジュール上に設けることができる。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, a first aspect of the present invention provides a control MPU and a control MPU.
The link between PU-IO devices is duplicated, and a link between control MPUs is provided between two control MPUs.
In a redundant controller in which both control MPUs exchange statuses and determine operation / standby via a link between PUs, a status writing memory provided in an IO device and a status of an operating control MPU are controlled by a control MPU.
Means for writing to the memory at regular intervals via the link between the IO devices, and when the link between the control MPUs fails,
It is characterized by comprising means for causing the standby-side control MPU to read the status of the memory at regular intervals, and means for determining whether the standby-side control MPU is operating / standby from the status read by this means. The memory for writing the status can be provided on the transmission control module or the IO module in the IO device.

【0006】[0006]

【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。図1は本発明に係る二重化コントローラ
のIO装置内の構成を示す図である。図において、7
A,7Bは伝送制御モジュール、8はIO装置61’内
のバス(以下IOバスと称する。)、91〜9nはIO
モジュールである。ここで伝送制御モジュール7A,7
Bは制御MPU4A,4BとIOモジュール91〜9n
との間の伝送制御を行い、IOモジュール91〜9nは
信号のレベル変換等を行う。なお、このIO装置61’
を含む二重化コントローラの全体構成は、図5における
IO装置61〜6nを図1のIO装置61’に置き換え
たものに相当する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a configuration in an IO device of a redundant controller according to the present invention. In the figure, 7
A and 7B are transmission control modules, 8 is a bus (hereinafter referred to as an IO bus) in the IO device 61 ', and 91 to 9n are IO buses.
Module. Here, the transmission control modules 7A, 7
B denotes control MPUs 4A and 4B and IO modules 91 to 9n
And the IO modules 91 to 9n perform signal level conversion and the like. The IO device 61 '
The overall configuration of the redundant controller including the above corresponds to a configuration in which the IO devices 61 to 6n in FIG. 5 are replaced with the IO devices 61 ′ in FIG.

【0007】図1において、IOバス8には、伝送制御
モジュール7A,7BおよびIOモジュール91〜9n
が実装されるスロット毎にスロットアドレスが割り付け
られており、例えば伝送制御モジュール7A,7Bには
スロットアドレスX”10”とX”11”(以下、これ
らのスロットアドレスをリンクアドレスという)が、I
Oモジュール91〜9nにはスロットアドレスX”0
0”〜X”0F”が割り付けられている。なお、X””
は16進数を表し、この場合は、IOモジュールの台数
nが16となる。また、図示しないが、伝送制御モジュ
ール7A,7BおよびIOモジュール91〜9nには、
IOバス8よりリード/ライト可能な2ポートメモリが
実装されている。この容量は256バイトとする。
In FIG. 1, an IO bus 8 includes transmission control modules 7A and 7B and IO modules 91 to 9n.
Are assigned to each of the slots in which is mounted. For example, the transmission control modules 7A and 7B are provided with slot addresses X "10" and X "11" (hereinafter, these slot addresses are referred to as link addresses).
The O module 91 to 9n has a slot address X "0
0 "to X" 0F ". X""
Represents a hexadecimal number. In this case, the number n of IO modules is 16. Although not shown, the transmission control modules 7A and 7B and the IO modules 91 to 9n include:
A two-port memory readable / writable from the IO bus 8 is mounted. This capacity is 256 bytes.

【0008】次に、動作について説明する。制御MPU
4Aは、制御MPU−IO装置間リンク5Aを経由し
て、リンクアドレスX”10”の伝送制御モジュール7
Aに、自分が正常であれば、図2に示すようなステータ
ス情報をサイクリックに書き込む。図示例では、リンク
アドレスX”10”の伝送制御モジュール7A内の2ポ
ートメモリのメモリアドレスX”FE”に、例えば20
0msごとに交互にX”55”とX”AA”を書き込
む。
Next, the operation will be described. Control MPU
4A, via the control MPU-IO device link 5A, the transmission control module 7 of the link address X "10".
If the user is normal in A, status information as shown in FIG. 2 is cyclically written. In the illustrated example, the memory address X "FE" of the two-port memory in the transmission control module 7A of the link address X "10" is, for example, 20.
X "55" and X "AA" are written alternately every 0 ms.

【0009】これに対して、制御MPU4Bは、制御M
PU−IO装置間リンク5B、伝送制御モジュール7
B、IOバス8を経由して、伝送制御モジュール7Aの
リンクアドレスX”10”、メモリアドレスX”FE”
のステータス情報をこれもサイクリックに、例えば10
0ms周期でリードする。その結果、この領域が200
ms周期で交互にX”55”とX”AA”に書き換えら
れているのであれば、制御MPU4Aは正常に動作して
いるものと判断する。この状態が通常の動作状態であ
る。
On the other hand, the control MPU 4B controls the control M
PU-IO device link 5B, transmission control module 7
B, via the IO bus 8, the link address X "10" and the memory address X "FE" of the transmission control module 7A.
The status information of this is also cyclic, for example, 10
Read at 0 ms cycle. As a result, this area becomes 200
If it is alternately rewritten to X "55" and X "AA" in the ms cycle, it is determined that the control MPU 4A is operating normally. This state is a normal operation state.

【0010】ここで、制御MPU間リンク70の動作状
態は常時監視されており、通信が途絶えた場合、待機側
の制御MPU4Bは稼働側の制御MPU4Aのステータ
スを、上述した手順で制御MPU間リンク70を経由す
ることなくリンク5A,5B、伝送制御モジュール7
A,7B、IOバス8を介して把握することができる。
制御MPU4Bが読み取ったステータスから、稼働側の
制御MPU4Aが正常に作動していると判断される場合
は、制御MPU間リンク70のみの異常とみなし、待機
している制御MPU4Bが稼働側に切り換わることはな
い。もし、読み取ったステータスから、稼働側の制御M
PU4Aに異常が発生していると判明した場合は、待機
している制御MPU4Bが稼働側に切り換わる。
Here, the operation state of the inter-control MPU link 70 is constantly monitored, and when the communication is interrupted, the standby control MPU 4B changes the status of the active control MPU 4A according to the above-described procedure. Link 5A, 5B without passing through 70, transmission control module 7
A, 7B, can be grasped via the IO bus 8.
When it is determined from the status read by the control MPU 4B that the active control MPU 4A is operating normally, it is considered that only the inter-MPU link 70 is abnormal and the standby control MPU 4B is switched to the active side. Never. If the status is read, the operation side control M
When it is determined that an abnormality has occurred in the PU 4A, the standby control MPU 4B is switched to the active side.

【0011】また、制御MPU4Aのステータスを表示
する場所として、伝送制御モジュール7Aを用いたが、
これは伝送制御モジュール7Aに限定されるものではな
く、IOモジュール91〜9nを用いることも可能であ
る。図2には、IOモジュール91を用いる場合をかっ
こ書きで示してある。IOモジュール91を用いた場
合、制御MPU4Aは、制御MPU−IO装置間リンク
5A、伝送制御モジュール7A、IOバス8を経由し
て、IOモジュール91の2ポートメモリに、ステータ
スのデータの書き込みを行う。次いで、制御MPU4B
は、制御MPU−IO装置間リンク5B、伝送制御モジ
ュール7B、IOバス8を経由して、IOモジュール9
1の2ポートメモリをリードする。
The transmission control module 7A is used as a place for displaying the status of the control MPU 4A.
This is not limited to the transmission control module 7A, and IO modules 91 to 9n can be used. FIG. 2 shows the case where the IO module 91 is used in parentheses. When the IO module 91 is used, the control MPU 4A writes status data to the 2-port memory of the IO module 91 via the control MPU-IO device link 5A, the transmission control module 7A, and the IO bus 8. . Next, control MPU4B
Via the control MPU-IO device link 5B, the transmission control module 7B, and the IO bus 8,
1 is read from the 2-port memory.

【0012】なお、制御MPU4Aのステータスを表示
する場所として、リンクアドレスX”10”の伝送制御
モジュール7Aとしたが、特にリンクアドレスX”1
0”に限定されるものではなく、別のリンクアドレスで
あっても良い。また、伝送制御モジュール7A,7Bに
ついては、その故障に備え、2箇所以上すなわちIO装
置62等にある他の伝送制御モジュールにステータスを
書き込むようすることも可能である。これらのことはI
Oモジュールについても同様である。
Although the status of the control MPU 4A is displayed on the transmission control module 7A with the link address X "10", the link address X "1
The transmission control modules 7A and 7B are not limited to 0 ", and may be different link addresses. It is also possible to write the status to the module, these things being I
The same applies to the O module.

【0013】[0013]

【発明の効果】以上述べたように本発明によれば、稼働
中の制御MPUのステータスを制御MPU−IO装置間
リンクを介してIO装置内のメモリに一定周期で書き込
むとともに、待機側の制御MPUが前記メモリのステー
タスを一定周期で読み取ることで、制御MPU間リンク
が故障した場合でも、稼働/待機の切り換えの判断が可
能となり、信頼性を増すことができる。すなわち、制御
MPU間リンクを二重化する方法によらなくても、伝送
制御モジュールやIOモジュールのメモリを利用して制
御MPUのステータスを授受できるので、構成の複雑化
を防いでコストの低減を図ることができる。
As described above, according to the present invention, the status of the operating control MPU is written to the memory in the IO device at a constant cycle via the link between the control MPU and the IO device, and the standby control is performed. The MPU reads the status of the memory at regular intervals, so that even if the link between the control MPUs fails, it is possible to determine whether to switch between operation and standby, thereby increasing reliability. That is, since the status of the control MPU can be transmitted and received using the memory of the transmission control module and the IO module without using the method of duplicating the link between the control MPUs, the configuration is prevented from becoming complicated and the cost is reduced. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る二重化コントローラのIO装置内
の構成を示す図である。
FIG. 1 is a diagram showing a configuration in an IO device of a redundant controller according to the present invention.

【図2】メモリの構成とステータスの例を示す説明図で
ある。
FIG. 2 is an explanatory diagram showing an example of the configuration and status of a memory.

【図3】本発明が適用される分散形制御システムの構成
例を示す図である。
FIG. 3 is a diagram illustrating a configuration example of a distributed control system to which the present invention is applied.

【図4】従来のコントローラの構成例を示す図である。FIG. 4 is a diagram illustrating a configuration example of a conventional controller.

【図5】従来の二重化したコントローラの構成例を示す
図である。
FIG. 5 is a diagram showing a configuration example of a conventional duplicated controller.

【符号の説明】[Explanation of symbols]

4A,4B 制御MPU 5A,5B 制御MPU−IO装置間リンク 7A,7B 伝送制御モジュール 8 IOバス 31’ コントローラ 61’ IO装置 70 制御MPU間リンク 91〜9n IOモジュール 4A, 4B Control MPU 5A, 5B Control MPU-IO device link 7A, 7B Transmission control module 8 IO bus 31 'controller 61' IO device 70 Control MPU link 91-9n IO module

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 制御MPUおよび制御MPU−IO装置
間リンクを二重化するとともに2つの制御MPUの間に
制御MPU間リンクを設け、この制御MPU間リンクを
介して両制御MPUがステータスを交換して稼働/待機
を決定する二重化コントローラにおいて、 IO装置内に設けられたステータス書き込み用のメモリ
と、 稼働中の制御MPUのステータスを制御MPU−IO装
置間リンクを介して前記メモリに一定周期で書き込む手
段と、 制御MPU間リンクが故障した場合に、待機側の制御M
PUに前記メモリのステータスを一定周期で読み取らせ
る手段と、 この手段により読み取ったステータスから待機側の制御
MPUの稼働/待機を決定する手段と、 を備えたことを特徴とする二重化コントローラ。
1. A control MPU and a control MPU-IO device link are duplicated and a control MPU link is provided between two control MPUs. The two control MPUs exchange status via the control MPU link. In a redundant controller for determining operation / standby, a memory for status writing provided in an IO device, and means for writing the status of the operating control MPU to the memory at a constant period via a link between the control MPU and the IO device When the link between the control MPUs fails, the standby side control M
A duplex controller comprising: means for causing a PU to read the status of the memory at regular intervals; and means for determining whether to operate / standby the standby control MPU based on the status read by the means.
【請求項2】 請求項1記載の二重化コントローラにお
いて、 ステータス書き込み用メモリをIO装置内の伝送制御モ
ジュール上に設けたことを特徴とする二重化コントロー
ラ。
2. The dual controller according to claim 1, wherein the status writing memory is provided on a transmission control module in the IO device.
【請求項3】 請求項1記載の二重化コントローラにお
いて、 ステータス書き込み用メモリをIO装置内のIOモジュ
ール上に設けたことを特徴とする二重化コントローラ。
3. The redundant controller according to claim 1, wherein the status writing memory is provided on an IO module in the IO device.
JP2000123712A 2000-04-19 2000-04-19 Redundant controller Expired - Lifetime JP4235784B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000123712A JP4235784B2 (en) 2000-04-19 2000-04-19 Redundant controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000123712A JP4235784B2 (en) 2000-04-19 2000-04-19 Redundant controller

Publications (2)

Publication Number Publication Date
JP2001306102A true JP2001306102A (en) 2001-11-02
JP4235784B2 JP4235784B2 (en) 2009-03-11

Family

ID=18633954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000123712A Expired - Lifetime JP4235784B2 (en) 2000-04-19 2000-04-19 Redundant controller

Country Status (1)

Country Link
JP (1) JP4235784B2 (en)

Also Published As

Publication number Publication date
JP4235784B2 (en) 2009-03-11

Similar Documents

Publication Publication Date Title
US7120820B2 (en) Redundant control system and control computer and peripheral unit for a control system of this type
JPH08227344A (en) Communication control equipment between duplex disk controllers
JP4235784B2 (en) Redundant controller
JP2002024050A (en) Controller system
JP3127941B2 (en) Redundant device
JP5145860B2 (en) Redundant memory system and information processing apparatus
JP3175465B2 (en) Switching method of redundant control device and redundant control device thereof
JP2000353105A (en) Programmable controller and switching signal generating device
JPH06325008A (en) Computer system provided with reset function
JPH10232704A (en) Duplex programmable controller
JP2946541B2 (en) Redundant control system
JP4566531B2 (en) Serial communication dual system controller
JPH05324134A (en) Duplexed computer system
JP2737480B2 (en) Method and apparatus for switching redundant communication control device
JPH11306644A (en) Disk arraying device
JPH11259325A (en) Duplex system and information processing method for the same
JPS6321217B2 (en)
JPH0237458A (en) Bus control system for redundant bus constitution
JPH10111814A (en) Communication system
JP3012402B2 (en) Information processing system
JP2002182994A (en) Information processing system and transfer control method using it
JPH01209564A (en) Information processor
JP2000347885A (en) Duplex process controller
WO2004079573A1 (en) Multi-processor system
JPH08137709A (en) Information processing system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4235784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term