JP2001305583A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JP2001305583A
JP2001305583A JP2000123238A JP2000123238A JP2001305583A JP 2001305583 A JP2001305583 A JP 2001305583A JP 2000123238 A JP2000123238 A JP 2000123238A JP 2000123238 A JP2000123238 A JP 2000123238A JP 2001305583 A JP2001305583 A JP 2001305583A
Authority
JP
Japan
Prior art keywords
film
insulating film
liquid crystal
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000123238A
Other languages
Japanese (ja)
Inventor
Youko Shiyouya
洋子 勝冶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000123238A priority Critical patent/JP2001305583A/en
Publication of JP2001305583A publication Critical patent/JP2001305583A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the interference of light at a pixel opening part of a liquid crystal panel. SOLUTION: A first insulating film formed on each polycrystalline silicon thin film transistor, a second insulating film laminated on the first insulating film and a third insulating film laminated on the second insulating film are formed by using a silicon oxide film, a silicon nitride film 9 and an organic insulating film 10, respectively, and the second insulating film of the silicon nitride film 9 is provided on not entire surface of each opening part 17.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、パソコン等のディ
スプレイに用いられる液晶表示装置に関する。
The present invention relates to a liquid crystal display device used for a display of a personal computer or the like.

【0002】[0002]

【従来の技術】液晶表示素子を有するアクティブマトリ
クス型表示装置は、市場動向より高画質化および大型化
する傾向にあり、能動素子である薄膜トランジスタ(T
FT:Thin Fi1m Transister)が
使用されたアクティブマトリクス型表示装置が、高画質
化および大型化の主流となっている。また、このアクテ
ィブマトリクス型表示装置は、低消費電力化および高精
細化にも対応するために、列電極および行電極用ドライ
バICを多結晶シリコンTFTによってモノリシック化
するための開発、および液晶表示素子の開口率を高めて
透過率を向上させるための開発が、現在、進められてい
る。
2. Description of the Related Art An active matrix type display device having a liquid crystal display element tends to have a higher image quality and a larger size due to market trends.
Active matrix display devices using FT (Thin Film Transistor) have become the mainstream of high image quality and large size. Further, this active matrix display device is developed to make the driver IC for column and row electrodes monolithic with polycrystalline silicon TFTs in order to cope with lower power consumption and higher definition. Development for improving the transmissivity by increasing the aperture ratio is currently underway.

【0003】多結晶シリコンTFTは、アモルファスシ
リコンTFTと異なり、一般的にゲート絶縁膜には酸化
シリコン膜が用いられている。さらに、多結晶シリコン
TFTは、結晶化温度および熱処理工程での熱処理温度
がアモルファスシリコンTFTと比較して高温であるた
め、ゲート電極がソース電極およびドレイン電極より上
方に位置するトップゲート型(正スタガー型)TFTと
する場合が多い。
A polycrystalline silicon TFT differs from an amorphous silicon TFT in that a silicon oxide film is generally used for a gate insulating film. Further, since the polycrystalline silicon TFT has a higher crystallization temperature and a higher heat treatment temperature in the heat treatment step than the amorphous silicon TFT, the top gate type (positive stagger type) in which the gate electrode is located above the source electrode and the drain electrode is used. (Type) In many cases, it is a TFT.

【0004】特開平7−7156号公報に示されている
ように、多結晶シリコンは、結晶中に未結合手(ダング
リングボンド)を持っているため、未結合手を水素で終
端化し、トランジスタ特性を向上させる必要がある。こ
の水素終端化(以後、水素化とする)には、プラズマに
より活性水素を導入する方法、ドーピングなどにより水
素原子を強制的に導入する方法などがあるが、水素含有
量の多いプラズマ窒化シリコン膜から、熱拡散により水
素を導入する方法が適用される場合もある(特開平6−
196704公報)。この場合、水素含有量の多いプラ
ズマ窒化シリコン膜は、通常、厚さが数百nmに設定さ
れる。このことは、窒化シリコン膜によって多結晶シリ
コン層の水素化を行なう場合には、薄い膜では水素が不
足し、厚すぎると応力により多結晶シリコン層にクラッ
クが入りやすいためである。また、この窒化シリコン膜
は、水分やアルカリ分および水素の拡散を阻止する能力
があるため、トランジスタに対する保護膜になる。
As disclosed in Japanese Patent Application Laid-Open No. 7-7156, since polycrystalline silicon has dangling bonds in the crystal, the dangling bonds are terminated with hydrogen and the transistor It is necessary to improve the characteristics. The hydrogen termination (hereinafter referred to as hydrogenation) includes a method of introducing active hydrogen by plasma and a method of forcibly introducing hydrogen atoms by doping or the like. However, a plasma silicon nitride film having a large hydrogen content is used. Therefore, a method of introducing hydrogen by thermal diffusion is sometimes applied (Japanese Patent Application Laid-Open No.
196704). In this case, the thickness of the plasma silicon nitride film having a large hydrogen content is usually set to several hundred nm. This is because when a polycrystalline silicon layer is hydrogenated with a silicon nitride film, hydrogen is insufficient in a thin film, and cracks easily occur in the polycrystalline silicon layer due to stress when it is too thick. Further, the silicon nitride film has a capability of preventing diffusion of moisture, alkali, and hydrogen, and thus serves as a protective film for a transistor.

【0005】一方、光の利用効率アップの観点からは、
液晶表示素子を高開口率化および高透過率化する要求が
ある。液晶表示素子は、高開口率を確保するために、デ
ータ線と画素電極とを重ならせる配置とすることも多
く、その場合には、データ線と画素電極の間の寄生容量
が大きくなり、クロストークなどを引き起こすおそれが
ある。このために、液晶表示素子は、膜厚の厚い低誘電
率の絶縁膜を設けて結合容量を小さくするか、付加容量
を大きくして、相対的に結合容量の影響を小さくするよ
うになっている。液晶表示素子の付加容量を大きくする
ことは、開口率向上の点から困難であるため、膜厚の厚
い低誘電率膜の絶縁膜が必要になる。また、液晶表示素
子において、配線を低抵抗化するために、配線の厚さが
厚くなると、TFT基板表面の段差が大きくなり、この
段差による液晶の配向乱れが生じるおそれもある。
On the other hand, from the viewpoint of improving light use efficiency,
There is a demand for increasing the aperture ratio and transmittance of liquid crystal display elements. In order to secure a high aperture ratio, liquid crystal display elements are often arranged so that data lines and pixel electrodes overlap, in which case the parasitic capacitance between the data lines and pixel electrodes increases, There is a risk of causing crosstalk and the like. For this reason, the liquid crystal display element is provided with a thick low-dielectric-constant insulating film to reduce the coupling capacitance or to increase the additional capacitance to relatively reduce the influence of the coupling capacitance. I have. It is difficult to increase the additional capacitance of the liquid crystal display element from the viewpoint of improving the aperture ratio. Therefore, a thick low-dielectric-constant insulating film is required. Further, in the liquid crystal display element, when the thickness of the wiring is increased in order to reduce the resistance of the wiring, the step on the surface of the TFT substrate becomes large, and there is a possibility that the alignment of the liquid crystal is disturbed due to the step.

【0006】液晶表示素子の高透過率化は、各層の透過
率向上を図ることによって実現されている。各層の透過
率を向上させるためには、光吸収の少ない成膜条件を選
択すると共に、各層の屈折率に関しても、光の界面反
射、界面散乱および光の干渉の影響を小さくするように
設定されている。特開平10−39334号公報には、
光の干渉は、各層の屈折率を近づけることおよび光の干
渉の起こりにくい膜厚に設定することによって、防止で
きることが開示されている。
[0006] The high transmittance of the liquid crystal display element is realized by improving the transmittance of each layer. In order to improve the transmittance of each layer, film forming conditions with low light absorption are selected, and the refractive index of each layer is also set so as to reduce the influence of interface reflection, interface scattering and light interference of light. ing. JP-A-10-39334 discloses that
It is disclosed that light interference can be prevented by reducing the refractive index of each layer and setting the film thickness so that light interference hardly occurs.

【0007】[0007]

【発明が解決しようとする課題】このように、従来の高
精細液晶パネルでは、多結晶シリコンTFTの表面保護
のために窒化シリコン膜を成膜することが必要であった
が、窒化シリコン膜の膜厚によっては光の干渉がおこ
り、色味のずれや光の透過率の減少を引き起こすという
問題がある。特に、窒化シリコン膜の膜厚が変動する
と、液晶パネルの色特性が大きく変化するため、窒化シ
リコン膜の膜厚を制御することは、非常に重要である。
窒化シリコン膜の膜厚を厚くして、光の干渉の影響を低
減させると、窒化シリコン膜にクラックが生じるおそれ
もある。
As described above, in the conventional high-definition liquid crystal panel, it was necessary to form a silicon nitride film for protecting the surface of the polycrystalline silicon TFT. There is a problem that light interference occurs depending on the film thickness, which causes a color shift and a decrease in light transmittance. In particular, when the thickness of the silicon nitride film changes, the color characteristics of the liquid crystal panel change greatly. Therefore, it is very important to control the thickness of the silicon nitride film.
If the thickness of the silicon nitride film is increased to reduce the influence of light interference, cracks may occur in the silicon nitride film.

【0008】本発明は、このような課題を解決するもの
であり、その目的は、多結晶シリコンTFTを有する液
晶パネルの画素開口部での光の干渉の影響を防止する液
晶表示装置を提供することである。
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object of the present invention is to provide a liquid crystal display device which prevents the influence of light interference at a pixel opening of a liquid crystal panel having a polycrystalline silicon TFT. That is.

【0009】[0009]

【課題を解決するための手段】本発明の液晶表示装置
は、絶縁性基板上にマトリクス状に複数の多結晶シリコ
ン薄膜トランジスタが設けられて、各多結晶シリコン薄
膜トランジスタにそれぞれ電気的に接続された複数の画
素電極が各多結晶シリコン薄膜トランジスタに対して、
積層状態になった第1〜第3の絶縁膜を介して積層され
た液晶表示装置であって、各多結晶シリコン薄膜トラン
ジスタ上に積層された第1の絶縁膜が酸化シリコン膜、
第1の絶縁膜上に積層された第2の絶縁膜が窒化シリコ
ン膜、第2の絶縁膜上に積層された第3の絶縁膜が有機
絶縁膜によってそれぞれ形成されており、窒化シリコン
膜の第2の絶縁膜が各開口部の全面には設けられていな
いことを特徴とする。
According to a liquid crystal display device of the present invention, a plurality of polycrystalline silicon thin film transistors are provided in a matrix on an insulating substrate, and the plurality of polycrystalline silicon thin film transistors are electrically connected to the respective polycrystalline silicon thin film transistors. Pixel electrode for each polycrystalline silicon thin film transistor,
A liquid crystal display device stacked via first to third insulating films in a stacked state, wherein the first insulating film stacked on each polycrystalline silicon thin film transistor is a silicon oxide film,
A second insulating film laminated on the first insulating film is formed of a silicon nitride film, and a third insulating film laminated on the second insulating film is formed of an organic insulating film. The second insulating film is not provided on the entire surface of each opening.

【0010】また、本発明の液晶表示装置は、前記液晶
表示装置における前記第1の絶縁膜が酸化シリコン膜に
代えて窒化シリコン膜にて形成されており、前記第1の
絶縁膜および前記第2の絶縁膜が各開口部の全面には設
けられていないことを特徴とする。
Further, in the liquid crystal display device according to the present invention, the first insulating film in the liquid crystal display device is formed of a silicon nitride film instead of a silicon oxide film, and the first insulating film and the first The second insulating film is not provided on the entire surface of each opening.

【0011】前記有機絶縁膜は、可視光領域での屈折率
がおよそ1.5〜2.0のアクリル系樹脂である。
The organic insulating film is an acrylic resin having a refractive index in a visible light region of about 1.5 to 2.0.

【0012】前記アクリル系樹脂は、可視光領域での屈
折率がおよそ1.5〜2.0の感光性アクリル樹脂であ
る。
The acrylic resin is a photosensitive acrylic resin having a refractive index of about 1.5 to 2.0 in a visible light region.

【0013】前記窒化シリコン膜は、基板温度が350
度以下で、プラズマCVDにより形成される。
The silicon nitride film has a substrate temperature of 350
At a temperature of less than or equal to the temperature.

【0014】前記有機絶縁膜の膜厚が、およそ3μmの
厚さである。
The thickness of the organic insulating film is about 3 μm.

【0015】[0015]

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0016】図1は、本発明の実施形態である液晶表示
装置に使用されるアクティブマトリクス型表示基板の要
部の概略平面図、図2は、そのアクティブマトリクス型
表示基板の拡大断面図である。本発明の液晶表示装置
は、アクティブマトリクス型表示基板を有しており、こ
のアクティブマトリクス型表示基板には、第1の透明絶
縁性基板1の主面上に、複数のゲートライン7が相互に
平行に配置されると共に、各ゲートライン7とそれぞれ
直交するように複数のソースライン6が配置されてい
る。そして、各ゲートライン7および各ソースライン6
の交差部近傍に、薄膜トランジスタがそれぞれ設けられ
ている。また、相互に隣接する一対のゲートライン7お
よびソースライン6にて囲まれた領域に画素電極11が
それぞれ配置されている。薄膜トランジスタ(TFT)
は、多結晶シリコンを用いたプレーナ型薄膜トランジス
タである。TFT用基板である第1の透明絶縁性基板1
は、高歪点のアルミノホウ珪酸ガラス(屈折率:n=
1.55)である。第1の透明絶縁性基板1の主面上に
は、ベースコート層2として約300nmの膜厚の酸化
膜が形成されており、その上に多結晶シリコンの半導体
薄膜3が島状にパターニングされている。さらに、多結
晶シリコンの半導体薄膜3の上には、TEOS(Tet
ra Ethoxy Silane)により成膜された
SiO2がゲート絶縁膜4として形成されている。ゲー
ト絶縁膜4の膜厚は、約100nmである。
FIG. 1 is a schematic plan view of a main part of an active matrix type display substrate used in a liquid crystal display device according to an embodiment of the present invention, and FIG. 2 is an enlarged sectional view of the active matrix type display substrate. . The liquid crystal display device of the present invention has an active matrix type display substrate. In the active matrix type display substrate, a plurality of gate lines 7 are mutually formed on the main surface of the first transparent insulating substrate 1. A plurality of source lines 6 are arranged in parallel with each other and orthogonal to each gate line 7. Then, each gate line 7 and each source line 6
Are provided near the intersections of. The pixel electrodes 11 are arranged in regions surrounded by a pair of gate lines 7 and source lines 6 adjacent to each other. Thin film transistor (TFT)
Is a planar thin film transistor using polycrystalline silicon. First transparent insulating substrate 1 which is a TFT substrate
Is a high strain point aluminoborosilicate glass (refractive index: n =
1.55). On the main surface of the first transparent insulating substrate 1, an oxide film having a thickness of about 300 nm is formed as a base coat layer 2, and a polycrystalline silicon semiconductor thin film 3 is patterned in an island shape thereon. I have. Further, on the semiconductor thin film 3 of polycrystalline silicon, TEOS (Tet
An SiO 2 film is formed as the gate insulating film 4 by using RaEthoxy Silane. The thickness of the gate insulating film 4 is about 100 nm.

【0017】多結晶シリコンの半導体薄膜3は、アモル
ファスシリコンの薄膜をエキシマレーザーアニールを行
うことによって、結晶化されている。本発明の実施形態
では、ゲート絶縁膜4がTEOSによりSiO2の酸化
膜として形成されているが、ゲート絶縁膜4であるSi
2の酸化膜をプラズマCVD、常圧CVD、スパッタ
等で成膜してもよい。
The polycrystalline silicon semiconductor thin film 3 is crystallized by excimer laser annealing the amorphous silicon thin film. In the embodiment of the present invention, the gate insulating film 4 is formed as an oxide film of SiO 2 by TEOS.
An O 2 oxide film may be formed by plasma CVD, normal pressure CVD, sputtering, or the like.

【0018】ゲート絶縁膜4の上には、Al合金により
ゲート電極7aが形成されており、このゲート電極7a
は、図1に示すようにゲートライン7と一体的に、ゲー
トライン7から突出して形成されている。ゲート電極7
aの材料もAl合金に限らず、抵抗の大きくない金属で
あれば良い。
On the gate insulating film 4, a gate electrode 7a is formed of an Al alloy.
Are formed integrally with and protruding from the gate line 7 as shown in FIG. Gate electrode 7
The material of a is not limited to the Al alloy, but may be any metal having a small resistance.

【0019】ゲート電極7aの上部、およびゲート電極
7以外のゲート絶縁膜4の上には、第一層間絶縁膜8と
してTEOSにより成膜された酸化シリコン膜が約70
0nm形成されている。第一層間絶縁膜8も本発明の実
施形態では、TEOSによって成膜されているが、段差
被覆性が良く、絶縁性および水素の透過性の良い絶縁膜
であれば特に限定されるものではない。
On the gate electrode 7a and on the gate insulating film 4 other than the gate electrode 7, a silicon oxide film formed by TEOS as a first interlayer insulating film 8 is formed by about 70%.
0 nm is formed. Although the first interlayer insulating film 8 is also formed of TEOS in the embodiment of the present invention, it is not particularly limited as long as the insulating film has good step coverage and good insulating properties and hydrogen permeability. Absent.

【0020】第一層間絶縁膜8の上には、ドレイン電極
5とソース電極6とがAl合金により形成されており、
ドレイン電極5およびソース電極6は、多結晶シリコン
の半導体薄膜3とスルーホールによってそれぞれ電気的
に接続されている。ソース電極6は、図1に示すソース
ライン6の一部として形成されている。これにより、ス
イッチング素子としてのトップゲート型の薄膜トランジ
スタが形成される。パターニングされたドレイン電極5
とソース電極6との電極膜厚は、信号遅延時間の低減の
ため抵抗値を小さくする必要があるため、Al電極で
は、500〜800nmの膜厚とされる。コンタクト部
形成などのために、積層構造にする場合には、電極の膜
厚は、さらに厚くされる。
On the first interlayer insulating film 8, a drain electrode 5 and a source electrode 6 are formed of an Al alloy.
The drain electrode 5 and the source electrode 6 are electrically connected to the polycrystalline silicon semiconductor thin film 3 by through holes, respectively. The source electrode 6 is formed as a part of the source line 6 shown in FIG. Thus, a top-gate thin film transistor as a switching element is formed. Patterned drain electrode 5
The thickness of the electrode between the source electrode 6 and the source electrode 6 is set to be 500 to 800 nm for the Al electrode because it is necessary to reduce the resistance value in order to reduce the signal delay time. In the case of a stacked structure for forming a contact portion, the thickness of the electrode is further increased.

【0021】薄膜トランジスタの形成後、その上には、
窒化シリコン膜9が形成される。窒化シリコン膜9は、
プラズマCVD法により成膜され、膜厚は、約300n
mである。窒化シリコン膜9は、成膜後、350℃程度
にて1時間程度、熱処理される。窒化シリコン膜9の熱
処理は、水素化により多結晶シリコン層のダングリング
ボンドを水素で終端化し、薄膜トランジスタの特性を向
上させるためにおこなわれる。窒化シリコン膜9の形成
後、画素の開口部17の全面および画素電極11への接
続口(スルーホール)の部分のみ、窒化シリコン膜9に
ドライエッチングを行い、窒化シリコン膜9が除去され
る。
After the formation of the thin film transistor,
A silicon nitride film 9 is formed. The silicon nitride film 9
The film is formed by the plasma CVD method, and the film thickness is about 300 n
m. After the film formation, the silicon nitride film 9 is heat-treated at about 350 ° C. for about 1 hour. The heat treatment of the silicon nitride film 9 is performed for terminating dangling bonds of the polycrystalline silicon layer with hydrogen by hydrogenation to improve the characteristics of the thin film transistor. After the formation of the silicon nitride film 9, dry etching is performed on the silicon nitride film 9 only on the entire surface of the opening 17 of the pixel and the portion of the connection port (through hole) to the pixel electrode 11, and the silicon nitride film 9 is removed.

【0022】画素の開口部17の全面および画素電極1
1への接続口(スルーホール)の部分のみ、窒化シリコ
ン膜9除去後、第二層間絶縁膜10である感光性アクリ
ル樹脂(屈折率n=1.6)が塗布法によって約3μm
の膜厚で形成され、同時に画素電極11への接続口(ス
ルーホール)も形成される。
The entire surface of the pixel opening 17 and the pixel electrode 1
After removing the silicon nitride film 9 only in the portion of the connection port (through hole) to No. 1, a photosensitive acrylic resin (refractive index n = 1.6), which is the second interlayer insulating film 10, is about 3 μm by a coating method.
And a connection port (through hole) to the pixel electrode 11 is formed at the same time.

【0023】第二層間絶縁膜10とされる感光性アクリ
ル樹脂の厚さとしては、窒化シリコン膜9や下部の配線
などを平坦化するために、少なくとも2μm必要にな
る。これは、配線の抵抗などから、充分に配線パターン
を被覆するために必要な厚さであり、厚ければ厚いほど
良いが、画素電極11とドレイン電極5とのコンタクト
をとるためのスルーホールの部分では、その形成のため
には、厚さが制約される。感光性樹脂の露光現象によっ
てスルーホールを形成する場合には、感光性樹脂として
は3μm程度の厚さが限界である。したがって、感光性
アクリル樹脂の厚さとしては、3μm程度とされる。
The thickness of the photosensitive acrylic resin used as the second interlayer insulating film 10 needs to be at least 2 μm in order to flatten the silicon nitride film 9 and the lower wiring. This is a thickness necessary for sufficiently covering the wiring pattern due to the resistance of the wiring and the like. The thicker the better, the better. However, the thickness of the through hole for making contact between the pixel electrode 11 and the drain electrode 5 is good. In some parts, the thickness is limited for its formation. When a through hole is formed by the exposure phenomenon of the photosensitive resin, the thickness of the photosensitive resin is limited to about 3 μm. Therefore, the thickness of the photosensitive acrylic resin is about 3 μm.

【0024】感光性アクリル樹脂の塗布法は、スピンコ
ート法を用いたが、スピンコート法に限定されるもので
はない。
The method for applying the photosensitive acrylic resin is spin coating, but is not limited to spin coating.

【0025】有機樹脂である感光性アクリル樹脂の屈折
率は、その下部の基板およびSiO 2(酸化珪素膜)の
屈折率と等しいことが、もっとも望ましく、その屈折率
は約1.5である。このような屈折率とすることによっ
て、基板および感光性アクリル樹脂のそれぞれの厚さの
和を、干渉が起らない厚さにすることができる。感光性
アクリル樹脂の屈折率がn=1.5より大きく異なると
干渉が起るため、屈折率の差は小さい方が望ましい。感
光性アクリル樹脂の屈折率は、少なくとも、屈折率が約
2.0の上部のITOと下部の基板の屈折率の中間の値
の屈折率であることが、干渉の影響を小さくするため
に、必要である。
Refraction of photosensitive acrylic resin as an organic resin
The rate depends on the underlying substrate and SiO Two(Silicon oxide film)
Most preferably equal to the refractive index, its refractive index
Is about 1.5. With such a refractive index,
Of the thickness of the substrate and photosensitive acrylic resin
The sum can be of a thickness that does not cause interference. Photosensitivity
If the refractive index of the acrylic resin differs by more than n = 1.5
Since interference occurs, it is desirable that the difference in refractive index be small. Feeling
The refractive index of the optical acrylic resin is at least about
Intermediate value of the refractive index of the upper ITO and lower substrate of 2.0
To reduce the effect of interference
Is necessary.

【0026】また、樹脂として感光性アクリル樹脂を用
いたが、この樹脂に限定されるものではない。非感光性
の樹脂を使用する場合には、画素電極11への接続口
(スルーホール)は、ドライエッチングにより形成され
る。
Although a photosensitive acrylic resin is used as the resin, the resin is not limited to this resin. When a non-photosensitive resin is used, a connection port (through hole) to the pixel electrode 11 is formed by dry etching.

【0027】さらに、第二層間絶縁膜10の上には、透
明導電性金属であるITO(Indium Tin O
xide)によって構成された画素電極11が形成さ
れ、この画素電極11が窒化シリコン膜9および第二層
間絶縁膜10に形成された接続口(スルーホール)の表
面部分を介してドレイン電極5と電気的に接続されてい
る。これにより、本発明の液晶表示装置のアクティブマ
トリクス型表示基板が形成される。ITOの画素電極1
1は、膜厚が100nmであり,その屈折率がn=2.
0である。また、第二層間絶縁膜10を塗布法であるス
ピンコート法により形成することにより、数ミクロンの
厚さの膜を平坦に形成することが可能になり、ITOの
画素電極11の平坦化が図れる。
Further, a transparent conductive metal such as ITO (Indium Tin O 2) is formed on the second interlayer insulating film 10.
xide) is formed, and the pixel electrode 11 is electrically connected to the drain electrode 5 through a surface portion of a connection hole (through hole) formed in the silicon nitride film 9 and the second interlayer insulating film 10. Connected. Thus, an active matrix display substrate of the liquid crystal display device of the present invention is formed. ITO pixel electrode 1
No. 1 has a film thickness of 100 nm and a refractive index of n = 2.
0. In addition, by forming the second interlayer insulating film 10 by a spin coating method, which is a coating method, a film having a thickness of several microns can be formed flat, and the ITO pixel electrode 11 can be flattened. .

【0028】一方、第2の透明絶縁性基板である対向基
板16の主面上には、ITOの対向電極15が形成さ
れ、画素電極11と対向電極15との対向する面には、
それぞれ配向膜12、14が形成されている。そして、
配向膜12、14の間には、液晶13が封入されてアク
ティブマトリクス型液晶表示装置が形成されている。
On the other hand, an opposing electrode 15 of ITO is formed on a main surface of an opposing substrate 16 which is a second transparent insulating substrate, and a surface opposing the pixel electrode 11 and the opposing electrode 15 is
Alignment films 12 and 14 are formed respectively. And
A liquid crystal 13 is sealed between the alignment films 12 and 14 to form an active matrix liquid crystal display.

【0029】図3は、前述の実施形態の手順により作製
したアクティブマトリクス型表示基板と窒化シリコン膜
を残した基板とを用いて、液晶表示装置を作製し、光の
透過率を比較したグラフである。図3より、本発明の実
施形態である窒化シリコン膜を除去したアクティブマト
リクス型表示基板を用いた液晶表示装置の方が可視光領
域での光の干渉が減少している。
FIG. 3 is a graph comparing the light transmittance of a liquid crystal display device manufactured using the active matrix type display substrate manufactured according to the procedure of the above-described embodiment and a substrate having a silicon nitride film left. is there. FIG. 3 shows that the liquid crystal display device using the active matrix type display substrate from which the silicon nitride film is removed according to the embodiment of the present invention has reduced light interference in the visible light region.

【0030】また、薄膜トランジスタと、ゲートライン
7およびソースライン6の配線パターンと、ゲートライ
ン7およびソースライン6の配線パターンの交差部と
は、窒化シリコン膜が被覆されているので、配線パター
ンは信頼性を保持することができ、配線パターンの交差
部と上部画素電極との間には、窒化シリコンと第2層間
絶縁膜との積層構造になるため、ピンホール等によるリ
ークも防止できる。
Since the thin film transistor, the wiring pattern of the gate line 7 and the source line 6 and the intersection of the wiring pattern of the gate line 7 and the source line 6 are covered with the silicon nitride film, the wiring pattern is reliable. Between the intersections of the wiring patterns and the upper pixel electrode, the layered structure of silicon nitride and the second interlayer insulating film prevents leakage due to pinholes and the like.

【0031】図4は、他のアクティブマトリクス型表示
基板を使用したアクティブマトリクス型液晶表示装置の
拡大断面図である。図4に示す実施形態は、第1層間絶
縁膜8に、酸化シリコン膜ではなく窒化シリコン膜を使
用している。
FIG. 4 is an enlarged sectional view of an active matrix type liquid crystal display device using another active matrix type display substrate. The embodiment shown in FIG. 4 uses a silicon nitride film instead of a silicon oxide film for the first interlayer insulating film 8.

【0032】TFT用基板である第1の透明絶縁性基板
1は、高歪点のアルミノホウ珪酸ガラス(屈折率:n=
1.55)である。第1の透明絶縁性基板1の主面上に
は、ベースコート層として約300nmの膜厚の酸化膜
が形成されており、その上に多結晶シリコンの半導体薄
膜3が島状にパターニングされている。さらに、多結晶
シリコンの半導体薄膜3の上には、TEOS(Tetr
a Ethoxy Silane)により成膜されたS
iO2がゲート絶縁膜4として形成されている。ゲート
絶縁膜4の膜厚は、約100nmである。
The first transparent insulating substrate 1 serving as a TFT substrate is made of a high strain point aluminoborosilicate glass (refractive index: n =
1.55). On the main surface of the first transparent insulating substrate 1, an oxide film having a thickness of about 300 nm is formed as a base coat layer, and a polycrystalline silicon semiconductor thin film 3 is patterned in an island shape thereon. . Further, TEOS (Tetr) is formed on the semiconductor thin film 3 of polycrystalline silicon.
a film formed by Ethylene Silane)
iO 2 is formed as the gate insulating film 4. The thickness of the gate insulating film 4 is about 100 nm.

【0033】多結晶シリコンの半導体薄膜3は、アモル
ファスシリコンの薄膜をエキシマレーザーアニールを行
うことによって、結晶化されている。本発明の実施形態
では、ゲート絶縁膜4がTEOSによりSiO2の酸化
膜として形成されているが、ゲート絶縁膜4であるSi
2の酸化膜をプラズマCVD、常圧CVD、スパッタ
等で成膜してもよい。
The polycrystalline silicon semiconductor thin film 3 is crystallized by excimer laser annealing of the amorphous silicon thin film. In the embodiment of the present invention, the gate insulating film 4 is formed as an oxide film of SiO 2 by TEOS.
An O 2 oxide film may be formed by plasma CVD, normal pressure CVD, sputtering, or the like.

【0034】ゲート絶縁膜4の上には、Al合金により
ゲート電極7aが形成されており、このゲート電極7a
は、図1に示すように、ゲートライン7と一体的に、ゲ
ートライン7から突出して形成されている。ゲート電極
7aの材料もAl合金に限らず、抵抗の大きくない金属
であれば良い。
On the gate insulating film 4, a gate electrode 7a is formed of an Al alloy.
Are formed integrally with the gate line 7 so as to protrude from the gate line 7, as shown in FIG. The material of the gate electrode 7a is not limited to the Al alloy, but may be any metal having a small resistance.

【0035】ゲート電極7aの上部、およびゲート電極
7a以外のゲート絶縁膜4の上には、第一層間絶縁膜8
としてプラズマCVDにより成膜された窒化シリコン膜
が約500nm形成されている。第一層間絶縁膜8の窒
化シリコン膜は、ダングリングボンドの水素化と各層間
の絶縁性保持との二つの働きがあり、比較的低温のプラ
ズマCVDで成膜された窒化シリコン膜が水素を十分含
み、絶縁性も良好である。
A first interlayer insulating film 8 is formed on the gate electrode 7a and on the gate insulating film 4 other than the gate electrode 7a.
A silicon nitride film formed by plasma CVD is formed to a thickness of about 500 nm. The silicon nitride film of the first interlayer insulating film 8 has two functions, i.e., hydrogenation of dangling bonds and retention of insulation between layers, and a silicon nitride film formed by plasma CVD at a relatively low temperature is hydrogenated. And the insulating property is also good.

【0036】第一層間絶縁膜8の上には、ドレイン電極
5とソース電極6とがAl合金により形成されており、
ドレイン電極5およびソース電極6は、多結晶シリコン
の半導体薄膜3とスルーホールによってそれぞれ電気的
に接続されている。ソース電極6は、図4に示すように
ソースライン6の一部として形成されている。これによ
り、スイッチング素子としてのトップゲート型の薄膜ト
ランジスタが形成される。パターニングされたドレイン
電極5とソース電極6との電極膜厚は、信号遅延時間の
低減のため抵抗値を小さくする必要があり、Al電極で
は、500〜800nmの膜厚とされる。コンタクト部
形成などのために、積層構造にする場合には、Al電極
膜厚は、さらに厚くされる。
On the first interlayer insulating film 8, a drain electrode 5 and a source electrode 6 are formed of an Al alloy.
The drain electrode 5 and the source electrode 6 are electrically connected to the polycrystalline silicon semiconductor thin film 3 by through holes, respectively. The source electrode 6 is formed as a part of the source line 6, as shown in FIG. Thus, a top-gate thin film transistor as a switching element is formed. The electrode thickness of the patterned drain electrode 5 and source electrode 6 needs to have a small resistance value in order to reduce the signal delay time. For an Al electrode, the thickness is 500 to 800 nm. When a laminated structure is used for forming a contact portion or the like, the thickness of the Al electrode is further increased.

【0037】薄膜トランジスタの形成後、その上には、
窒化シリコン膜9が形成される。窒化シリコン膜9は、
プラズマCVD法により成膜され、膜厚は、約300n
mである。窒化シリコン膜9は、成膜後、350℃程度
にて1時間程度、熱処理される。窒化シリコン膜9の熱
処理は、水素化により多結晶シリコン層のダングリング
ボンドを水素で終端化し、薄膜トランジスタの特性を向
上させるために行われる。窒化シリコン膜9の形成後、
画素の開口部17の全面および画素電極11への接続口
(スルーホール)の部分のみ、第1層間絶縁膜8の窒化
シリコン膜と窒化シリコン膜9とにドライエッチングを
行い、両方の窒化シリコン膜が除去される。ドライエッ
チング後の層間の段差は、図2の場合と比べて大きくな
る。
After the formation of the thin film transistor,
A silicon nitride film 9 is formed. The silicon nitride film 9
The film is formed by the plasma CVD method, and the film thickness is about 300 n
m. After the film formation, the silicon nitride film 9 is heat-treated at about 350 ° C. for about 1 hour. The heat treatment of the silicon nitride film 9 is performed for terminating dangling bonds of the polycrystalline silicon layer with hydrogen by hydrogenation and improving characteristics of the thin film transistor. After the formation of the silicon nitride film 9,
Dry etching is performed on the silicon nitride film and the silicon nitride film 9 of the first interlayer insulating film 8 only on the entire surface of the opening 17 of the pixel and the portion of the connection hole (through hole) to the pixel electrode 11, and both silicon nitride films are formed. Is removed. The step between the layers after the dry etching is larger than that in the case of FIG.

【0038】画素の開口部17の全面および画素電極1
1への接続口(スルーホール)の部分のみ、第1層間絶
縁膜8の窒化シリコン膜と窒化シリコン膜9との窒化シ
リコン膜除去後、第二層間絶縁膜10である感光性アク
リル樹脂(屈折率n=1.6)が塗布法によって約3μ
mの膜厚で形成され、同時に画素電極11への接続口
(スルーホール)も形成される。
The entire surface of the pixel opening 17 and the pixel electrode 1
1 only after removing the silicon nitride film of the silicon nitride film 9 and the silicon nitride film 9 of the first interlayer insulating film 8, the photosensitive acrylic resin (refraction) as the second interlayer insulating film 10. Ratio n = 1.6) is about 3 μm depending on the coating method.
m, and a connection port (through hole) to the pixel electrode 11 is also formed at the same time.

【0039】第二層間絶縁膜10とされる感光性アクリ
ル樹脂の厚さとしては、窒化シリコン膜9や下部の配線
などを平坦化するために、少なくとも2μm必要にな
る。これは、配線の抵抗などから、充分に配線パターン
を被覆するために必要な厚さであり、厚ければ厚いほど
良いが、画素電極11とドレイン電極5とのコンタクト
をとるためのスルーホールの部分では、その形成のため
には、厚さが制約される。感光性樹脂の露光現象によっ
てスルーホールを形成する場合には、感光性樹脂として
は3μm程度の厚さが限界である。したがって、感光性
アクリル樹脂の厚さとしては、3μm程度とされる。
The thickness of the photosensitive acrylic resin used as the second interlayer insulating film 10 needs to be at least 2 μm in order to flatten the silicon nitride film 9 and the lower wiring. This is a thickness necessary for sufficiently covering the wiring pattern due to the resistance of the wiring and the like. The thicker the better, the better. However, the thickness of the through hole for making contact between the pixel electrode 11 and the drain electrode 5 is good. In some parts, the thickness is limited for its formation. When a through hole is formed by the exposure phenomenon of the photosensitive resin, the thickness of the photosensitive resin is limited to about 3 μm. Therefore, the thickness of the photosensitive acrylic resin is about 3 μm.

【0040】感光性アクリル樹脂の塗布法は、スピンコ
ート法を用いたが、スピンコート法に限定されるもので
はない。
The photosensitive acrylic resin is applied by a spin coating method, but is not limited to the spin coating method.

【0041】有機樹脂である感光性アクリル樹脂の屈折
率は、その下部の基板およびSiO 2(酸化珪素膜)の
屈折率と等しいことが、もっとも望ましく、その屈折率
は約1.5である。このような屈折率とすることによっ
て、基板および感光性アクリル樹脂のそれぞれの厚さの
和を、干渉が起らない厚さにすることができる。感光性
アクリル樹脂の屈折率がn=1.5より大きく異なると
干渉が起るため、屈折率の差は小さい方が望ましい。感
光性アクリル樹脂の屈折率は、少なくとも、屈折率が約
2.0の上部のITOと下部の基板の屈折率の中間の値
の屈折率であることが、干渉の影響を小さくするため
に、必要である。
Refraction of photosensitive acrylic resin as organic resin
The rate depends on the underlying substrate and SiO Two(Silicon oxide film)
Most preferably equal to the refractive index, its refractive index
Is about 1.5. With such a refractive index,
Of the thickness of the substrate and photosensitive acrylic resin
The sum can be of a thickness that does not cause interference. Photosensitivity
If the refractive index of the acrylic resin differs by more than n = 1.5
Since interference occurs, it is desirable that the difference in refractive index be small. Feeling
The refractive index of the optical acrylic resin is at least about
Intermediate value of the refractive index of the upper ITO and lower substrate of 2.0
To reduce the effect of interference
Is necessary.

【0042】また、樹脂として感光性アクリル樹脂を用
いたが、この樹脂に限定されるものではない。非感光性
の樹脂を使用する場合には、画素電極11への接続口
(スルーホール)は、ドライエッチングにより形成され
る。
Although a photosensitive acrylic resin is used as the resin, the resin is not limited to this resin. When a non-photosensitive resin is used, a connection port (through hole) to the pixel electrode 11 is formed by dry etching.

【0043】さらに、第二層間絶縁膜10の上には、透
明導電性金属であるITO(Indium Tin O
xide)によって構成された画素電極11が形成さ
れ、この画素電極11が窒化シリコン膜9および第二層
間絶縁膜10に形成された接続口(スルーホール)の表
面部分を介してドレイン電極5と電気的に接続されてい
る。これにより、本発明の液晶表示装置が形成される。
ITOの画素電極11は、膜厚が100nmであり,そ
の屈折率がn=2.0である。また、第二層間絶縁膜1
0を塗布法であるスピンコート法により形成することに
より、数ミクロンの厚さの膜を平坦に形成することが可
能になり、ITOの画素電極11の平坦化が図れる。
Further, on the second interlayer insulating film 10, a transparent conductive metal such as ITO (Indium Tin O 2) is formed.
xide) is formed, and the pixel electrode 11 is electrically connected to the drain electrode 5 through a surface portion of a connection hole (through hole) formed in the silicon nitride film 9 and the second interlayer insulating film 10. Connected. Thereby, the liquid crystal display device of the present invention is formed.
The ITO pixel electrode 11 has a thickness of 100 nm and a refractive index of n = 2.0. Also, the second interlayer insulating film 1
By forming 0 by a spin coating method as a coating method, a film having a thickness of several microns can be formed flat, and the pixel electrode 11 of ITO can be flattened.

【0044】一方、第2の透明絶縁性基板である対向基
板16の主面上には、ITOの対向電極15が形成さ
れ、画素電極11と対向電極15との対向する面には、
それぞれ配向膜12、14が形成されている。そして、
配向膜12、14の間には、液晶13が封入されてアク
ティブマトリクス型液晶表示装置が形成されている。
On the other hand, a counter electrode 15 of ITO is formed on a main surface of a counter substrate 16 which is a second transparent insulating substrate, and a face of the pixel electrode 11 and the counter electrode 15 is
Alignment films 12 and 14 are formed respectively. And
A liquid crystal 13 is sealed between the alignment films 12 and 14 to form an active matrix liquid crystal display.

【0045】[0045]

【発明の効果】本発明の液晶表示装置は、画素開口部の
全面には窒化シリコン膜が被覆されていないために、画
素開口部での各層の屈折率の相違による光の干渉を抑制
し高い透過率を実現できると共に、薄膜トランジスタの
特性および配線パターンの信頼性を確保することもでき
る。
According to the liquid crystal display device of the present invention, since the entire surface of the pixel opening is not covered with the silicon nitride film, the interference of light due to the difference in the refractive index of each layer in the pixel opening is suppressed and the liquid crystal display device is high. The transmittance can be realized, and the characteristics of the thin film transistor and the reliability of the wiring pattern can be secured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態である液晶表示装置に使用さ
れるアクティブマトリクス型表示基板の要部の概略平面
図である。
FIG. 1 is a schematic plan view of a main part of an active matrix display substrate used in a liquid crystal display device according to an embodiment of the present invention.

【図2】そのアクティブマトリクス型表示基板の拡大断
面図である。
FIG. 2 is an enlarged sectional view of the active matrix type display substrate.

【図3】そのアクティブマトリクス型表示基板を使用し
た液晶表示装置の光の透過率を示すグラフである。
FIG. 3 is a graph showing light transmittance of a liquid crystal display device using the active matrix display substrate.

【図4】本発明の他の実施形態である液晶表示装置に使
用されるアクティブマトリクス型表示基板の拡大断面図
である。
FIG. 4 is an enlarged sectional view of an active matrix display substrate used in a liquid crystal display device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 第1の透明絶縁性基板(TFT基板) 2 ベースコート層 3 多結晶シリコンの半導体薄膜 4 ゲート絶縁膜 5 ドレイン電極 6 ソース電極(ソースライン) 7 ゲートライン 7a ゲート電極 8 第1層間絶縁膜 9 窒化シリコン膜 10 第2層間絶縁膜 11 画素電極 12 配向膜 13 液晶 14 配向膜 15 対向電極 16 第2の透明絶縁性基板(対向基板) 17 画素開口部 REFERENCE SIGNS LIST 1 first transparent insulating substrate (TFT substrate) 2 base coat layer 3 polycrystalline silicon semiconductor thin film 4 gate insulating film 5 drain electrode 6 source electrode (source line) 7 gate line 7 a gate electrode 8 first interlayer insulating film 9 nitride Silicon film 10 Second interlayer insulating film 11 Pixel electrode 12 Alignment film 13 Liquid crystal 14 Alignment film 15 Counter electrode 16 Second transparent insulating substrate (counter substrate) 17 Pixel opening

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H090 HA04 HA05 HB03X HB04X HB07X HD06 2H092 GA29 JA34 JA46 JB56 JB57 KA04 KA05 KA11 KA12 KB25 MA08 MA19 MA26 MA30 5C094 AA21 AA31 BA03 BA43 CA19 CA24 DA14 DA15 EA04 EA07 EB02 FB12 FB14 FB15  ──────────────────────────────────────────────────続 き Continued from the front page F term (reference) 2H090 HA04 HA05 HB03X HB04X HB07X HD06 2H092 GA29 JA34 JA46 JB56 JB57 KA04 KA05 KA11 KA12 KB25 MA08 MA19 MA26 MA30 5C094 AA21 AA31 BA03 BA43 CA19 CA24 DA14 DA15 EB04 FB04 EA04 FB04

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板上にマトリクス状に複数の多
結晶シリコン薄膜トランジスタが設けられて、各多結晶
シリコン薄膜トランジスタにそれぞれ電気的に接続され
た複数の画素電極が各多結晶シリコン薄膜トランジスタ
に対して、積層状態になった第1〜第3の絶縁膜を介し
て積層された液晶表示装置であって、 各多結晶シリコン薄膜トランジスタ上に積層された第1
の絶縁膜が酸化シリコン膜、第1の絶縁膜上に積層され
た第2の絶縁膜が窒化シリコン膜、第2の絶縁膜上に積
層された第3の絶縁膜が有機絶縁膜によってそれぞれ形
成されており、窒化シリコン膜の第2の絶縁膜が各開口
部の全面には設けられていないことを特徴とする液晶表
示装置。
A plurality of polycrystalline silicon thin film transistors are provided in a matrix on an insulating substrate, and a plurality of pixel electrodes electrically connected to each polycrystalline silicon thin film transistor are provided for each polycrystalline silicon thin film transistor. A liquid crystal display device laminated via first to third insulating films in a laminated state, wherein the first laminated film is formed on each polycrystalline silicon thin film transistor.
Is formed by a silicon oxide film, a second insulating film laminated on the first insulating film is formed by a silicon nitride film, and a third insulating film laminated on the second insulating film is formed by an organic insulating film. And a second insulating film of a silicon nitride film is not provided on the entire surface of each opening.
【請求項2】 請求項1に記載の液晶表示装置における
前記第1の絶縁膜が酸化シリコン膜に代えて窒化シリコ
ン膜にて形成されており、前記第1の絶縁膜および前記
第2の絶縁膜が各開口部の全面には設けられていないこ
とを特徴とする液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein the first insulating film is formed of a silicon nitride film instead of a silicon oxide film, and wherein the first insulating film and the second insulating film are formed. A liquid crystal display device, wherein a film is not provided on the entire surface of each opening.
【請求項3】 前記有機絶縁膜は、可視光領域での屈折
率がおよそ1.5〜2.0のアクリル系樹脂である請求
項1または請求項2に記載の液晶表示装置。
3. The liquid crystal display device according to claim 1, wherein the organic insulating film is an acrylic resin having a refractive index in a visible light region of about 1.5 to 2.0.
【請求項4】 前記アクリル系樹脂は、可視光領域での
屈折率がおよそ1.5〜2.0の感光性アクリル樹脂で
ある請求項2または請求項3に記載の液晶表示装置。
4. The liquid crystal display device according to claim 2, wherein the acrylic resin is a photosensitive acrylic resin having a refractive index in a visible light region of about 1.5 to 2.0.
【請求項5】 前記窒化シリコン膜は、基板温度が35
0度以下で、プラズマCVDにより形成される請求項1
または請求項2に記載の液晶表示装置。
5. The silicon nitride film has a substrate temperature of 35.
2. The method according to claim 1, wherein the film is formed by plasma CVD at a temperature of 0 degrees or less.
Or the liquid crystal display device according to claim 2.
【請求項6】 前記有機絶縁膜の膜厚が、およそ3μm
の厚さである請求項1または請求項2に記載の液晶表示
装置。
6. The organic insulating film has a thickness of about 3 μm.
The liquid crystal display device according to claim 1, wherein the liquid crystal display device has a thickness of:
JP2000123238A 2000-04-24 2000-04-24 Liquid crystal display device Pending JP2001305583A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000123238A JP2001305583A (en) 2000-04-24 2000-04-24 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000123238A JP2001305583A (en) 2000-04-24 2000-04-24 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2001305583A true JP2001305583A (en) 2001-10-31

Family

ID=18633572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000123238A Pending JP2001305583A (en) 2000-04-24 2000-04-24 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2001305583A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005165047A (en) * 2003-12-03 2005-06-23 Nec Corp Optoelectronic device and projection display device
JP2006013457A (en) * 2004-05-21 2006-01-12 Semiconductor Energy Lab Co Ltd Light emitting device
JP2016145991A (en) * 2007-12-21 2016-08-12 株式会社半導体エネルギー研究所 Display device
CN111524979A (en) * 2019-11-29 2020-08-11 友达光电股份有限公司 Array substrate and display panel

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005165047A (en) * 2003-12-03 2005-06-23 Nec Corp Optoelectronic device and projection display device
US7468765B2 (en) 2003-12-03 2008-12-23 Nec Corporation Electro-optical display device and image projection unit
JP2006013457A (en) * 2004-05-21 2006-01-12 Semiconductor Energy Lab Co Ltd Light emitting device
JP2016145991A (en) * 2007-12-21 2016-08-12 株式会社半導体エネルギー研究所 Display device
CN111524979A (en) * 2019-11-29 2020-08-11 友达光电股份有限公司 Array substrate and display panel
CN111524979B (en) * 2019-11-29 2023-07-18 友达光电股份有限公司 Array substrate and display panel

Similar Documents

Publication Publication Date Title
JP3908552B2 (en) Liquid crystal display device and manufacturing method thereof
US5946547A (en) Liquid crystal display device fabrication methods with reduced numbers of patterning steps
US7038740B1 (en) Liquid crystal display device having high light utilization efficiency
KR100474058B1 (en) Liquid crystal display device
US6184960B1 (en) Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process
JP4402197B2 (en) Active matrix display device
US8537296B2 (en) Display device wherein a thickness of a first insulating layer is greater than a thickness of a first conductor and wherein the first insulating layer completely covers lateral side surfaces of the first conductor
JP2002182243A (en) Transistor substrate for liquid crystal display and method for manufacturing the same
KR100961931B1 (en) Liquid crystal display device
JP4019080B2 (en) Manufacturing method of liquid crystal display device
JP2001305583A (en) Liquid crystal display device
KR20080047182A (en) Liquid crystal display device and method of fabricating the same
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
JPH06130415A (en) Manufacture of tft matrix
JPH11212118A (en) Active matrix type liquid crystal display device and its manufacture
JP3167817B2 (en) Active matrix liquid crystal display
JPH0588199A (en) Liquid crystal display device
JP3192813B2 (en) Liquid crystal display
KR100760930B1 (en) Liquid Crystal Display Panel and Fabrication Method for the same
KR100803111B1 (en) Reflection and penetration type liquid crystal display device and method for fabricating thereof
US20240012300A1 (en) Display device
JPH1048660A (en) Liquid crystal display device
JP3655917B2 (en) Liquid crystal display
KR101108380B1 (en) Liquid crystal display device and method for manufacturing lcd
JPH06222390A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040604