JP2001292031A - One-chip microcomputer - Google Patents

One-chip microcomputer

Info

Publication number
JP2001292031A
JP2001292031A JP2000107573A JP2000107573A JP2001292031A JP 2001292031 A JP2001292031 A JP 2001292031A JP 2000107573 A JP2000107573 A JP 2000107573A JP 2000107573 A JP2000107573 A JP 2000107573A JP 2001292031 A JP2001292031 A JP 2001292031A
Authority
JP
Japan
Prior art keywords
oscillation
harmonic
correction
noise
correction value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000107573A
Other languages
Japanese (ja)
Inventor
Hideshi Nakazawa
英志 中澤
Hiroshi Benno
宏 辨野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000107573A priority Critical patent/JP2001292031A/en
Publication of JP2001292031A publication Critical patent/JP2001292031A/en
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve problems of a conventional one-chip microcomputer that has increased the cost because mechanical adjustment of an external damping resistor requires time and man-hours where the mechanical adjustment for each oscillator is used to eliminate harmonic noise and cannot execute harmonic correction including dispersion in the oscillation characteristic of each LSI. SOLUTION: This one-chip microcomputer, in which, a variable damping resistor with built in chip is connected to an output terminal of an oscillation inverter of the microcomputer having a self-excited oscillation function, is provided with a harmonic noise detection section that detects undesired radiation noise with an oscillation frequency, a correction value generating circuit, and a harmonic correction discrimination circuit that self-discriminates whether or not the correction value automatically calculated by the hardware is correctly set, is characterized in that it has a function of optimizing the resistance of the variable damping resistor with respect to the harmonic noise.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、MOS型ワンチッ
プマイクロコンピュータで自励発振による高調波ノイズ
補正による不要輻射ノイズ低減に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to reduction of unnecessary radiation noise by correcting harmonic noise due to self-excited oscillation in a MOS type one-chip microcomputer.

【0002】[0002]

【従来の技術】近年、MOS型ワンチップマイクロコン
ピュータでは、システムクロックソースとして水晶発振
子及び、セラロック発振子の外付けを前提とした自励発
振の構成が多い。
2. Description of the Related Art In recent years, MOS-type one-chip microcomputers often have a self-excited oscillation configuration on the assumption that a crystal oscillator and a ceramic lock oscillator are externally provided as a system clock source.

【0003】図2は、従来のセラロック自励発振回路の
ブロック図を示すものである。
FIG. 2 shows a block diagram of a conventional CERALOCK self-excited oscillation circuit.

【0004】図2において、9はMOS型ワンチップマ
イクロコンピュータで、外部容量1(Cin)及び外部容
量2(Cout)と、外部ダンピング抵抗6がセラロック発
振子5の両端の発振入力端子3及び発振出力端子4とに
接続され、また、発振入力端子3及び発振出力端子4
は、フィードバック抵抗8と発振インバータ7がパラレ
ルに接続されており、発振部分を構成している。発振以
外のマイコン部9は、発振部からのシステムクロック1
1により動作している。
In FIG. 2, reference numeral 9 denotes a MOS type one-chip microcomputer. The external capacitance 1 (Cin) and the external capacitance 2 (Cout), and the external damping resistor 6 are connected to the oscillation input terminal 3 at both ends of the ceramic lock oscillator 5 and the oscillation. Connected to the output terminal 4 and the oscillation input terminal 3 and the oscillation output terminal 4
Has a feedback resistor 8 and an oscillation inverter 7 connected in parallel to form an oscillation portion. The microcomputer unit 9 other than the oscillation unit receives the system clock 1 from the oscillation unit.
1 is operating.

【0005】以上のように構成されたセラロック発振回
路について、以下その動作について説明する。
[0005] The operation of the Ceralock oscillation circuit configured as described above will be described below.

【0006】外部容量1(Cin)及び外部容量2(Cou
t)と、ダンピング抵抗を機械的に抵抗値を調整するこ
とにより外つけセラロックの共鳴周波数と一致する最適
な負荷容量及びダンピング抵抗値を人手で設定し、セラ
ロック発振子5と、両端の発振入力端子3及び発振出力
端子4とにパラレルに接続されたフィードバック抵抗8
と発振インバータ7により、自励発振動作を行うことが
できる。
The external capacitance 1 (Cin) and the external capacitance 2 (Cou
t), and manually adjusting the resistance value of the damping resistor to manually set the optimum load capacity and damping resistance value that match the resonance frequency of the external CERALOCK, and the CERALOCK oscillator 5 and the oscillation input at both ends. Feedback resistor 8 connected in parallel with terminal 3 and oscillation output terminal 4
And the oscillation inverter 7, a self-excited oscillation operation can be performed.

【0007】発振回路の基本構成は、増幅系と帰還系が
組み合わされた構成になっており、外部から与えられた
電気的エネルギーを特定周波数の正弦波に近い発振波形
に変換している。ダンピング抵抗の要素としては、ルー
プ利得を低下させる目的で挿入され広帯域まで利得のあ
る発振素子で発振させるために使用し、かつスプリアス
周波数での異常発振を抑制する効果がある。
[0007] The basic configuration of the oscillation circuit is a configuration in which an amplification system and a feedback system are combined, and converts externally applied electric energy into an oscillation waveform close to a sine wave of a specific frequency. As an element of the damping resistor, it is used to oscillate with an oscillation element having a gain over a wide band inserted for the purpose of lowering the loop gain, and has an effect of suppressing abnormal oscillation at a spurious frequency.

【0008】また、トランジスタの非直線領域を用いる
ため発振現象は、完全な正弦波ではあり得ないため、基
本周波数の2倍、3倍、4倍、…n倍の高調波ひずみが
発生する。
Since the oscillation phenomenon cannot be a perfect sine wave due to the use of the non-linear region of the transistor, harmonic distortion of 2, 3, 4,... N times the fundamental frequency is generated.

【0009】[0009]

【発明が解決しようとする課題】上記の従来の構成で
は、セラロック発振子自体のインピーダンスにより、使
用するセラロック発振子毎に、ダンピング抵抗を調整
し、他の周波数帯に混入してビートとなった高調波ひず
みを取り除く必要があった。
In the above-mentioned conventional configuration, the damping resistance is adjusted for each CERALOCK oscillator to be used by the impedance of the CERALOCK oscillator itself, and the beat is mixed into another frequency band to form a beat. It was necessary to remove harmonic distortion.

【0010】そこで、実際の生産ラインでは、適正な外
部ダンピング抵抗を設定するため、機械的に調整するこ
とで、上記欠点の調整を実施していた。TV、ラジオ(特
にFM帯域)に代表される周波数帯の調整では、キー局の
周波数帯のビートノイズをピンポイントで高調波ノイズ
補正を行い、ビートノイズを削減しなければならない。
Therefore, in an actual production line, in order to set an appropriate external damping resistance, the above-mentioned disadvantage is adjusted by mechanical adjustment. In the adjustment of frequency bands represented by TV and radio (especially FM bands), beat noise in the frequency band of a key station must be pinpointed for harmonic noise correction to reduce the beat noise.

【0011】しかしながら、この機械的な調整作業で
は、時間と人手を必要とするためコスト・アップとなる
問題と、LSI個々の発振特性バラツキを含めた高調波補
正が実施できないため、LSIの発振特性が製造上でばら
ついた場合、対処できずキー局の周波数帯にビートノイ
ズがのってしまい、雑音が発生するという欠点を有して
いた。
[0011] However, this mechanical adjustment requires time and manpower to increase the cost, and it is not possible to perform harmonic correction including variations in the oscillation characteristics of individual LSIs. However, there is a drawback in that, when there is a variation in manufacturing, beat noise is put on the frequency band of the key station, and noise is generated.

【0012】本発明は上記従来の問題点を解決するもの
で、LSI個々の高調波補正を精度よく、かつ、効率的に
行い、不要輻射ノイズ低減を提供することを目的とす
る。
An object of the present invention is to solve the above-mentioned conventional problems, and to provide an accurate and efficient harmonic correction for each LSI and to reduce unnecessary radiation noise.

【0013】[0013]

【課題を解決するための手段】この目的を達成するため
に、本発明の請求項1に記載の発明であるワンチップマ
イコンは、自励発振機能を持ったマイコンの発振用イン
バータの出力端子に、チップ内蔵の可変型ダンピング抵
抗が接続され、発振周波数の不要輻射ノイズとなる高調
波ノイズ検出部と補正値発生回路により、ハードウェア
で自動算出される補正値を格納するレジスタを持ち、か
つ高調波補正判定回路により、補正値が正しく設定され
ているか自己判定し、トリミングレジスタの複数値のデ
ータを制御することで、可変型ダンピング抵抗の抵抗値
を高調波ノイズに対して、最適化できる機能を有してい
る。
In order to achieve this object, a one-chip microcomputer according to the first aspect of the present invention is provided with an output terminal of an oscillation inverter of a microcomputer having a self-excited oscillation function. The chip has a built-in variable damping resistor, and has a register that stores a correction value automatically calculated by hardware using a harmonic noise detection unit and a correction value generation circuit that generates unwanted radiation noise at the oscillation frequency. A function that can self-determine whether the correction value is set correctly by the wave correction judgment circuit and control the multi-value data of the trimming register to optimize the resistance value of the variable damping resistor against harmonic noise. have.

【0014】この構成によって、LSI個々で発振特性が
ばらついても高調波ノイズ補正を自己判定可能とするこ
とで吸収でき、さらには、セットの生産ラインでの機械
的な調整がなく、生産ラインをデジタル化しやすく大幅
な効率化ができる。
[0014] With this configuration, even if the oscillation characteristics vary among the individual LSIs, the harmonic noise correction can be absorbed by making it possible to perform self-determination, and further, there is no mechanical adjustment on the production line of the set, and the production line can be eliminated. It is easy to digitize and can greatly improve efficiency.

【0015】本発明の請求項2に記載の発明であるワン
チップマイコンは、自励発振機能を持ったマイコンの発
振用インバータの出力端子に、チップ内蔵の可変型ダン
ピング抵抗が接続され、発振周波数の不要輻射ノイズと
なる高調波ノイズ検出部と補正値発生回路により、ハー
ドウェアで自動算出される補正値を格納するレジスタを
持ち、かつ高調波補正判定回路により、補正値が正しく
設定されているか自己判定し、一度一致判定したあと
に、不一致判定が起こったなら、CPUに対して、ウェイ
ト制御を実施し、誤動作を防ぐ機能を有している。
In the one-chip microcomputer according to the second aspect of the present invention, a variable damping resistor built in the chip is connected to an output terminal of an oscillation inverter of the microcomputer having a self-excited oscillation function, and the oscillation frequency is controlled. A register that stores the correction value automatically calculated by hardware by the harmonic noise detection unit and the correction value generation circuit that becomes unnecessary radiation noise, and that the correction value is set correctly by the harmonic correction determination circuit The CPU has a function of performing wait control on the CPU to prevent a malfunction if a non-coincidence determination occurs after a self-determination and a once-coincidence determination.

【0016】[0016]

【発明の実施の形態】(実施の形態1)以下、本発明の
実施の形態について、図面を参照しながら説明する。
(Embodiment 1) Hereinafter, embodiments of the present invention will be described with reference to the drawings.

【0017】図1は、本発明の第1の実施の形態におけ
るワンチップマイクロコンピュータを簡略化して示すも
のであり、かつ従来の形態で説明したのと同様に、外部
容量1(Cin)及び外部容量2(Cout)が、セラロック
発振子5の両端の発振入力端子3と発振出力端子4に接
続されている。また、両端の発振入力端子3及び発振出
力端子4には、パラレルに接続されたフィードバック抵
抗8と発振インバータ7で構成された発振回路を備えて
いる。
FIG. 1 shows a simplified one-chip microcomputer according to the first embodiment of the present invention, and, similarly to the conventional embodiment, an external capacitor 1 (Cin) and an external capacitor 1 (Cin). A capacitor 2 (Cout) is connected to the oscillation input terminal 3 and the oscillation output terminal 4 at both ends of the ceramic lock oscillator 5. The oscillation input terminal 3 and the oscillation output terminal 4 at both ends are provided with an oscillation circuit including a feedback resistor 8 and an oscillation inverter 7 connected in parallel.

【0018】そして、この際におけるワンチップマイク
ロコンピュータは、源発振の周波数を判別し、かつ、源
発振のn倍で発生する高調波ノイズ帯域を割り出し、あ
らかじめ格納しておいた除外周波数帯の複数の周波数と
の高調波ノイズに対する高調波補正データを出力する高
調波成分検出補正値発生回路26と、高調波補正レジス
タ20とを備えており、発振出力端子4と発振インバー
タ7の出力との間に直列に接続される可変型ダンピング
抵抗13をトリミング制御するトリミングレジスタ18
と接続されている。
In this case, the one-chip microcomputer determines the frequency of the source oscillation, determines a harmonic noise band generated at n times the source oscillation, and stores a plurality of the excluded frequency bands stored in advance. A harmonic component detection correction value generating circuit 26 that outputs harmonic correction data for harmonic noise with respect to the frequency and a harmonic correction register 20, between the oscillation output terminal 4 and the output of the oscillation inverter 7. Register 18 for trimming the variable damping resistor 13 connected in series to the
Is connected to

【0019】また、この際におけるワンチップマイクロ
コンピュータは、高調波補正判定回路に対して、μ−CO
M9より、補正判定イネーブル信号16が入力として接
続される一方、発振出力信号15、システムクロック1
1を入力として接続し、トリミングタイミング制御信号
22を出力としてトリミングレジスタ18へ、nビット
のカウンタ値を出力として、高調波補正レジスタ20の
値との比較値として出力する。ここでの補正値一致信号
21は、トリミングレジスタ18への入力として接続さ
れている。
At this time, the one-chip microcomputer sends a μ-CO
From M9, while the correction determination enable signal 16 is connected as an input, the oscillation output signal 15, the system clock 1
1 as an input, outputs the trimming timing control signal 22 to the trimming register 18 as an output, outputs an n-bit counter value as a comparison value with the value of the harmonic correction register 20. The correction value coincidence signal 21 here is connected as an input to the trimming register 18.

【0020】内蔵可変型ダンピング抵抗Rdn13は、複
数の抵抗値を持つ内蔵素子が複数用意されたブロック
で、トリミング信号23により任意の抵抗値を設定でき
る回路である。
The built-in variable damping resistor Rdn 13 is a block in which a plurality of built-in elements having a plurality of resistance values are prepared, and is a circuit that can set an arbitrary resistance value by the trimming signal 23.

【0021】つぎに、本実施の形態1にかかるワンチッ
プマイクロコンピュータの動作を説明する。そのため、
広域な発振出力信号の源発振の周波数の判別を図3に示
すように実施する。
Next, the operation of the one-chip microcomputer according to the first embodiment will be described. for that reason,
Determination of the frequency of the source oscillation of the oscillation output signal over a wide range is performed as shown in FIG.

【0022】まず、検出スタート信号25を用いて、イ
ネーブル領域区間を作り出し、システムクロック11の
エッジを利用し、判定電圧Cの時間を、あらかじめ用意
された判定電圧Dの遅延信号である周波数検出信号0〜
nまでによりデコードしたデータを源発振の周波数とし
て論理信号化する。すぐさま、n倍で発生する高調波ノ
イズ帯域で、あらかじめ格納しておいた除外周波数帯の
複数の周波数と一致するか否かを確認して一致するなら
ば、高調波ノイズに対する補正データ14を高調波補正
レジスタ20に転送する。不一致ならば、補正なしの判
断でディフォルトの補正データを転送する。
First, an enable area section is created by using the detection start signal 25, and the time of the judgment voltage C is calculated by using the edge of the system clock 11, and the frequency detection signal which is a delay signal of the judgment voltage D prepared in advance is used. 0 to
The data decoded up to n is converted into a logical signal as a source oscillation frequency. Immediately, in the harmonic noise band generated by n times, it is checked whether or not the frequency coincides with a plurality of frequencies in the exclusion frequency band stored in advance. Transfer to the wave correction register 20. If they do not match, the default correction data is transferred with no correction.

【0023】つぎに、補正値をトリミングレジスタへ転
送する。ここでは、補正判定イネーブル信号16によ
り、高調波補正判定回路19が動作スタートする。具体
的な動作シーケンスについては、図4に示すように、ま
ず補正判定イネーブル信号16のイネーブル区間におい
て、システムクロック11の2サイクル分はトリミング
信号23の初期値0としておき、内蔵可変型ダンピング
抵抗Rdn13をオフさせて、ダンピング抵抗無しの状態
で動作スタートさせる。そして、この際、例えば、トリ
ミングタイミング制御信号22のように2サイクル後に
トリミングをアクティブにし、設定値により可変型ダン
ピング抵抗を任意の値に設定する。その際、遅延値の違
う複数のアナログカウンタ信号を備え、判定電圧Bにて
ヒットしたアナログカウンタ信号1〜nをカウンタの値
とし論理信号化する。つまり、補正データによるダンピ
ング抵抗の変化によるセラロック発振子のインピーダン
ス自体を変化させることで、共鳴周波数がねらいどうり
ずれたかどうかを自己判定する。つぎに、高調波補正判
定カウンタの値が高調波補正レジスタの値と一致したな
ら、トリミングレジスタの値を保持し、ダンピング抵抗
値を決定する。
Next, the correction value is transferred to the trimming register. Here, the operation of the harmonic correction determination circuit 19 is started by the correction determination enable signal 16. As for a specific operation sequence, as shown in FIG. 4, in the enable section of the correction determination enable signal 16, the initial value of the trimming signal 23 for two cycles of the system clock 11 is set to 0, and the built-in variable damping resistor Rdn13 is set. Is turned off, and the operation is started without damping resistance. Then, at this time, for example, the trimming is activated two cycles later like the trimming timing control signal 22, and the variable damping resistor is set to an arbitrary value according to the set value. At this time, a plurality of analog counter signals having different delay values are provided, and the analog counter signals 1 to n hit by the judgment voltage B are converted into logic signals as the counter values. That is, by changing the impedance itself of the Ceralock oscillator due to a change in the damping resistance due to the correction data, it is possible to determine whether or not the resonance frequency has been shifted. Next, when the value of the harmonic correction determination counter matches the value of the harmonic correction register, the value of the trimming register is held and the damping resistance value is determined.

【0024】トリミングデータは、ワンチップマイクロ
コンピュータ24が再度イニシャルされるまでデータを
保持し、ダンピング抵抗Rdn13のダンピング抵抗値を
一定にする。これは、任意の抵抗値の内蔵可変型ダンピ
ング抵抗Rdn13が、発振入力端子3及び発振出力端子
4に接続され、結果的に発振入力端子3及び発振出力端
子4に高調波補正された最適なダンピング抵抗が設定さ
れ、共鳴周波数を変動させたことを意味し、ピーク電流
要因のピーク周波数のシフトが発生し、ビートノイズを
回避できる。
The trimming data is retained until the one-chip microcomputer 24 is initialized again, so that the damping resistance of the damping resistor Rdn13 is kept constant. This is because the built-in variable damping resistor Rdn13 having an arbitrary resistance value is connected to the oscillation input terminal 3 and the oscillation output terminal 4, so that the oscillation input terminal 3 and the oscillation output terminal 4 are optimally damped by harmonic correction. This means that the resistance has been set and the resonance frequency has been changed, and a shift in the peak frequency due to the peak current factor has occurred, and beat noise can be avoided.

【0025】(実施の形態2)本実施の形態2にかかる
ワンチップマイクロコンピュータの図5では、図1に対
して、異常発振ウェイト制御回路27、CPUウェイト制
御信号28が追加されており、その他の構成概略図は図
1と同じである。
(Embodiment 2) In FIG. 5 of a one-chip microcomputer according to Embodiment 2, an abnormal oscillation weight control circuit 27 and a CPU weight control signal 28 are added to FIG. Is the same as FIG.

【0026】本実施の形態1と異なる点についてのワン
チップマイクロコンピュータの動作を説明する。
The operation of the one-chip microcomputer different from the first embodiment will be described.

【0027】本実施の形態1にて、説明したとおり、こ
の際におけるワンチップマイクロコンピュータは、高調
波補正判定を実施後は、ダンピング抵抗Rdn13の抵抗
値は一定である。また、この際における高調波補正レジ
スタ20の値と高調波補正判定回路19にて論理信号化
された値は、一致している。
As described in the first embodiment, the resistance value of the damping resistor Rdn13 is constant after the one-chip microcomputer at this time performs the harmonic correction determination. At this time, the value of the harmonic correction register 20 and the value converted into a logical signal by the harmonic correction determination circuit 19 match.

【0028】しかしながら、外部からの不要輻射ノイズ
である異常発振周波数が自励発振回路に入ってくると、
ワンチップマイクロコンピュータ自身が、異常発振周波
数の干渉で誤動作をしてしまう。
However, when an abnormal oscillation frequency, which is unnecessary radiation noise from the outside, enters the self-excited oscillation circuit,
The one-chip microcomputer itself malfunctions due to interference of the abnormal oscillation frequency.

【0029】本実施の形態2における構成であれば、異
常発振周波数が自励発振回路に入ってきた場合、高調波
補正レジスタ20の値と高調波補正判定回路19にて論
理信号化された値を比較すると不一致となる。
According to the configuration of the second embodiment, when an abnormal oscillation frequency enters the self-excited oscillation circuit, the value of the harmonic correction register 20 and the value converted into a logical signal by the harmonic correction determination circuit 19 are used. Are not the same.

【0030】そこで、高調波補正後となる、高調波補正
レジスタ20の値と高調波補正判定回路19にて論理信
号化された値が一致した後に、不一致がでた場合を異常
発振の干渉という判別を行い、異常発振ウェイト制御回
路27より、CPUウェイト制御信号28をCPUに入力し
て、CPUをウェイト状態に移行させ、異常発振周波数ノ
イズが入力された際は、ノン・オペレーション命令によ
る動作とし、ウェイト状態に設定され、μ−COM9は異
常発振周波数の干渉による誤動作を防止する。その後、
再度、高調波補正レジスタ20の値と高調波補正判定回
路19にて論理信号化された値が、一致するまで、μ−
COM9はウェイト状態が保たれる。
Therefore, when the value of the harmonic correction register 20 and the value converted into a logical signal by the harmonic correction determination circuit 19 after the harmonic correction match, a mismatch occurs, which is called abnormal oscillation interference. A determination is made, a CPU wait control signal 28 is input from the abnormal oscillation wait control circuit 27 to the CPU, and the CPU is shifted to a wait state. When abnormal oscillation frequency noise is input, the operation is performed by a non-operation instruction. , The wait state is set, and the μ-COM 9 prevents malfunction due to interference of the abnormal oscillation frequency. afterwards,
Again, until the value of the harmonic correction register 20 and the value converted into a logical signal by the harmonic correction determination circuit 19 match, μ-
COM9 is kept in the wait state.

【0031】すなわち、外来ノイズによる異常発振など
の干渉が発生しているか、発生していないかを検知し、
異常発振周波数の干渉による誤動作を防止することで、
非常に動作信頼性の高いワンチップマイクロコンピュー
タを提供できる。
That is, it is detected whether or not interference such as abnormal oscillation due to extraneous noise is occurring,
By preventing malfunction due to abnormal oscillation frequency interference,
A one-chip microcomputer with extremely high operation reliability can be provided.

【0032】[0032]

【発明の効果】以上のように、高調波補正をハードウェ
アで自動的に実施して、かつ、設定値が正しく補正され
ているかの高調波補正判定を自己判定する機能を持つこ
とで、LSI個々の高調波補正の精度向上と効率的な補正
を可能とし、特定周波数帯での高調波ひずみを抑え、ビ
ートノイズの進入を防ぎ、雑音防止を補償することがで
きる。
As described above, the LSI is provided with the function of automatically performing the harmonic correction by hardware and having the self-determination of the harmonic correction determination whether the set value is correctly corrected. The accuracy of individual harmonic correction can be improved and efficient correction can be performed, harmonic distortion in a specific frequency band can be suppressed, beat noise can be prevented from entering, and noise prevention can be compensated.

【0033】これによりセット毎、マイコン毎の微妙な
発振特性による高調波ひずみのバラツキを補償し、セッ
トの高信頼性を、また従来のメカニカルな煩雑な調整か
ら脱して生産ラインにおけるプログラム調整が達成で
き、非常に優れた発振周波数度を達成できるワンチップ
マイコンが実現できる。
This compensates for variations in harmonic distortion due to delicate oscillation characteristics of each set and each microcomputer, and achieves high reliability of the set and achieves program adjustment in the production line, deviating from conventional complicated mechanical adjustment. This makes it possible to realize a one-chip microcomputer capable of achieving a very excellent oscillation frequency.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態におけるマイクロコ
ンピュータの概略構成図
FIG. 1 is a schematic configuration diagram of a microcomputer according to a first embodiment of the present invention.

【図2】従来のマイクロコンピュータの概略構成図FIG. 2 is a schematic configuration diagram of a conventional microcomputer.

【図3】高調波ノイズ検出の基準周波数の検出動作タイ
ミングチャート
FIG. 3 is a timing chart for detecting a reference frequency for harmonic noise detection.

【図4】高調波補正判定の動作タイミングチャートFIG. 4 is an operation timing chart of a harmonic correction determination.

【図5】本発明の第2の実施の形態におけるマイクロコ
ンピュータの概略構成図
FIG. 5 is a schematic configuration diagram of a microcomputer according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 外部容量(Cin) 2 外部容量(Cout) 3 発振入力端子 4 発振出力端子 5 セラロック発振子 6 外部ダンピング抵抗 7 発振インバータ 8 発振フィードバック抵抗 9 発振以外のマイクロコンピュータ 10 従来のワンチップマイクロコンピュータ 11 システムクロック 12 発振バッファ 13 可変型ダンピング抵抗 14 高調波補正データ 15 発振出力信号 16 補正判定イネーブル信号 17 高調波検出データ 18 リミングレジスタ 19 高調波補正判定回路 20 高調波補正レジスタ 21 補正値一致信号 22 トリミングタイミング制御信号 23 トリミング信号 24 高調波補正判定回路内蔵ワンチップマイクロコン
ピュータ 25 検出スタート信号 26 高調波成分検出補正値発生回路 27 異常発振ウェイト制御回路 28 CPUウェイト制御信号
1 External capacitance (Cin) 2 External capacitance (Cout) 3 Oscillation input terminal 4 Oscillation output terminal 5 Ceralock oscillator 6 External damping resistor 7 Oscillation inverter 8 Oscillation feedback resistor 9 Microcomputer other than oscillation 10 Conventional one-chip microcomputer 11 System Clock 12 Oscillation buffer 13 Variable damping resistor 14 Harmonic correction data 15 Oscillation output signal 16 Correction judgment enable signal 17 Harmonic detection data 18 Rimming register 19 Harmonic correction judgment circuit 20 Harmonic correction register 21 Correction value coincidence signal 22 Trimming timing Control signal 23 Trimming signal 24 One-chip microcomputer with built-in harmonic correction determination circuit 25 Detection start signal 26 Harmonic component detection correction value generation circuit 27 Abnormal oscillation wait control circuit 28 CPU Ito control signal

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5B062 CC01 DD10 HH01 JJ06 5J079 AA04 AA05 BA35 BA47 FA14 FA21 FA22 FB03 FB32 FB40 FB47 GA04 GA09 GA13 KA01 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5B062 CC01 DD10 HH01 JJ06 5J079 AA04 AA05 BA35 BA47 FA14 FA21 FA22 FB03 FB32 FB40 FB47 GA04 GA09 GA13 KA01

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 自励発振機能を持ったマイコンの発振用
インバータの出力端子に、チップ内蔵の可変型ダンピン
グ抵抗が接続され、発振周波数の不要輻射ノイズとなる
高調波ノイズ検出部と補正値発生回路により、ハードウ
ェアで自動算出される補正値を格納するレジスタを持
ち、かつ高調波補正判定回路により、補正値が正しく設
定されているか自己判定し、トリミングレジスタの複数
値のデータを制御することで、可変型ダンピング抵抗の
抵抗値を最適化し、高調波ノイズ補正を自己判定可能と
する機能を有することを特徴とするワンチップマイクロ
コンピュータ。
An output terminal of an oscillation inverter of a microcomputer having a self-excited oscillation function is connected to a built-in variable damping resistor, and a harmonic noise detector for generating unnecessary radiation noise of an oscillation frequency and a correction value generator. The circuit has a register that stores the correction value automatically calculated by hardware, and the harmonic correction judgment circuit determines whether the correction value is set correctly and controls the multi-value data of the trimming register. A one-chip microcomputer having a function of optimizing the resistance value of the variable damping resistor and enabling self-determination of harmonic noise correction.
【請求項2】 自励発振機能を持ったマイコンの発振用
インバータの出力端子に、チップ内蔵の可変型ダンピン
グ抵抗が接続され、発振周波数の不要輻射ノイズとなる
高調波ノイズ検出部と補正値発生回路により、補正値を
格納するレジスタを持ち、かつ高調波補正判定回路によ
り、補正値が正しく設定されているか自己判定し、トリ
ミングレジスタの複数値のデータを制御することで、可
変型ダンピング抵抗の抵抗値を最適化し、一旦最適化し
た補正値に対して判定が不一致になった際、即座に異常
発振ノイズの進入として認識し、誤動作を防ぐ前にCPU
に対して、ウェイト制御を実施し、他からの異常発振ノ
イズによる誤動作を防ぐ機能を特徴とするワンチップマ
イクロコンピュータ。
2. A harmonic noise detector for generating unnecessary radiation noise of an oscillation frequency, wherein a variable damping resistor built in a chip is connected to an output terminal of an oscillation inverter of a microcomputer having a self-excited oscillation function, and a correction value is generated. The circuit has a register to store the correction value, and the harmonic correction determination circuit makes a self-determination as to whether the correction value is set correctly, and controls the multi-value data of the trimming register to control the variable damping resistor. The resistance value is optimized, and when the judgment does not match the optimized correction value once, it is immediately recognized as the entry of abnormal oscillation noise, and the CPU
A one-chip microcomputer having a function of performing a weight control on a microcomputer to prevent malfunction due to abnormal oscillation noise from other devices.
JP2000107573A 2000-04-10 2000-04-10 One-chip microcomputer Pending JP2001292031A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000107573A JP2001292031A (en) 2000-04-10 2000-04-10 One-chip microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000107573A JP2001292031A (en) 2000-04-10 2000-04-10 One-chip microcomputer

Publications (1)

Publication Number Publication Date
JP2001292031A true JP2001292031A (en) 2001-10-19

Family

ID=18620555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000107573A Pending JP2001292031A (en) 2000-04-10 2000-04-10 One-chip microcomputer

Country Status (1)

Country Link
JP (1) JP2001292031A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009150745A (en) * 2007-12-20 2009-07-09 Jaitoronikusu:Kk Self diagnosis circuit, and angular velocity sensor using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009150745A (en) * 2007-12-20 2009-07-09 Jaitoronikusu:Kk Self diagnosis circuit, and angular velocity sensor using the same

Similar Documents

Publication Publication Date Title
US20120212268A1 (en) Phase control circuit
JP2000196376A (en) Dual mode grade d amplifier
JP2007116713A (en) Radiation-hardened phase locked loop
JP2014533879A (en) RF system for radio frequency lamp
KR960015572B1 (en) Demodulation circuit
US8160533B2 (en) Self-calibrating mixer
JP3440050B2 (en) Circuit device for non-disturbing initialization of delay locked loop circuit by fast lock.
JP2001292031A (en) One-chip microcomputer
TW200306076A (en) Duty cycle correction based frequency multiplier
JP2947149B2 (en) Circuit to fix signal to reference value
US11349488B2 (en) Frequency locked loop circuit, switching circuit and switching method
US6369625B1 (en) Phase locked loop circuit
US7109778B2 (en) DC-offset transient response cancel system
US6859078B2 (en) Delay lock loop circuit
JP2877185B2 (en) Clock generator
JP3781725B2 (en) Phase-locked loop circuit
US20220094302A1 (en) Crystal oscillator reducing phase noise and semiconductor chip including the same
US11323125B2 (en) Transceiver circuit and self-calibration method
JP2827967B2 (en) Semiconductor integrated circuit
US20050001688A1 (en) System and device for calibrating oscillator charateristic curve
JPH06252642A (en) Control circuit for frequency characteristic of digitally controlled temperature compensation type crystal oscillator
JPH02149018A (en) Automatic frequency control circuit
JPH1022855A (en) Wide-band receiver and internal beat prevention method for the receiver
JPH10313246A (en) Signal generator and its method
JP2996744B2 (en) Counter circuit