JP2001284413A - Semiconductor device and substrate for semiconductor device - Google Patents

Semiconductor device and substrate for semiconductor device

Info

Publication number
JP2001284413A
JP2001284413A JP2000101612A JP2000101612A JP2001284413A JP 2001284413 A JP2001284413 A JP 2001284413A JP 2000101612 A JP2000101612 A JP 2000101612A JP 2000101612 A JP2000101612 A JP 2000101612A JP 2001284413 A JP2001284413 A JP 2001284413A
Authority
JP
Japan
Prior art keywords
semiconductor device
pattern member
substrate
base film
underfill material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000101612A
Other languages
Japanese (ja)
Inventor
Masaji Takenaka
正司 竹中
Shiro Yota
史郎 要田
Junichiro Hiyoshi
順一郎 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000101612A priority Critical patent/JP2001284413A/en
Publication of JP2001284413A publication Critical patent/JP2001284413A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device having a resin filled between a semiconductor element and a substrate, to which the resin can be surely applied by a conventional casting method as well with no development of a void, steady quality, and high yield, and to provide a substrate for the semiconductor device. SOLUTION: A device comprises a pattern member 20A provided in a mounting region 2a for mounting a semiconductor chip 4 of a base film 2. The pattern member 20A is formed inside a inner lead 8, and a region is formed between the circumference of the semiconductor chip 4 and the pattern member 20A to be filled with underfill material 10.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及び半導
体装置用基板に係わり、特に樹脂接着剤を用いて半導体
素子と基板との間に樹脂接着剤が充填される半導体装置
及びそのような半導体装置に用いられる半導体装置用基
板に関する。
The present invention relates to a semiconductor device and a substrate for a semiconductor device, and more particularly to a semiconductor device in which a resin adhesive is filled between a semiconductor element and a substrate by using a resin adhesive, and such a semiconductor device. The present invention relates to a semiconductor device substrate used for a semiconductor device.

【0002】近年、電子機器の高性能化にともない、半
導体装置の高密度化が進んでおり、半導体装置の電極端
子はより微細化され、端子間ピッチも狭くなっている。
2. Description of the Related Art In recent years, as electronic devices have become more sophisticated, the density of semiconductor devices has been increasing, and the electrode terminals of semiconductor devices have become finer and the pitch between terminals has become narrower.

【0003】TAB(Tape Automated Bonding)技術
は、電極数の増大及び電極の微細化には非常に有効な技
術であり、現在多くの半導体装置の製造に使用されてい
る。TAB技術においては、配線パターンが形成された
テープ状のキャリアフィルムに半導体チップを搭載する
いわゆるCOF(Chip On Film)の開発が進められてい
る。
The TAB (Tape Automated Bonding) technology is a very effective technology for increasing the number of electrodes and miniaturizing the electrodes, and is currently used in the manufacture of many semiconductor devices. In the TAB technology, the development of a so-called COF (Chip On Film) in which a semiconductor chip is mounted on a tape-like carrier film on which a wiring pattern is formed has been advanced.

【0004】半導体チップのキャリアフィルムへの接合
方法には、異方性導電性樹脂やフィルムを用いた接合
(ACP:Anisotropic Conductive Paste; ACF:A
nisotropic Conductive Film)と、熱硬化性樹脂による
加熱圧着接合(NCP:Non Conductive Paste)とがあ
る。これらの接合方法は液晶ドライバICの製造等に多
く使用されている。しかし、これらACP,ACF,N
CPを用いた接合は未だ限られた分野でしか使用されて
おらず、高い信頼性が要求されるハイエンドIC等には
ハンダ接合等の金属共晶接合が用いられている。また、
フリップチップ実装にも金属共晶接合が多く使用されて
いる。
A method of joining a semiconductor chip to a carrier film includes joining using an anisotropic conductive resin or a film (ACP: Anisotropic Conductive Paste; ACF: ACF).
(Nisotropic Conductive Film) and thermocompression bonding (NCP: Non Conductive Paste) using a thermosetting resin. These joining methods are widely used for manufacturing liquid crystal driver ICs and the like. However, these ACP, ACF, N
Bonding using CP is still used only in a limited field, and metal eutectic bonding such as solder bonding is used for high-end ICs and the like that require high reliability. Also,
Metal eutectic bonding is often used for flip chip mounting.

【0005】[0005]

【従来の技術】図1は従来のTAB技術によるCOF構
造の半導体装置に用いられるベースフィルム(テープ基
板)の平面図である。また、図2は図1に示すテープ基
板に半導体チップを搭載した状態を示す拡大断面図であ
る。
2. Description of the Related Art FIG. 1 is a plan view of a base film (tape substrate) used in a semiconductor device having a COF structure based on a conventional TAB technique. FIG. 2 is an enlarged sectional view showing a state where a semiconductor chip is mounted on the tape substrate shown in FIG.

【0006】ベ−スフィルム2は、図1に示すように半
導体チップ4が搭載される搭載領域2aと、搭載領域2
aの外側であって実装用電極パッド6が形成される配線
領域2bとを有する。搭載領域2aと配線領域2bとの
境界付近には、半導体チップ4の突起電極(バンプ)4
aと実装用電極パッド6とを電気的に接続するためにイ
ンナリード8が形成されており、突起電極4aはインナ
リード8に金属共晶接合により接合されている。なお、
図1において、インナリード8と実装用電極パッド6と
の間に設けられる配線パターンは省略されている。ま
た、図2に示すように、配線領域2bにはレジスト12
が塗布される。また、搭載領域2aの四角の外側にはア
ライメントマーク14が設けられている。
As shown in FIG. 1, the base film 2 includes a mounting area 2a on which the semiconductor chip 4 is mounted, and a mounting area 2a.
a, and a wiring region 2b on which the mounting electrode pad 6 is formed. In the vicinity of the boundary between the mounting area 2a and the wiring area 2b, a bump electrode (bump) 4 of the semiconductor chip 4 is provided.
An inner lead 8 is formed to electrically connect the a to the mounting electrode pad 6, and the protruding electrode 4a is joined to the inner lead 8 by metal eutectic bonding. In addition,
In FIG. 1, the wiring pattern provided between the inner lead 8 and the mounting electrode pad 6 is omitted. Further, as shown in FIG. 2, a resist 12
Is applied. An alignment mark 14 is provided outside the square of the mounting area 2a.

【0007】半導体チップ4の突起電極4aがインナリ
ード8に金属共晶接合により接合された後、図5に示す
ように、半導体チップ4とベースフィルム2との間にア
ンダーフィル材(充填樹脂)10が充填される。アンダ
ーフィル材10は、半導体チップ4の突起電極4aとベ
ースフィルム2のインナリード8との接合を補強し、且
つ半導体チップ4をベースフィルム2に接着固定するた
めに設けられる。また、アンダーフィル材10は接合部
に加わる応力を緩和する機能も有する。
After the protruding electrode 4a of the semiconductor chip 4 is bonded to the inner lead 8 by metal eutectic bonding, as shown in FIG. 5, an underfill material (filled resin) is formed between the semiconductor chip 4 and the base film 2. 10 are filled. The underfill material 10 is provided to reinforce the bonding between the protruding electrodes 4 a of the semiconductor chip 4 and the inner leads 8 of the base film 2 and to bond and fix the semiconductor chip 4 to the base film 2. The underfill material 10 also has a function of relieving stress applied to the joint.

【0008】アンダーフィル材10は、硬化前は液状の
樹脂であり、半導体チップ4の突起電極4aがインナリ
ード8に接合された後に、半導体チップ4の周囲から半
導体チップ4とベースフィルム2との間に流し込まれ
る。所定の量のアンダーフィル材10が、半導体チップ
4とベースフィルム2との間の全域にわたって充填され
た後、アンダーフィル材10は加熱硬化される。
The underfill material 10 is a liquid resin before being cured, and after the protruding electrodes 4a of the semiconductor chip 4 are joined to the inner leads 8, the underfill material 10 is formed from the periphery of the semiconductor chip 4 and between the semiconductor chip 4 and the base film 2. It is poured in between. After a predetermined amount of the underfill material 10 is filled over the entire area between the semiconductor chip 4 and the base film 2, the underfill material 10 is cured by heating.

【0009】[0009]

【発明が解決しようとする課題】上述のように、アンダ
ーフィル材10を半導体チップ4の周囲から流し込んで
充填する方法では、充填量や流し込み方法が適切でない
とアンダーフィル材10が十分に充填されず、アンダー
フィル材10中にボイドが発生するおそれがある。この
ため、液状のアンダーフィル材10の粘度や充填位置を
精度良く制御する必要があるが、流し込みの条件を正確
に制御することは難しい。特に、インナリード8のピッ
チが狭くなるほど流し込むための開口が狭くなり、液状
のアンダーフィル材10が十分に充填されずにボイドが
発生するおそれがある。
As described above, in the method of filling the underfill material 10 by flowing it from the periphery of the semiconductor chip 4, the underfill material 10 is sufficiently filled if the filling amount and the method of filling are not appropriate. Therefore, voids may be generated in the underfill material 10. For this reason, it is necessary to control the viscosity and filling position of the liquid underfill material 10 with high accuracy, but it is difficult to control the pouring condition accurately. In particular, as the pitch of the inner leads 8 becomes narrower, the opening for pouring becomes narrower, and the liquid underfill material 10 may not be sufficiently filled and voids may be generated.

【0010】アンダーフィル材10中において、突起電
極4aとインナリード8との接合部近傍でボイドが発生
すると、ボイド中の空気が熱膨張した際に接合部に損傷
を与える可能性がある。また、ボイド内部には水分が溜
まり易く、半導体チップ4や、インナリード8及び突起
電極4aの腐食を招くおそれもある。
If a void is generated in the underfill material 10 near the joint between the protruding electrode 4a and the inner lead 8, the joint in the void may be damaged when the air in the void thermally expands. In addition, moisture easily accumulates in the voids, which may cause corrosion of the semiconductor chip 4, the inner leads 8, and the protruding electrodes 4a.

【0011】したがって、本発明は上記問題点に鑑みな
されたものであり、従来の流し込み方法により充填樹脂
を供給した場合でも確実に充填樹脂を充填することがで
き、ボイドの発生がなく安定した品質で歩留まりの高い
半導体装置及び半導体装置用基板を提供することを目的
とする。
Accordingly, the present invention has been made in view of the above-mentioned problems. Even when the filling resin is supplied by the conventional pouring method, the filling resin can be reliably filled, and a stable quality without generation of voids can be obtained. It is an object of the present invention to provide a semiconductor device and a semiconductor device substrate having a high yield.

【0012】[0012]

【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
Means for Solving the Problems In order to solve the above problems, the present invention is characterized by taking the following means.

【0013】請求項1記載の発明は、半導体装置に関す
るものであって、半導体素子と、該半導体素子が搭載さ
れる搭載領域を有する基板と、前記半導体装置を前記搭
載領域に固定するための充填樹脂と前記搭載領域内の前
記基板に形成され、前記半導体装置と前記基板との間に
所定の領域を画成するパターン部材とを有し、前記パタ
ーン部材により画成された所定の領域において前記基板
を貫通する開口が形成され、前記充填樹脂は前記パター
ン部材により画成された所定の領域に充填されることを
特徴とするものである。
[0013] The present invention relates to a semiconductor device, and relates to a semiconductor device, a substrate having a mounting area on which the semiconductor element is mounted, and a filling for fixing the semiconductor device to the mounting area. A resin and a pattern member formed on the substrate in the mounting region, and defining a predetermined region between the semiconductor device and the substrate, wherein the predetermined region defined by the pattern member is An opening penetrating the substrate is formed, and the filling resin is filled in a predetermined region defined by the pattern member.

【0014】また、請求項2記載の発明は、請求項1記
載の半導体装置であって、前記半導体装置の電極と前記
基板上の電極パッドとを接続するインナリードが前記搭
載領域の周囲に設けられ、前記パターン部材は前記イン
ナリードと同じ材質であり且つ同じ厚さを有することを
特徴とする半導体装置。
According to a second aspect of the present invention, in the semiconductor device according to the first aspect, an inner lead for connecting an electrode of the semiconductor device and an electrode pad on the substrate is provided around the mounting area. Wherein the pattern member is made of the same material as the inner lead and has the same thickness.

【0015】また、請求項3記載の発明は、半導体装置
用基板に関するものであって半導体素子が搭載される搭
載領域と、該搭載領域の外側に設けられた外部接続用電
極と、前記搭載領域の周囲に設けられ、前記半導体装置
の電極と前記外部接続用電極とを接続するためのインナ
リードと、前記搭載領域内に形成され、前記半導体素子
が前記搭載領域に搭載された際に前記半導体素子と前記
基板との間に所定の領域を画成するパターン部材と前記
パターン部材により画成された所定の領域に形成された
貫通開口とを有することを特徴とするものである。
According to a third aspect of the present invention, there is provided a substrate for a semiconductor device, wherein: a mounting area on which a semiconductor element is mounted; an external connection electrode provided outside the mounting area; And an inner lead for connecting an electrode of the semiconductor device and the external connection electrode, the inner lead being formed in the mounting area, and the semiconductor element being mounted on the mounting area when the semiconductor element is mounted on the mounting area. A pattern member defining a predetermined region between the element and the substrate, and a through-opening formed in the predetermined region defined by the pattern member.

【0016】また、請求項4記載の発明は、請求項3記
載の半導体装置用基板であって、前記パターン部材は、
前記外部接続用電極及び前記インナリードと同じ材質で
あり且つ同じ厚みを有することを特徴とするものであ
る。
According to a fourth aspect of the present invention, there is provided the semiconductor device substrate according to the third aspect, wherein the pattern member comprises:
It is characterized by having the same material and the same thickness as the external connection electrode and the inner lead.

【0017】上記した各手段は、次のように作用する。Each of the above means operates as follows.

【0018】請求項1及び3記載の発明によれば、パタ
ーン部材により画成された所定の領域にのみ充填樹脂を
充填すればよいので、充填樹脂の充填量は少なくてよ
い。また、充填樹脂を充填すべき領域が縮小されたた
め、充填樹脂の流れの制御が容易となり、不適切な流れ
によるボイドの発生を防止することができる。
According to the first and third aspects of the present invention, only a predetermined area defined by the pattern member needs to be filled with the filling resin, so that the filling amount of the filling resin may be small. Further, since the area to be filled with the filling resin is reduced, the flow of the filling resin can be easily controlled, and the occurrence of voids due to inappropriate flow can be prevented.

【0019】また、従来の製造プロセス及び部品を変更
することなく、充填樹脂を確実に充填領域に充填でき、
有害なボイドの発生を防止することができる。したがっ
て、基板上の電極のピッチが狭くなっても充填樹脂を効
率的且つ十分に充填することができ、安価で信頼性の高
い半導体装置を製造することができる。また、従来では
充填樹脂の充填が難しいとされていた面積の大きい半導
体素子であっても、効率的に且つ十分に充填樹脂を充填
することができる。
Further, the filling resin can be reliably filled in the filling area without changing the conventional manufacturing process and parts.
The generation of harmful voids can be prevented. Therefore, even if the pitch of the electrodes on the substrate is reduced, the filling resin can be efficiently and sufficiently filled, and an inexpensive and highly reliable semiconductor device can be manufactured. Further, even a semiconductor element having a large area, which has conventionally been considered difficult to fill with a filling resin, can be efficiently and sufficiently filled with the filling resin.

【0020】また、充填樹脂を充填する際に貫通開口を
通じて空気を逃がすことができ、効率的な充填が可能と
なる。更に、貫通開口を通じて基板の裏側から充填樹脂
を供給することもできる。
Further, when filling the filling resin, air can be released through the through-opening, and efficient filling can be achieved. Further, the filling resin can be supplied from the back side of the substrate through the through-opening.

【0021】請求項2及び4記載の発明によれば、イン
ナリードあるいは回路パターンを基板上に形成する工程
において同時にパターン部材を形成することができ、部
品点数の増加及び製造工程を追加することなく、パター
ン部材を基板上に容易に形成することができる。
According to the second and fourth aspects of the present invention, the pattern member can be formed simultaneously in the step of forming the inner lead or the circuit pattern on the substrate, without increasing the number of parts and without adding a manufacturing step. The pattern member can be easily formed on the substrate.

【0022】[0022]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0023】図3は本発明の実施の形態による実施例1
の半導体装置に使用されるベースフィルムの平面図であ
り、図4は図3に示したベースフィルムの一部のIV−
IV線に沿った断面図である。また、図5は実施例1の
半導体装置の一部を示す拡大断面図である。なお、図
3、4、及び5において、図1及び2に示した構成部品
と同等な部品には同じ参照符号を付している。
FIG. 3 shows a first embodiment according to the embodiment of the present invention.
FIG. 4 is a plan view of a base film used for the semiconductor device of FIG.
It is sectional drawing which followed the IV line. FIG. 5 is an enlarged sectional view showing a part of the semiconductor device according to the first embodiment. 3, 4, and 5, parts that are the same as the parts shown in FIGS. 1 and 2 are given the same reference numerals.

【0024】実施例1の半導体装置は、TAB技術によ
るCOF構造を有する。ベ−スフィルム2は、図3に示
すように半導体チップ4が搭載される搭載領域2aと、
搭載領域2aの外側であって実装用電極パッド6が形成
される配線領域2bとを有する。搭載領域2aと配線領
域2bとの境界付近には、半導体チップ4の突起電極
(バンプ)4aと実装用電極パッド6とを電気的に接続
するためにインナリード8が形成されており、突起電極
4aはインナリード8に金属共晶接合により接合されて
いる。なお、図3において、インナリード8と実装用電
極パッド6との間に設けられる配線パターンは省略され
ている。また、ベースフィルム2はテープ状の形態で供
給され、両側にスプロケットホール2cが設けられてい
る。また、図4に示すように、配線領域2bにはレジス
ト12が塗布されている。更に、略正方形の搭載領域2
aの外側には半導体チップ搭載時に参照されるアライメ
ントマーク14が設けられている。
The semiconductor device of the first embodiment has a COF structure based on TAB technology. The base film 2 has a mounting area 2a on which the semiconductor chip 4 is mounted as shown in FIG.
And a wiring region 2b outside the mounting region 2a and on which the mounting electrode pad 6 is formed. Near the boundary between the mounting area 2a and the wiring area 2b, an inner lead 8 is formed for electrically connecting the bump electrode (bump) 4a of the semiconductor chip 4 and the mounting electrode pad 6, and the bump electrode is formed. 4a is joined to the inner lead 8 by metal eutectic bonding. In FIG. 3, a wiring pattern provided between the inner lead 8 and the mounting electrode pad 6 is omitted. The base film 2 is supplied in the form of a tape, and has sprocket holes 2c on both sides. Further, as shown in FIG. 4, a resist 12 is applied to the wiring region 2b. Furthermore, a substantially square mounting area 2
An alignment mark 14 that is referred to when a semiconductor chip is mounted is provided outside a.

【0025】ここで、実施例1の半導体装置のベースフ
ィルム2には、パターン部材20Aが形成されている。
パターン部材20Aは、搭載領域2aと同様な略四角形
の帯状の形状を有しており、搭載領域2aの内側に配置
されている。本実施例の場合、パターン部材20Aはイ
ンナリード8を形成する際に、インナリード8と同時に
形成される。
Here, a pattern member 20A is formed on the base film 2 of the semiconductor device of the first embodiment.
The pattern member 20A has a substantially rectangular band shape similar to the mounting area 2a, and is arranged inside the mounting area 2a. In the case of the present embodiment, the pattern member 20A is formed simultaneously with the inner lead 8 when forming the inner lead 8.

【0026】ベースフィルム2上に形成されたインナリ
−ド8、実装用電極パッド6及びインナリード8を電極
パッド6に接続する配線パターン(図示せず)は、ベー
スフィルム2に銅板又は銅箔を貼りつけてエッチングに
より部分的に除去することにより形成される。したがっ
て、従来、搭載領域2aにおいてインナリード8の内側
の部分に相当する銅板又は銅箔はエッチングにより除去
されていた。
A wiring pattern (not shown) for connecting the inner lead 8, the mounting electrode pad 6, and the inner lead 8 formed on the base film 2 to the electrode pad 6 is made of a copper plate or copper foil on the base film 2. It is formed by attaching and partially removing by etching. Therefore, conventionally, the copper plate or copper foil corresponding to the portion inside the inner lead 8 in the mounting area 2a has been removed by etching.

【0027】本実施例1では、従来除去されていた銅板
又は銅箔を利用してパターン部材20Aを形成してい
る。すなわち、パターン部材20Aはインナリード8及
び配線パターンを形成するためにベースフィルム2に貼
りつけられた銅板又は銅箔を、インナリード8をエッチ
ングで形成する工程において、同時にエッチングするこ
とにより形成されている。したがって、パターン部材2
0Aはインナリードと同じ材質であり、且つ厚みも同じ
である。
In the first embodiment, the pattern member 20A is formed using a copper plate or a copper foil which has been conventionally removed. That is, the pattern member 20A is formed by simultaneously etching the copper plate or copper foil attached to the base film 2 to form the inner leads 8 and the wiring pattern in the step of etching the inner leads 8. I have. Therefore, the pattern member 2
0A is the same material as the inner lead, and has the same thickness.

【0028】本実施例では、パターン部材20Aをイン
ナリード8を形成するための銅板又は銅箔を利用して形
成しているが、これとは別の部材をベースフィルム2上
に貼りつけ又は形成することにより形成することとして
もよい。すなわち、半導体チップ4がベースフィルム2
に搭載された際に半導体チップ4とベースフィルム2と
の間の距離より小さい厚みを有する部材をベースフィル
ム2に貼りつけるかあるいはベースフィルム2上に形成
することにより、パターン部材20Aを形成してもよ
い。その際、パターン部材20Aの材質は銅である必要
はなく、ベースフィルム2上に形成又は貼りつけして所
定のパターンに加工できるものであれば、どのような材
質でも使用することができる。また、予め所定の形状に
加工されたパターン部材をベースフィルム2上に貼りつ
けることとしてもよい。
In this embodiment, the pattern member 20A is formed using a copper plate or a copper foil for forming the inner leads 8, but another member is attached or formed on the base film 2. Alternatively, it may be formed. That is, the semiconductor chip 4 is used as the base film 2
By attaching a member having a thickness smaller than the distance between the semiconductor chip 4 and the base film 2 when mounted on the base film 2 or by forming the member on the base film 2, a pattern member 20A is formed. Is also good. At this time, the material of the pattern member 20A does not need to be copper, and any material can be used as long as it can be formed or pasted on the base film 2 and processed into a predetermined pattern. Further, a pattern member previously processed into a predetermined shape may be attached on the base film 2.

【0029】半導体チップ4の突起電極4aがインナリ
ード8に金属共晶接合により接合された後、図5に示す
ように、半導体チップ4とベースフィルム2との間にア
ンダーフィル材(充填樹脂)10が充填される。アンダ
ーフィル材10は、半導体チップ4の突起電極4aとベ
ースフィルム2のインナリード8との接合を補強し、且
つ半導体チップ4をベースフィルム2に接着固定するた
めに設けられる。また、アンダーフィル材10は接合部
に加わる応力を緩和する機能も有する。
After the protruding electrode 4a of the semiconductor chip 4 is bonded to the inner lead 8 by metal eutectic bonding, as shown in FIG. 5, an underfill material (filled resin) is provided between the semiconductor chip 4 and the base film 2. 10 are filled. The underfill material 10 is provided to reinforce the bonding between the protruding electrodes 4 a of the semiconductor chip 4 and the inner leads 8 of the base film 2 and to bond and fix the semiconductor chip 4 to the base film 2. The underfill material 10 also has a function of relieving stress applied to the joint.

【0030】アンダーフィル材10は、硬化前は液状の
樹脂であり、半導体チップ4の突起電極4aがインナリ
ード8に接合された後に、半導体チップ4の周囲から半
導体チップ4とベースフィルム2との間に流し込まれ
る。本実施例1では、パターン部材20Aがインナリー
ド8の内側に設けられているため、半導体チップ4の周
囲から流し込まれた液状のアンダーフィル材10は、パ
ターン部材20Aにより流れが阻止されてパターン部材
20Aの外側に溜まることとなる。
The underfill material 10 is a liquid resin before curing, and after the protruding electrodes 4 a of the semiconductor chip 4 are joined to the inner leads 8, the underfill material 10 is formed from the periphery of the semiconductor chip 4 and between the semiconductor chip 4 and the base film 2. It is poured in between. In the first embodiment, since the pattern member 20A is provided inside the inner lead 8, the liquid underfill material 10 poured from the periphery of the semiconductor chip 4 is prevented from flowing by the pattern member 20A. It will accumulate outside 20A.

【0031】アンダーフィル材10の充填量は、パター
ン部材20Aの外側に十分充填されるような量に予め設
定されている。これにより、半導体チップ4の周囲から
パターン部材20Aまでの領域全体に確実にアンダーフ
ィル材10を充填することができる。所定の量のアンダ
ーフィル材10が、半導体チップ4とベースフィルム2
との間に充填された後、アンダーフィル材10は加熱硬
化され、半導体チップ4をベースフィルムに固定すると
共に、突起電極4aとインナリード8との接合部を補強
する。
The filling amount of the underfill material 10 is set in advance so as to sufficiently fill the outside of the pattern member 20A. Thus, the entire region from the periphery of the semiconductor chip 4 to the pattern member 20A can be reliably filled with the underfill material 10. A predetermined amount of the underfill material 10 is applied to the semiconductor chip 4 and the base film 2.
After that, the underfill material 10 is cured by heating to fix the semiconductor chip 4 to the base film and reinforce the joint between the protruding electrode 4 a and the inner lead 8.

【0032】パターン部材20Aが設けられていない従
来の構成では、液状のアンダーフィル材10を搭載領域
2aの中央まで流し込む必要があるため、多量のアンダ
ーフィル材10が必要であり、且つその流れを適切に制
御する必要があった。しかし、本実施例では、パターン
部材20Aにより画成された領域にのみアンダーフィル
材10を充填すればよいので、充填量は少なくてよい。
また、アンダーフィル材10を充填すべき領域が縮小さ
れたため、アンダーフィル材10の流れの制御が容易と
なり、不適切な流れによるボイドの発生を防止すること
ができる。
In the conventional configuration in which the pattern member 20A is not provided, it is necessary to pour the liquid underfill material 10 to the center of the mounting area 2a, so that a large amount of the underfill material 10 is required and the flow is reduced. It needed to be properly controlled. However, in this embodiment, since the underfill material 10 only needs to be filled in the region defined by the pattern member 20A, the filling amount may be small.
Further, since the area to be filled with the underfill material 10 is reduced, the flow of the underfill material 10 can be easily controlled, and the occurrence of voids due to inappropriate flow can be prevented.

【0033】以上のように、本実施例では、従来の製造
プロセス及び部品を変更することなく、アンダーフィル
材10を確実に充填領域に充填でき、有害なボイドの発
生を防止することができる。したがって、インナリード
8のピッチが狭くなってもアンダーフィル材を効率的に
充填することができ、安価で信頼性の高い半導体装置を
製造することができる。また、従来ではアンダーフィル
材の充填が難しいとされていた面積の大きい半導体チッ
プであっても、効率的に且つ十分にアンダーフィル材を
充填することができるという効果もある。
As described above, in this embodiment, the underfill material 10 can be reliably filled in the filling region without changing the conventional manufacturing process and parts, and the generation of harmful voids can be prevented. Therefore, even if the pitch of the inner leads 8 is reduced, the underfill material can be efficiently filled, and a low-cost and highly reliable semiconductor device can be manufactured. Further, there is an effect that even a semiconductor chip having a large area, which has conventionally been considered difficult to fill the underfill material, can efficiently and sufficiently fill the underfill material.

【0034】なお、パターン部材20Aがインナリード
8と同じ材料で形成された場合は、図5に示すように、
パターン部材20Aと半導体チップ4との間に突起電極
の高さに対応する間隙が形成されてしまう。このため、
パターン部材20Aにより画成される充填領域(空間)
は他の領域から明確に分離されないが、パターン部材2
0Aがインナリード8と同じ高さであれば、アンダーフ
ィル材10を留める効果は十分であり、上述の本実施例
の効果を十分発揮することができる。
When the pattern member 20A is formed of the same material as the inner leads 8, as shown in FIG.
A gap corresponding to the height of the protruding electrode is formed between the pattern member 20A and the semiconductor chip 4. For this reason,
Filling area (space) defined by pattern member 20A
Is not clearly separated from other areas, but the pattern member 2
If 0A is the same height as the inner lead 8, the effect of retaining the underfill material 10 is sufficient, and the effect of the present embodiment described above can be sufficiently exhibited.

【0035】また、半導体チップ4の周囲からアンダー
フィル材10が流し込まれると、搭載領域2aの中央に
空気が溜まってしまい、アンダーフィル材10の流れの
制御が難しくなるおそれがあるが、このような場合は後
述するように、パターン部材20Aの内側のベースフィ
ルム2に貫通開口を形成して、空気を逃がすようにして
もよい。
If the underfill material 10 is poured from the periphery of the semiconductor chip 4, air will accumulate in the center of the mounting area 2a, and it may be difficult to control the flow of the underfill material 10. In such a case, as described later, a through opening may be formed in the base film 2 inside the pattern member 20A to allow air to escape.

【0036】次に、本発明の実施の形態による実施例2
乃至実施例8について説明する。実施例2乃至実施例8
による半導体装置は、パターン部材の形状と配置が異な
る以外は上述の実施例1による半導体装置と同様な構成
を有しているため、以下ではパターン部材の形状及び配
置についてのみ説明する。
Next, Example 2 according to the embodiment of the present invention.
Embodiment 8 to Embodiment 8 will be described. Example 2 to Example 8
Has the same configuration as the semiconductor device according to the first embodiment except that the shape and the arrangement of the pattern members are different. Therefore, only the shape and the arrangement of the pattern members will be described below.

【0037】まず、実施例2による半導体装置に設けら
れるパターン部材について図6を参照しながら説明す
る。図6は実施例2の半導体装置に設けられるパターン
部材20Bの平面図である。
First, a pattern member provided in the semiconductor device according to the second embodiment will be described with reference to FIG. FIG. 6 is a plan view of the pattern member 20B provided in the semiconductor device of the second embodiment.

【0038】実施例2では、図6に示すように、パター
ン部材20Aの代わりにパターン部材20Bがベースフ
ィルム2上に形成されている。パターン部材20Bは、
略正方形の搭載領域2aの各辺に対して設けられ、各辺
に対応して設けられたインナリード8を囲うように形成
される。
In Embodiment 2, as shown in FIG. 6, a pattern member 20B is formed on the base film 2 instead of the pattern member 20A. The pattern member 20B
It is provided for each side of the substantially square mounting area 2a, and is formed so as to surround the inner lead 8 provided corresponding to each side.

【0039】上述のようなパターン部材20Bが設けら
れた半導体装置において、各パターン部材20Bにより
囲まれたインナリード8が設けられた領域にアンダーフ
ィル材10が充填される。
In the semiconductor device provided with the pattern members 20B as described above, the region in which the inner leads 8 are provided, which is surrounded by the pattern members 20B, is filled with the underfill material 10.

【0040】なお、必要であれば、パターン部材20B
により囲まれた領域の外側、すなわち、搭載領域の中央
部分に対してアンダーフィル材10を更に充填する構成
としてもよい。この場合、搭載領域の中央部分に充填さ
れるアンダーフィル材の材質を、パターン部材20Bに
より囲まれた領域に充填するアンダーフィル材10の材
質と異ならせることもできる。すなわち、パターン部材
20Bにより囲まれた領域に充填するアンダーフィル材
10は、インナリード8と半導体チップ4の突起電極4
aとの接合部を補強するのに最適な材料とし、搭載領域
の中央部分に充填するアンダーフィル材は、半導体チッ
プ4をフィルムベース2に接着固定するのに最適な材料
とすることができる。
If necessary, the pattern member 20B
The underfill material 10 may be further filled in the outside of the region surrounded by the circles, that is, the central portion of the mounting region. In this case, the material of the underfill material filled in the central portion of the mounting region may be different from the material of the underfill material 10 filled in the region surrounded by the pattern member 20B. That is, the underfill material 10 filling the area surrounded by the pattern member 20 </ b> B includes the inner leads 8 and the projecting electrodes 4 of the semiconductor chip 4.
The underfill material that fills the center of the mounting area is a material that is optimal for reinforcing the joint with a, and the material that is optimal for bonding and fixing the semiconductor chip 4 to the film base 2.

【0041】次に、実施例3による半導体装置に設けら
れるパターン部材について図7を参照しながら説明す
る。図7は実施例3の半導体装置に設けられるパターン
部材20Bの平面図である。
Next, a pattern member provided in the semiconductor device according to the third embodiment will be described with reference to FIG. FIG. 7 is a plan view of a pattern member 20B provided in the semiconductor device of the third embodiment.

【0042】実施例2では、図6に示すように、パター
ン部材20Aの代わりにパターン部材20Cがベースフ
ィルム2上に形成されている。パターン部材20Cは、
インナリード8を囲むように形成され、且つ切欠き20
C1が設けられる。切欠き20C1はインナリード8の
設けられている領域とパターン部材20Cの内側の中央
領域とを連通するように設けら、アンダーフィル材10
の流れを制御する。
In the second embodiment, as shown in FIG. 6, a pattern member 20C is formed on the base film 2 instead of the pattern member 20A. The pattern member 20C is
The notch 20 is formed so as to surround the inner lead 8.
C1 is provided. The notch 20C1 is provided so as to communicate the area where the inner lead 8 is provided and the central area inside the pattern member 20C.
Control the flow of

【0043】すなわち、インナリード8の設けられてい
る領域に充填されるアンダーフィル材10は、その一部
が切欠き20C1から中央領域へと流れ出ることができ
る。切欠き20C1の寸法や配置を調整することによ
り、インナリード8の設けられている領域でのアンダー
フィル材10の流れを制御することができ、インナリー
ド8の設けられている領域全体にアンダーフィル材10
を確実に充填することができ、ボイドの発生を防止する
ことができる。
That is, a part of the underfill material 10 filling the area where the inner leads 8 are provided can flow out from the notch 20C1 to the central area. By adjusting the size and arrangement of the notch 20C1, the flow of the underfill material 10 in the area where the inner lead 8 is provided can be controlled, and the entire area where the inner lead 8 is provided can be underfilled. Lumber 10
Can be reliably filled, and the generation of voids can be prevented.

【0044】次に、実施例4による半導体装置に設けら
れるパターン部材について図8を参照しながら説明す
る。図8は実施例4の半導体装置に設けられるパターン
部材20Dの平面図である。
Next, a pattern member provided in the semiconductor device according to the fourth embodiment will be described with reference to FIG. FIG. 8 is a plan view of a pattern member 20D provided in the semiconductor device of the fourth embodiment.

【0045】実施例4では、図8に示すように、パター
ン部材20Aの代わりにパターン部材20Dがベースフ
ィルム2上に形成されている。パターン部材20Dはイ
ンナリード8が設けられている領域と、中央領域を分離
するような形状で形成され、且つ中央領域に充填される
アンダーフィル材の流れが滑らかになるような形状とな
っている。
In Embodiment 4, as shown in FIG. 8, a pattern member 20D is formed on the base film 2 instead of the pattern member 20A. The pattern member 20D is formed so as to separate the region where the inner leads 8 are provided from the central region, and has a shape such that the flow of the underfill material filling the central region is smooth. .

【0046】次に、実施例5による半導体装置に設けら
れるパターン部材について図9を参照しながら説明す
る。図9は実施例4の半導体装置に設けられるパターン
部材20E及び20Fの平面図である。
Next, a pattern member provided in the semiconductor device according to the fifth embodiment will be described with reference to FIG. FIG. 9 is a plan view of the pattern members 20E and 20F provided in the semiconductor device of the fourth embodiment.

【0047】実施例5では、図9に示すように、パター
ン部材20Aの代わりにパターン部材20E及び20F
がベースフィルム2上に形成されている。実施例5で
は、アンダーフィル材10を半導体チップ4とベースフ
ィルム2との間の領域の全体に充填する構成であるが、
パターン部材20E及び20Fによりアンダーフィル材
10の中央領域への流れを制御して、アンダーフィル材
10が確実に充填され且つボイドの発生を防止するもの
である。
In the fifth embodiment, as shown in FIG. 9, pattern members 20E and 20F are used instead of pattern member 20A.
Are formed on the base film 2. In the fifth embodiment, the underfill material 10 is filled in the entire region between the semiconductor chip 4 and the base film 2.
By controlling the flow of the underfill material 10 to the central region by the pattern members 20E and 20F, the underfill material 10 is reliably filled and the generation of voids is prevented.

【0048】次に、実施例6による半導体装置に設けら
れるパターン部材について図10を参照しながら説明す
る。図10は実施例6の半導体装置に設けられるパター
ン部材20A及び20Bの平面図である。
Next, a pattern member provided in the semiconductor device according to the sixth embodiment will be described with reference to FIG. FIG. 10 is a plan view of the pattern members 20A and 20B provided in the semiconductor device of the sixth embodiment.

【0049】実施例6は、図10に示すように、実施例
1のパターン部材20Aと実施例2のパターン部材20
Bとを組み合わせた構成である。すなわち、パターン部
材20Aが中央領域に設けられ、パターン部材20Bは
インナリードを囲うように設けられている。したがっ
て、実施例1のパターン部材20Aの効果と実施例2の
パターン部材の効果を奏することができる。また、搭載
領域はこれらパターン領域により3つの領域に分割され
ており、分割された各々の領域に対して異なる特性を有
するアンダーフィル材を充填するということも可能とな
る。
As shown in FIG. 10, in the sixth embodiment, the pattern member 20A of the first embodiment and the pattern member 20A of the second embodiment are used.
B is combined with B. That is, the pattern member 20A is provided in the central region, and the pattern member 20B is provided so as to surround the inner lead. Therefore, the effect of the pattern member 20A of the first embodiment and the effect of the pattern member of the second embodiment can be obtained. Further, the mounting region is divided into three regions by these pattern regions, and it is possible to fill each divided region with an underfill material having different characteristics.

【0050】次に、実施例7による半導体装置に設けら
れるパターン部材について図11を参照しながら説明す
る。図11は実施例7の半導体装置に設けられるパター
ン部材20A、20B及び20Gの平面図である。
Next, a pattern member provided in the semiconductor device according to the seventh embodiment will be described with reference to FIG. FIG. 11 is a plan view of the pattern members 20A, 20B, and 20G provided in the semiconductor device of the seventh embodiment.

【0051】図11から明らかなように、実施例7は、
上述の実施例6の構成に更にパターン部材20Gを加え
たものである。すなわち、パターン部材20Gはパター
ン部材20Aより小さい略正方形の帯状に形成され、パ
ターン部材20Aの内側に設けられる。 次に、実施例
8による半導体装置に設けられるパターン部材について
図12を参照しながら説明する。図12は実施例8の半
導体装置に設けられるパターン部材20A、20B及び
20Hの平面図である。
As is apparent from FIG.
This embodiment is obtained by adding a pattern member 20G to the configuration of the sixth embodiment. That is, the pattern member 20G is formed in a substantially square band shape smaller than the pattern member 20A, and is provided inside the pattern member 20A. Next, a pattern member provided in the semiconductor device according to the eighth embodiment will be described with reference to FIG. FIG. 12 is a plan view of the pattern members 20A, 20B, and 20H provided in the semiconductor device of the eighth embodiment.

【0052】図12から明らかなように、実施例8は、
上述の実施例6の構成に更にパターン部材20Hを加え
たものである。すなわち、パターン部材20Hはパター
ン部材20Aより小さい略円形の帯状に形成され、パタ
ーン部材20Aの内側に設けられる。以上説明した各実
施例のベースフィルム2には適宜貫通開口2dを設ける
構成としてもよい。図13乃至図19は、図6乃至図1
2に対応した図であり、一つ又は複数の貫通開口をベー
スフィルム2の半導体チップ搭載領域2aに設けた構成
を示している。
As is apparent from FIG. 12, the embodiment 8
This embodiment is obtained by adding a pattern member 20H to the configuration of the sixth embodiment. That is, the pattern member 20H is formed in a substantially circular strip shape smaller than the pattern member 20A, and is provided inside the pattern member 20A. The base film 2 of each embodiment described above may be provided with a through opening 2d as appropriate. 13 to 19 correspond to FIGS.
2 is a diagram corresponding to FIG. 2 and shows a configuration in which one or a plurality of through openings are provided in a semiconductor chip mounting area 2 a of a base film 2.

【0053】貫通開口12dはベースフィスム2を貫通
して設けられた開口であり、アンダーフィル材10が充
填されるときに空気を逃がすための開口として作用す
る。また、貫通開口12dを介してベースフィルム2の
裏側からアンダーフィル材を注入することもできる。例
えば、図17に示すパターン部材の構成において、パタ
ーン部材20Aの内側にアンダーフィル材を充填しよう
とした場合等は、半導体チップ4の周囲からは充填でき
ないが、貫通開口2dを介してベースフィルムの裏側か
ら充填することができる。
The through-opening 12d is an opening provided through the base fism 2, and functions as an opening for allowing air to escape when the underfill material 10 is filled. Also, an underfill material can be injected from the back side of the base film 2 through the through opening 12d. For example, in the configuration of the pattern member shown in FIG. 17, when the underfill material is to be filled inside the pattern member 20A, the underfill material cannot be filled from around the semiconductor chip 4, but the base film is not filled through the through opening 2d. Can be filled from behind.

【0054】なお、上述の実施例において、半導体装置
用基板としてベースフィルム2を使用したが、これに限
定されるものではなく、例えば、エポキシ基板あるいは
セラミック基板等他の基板を用いることとしてもよい。
In the above embodiment, the base film 2 is used as a substrate for a semiconductor device. However, the present invention is not limited to this. For example, another substrate such as an epoxy substrate or a ceramic substrate may be used. .

【0055】[0055]

【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項1及び3記
載の発明によれば、パターン部材により画成された所定
の領域にのみ充填樹脂を充填すればよいので、充填樹脂
の充填量は少なくてよい。また、充填樹脂を充填すべき
領域が縮小されたため、充填樹脂の流れの制御が容易と
なり、不適切な流れによるボイドの発生を防止すること
ができる。
According to the present invention as described above, the following various effects can be realized. According to the first and third aspects of the present invention, only a predetermined area defined by the pattern member needs to be filled with the filling resin, so that the filling amount of the filling resin may be small. Further, since the area to be filled with the filling resin is reduced, the flow of the filling resin can be easily controlled, and the occurrence of voids due to inappropriate flow can be prevented.

【0056】また、従来の製造プロセス及び部品を変更
することなく、充填樹脂を確実に充填領域に充填でき、
有害なボイドの発生を防止することができる。したがっ
て、基板上の電極のピッチが狭くなっても充填樹脂を効
率的且つ十分に充填することができ、安価で信頼性の高
い半導体装置を製造することができる。また、従来では
充填樹脂の充填が難しいとされていた面積の大きい半導
体素子であっても、効率的に且つ十分に充填樹脂を充填
することができる。
Further, the filling resin can be reliably filled in the filling region without changing the conventional manufacturing process and parts.
The generation of harmful voids can be prevented. Therefore, even if the pitch of the electrodes on the substrate is reduced, the filling resin can be efficiently and sufficiently filled, and an inexpensive and highly reliable semiconductor device can be manufactured. Further, even a semiconductor element having a large area, which has conventionally been considered difficult to fill with a filling resin, can be efficiently and sufficiently filled with the filling resin.

【0057】また、充填樹脂を充填する際に貫通開口を
通じて空気を逃がすことができ、効率的な充填が可能と
なる。更に、貫通開口を通じて基板の裏側から充填樹脂
を供給することもできる。
Further, when filling the filling resin, air can be released through the through-opening, and efficient filling can be achieved. Further, the filling resin can be supplied from the back side of the substrate through the through-opening.

【0058】請求項2及び4記載の発明によれば、イン
ナリードあるいは回路パターンを基板上に形成する工程
において同時にパターン部材を形成することができ、部
品点数の増加及び製造工程を追加することなく、パター
ン部材を基板上に容易に形成することができる。
According to the second and fourth aspects of the present invention, the pattern member can be formed simultaneously in the step of forming the inner lead or the circuit pattern on the substrate, without increasing the number of parts and without adding a manufacturing step. The pattern member can be easily formed on the substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来のTAB技術によるCOF構造の半導体装
置に用いられるベースフィルム(テープ基板)の平面図
である。
FIG. 1 is a plan view of a base film (tape substrate) used in a semiconductor device having a COF structure based on a conventional TAB technique.

【図2】図1に示すテープ基板に半導体チップを搭載し
た状態を示す拡大断面図である。
FIG. 2 is an enlarged cross-sectional view showing a state where a semiconductor chip is mounted on the tape substrate shown in FIG.

【図3】本発明の実施の形態による実施例1の半導体装
置に使用されるベースフィルムの平面図である。
FIG. 3 is a plan view of a base film used for the semiconductor device of Example 1 according to the embodiment of the present invention.

【図4】図3に示したベースフィルムのIV−IV線に
沿った断面図である。
FIG. 4 is a cross-sectional view of the base film shown in FIG. 3, taken along the line IV-IV.

【図5】実施例1の半導体装置の一部を示す拡大断面図
である。
FIG. 5 is an enlarged sectional view showing a part of the semiconductor device according to the first embodiment;

【図6】実施例2の半導体装置に設けられるパターン部
材の平面図である。
FIG. 6 is a plan view of a pattern member provided in a semiconductor device according to a second embodiment.

【図7】実施例3の半導体装置に設けられるパターン部
材の平面図である。
FIG. 7 is a plan view of a pattern member provided in a semiconductor device according to a third embodiment.

【図8】実施例4の半導体装置に設けられるパターン部
材の平面図である。
FIG. 8 is a plan view of a pattern member provided in a semiconductor device according to a fourth embodiment.

【図9】実施例5の半導体装置に設けられるパターン部
材の平面図である。
FIG. 9 is a plan view of a pattern member provided in a semiconductor device according to a fifth embodiment.

【図10】実施例6の半導体装置に設けられるパターン
部材の平面図である。
FIG. 10 is a plan view of a pattern member provided in a semiconductor device according to a sixth embodiment.

【図11】実施例7の半導体装置に設けられるパターン
部材の平面図である。
FIG. 11 is a plan view of a pattern member provided in a semiconductor device according to a seventh embodiment.

【図12】実施例8の半導体装置に設けられるパターン
部材の平面図である。
FIG. 12 is a plan view of a pattern member provided in a semiconductor device according to an eighth embodiment.

【図13】実施例2の半導体装置のベースフィルムに設
けられる貫通開口を示す平面図である。
FIG. 13 is a plan view showing a through-opening provided in a base film of the semiconductor device of Example 2.

【図14】実施例3の半導体装置のベースフィルムに設
けられる貫通開口を示す平面図である。
FIG. 14 is a plan view showing a through-opening provided in a base film of the semiconductor device of Example 3.

【図15】実施例4の半導体装置のベースフィルムに設
けられる貫通開口を示す平面図である。
FIG. 15 is a plan view showing a through-opening provided in a base film of a semiconductor device of Example 4.

【図16】実施例5の半導体装置のベースフィルムに設
けられる貫通開口を示す平面図である。
FIG. 16 is a plan view showing a through-opening provided in a base film of a semiconductor device of Example 5.

【図17】実施例6の半導体装置のベースフィルムに設
けられる貫通開口を示す平面図である。
FIG. 17 is a plan view showing a through-opening provided in a base film of a semiconductor device of Example 6.

【図18】実施例7の半導体装置のベースフィルムに設
けられる貫通開口を示す平面図である。
FIG. 18 is a plan view showing a through-opening provided in a base film of a semiconductor device of Example 7.

【図19】実施例8の半導体装置のベースフィルムに設
けられる貫通開口を示す平面図である。
FIG. 19 is a plan view showing a through-opening provided in a base film of a semiconductor device of Example 8.

【符号の説明】[Explanation of symbols]

2 ベースフィルム 2a 搭載領域 2b 配線領域 2c スプロケットホール 2d 貫通開口 4 半導体チップ 4a 突起電極 6 実装用電極パッド 8 インナリード 10 アンダーフィル材 12 レジスト 14 アライメントマーク 20A,20B,20C,20D,20E,20F,2
0G パターン部材
Reference Signs List 2 base film 2a mounting area 2b wiring area 2c sprocket hole 2d through opening 4 semiconductor chip 4a protruding electrode 6 mounting electrode pad 8 inner lead 10 underfill material 12 resist 14 alignment mark 20A, 20B, 20C, 20D, 20E, 20F, 2
0G pattern member

───────────────────────────────────────────────────── フロントページの続き (72)発明者 日吉 順一郎 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 5F044 MM01 MM03 NN08 5F061 AA01 BA03 BA05 CA26 GA05 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Junichiro Hiyoshi 4-1-1, Kamidadanaka, Nakahara-ku, Kawasaki-shi, Kanagawa F-term within Fujitsu Limited (reference) 5F044 MM01 MM03 NN08 5F061 AA01 BA03 BA05 CA26 GA05

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子と、 該半導体素子が搭載される搭載領域を有する基板と、 前記半導体装置を前記搭載領域に固定するための充填樹
脂と前記搭載領域内の前記基板に形成され、前記半導体
装置と前記基板との間に所定の領域を画成するパターン
部材とを有し、 前記パターン部材により画成された所定の領域において
前記基板を貫通する開口が形成され、前記充填樹脂は前
記パターン部材により画成された所定の領域に充填され
ることを特徴とする半導体装置。
A semiconductor device, a substrate having a mounting area on which the semiconductor element is mounted, a filling resin for fixing the semiconductor device to the mounting area, and a resin formed on the substrate in the mounting area; A pattern member that defines a predetermined region between the semiconductor device and the substrate; an opening that penetrates the substrate is formed in a predetermined region defined by the pattern member; A semiconductor device, wherein a predetermined region defined by a pattern member is filled.
【請求項2】 請求項1記載の半導体装置であって、 前記半導体装置の電極と前記基板上の電極パッドとを接
続するインナリードが前記搭載領域の周囲に設けられ、
前記パターン部材は前記インナリードと同じ材質であり
且つ同じ厚さを有することを特徴とする半導体装置。
2. The semiconductor device according to claim 1, wherein an inner lead for connecting an electrode of the semiconductor device and an electrode pad on the substrate is provided around the mounting area,
The semiconductor device, wherein the pattern member is made of the same material as the inner lead and has the same thickness.
【請求項3】 半導体素子が搭載される搭載領域と、 該搭載領域の外側に設けられた外部接続用電極と、 前記搭載領域の周囲に設けられ、前記半導体装置の電極
と前記外部接続用電極とを接続するためのインナリード
と、 前記搭載領域内に形成され、前記半導体素子が前記搭載
領域に搭載された際に前記半導体素子と前記基板との間
に所定の領域を画成するパターン部材と、 前記パターン部材により画成された所定の領域に形成さ
れた貫通開口とを有することを特徴とする半導体装置用
基板。
3. A mounting region on which a semiconductor element is mounted, an external connection electrode provided outside the mounting region, and an electrode of the semiconductor device and the external connection electrode provided around the mounting region. And a pattern member formed in the mounting area and defining a predetermined area between the semiconductor element and the substrate when the semiconductor element is mounted on the mounting area. And a through-opening formed in a predetermined region defined by the pattern member.
【請求項4】 請求項3記載の半導体装置用基板であっ
て、 前記パターン部材は、前記外部接続用電極及び前記イン
ナリードと同じ材質であり且つ同じ厚みを有することを
特徴とする半導体装置用基板。
4. The substrate for a semiconductor device according to claim 3, wherein the pattern member is made of the same material and has the same thickness as the external connection electrode and the inner lead. substrate.
JP2000101612A 2000-04-03 2000-04-03 Semiconductor device and substrate for semiconductor device Pending JP2001284413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000101612A JP2001284413A (en) 2000-04-03 2000-04-03 Semiconductor device and substrate for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000101612A JP2001284413A (en) 2000-04-03 2000-04-03 Semiconductor device and substrate for semiconductor device

Publications (1)

Publication Number Publication Date
JP2001284413A true JP2001284413A (en) 2001-10-12

Family

ID=18615623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000101612A Pending JP2001284413A (en) 2000-04-03 2000-04-03 Semiconductor device and substrate for semiconductor device

Country Status (1)

Country Link
JP (1) JP2001284413A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262496B2 (en) 2003-09-24 2007-08-28 Seiko Epson Corporation Wiring base with wiring extending inside and outside of a mounting region
JP2007329229A (en) * 2006-06-07 2007-12-20 Fujitsu Ltd Semiconductor device and its manufacturing method
WO2012017576A1 (en) * 2010-08-04 2012-02-09 パナソニック株式会社 Solid-state image pickup device
JP5539346B2 (en) * 2009-06-16 2014-07-02 シャープ株式会社 Semiconductor chip and its mounting structure
KR20190070622A (en) * 2017-12-13 2019-06-21 주식회사 엘비루셈 Film for use in COF Package with 2-layer Pattern

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262496B2 (en) 2003-09-24 2007-08-28 Seiko Epson Corporation Wiring base with wiring extending inside and outside of a mounting region
US7547580B2 (en) 2003-09-24 2009-06-16 Seiko Epson Corporation Method for manufacturing a semiconductor wiring base that includes a wiring base with wiring extending inside and outside of a mounting region
JP2007329229A (en) * 2006-06-07 2007-12-20 Fujitsu Ltd Semiconductor device and its manufacturing method
JP5539346B2 (en) * 2009-06-16 2014-07-02 シャープ株式会社 Semiconductor chip and its mounting structure
WO2012017576A1 (en) * 2010-08-04 2012-02-09 パナソニック株式会社 Solid-state image pickup device
CN102714211A (en) * 2010-08-04 2012-10-03 松下电器产业株式会社 Solid-state image pickup device
JP5430027B2 (en) * 2010-08-04 2014-02-26 パナソニック株式会社 Solid-state imaging device
US8664738B2 (en) 2010-08-04 2014-03-04 Panasonic Corporation Solid-state imaging apparatus having a translucent member
CN102714211B (en) * 2010-08-04 2015-06-17 松下电器产业株式会社 Solid-state image pickup device
KR20190070622A (en) * 2017-12-13 2019-06-21 주식회사 엘비루셈 Film for use in COF Package with 2-layer Pattern
KR102088920B1 (en) 2017-12-13 2020-03-13 주식회사 엘비루셈 Film for use in COF Package with 2-layer Pattern

Similar Documents

Publication Publication Date Title
JP3258764B2 (en) Method for manufacturing resin-encapsulated semiconductor device, external lead-out electrode and method for manufacturing the same
KR100336329B1 (en) Manufacturing method of semiconductor device
KR100924510B1 (en) Semiconductor device, its manufacturing method, and electronic apparatus
KR100447035B1 (en) Manufacturing process of semiconductor device
US9295159B2 (en) Method for fabricating packaging substrate with embedded semiconductor component
US20050103516A1 (en) Flip-chip mounting circuit board, manufacturing method thereof and integrated circuit device
US20020028533A1 (en) Flip-chip package structure and method of fabricating the same
KR20080037551A (en) Solder ball mounting method and solder ball mounting substrate manufacturing method
US20040227236A1 (en) Semiconductor device, electronic device, electronic apparatus, and methods for manufacturing carrier substrate, semiconductor device, and electronic device
US8179686B2 (en) Mounted structural body and method of manufacturing the same
KR20130122218A (en) Method for manufacturing underfill flip chip package
JP2002373914A (en) Electronic component connection structure
EP3971963A1 (en) Semiconductor package assembly
JP2001284413A (en) Semiconductor device and substrate for semiconductor device
JPH11163044A (en) Printed wiring board and method for mounting electronic parts
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP3850755B2 (en) Semiconductor device and manufacturing method thereof
JPH05235091A (en) Film carrier semiconductor device
JP2006237280A (en) Semiconductor device and its manufacturing method
JPH0955448A (en) Manufacture of semiconductor device
JP2004063890A (en) Method for manufacturing semiconductor device
JP2000299399A (en) Semiconductor device
JP2000216179A (en) Apparatus and method of manufacturing semiconductor integrated circuit device, and mold for use therein
JPH07122589A (en) Semiconductor device and manufacture thereof
KR101060791B1 (en) Solder bump manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090428