JP2001274631A - Balanced fet mixer and communication unit - Google Patents

Balanced fet mixer and communication unit

Info

Publication number
JP2001274631A
JP2001274631A JP2000086327A JP2000086327A JP2001274631A JP 2001274631 A JP2001274631 A JP 2001274631A JP 2000086327 A JP2000086327 A JP 2000086327A JP 2000086327 A JP2000086327 A JP 2000086327A JP 2001274631 A JP2001274631 A JP 2001274631A
Authority
JP
Japan
Prior art keywords
fet
balanced
wave
output
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000086327A
Other languages
Japanese (ja)
Inventor
Hajime Toyoshima
元 豊嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000086327A priority Critical patent/JP2001274631A/en
Publication of JP2001274631A publication Critical patent/JP2001274631A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transmitters (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a balanced FET mixer that less outputs spurious radiation waves even at any operating ambient temperature. SOLUTION: The balanced FET mixer provided with 1st and 2nd frequency mixing FET elements placed in parallel, a signal wave distributor that distributes a signal wave into two input terminals of the 1st and 2nd FETs, and an output wave synthesizer that composites output waves from the 1st and 2nd FET elements, is provided with a balanced temperature compensation control circuit that respectively sets the gate biases of the 1st and 2nd FETs accordingly to a temperature fluctuation of the environment.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明はマイクロ波帯で使
用する平衡型FETミクサにおけるスプリアスの抑圧に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to suppression of spurious in a balanced FET mixer used in a microwave band.

【0002】[0002]

【従来の技術】図10はスプリアスを抑圧するために一
般に用いられる平衡型FETミクサの従来の構成例であ
る。図において1は入力端子、2は出力端子、3はFE
T、4はゲート端子、5はドレイン端子、6は入力波分
配回路、7は出力波合成回路、10はゲートバイアス端
子、21は抵抗分圧回路である。
2. Description of the Related Art FIG. 10 shows a conventional configuration example of a balanced FET mixer generally used for suppressing spurious. In the figure, 1 is an input terminal, 2 is an output terminal, 3 is FE
T, 4 are gate terminals, 5 is a drain terminal, 6 is an input wave distribution circuit, 7 is an output wave synthesis circuit, 10 is a gate bias terminal, and 21 is a resistance voltage dividing circuit.

【0003】次に動作について説明する。ここで、入力
波分配回路6に信号波及び局部発振波それぞれの位相を
逆相で分配する180度分配器、出力波合成回路7に出
力信号を同相で合成する同相合成器とした時、図10に
示す従来の平衡型FETミクサにおいては、入力端子1
より入力した信号波及び局部発振波は、入力波分配回路
6にてそれぞれの信号が逆位相に分配され、それぞれの
FET3a、3bのゲート端子4a、4bへ入力する。それぞ
れのFETでは半導体素子の非線形性を利用して信号波
と局部発振波との周波数混合を行い、その周波数混合波
は各FETのドレイン端子5a、5bより出力され、周波
数混合波に含まれる所望の出力波を出力波合成器7にて
同相で合成して出力端子2より取り出す構成である。
Next, the operation will be described. Here, when a 180-degree distributor for distributing the phases of the signal wave and the local oscillation wave in opposite phases to the input wave distribution circuit 6 and an in-phase combiner for combining the output signal in the same phase with the output wave combining circuit 7, FIG. In the conventional balanced FET mixer shown in FIG.
From the input signal wave and the local oscillation wave, the respective signals are distributed in opposite phases by the input wave distribution circuit 6 and input to the gate terminals 4a and 4b of the FETs 3a and 3b. In each FET, the frequency mixing of the signal wave and the local oscillation wave is performed by utilizing the nonlinearity of the semiconductor element, and the frequency mixing wave is output from the drain terminals 5a and 5b of each FET and is included in the frequency mixing wave. Are combined in the same phase by the output wave combiner 7 and taken out from the output terminal 2.

【0004】ここで図11に示すように、FET3a、
3bからそれぞれ出力される所望の信号の位相差は0度
であり、局部発振波の逓倍波は180度である。
[0004] Here, as shown in FIG.
The phase difference between the desired signals respectively output from 3b is 0 degree, and the multiplied wave of the local oscillation wave is 180 degrees.

【0005】この平衡型FETミクサは各FET3a、
3bの出力を出力波合成器7にて同位相で合成する構成
としているので、それぞれのFET3a、3bから出力
される信号のうち、所望の信号波のように位相差が0度
のものが合成、出力され、局部発振波の逓倍波ように位
相差が180度のものは抑圧される。
[0005] This balanced FET mixer is composed of each FET 3a,
Since the output of the output 3b is combined with the output wave combiner 7 in the same phase, the signals output from the FETs 3a and 3b having a phase difference of 0 degree like the desired signal wave are combined. , And a signal having a phase difference of 180 degrees, such as a multiple wave of a local oscillation wave, is suppressed.

【0006】また、従来例では信号波分配器を180度
分配、出力波合成器を同相合成器として説明したが、取
り出したい信号波と、抑圧したい不要波の位相がそれぞ
れ、合成、打ち消しとなるならば、信号波分配器、出力
波合成器はどのような分配、合成位相であっても構わな
い。
Further, in the conventional example, the signal wave distributor is distributed as 180 degrees and the output wave combiner is described as the in-phase combiner. However, the phases of the signal wave to be taken out and the unnecessary wave to be suppressed are combined and canceled, respectively. Then, the signal wave distributor and the output wave combiner may have any distribution and combined phase.

【0007】[0007]

【発明が解決しようとする課題】従来の平衡型FETミ
クサでは、並列に並べて使用する2つのFETの特性が
まるっきり同じものは存在しないため、周囲の環境温度
の変化による電気特性の変化がそれぞれ異なり、2つの
FETから出力される不要波の振幅、位相がそれぞれ微
妙に異なってしまう。
In a conventional balanced FET mixer, two FETs used side by side do not have exactly the same characteristics, so that changes in electrical characteristics due to changes in ambient environmental temperature are different from each other. In addition, the amplitude and the phase of the unnecessary waves output from the two FETs are slightly different from each other.

【0008】ここで、図12は従来例の平衡型ミクサの
環境の温度変化に対する出力端子5における不要波出力
レベルの変化の一実験例を示したものである。各FET
3a、3bの出力が最適な平衡条件となり不要波出力レ
ベルが最小となるように、室温にて各FET3a、3b
のゲートバイアスを設定するが、環境温度の変化に伴
い、各FETの電気特性が変化し、不要波の出力振幅、
位相が微妙に異なってしまうために十分に抑圧されず、
不要波の出力レベルが増加している。
FIG. 12 shows an experimental example of a change in the output level of the unnecessary wave at the output terminal 5 with respect to a change in the temperature of the environment of the conventional balanced mixer. Each FET
Each of the FETs 3a, 3b is kept at room temperature so that the output of the
However, the electrical characteristics of each FET change as the environmental temperature changes.
It is not suppressed enough because the phase is slightly different,
The output level of the unnecessary wave is increasing.

【0009】この発明は上記のような問題点を解決する
ためになされたもので、使用するどの環境温度において
も不要波の出力が少ない平衡型FETミクサを得ること
を目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and has as its object to obtain a balanced FET mixer having a small output of unnecessary waves at any used environmental temperature.

【0010】[0010]

【課題を解決するための手段】第1の発明の平衡型FE
Tミクサは、それぞれのFETゲートバイアスを環境の
温度変動に対応してそれぞれ設定する平衡温度補償制御
回路を設けたものである。
Means for Solving the Problems The balanced FE of the first invention is provided.
The T mixer is provided with an equilibrium temperature compensation control circuit for setting each FET gate bias in accordance with the temperature fluctuation of the environment.

【0011】第2の発明の平衡型FETミクサは、それ
ぞれのFETドレインバイアスを環境の温度変動に対応
してそれぞれ設定する平衡温度補償制御回路を設けたも
のである。
A balanced FET mixer according to a second aspect of the present invention is provided with a balanced temperature compensation control circuit for setting each FET drain bias in response to environmental temperature fluctuations.

【0012】第3の発明の平衡型FETミクサは、信号
波分配器からそれぞれのFET間あるいはそれぞれのF
ETから出力波合成器間、あるいはその両方に移相器を
設け、その移相器の位相を環境の温度変動に対応してそ
れぞれ設定する平衡温度補償制御回路を設けたものであ
る。
A balanced FET mixer according to a third aspect of the present invention comprises a signal wave distributor for connecting between each FET or each F.
A phase shifter is provided between the ET and the output wave synthesizer, or both, and an equilibrium temperature compensation control circuit for setting the phase of the phase shifter in accordance with the temperature fluctuation of the environment is provided.

【0013】第4の発明の平衡型FETミクサは、信号
波分配器からそれぞれのFET間あるいはそれぞれのF
ETから出力波合成器間、あるいはその両方に振幅可変
器を設け、その振幅可変器の振幅を環境の温度変動に対
応してそれぞれ設定する平衡温度補償制御回路を設けも
のである。
According to a fourth aspect of the present invention, there is provided a balanced FET mixer comprising:
An amplitude variable device is provided between the ET and the output wave synthesizer, or both, and a balanced temperature compensation control circuit for setting the amplitude of the amplitude variable device according to the temperature fluctuation of the environment is provided.

【0014】第5の発明の平衡型FETミクサは、第1
〜第4の発明による平衡型FETミクサの平衡温度補償
制御回路において、サーミスタあるいはポジスタを用い
て平衡の温度補償制御を行う構成としたものである。
According to a fifth aspect of the present invention, there is provided a balanced FET mixer comprising:
In the balanced temperature compensation control circuit for balanced FET mixers according to the fourth to fourth aspects of the present invention, a balanced temperature compensation control is performed using a thermistor or a posistor.

【0015】第6の発明の平衡型FETミクサは、第1
〜第4の発明による平衡型FETミクサの平衡温度補償
制御回路において、温度制御用データを記憶させたRO
Mを設け、そのデータにより温度補償制御する構成とし
たものである。
According to a sixth aspect of the present invention, there is provided a balanced FET mixer comprising:
In the balanced temperature compensation control circuit of the balanced FET mixer according to the fourth invention, the RO storing the temperature control data is provided.
M is provided, and temperature compensation control is performed based on the data.

【0016】第7の発明の平衡型FETミクサは、第1
〜第6の発明によるいくつかの方式を組み合わせて、平
衡の温度制御をする構成としたものである。
According to a seventh aspect of the present invention, there is provided a balanced FET mixer comprising:
The present invention is configured to control equilibrium temperature by combining several methods according to the sixth to sixth aspects of the present invention.

【0017】第8の発明の通信装置は、第1〜第7の発
明のいずれかの平衡型FETミクサを用いて通信装置を
構成したものである。
According to an eighth aspect of the present invention, there is provided a communication apparatus using the balanced FET mixer according to any one of the first to seventh aspects.

【0018】[0018]

【発明の実施の形態】実施の形態1.図1はこの発明の
実施の形態1を示す平衡型FETミクサの構成であり、
図1において、8は平衡温度補償制御回路、9は制御信
号入力端子である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 shows the configuration of a balanced FET mixer according to Embodiment 1 of the present invention.
In FIG. 1, 8 is a balanced temperature compensation control circuit, and 9 is a control signal input terminal.

【0019】次に動作について説明する。ここで、入力
波分配回路6に信号波及び局部発振波それぞれの位相を
それぞれ逆相で分配する180度分配器、出力波合成回
路7に信号を同相で合成する同相合成器とした時、図1
0に示す従来の平衡型FETミクサにおいては、入力端
子1より入力した信号波及び局部発振波は、入力波分配
回路6にてそれぞれの信号が逆位相に分配され、それぞ
れのFET3a、3bのゲート端子4a、4bへ入力する。そ
れぞれのFETでは半導体素子の非線形性を利用して信
号波と局部発振波との周波数混合を行い、その周波数混
合波は各FETのドレイン端子5a、5bより出力され、
周波数混合波に含まれる所望の出力波を出力波合成器7
にて同相で合成して出力端子2より取り出す構成であ
る。
Next, the operation will be described. Here, a 180-degree distributor that distributes the phases of the signal wave and the local oscillation wave in opposite phases to the input wave distribution circuit 6 and an in-phase combiner that combines the signals in the same phase with the output wave combining circuit 7 are shown in FIG. 1
In the conventional balanced FET mixer shown in FIG. 0, the signal wave and the local oscillation wave input from the input terminal 1 are distributed in the input wave distribution circuit 6 in opposite phases, and the gates of the FETs 3a and 3b are Input to terminals 4a and 4b. In each FET, the frequency mixing of the signal wave and the local oscillation wave is performed using the nonlinearity of the semiconductor element, and the frequency mixed wave is output from the drain terminals 5a and 5b of each FET,
A desired output wave included in the frequency-mixed wave is converted into an output wave combiner 7
Are combined in the same phase and taken out from the output terminal 2.

【0020】図2は第2のFET3bのゲート電圧Vg2
を固定した場合の第1のFET3aのゲート電圧Vg1に
対する出力端子5における不要波の出力レベルの変化を
示した一実験例である。不要波の出力レベルが最小とな
るVg1が存在することがわかる。また、図3に示すよう
に、不要波出力レベルが最小となるVg1は環境温度によ
り変化する。
FIG. 2 shows the gate voltage Vg2 of the second FET 3b.
7 is an experimental example showing a change in the output level of the unnecessary wave at the output terminal 5 with respect to the gate voltage Vg1 of the first FET 3a when the constant is fixed. It can be seen that there is Vg1 at which the output level of the unnecessary wave is minimized. Further, as shown in FIG. 3, Vg1 at which the unnecessary wave output level is minimized changes according to the environmental temperature.

【0021】ここで、例えば平衡温度補償制御回路8は
環境温度の変化に対してVg1が図3の特性となるように
制御を行う。これによって、不要波出力レベルを最小と
することが出来る。
Here, for example, the equilibrium temperature compensation control circuit 8 performs control such that Vg1 has the characteristic shown in FIG. 3 with respect to a change in environmental temperature. Thus, the unnecessary wave output level can be minimized.

【0022】また、上記例ではVg1を制御しているが、V
g2のみ、または、Vg1、Vg2の両方を制御しても構わな
い。
In the above example, Vg1 is controlled.
Only g2 or both Vg1 and Vg2 may be controlled.

【0023】実施の形態2.図4はこの発明の実施の形
態2を示す平衡型FETミクサの構成であり、図4にお
いて11はドレインバイアス端子である。また、図10
に示した従来例および図1に示した実施の形態1と同一
ないしは相当部分には同一符号を付している。
Embodiment 2 FIG. FIG. 4 shows a configuration of a balanced FET mixer according to a second embodiment of the present invention. In FIG. 4, reference numeral 11 denotes a drain bias terminal. FIG.
The same or corresponding parts as those of the conventional example shown in FIG. 1 and the first embodiment shown in FIG.

【0024】入力端子1より入力した信号は、入力波分
配回路6を介し各FET3のゲート端子4へ入力する。
実施の形態1と同様、それぞれのFET3で混合された
周波数混合波は、各FETのドレイン端子5より出力さ
れ、周波数混合波に含まれる所望の出力波は出力波合成
器7にて合成され、また不要波は出力波合成器7にて抑
圧され出力端子2より出力される。
The signal input from the input terminal 1 is input to the gate terminal 4 of each FET 3 via the input wave distribution circuit 6.
As in the first embodiment, the frequency mixed waves mixed by the respective FETs 3 are output from the drain terminal 5 of each FET, and the desired output waves included in the frequency mixed waves are synthesized by the output wave synthesizer 7, The unnecessary wave is suppressed by the output wave combiner 7 and output from the output terminal 2.

【0025】ここで、平衡温度補償制御回路8にて第1
のFET3aのドレイン電圧Vd1あるいは第2のFET
3bのドレイン電圧Vd2あるいはその両方を、実施の形
態1のように各温度にて不要波出力レベルが最小となる
ように制御することにより、どの環境温度でも不要波出
力の少ないミクサを実現できる。
Here, the balance temperature compensation control circuit 8
Drain voltage Vd1 of the FET 3a or the second FET
By controlling the drain voltage Vd2 of 3b or both so as to minimize the unnecessary wave output level at each temperature as in the first embodiment, it is possible to realize a mixer having a small unnecessary wave output at any environmental temperature.

【0026】実施の形態3.図5はこの発明の実施の形
態3を示す平衡型FETミクサの構成であり、図3にお
いて12は移相器、13は移相器制御信号入力端子であ
る。また、図10に示した従来例および図1に示した実
施の形態1と同一ないしは相当部分には同一符号を付し
ている。
Embodiment 3 FIG. FIG. 5 shows the configuration of a balanced FET mixer according to Embodiment 3 of the present invention. In FIG. 3, reference numeral 12 denotes a phase shifter, and 13 denotes a phase shifter control signal input terminal. Further, the same or corresponding parts as those in the conventional example shown in FIG. 10 and the first embodiment shown in FIG.

【0027】入力端子1より入力した信号は、入力波分
配回路6を介しFET3のゲート端子4へ入力する。実
施の形態1と同様、それぞれのFET3で混合された周
波数混合波は、各FETのドレイン端子5より出力さ
れ、それぞれの信号はそれぞれの移相器12a、12b
により位相を設定され出力波合成器7に入力する。周波
数混合波に含まれる所望の出力波は出力波合成器7にて
合成され、また不要波は出力波合成器7にて抑圧され出
力端子2より出力される。
The signal input from the input terminal 1 is input to the gate terminal 4 of the FET 3 via the input wave distribution circuit 6. As in the first embodiment, the frequency-mixed waves mixed by the respective FETs 3 are output from the drain terminals 5 of the respective FETs, and the respective signals are output from the respective phase shifters 12a and 12b.
The phase is set according to the equation (1) and input to the output wave synthesizer 7. A desired output wave included in the frequency-mixed wave is synthesized by the output wave synthesizer 7, and unnecessary waves are suppressed by the output wave synthesizer 7 and output from the output terminal 2.

【0028】一般に、平衡型ミクサの不要波抑圧量は、
バランスされる各信号の位相および振幅のアンバランス
が大きくなるほど増大する。
Generally, the amount of unwanted wave suppression of a balanced mixer is
It increases as the phase and amplitude imbalance of each signal to be balanced increases.

【0029】そこで、平衡温度補償制御回路8にて第1
の移相器12aあるいは第2の移相器12bまたは両方
の移相器12a、12bを、各温度にて不要波出力レベ
ルが最小となるように位相を制御し、合成位相が最適な
平衡条件となるようにすることにより、どの環境温度で
も不要波出力の少ないミクサを実現できる。
Therefore, the balance temperature compensation control circuit 8
The phase shifter 12a or the second phase shifter 12b or both of the phase shifters 12a and 12b are controlled in phase so that the spurious wave output level is minimized at each temperature, and the combined phase is optimally balanced. By doing so, it is possible to realize a mixer having a small unnecessary wave output at any environmental temperature.

【0030】実施の形態4.図6はこの発明の実施の形
態4を示す平衡型FETミクサの構成であり、図6にお
いて14は可変減衰器、15は可変減衰器制御信号入力
端子である。また、図10に示した従来例および図1に
示した実施の形態1と同一ないしは相当部分には同一符
号を付している。
Embodiment 4 FIG. 6 shows a configuration of a balanced FET mixer according to a fourth embodiment of the present invention. In FIG. 6, reference numeral 14 denotes a variable attenuator, and 15 denotes a variable attenuator control signal input terminal. Further, the same or corresponding parts as those in the conventional example shown in FIG. 10 and the first embodiment shown in FIG.

【0031】入力端子1より入力した信号は、入力波分
配回路6を介しFET3のゲート端子4へ入力する。実
施の形態1と同様、それぞれのFET3で混合された周
波数混合波は、各FETのドレイン端子5より出力さ
れ、それぞれの信号はそれぞれの可変減衰器14a、1
4bにより振幅を設定され出力波合成器7に入力する。
周波数混合波に含まれる所望の出力波は出力波合成器7
にて合成され、また不要波は出力波合成器7にて抑圧さ
れ出力端子2より出力される。
The signal input from the input terminal 1 is input to the gate terminal 4 of the FET 3 via the input wave distribution circuit 6. As in the first embodiment, the frequency-mixed waves mixed by the respective FETs 3 are output from the drain terminals 5 of the respective FETs, and the respective signals are output from the respective variable attenuators 14a, 1a.
The amplitude is set by 4b and input to the output wave synthesizer 7.
The desired output wave included in the frequency mixed wave is output wave synthesizer 7
The unnecessary wave is suppressed by the output wave combiner 7 and output from the output terminal 2.

【0032】ここで、平衡温度補償制御回路8にて第1
の可変減衰器14aあるいは第2の可変減衰器14bま
たは両方の可変減衰器14a、14bを、各温度にて不
要波出力レベルが最小となるように振幅を制御し、合成
振幅が最適な平衡条件となるようにすることにより、ど
の環境温度でも不要波出力の少ないミクサを実現でき
る。
Here, the equilibrium temperature compensation control circuit 8
The amplitude of the variable attenuator 14a or the second variable attenuator 14b or both variable attenuators 14a and 14b is controlled so that the unnecessary wave output level is minimized at each temperature, and the combined amplitude is adjusted to the optimum balance condition. By doing so, it is possible to realize a mixer having a small unnecessary wave output at any environmental temperature.

【0033】また、図7に示すように可変減衰器の代わ
りに可変利得増幅器を用いて振幅の制御を行っても同様
の効果がある。図7において、16は可変利得増幅器、
17は可変利得増幅器制御信号入力端子である。
Similar effects can be obtained by controlling the amplitude using a variable gain amplifier instead of a variable attenuator as shown in FIG. In FIG. 7, 16 is a variable gain amplifier,
Reference numeral 17 denotes a variable gain amplifier control signal input terminal.

【0034】実施の形態5.図8はこの発明の実施の形
態5を示す平衡型FETミクサの構成であり、前述の実
施の形態1に用いた平衡温度補償制御回路の具体的構成
を示すものである。図8において18はサーミスタであ
る。また、図10に示した従来例および図1に示した実
施の形態1と同一ないしは相当部分には同一符号を付し
ている。
Embodiment 5 FIG. 8 shows a configuration of a balanced FET mixer according to the fifth embodiment of the present invention, and shows a specific configuration of the balanced temperature compensation control circuit used in the first embodiment. In FIG. 8, reference numeral 18 denotes a thermistor. Further, the same or corresponding parts as those in the conventional example shown in FIG. 10 and the first embodiment shown in FIG.

【0035】第1のFET3aのゲート電圧Vg1を設定
する回路において、固定抵抗を用いた抵抗分圧回路用
い、かつ、それらの抵抗と環境温度により抵抗値が変化
するサーミスタ18を組み合わせる構造とし、第1のF
ET3aのゲート電圧Vg1が図3に示す特性となるよう
各定数を設定している。第1のFET3aのゲート電圧
Vg1の変化特性は、サーミスタの抵抗値及び温度係数、
および組み合わせて使用する抵抗値あるいは分圧回路の
構成により環境温度に対する所望の設定電圧を作ること
が出来る。また、第2のFET3bのゲートバイアス
は、固定抵抗を用いた抵抗分圧回路で設定している。
In the circuit for setting the gate voltage Vg1 of the first FET 3a, a structure is used in which a resistor voltage dividing circuit using a fixed resistor is used and the thermistor 18 whose resistance value changes according to the environmental temperature is used. 1 F
Each constant is set so that the gate voltage Vg1 of the ET 3a has the characteristic shown in FIG. Gate voltage of first FET 3a
Vg1 change characteristics include thermistor resistance and temperature coefficient,
A desired set voltage with respect to the environmental temperature can be produced by the resistance value used in combination or the configuration of the voltage dividing circuit. Further, the gate bias of the second FET 3b is set by a resistance voltage dividing circuit using a fixed resistance.

【0036】このようにサーミスタを用いた平衡温度補
償制御回路を用いることにより、外部からの制御を必要
とせずに、どの環境温度でも不要波出力の少ないミクサ
を実現できる。
By using the equilibrium temperature compensation control circuit using a thermistor in this way, it is possible to realize a mixer with less unnecessary wave output at any environmental temperature without requiring external control.

【0037】ここでは、第1のFET3aのゲート電圧
Vg1を可変し、第2のFET3bのゲート電圧Vg2を固定
した構成について述べたが、Vg1を可変し、Vg2を固定す
るあるいはVg1、Vg2の両方を可変して制御する方法も同
様の効果がある。
Here, the gate voltage of the first FET 3a is
The configuration in which Vg1 is varied and the gate voltage Vg2 of the second FET 3b is fixed has been described. However, a method in which Vg1 is varied and Vg2 is fixed or both Vg1 and Vg2 are varied and controlled is also effective. .

【0038】また、上記例ではサーミスタを用いたが、
温度補償特性に応じ、ポジスタあるいはその両方を用い
ても構わない。
Although the thermistor is used in the above example,
Depending on the temperature compensation characteristic, a posistor or both may be used.

【0039】さらに、本実施例では実施の形態1に用い
る平衡温度補償制御回路の一例について述べたが、実施
の形態2から4に用いる平衡温度補償制御回路にも同様
の回路を使用することにより、同様の効果がある。
Further, in this embodiment, an example of the balanced temperature compensation control circuit used in the first embodiment has been described. However, the same circuit is used for the balanced temperature compensation control circuits used in the second to fourth embodiments. Has the same effect.

【0040】実施の形態6.図9はこの発明の実施の形
態6を示す平衡型FETミクサの構成であり、前述の実
施の形態1に用いた平衡温度補正制御回路に関するもの
である。図9において19は温度センサ、20はRO
M、21はD/Aコンバータである。また、図10に示
した従来例および図1に示した実施の形態1と同一ない
しは相当部分には同一符号を付している。
Embodiment 6 FIG. FIG. 9 shows a configuration of a balanced FET mixer according to Embodiment 6 of the present invention, and relates to a balanced temperature correction control circuit used in Embodiment 1 described above. In FIG. 9, 19 is a temperature sensor and 20 is RO
M and 21 are D / A converters. Further, the same or corresponding parts as those in the conventional example shown in FIG. 10 and the first embodiment shown in FIG.

【0041】各温度において出力端子2における不要波
出力レベルが最小となる図3に示すような設定電圧とな
るよう、第1のFET3aのゲート電圧Vg1の値をRO
M20に記憶させておく。温度センサ19にて検知した
温度情報をもとに、各温度での最適なVg1設定値をRO
M20から出力し、そのデジタルデータをD/Aコンバ
ータ21にてアナログ電圧へ変換し第1のFET3aの
ゲート電圧を設定する。また、第2のFET3bのゲー
トバイアスは、固定抵抗を用いた抵抗分圧回路で設定し
ている。
The value of the gate voltage Vg1 of the first FET 3a is set to RO so that the unnecessary wave output level at the output terminal 2 becomes the minimum at each temperature, as shown in FIG.
It is stored in M20. Based on the temperature information detected by the temperature sensor 19, the optimum Vg1 set value at each temperature is set to RO
The digital data output from M20 is converted into an analog voltage by the D / A converter 21 to set the gate voltage of the first FET 3a. Further, the gate bias of the second FET 3b is set by a resistance voltage dividing circuit using a fixed resistance.

【0042】この様に、各温度において最適なゲート電
圧を設定できるよう制御することにより、外部からの制
御を必要とせずに、どの環境温度でも不要波出力の少な
いミクサを実現できる。
As described above, by performing control so that an optimum gate voltage can be set at each temperature, a mixer having a small unnecessary wave output at any environmental temperature can be realized without requiring external control.

【0043】ここでは、第1のFET3aのゲート電圧
Vg1を可変し、第2のFET3bのゲート電圧Vg2を固定
した構成について述べたが、Vg1を可変し、Vg2を固定す
るあるいはVg1、Vg2の両方を可変して制御することも同
様の効果がある。
Here, the gate voltage of the first FET 3a is
Although the configuration in which Vg1 is varied and the gate voltage Vg2 of the second FET 3b is fixed has been described, controlling Vg1 and fixing Vg2 or varying both Vg1 and Vg2 has the same effect. .

【0044】また、本実施例では実施の形態1に用いる
平衡温度補償制御回路8の一例について述べたが、実施
の形態2から4に用いる平衡温度補償制御回路にも同様
の回路を使用することにより、同様の効果がある。
In this embodiment, an example of the equilibrium temperature compensation control circuit 8 used in the first embodiment has been described. However, a similar circuit is used for the equilibrium temperature compensation control circuits used in the second to fourth embodiments. Has the same effect.

【0045】実施の形態7.本実施の形態は実施の形態
1から6までに示した方式を適宜組み合わせた構成の平
衡型FETミクサである。それぞれの方式を組み合わせ
ることにより、どの環境温度で合成されるそれぞれのF
ETからの信号を平衡に最適な振幅や位相条件にするこ
とができるため、どの環境温度でも不要波出力の少ない
ミクサを実現できる。
Embodiment 7 This embodiment is a balanced FET mixer having a configuration in which the methods described in the first to sixth embodiments are appropriately combined. By combining each method, each F synthesized at any environmental temperature
Since the signal from the ET can be set to the optimum amplitude and phase conditions for the balance, a mixer with less unnecessary wave output at any environmental temperature can be realized.

【0046】なお、実施の形態1から7では、入力端子
1から信号波と局部発振波を入力し、出力端子2より周
波数混合波を取り出す構成としたが、入力端子1より信
号波を入力し、出力端子2より局部発振波を入力し、出
力端子2より周波数混合波を取り出す構成としたFET
ミクサでも構わない。
In the first to seventh embodiments, the signal wave and the local oscillation wave are inputted from the input terminal 1 and the frequency mixed wave is taken out from the output terminal 2. However, the signal wave is inputted from the input terminal 1. FET configured to receive a local oscillation wave from output terminal 2 and extract a frequency mixed wave from output terminal 2
Mixers can be used.

【0047】実施の形態8.本実施の形態は実施の形態
1から7までに示した平衡型FETミクサを用いた通信
装置である。例えば衛星通信システムに用いられる中継
器を例に取ると、中継器に入力した受信波は低雑音増幅
器で増幅され、実施の形態1から7までいずれかに示し
た平衡型FETミクサに入力する。この平衡型FETミ
クサで周波数変換がなされかつ、どの環境温度でも不要
波が抑圧され、後段の電力増幅器を介し出力される。こ
のため。不要波の少ない信号を中継器より送り出すこと
が出来る効果がある。
Embodiment 8 FIG. This embodiment is a communication device using the balanced FET mixer shown in the first to seventh embodiments. For example, taking a repeater used in a satellite communication system as an example, a received wave input to the repeater is amplified by a low-noise amplifier and input to the balanced FET mixer described in any of the first to seventh embodiments. Frequency conversion is performed by this balanced FET mixer, and unnecessary waves are suppressed at any environmental temperature, and the signal is output via a power amplifier at a subsequent stage. For this reason. There is an effect that a signal with less unnecessary waves can be sent out from the repeater.

【0048】[0048]

【発明の効果】第1〜第4の発明によればどの環境温度
でも不要波出力の少ないFETミクサが得られる効果が
ある。
According to the first to fourth aspects of the invention, there is an effect that an FET mixer with a small unnecessary wave output can be obtained at any environmental temperature.

【0049】第5〜第7の発明によれば、外部からの制
御を必要とせずに、どの環境温度でも不要波出力の少な
いミクサが得られる効果がある。
According to the fifth to seventh aspects, there is an effect that a mixer having a small unnecessary wave output can be obtained at any environmental temperature without requiring external control.

【0050】第8の発明によれば、第1から7の発明の
いずれかに記載の平衡型FETミクサを適用することに
より、どの環境温度でも不要波出力の少ない通信装置を
得られる効果がある。
According to the eighth aspect, by applying the balanced FET mixer according to any one of the first to seventh aspects, it is possible to obtain a communication device having a small unnecessary wave output at any environmental temperature. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1によるFETミクサ
の構成図である。
FIG. 1 is a configuration diagram of an FET mixer according to Embodiment 1 of the present invention.

【図2】 実施の形態1を説明する平衡型FETミクサ
のバイアス電圧に対するスプリアスレベルの一例であ
る。
FIG. 2 is an example of a spurious level with respect to a bias voltage of a balanced FET mixer for explaining the first embodiment;

【図3】 実施の形態1を説明する平衡型FETミクサ
の環境温度に対する最適バイアス電圧の一例である。
FIG. 3 is an example of an optimum bias voltage with respect to an ambient temperature of a balanced FET mixer according to the first embodiment.

【図4】 この発明の実施の形態2によるFETミクサ
の構成図である。
FIG. 4 is a configuration diagram of an FET mixer according to a second embodiment of the present invention.

【図5】 この発明の実施の形態3によるFETミクサ
の構成図である。
FIG. 5 is a configuration diagram of an FET mixer according to a third embodiment of the present invention.

【図6】 この発明の実施の形態4によるFETミクサ
の構成図である。
FIG. 6 is a configuration diagram of an FET mixer according to a fourth embodiment of the present invention.

【図7】 この発明の実施の形態4によるFETミクサ
の他の構成図である。
FIG. 7 is another configuration diagram of the FET mixer according to the fourth embodiment of the present invention.

【図8】 この発明の実施の形態5によるFETミクサ
の構成図である。
FIG. 8 is a configuration diagram of an FET mixer according to a fifth embodiment of the present invention.

【図9】 この発明の実施の形態6によるFETミクサ
の構成図である。
FIG. 9 is a configuration diagram of an FET mixer according to a sixth embodiment of the present invention.

【図10】 従来の構成によるFETミクサの構成図で
ある。
FIG. 10 is a configuration diagram of an FET mixer having a conventional configuration.

【図11】 従来の構成によるFETミクサの動作の一
例を示す説明図である。
FIG. 11 is an explanatory diagram showing an example of the operation of an FET mixer having a conventional configuration.

【図12】 従来の平衡型FETミクサの環境温度に対
するスプリアスレベル特性の一例である。
FIG. 12 is an example of a spurious level characteristic with respect to an ambient temperature of a conventional balanced FET mixer.

【符号の説明】[Explanation of symbols]

1 入力端子、2 出力端子、3 FET、4 ゲート端
子、5 ドレイン端子、6信号波分配器、7 出力波合成
器、8 平衡温度補償制御回路、9 制御信号入力端子、
10 ゲートバイアス端子、11 ドレインバイアス端
子、12 移相器、13 移相器制御信号入力端子、14
可変減衰器、15 可変減衰器制御信号入力端子、16
可変利得増幅器、17 可変利得増幅器 制御信号入力
端子、18サーミスタ、19 温度センサ、20 RO
M、21 D/Aコンバータ。
1 input terminal, 2 output terminal, 3 FET, 4 gate terminal, 5 drain terminal, 6 signal wave distributor, 7 output wave synthesizer, 8 balanced temperature compensation control circuit, 9 control signal input terminal,
10 gate bias terminal, 11 drain bias terminal, 12 phase shifter, 13 phase shifter control signal input terminal, 14
Variable attenuator, 15 Variable attenuator control signal input terminal, 16
Variable gain amplifier, 17 Variable gain amplifier, control signal input terminal, 18 thermistor, 19 temperature sensor, 20 RO
M, 21 D / A converter.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 並列に設けられる第1、第2の周波数混
合用のFET素子と、信号波を上記第1、第2のFET
の入力端子に2分配する信号波分配器と、上記第1、第
2のFET素子の出力波を合成する出力波合成器とを備
えた平衡型FETミクサにおいて、上記第1、第2のF
ETのゲートバイアスを環境の温度変動に対応してそれ
ぞれ設定する平衡温度補償制御回路を設けたことを特徴
とする平衡型FETミクサ。
A first and a second frequency mixing FET element provided in parallel with the first and second FETs;
In the balanced type FET mixer including the signal wave distributor for dividing the input wave into two input terminals and the output wave combiner for combining the output waves of the first and second FET elements, the first and second F
A balanced FET mixer comprising a balanced temperature compensation control circuit for setting a gate bias of the ET in response to environmental temperature fluctuations.
【請求項2】 並列に設けられる第1、第2の周波数混
合用のFET素子と、信号波を上記第1、第2のFET
の入力端子に2分配する信号波分配器と、上記第1、第
2のFET素子の出力波を合成する出力波合成器とを備
えた平衡型FETミクサにおいて、上記第1、第2のF
ETのドレインバイアスを環境の温度変動に対応してそ
れぞれ設定する平衡温度補償制御回路を設けたことを特
徴とする平衡型FETミクサ。
2. The first and second frequency mixing FET elements provided in parallel with each other and the first and second FETs for transmitting a signal wave to the first and second frequency mixing FET elements.
In the balanced type FET mixer including the signal wave distributor for dividing the input wave into two input terminals and the output wave combiner for combining the output waves of the first and second FET elements, the first and second F
A balanced FET mixer comprising a balanced temperature compensation control circuit for setting a drain bias of an ET in response to environmental temperature fluctuations.
【請求項3】 並列に設けられる第1、第2の周波数混
合用のFET素子と、信号波を上記第1、第2のFET
の入力端子に2分配する信号波分配器と、上記第1、第
2のFET素子の出力波を合成する出力波合成器とを備
えた平衡型FETミクサにおいて、上記信号波分配器と
第1、第2のFET間、又は上記第1、第2のFETと
上記出力波合成器間、あるいはその両方に設けられた移
相器と、上記移相器の位相を環境の温度変動に対応して
それぞれ設定する平衡温度補償制御回路とを設けたこと
を特徴とする平衡型FETミクサ。
3. The first and second frequency mixing FET elements provided in parallel, and the first and second FETs for transmitting a signal wave to the first and second frequency mixing FET elements.
A balanced FET mixer comprising: a signal wave distributor for dividing the signal wave into two input terminals; and an output wave combiner for combining the output waves of the first and second FET elements. , A phase shifter provided between the first and second FETs or between the first and second FETs and the output wave combiner, or both, and a phase shifter corresponding to environmental temperature fluctuations. And an equilibrium temperature compensation control circuit for setting the temperature of each of the FETs.
【請求項4】 並列に設けられる第1、第2の周波数混
合用のFET素子と、信号波を上記第1、第2のFET
の入力端子に2分配する信号波分配器と、上記第1、第
2のFET素子の出力波を合成する出力波合成器とを備
えた平衡型FETミクサにおいて、上記信号波分配器と
上記第1、第2のFET間、又は上記第1、第2のFE
Tと出力波合成器間、あるいはその両方に設けられた振
幅可変器と、上記振幅可変器の振幅を環境の温度変動に
対応してそれぞれ設定する平衡温度補償制御回路とを設
けたことを特徴とする平衡型FETミクサ。
4. A first and second frequency mixing FET element provided in parallel, and a first and second FETs for transmitting a signal wave to the first and second frequency mixing FET elements.
A balanced FET mixer comprising: a signal wave distributor for dividing the input wave into two input terminals; and an output wave combiner for combining the output waves of the first and second FET elements. 1, between the second FET or the first and second FEs
An amplitude variable device provided between T and the output wave synthesizer or both of them, and a balanced temperature compensation control circuit for setting the amplitude of the amplitude variable device in accordance with the temperature fluctuation of the environment are provided. Balanced FET mixer.
【請求項5】 上記平衡温度補償制御回路は、サーミス
タあるいはポジスタまたはその組合せを用いて温度補償
制御を行うことを特徴とする請求項1〜4いずれか記載
の平衡型FETミクサ。
5. The balanced FET mixer according to claim 1, wherein said balanced temperature compensation control circuit performs temperature compensation control using a thermistor, a posistor, or a combination thereof.
【請求項6】 上記平衡温度補償制御回路は、温度セン
サと、温度制御用データを記憶しているROMとを有
し、上記ROMから出力された、上記温度センサの温度
情報に対応した温度制御用データにより温度補償制御を
行うことを特徴とする請求項1〜4いずれか記載の平衡
型FETミクサ。
6. The equilibrium temperature compensation control circuit has a temperature sensor and a ROM storing data for temperature control, and controls temperature control corresponding to temperature information of the temperature sensor output from the ROM. The balanced FET mixer according to any one of claims 1 to 4, wherein temperature compensation control is performed by use data.
【請求項7】 並列に設けられる第1、第2の周波数混
合用のFET素子と、信号波を上記第1、第2のFET
の入力端子に2分配する信号波分配器と、上記第1、第
2のFET素子の出力波を合成する出力波合成器とを備
えた平衡型FETミクサにおいて、請求項1〜6いずれ
かに記載のいくつかの方式を組み合わせて、平衡の温度
制御をすることを特徴とした平衡型FETミクサ。
7. A first and a second frequency mixing FET element provided in parallel, and a signal wave from the first and second FETs.
7. A balanced FET mixer comprising: a signal wave distributor for dividing the input wave into two input terminals; and an output wave combiner for combining the output waves of the first and second FET elements. A balanced type FET mixer characterized in that a balance of temperature control is performed by combining some of the described methods.
【請求項8】 請求項1〜7いずれかに記載の平衡型F
ETミクサを有することを特徴とする通信装置。
8. The balanced type F according to claim 1,
A communication device comprising an ET mixer.
JP2000086327A 2000-03-27 2000-03-27 Balanced fet mixer and communication unit Pending JP2001274631A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000086327A JP2001274631A (en) 2000-03-27 2000-03-27 Balanced fet mixer and communication unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000086327A JP2001274631A (en) 2000-03-27 2000-03-27 Balanced fet mixer and communication unit

Publications (1)

Publication Number Publication Date
JP2001274631A true JP2001274631A (en) 2001-10-05

Family

ID=18602517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000086327A Pending JP2001274631A (en) 2000-03-27 2000-03-27 Balanced fet mixer and communication unit

Country Status (1)

Country Link
JP (1) JP2001274631A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006050472A (en) * 2004-08-09 2006-02-16 Mitsubishi Electric Corp Mixer circuit
CN107112951A (en) * 2014-10-29 2017-08-29 高通股份有限公司 Phase shift frequency mixer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006050472A (en) * 2004-08-09 2006-02-16 Mitsubishi Electric Corp Mixer circuit
CN107112951A (en) * 2014-10-29 2017-08-29 高通股份有限公司 Phase shift frequency mixer
JP2017538326A (en) * 2014-10-29 2017-12-21 クアルコム,インコーポレイテッド Phase shift mixer
CN107112951B (en) * 2014-10-29 2021-08-10 高通股份有限公司 Phase-shifting mixer

Similar Documents

Publication Publication Date Title
EP1201027B1 (en) Parallel amplifier architecture using digital phase control techniques
US11329378B2 (en) High-resolution phase shifter
US7372330B2 (en) Variable gain amplifier
JP4881596B2 (en) Bidirectional frequency converter and radio using the same
JPH0752812B2 (en) Predistortion circuit
JP2005151543A (en) Amplifier circuit
US7477103B2 (en) Amplifier circuit
JPH10163771A (en) Linearized bridge
CN102158238A (en) Radio frequency modulator, signal processing devcie and signal processing method
US20060229042A1 (en) Method and apparatus for generating arbitrary phase shift using a phase shifter based on adding two perpendicular vectors with variable gains
JP2001274631A (en) Balanced fet mixer and communication unit
US20040085101A1 (en) Process for control of standby currents in a direct conversion type of frequency transposition device, and corresponding device
JP3450146B2 (en) Directivity control circuit of adaptive array antenna
JP6474131B2 (en) Vector synthesis type phase shifter and control method of vector synthesis type phase shifter
JPH0818397A (en) 90-degree phase shifter
US20100219875A1 (en) Mixer Capable of Improving Signal Quality
WO2012067796A1 (en) Integrated phase-shifting-and-combining circuitry to support multiple antennas
Opperman et al. A 4.3 GHz BiCMOS VCO with multiple 360° variable phase outputs using the vector sum method
WO2011030663A1 (en) Semiconductor integrated circuit and receiving apparatus
JPH09199948A (en) Nonlinear compensation circuit
JP2557949B2 (en) Image Cancel Mixer
JPH0983259A (en) Distortion compensation circuit
JPH032984Y2 (en)
JP3198340B2 (en) Amplitude modulation circuit
JP2003309440A (en) Variable gain amplifier