JP2001274331A - Microwave semiconductor amplifier - Google Patents

Microwave semiconductor amplifier

Info

Publication number
JP2001274331A
JP2001274331A JP2000086848A JP2000086848A JP2001274331A JP 2001274331 A JP2001274331 A JP 2001274331A JP 2000086848 A JP2000086848 A JP 2000086848A JP 2000086848 A JP2000086848 A JP 2000086848A JP 2001274331 A JP2001274331 A JP 2001274331A
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
microwave
semiconductor amplifying
semiconductor amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000086848A
Other languages
Japanese (ja)
Other versions
JP3499495B2 (en
Inventor
Atsushi Ishimaru
淳 石丸
Susumu Uehashi
進 上橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000086848A priority Critical patent/JP3499495B2/en
Publication of JP2001274331A publication Critical patent/JP2001274331A/en
Application granted granted Critical
Publication of JP3499495B2 publication Critical patent/JP3499495B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PROBLEM TO BE SOLVED: To provide a microwave semiconductor amplifier which has such a structure that semiconductor amplification elements are connected in a plurality of stages and which can be easily formed on an MMIC and which has a large output power. SOLUTION: The microwave semiconductor amplifier comprises a plurality of semiconductor amplification elements A1-A4 connected in a plurality of stages, and a package 11 for storing these semiconductor amplification elements A1-A4. The thickness t2 of a first substrate 124 whereon the semiconductor amplification elements including at least the one A4 in the final stage are formed is smaller than the thickness t1 of one or a plurality of second substrates 121-123 whereon the other semiconductor amplification elements are formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、通信機器やレーダ
機器などに用いられるマイクロ波半導体増幅器に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microwave semiconductor amplifier used for communication equipment and radar equipment.

【0002】[0002]

【従来の技術】従来のマイクロ波半導体増幅器につい
て、半導体増幅素子を4段に接続した場合を例にとり図
3の回路構成図を参照して説明する。マイクロ波が入力
する入力端子INに第1整合回路M1が接続されてい
る。第1整合回路M1は電界効果トランジスタなどで形
成された第1半導体増幅素子A1に接続されている。第
1半導体増幅素子A1は、第2整合回路M2を介して電
界効果トランジスタなどで形成された第2半導体増幅素
子A2に接続され、第2半導体増幅素子A2は、第3整
合回路M3を介して電界効果トランジスタなどで形成さ
れた第3半導体増幅素子A3に接続されている。第3半
導体増幅素子A3は、第4整合回路M4を介して電界効
果トランジスタなどで形成された第4半導体増幅素子A
4に接続され、第4半導体増幅素子A4は、第5整合回
路M5を介して出力端子OUTに接続されている。
2. Description of the Related Art A conventional microwave semiconductor amplifier will be described with reference to a circuit configuration diagram of FIG. 3 taking an example in which semiconductor amplifying elements are connected in four stages. A first matching circuit M1 is connected to an input terminal IN to which microwaves are input. The first matching circuit M1 is connected to a first semiconductor amplifier A1 formed by a field effect transistor or the like. The first semiconductor amplifying element A1 is connected to a second semiconductor amplifying element A2 formed of a field effect transistor or the like via a second matching circuit M2, and the second semiconductor amplifying element A2 is connected via a third matching circuit M3. It is connected to a third semiconductor amplification element A3 formed by a field effect transistor or the like. The third semiconductor amplifying element A3 is a fourth semiconductor amplifying element A formed of a field effect transistor or the like via a fourth matching circuit M4.
4 and the fourth semiconductor amplifying element A4 is connected to the output terminal OUT via the fifth matching circuit M5.

【0003】上記した構成において、入力端子INから
入力するマイクロ波は、第1ないし第4の半導体増幅素
子A1〜A4で順に増幅され、出力端子OUTから出力
される。
In the above-described configuration, microwaves input from the input terminal IN are sequentially amplified by the first to fourth semiconductor amplifying elements A1 to A4 and output from the output terminal OUT.

【0004】上記の第1ないし第4の半導体増幅素子A
1〜A4は、同じ厚さのたとえば半絶縁性のGaAs基
板上に形成されている。第1ないし第5の整合回路M1
〜M5は、たとえば誘電体基板上に形成されている。第
1ないし第4の半導体増幅素子A1〜A4、および、第
1ないし第5の整合回路M1〜M5は、外部の湿気など
による影響を防止するために、通常、1つのパッケージ
内に収納された状態で使用される。
The above-described first to fourth semiconductor amplifying elements A
1 to A4 are formed on, for example, a semi-insulating GaAs substrate having the same thickness. First to fifth matching circuits M1
To M5 are formed, for example, on a dielectric substrate. The first to fourth semiconductor amplifying elements A1 to A4 and the first to fifth matching circuits M1 to M5 are usually housed in one package in order to prevent the influence of external moisture or the like. Used in state.

【0005】次に、従来の他のマイクロ波電力増幅器に
ついて図4の概略の構成図を参照して説明する。図4で
は、半導体増幅素子などの能動素子、および、マイクロ
ストリップ線路やキャパシタなどの受動素子を、それぞ
れ半絶縁性のGaAs基板上などに一緒に形成するモノ
リシックマイクロ波集積回路(以下MMICという)で
構成されている。
Next, another conventional microwave power amplifier will be described with reference to the schematic configuration diagram of FIG. FIG. 4 shows a monolithic microwave integrated circuit (hereinafter referred to as MMIC) in which active elements such as a semiconductor amplifying element and passive elements such as a microstrip line and a capacitor are formed together on a semi-insulating GaAs substrate or the like. It is configured.

【0006】半絶縁性基板41上の左端に入力端子IN
が形成され、基板41上の右端に出力端子OUTが形成
されている。入力端子INと出力端子OUT間に、電界
効果トランジスタなどで形成された第1ないし第4の半
導体増幅素子A1〜A4が順に接続されている。入力端
子INと第1半導体増幅素子A1間、第1ないし第4の
半導体増幅素子A1〜A4どうし間、第4半導体増幅素
子A4と出力端子OUT間は、それぞれマイクロストリ
ップ線路Lで接続されている。第1ないし第4の半導体
増幅素子A1〜A4の前段および後段などに整合回路が
接続されているが、図では省略している。
An input terminal IN is provided on the left end of the semi-insulating substrate 41.
Is formed, and an output terminal OUT is formed at the right end on the substrate 41. Between the input terminal IN and the output terminal OUT, first to fourth semiconductor amplification elements A1 to A4 formed of a field effect transistor or the like are connected in order. The microstrip line L connects between the input terminal IN and the first semiconductor amplifier A1, between the first to fourth semiconductor amplifiers A1 to A4, and between the fourth semiconductor amplifier A4 and the output terminal OUT. . A matching circuit is connected before and after the first to fourth semiconductor amplifying elements A1 to A4, but is omitted in the figure.

【0007】上記の第1ないし第4の半導体増幅素子A
1〜A4およびマイクロストリップ線路Lなどが形成さ
れた基板41は、通常、パッケージ内に収納された状態
で使用される。
The first to fourth semiconductor amplifying elements A
The substrate 41 on which 1 to A4, the microstrip line L, and the like are formed is usually used in a state housed in a package.

【0008】[0008]

【発明が解決しようとする課題】従来のマイクロ波半導
体増幅器は、たとえば大きな増幅度を得る場合、電界効
果トランジスタなどの半導体増幅素子を複数段に接続し
ている。このとき、後段に位置する半導体増幅素子の出
力電力が大きくなる。したがって、後段の半導体増幅素
子を電界効果トランジスタなどで構成すると、電界効果
トランジスタのゲート幅は、一般に、大きくなる。
In a conventional microwave semiconductor amplifier, for example, when obtaining a large amplification degree, semiconductor amplification elements such as field effect transistors are connected in a plurality of stages. At this time, the output power of the semiconductor amplifying element located at the subsequent stage increases. Therefore, when the subsequent semiconductor amplifying element is formed of a field effect transistor or the like, the gate width of the field effect transistor generally increases.

【0009】たとえば、電界効果トランジスタを4段に
接続し、出力電力が1Wのマイクロ波半導体増幅器の場
合、第1段および第2段の電界効果トランジスタのゲー
ト幅は0.5mm、第3段のゲート幅は3mm、第4段
のゲート幅は6mmという寸法になる。
For example, in the case of a microwave semiconductor amplifier in which field effect transistors are connected in four stages and the output power is 1 W, the gate widths of the first and second stage field effect transistors are 0.5 mm and the third stage is The gate width is 3 mm, and the gate width of the fourth stage is 6 mm.

【0010】ところで、電界効果トランジスタのゲート
幅が大きくなると、次のような問題が発生する。 (1)電界効果トランジスタの横幅が大きくなりチップ
サイズが大きくなる。 (2)高い周波数になると電界効果トランジスタ内のそ
れぞれのゲート内に位相差が生じ、ゲート幅の大きさに
よって使用できる周波数が制限される。 (3)電界効果トランジスタの熱抵抗が大きくなり、チ
ャネル温度が上昇する。 チャネル温度はたとえば130℃以下に設定されてお
り、チャネル温度の上昇は信頼性を低下させる。
When the gate width of the field effect transistor is increased, the following problem occurs. (1) The lateral width of the field-effect transistor increases and the chip size increases. (2) When the frequency becomes high, a phase difference occurs in each gate in the field-effect transistor, and the usable frequency is limited by the size of the gate width. (3) The thermal resistance of the field effect transistor increases, and the channel temperature increases. The channel temperature is set to, for example, 130 ° C. or lower, and an increase in the channel temperature lowers the reliability.

【0011】また、マイクロ波半導体増幅器を構成する
複数段の電界効果トランジスタなどをGaAs基板上に
MMICで形成する方法がある。半導体素子などをMM
ICで形成した場合、次のような理由で高出力化が制約
される。
Further, there is a method in which a plurality of stages of field effect transistors constituting a microwave semiconductor amplifier are formed on a GaAs substrate by MMIC. MM for semiconductor devices
When formed with an IC, high output is restricted for the following reasons.

【0012】たとえば、出力電力を大きくするために、
電界効果トランジスタのゲート幅を大きくし横幅を大き
くすると、電界効果トランジスタ内のそれぞれのゲート
に位相差が生じ、出力電力や利得が減少する。横幅を狭
くするために、図5に示されるように、電界効果トラン
ジスタのゲートの間隔を狭くすると、電界効果トランジ
スタの熱抵抗が大きくなり、チャネル温度が許容値を越
えるようになる。
For example, in order to increase the output power,
When the gate width and the lateral width of the field-effect transistor are increased, a phase difference occurs between the respective gates in the field-effect transistor, and the output power and the gain decrease. As shown in FIG. 5, when the distance between the gates of the field effect transistor is reduced to reduce the width, the thermal resistance of the field effect transistor increases, and the channel temperature exceeds the allowable value.

【0013】この場合、電界効果トランジスタの熱抵抗
を下げるために、GaAs基板の厚さを薄く方法が考え
られる。しかし、GaAs基板を薄くすると機械的強度
が低下する。電界効果トランジスタを複数段に形成する
場合は、大きな基板面積が必要とされるため、割れが発
生しやすくなる。
In this case, to reduce the thermal resistance of the field effect transistor, a method of reducing the thickness of the GaAs substrate can be considered. However, when the GaAs substrate is thinned, the mechanical strength decreases. In the case where the field-effect transistor is formed in a plurality of stages, a large substrate area is required, so that a crack is easily generated.

【0014】上記した理由から、半導体増幅素子が複数
段に接続され、出力電力が大きいマイクロ波半導体増幅
器をMMICで構成することが困難になっている。
For the reasons described above, it is difficult to configure a microwave semiconductor amplifier having a large output power with MMICs in which semiconductor amplifying elements are connected in a plurality of stages.

【0015】本発明は、上記した欠点を解決し、半導体
増幅素子を複数段に接続した構成で、MMICでの形成
が容易な出力電力の大きいマイクロ波半導体増幅器を提
供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a microwave semiconductor amplifier having a configuration in which semiconductor amplifying elements are connected in a plurality of stages and having a large output power which can be easily formed by an MMIC.

【0016】[0016]

【課題を解決するための手段】本発明は、複数段に接続
された複数の半導体増幅素子と、この複数の半導体増幅
素子を収納するパッケージとを具備したマイクロ波半導
体増幅器において、前記複数の半導体増幅素子のうち少
なくとも最終段の半導体増幅素子を含む半導体増幅素子
が形成される第1基板の厚さを、その他の半導体増幅素
子が形成される1つまたは複数の第2基板の厚さよりも
薄くしたことを特徴としている。
According to the present invention, there is provided a microwave semiconductor amplifier comprising a plurality of semiconductor amplifying elements connected in a plurality of stages and a package for accommodating the plurality of semiconductor amplifying elements. The thickness of the first substrate on which the semiconductor amplifying element including at least the last-stage semiconductor amplifying element among the amplifying elements is formed is smaller than the thickness of one or more second substrates on which other semiconductor amplifying elements are formed. It is characterized by doing.

【0017】[0017]

【発明の実施の形態】本発明の実施形態について、半導
体増幅素子を4段に接続した場合を例にとり図1の回路
構成図を参照して説明する。図1(a)において、マイ
クロ波が入力する入力端子INがパッケージ10を貫通
して設けられ、入力端子INに第1整合回路M1が接続
されている。第1整合回路M1は電界効果トランジスタ
で形成された第1半導体増幅素子A1に接続されてい
る。第1半導体増幅素子A1は、第2整合回路M2を介
して電界効果トランジスタで形成された第2半導体増幅
素子A2に接続され、第2半導体増幅素子A2は、第3
整合回路M3を介して電界効果トランジスタで形成され
た第3半導体増幅素子A3に接続されている。第3半導
体増幅素子A3は、第4整合回路M4を介して電界効果
トランジスタで形成された第4半導体増幅素子A4に接
続され、第4半導体増幅素子A4は、第5整合回路M5
を介して出力端子OUTに接続されている。第1ないし
第4の半導体増幅素子A1〜A4および第1ないし第5
の整合回路M1〜M5は、いずれもパッケージ10を構
成する底板11上に配置されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to the circuit diagram of FIG. 1 taking an example in which semiconductor amplifying elements are connected in four stages. In FIG. 1A, an input terminal IN for inputting microwaves is provided through the package 10, and a first matching circuit M1 is connected to the input terminal IN. The first matching circuit M1 is connected to a first semiconductor amplifier A1 formed by a field effect transistor. The first semiconductor amplifying element A1 is connected to a second semiconductor amplifying element A2 formed of a field effect transistor via a second matching circuit M2, and the second semiconductor amplifying element A2 is connected to a third semiconductor amplifying element A2.
It is connected to a third semiconductor amplifying element A3 formed by a field effect transistor via a matching circuit M3. The third semiconductor amplifying element A3 is connected to a fourth semiconductor amplifying element A4 formed of a field effect transistor via a fourth matching circuit M4, and the fourth semiconductor amplifying element A4 is connected to a fifth matching circuit M5.
Is connected to the output terminal OUT. First to fourth semiconductor amplifying elements A1 to A4 and first to fifth
The matching circuits M1 to M5 are all arranged on the bottom plate 11 constituting the package 10.

【0018】上記した構成において、入力端子INから
入力したマイクロ波は、第1ないし第4の半導体増幅素
子A1〜A4で順に増幅され、出力端子OUTから出力
される。なお、第1ないし第4の半導体増幅素子A1〜
A4、および、第1ないし第5の整合回路M1〜M5
は、外部の湿気などによる影響を防止するために、通
常、パッケージ内に収納された状態で使用される。
In the above configuration, the microwaves input from the input terminal IN are sequentially amplified by the first to fourth semiconductor amplifying elements A1 to A4 and output from the output terminal OUT. The first to fourth semiconductor amplifying elements A1 to A1
A4, and first to fifth matching circuits M1 to M5
Is usually used in a state of being housed in a package in order to prevent the influence of external moisture and the like.

【0019】ここで、第1ないし第4の半導体増幅素子
A1〜A4や第1ないし第5の整合回路M1〜M5をパ
ッケージ10内に配置した状態について図1(b)を参
照して説明する。図1(b)は、図1(a)を図の下方
から見た図で、第1ないし第4の半導体増幅素子A1〜
A4および第1ないし第5の整合回路M1〜M5は、た
とえばパッケージ10の底板11上に配置されている。
Here, a state in which the first to fourth semiconductor amplifying elements A1 to A4 and the first to fifth matching circuits M1 to M5 are arranged in the package 10 will be described with reference to FIG. . FIG. 1B is a view of FIG. 1A viewed from below, and shows first to fourth semiconductor amplifying elements A1 to A1.
A4 and the first to fifth matching circuits M1 to M5 are arranged, for example, on the bottom plate 11 of the package 10.

【0020】第1ないし第4の半導体増幅素子A1〜A
4は、それぞれが別々の半絶縁性のGaAs基板121
〜124上に形成されている。この場合、第1ないし第
3の半導体増幅素子A1〜A3が形成されるGaAs基
板121〜123の厚さt1は同じで、最終段の第4半
導体増幅素子A4が形成されるGaAs基板124の厚
さt2を、GaAs基板121〜123よりも薄くして
いる。また、GaAs基板124の裏面はAuめっき1
24aが施され、いわゆるPHS(Plated-Heat-Sink)
構造となっている。
First to fourth semiconductor amplifying elements A1 to A
4 is a separate semi-insulating GaAs substrate 121
To 124 are formed. In this case, the thickness t1 of the GaAs substrates 121 to 123 on which the first to third semiconductor amplifying elements A1 to A3 are formed is the same, and the thickness of the GaAs substrate 124 on which the fourth semiconductor amplifying element A4 of the last stage is formed is the same. The thickness t2 is made thinner than the GaAs substrates 121 to 123. Further, the back surface of the GaAs substrate 124 is Au plated 1
So-called PHS (Plated-Heat-Sink)
It has a structure.

【0021】上記した構成によれば、最終段の半導体増
幅素子A4が形成される増幅回路基板124の基板厚t
2を、その前段に位置する半導体増幅素子A1〜A3が
形成される増幅回路基板121〜123の基板厚t1よ
りも薄くし、さらにPHS構造を採用している。そのた
め、出力電力が大きい最終段の電界効果トランジスタな
どの熱抵抗が小さくなり、信頼性が向上し、MMICの
みでは実現が困難とされている高出カのマイクロ波半導
体増幅器が実現される。
According to the above configuration, the substrate thickness t of the amplifier circuit board 124 on which the last-stage semiconductor amplifying element A4 is formed.
2 is thinner than the substrate thickness t1 of the amplification circuit substrates 121 to 123 on which the semiconductor amplification elements A1 to A3 located at the preceding stage are formed, and a PHS structure is adopted. Therefore, the thermal resistance of the final-stage field-effect transistor or the like having a large output power is reduced, the reliability is improved, and a high-output microwave semiconductor amplifier, which is difficult to realize only with the MMIC, is realized.

【0022】次に、本発明の他の実施形態について図2
を参照して説明する。パッケージを構成する底板11の
端部に、パッケージを貫通する入力端子INが設けられ
ている。入力端子INの近くに、半絶縁性のGaAsで
形成された増幅回路基板21が配置されている。増幅回
路基板21上には、電界効果トランジスタで形成された
第1ないし第3の半導体増幅素子A1〜A3が3段に接
続された増幅回路、および、これら各半導体増幅素子A
1〜A3間を接続するマイクロストリップ線路Lなど
が、能動素子や受動素子を共通の半絶縁性基板上に形成
するMMICとして形成されている。
Next, another embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG. An input terminal IN penetrating the package is provided at an end of the bottom plate 11 constituting the package. An amplifier circuit board 21 made of semi-insulating GaAs is arranged near the input terminal IN. An amplification circuit in which first to third semiconductor amplification elements A1 to A3 formed of field-effect transistors are connected in three stages on an amplification circuit board 21;
A microstrip line L connecting between 1 and A3 is formed as an MMIC in which active elements and passive elements are formed on a common semi-insulating substrate.

【0023】増幅回路基板21の後段に、整合回路が形
成された第1および第2の整合回路基板22、23が順
に配置されている。第2の整合回路基板23の後段に、
整合回路として機能するチップコンデンサC1が配置さ
れ、チップコンデンサC1の後段に、最終段の増幅回路
を構成する増幅回路基板24が配置されている。増幅回
路基板24上には、電界効果トランジスタなどで形成さ
れたディスクリートの第4半導体増幅素子A4がMMI
Cで形成されている。増幅回路基板24の後段に整合回
路として機能するチップコンデンサC2が配置され、チ
ップコンデンサC2の後段に、整合回路が形成された第
3の整合回路基板25が配置されている。第3の整合回
路基板25の出力端は、パッケージを貫通する出力端子
OUTに接続されている。底板11の上方部および下方
部には、各半導体増幅素子A1〜A4にバイアス電圧を
供給するバイアス回路などが形成されたバイアス回路基
板26、27が配置されている。
At the subsequent stage of the amplifying circuit board 21, first and second matching circuit boards 22 and 23 on which matching circuits are formed are sequentially arranged. After the second matching circuit board 23,
A chip capacitor C1 functioning as a matching circuit is arranged, and an amplifier circuit board 24 constituting a final-stage amplifier circuit is arranged downstream of the chip capacitor C1. On the amplifying circuit board 24, a discrete fourth semiconductor amplifying element A4 formed by a field effect transistor or the like is provided with an MMI.
C is formed. A chip capacitor C2 functioning as a matching circuit is disposed downstream of the amplifier circuit board 24, and a third matching circuit board 25 on which a matching circuit is formed is disposed downstream of the chip capacitor C2. The output end of the third matching circuit board 25 is connected to an output terminal OUT that passes through the package. Bias circuit boards 26 and 27 on which a bias circuit for supplying a bias voltage to each of the semiconductor amplifying elements A1 to A4 and the like are formed are disposed above and below the bottom plate 11.

【0024】なお、上記の第2の整合回路基板23や第
3の整合回路基板25は誘電体で構成されている。ま
た、半導体増幅素子A1〜A3やマイクロストリップ線
路LなどがMMICで構成された増幅回路基板21は半
絶縁性のGaAsで構成され、図(b)に示すように、
その基板厚t1は100μmに設定されている。第4半
導体増幅素子A4が構成された増幅回路基板24は半絶
縁性のGaAsで構成され、図(b)に示すように、そ
の基板厚t2は30μmに設定され、裏面はAuめっき
24aが施されたPHS(Plated-Heat-Sink)構造とな
っている。
The second matching circuit board 23 and the third matching circuit board 25 are made of a dielectric material. Further, the amplifier circuit board 21 in which the semiconductor amplifying elements A1 to A3 and the microstrip line L are formed of MMIC is formed of semi-insulating GaAs, and as shown in FIG.
The substrate thickness t1 is set to 100 μm. The amplifier circuit board 24 on which the fourth semiconductor amplifying element A4 is formed is made of semi-insulating GaAs, and the substrate thickness t2 is set to 30 μm as shown in FIG. PHS (Plated-Heat-Sink) structure.

【0025】この場合、図(c)に示すように、増幅回
路基板24が配置される部分のパッケージの底板11の
高さHを、増幅回路基板21が配置される部分のパッケ
ージの底板11の高さhよりも高くし、増幅回路基板2
1と増幅回路基板24の上面の高さを同じにし、同時
に、第1〜第3の整合回路基板22、23、25やチッ
プコンデンサC1、C2などの高さと同じにすることも
できる。これらの高さを同じにすると、ワイヤなどによ
るボンディング作業が容易になる。
In this case, as shown in FIG. 3C, the height H of the package bottom plate 11 where the amplifier circuit board 24 is arranged is determined by the height H of the package bottom plate 11 where the amplifier circuit board 21 is arranged. The height is higher than the height h, and the amplification circuit board 2
1 and the height of the upper surface of the amplifier circuit board 24, and at the same time, the height of the first to third matching circuit boards 22, 23, 25 and the chip capacitors C1, C2. When these heights are the same, the bonding operation using a wire or the like becomes easy.

【0026】上記した構成によれば、最終段の半導体増
幅素子A4が形成される増幅回路基板24の基板厚t2
を、その前段に位置する半導体増幅素子A1〜A3が形
成される増幅回路基板23の基板厚t1よりも薄くし、
さらにPHS構造を採用している。したがって、半導体
増幅素子A4を構成する電界効果トランジスタの熱抵抗
が小さくなり、信頼性が向上し、MMICのみでは実現
が困難な高出力のマイクロ波半導体増幅器が実現され
る。
According to the above configuration, the substrate thickness t2 of the amplifier circuit board 24 on which the last-stage semiconductor amplifier A4 is formed.
Is thinner than the substrate thickness t1 of the amplification circuit substrate 23 on which the semiconductor amplification elements A1 to A3 located at the preceding stage are formed,
Furthermore, a PHS structure is adopted. Therefore, the thermal resistance of the field-effect transistor constituting the semiconductor amplifying element A4 is reduced, the reliability is improved, and a high-output microwave semiconductor amplifier that is difficult to realize only with the MMIC is realized.

【0027】上記の実施形態では、半導体増幅素子を電
界効果トランジスタで構成する例で説明している。しか
し、これに代えてHEMTで構成することもできる。ま
た、最終段の半導体増幅素子をディスクリート型電界効
果トランジスタあるいはHEMTで構成した場合、その
ゲート入力端子に接続するMIM(Meta1-Insu1ator-Met
a1) キャパシタを同じ基板上に構成することもできる。
In the above embodiment, an example has been described in which the semiconductor amplifying element is constituted by a field effect transistor. However, an HEMT may be used instead. Also, when the final stage semiconductor amplifying element is constituted by a discrete field effect transistor or HEMT, an MIM (Meta1-Insu1ator-Met) connected to its gate input terminal is used.
a1) The capacitors can be configured on the same substrate.

【0028】また、上記した構成によれば、最終段を構
成する半導体増幅素子の熱効率が向上する。そのため、
最終段の半導体増幅素子を電界効果トランジスタなどで
形成する場合、ゲート間隔をその他の半導体増幅素子の
ゲート間隔よりも狭くし、横幅が小さい小型なチップに
構成できる。
According to the above configuration, the thermal efficiency of the semiconductor amplifying element constituting the final stage is improved. for that reason,
When the final stage semiconductor amplifying element is formed by a field effect transistor or the like, the gate interval can be made narrower than the gate intervals of other semiconductor amplifying elements, and a small chip having a small lateral width can be configured.

【0029】また、上記の実施形態では、最終段の半導
体増幅素子が形成される基板の厚さを、その他の半導体
増幅素子が形成される基板の厚さよりも薄くしている。
しかし、最終段の半導体増幅素子に限らずその直前に位
置する半導体増幅素子も、厚さの薄い基板上に形成する
ことができる。
In the above-described embodiment, the thickness of the substrate on which the last-stage semiconductor amplifying element is formed is smaller than the thickness of the substrate on which the other semiconductor amplifying elements are formed.
However, not only the final stage semiconductor amplifying element but also the semiconductor amplifying element located immediately before it can be formed on a thin substrate.

【0030】また、上記した構成によれば、最終段の半
導体増幅素子と他の半導体増幅素子とをそれぞれ別の基
板上に形成している。この場合、たとえばチャネル温度
が最も高くなる最終段の半導体増幅素子の基板に対して
容易にPHS構造とすることができ、放熱効果がより向
上し同時に信頼性が向上する。
Further, according to the above configuration, the final stage semiconductor amplifying element and other semiconductor amplifying elements are formed on different substrates. In this case, for example, the PHS structure can be easily applied to the substrate of the final stage semiconductor amplifying element having the highest channel temperature, so that the heat radiation effect is further improved and the reliability is also improved.

【0031】また、最終段の半導体増幅素子の直前、直
後に接続される整合回路を誘電体基板を用いて構成して
いる。この場合、面積が大きくなると割れを引き起こし
やすい半導体基板のチップ寸法が小さくなり、半導体基
板の割れなどが防止される。
Further, a matching circuit connected immediately before and after the last-stage semiconductor amplifying element is formed using a dielectric substrate. In this case, as the area increases, the chip size of the semiconductor substrate, which is liable to cause cracking, decreases, and cracking of the semiconductor substrate is prevented.

【0032】[0032]

【発明の効果】本発明によれば、増幅素子を複数段に接
続した構成で、MMICによる形成が容易な出力電力の
大きいマイクロ波電力増幅器を実現できる。
According to the present invention, a microwave power amplifier having a large output power which can be easily formed by an MMIC can be realized with a configuration in which amplifying elements are connected in a plurality of stages.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態を説明するための概略の構成
図である。
FIG. 1 is a schematic configuration diagram for explaining an embodiment of the present invention.

【図2】本発明の他の実施形態を説明するための概略の
構成図である。
FIG. 2 is a schematic configuration diagram for explaining another embodiment of the present invention.

【図3】従来例を説明するための概略の構成図である。FIG. 3 is a schematic configuration diagram for explaining a conventional example.

【図4】他の従来例を説明するための概略の構成図であ
る。
FIG. 4 is a schematic configuration diagram for explaining another conventional example.

【図5】電界効果トランジスタのソースとドレイン間の
間隔を説明する概略の構成図である。
FIG. 5 is a schematic configuration diagram illustrating an interval between a source and a drain of a field-effect transistor.

【符号の説明】[Explanation of symbols]

10…パッケージ 11…パッケージの底板 121〜124…半導体増幅素子を形成した基板 M1〜M5…整合回路 A1〜A4…半導体増幅素子 IN…入力端子 OUT…出力端子 t1…半導体増幅素子A1〜A3を形成した基板の厚さ t2…半導体増幅素子A4を形成した基板の厚さ DESCRIPTION OF SYMBOLS 10 ... Package 11 ... Package bottom plate 121-124 ... Substrate on which semiconductor amplifying element was formed M1 to M5 ... Matching circuit A1 to A4 ... Semiconductor amplifying element IN ... Input terminal OUT ... Output terminal t1 ... Forming semiconductor amplifying elements A1 to A3 Thickness of substrate t2: thickness of substrate on which semiconductor amplifying element A4 is formed

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F038 AC19 AC20 AZ01 AZ10 CA12 DF01 DF02 EZ02 EZ04 EZ07 5J067 AA04 AA41 CA35 CA91 FA16 HA09 HA12 HA16 HA24 HA29 KA12 KA29 KA68 KS11 LS12 MA08 QS04 SA13 TA01  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F038 AC19 AC20 AZ01 AZ10 CA12 DF01 DF02 EZ02 EZ04 EZ07 5J067 AA04 AA41 CA35 CA91 FA16 HA09 HA12 HA16 HA24 HA29 KA12 KA29 KA68 KS11 LS12 MA08 QS04 SA13 TA01

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 複数段に接続された複数の半導体増幅素
子と、この複数の半導体増幅素子を収納するパッケージ
とを具備したマイクロ波半導体増幅器において、前記複
数の半導体増幅素子のうち少なくとも最終段の半導体増
幅素子を含む半導体増幅素子が形成される第1基板の厚
さを、その他の半導体増幅素子が形成される1つまたは
複数の第2基板の厚さよりも薄くしたことを特徴とする
マイクロ波半導体増幅器。
1. A microwave semiconductor amplifier comprising: a plurality of semiconductor amplifying elements connected in a plurality of stages; and a package for accommodating the plurality of semiconductor amplifying elements, wherein at least a last stage of the plurality of semiconductor amplifying elements is provided. A microwave characterized in that a thickness of a first substrate on which a semiconductor amplifier including a semiconductor amplifier is formed is smaller than a thickness of one or a plurality of second substrates on which other semiconductor amplifiers are formed. Semiconductor amplifier.
【請求項2】 複数段に接続された複数の半導体増幅素
子と、この複数の半導体増幅素子を収納するパッケージ
とを具備したマイクロ波半導体増幅器において、前記複
数の半導体増幅素子のうち最終段の半導体増幅素子が形
成される第1基板の厚さを、その他の半導体増幅素子が
形成される1つまたは複数の第2基板の厚さよりも薄く
し、かつ、その他の半導体増幅素子が1つまたは複数の
第2基板上にモノリシックマイクロ波集積回路で構成さ
れたことを特徴とするマイクロ波半導体増幅器。
2. A microwave semiconductor amplifier comprising: a plurality of semiconductor amplifying elements connected in a plurality of stages; and a package for accommodating the plurality of semiconductor amplifying elements. The thickness of the first substrate on which the amplifying element is formed is smaller than the thickness of one or more second substrates on which other semiconductor amplifying elements are formed, and one or more other semiconductor amplifying elements are provided. 3. A microwave semiconductor amplifier comprising a monolithic microwave integrated circuit on a second substrate.
【請求項3】 最終段の半導体増幅素子が電界効果トラ
ンジスタまたはHEMTで形成され、かつ、前記半導体
増幅素子のゲート入力端子に接続されるキャパシタが第
1基板上に形成されている請求項1または請求項2記載
のマイクロ波半導体増幅器。
3. The semiconductor amplifier of the last stage is formed of a field effect transistor or HEMT, and a capacitor connected to a gate input terminal of the semiconductor amplifier is formed on a first substrate. The microwave semiconductor amplifier according to claim 2.
【請求項4】 最終段の半導体増幅素子がモノリシック
マイクロ波集積回路で構成された請求項2記載のマイク
ロ波半導体増幅器。
4. The microwave semiconductor amplifier according to claim 2, wherein the last-stage semiconductor amplifying element comprises a monolithic microwave integrated circuit.
【請求項5】 第1基板の裏面に金属めっき層を形成し
た請求項1または請求項2記載のマイクロ波半導体増幅
器。
5. The microwave semiconductor amplifier according to claim 1, wherein a metal plating layer is formed on a back surface of the first substrate.
【請求項6】 第1基板が配置されるパッケージ底面の
高さを、第2基板が配置されるパッケージ底面の高さよ
りも高くした請求項1または請求項2記載のマイクロ波
半導体増幅器。
6. The microwave semiconductor amplifier according to claim 1, wherein the height of the bottom surface of the package on which the first substrate is disposed is higher than the height of the bottom surface of the package on which the second substrate is disposed.
【請求項7】 第1基板の隣に、整合回路を形成した誘
電体基板が配置された請求項1または請求項2記載のマ
イクロ波半導体増幅器。
7. The microwave semiconductor amplifier according to claim 1, wherein a dielectric substrate on which a matching circuit is formed is arranged next to the first substrate.
【請求項8】 複数の半導体増幅素子が電界効果トラン
ジスタまたはHEMTで形成され、かつ、最終段の半導
体増幅素子のソースとドレイン間の間隔を、その他の半
導体増幅素子のソースとドレイン間の間隔よりも狭くし
た請求項1または請求項2記載のマイクロ波半導体増幅
器。
8. A plurality of semiconductor amplifying elements are formed by field effect transistors or HEMTs, and the distance between the source and the drain of the last semiconductor amplifying element is made larger than the distance between the source and the drain of the other semiconductor amplifying elements. 3. The microwave semiconductor amplifier according to claim 1, wherein said width is also narrowed.
JP2000086848A 2000-03-27 2000-03-27 Microwave semiconductor amplifier Expired - Fee Related JP3499495B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000086848A JP3499495B2 (en) 2000-03-27 2000-03-27 Microwave semiconductor amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000086848A JP3499495B2 (en) 2000-03-27 2000-03-27 Microwave semiconductor amplifier

Publications (2)

Publication Number Publication Date
JP2001274331A true JP2001274331A (en) 2001-10-05
JP3499495B2 JP3499495B2 (en) 2004-02-23

Family

ID=18602950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000086848A Expired - Fee Related JP3499495B2 (en) 2000-03-27 2000-03-27 Microwave semiconductor amplifier

Country Status (1)

Country Link
JP (1) JP3499495B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066380A (en) * 2009-08-21 2011-03-31 Toshiba Corp High frequency circuit having multi-chip module structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066380A (en) * 2009-08-21 2011-03-31 Toshiba Corp High frequency circuit having multi-chip module structure
US8345434B2 (en) 2009-08-21 2013-01-01 Kabushiki Kaisha Toshiba High frequency circuit having multi-chip module structure

Also Published As

Publication number Publication date
JP3499495B2 (en) 2004-02-23

Similar Documents

Publication Publication Date Title
US11223326B2 (en) Multiple-stage power amplifiers implemented with multiple semiconductor technologies
JPH06125208A (en) Microwave integrated circuit and its production
US8139370B2 (en) Electronic system having field effect transistors and interconnect bumps on a semiconductor substrate
JP2019087992A (en) Multiple-stage power amplifiers implemented with multiple semiconductor technologies
JP6273247B2 (en) High frequency semiconductor amplifier
US6825548B2 (en) Semiconductor device
US6396342B1 (en) Microwave amplifier generating distortion-reduced high output microwave power
US20220148985A1 (en) Microwave integrated circuit
JP5631607B2 (en) High frequency circuit having multi-chip module structure
US6545543B2 (en) Small aspect ratio MMIC power amplifier layout
JPH11238851A (en) Integrated circuit device and communication equipment using the same
JP3499495B2 (en) Microwave semiconductor amplifier
JP2755250B2 (en) Semiconductor integrated circuit
JP2010186959A (en) Semiconductor package, and method of fabricating the same
US6730945B2 (en) Semiconductor device
JP2000106386A (en) High-frequency amplifier
JP2002222893A (en) High frequency amplifier
JP2933041B2 (en) Semiconductor device
JPH06169064A (en) Semiconductor device
JP3232561B2 (en) Semiconductor device
WO2023187921A1 (en) Doherty amplifier
JPH06318805A (en) High frequency semiconductor device
JP2002184900A (en) Multilayer high frequency package board
JPH11204728A (en) High frequency semiconductor device
JPS63143856A (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20081205

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20091205

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20111205

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20121205

LAPS Cancellation because of no payment of annual fees