JP2001267751A - Capacitor-incorporating substrate and its manufacturing method - Google Patents

Capacitor-incorporating substrate and its manufacturing method

Info

Publication number
JP2001267751A
JP2001267751A JP2000079734A JP2000079734A JP2001267751A JP 2001267751 A JP2001267751 A JP 2001267751A JP 2000079734 A JP2000079734 A JP 2000079734A JP 2000079734 A JP2000079734 A JP 2000079734A JP 2001267751 A JP2001267751 A JP 2001267751A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
capacitor
dielectric film
substrate
built
capacitor built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000079734A
Other languages
Japanese (ja)
Inventor
Fumio Echigo
Takeshi Hamabe
Toshiharu Saito
Kohei Shioda
Hiroki Takeoka
浩平 塩田
俊晴 斎藤
猛 濱辺
宏樹 竹岡
文雄 越後
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a capacitor-incorporating substrate, which has high productivity and can have its circuit board made small-sized and contribute to an increase in the speed of a digital circuit, and to provide its manufacturing method. SOLUTION: After a dielectric film 2 of acrylic resin is formed by an electrophoresis on the roughened surface of copper foil 1, an aluminum layer 3 is formed at a specific position on the dielectric film 2 to complete a thin capacitor, which is thermocompression bonded by compression to an insulating substrate 4 provided with an interstitial via hole 5 filled with copper paste 6 in advance, so that the capacitor incorporated substrate can be manufactured which can shorten the wiring distance between the capacitor and a CPU and make circuit board small-sized.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、電子機器に使用されるコンデンサ内蔵基板およびその製造方法に関する。 The present invention relates to relates to a capacitor built-in substrate and a manufacturing method thereof, used in electronic equipment.
特に、高速動作する電気回路に設置され、高周波ノイズのバイパス用や、電源電圧の変動防止用に使用されるコンデンサが内蔵されたコンデンサ内蔵基板およびその製造方法に関する。 In particular, it is installed in an electrical circuit operating at a high speed, and bypass the high frequency noise, to a capacitor built-in substrate and a manufacturing method thereof capacitor is built to be used for preventing variation in the power supply voltage.

【0002】 [0002]

【従来の技術】近年、電子機器の小型化、高性能化が顕著である。 In recent years, miniaturization of electronic devices, high performance is remarkable. それに伴い、コンデンサなどの電子部品にも小型化、薄型化、優れた性能が強く要求されてきている。 Along with that, miniaturization in electronic components such as capacitors, thinner, have been strongly demanded superior performance. また、多数の電子部品が実装される回路基板は、できるだけ実装密度を高めることによって、電子機器を小型化しようとしてきた。 Further, the circuit board in which a large number of electronic components are mounted, by increasing the possible packing density, the electronic apparatus has been trying to miniaturize.

【0003】しかしながら、回路基板上でコンデンサなどの実装部品が占める面積は依然として大きいのが実状である。 However, the area occupied by the mounted components such as capacitors on a circuit board of still large is actual situation. このことが、今後電子機器をさらに小型化しようとする際の大きな障壁になると予想される。 This is expected to be a major barrier to attempt to future further miniaturization of electronic equipment. そのような問題を解決するために、コンデンサなどの電子部品を回路基板に内蔵し、回路基板のサイズや厚みを縮小しようとする試みが近年活発になってきた(例えば、特開平10−56251号公報、特開平11−68321号公報参照)。 To solve such problems, an electronic component incorporated in the circuit board such as a capacitor, an attempt to reduce the size and thickness of the circuit board has become recently active (e.g., JP-A-10-56251 publication, see Japanese Patent Laid-Open No. 11-68321).

【0004】一方、近年、デジタル回路として機能面からは以下のような課題がある。 On the other hand, in recent years, there are the following problems from the functional surface as a digital circuit.

【0005】大量の情報を高速に処理する必要のあるコンピュータなどの高速デジタル回路では、CPUチップ内のクロック周波数は100MHzから数100MHz [0005] In the high-speed digital circuits such as a large amount of information that must be processed at a high speed computer, the number of clock frequency 100MHz in the CPU chip 100MHz
になり、今後近い将来GHz帯に突入すると予想される。 Now, it is expected to rush to the future GHz band near future. また、LSIの総素子数の増大による総消費電力増大を抑えるために、IC回路の電源電圧は低下傾向にある。 Further, in order to suppress the total increase in power consumption due to the increase in the total number of elements of the LSI, the power supply voltage of the IC circuit on a downward trend.

【0006】IC回路の高周波化や低電圧化に伴って、 [0006] Along with the high-frequency and low voltage of the IC circuit,
ノイズによって電源電圧が変動し、誤動作を生じることが大きな問題となってきている。 The power supply voltage varies by noise, causing a malfunction has become a major problem. このような問題が生じる理由は、電源電圧の低電圧化に伴い、電源電圧の許容変動幅が小さくなってきたからである。 The reason why such a problem occurs, due to the lowering of the power supply voltage, because the allowable fluctuation range of the power supply voltage has become smaller. 高周波ノイズによる誤動作を防止するために、通常コンデンサを電源周りに設置している。 To prevent malfunction due to high frequency noise, we have established normal capacitor to a power source around. このような用途に使用されるコンデンサは、バイパスコンデンサやデカップリングコンデンサと呼ばれ、高周波ノイズを除去したり、電源電圧の瞬間的な低下をコンデンサからの瞬時のエネルギー供給により防ぐ働きをしている。 Capacitors used in such applications are called bypass capacitors or decoupling capacitors, or to remove the high frequency noise, and a momentary decrease in supply voltage serves to prevent the instantaneous energy supply from the capacitor . このエネルギー供給には、コンデンサの静電容量の大きさが重要な役割を果たす。 This energy supply is an important role magnitude of the capacitance of the capacitor.

【0007】理想的なコンデンサは抵抗成分やインダクタンス成分が0で静電容量成分のみであるはずであるが、実際のコンデンサは直列抵抗成分と直列インダクタンス成分を持つ。 [0007] An ideal capacitor has a resistance component and an inductance component should only capacitance components 0, the actual capacitor having a series resistance and series inductance component. 容量成分のインピーダンスは、周波数増加とともに減少し、インダクタンス成分は周波数増加とともに増加する。 Capacitive impedance component decreases with increasing frequency, the inductance component increases with increasing frequency. このため、今後、動作周波数が高くなるにつれ、コンデンサ素子自身の持つインダクタンス成分や配線によるインダクタンス成分がノイズの原因になると予想される。 Therefore, future, as the operating frequency increases, an inductance component due to the inductance component and the wiring with the capacitor element itself is expected to cause noise. そのようなことから、コンデンサとしてはできるだけインダクタンス成分が小さいものを使用し、コンデンサ自体の自己共振周波数を高くすることにより、確実に高周波域までコンデンサとして機能させる必要がある。 From such a thing, to use a small as possible inductance component as a capacitor, by increasing the self-resonant frequency of the capacitor itself, it is necessary to function as a capacitor to ensure a high-frequency region. また、デカップリングコンデンサの実装位置は、配線によるインダクタンス成分をできるだけ小さくするためにCPUに近接な程良い。 Further, the mounting position of the decoupling capacitor, a good enough proximity to the CPU in order to minimize the inductance component due to the wiring.

【0008】一方、設置するコンデンサの使用定格電圧は、前述のような電源電圧の低電圧化に伴い、今後益々小さいもので対応できるようになる。 On the other hand, the rated voltage use of the capacitor to be installed, with the lowering of the power supply voltage as described above, it becomes possible to cope with increasingly smaller in the future.

【0009】上記のようなIC回路の高周波化、低電圧化の課題に対応するために、高性能のコンデンサを回路基板内部に埋設し、CPUとコンデンサ間の配線距離をできるだけ短くしようとした発明が幾つか開示されている(例えば、特開平4−211191号公報、特開平1 [0009] frequency of IC circuit as described above, in order to correspond to the low voltage problem, the invention embedded high performance capacitor to an internal circuit board, attempts to minimize the wiring length between the CPU and a capacitor There has been some disclosures (e.g., JP-a-4-211191, JP-a No. 1
0−335178号公報、特開平11−111561号公報参照)。 0-335178, JP-see Japanese Patent Laid-Open No. 11-111561).

【0010】以上のような電子機器の小型化および回路の高速化を今後飛躍的に伸長させるには、回路基板内に高性能のコンデンサを内蔵することが必須である。 [0010] to extend above such miniaturization of electronic devices and the speed of the circuit future dramatically, it is essential that built-in high performance capacitor in a circuit board.

【0011】現在までに、セラミック基板に無機物系の高誘電率誘電体を有するコンデンサを内蔵した発明(例えば、特開平4−211191号公報、特開平11−6 [0011] To date, the invention with a built-in capacitor having a high dielectric constant dielectric inorganic-based the ceramic substrate (e.g., JP-A-4-211191, JP-A No. 11-6
8321号公報、特開平8−181453号公報、特開平10−335178号公報、特開平11−11156 8321, JP-A No. 8-181453, JP-A No. 10-335178, JP-A No. 11-11156
1号公報参照)や、樹脂基板にコンデンサを内蔵した発明(例えば、特開平8−125302号公報、特開平8 No.1 see Japanese) or an invention with a built-in capacitor in the resin substrate (e.g., JP-A-8-125302, JP-A No. 8
−242055号公報、特開平10−56251号公報参照)など、いくつかの発明が開示されている。 -242055 and JP Hei see JP 10-56251), etc., some inventions have been disclosed.

【0012】 [0012]

【発明が解決しようとする課題】現在、携帯電話に代表される小型携帯機器内の回路基板材料の主流は樹脂基板である。 [0005] Currently, the mainstream of the circuit board material in small portable devices such as a cellular phone is a resin substrate. 樹脂基板に、可撓性があり、高周波特性が優れ、なおかつ様々な静電容量を有するコンデンサを内蔵する技術が熱望されている。 A resin substrate, is flexible, high-frequency characteristics excellent, has been eager technique for incorporating a capacitor having a yet different capacitance.

【0013】これまでに開示された発明の中では、誘電体として高温焼成を必要とするセラミックス系の材料をセラミック基板に埋め込むものが多かった(例えば、特開平8−222656号公報、特開平8−181453 [0013] This in the disclosed invention by, were often embedded materials ceramic systems requiring high temperature firing as dielectric ceramic substrate (e.g., JP-A-8-222656, JP-A No. 8 -181453
号公報参照)。 No. see Japanese). しかし、樹脂基板にコンデンサを内蔵する場合、セラミックス系誘電体ペーストを樹脂基板内に形成した後に、樹脂基板ごと高温で焼成することは不可能である。 However, if a built-in capacitor in the resin substrate, a ceramic-based dielectric paste after forming in the resin substrate, it is impossible to firing at each resin substrate temperatures. そのため、樹脂基板には後付で単品のセラミックコンデンサを埋め込まなければならないという手間が必要であった。 Therefore, trouble of the resin substrate must embedded ceramic capacitors separately in retrofitting is required. また、一般的な高誘電率セラミックス系誘電体は、GHz帯で誘電率が大きく低下するものもあり、なおかつ温度特性が良くないものも多いため、回路基板内蔵用途には特性の吟味が必要であった。 Also, common high dielectric constant ceramic-based dielectric, while others dielectric constant significantly decreases in the GHz band, yet for many things temperature characteristic is not good, the circuit board built applications require examined characteristics there were.

【0014】また、特開平10−56251号公報には、樹脂基板に貫通孔を設けてそこに誘電体を充填し、 Further, JP-A-10-56251, filled with therein a dielectric is provided a through hole in the resin substrate,
コンデンサの機能を付加した回路基板の発明が開示されている。 Invention of the circuit board obtained by adding the function of the capacitor is disclosed. この方法では、樹脂基板の厚み分全部に誘電体を充填しなければならないので誘電体がどうしても厚くなってしまうことと、孔の面積分しかコンデンサとして機能しないという二つのことから、大きな静電容量を得ることが困難であったと予想される。 In this way, a possible since the thickness of the whole of the resin substrate must be filled with dielectric dielectric becomes just thick, since the two that only the hole area fraction does not function as a capacitor, a large capacitance It is expected to have been difficult to obtain. また、孔の面積を変えたり、充填物の誘電率を変えることによって、様々な静電容量を持つコンデンサを同時に作り込むためには手間のかかる操作を必要とする。 Also, changing the area of ​​the hole, by changing the dielectric constant of the packing requires the operation of time-consuming in order to fabricate at the same time capacitor with different capacitance.

【0015】現在使用されている樹脂基板の多くは、樹脂基板に銅箔を加圧・加熱プレス接着(熱圧着)した後、銅箔の不要部分を溶解除去(エッチング)することにより回路パターンを形成している。 [0015] Many of the resin substrate that is currently being used, after the copper foil to a resin substrate was pressurized and heated press bonding (thermocompression bonding), a circuit pattern by the unnecessary portions of the copper foil is dissolved and removed (etching) It is formed. また、銅箔を接着した樹脂基板を複数枚熱圧着し多層にする場合は、樹脂基板に設けたビアホールやスルーホールに充填した銅ペーストなどの導電性物質を介して、基板層間が電気的に接続されている。 In the case of a resin substrate obtained by bonding a copper foil on a plurality thermocompression bonding multilayer via a conductive material such as copper paste filled in via holes or through holes formed in the resin substrate, the substrate layers electrically It is connected. このような樹脂基板にコンデンサを内蔵する場合、樹脂基板の製造プロセスに適合し易いコンデンサを内蔵し、なおかつ製造コストを高めない方法が望ましい。 When incorporating a capacitor in such a resin substrate, a built-in easy capacitor adapted to process for preparing a resin substrate, a method is desirable yet not increase the manufacturing cost.

【0016】単品のコンデンサを個別に上記のような樹脂基板に内蔵しようとすると、回路基板材料にコンデンサを埋め込むための切り抜きスペースを設ける工程が必要となり、コスト高になることが予想される。 [0016] When attempting to internal capacitor separately to the resin substrate, such as a separately above, the step of providing a cutout space for embedding a capacitor in the circuit board material is required, it is expected to be costly.

【0017】さらに、樹脂基板製造時のプレス時には、 [0017] In addition, at the time of press at the time of the resin substrate manufacturing,
大きな機械的ストレスがかかるため、特開平6−181 Since a large mechanical stress such, JP 6-181
369号公報に記載されているような誘電体材料として酸化アルミニウムや五酸化タンタルのような無機酸化物薄膜を使用することは、誘電体が脆くて破壊される可能性があり、製造プロセス上適していない。 As the use of inorganic oxide thin film such as aluminum oxide and tantalum pentoxide dielectric material as described in 369 JP, it may be destroyed by brittle dielectric, suitable manufacturing processes not.

【0018】また、特開平8−125302号公報、特開平8−242055号公報に記載のように、絶縁基板に接着された銅箔に誘電体ペーストを塗布してコンデンサを形成する方法は、誘電体の厚さの制御が難しく、静電容量を大きくしたり、容量精度を出すことが困難であったと予想される。 Further, JP-A-8-125302 discloses, as described in JP-A-8-242055, a method of forming a capacitor dielectric paste is applied on a copper foil bonded to an insulating substrate, a dielectric it is difficult to control the thickness of the body, or to increase the electrostatic capacitance, it is expected that it is difficult to produce a capacitor accuracy.

【0019】本発明は上記課題を解決するもので、回路基板の製造プロセスに適合し、高周波用途に適し、なおかつ電子機器の一層の小型化に貢献できるコンデンサ内蔵基板およびその製造方法を提供することを目的とする。 [0019] The present invention is intended to solve the above problems, adapted to the manufacturing process of the circuit board, suitable for high frequency applications, yet providing a greater capacitor built-in substrate and a manufacturing method thereof can contribute to the miniaturization of electronic devices With the goal.

【0020】 [0020]

【課題を解決するための手段】上記目的を達成するために、請求項1記載のコンデンサ内蔵基板は、絶縁基板と回路パターンの一部の間に誘電体膜と導電体層とを設けて形成したコンデンサを複数備え、少なくとも同じ面に位置する前記誘電体膜は、同じ材質でかつ厚さがほぼ同一とするものである。 To achieve the above object, according to the Invention The capacitor built-in substrate according to claim 1 is formed by providing a dielectric film and a conductive layer during a portion of the insulating substrate and the circuit pattern a plurality of the capacitors, the said dielectric film located at least the same plane, a and a thickness the same material is intended to be substantially the same.

【0021】請求項2記載のコンデンサ内蔵基板は、絶縁基板上に設けた回路パターンの一部の上に誘電体膜と導電体層とを設けて形成したコンデンサを複数備え、少なくとも同じ面に位置する前記誘電体膜は、同じ材質でかつ厚さがほぼ同一とするものである。 The capacitor built-in substrate according to claim 2 includes a plurality of capacitors formed by providing a dielectric film and a conductive layer on a portion of a circuit pattern provided on an insulating substrate, positioned at least the same plane It said dielectric membrane is a and a thickness the same material is intended to be substantially the same.

【0022】請求項3記載のコンデンサ内蔵基板は、請求項1または2において、誘電体膜と接する回路パターンまたは導電体層の少なくとも一方の面積が異なるコンデンサを備えるものである。 The capacitor built-in substrate according to claim 3, in claim 1 or 2, at least one of the area of ​​the circuit pattern or the conductor layer in contact with the dielectric film is one that includes a different capacitor.

【0023】請求項4記載のコンデンサ内蔵基板は、請求項1から3のいずれかにおいて、誘電体膜を粗面化された回路パターンまたは導電体層の少なくとも一方に追随した形状とするものである。 The capacitor built-in substrate according to claim 4, wherein, in any one of claims 1 to 3, in which the shape follows the at least one of the dielectric film roughened circuit pattern or the conductive layer .

【0024】請求項5記載のコンデンサ内蔵基板は、請求項1から4のいずれかにおいて、異なる材質の誘電体膜を設ける場合は異なる面に配置するものである。 The capacitor built-in substrate according to claim 5, wherein, in any one of claims 1 to 4, the case of providing a dielectric film of a different material is to place on different surfaces.

【0025】請求項6記載のコンデンサ内蔵基板は、請求項1から4のいずれかにおいて、異なる厚さの誘電体膜を設ける場合は異なる面に配置するものである。 The capacitor built-in substrate according to claim 6, wherein, in any one of claims 1 to 4, the case of providing a dielectric film having different thicknesses is to place on different surfaces.

【0026】請求項7記載のコンデンサ内蔵基板は、請求項1から6のいずれかにおいて、絶縁基板にインタースティシャルビアホールを設け、回路パターンまたは導電体層に前記インタースティシャルビアホールをつなぎ電気的に接続するものである。 The capacitor built-in substrate according to claim 7, wherein, in any one of claims 1 to 6, the interstitial via holes formed in the insulating substrate, electrically connecting the interstitial via holes in the circuit pattern or the conductor layer it is intended to be connected.

【0027】請求項8記載のコンデンサ内蔵基板は、請求項1から7のいずれかにおいて、絶縁基板は樹脂基板で、誘電体膜は有機高分子で形成されるものである。 The capacitor built-in substrate according to claim 8, in any one of claims 1 to 7, the insulating substrate is a resin substrate, the dielectric film is intended to be formed by an organic polymer.

【0028】請求項9記載のコンデンサ内蔵基板は、請求項1から7のいずれかにおいて、絶縁基板は樹脂基板とし、誘電体膜は無機物微粒子と有機高分子からなる複合膜とするものである。 The capacitor built-in substrate according to claim 9, wherein, in any one of claims 1 to 7, the insulating substrate is a resin substrate, the dielectric film is for a composite film comprising an inorganic material particles and an organic polymer.

【0029】請求項10記載のコンデンサ内蔵基板は、 The capacitor built-in substrate according to claim 10, wherein the
請求項8または9において、有機高分子を、アクリル系樹脂、エポキシ系樹脂、フッ化炭素系樹脂、ポリエステル系樹脂、ポリイミドのいずれかとするものである。 According to claim 8 or 9, the organic polymer is intended to acrylic resins, epoxy resins, fluorocarbon resins, polyester resins, and one of polyimide.

【0030】請求項11記載のコンデンサ内蔵基板は、 The capacitor built-in substrate according to claim 11, wherein the
請求項9において、無機物微粒子を、ペロブスカイト型強誘電体化合物または金属酸化物とするものである。 In claim 9, the inorganic fine particles, it is an perovskite ferroelectric compound or a metal oxide.

【0031】請求項12記載のコンデンサ内蔵基板は、 The capacitor built-in substrate according to claim 12, wherein the
請求項8から11のいずれかにおいて、導電体層を、導電性高分子とするものである。 In any one of claims 8 to 11, a conductor layer, it is an electroconductive polymer.

【0032】請求項13記載のコンデンサ内蔵基板は、 The capacitor built-in substrate according to claim 13, wherein the
コンデンサを形成する誘電体膜の厚みが1μm以下であるものである。 The thickness of the dielectric film to form a capacitor is not more 1μm or less.

【0033】請求項14記載のコンデンサ内蔵基板の製造方法は、請求項1から13のいずれかに記載のコンデンサ内蔵基板の誘電体膜を形成するのに、電気泳動電着法を用いるものである。 The method of manufacturing the capacitor built-in substrate according to claim 14 is for forming a dielectric film of a capacitor built-in substrate according to any of claims 1 to 13, is to use a electrophoretic deposition .

【0034】請求項15記載のコンデンサ内蔵基板の製造方法は、金属箔の片面に電気泳動電着法によって誘電体膜を形成する第1の工程と、前記誘電体膜の表面上の所望の位置に導電体層を形成しコンデンサを完成させる第2の工程と、前記コンデンサを有する前記金属箔の導電体層側を絶縁基板に接着する第3の工程と、前記金属箔の不要部分を溶解し除去する第4の工程とを有するものである。 The method of manufacturing the capacitor built-in substrate according to claim 15 includes a first step of forming a dielectric film on one side of the metal foil by electrophoretic deposition, a desired position on the surface of the dielectric layer dissolved and a second step of completing the form and capacitor conductor layer, the conductive layer side of the metal foil having the condenser and a third step of bonding the insulating substrate, an unnecessary portion of the metal foil in which a fourth step of removing.

【0035】請求項16記載のコンデンサ内蔵基板の製造方法は、絶縁基板に金属箔を接着する第1の工程と、 The method of manufacturing the capacitor built-in substrate according to claim 16, wherein includes a first step of adhering a metallic foil to the insulating substrate,
前記金属箔の不要部分を溶解し除去して回路パターンを形成する第2の工程と、前記回路パターンの所望の位置に電気泳動電着法によって誘電体膜を形成する第3の工程と、前記誘電体膜の表面上に導電体層を形成しコンデンサを完成させる第4の工程とを有するものである。 A second step of forming a circuit pattern by removing dissolved unnecessary portions of the metal foil, a third step of forming a dielectric film by electrophoretic deposition to a desired position of the circuit pattern, wherein in which a fourth step of completing the form and capacitor conductor layer on the surface of the dielectric film.

【0036】請求項17記載のコンデンサ内蔵基板の製造方法は、請求項15または16において、所望の位置に導電体層または誘電体膜を形成するのに、レジストを利用するものである。 The method of manufacturing the capacitor built-in substrate according to claim 17, in claim 15 or 16, for forming a conductive layer or a dielectric film in a desired position, is to utilize a resist.

【0037】請求項18記載のコンデンサ内蔵基板の製造方法は、請求項15から17のいずれかにおいて、粗面化された金属箔を用い、電気泳動電着法によってその粗面形状に追随した誘電体膜を形成するものである。 The method of manufacturing the capacitor built-in substrate according to claim 18, in any one of claims 15 to 17, using a roughened metal foil, and following this rough surface shape by electrophoretic deposition dielectric and it forms the body layer.

【0038】 [0038]

【発明の実施の形態】請求項1記載のコンデンサ内蔵基板は、絶縁基板と回路パターンの一部の間に誘電体膜と導電体層とを設けて形成したコンデンサを複数備え、少なくとも同じ面に位置する前記誘電体膜は、同じ材質でかつ厚さがほぼ同一であることから、同じ面に位置する複数のコンデンサを構成する各誘電体膜を一度に形成することが可能となる。 Capacitor built-in substrate of the embodiment of the Invention claim 1 includes a plurality of capacitors formed by providing a dielectric film and a conductive layer during a portion of the insulating substrate and the circuit pattern on at least the same surface the dielectric film located, since a and a thickness the same material are substantially identical, it is possible to form a respective dielectric layer to form a plurality of capacitors located in the same plane at a time.

【0039】請求項2記載のコンデンサ内蔵基板は、絶縁基板上に設けた回路パターンの一部の上に誘電体膜と導電体層とを設けて形成したコンデンサを複数備え、少なくとも同じ面に位置する前記誘電体膜は、同じ材質でかつ厚さがほぼ同一であることから、同じ面に位置する複数のコンデンサを構成する各誘電体を一度に形成することが可能となる。 The capacitor built-in substrate according to claim 2 includes a plurality of capacitors formed by providing a dielectric film and a conductive layer on a portion of a circuit pattern provided on an insulating substrate, positioned at least the same plane the dielectric film, since a and a thickness the same material are substantially identical, it is possible to form a respective dielectric constituting the plurality of capacitors located in the same plane at a time.

【0040】請求項3記載のコンデンサ内蔵基板は、請求項1または2において、誘電体膜と接する回路パターンまたは導電体層の少なくとも一方の面積が異なるコンデンサを備えることから、同じ面に位置する複数のコンデンサについて、様々な静電容量を有するコンデンサを回路基板内に内蔵することができる。 The capacitor built-in substrate according to claim 3, in claim 1 or 2, since it comprises at least one area is different capacitors of the circuit pattern or the conductor layer in contact with the dielectric film, a plurality of positions on the same surface for capacitors, it is possible to built a capacitor having a different capacitance to the circuit board.

【0041】請求項4記載のコンデンサ内蔵基板は、請求項1から3のいずれかにおいて、誘電体膜を粗面化された回路パターンまたは導電体層の少なくとも一方に追随した形状とすることから、誘電体膜と回路パターンまたは導電体層の接する面積を大きくし、形成されるコンデンサの静電容量を容易に高めることが可能となる。 The capacitor built-in substrate according to claim 4, wherein, in any one of claims 1 to 3, since a shape that follows the at least one of the dielectric film roughened circuit pattern or conductor layer, the area in contact with the dielectric layer and the circuit pattern or the conductor layer is increased, it becomes possible to easily increase the capacitance of the capacitor formed.

【0042】請求項5記載のコンデンサ内蔵基板は、請求項1から4のいずれかにおいて、異なる材質の誘電体膜を設ける場合は異なる面に配置することから、異なる面に配置する複数のコンデンサについては、構成する誘電体膜の材質を変えるだけで様々な静電容量を与えることが可能となる。 The capacitor built-in substrate according to claim 5, wherein, in any one of claims 1 to 4, the case where the dielectric films of different materials with placing on different surfaces, the plurality of capacitors to be placed on different surfaces is able to provide a variety of capacitance by changing the material of the dielectric film constituting.

【0043】請求項6記載のコンデンサ内蔵基板は、請求項1から4のいずれかにおいて、異なる厚さの誘電体膜を設ける場合は異なる面に配置するものであることから、異なる面に配置する複数のコンデンサについては、 The capacitor built-in substrate according to claim 6, since in any one of claims 1 to 4, the case of providing a dielectric film having different thicknesses is to place on different surfaces are arranged on different surfaces for a plurality of capacitors,
構成する誘電体膜の厚さを変えるだけで様々な静電容量とすることが可能となる。 Varying the thickness of the dielectric film constituting it is possible to vary capacitance only.

【0044】請求項7記載のコンデンサ内蔵基板は、請求項1から6のいずれかにおいて、絶縁基板にインタースティシャルビアホールを設け、回路パターンまたは導電体層に前記インタースティシャルビアホールをつなぎ電気的に接続することから、CPUとコンデンサ間の配線距離を短くして配線によるインダクタンスを低減し、 The capacitor built-in substrate according to claim 7, wherein, in any one of claims 1 to 6, the interstitial via holes formed in the insulating substrate, electrically connecting the interstitial via holes in the circuit pattern or the conductor layer from connecting to reduce inductance due to wiring to shorten the wiring distance between the CPU and the capacitor,
配線によるノイズ発生を防止することが可能となる。 It is possible to prevent noise caused by the wiring.

【0045】請求項8記載のコンデンサ内蔵基板は、請求項1から7のいずれかにおいて、絶縁基板は樹脂基板で、誘電体膜は有機高分子で形成されることから、絶縁基板と誘電体膜の熱膨張率の差が少ないため、製造プロセスにおける相性を良くするとともに、可撓性を有し回路基板の変形や製造プロセス時の圧力などに対する耐機械的ストレス性を強くすることが可能となる。 The capacitor built-in substrate according to claim 8, in any one of claims 1 to 7, the insulating substrate is a resin substrate, the dielectric film from being formed by an organic polymer, an insulating substrate and a dielectric film since the difference in thermal expansion coefficient is small, and with better compatibility in the manufacturing process, it is possible to increase the resistance to mechanical stress against such pressure during deformation of the circuit board and the manufacturing process has flexibility . 加えて、 in addition,
高周波特性、温度特性、バイアス電圧特性に優れたコンデンサを内蔵することが可能となる。 High-frequency characteristics, it is possible to integrated temperature characteristics, excellent capacitor bias voltage characteristic.

【0046】請求項9記載のコンデンサ内蔵基板は、請求項1から7のいずれかにおいて、絶縁基板は樹脂基板とし、誘電体膜は無機物微粒子と有機高分子からなる複合膜であることから、無機物微粒子の高誘導率と有機高分子の耐機械的ストレス性を併せ持つので、高分子誘電体膜単体よりも高い容量のコンデンサを内蔵するとともに、回路基板の変形や製造プロセス時の圧力などに対する耐機械的ストレス性を強くすることが可能となる。 The capacitor built-in substrate according to claim 9, since in any of claims 1 to 7, the insulating substrate is a resin substrate, the dielectric film is a composite film comprising an inorganic material particles and an organic polymer, an inorganic material since both a high dielectric constant and resistance to mechanical stress of the organic polymer fine particles, polymeric dielectric with a built-in high capacity of the capacitor than the membrane itself, withstand mechanical against such pressure during deformation of the circuit board and the manufacturing process it is possible to increase the stress resistance.

【0047】請求項10記載のコンデンサ内蔵基板は、 The capacitor built-in substrate according to claim 10, wherein the
請求項8または9において、有機高分子は、アクリル系樹脂、エポキシ系樹脂、フッ化炭素系樹脂、ポリエステル系樹脂、ポリイミドのいずれかであることから、特性の優れたコンデンサを内蔵した回路基板が得られる。 According to claim 8 or 9, organic polymers, acrylic resins, epoxy resins, fluorocarbon resins, polyester resins, since it is either polyimide, a circuit board with a built-in excellent capacitor characteristics can get.

【0048】請求項11記載のコンデンサ内蔵基板は、 The capacitor built-in substrate according to claim 11, wherein the
請求項9において、無機物微粒子は、ペロブスカイト型強誘電体化合物または金属酸化物であることから、誘電体膜の誘電率を高めることができるため、大容量のコンデンサを回路基板に内蔵することができる。 According to claim 9, inorganic fine particles, since it is a perovskite-type ferroelectric compound or a metal oxide, it is possible to increase the dielectric constant of the dielectric film may incorporate large-capacitance capacitor to the circuit board .

【0049】請求項12記載のコンデンサ内蔵基板は、 The capacitor built-in substrate according to claim 12, wherein the
請求項8から11のいずれかにおいて、導電体層は、導電性高分子であることから、誘電体膜の被覆率を高めることが可能となるので、内蔵するコンデンサの容量を高めることができる。 In any one of claims 8 to 11, the conductive layer, since a conductive polymer, it becomes possible to increase the coverage of the dielectric film, it is possible to increase the capacitance of the capacitor to be built.

【0050】請求項13記載のコンデンサ内蔵基板は、 The capacitor built-in substrate according to claim 13, wherein the
コンデンサを形成する誘電体膜の厚みが1μm以下であることから、容量密度の高いコンデンサを内蔵することが可能なので、より小型な回路基板となる。 Since the thickness of the dielectric film forming a capacitor is 1μm or less, since it is possible to built a capacitor of high capacity density, a more compact circuit board.

【0051】請求項14記載のコンデンサ内蔵基板の製造方法は、請求項1から13のいずれかに記載のコンデンサ内蔵基板の誘電体膜を形成するのに、電気泳動電着法を用いることから、電気的制御により膜厚調整が可能なので、様々な静電容量を有するコンデンサを基板内に内蔵することができる。 The method of manufacturing the capacitor built-in substrate according to claim 14, since it for forming a dielectric film of a capacitor built-in substrate according to any of claims 1 to 13, using electrophoretic deposition, since film thickness can be adjusted by electrical control may incorporate a capacitor having a different capacitance to the substrate. また、回路パターンあるいは導電体層との接着力が強いため、誘電体膜が剥離しにくいコンデンサ内蔵基板を提供できる。 Moreover, a strong adhesive strength between the circuit pattern or the conductive layer, can provide a hard capacitor built-in substrate dielectric film is peeled off.

【0052】請求項15記載のコンデンサ内蔵基板の製造方法は、金属箔の片面に電気泳動電着法によって誘電体膜を形成する第1の工程と、前記誘電体膜の表面上の所望の位置に導電体層を形成しコンデンサを完成させる第2の工程と、前記コンデンサを有する前記金属箔の導電体層側を絶縁基板に接着する第3の工程と、前記金属箔の不要部分を溶解し除去する第4の工程とを有することから、従来から回路基板に使用されている銅箔などの金属箔上に高性能の誘電体膜を形成することが可能となったため、高性能なコンデンサを回路基板に内蔵することができる。 The method of manufacturing a capacitor built-in substrate according to claim 15 includes a first step of forming a dielectric film on one side of the metal foil by electrophoretic deposition, a desired position on the surface of the dielectric layer dissolved and a second step of completing the form and capacitor conductor layer, the conductive layer side of the metal foil having the condenser and a third step of bonding the insulating substrate, an unnecessary portion of the metal foil since it has a fourth step of removing, since it is possible to form a high dielectric film on a metal foil such as copper foil conventionally used in the circuit board, a high-performance capacitor it can be incorporated in the circuit board.

【0053】請求項16記載のコンデンサ内蔵基板の製造方法は、絶縁基板に金属箔を接着する第1の工程と、 The method of manufacturing a capacitor built-in substrate according to claim 16, wherein includes a first step of adhering a metallic foil to the insulating substrate,
前記金属箔の不要部分を溶解し除去して回路パターンを形成する第2の工程と、前記回路パターンの所望の位置に電気泳動電着法によって誘電体膜を形成する第3の工程と、前記誘電体膜の表面上に導電体層を形成しコンデンサを完成させる第4の工程とを有することから、回路パターン上の所定の位置に高性能の誘電体膜を形成することが可能となったため、回路パターン上の所定の位置に高性能のコンデンサを内蔵した回路基板を製造することができる。 A second step of forming a circuit pattern by removing dissolved unnecessary portions of the metal foil, a third step of forming a dielectric film by electrophoretic deposition to a desired position of the circuit pattern, wherein because it has a fourth step of completing the formed capacitor conductor layer on the surface of the dielectric film, because it is possible to form a high dielectric film in a predetermined position on the circuit patterns , it is possible to manufacture a circuit board with a built-in high-performance capacitor to a predetermined position on the circuit pattern.

【0054】請求項17記載のコンデンサ内蔵基板の製造方法は、請求項15または16において、所望の位置に導電体層または誘電体膜を形成するのに、レジストを利用することから、金属箔上の任意の位置にコンデンサを形成することが可能となるので、回路基板内でコンデンサの分割化を容易にできる。 The method of manufacturing a capacitor built-in substrate according to claim 17, in claim 15 or 16, for forming a conductive layer or a dielectric film in a desired position, since the present invention utilizes the resist, the metal foils since it is possible to form a capacitor at an arbitrary position can be easily split of the capacitor in the circuit board.

【0055】請求項18記載のコンデンサ内蔵基板の製造方法は、請求項15から17のいずれかにおいて、粗面化された金属箔を用い、電気泳動電着法によってその粗面形状に追随した誘電体膜を形成することから、誘電体膜と金属箔が接する面積を大きくし、形成されるコンデンサの静電容量を容易に高めることが可能となるので、容量密度の高いコンデンサを回路基板内に内蔵することができる。 The method of manufacturing a capacitor built-in substrate according to claim 18, in any one of claims 15 to 17, using a roughened metal foil, and following this rough surface shape by electrophoretic deposition dielectric from forming a body layer, to increase the area of ​​the dielectric film and the metal foil are in contact, so to increase the capacitance of the capacitor formed easily made possible, a capacitor of high capacity density circuit board it can be built.

【0056】(実施の形態1)以下に本実施の形態1について、図1から図3を参照しながら説明する。 [0056] For the first embodiment in the following (the first embodiment) will be described with reference to FIGS. 図1は本実施の形態1で説明するコンデンサ内蔵基板の断面の模式図であり、図2は粗面化された銅箔上に形成された誘電体膜を示す図であり、図3はコンデンサ内蔵基板の製造方法を示す図である。 Figure 1 is a schematic view of a cross section of a capacitor built-in substrate described in the first embodiment, FIG. 2 is a diagram showing a dielectric film formed on the roughened copper foil, 3 denotes a capacitor method for producing a built-in substrate is a diagram showing a. まず、図1と図2を用いて目的とするコンデンサ内蔵基板の構成を説明する。 First, a configuration of a capacitor built-in substrate of interest with reference to FIGS.

【0057】1は表面が粗面化された厚さ18μmの銅箔(表面粗さRz=8μm)であり、この銅箔1は絶縁基板4(厚さ100μm)熱圧着した後、エッチングによって回路パターン形成されたものである。 [0057] 1 surface is roughened thickness 18μm copper foil (surface roughness Rz = 8 [mu] m), after the copper foil 1 is insulated substrate 4 (thickness 100 [mu] m) thermocompression bonding circuit by etching those which are patterned. ただし、エッチングする前には、銅箔1の片側全面には、電気泳動電着法により形成されたアクリル系樹脂の誘電体膜2を形成してあった。 However, before etching is the entire one surface of the copper foil 1, it had been formed a dielectric film 2 formed by the electrophoretic deposition acrylic resin. この誘電体膜2が形成された方の面を、本実施の形態1では、絶縁基板4と熱圧着時に接着する面とした。 The surface towards which the dielectric film 2 is formed, in the first embodiment, and the surface to be adhered to when the insulating substrate 4 and the thermocompression bonding. なお、アクリル系樹脂の誘電体膜2は、 The dielectric film 2 of the acrylic resin,
図2に示すように粗面化された銅箔1の表面形状に沿うように形成してある。 It is formed along the roughened surface shape of the copper foil 1 as shown in FIG. アルミニウム層3は、誘電体膜2 Aluminum layer 3, the dielectric film 2
の表面に真空蒸着によって形成される。 Formed by vacuum deposition on the surface of the. 銅箔1と誘電体膜2とアルミニウム層3で形成された構造が本実施の形態1の薄型コンデンサである。 Structure formed by the copper foil 1 and the dielectric film 2 and the aluminum layer 3 is thin capacitor of the first embodiment. この薄型コンデンサの総厚みは、19μm以下であった。 The total thickness of the thin capacitor, was less than 19μm.

【0058】この薄型コンデンサが、アラミド不織布にエポキシ系樹脂を含浸して形成したプリプレグの絶縁基板4に熱圧着により接着してある。 [0058] The thin capacitor, are bonded by thermocompression bonding an epoxy resin in the insulating substrate 4 prepreg formed by impregnating aramid nonwoven fabric. インタースティシャルビアホール5は絶縁基板4内にCO 2レーザ加工によって形成され、その内部には銅ペースト6が充填してある。 Interstitial via hole 5 is formed by CO 2 laser processing in the insulating substrate 4, inside thereof are then filled with the copper paste 6.

【0059】この図1のように任意の位置に薄型コンデンサおよびインタースティシャルビアホール5を配置した絶縁基板4を順次熱圧着して接合することによって、 [0059] By joining sequentially thermocompression bonding an insulating substrate 4 arranged thin capacitor and interstitial via hole 5 at any position as shown in FIG. 1,
本実施の形態1の多層のコンデンサ内蔵基板となる。 The multilayer capacitor built-in substrate according to the first embodiment.

【0060】次に、図3を用いて本実施の形態1のコンデンサ内蔵基板の製造方法を詳細に説明する。 Next, a method of manufacturing the capacitor built-in substrate according to the first embodiment will be described in detail with reference to FIG.

【0061】まず、ステップ1で、表面が粗面化された銅箔1をステンレス容器中のアクリル系樹脂微粒子が分散された溶液に浸漬し、銅箔1とステンレス容器間に銅箔1が陽極となるように15Vの電圧を1分間印加した。 [0061] First, in Step 1, the surface of the copper foil 1 that is roughened by immersing in a solution acrylic resin fine particles are dispersed in a stainless steel vessel, the copper foil 1 is an anode between the copper foil 1 and the stainless steel container the 15V voltage such that the applied for 1 minute. このようにすることにより、溶液中でアクリル系樹脂微粒子がマイナスに帯電し、銅箔1の方向に電気泳動し、銅箔1上にアクリル系樹脂の誘電体膜2が形成される。 In this way, the acrylic resin fine particles are negatively charged in solution, and electrophoresis in the direction of the copper foil 1, the dielectric film 2 of an acrylic resin is formed on the copper foil 1.

【0062】なお、実施の形態1では、銅箔1の片面に電着前にレジストを塗布しておき、アクリル系樹脂の誘電体膜2が一方の面にしか形成されないようにした。 [0062] In the first embodiment, leave resist is applied before electrodeposition on one side of the copper foil 1, the dielectric film 2 of an acrylic resin is prevented from being formed only on one surface.

【0063】電気泳動電着後、180℃で30分熱硬化することにより誘電体膜2を完成させた。 [0063] After electrophoresis electrodeposition, thus completing the dielectric film 2 by curing for 30 minutes heat at 180 ° C.. その後、溶剤でレジストを除去した。 Thereafter, the resist was removed by a solvent.

【0064】走査電子顕微鏡(SEM)によって、電着したアクリル系樹脂の誘電体膜2の表面を観察すると、 [0064] by a scanning electron microscope (SEM), when observing the dielectric film 2 on the surface of the electrodeposited acrylic resin,
粗面化された銅箔1の複雑な表面形状に沿って誘電体膜2が形成されていることがわかった。 Along the roughened complex surface shape of the copper foil 1 it was found that the dielectric film 2 is formed. 図3は、粗面化された銅箔1上に誘電体膜2が形成された様子の拡大断面を模式的に示している。 Figure 3 is an enlarged cross section of a state in which the dielectric film 2 on the copper foil 1 that is roughened is formed is schematically shown. このように電気泳動電着法を用いると、粗面化された銅箔1のような複雑な表面形状を有する導電体であっても、均一な厚さで誘電体膜2の形成が可能となり、なおかつ接着力も強い。 With such use of electrophoretic deposition, be an electrically conductive body having a complicated surface shape, such as a roughened copper foil 1, formation of the dielectric film 2 can and will with a uniform thickness , strong yet adhesive force. また、電着時の電気量の制御によって、市販の最薄手の高分子フィルムよりも薄膜化することが可能となる。 Further, by controlling the electric quantity during electrodeposition, it is possible to thin than the commercial outermost thin polymer film. また、電着法は電気の流れるところに絶縁膜が形成されるという原理であることから、コーティング膜よりもピンホール発生を防止できる。 Also, an electrodeposition method can be prevented from being a principle that the insulating film where the flow of electricity is formed, a pinhole than the coating film. 実施の形態1で形成した誘電体膜2の厚さは0.3μmであり、耐圧は20Vであった。 The thickness of the dielectric film 2 formed in the first embodiment is 0.3 [mu] m, the breakdown voltage was 20V.

【0065】ここで電着した誘電体膜2の材料は、本実施の形態1に限定されるものではなく、アクリル系樹脂以外にもエポキシ系樹脂、フッ化炭素系樹脂、ポリエステル系樹脂、ポリイミドなどの電気泳動電着可能な高分子ならば本実施の形態1の誘電体膜2に採用することができる。 [0065] Here, electrodeposition was of the dielectric film 2 material is not intended to be limited to the first embodiment, an epoxy resin other than the acrylic resin, fluorocarbon resin, polyester resin, polyimide can be employed in the dielectric film 2 of the electrophoretic electrodepositable if the polymer of the present embodiment 1, such as. 好ましくは、GHz帯における誘電特性が優れ、耐熱性が高く、銅箔1との接着性に優れ、なおかつ吸湿性の小さい高分子材料が良い。 Preferably, excellent dielectric characteristics in a GHz band, high heat resistance, excellent adhesion to a copper foil 1, and yet good low polymeric material hygroscopic.

【0066】また、本実施の形態1では、誘電体膜2として溶液中でマイナスに帯電する樹脂を使用したが、プラスに帯電する樹脂を陰極側で成膜することも可能である。 [0066] In the first embodiment, was used a resin negatively charged in solution as a dielectric film 2, it is possible to film the resin positively charged on the cathode side. マイナスに帯電させる場合は通常カルボン酸基を電着樹脂に導入し、プラスに帯電させる場合には通常アミノ基を導入するのが一般的である。 If to be negatively charged by introducing a normal carboxylic acid group in the electrodeposition resin, it is common to introduce the normal amino group in the case of positively charged.

【0067】また、本実施の形態1では、熱硬化型のアクリル系樹脂を誘電体膜2に用いたが、紫外線硬化型の高分子を用いても特性の優れたコンデンサが得られることを実験で確認した。 [0067] In the first embodiment, is used a thermosetting acrylic resin to the dielectric film 2, that excellent capacitor also characteristic using the polymer of ultraviolet curable obtained experimentally It was confirmed in.

【0068】以上のように、本実施の形態1の方法は、 [0068] As described above, the method of the first embodiment,
目的とする特性に応じて、使用する有機高分子系の誘電体膜2の材料を種々選択することができる。 Depending on the characteristics of interest can be an organic polymeric dielectric film 2 of the material to be used for various selected.

【0069】有機高分子系の誘電体は、誘電率が2から5と無機系誘電体よりも小さいが、高周波特性が優れるという長所を持っている。 [0069] The organic polymeric dielectrics, but the dielectric constant is less than 5 and an inorganic dielectric from 2 has the advantage that high frequency characteristics are excellent. よって、本実施の形態1では、もともと有機高分子が持っている優れた高周波特性を維持しつつ、銅箔1の表面積が大きいということを有効に利用することにより、コンデンサの静電容量を大きくすることを狙った。 Therefore, in the first embodiment, while maintaining excellent high frequency characteristics to have originally organic polymer, by effectively utilizing the fact that a large surface area of ​​the copper foil 1, increase the capacitance of the capacitor It aimed to be.

【0070】次に、ステップ2で、真空蒸着により、所定の位置にアルミニウム層3を形成し、薄型コンデンサを完成させた。 Next, in step 2, by vacuum deposition, an aluminum layer 3 is formed at a predetermined position, thereby completing the thin capacitor. 蒸着面積は、3mm×3mmとした。 Deposition area was a 3 mm × 3 mm. 蒸着する際には、所定の位置のみにアルミニウム層3が形成されるように、マスクをして蒸着した。 When deposited, as an aluminum layer 3 only at a predetermined position is formed and deposited by the mask.

【0071】本実施の形態1では、アクリル系樹脂の誘電体膜2の形成時に電気泳動電着法を採用しているため、静電容量の調整は、電着条件や銅箔1の表面積を変更することにより行うことができる。 [0071] In the first embodiment, because it uses the electrophoretic deposition during the formation of the dielectric film 2 of an acrylic resin, adjustment of the capacitance, the surface area of ​​the electrodeposition conditions and the copper foil 1 it can be carried out by changing. 例えば、静電容量を小さくしたい場合は、電着時の印加電圧を大きくすることにより膜厚を厚くすれば良いし、静電容量を大きくしたい場合は電着時の印加電圧を小さくしたり、銅箔1 For example, if you want to decrease the capacitance, may be increasing the thickness by increasing the applied voltage at the time of electrodeposition, or by reducing the applied voltage at the time of electrodeposition If you want to increase the capacitance, copper foil 1
の表面積を大きくすれば良い。 The surface area may be a large.

【0072】また、銅箔1の両面にアクリル系樹脂の誘電体膜2とアルミニウム層3を形成して、片面だけコンデンサとするよりも2倍の静電容量を得るようにしても良い。 [0072] Further, by forming a dielectric film 2 and the aluminum layer 3 of an acrylic resin on both surfaces of the copper foil 1, it may be obtained twice the capacitance than the one side by the capacitor.

【0073】また、本実施の形態1では、導電体層として蒸着したアルミニウム層3を用いたが、例えば、亜鉛、銅、クロム、亜鉛/アルミニウム合金、亜鉛/銅合金などを蒸着しても良い。 [0073] In the first embodiment, aluminum is used for layer 3 was deposited as a conductive layer, e.g., zinc, copper, chromium, zinc / aluminum alloy, may be like the deposition of zinc / copper alloy .

【0074】また、蒸着金属の他に無電解メッキによって銅などの金属を形成しても好適である。 [0074] Further, it is also preferable to form a metal such as copper by electroless plating in addition to the deposited metal. さらに、固体電解コンデンサの陰極材料に使用されているポリピロールなどの導電性高分子を形成しても良い。 Furthermore, it may be a conductive polymer such as polypyrrole used in the cathode material of the solid electrolytic capacitor.

【0075】次に、ステップ3で、アラミド繊維にエポキシ系樹脂を含浸して形成したプリプレグである絶縁基板4に、CO 2レーザ加工機を用いて150μmのインタースティシャルビアホール5を設けた。 [0075] Next, in Step 3, the insulating substrate 4 is a prepreg formed by impregnating an epoxy resin into aramid fibers, provided interstitial via hole 5 of 150μm by using a CO 2 laser processing machine.

【0076】本実施の形態1では、プリプレグである絶縁基板4は、アラミド繊維にエポキシ系樹脂を含浸したものを採用したが、ガラス繊維や紙にエポキシ系樹脂を含浸したものでも好適である。 [0076] In the first embodiment, the insulating substrate 4 is prepreg has been adopted as impregnated with epoxy resin to the aramid fiber is also suitable obtained by impregnating an epoxy resin into glass fibers or paper. また、用いるプリプレグの樹脂の種類もエポキシ系樹脂に限定されるものではない。 Further, not the type of the resin of the prepreg is also limited to an epoxy resin used.

【0077】そして、ステップ4でインタースティシャルビアホール5内に銅ペースト6を充填した。 [0077] Then, it was filled with the copper paste 6 in interstitial via hole 5 in Step 4.

【0078】本実施の形態1では、インタースティシャルビアホール5内に銅ペースト6を導電性物質として用いたが、この材料に限定されるものではない。 [0078] In the first embodiment, although a copper paste 6 as a conductive material in interstitial via hole 5, but is not limited to this material. 銀ペーストや、ニッケルペーストなどの導電性接着剤や、メッキによって形成された金属でも好適である。 And a silver paste, or a conductive adhesive such as nickel paste is also suitable in the metal formed by plating.

【0079】次に、ステップ5で、薄型コンデンサが形成された銅箔1を、あらかじめ片側に銅箔1が接着してあるプリプレグの絶縁基板4と加熱・加圧プレスにより接着した。 [0079] Next, in step 5, the copper foil 1 thin capacitor is formed, and bonded by heat and pressure press and the insulating substrate 4 prepreg copper foil 1 are adhered in advance to one side. なお、接着する際の条件は、真空雰囲気下で圧力50kgf/cm 2 、温度200℃、保持時間60 The conditions at the time of bonding, pressure 50 kgf / cm 2 under a vacuum atmosphere at a temperature 200 ° C., holding time 60
分とした。 It was and minutes. なお、接着の際には、薄型コンデンサとインタースティシャルビアホール5内の銅ペースト6との導通が充分とれるように位置合わせをしてプレスした。 At the time of adhesion was pressed by the aligned such conduction can take enough of the copper paste 6 in 5 thin capacitor and interstitial via holes.

【0080】次に、ステップ6で、薄型コンデンサを有する銅箔1の不要部分を塩化第二鉄溶液で溶解除去(エッチング)し、絶縁基板4上に銅箔1からなる回路パターンを形成した。 Next, in step 6, dissolving and removing unnecessary portions of the copper foil 1 with a solution of ferric chloride having a thin capacitors (etching), to form a circuit pattern made of copper foil 1 on the insulating substrate 4.

【0081】次に、ステップ7で、ステップ1から6の工程で形成した他の回路パターンを有するコンデンサ内蔵基板を熱圧着して2層に積層したコンデンサ内蔵基板を製造した。 Next, in step 7, to produce a capacitor built-in substrate a capacitor built-in substrate are stacked in two layers and thermocompression bonding with the other circuit pattern formed in steps 1-6 of the process.

【0082】上記のようなステップを繰り返し行うことにより、コンデンサと樹脂基板とが一体化された回路パターンを有する多層のコンデンサ内蔵基板が製造できる。 [0082] By repeating the steps described above, it can be produced a multilayer capacitor built-in substrate having a circuit pattern capacitor and the resin substrate is integrated.

【0083】本実施の形態1のように電気泳動電着法を誘電体膜2の形成時に採用すれば、従来の市販の高分子フィルムでは実現不可能であった1μm以下の薄膜化が可能となり、なおかつ表面形状が複雑な粗面化された銅箔1上に均一な膜厚の誘電体膜2を形成することができる。 [0083] electrophoretic deposition as in the present embodiment 1 by employing in the formation of the dielectric film 2, it is possible to 1μm or less thinning was not feasible with conventional commercially available polymer film , yet the surface shape can be formed a dielectric film 2 having a uniform thickness on the copper foil 1 that is complicated roughening. また、コンデンサを面実装した場合より、回路基板の小型・薄型化を図ることができ、なおかつコンデンサとCPU間の配線によるインダクタンス成分を確実に低減できる。 Also, than when surface mount capacitors, it is possible to reduce the size and thickness of the circuit board, can be yet reliably reduce inductance due to wiring between the capacitor and the CPU. さらに、多数のコンデンサ部品を実装する手間や実装費を削減することができる。 Furthermore, it is possible to reduce the labor and implementation costs of implementing a number of capacitor component.

【0084】デジタル回路の電圧は低下傾向にあり、今後2V以下のものも益々増える傾向があるため、実施の形態1よりも薄い誘電体膜2でも対応可能である。 [0084] The voltage of the digital circuit is in a downward trend, there is a tendency to increase more others below 2V future, it is possible to cope even thin dielectric film 2 than in the first embodiment. よって、電着電圧を低下させて薄膜化しておけばさらに容量密度を拡大できる。 Therefore, further possible enlarged capacity density if thinned by reducing the electrodeposition voltage.

【0085】さらに、漏れ電流も加熱・加圧プレス工程を経たにもかかわらず、1nA以下と小さい値を示している。 [0085] Further, even though the leakage current is also passed through the heat and pressure pressing process shows less and small value 1 nA. このことから、本実施の形態1のコンデンサは、 Therefore, the capacitor of the first embodiment,
電気泳動電着法により可撓性のある有機高分子の誘電体膜2を形成したため、耐機械的ストレス性が強いと言える。 Since the formation of the dielectric film 2 of the organic polymer with a flexible by electrophoretic deposition, it can be said that a strong resistance to mechanical stress.

【0086】また、誘電体膜2の下部電極となった銅箔1は、もともと回路基板に使用されていたものであるため、回路基板を製造する際に薄型コンデンサ付き銅箔1 [0086] Also, the copper foil 1 with a lower electrode of the dielectric film 2 because it was being used to originally circuit board, the copper foil with a thin capacitor when manufacturing the circuit board 1
をこれまでの工程に導入することによって、実施の形態1のように従来の回路基板の製造方法を大きく変更しなくてもコンデンサ内蔵基板を製造できる。 The hitherto by introducing a step of, can produce a capacitor built-in substrate having to make significant changes to the manufacturing method of the conventional circuit board as in the first embodiment.

【0087】(実施の形態2)以下に本実施の形態2について、図面を参照しながら説明する。 [0087] For the second embodiment in the following Embodiment 2 will be described with reference to the drawings.

【0088】図4は本実施の形態2で説明するコンデンサ内蔵基板(単層)の断面の模式図である。 [0088] FIG. 4 is a schematic view of a cross section of a capacitor built-in substrate as described in the second embodiment (single-layer). フォトレジストを利用してエポキシ系樹脂の誘電体膜8や真空蒸着によって形成した銅層9を予め分割して形成したため、 Since previously divided and form a copper layer 9 formed by the dielectric film 8 or the vacuum deposition of an epoxy resin by using a photoresist,
図4のように各コンデンサが分割された状態で絶縁基板4に内蔵されている。 It is incorporated in the insulating substrate 4 in a state where the capacitor is divided as shown in Figure 4.

【0089】次に図5を用いて本実施の形態2のコンデンサ内蔵基板の製造方法を詳細に説明する。 [0089] Next the method of manufacturing the capacitor built-in substrate according to the second embodiment will be described in detail with reference to FIG.

【0090】まず、ステップ1で、表面が粗面化された銅箔1に、ポジ型の感光性レジストをスピンコーティングにより塗布し、露光・現像後、図5のような誘電体膜8の形成時のマスク用レジスト7を得た。 [0090] First, in step 1, the copper foil 1 of which the surface is roughened, the photosensitive positive resist was applied by spin coating, after exposure and development, the formation of the dielectric film 8 as shown in FIG. 5 to obtain a mask resist 7 at the time. 誘電体膜8の形成部の面積は、実施の形態1と同様に3mm×3mm The area of ​​formation of the dielectric film 8, similarly 3mm × 3mm in the first embodiment
とした。 And the.

【0091】次に、ステップ2で、レジスト7が形成された銅箔1を、ステンレス容器中のエポキシ系樹脂微粒子が分散された溶液に浸漬し、銅箔1とステンレス容器間に銅箔1が陰極となるように8Vの電圧を1分間印加した。 [0091] Next, in step 2, the copper foil 1 on which the resist 7 has been formed, epoxy-based resin particles in the stainless steel vessel immersed in a solution that is dispersed, the copper foil 1 between the copper foil 1 and the stainless steel container a voltage of 8V to the cathode was applied for 1 minute. このようにすることにより、溶液中でエポキシ系樹脂微粒子がプラスに帯電し、陰極である銅箔1の方向に電気泳動し、銅箔1上のレジスト7が形成されていない部分にのみエポキシ系樹脂の誘電体膜8を形成した。 By doing so, the epoxy resin particles positively charged in solution, and electrophoresis in the direction of the copper foil 1 is the cathode, epoxy only a portion resist 7 is not formed on the copper foil 1 forming a dielectric film 8 of the resin.
電気泳動電着後、180℃で30分間熱硬化させることにより、エポキシ系樹脂の誘電体膜8を完成させた。 After electrophoresis electrodeposition, by curing for 30 minutes heat at 180 ° C., to complete the dielectric film 8 of the epoxy resin.

【0092】走査電子顕微鏡(SEM)によって、電着したエポキシ系樹脂の誘電体膜8の表面を観察すると、 [0092] by a scanning electron microscope (SEM), when observing the surface of the dielectric film 8 of the electrodeposited epoxy resin,
粗面化された銅箔1の複雑な表面形状に追随し、エポキシ系樹脂の誘電体膜8が形成されていることがわかった。 Following a complex surface shape of the copper foil 1 is roughened, it was found that the dielectric film 8 of epoxy resin is formed.

【0093】次に、ステップ3で、真空蒸着により銅層9を形成した。 [0093] Next, in step 3, to form a copper layer 9 by vacuum evaporation.

【0094】次に、ステップ4で、溶剤を用いてレジスト7を除去した。 [0094] Next, in step 4, the resist was removed 7 using a solvent. そうすることにより、銅箔1上に分割された薄型コンデンサが完成した。 By doing so, a flat-screen capacitor is completed, which is divided on the copper foil 1.

【0095】次に、ステップ5で、薄型コンデンサが形成された銅箔1を、プリプレグの絶縁基板4と加熱・加圧プレス接着した。 [0095] Next, in step 5, the copper foil 1 thin capacitor is formed, and heat and pressure press bonded to the insulating substrate 4 prepreg. 絶縁基板4は、予め実施の形態1のステップ3および4のように、銅ペースト6が充填された150μmのインタースティシャルビアホール5を設けておいた。 Insulating substrate 4, it had previously been shown in step 3 and 4 of the first embodiment, provided the interstitial via hole 5 of 150μm copper paste 6 filled. なお、接着する際の条件は、真空雰囲気下で圧力50kgf/cm 2 、温度200℃、保持時間6 The conditions at the time of bonding, pressure 50 kgf / cm 2 under a vacuum atmosphere at a temperature 200 ° C., holding time 6
0分とした。 It is set to 0 minutes. また、接着の際には、薄型コンデンサとインタースティシャルビアホール5内の銅ペースト6との導通が充分とれるように位置合わせをしてプレスした。 Further, when the adhesive was pressed by the aligned such conduction can take enough of the copper paste 6 in 5 thin capacitor and interstitial via holes.

【0096】次に、ステップ6で、薄型コンデンサを有する銅箔1の不要部分を塩化第二鉄溶液で溶解除去(エッチング)し、絶縁基板4上に銅箔1からなる回路パターンを形成した。 [0096] Next, in Step 6, dissolving and removing unnecessary portions of the copper foil 1 with a solution of ferric chloride having a thin capacitors (etching), to form a circuit pattern made of copper foil 1 on the insulating substrate 4. このようにすることにより、回路パターン上に分割された薄型コンデンサが配置されたコンデンサ内蔵基板を製造できる。 By this way, it can be produced a capacitor built-in substrate is thin-type capacitor which is divided on the circuit pattern is arranged. また、さらにステップ1から6の工程を繰り返し行うことによって多層のコンデンサ内蔵基板を得ることができる。 Further, it is possible to obtain a multilayer capacitor built-in substrate by repeating the further steps 1-6 steps.

【0097】実施の形態2では、レジストを利用したため、分割して回路基板中にコンデンサを内蔵することができた。 [0097] In the second embodiment, since using the resist could be built a capacitor in the circuit board is divided.

【0098】(実施の形態3)実施の形態3では、実施の形態2における図4の真空蒸着した銅層9に換えて、 [0098] In Embodiment 3 Embodiment 3, instead of the copper layer 9 was vacuum deposited in FIG. 4 in the second embodiment,
誘電体膜8の上に導電性高分子のポリエチレンジオキシチオフェンとカーボンペーストと銅ペーストを順次積層形成したこと以外は実施の形態2と同じ構成のコンデンサ内蔵基板を製造した。 Except that sequentially laminated polyethylene dioxythiophene and carbon paste and a copper paste of the conductive polymer on the dielectric film 8 was produced capacitor built-in substrate having the same structure as the second embodiment.

【0099】導電性高分子のポリエチレンジオキシチオフェンの形成法を以下に示す。 [0099] the method for forming the polyethylene dioxythiophene conductive polymer are shown below.

【0100】0.3mol/lのナフタレンスルホン酸第二鉄のエタノール溶液と1mol/lのエチレンジオキシチオフェンモノマー(バイエル社製)のエタノール溶液を混合したものを誘電体膜が形成された部分に複数回塗布した。 [0100] 0.3 mol / l of a mixture of ethanol solution of ethylenedioxythiophene monomer ethanol solution and 1 mol / l of naphthalene sulfonic acid ferric (Bayer) in the portion where the dielectric film is formed of It was applied more than once. そして、110℃で60分保持して、化学重合を促進させた。 Then, hold 60 minutes at 110 ° C., and to promote chemical polymerization. その後、エタノールと水で洗浄した。 Then washed with ethanol and water. このようにすることにより、誘電体膜上にポリエチレンジオキシチオフェンが形成できる。 By doing so, polyethylene dioxythiophene can be formed on the dielectric film. そして、その表面上にカーボンペーストと銅ペーストの集電体を形成し、その後レジストを溶剤で除去して薄型コンデンサを完成させた。 Then, the forming a current collector of carbon paste and a copper paste on the surface, after which the resist to complete a thin-type capacitor is removed with a solvent.

【0101】本実施の形態3では、導電性高分子としてポリエチレンジオキシチオフェンを形成したが、前記材料に限定されるものではなく、ポリピロール、ポリチオフェン、ポリアニリンやそれらの誘導体でも良いことは言うまでもない。 [0102] In the third embodiment has formed the polyethylene dioxythiophene as a conductive polymer, it is not limited to the materials, polypyrrole, polythiophene, polyaniline and of course also be possible in those derivatives.

【0102】(実施の形態4)以下に本実施の形態4について、図面を参照しながら説明する。 [0102] The fourth embodiment in the following Embodiment 4 will be described with reference to the drawings.

【0103】図6は本実施の形態4で説明するコンデンサ内蔵基板の断面の模式図である。 [0103] FIG. 6 is a schematic view of a cross section of a capacitor built-in substrate described in the fourth embodiment. この図は、実施の形態2で製造したコンデンサ内蔵基板を合計4層加圧・加熱プレスした多層基板を示している。 This figure shows a multi-layer substrate in which a total of 4 SoKa圧-heated press capacitors embedded substrate manufactured in the second embodiment.

【0104】本実施の形態4のようにすれば、多層基板の各層間にコンデンサを内蔵することが可能となる。 [0104] If as in the present embodiment 4, it is possible to built a capacitor between layers of the multilayer substrate. また、各層で薄型コンデンサの形成条件を実施の形態1から3のように変えることによって、静電容量の異なるコンデンサを一つの多層基板内に多数内蔵することができる。 Further, by changing the conditions for forming the thin-type capacitor from the first embodiment as 3 in each layer can be built many different capacitor capacitances to one of the multi-layer substrate.

【0105】現在、CPU周りに実装されているコンデンサの静電容量は、pFオーダからμFオーダまでの広範囲に渡っている。 [0105] Currently, the capacitance of the capacitor mounted around CPU is extensively from pF order to μF order. 本実施の形態は、電着条件と銅箔1 This embodiment, electrodeposition conditions and the copper foil 1
の表面積を変更することによって、広範囲の静電容量のコンデンサを多層基板内に内蔵することができる。 By changing the surface area, it may incorporate a capacitor of a wide range of capacitance in the multilayer substrate.

【0106】本実施の形態の技術を採用すれば、様々な静電容量のコンデンサを面実装した場合より、回路基板全体を大幅に小型化することができ、コンデンサとCP [0106] By adopting the technique of this embodiment, than when the surface mount capacitors of different capacitance can be miniaturized greatly entire circuit board, capacitor and CP
U間の配線によるインダクタンス成分を確実に低減できる。 The inductance component due to the wiring between the U can be reliably reduced.

【0107】(実施の形態5)本実施の形態5のコンデンサ内蔵基板の構成は、実施の形態2の図4において、 [0107] The construction of a capacitor built-in substrate of the present embodiment 5 Embodiment 5, 4 of the second embodiment,
エポキシ系樹脂の誘電体膜8をチタン酸バリウム微粒子とアクリル系樹脂からなる複合誘電体膜に変更した以外は実施の形態2で示したものと同じである。 Except that the dielectric film 8 of the epoxy resin was changed to the composite dielectric film made of barium titanate particles and acrylic resin are the same as those shown in the second embodiment.

【0108】実施の形態5における、電気泳動電着法による無機物微粒子と有機高分子からなる複合誘電体膜の成膜方法を以下に説明する。 [0108] in the fifth embodiment, illustrating a method of forming a composite dielectric film made of an inorganic substance particles and an organic polymer by electrophoretic deposition as follows.

【0109】粒径0.1μmのチタン酸バリウム微粒子を実施の形態1で使用したアクリル系樹脂電着液に混合した。 [0109] were mixed barium titanate fine particles having a particle diameter of 0.1μm to acrylic resin electrodeposition solution used in the first embodiment. 電着液総質量に対して質量比で0.1%となるようにチタン酸バリウム微粒子を混合し、トリエチルアミンを加えて、マイナスに帯電するようにpHを8.2に調整した。 Electrodeposition solution by mixing barium titanate particles so as to be 0.1% by weight ratio with respect to the total weight, by addition of triethylamine, the pH was adjusted to negatively charged to 8.2.

【0110】実施の形態1と同様に銅箔1を上記電着液に浸漬して、15Vの電圧を印加すると、帯電したチタン酸バリウムとアクリル系樹脂が同時に電気泳動して、 [0110] The same manner copper foil 1 and the first embodiment is immersed in the electrodeposition solution, upon application of a voltage of 15V, charged barium titanate and an acrylic resin is electrophoresed simultaneously,
銅箔1上にアクリル系樹脂とチタン酸バリウムからなる有機・無機複合の誘電体膜が成膜された。 The dielectric film of an organic-inorganic composite consisting of acrylic resin and barium titanate on copper foil 1 is deposited.

【0111】無機物微粒子はチタン酸バリウムに限定されるものではなく、樹脂系材料よりも高誘電率である無機物ならば効果を発揮する。 [0111] inorganic fine particles are not limited to barium titanate, it is effective if the inorganic material is a dielectric constant higher than that of the resin-based material. 例えば、チタン酸鉛、チタン酸ストロンチウムなどのペロブスカイト型化合物や、 For example, perovskite-type compounds such as lead titanate, strontium titanate,
酸化アルミニウム、酸化タンタル、酸化チタンなどの金属酸化物が好適である。 Aluminum oxide, tantalum oxide, metal oxides such as titanium oxide are preferable.

【0112】実施の形態5において、絶縁基板と接着する際に圧力がかかっても漏れ電流が増大しなかった。 [0112] In the fifth embodiment, the leakage current is not increased even under pressure when bonded to the insulating substrate. さらに、軽く基板全体を屈曲させてもコンデンサの性能は劣化しなかった。 Furthermore, the performance of the capacitor also be lightly bending the entire substrate was not deteriorated.

【0113】走査電子顕微鏡(SEM)で誘電体膜の表面を観察すると、アクリル系樹脂がチタン酸バリウムのバインダ的な役割を果たしていることがわかった。 [0113] When a scanning electron microscope (SEM) to observe the surface of the dielectric film, it was found that acrylic resins plays a binder role of barium titanate.

【0114】このように本実施の形態5のコンデンサが、無機物系誘電体を有するにもかかわらず、機械的ストレスに対して強いのは、誘電体膜中で可撓性のある有機高分子がバインダ的な役割を果たしていたからと考えられる。 [0114] capacitor Thus the present embodiment 5, despite having inorganic-based dielectric, a strong against mechanical stress, organic polymer with a flexible dielectric film It considered because I played a binder role.

【0115】(実施の形態6)本実施の形態6のコンデンサ内蔵基板の製造方法を図7を用いて詳細に説明する。 [0115] The method of manufacturing the capacitor built-in substrate of the present embodiment 6 Embodiment 6 will be described in detail with reference to FIG.

【0116】まず、ステップ1で、アラミド繊維にエポキシ系樹脂を含浸したプリプレグの絶縁基板4に粗面化した銅箔1を加熱・加圧プレスによって接着した。 [0116] First, in step 1, was bonded by heat and pressure pressing the copper foil 1 was roughened insulating substrate 4 prepreg impregnated with epoxy resin to the aramid fiber. このプリプレグにはあらかじめ銅ペースト6が充填されたインタースティシャルビアホール5が形成されたものを用いた。 This prepreg was used as the interstitial via hole 5 to advance the copper paste 6 is filled is formed.

【0117】次に、ステップ2で、塩化第二鉄溶液によって銅箔1の不要部分をエッチングして回路パターンおよびコンデンサ用下層銅電極10を設けた。 [0117] Next, in Step 2, provided the lower copper electrode 10 for the circuit pattern and a capacitor by etching the unnecessary portion of the copper foil 1 by ferric chloride solution.

【0118】次に、ステップ3で、電気泳動電着法によりポリイミドの誘電体膜11を銅箔13を電着用電極として、銅箔13とインタースティシャルビアホール5を介して電気的に接続されているコンデンサ用下層銅電極10のみに形成した。 [0118] Next, in Step 3, the polyimide dielectric film 11 by electrophoretic deposition as the electrodepositing electrode foil 13, are electrically connected via the copper foil 13 and interstitial via hole 5 It was formed only on the lower copper electrode 10 for the capacitor to have. なお、誘電体膜を形成する際には、図7のように回路パターン上にレジスト7でマスキングをすることにより、誘電体膜を形成したくないところには誘電体膜が電着されるのを阻止した。 In forming the dielectric film, by masking with a resist 7 on the circuit pattern as shown in FIG. 7, the dielectric film is electrodeposited on where you do not want to form a dielectric film prevented the. また、電着用電極である銅箔13もあらかじめマスキング(図示せず)して電着を行った。 Further, the copper foil 13 is electrodepositing electrode also was previously masked (not shown) to electrodeposition.

【0119】ポリイミドの誘電体膜11の電着条件の詳細を以下に示す。 [0119] The details of the electrodeposition conditions polyimide dielectric film 11 are shown below. 3,3',4,4'−ジフェニルスルフォン酸テトラカルボン酸二無水物と4,4'−メチレンジアニリンを0.018モルずつ100mlのN−メチルピロリドン中に溶解し、窒素気流下で5時間反応させてポリアミック酸溶液を得た。 3,3 ', 4,4'-diphenyl sulfonic acid dianhydride and 4,4'-methylene dianiline was dissolved in N- methylpyrrolidone 100ml each 0.018 mol, 5 under a stream of nitrogen to obtain a polyamic acid solution by the time reaction. このポリアミック酸溶液1重量部に対して、ジメチルホルムアミド3重量部、 To a solution 1 part by weight of the polyamic acid, dimethylformamide 3 parts by weight,
メタノール6重量部、トリエチルアミン0.01重量部混合したものを本実施の形態6の電着液とした。 6 parts by weight of methanol, and the electrodeposition solution in the sixth embodiment a mixture of triethylamine 0.01 part by weight. ステンレス容器に電着液を入れ、パターニングされた絶縁基板4を電着液に浸漬し、絶縁基板上のコンデンサ用下層銅電極10(陽極)とステンレス容器(陰極)間に100 The electrodeposition solution placed in a stainless steel vessel, immersing the patterned insulating substrate 4 in the electrodeposition liquid, while the lower layer capacitor on the insulating substrate copper electrodes 10 (anode) and stainless steel container (cathode) 100
Vの電圧を1分間印加した。 The voltage of V was applied for 1 minute. このようにすると、絶縁基板4上のコンデンサ用下層銅電極10上に、ポリイミドの誘電体膜11が3μmの厚さで形成された。 In this way, on the capacitor lower copper electrode 10 on the insulating substrate 4, a polyimide dielectric film 11 is formed to a thickness of 3 [mu] m.

【0120】なお、ポリイミドの誘電体膜11は、電気泳動電着法を用いると図7のようにコンデンサ用下層銅電極10のエッジ部まで成膜される。 [0120] The dielectric film 11 of polyimide is deposited to the edge portion of the lower copper electrode 10 for the capacitor as shown in FIG. 7 the use of electrophoretic deposition.

【0121】次に、ステップ4で、無電解メッキによって上層銅電極12を設けて、薄型コンデンサを完成させた。 [0121] Next, in Step 4, by electroless plating is provided an upper copper electrode 12, thereby completing the thin capacitor. その後、溶剤によって、レジストを除去し、単層のコンデンサ内蔵基板を完成させた。 Thereafter, the solvent, the resist is removed, thereby completing the capacitor built-in substrate of a single layer.

【0122】次に、ステップ5で、ステップ4で形成した単層のコンデンサ内蔵基板にさらに絶縁基板4を接着した。 [0122] Next, in Step 5, further bonding the insulating substrate 4 in the capacitor built-in substrate of a single layer formed in step 4.

【0123】上記のように、ステップ1から5を繰り返すことによって、多層のコンデンサ内蔵基板を製造できる。 [0123] As described above, by repeating steps 1 through 5, it can produce a multilayer capacitor built-in substrate.

【0124】本実施の形態6によれば、絶縁基板4に接着した銅箔1をパターニングした後に、誘電体膜11を形成したので、コンデンサを設置する場所の設計が容易になった。 [0124] According to the sixth embodiment, after patterning the copper foil 1 was adhered to the insulating substrate 4, since the formation of the dielectric film 11, has facilitated the location of the design for installing the capacitor. また、あらかじめインタースティシャルビアホール5との導通が確保されている絶縁基板4上の銅箔1に誘電体膜11を電着するため、インタースティシャルビアホール5との位置合わせの手間が省ける。 Moreover, in advance for electrodepositing a dielectric film 11 on the copper foil 1 on the insulating substrate 4 conduction is ensured between the interstitial via hole 5, trouble of positioning between the interstitial via holes 5 can be omitted. さらに、銅箔のエッジ部まで電着により誘電体膜が形成されるので、対極を設けた時のショート不良をなくすことができる。 Further, since the dielectric film is formed by electrodeposition to the edge portion of the copper foil, it can be eliminated short circuits when provided with the counter electrode.

【0125】また、実施の形態6は、図7で表される工程を繰り返すことによって、コンデンサ内蔵基板の多層化ができるものである。 [0125] Further, the sixth embodiment, by repeating the steps represented in Figure 7, in which can be multi-layered capacitor built-in substrate. ステップ2のエッチング工程で、コンデンサ用下層銅電極10の面積を変更したり、 In Step 2 of etching steps to change the area of ​​the lower copper electrode 10 for the capacitor,
ステップ3で電着条件を変更することにより、様々な静電容量を有するコンデンサを内蔵した多層基板が得られる。 By changing the electrodeposition condition at Step 3, the multilayer substrate with a built-in capacitor having a different capacitance can be obtained.

【0126】なお、以上本実施の形態1から6では多層のコンデンサ内蔵基板について主に記載したが、多層化する工程を行わないで単層のコンデンサ内蔵基板を製造しても良いことは言うまでもない。 [0126] In the above the present embodiment 6 in the multilayer capacitor built-in substrate Modes 1 has been described mainly, may of course be manufactured capacitor built-in substrate of a single layer without performing the step of multi-layered .

【0127】以上のようにして、本実施の形態1から6 [0127] As described above, the first embodiment 6
(実施の形態4を除く)で得た回路基板に内蔵されたコンデンサの電気特性を(表1)にまとめ、以下にその結果を説明する。 The electrical characteristics of the capacitor incorporated in the circuit board obtained in (except for the fourth embodiment) are summarized in (Table 1), it will be described the results below. なお、(表1)には内蔵したコンデンサの10個の平均値を示している。 Also shows the 10 average values ​​of capacitors built in (Table 1).

【0128】 [0128]

【表1】 [Table 1]

【0129】本実施の形態1によれば、粗面化された銅箔1上に電気泳動電着法によって有機高分子誘電体膜2 [0129] According to the first embodiment, the organic polymer dielectric film on the copper foil 1 that is roughened by electrophoretic deposition 2
を1μm以下の厚さで形成することができたため、通常の2μm以上の厚さの有機高分子フィルムを誘電体膜2 Since it was possible to form with a thickness of 1μm to, dielectric organic polymer film normal 2μm or more thick film 2
とした場合よりも、容量密度の大きなコンデンサを回路基板内部に作りこむことができた。 As compared with a, I was able to fabricate a capacitor having a large capacitance density in the internal circuit board.

【0130】本実施の形態2によれば、実施の形態1よりも電着電圧を低下することによって誘電体膜8を薄くし静電容量を拡大できた。 [0130] According to the second embodiment, it could be enlarged thinned capacitance dielectric film 8 by reducing the even electrodeposition voltage than in the first embodiment.

【0131】本実施の形態3によれば、同じ条件で誘電体膜を形成したにもかかわらず実施の形態2よりも大容量となっている。 According to [0131] the third embodiment, it has a larger capacity than the second embodiment even though the formation of the dielectric film under the same conditions. これは、対極となる導電性高分子の誘電体膜の被覆率が蒸着金属を採用した場合よりも大きかったからである。 This is because the coverage of the dielectric film of the conductive polymer serving as a counter electrode is larger than the case of adopting the deposited metal.

【0132】実施の形態5のコンデンサは、実施の形態1のコンデンサよりも静電容量が大きいことがわかる。 [0132] The capacitor of the fifth embodiment, it is understood that the capacitance is larger than the capacitor of the first embodiment.
このように大きな容量が得られたのは、チタン酸バリウムの高誘電率の寄与が大きかったからである。 The large capacitance thus is obtained, because the greater the contribution of the high dielectric constant of barium titanate.

【0133】本実施の形態6のコンデンサは、電気泳動電着法によってポリイミドの誘電体膜を実施の形態1から5よりも厚く付けたため、静電容量が小さくなった。 [0133] This exemplary capacitor according to the sixth, because you gave thicker than 5 dielectric film of the polyimide from the first embodiment by electrophoretic deposition, electrostatic capacitance is reduced.
このように、電着時の電圧を高めることにより、pFオーダのコンデンサを回路基板内に作りこむことが可能である。 Thus, by increasing the voltage during electrodeposition, it is possible to fabricate the capacitor of pF order in a circuit board.

【0134】 [0134]

【発明の効果】請求項1および2記載のコンデンサ内蔵基板によれば、同じ面に設ける複数のコンデンサを形成する各誘電体膜を、同じ材質でかつ厚さをほぼ同一とすることにより、同じ面に位置する複数のコンデンサを構成する各誘電体を一度に形成することが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、複数のコンデンサを回路基板に内蔵することができる。 According to the capacitor built-in substrate according to claim 1 and 2, wherein, according to the present invention, each dielectric film to form a plurality of capacitors provided in the same plane, by the same material at and a thickness approximately the same, the same since it is possible to form a respective dielectric constituting the plurality of capacitors located in the plane at a time, without significantly changing the process of the conventional circuit board manufacturing, it can be built a plurality of capacitors in the circuit board it can.

【0135】請求項3記載のコンデンサ内蔵基板によれば、誘電体膜と接する回路パターンまたは導電体層の少なくとも一方の面積が異なるコンデンサを備えることにより、同じ面に位置する複数のコンデンサについて、従来の回路基板製造のプロセスを大幅に変えることなく、 [0135] According to the capacitor built-in substrate according to claim 3, by providing at least one area is different capacitors of the circuit pattern or the conductor layer in contact with the dielectric film, the plurality of capacitors located in the same plane, the conventional without significantly changing the process of the circuit board production of,
様々な静電容量を有するコンデンサを回路基板内に複数内蔵することができる。 It can be more built in capacitors circuit board having various capacitances.

【0136】請求項4記載のコンデンサ内蔵基板によれば、誘電体膜を粗面化された回路パターンまたは導電体層の少なくとも一方に追随した形状とすることにより、 [0136] According to the capacitor built-in substrate according to claim 4, by a shape which follows the at least one of the dielectric film roughened circuit pattern or conductor layer,
誘電体膜と回路パターンまたは導電体層の接する面積を大きくし、形成されるコンデンサの静電容量を容易に高めることが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、容量密度の高いコンデンサを回路基板内に内蔵することができる。 The area in contact with the dielectric layer and the circuit pattern or the conductor layer is increased, since the electrostatic capacitance of the capacitor formed it becomes possible to easily increase, without significantly changing the process of the conventional circuit board manufacturing, it can be built with high capacitor capacity density circuit board.

【0137】請求項5記載のコンデンサ内蔵基板は、異なる材質の誘電体膜を設ける場合は異なる面に配置することから、異なる面に配置する複数のコンデンサについては、構成する誘電体膜の材質を変えるだけで様々な静電容量とすることが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、様々な静電容量を有するコンデンサを回路基板内に内蔵することができる。 [0137] Capacitor-embedded substrate according to claim 5, since the placing on different surfaces when providing a different material for the dielectric film, for the plurality of capacitors to be placed on different surfaces, the material of the dielectric films constituting since it is possible to vary capacitance by simply changing the process of the conventional circuit board manufacturing without significantly changing, it may incorporate a capacitor having a different capacitance to the circuit board.

【0138】請求項6記載のコンデンサ内蔵基板は、異なる厚さの誘電体膜を設ける場合は異なる面に配置するものであることから、異なる面に配置する複数のコンデンサについては、構成する誘電体膜の厚さを変えるだけで様々な静電容量とすることが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、様々な静電容量を有するコンデンサを回路基板内に内蔵することができる。 [0138] Capacitor-embedded substrate according to claim 6, since the case of providing a dielectric film having different thicknesses is to place on different surfaces, the plurality of capacitors to be placed on different surfaces, the dielectric constituting since it is possible to vary capacitance by simply varying the thickness of the film, the process of the conventional circuit board manufacturing without significantly altering the built in capacitors having different capacitance in a circuit board can do.

【0139】請求項7記載のコンデンサ内蔵基板は、絶縁基板にインタースティシャルビアホールを設け、回路パターンまたは導電体層に前記インタースティシャルビアホールをつなぎ電気的に接続することから、CPUとコンデンサ間の配線距離を短くして配線によるインダクタンスを低減し、配線によるノイズ発生を防止することが可能となるので、高周波回路用途に適したコンデンサ内蔵基板を提供できる。 [0139] Capacitor-embedded substrate according to claim 7, wherein the interstitial via holes formed in the insulating substrate, since the electrical connection connects the interstitial via holes in the circuit pattern or the conductor layer, between the CPU and a capacitor to shorten the wiring distance and reduce the inductance due to wiring, since the noise generated by the wiring can be prevented, it is possible to provide a capacitor built-in substrate suitable for high frequency circuit applications.

【0140】請求項8記載のコンデンサ内蔵基板は、絶縁基板として樹脂基板を用い、誘電体膜に有機高分子を採用することから、絶縁基板と誘電体膜の熱膨張率の差が少ないため、製造プロセスにおける相性を良くするとともに、可撓性を有し回路基板の変形や製造プロセス時の圧力などに対する耐機械的ストレス性が強くすることが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、コンデンサを回路基板に内蔵することができる。 [0140] Capacitor-embedded substrate according to claim 8, a resin substrate is used as the insulating substrate, from adopting the organic polymer in the dielectric film, because a small difference in coefficient of thermal expansion of the insulating substrate and the dielectric film, with better compatibility in the manufacturing process, since the flexibility it is possible to withstand mechanical stress is strongly against such pressure during deformation and manufacturing processes of the circuit board has a process of a conventional circuit board manufacturing without significantly changing, it can be built a capacitor on a circuit board. 加えて、高周波特性、温度特性、バイアス電圧特性に優れたコンデンサを内蔵することが可能となる。 In addition, high-frequency characteristics, it is possible to integrated temperature characteristics, excellent capacitor bias voltage characteristic.

【0141】請求項9記載のコンデンサ内蔵基板は、絶縁基板は樹脂基板で、誘電体膜は無機物微粒子と有機高分子からなる複合膜であることから、無機物微粒子の高誘導電率と有機高分子の耐機械的ストレス性を併せ持つので、従来の回路基板製造のプロセスを大幅に変えることなく、高分子誘電体膜単体よりも高い容量のコンデンサを内蔵するとともに、回路基板の変形や製造プロセス時の圧力などに対する耐機械的ストレス性が強くすることが可能となる。 [0141] Capacitor-embedded substrate according to claim 9, wherein the insulating substrate is a resin substrate, since the dielectric film is a composite film comprising an inorganic material particles and an organic polymer, a high inductive conductivity and organic polymer inorganic fine particles the so both the anti-mechanical stress, the process of the conventional circuit board manufacturing without significantly changing, with a built-in capacitor higher capacity than a single polymeric dielectric film, a circuit board upon deformation and manufacturing processes it is possible to withstand mechanical stress against such pressure is strong.

【0142】請求項10記載のコンデンサ内蔵基板は、 [0142] Capacitor-embedded substrate according to claim 10, wherein the
誘電体膜を構成する有機高分子を、アクリル系樹脂、エポキシ系樹脂、フッ化炭素系樹脂、ポリエステル系樹脂、ポリイミドのいずれかとすることにより、従来の回路基板製造プロセスを大幅に変えることなく、それぞれの有機高分子の優れた特性をいかしたコンデンサを内蔵することができる。 The organic polymer constituting the dielectric film, an acrylic resin, epoxy resin, fluorocarbon resin, polyester resin, by either of the polyimide, without significantly altering the conventional circuit board manufacturing process, It may incorporate capacitors utilizing the excellent characteristics of each organic polymer.

【0143】請求項11記載のコンデンサ内蔵基板は、 [0143] Capacitor-embedded substrate according to claim 11, wherein the
誘電体膜に混入される無機物微粒子を、ペロブスカイト型強誘電体化合物または金属酸化物とすることにより、 The inorganic fine particles to be mixed into the dielectric film, by a perovskite-type ferroelectric compound or a metal oxide,
誘電体膜の誘電率を高めることが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、大容量のコンデンサを回路基板に内蔵することができる。 Since it is possible to increase the dielectric constant of the dielectric film, without significantly altering the process of the conventional circuit board manufacturing, it can be built in large-capacitance capacitor to the circuit board.

【0144】請求項12記載のコンデンサ内蔵基板は、 [0144] Capacitor-embedded substrate according to claim 12, wherein the
誘電体膜の主成分を有機高分子とし導電体層を導電性高分子とすることにより、誘電体膜の被覆率を高めることが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、内蔵するコンデンサの容量を高めることができる。 By the dielectric film conductor layer and the organic polymer a main component of the conductive polymer, it becomes possible to increase the coverage of the dielectric film, vary greatly processes conventional circuit board manufacturing it can be enhanced without capacitance of the capacitor to be built that.

【0145】請求項13記載のコンデンサ内蔵基板は、 [0145] Capacitor-embedded substrate according to claim 13, wherein the
コンデンサを形成する誘電体膜の厚みが1μm以下であることから、容量密度の高いコンデンサを内蔵することが可能となるので、より小型な回路基板とすることができる。 Since the thickness of the dielectric film forming a capacitor is 1μm or less, it becomes possible to built a capacitor of high capacity density can be made more compact circuit board.

【0146】請求項14記載のコンデンサ内蔵基板の製造方法は、請求項1から13のいずれかに記載のコンデンサ内蔵基板の誘電体膜を形成するのに、電気泳動電着法を用いることから、電気的制御により膜厚調整が可能なので、従来の回路基板製造のプロセスを大幅に変えることなく、様々な静電容量を有するコンデンサを基板内に内蔵することができる。 [0146] method of manufacturing the capacitor built-in substrate according to claim 14, since it for forming a dielectric film of a capacitor built-in substrate according to any of claims 1 to 13, using electrophoretic deposition, since film thickness can be adjusted by electrical control, the process of the conventional circuit board manufacturing without significantly changing, may incorporate a capacitor having a different capacitance to the substrate. また、回路パターンあるいは導電体層との接着力が強いため、誘電体膜が剥離しにくいコンデンサ内蔵基板を提供できる。 Moreover, a strong adhesive strength between the circuit pattern or the conductive layer, can provide a hard capacitor built-in substrate dielectric film is peeled off.

【0147】請求項15記載のコンデンサ内蔵基板の製造方法は、金属箔の片面に電気泳動電着法によって誘電体膜を形成する第1の工程と、前記誘電体膜の表面上の所望の位置に導電体層を形成しコンデンサを完成させる第2の工程と、前記コンデンサを有する前記金属箔の導電体層側を絶縁基板に接着する第3の工程と、前記金属箔の不要部分を溶解し除去する第4の工程とを有することから、従来から回路基板に使用されている銅箔などの金属箔上に高性能の誘電体膜を形成することが可能となったため、従来の回路基板製造のプロセスを大幅に変えることなく、高性能なコンデンサを回路基板に内蔵することができる。 [0147] method of manufacturing the capacitor built-in substrate according to claim 15 includes a first step of forming a dielectric film on one side of the metal foil by electrophoretic deposition, a desired position on the surface of the dielectric layer dissolved and a second step of completing the form and capacitor conductor layer, the conductive layer side of the metal foil having the condenser and a third step of bonding the insulating substrate, an unnecessary portion of the metal foil since it has a fourth step of removing, since it is possible to form a high dielectric film on a metal foil such as copper foil conventionally used in the circuit board, conventional circuit board manufacturing without significantly changing the process may incorporate high performance capacitor to the circuit board.

【0148】請求項16記載のコンデンサ内蔵基板の製造方法は、絶縁基板に金属箔を接着する第1の工程と、 [0148] method of manufacturing the capacitor built-in substrate according to claim 16, wherein includes a first step of adhering a metallic foil to the insulating substrate,
前記金属箔の不要部分を溶解し除去して回路パターンを形成する第2の工程と、前記回路パターンの所望の位置に電気泳動電着法によって誘電体膜を形成する第3の工程と、前記誘電体膜の表面上に導電体層を形成しコンデンサを完成させる第4の工程とを有することから、回路パターン上の所定の位置に高性能の誘電体膜を形成することが可能となったため、従来の回路基板製造のプロセスを大幅に変えることなく、回路パターン上の所定の位置に高性能のコンデンサを内蔵した回路基板を製造することができる。 A second step of forming a circuit pattern by removing dissolved unnecessary portions of the metal foil, a third step of forming a dielectric film by electrophoretic deposition to a desired position of the circuit pattern, wherein because it has a fourth step of completing the formed capacitor conductor layer on the surface of the dielectric film, because it is possible to form a high dielectric film in a predetermined position on the circuit patterns , without significantly altering the process of the conventional circuit board manufacturing, it is possible to manufacture a circuit board with a built-in high-performance capacitor to a predetermined position on the circuit pattern.

【0149】請求項17記載のコンデンサ内蔵基板の製造方法は、所望の位置に導電体層または誘電体膜を形成するのに、レジストを利用することから、金属箔上の任意の位置にコンデンサを形成することが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、回路基板内でコンデンサの分割化を容易にできる。 [0149] method of manufacturing the capacitor built-in substrate according to claim 17, for forming a conductive layer or a dielectric film in a desired position, the resist from utilizing the capacitor at any position on the metal foil since it is possible to form, without changing the process of the conventional circuit board manufacturing considerably, can facilitate the capacitor partitioning in the circuit board.

【0150】請求項18記載のコンデンサ内蔵基板の製造方法は、粗面化された金属箔を用い、電気泳動電着法によってその粗面形状に追随した誘電体膜を形成することから、誘電体膜と金属箔が接する面積を大きくし、形成されるコンデンサの静電容量を容易に高めることが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、容量密度の高いコンデンサを回路基板内に内蔵することができる。 [0150] method of manufacturing the capacitor built-in substrate according to claim 18 uses a roughened metal foil, by electrophoretic deposition from forming a dielectric film following this rough surface shape, the dielectric to increase the area of ​​film and the metal foil is in contact, since the capacitance of the capacitor formed it becomes possible to easily increase, the process of the conventional circuit board manufacturing without significantly altering the capacitor of high capacity density it can be incorporated in a circuit board.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施の形態1のコンデンサ内蔵基板の断面の模式図 Schematic diagram of a capacitor built-in substrate of the cross-section of a first embodiment of the present invention; FIG

【図2】同実施の形態1の粗面化された銅箔上に形成された誘電体膜を示す図 Figure 2 illustrates a dielectric film formed on the copper foil is roughened according to the first same embodiment

【図3】同実施の形態1のコンデンサ内蔵基板の製造方法を示す図 FIG. 3 is a diagram showing a method of manufacturing a capacitor built-in substrate according to the first same embodiment

【図4】同実施の形態2のコンデンサ内蔵基板の断面の模式図 Figure 4 is a schematic sectional view of a capacitor built-in substrate according to the second same embodiment

【図5】同実施の形態2のコンデンサ内蔵基板の製造方法を示す図 5 is a diagram showing a method of manufacturing a capacitor built-in substrate according to the second same embodiment

【図6】同実施の形態4のコンデンサ内蔵基板の断面の模式図 Figure 6 is a schematic sectional view of a capacitor built-in substrate according to the fourth same embodiment

【図7】同実施の形態6のコンデンサ内蔵基板の製造方法を示す図 7 is a diagram showing a method of manufacturing a capacitor built-in substrate according to the sixth same embodiment

【符号の説明】 DESCRIPTION OF SYMBOLS

1 銅箔 2 誘電体膜 3 アルミニウム層 4 絶縁基板 5 インタースティシャルビアホール 7 レジスト 8 誘電体膜 9 銅層 10 下層銅電極 11 誘電体膜 12 上層銅電極 1 copper foil 2 dielectric film 3 aluminum layer 4 insulating substrate 5 interstitial via hole 7 resist 8 dielectric film 9 a copper layer 10 underlying the copper electrode 11 dielectric film 12 upper copper electrode

フロントページの続き (51)Int.Cl. 7識別記号 FI テーマコート゛(参考) H01G 4/18 330 H01G 1/035 E 4/20 4/06 102 (72)発明者 塩田 浩平 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 濱辺 猛 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 越後 文雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E082 AA20 AB01 BB02 BB05 CC05 EE03 EE05 EE23 EE30 EE31 EE35 FF05 FF14 FG03 FG06 FG26 FG34 FG36 FG37 FG38 FG39 LL15 5E346 AA43 CC08 CC21 CC32 EE13 EE19 FF45 GG27 GG28 HH31 Of the front page Continued (51) Int.Cl. 7 identification mark FI theme Court Bu (Reference) H01G 4/18 330 H01G 1/035 E 4/20 4/06 102 (72) inventor Kohei Shiota Osaka Prefecture Kadoma Oaza Kadoma 1006 address Matsushita Electric industrial Co., Ltd. in the (72) inventor Hamahen Takeshi Osaka Prefecture Kadoma Oaza Kadoma 1006 address Matsushita Electric industrial Co., Ltd. in the (72) inventor Echigo Fumio Osaka Prefecture Kadoma Oaza Kadoma 1006 address Matsushita Electric industrial Co., Ltd. the internal F-term (reference) 5E082 AA20 AB01 BB02 BB05 CC05 EE03 EE05 EE23 EE30 EE31 EE35 FF05 FF14 FG03 FG06 FG26 FG34 FG36 FG37 FG38 FG39 LL15 5E346 AA43 CC08 CC21 CC32 EE13 EE19 FF45 GG27 GG28 HH31

Claims (18)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 絶縁基板と回路パターンの一部の間に誘電体膜と導電体層とを設けて形成したコンデンサを複数備え、少なくとも同じ面に位置する前記誘電体膜は、同じ材質でかつ厚さがほぼ同一であるコンデンサ内蔵基板。 1. A a plurality of capacitors formed by providing a dielectric film and a conductive layer during a portion of the insulating substrate and the circuit pattern, the dielectric film located on at least the same plane, and the same material capacitor built-in substrate thickness is substantially the same.
  2. 【請求項2】 絶縁基板上に設けた回路パターンの一部の上に誘電体膜と導電体層とを設けて形成したコンデンサを複数備え、少なくとも同じ面に位置する前記誘電体膜は、同じ材質でかつ厚さがほぼ同一であるコンデンサ内蔵基板。 Wherein a plurality of capacitors formed by providing a dielectric film and a conductive layer on a portion of a circuit pattern provided on an insulating substrate, is the dielectric film located at least the same plane, the same capacitor built-in substrate material a and thickness is substantially the same.
  3. 【請求項3】 誘電体膜と接する回路パターンまたは導電体層の少なくとも一方の面積が異なるコンデンサを備える請求項1または2記載のコンデンサ内蔵基板。 3. A capacitor built-in substrate according to claim 1 or 2 wherein comprises at least one area is different capacitor dielectric film in contact with the circuit pattern or the conductor layer.
  4. 【請求項4】 誘電体膜は粗面化された回路パターンまたは導電体層の少なくとも一方に追随した形状である請求項1から3のいずれかに記載のコンデンサ内蔵基板。 4. A dielectric film capacitor built-in substrate according to claim 1 which is a shape that follows the at least one of the roughened circuit pattern or the conductor layer.
  5. 【請求項5】 異なる材質の誘電体膜を設ける場合は異なる面に配置する請求項1から4のいずれかに記載のコンデンサ内蔵基板。 5. A different material of the capacitor built-in substrate according to any one of 4 claims 1 to disposed in a surface different from the case of providing the dielectric film.
  6. 【請求項6】 異なる厚さの誘電体膜を設ける場合は異なる面に配置する請求項1から4のいずれかに記載のコンデンサ内蔵基板。 6. A capacitor built-in substrate according to any one of 4 claims 1 to disposed in a surface different from the case of providing a dielectric film of different thicknesses.
  7. 【請求項7】 絶縁基板にインタースティシャルビアホールを設け、回路パターンまたは導電体層に前記インタースティシャルビアホールをつなぎ電気的に接続する請求項1から6のいずれかに記載のコンデンサ内蔵基板。 7. The interstitial via holes formed in the insulating substrate, the capacitor built-in substrate according to any one of claims 1 to 6 for electrically connecting connects the interstitial via holes in the circuit pattern or the conductor layer.
  8. 【請求項8】 絶縁基板は樹脂基板で、誘電体膜は有機高分子で形成される請求項1から7のいずれかに記載のコンデンサ内蔵基板。 8. The insulating substrate is a resin substrate, a capacitor built-in substrate according to any one of claims 1 to 7 the dielectric film formed by an organic polymer.
  9. 【請求項9】 絶縁基板は樹脂基板で、誘電体膜は無機物微粒子と有機高分子からなる複合膜である請求項1から7のいずれかに記載のコンデンサ内蔵基板。 9. The insulating substrate is a resin substrate, a capacitor built-in substrate according to any one of claims 1 7 of the dielectric film is a composite film comprising an inorganic material particles and an organic polymer.
  10. 【請求項10】 有機高分子は、アクリル系樹脂、エポキシ系樹脂、フッ化炭素系樹脂、ポリエステル系樹脂、 10. The organic polymer include acrylic resins, epoxy resins, fluorocarbon resins, polyester resins,
    ポリイミドのいずれかである請求項8または9記載のコンデンサ内蔵基板。 Capacitor built-in substrate according to claim 8 or 9, wherein any one of polyimide.
  11. 【請求項11】 無機物微粒子は、ペロブスカイト型強誘電体化合物または金属酸化物である請求項9記載のコンデンサ内蔵基板。 11. inorganic fine particles, a capacitor built-in substrate according to claim 9, wherein the perovskite-type ferroelectric compound or a metal oxide.
  12. 【請求項12】 導電体層は、導電性高分子である請求項8から11のいずれかに記載のコンデンサ内蔵基板。 12. conductor layer, a capacitor built-in substrate according to any one of claims 8 to 11 which is a conductive polymer.
  13. 【請求項13】 コンデンサを形成する誘電体膜の厚みが1μm以下であるコンデンサ内蔵基板。 13. A capacitor built-in substrate thickness of the dielectric film forming a capacitor is 1μm or less.
  14. 【請求項14】 請求項1から13のいずれかに記載のコンデンサ内蔵基板の誘電体膜を形成するのに、電気泳動電着法を用いるコンデンサ内蔵基板の製造方法。 14. to form the dielectric film of a capacitor built-in substrate according to any one of claims 1 to 13, a manufacturing method of a capacitor built-in substrate using electrophoretic deposition.
  15. 【請求項15】 金属箔の片面に電気泳動電着法によって誘電体膜を形成する第1の工程と、前記誘電体膜の表面上の所望の位置に導電体層を形成しコンデンサを完成させる第2の工程と、前記コンデンサを有する前記金属箔の導電体層側を絶縁基板に接着する第3の工程と、前記金属箔の不要部分を溶解し除去する第4の工程とを有するコンデンサ内蔵基板の製造方法。 A first step of the 15. electrophoretic deposition on one surface of the metal foil to form a dielectric film, to complete the desired formed capacitor conductor layer at a position on the surface of the dielectric layer internal capacitors having a second step, the conductive layer side of the metal foil having the condenser and a third step of bonding the insulating substrate, and a fourth step of removing dissolved unnecessary portions of the metal foil method of manufacturing a substrate.
  16. 【請求項16】 絶縁基板に金属箔を接着する第1の工程と、前記金属箔の不要部分を溶解し除去して回路パターンを形成する第2の工程と、前記回路パターンの所望の位置に電気泳動電着法によって誘電体膜を形成する第3の工程と、前記誘電体膜の表面上に導電体層を形成しコンデンサを完成させる第4の工程とを有するコンデンサ内蔵基板の製造方法。 16. A first step of adhering a metallic foil to the insulating substrate, a second step of forming a circuit pattern by removing dissolved unnecessary portions of the metal foil, in a desired position of the circuit pattern third step and the fourth step and the method of manufacturing the capacitor built-in substrate having to complete the formed capacitor conductor layer on the surface of the dielectric film forming a dielectric film by electrophoretic deposition.
  17. 【請求項17】 所望の位置に導電体層または誘電体膜を形成するのに、レジストを利用する請求項15または16記載のコンデンサ内蔵基板の製造方法。 To be 17. forming a conductive layer or a dielectric film in a desired position, according to claim 15 or 16 capacitor built-in substrate manufacturing method according to utilize resist.
  18. 【請求項18】 粗面化された金属箔を用い、電気泳動電着法によってその粗面形状に追随した誘電体膜を形成する請求項15から17のいずれかに記載のコンデンサ内蔵基板の製造方法。 18. Using the roughened metal foil, the manufacture of the capacitor built-in substrate according to any one of claims 15 to 17 for forming an electrophoretic deposition dielectric film following this rough surface shape by Method.
JP2000079734A 2000-03-22 2000-03-22 Capacitor-incorporating substrate and its manufacturing method Pending JP2001267751A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000079734A JP2001267751A (en) 2000-03-22 2000-03-22 Capacitor-incorporating substrate and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000079734A JP2001267751A (en) 2000-03-22 2000-03-22 Capacitor-incorporating substrate and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2001267751A true true JP2001267751A (en) 2001-09-28

Family

ID=18596938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000079734A Pending JP2001267751A (en) 2000-03-22 2000-03-22 Capacitor-incorporating substrate and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2001267751A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107445A1 (en) * 2002-06-12 2003-12-24 日本電気株式会社 Semiconductor device, semiconductor circuit and method for producing semiconductor device
JP2007200943A (en) * 2006-01-23 2007-08-09 Ngk Spark Plug Co Ltd Manufacturing method of dielectric multilayer structure
US7314780B2 (en) 2002-08-27 2008-01-01 Shinko Electric Industries Co., Ltd. Semiconductor package, method of production of same, and semiconductor device
US7326858B2 (en) * 2002-12-24 2008-02-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with embedded capacitors and manufacturing method thereof
JP2008103630A (en) * 2006-10-20 2008-05-01 Hitachi Chem Co Ltd Method of manufacturing capacitor material for containing resin substrate
US7449900B2 (en) 2002-07-23 2008-11-11 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
JP2013514670A (en) * 2009-12-15 2013-04-25 エンパイア テクノロジー ディベロップメント エルエルシー Conformal deposition of the composite dielectric by electrophoresis
CN106376170A (en) * 2015-07-24 2017-02-01 宏启胜精密电子(秦皇岛)有限公司 Flexible circuit board, manufacturing method thereof, and electronic device
JP2017201707A (en) * 2011-11-16 2017-11-09 スチュアート,マーティン,エー. High energy density electricity storage device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107445A1 (en) * 2002-06-12 2003-12-24 日本電気株式会社 Semiconductor device, semiconductor circuit and method for producing semiconductor device
US7288844B2 (en) 2002-06-12 2007-10-30 Nec Corporation Semiconductor device, semiconductor circuit and method for producing semiconductor device
US7466152B2 (en) 2002-07-23 2008-12-16 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US7449900B2 (en) 2002-07-23 2008-11-11 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US7314780B2 (en) 2002-08-27 2008-01-01 Shinko Electric Industries Co., Ltd. Semiconductor package, method of production of same, and semiconductor device
US7326858B2 (en) * 2002-12-24 2008-02-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with embedded capacitors and manufacturing method thereof
JP2007200943A (en) * 2006-01-23 2007-08-09 Ngk Spark Plug Co Ltd Manufacturing method of dielectric multilayer structure
JP2008103630A (en) * 2006-10-20 2008-05-01 Hitachi Chem Co Ltd Method of manufacturing capacitor material for containing resin substrate
JP2013514670A (en) * 2009-12-15 2013-04-25 エンパイア テクノロジー ディベロップメント エルエルシー Conformal deposition of the composite dielectric by electrophoresis
JP2017201707A (en) * 2011-11-16 2017-11-09 スチュアート,マーティン,エー. High energy density electricity storage device
CN106376170A (en) * 2015-07-24 2017-02-01 宏启胜精密电子(秦皇岛)有限公司 Flexible circuit board, manufacturing method thereof, and electronic device

Similar Documents

Publication Publication Date Title
US5796587A (en) Printed circut board with embedded decoupling capacitance and method for producing same
US20080248596A1 (en) Method of making a circuitized substrate having at least one capacitor therein
US6214445B1 (en) Printed wiring board, core substrate, and method for fabricating the core substrate
US6910266B2 (en) Printed circuit board with embedded capacitors therein, and process for manufacturing the same
US20020179329A1 (en) Method for fabricating wiring board provided wiht passive element, and wiring board provided with passive element
US6068782A (en) Individual embedded capacitors for laminated printed circuit boards
US7701052B2 (en) Power core devices
US6693793B2 (en) Double-sided copper clad laminate for capacitor layer formation and its manufacturing method
US20080223603A1 (en) Capacitor embedded printed circuit board
US20070242440A1 (en) Multilayer Wiring Board, Method for Manufacturing Such Multilayer Wiring Board, and Semiconductor Device and Electronic Device Using Multilayer Wiring Board
US20040121266A1 (en) Printed circuit board with embedded capacitors therein, and process for manufacturing the same
US6274224B1 (en) Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
US6510045B2 (en) Solid electrolyte capacitor
US20030034239A1 (en) Micro-electro mechanical system
US7186919B2 (en) Printed circuit board including embedded capacitors and method of manufacturing the same
JP4332536B2 (en) Capacitor-embedded printed board and a manufacturing method thereof using a hybrid material
US6466430B2 (en) Capacitor
US6525921B1 (en) Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
US6739027B1 (en) Method for producing printed circuit board with embedded decoupling capacitance
JP2005191559A (en) Multi-layer printed wiring board
US7649748B2 (en) Multilayer printed wiring board
US6775126B2 (en) Solid electrolytic capacitor and method of manufacturing capacitor
US20070177331A1 (en) Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
US20060185140A1 (en) Method of making multilayered construction for use in resistors and capacitors
US6855177B2 (en) Method for producing solid electrolytic capacitor