JP2001267751A - Capacitor-incorporating substrate and its manufacturing method - Google Patents

Capacitor-incorporating substrate and its manufacturing method

Info

Publication number
JP2001267751A
JP2001267751A JP2000079734A JP2000079734A JP2001267751A JP 2001267751 A JP2001267751 A JP 2001267751A JP 2000079734 A JP2000079734 A JP 2000079734A JP 2000079734 A JP2000079734 A JP 2000079734A JP 2001267751 A JP2001267751 A JP 2001267751A
Authority
JP
Japan
Prior art keywords
capacitor
substrate
built
dielectric film
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000079734A
Other languages
Japanese (ja)
Inventor
Toshiharu Saito
俊晴 斎藤
Hiroki Takeoka
宏樹 竹岡
Kohei Shioda
浩平 塩田
Takeshi Hamabe
猛 濱辺
Fumio Echigo
文雄 越後
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000079734A priority Critical patent/JP2001267751A/en
Publication of JP2001267751A publication Critical patent/JP2001267751A/en
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a capacitor-incorporating substrate, which has high productivity and can have its circuit board made small-sized and contribute to an increase in the speed of a digital circuit, and to provide its manufacturing method. SOLUTION: After a dielectric film 2 of acrylic resin is formed by an electrophoresis on the roughened surface of copper foil 1, an aluminum layer 3 is formed at a specific position on the dielectric film 2 to complete a thin capacitor, which is thermocompression bonded by compression to an insulating substrate 4 provided with an interstitial via hole 5 filled with copper paste 6 in advance, so that the capacitor incorporated substrate can be manufactured which can shorten the wiring distance between the capacitor and a CPU and make circuit board small-sized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子機器に使用さ
れるコンデンサ内蔵基板およびその製造方法に関する。
特に、高速動作する電気回路に設置され、高周波ノイズ
のバイパス用や、電源電圧の変動防止用に使用されるコ
ンデンサが内蔵されたコンデンサ内蔵基板およびその製
造方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a substrate with a built-in capacitor used in electronic equipment and a method of manufacturing the same.
In particular, the present invention relates to a substrate with a built-in capacitor, which is provided in a high-speed operating electric circuit and has a built-in capacitor used for bypassing high-frequency noise and preventing fluctuation of a power supply voltage, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、電子機器の小型化、高性能化が顕
著である。それに伴い、コンデンサなどの電子部品にも
小型化、薄型化、優れた性能が強く要求されてきてい
る。また、多数の電子部品が実装される回路基板は、で
きるだけ実装密度を高めることによって、電子機器を小
型化しようとしてきた。
2. Description of the Related Art In recent years, miniaturization and high performance of electronic devices have been remarkable. Accordingly, electronic components such as capacitors have been strongly required to be smaller, thinner, and have excellent performance. Also, circuit boards on which a large number of electronic components are mounted have attempted to reduce the size of electronic devices by increasing the mounting density as much as possible.

【0003】しかしながら、回路基板上でコンデンサな
どの実装部品が占める面積は依然として大きいのが実状
である。このことが、今後電子機器をさらに小型化しよ
うとする際の大きな障壁になると予想される。そのよう
な問題を解決するために、コンデンサなどの電子部品を
回路基板に内蔵し、回路基板のサイズや厚みを縮小しよ
うとする試みが近年活発になってきた(例えば、特開平
10−56251号公報、特開平11−68321号公
報参照)。
However, in reality, the area occupied by mounted components such as capacitors on a circuit board is still large. This is expected to be a major obstacle in further miniaturizing electronic devices in the future. In order to solve such a problem, attempts to reduce the size and thickness of the circuit board by incorporating electronic components such as a capacitor in the circuit board have recently been active (for example, Japanese Patent Application Laid-Open No. H10-56251). Gazette, JP-A-11-68321).

【0004】一方、近年、デジタル回路として機能面か
らは以下のような課題がある。
On the other hand, in recent years, digital circuits have the following problems in terms of functions.

【0005】大量の情報を高速に処理する必要のあるコ
ンピュータなどの高速デジタル回路では、CPUチップ
内のクロック周波数は100MHzから数100MHz
になり、今後近い将来GHz帯に突入すると予想され
る。また、LSIの総素子数の増大による総消費電力増
大を抑えるために、IC回路の電源電圧は低下傾向にあ
る。
In a high-speed digital circuit such as a computer that needs to process a large amount of information at high speed, the clock frequency in the CPU chip is 100 MHz to several hundred MHz.
It is expected to enter the GHz band in the near future. Also, in order to suppress an increase in total power consumption due to an increase in the total number of elements of the LSI, the power supply voltage of the IC circuit tends to decrease.

【0006】IC回路の高周波化や低電圧化に伴って、
ノイズによって電源電圧が変動し、誤動作を生じること
が大きな問題となってきている。このような問題が生じ
る理由は、電源電圧の低電圧化に伴い、電源電圧の許容
変動幅が小さくなってきたからである。高周波ノイズに
よる誤動作を防止するために、通常コンデンサを電源周
りに設置している。このような用途に使用されるコンデ
ンサは、バイパスコンデンサやデカップリングコンデン
サと呼ばれ、高周波ノイズを除去したり、電源電圧の瞬
間的な低下をコンデンサからの瞬時のエネルギー供給に
より防ぐ働きをしている。このエネルギー供給には、コ
ンデンサの静電容量の大きさが重要な役割を果たす。
As the frequency and voltage of IC circuits increase,
A major problem is that the power supply voltage fluctuates due to noise and malfunctions occur. The reason that such a problem occurs is that the permissible fluctuation width of the power supply voltage has become smaller as the power supply voltage decreases. To prevent malfunction due to high frequency noise, a capacitor is usually installed around the power supply. Capacitors used in such applications are called bypass capacitors or decoupling capacitors, and function to remove high-frequency noise and prevent momentary drops in power supply voltage by instantaneous energy supply from the capacitors. . The magnitude of the capacitance of the capacitor plays an important role in this energy supply.

【0007】理想的なコンデンサは抵抗成分やインダク
タンス成分が0で静電容量成分のみであるはずである
が、実際のコンデンサは直列抵抗成分と直列インダクタ
ンス成分を持つ。容量成分のインピーダンスは、周波数
増加とともに減少し、インダクタンス成分は周波数増加
とともに増加する。このため、今後、動作周波数が高く
なるにつれ、コンデンサ素子自身の持つインダクタンス
成分や配線によるインダクタンス成分がノイズの原因に
なると予想される。そのようなことから、コンデンサと
してはできるだけインダクタンス成分が小さいものを使
用し、コンデンサ自体の自己共振周波数を高くすること
により、確実に高周波域までコンデンサとして機能させ
る必要がある。また、デカップリングコンデンサの実装
位置は、配線によるインダクタンス成分をできるだけ小
さくするためにCPUに近接な程良い。
Although an ideal capacitor should have only a capacitance component with no resistance component or inductance component, an actual capacitor has a series resistance component and a series inductance component. The impedance of the capacitance component decreases with increasing frequency, and the inductance component increases with increasing frequency. For this reason, as the operating frequency increases in the future, it is expected that the inductance component of the capacitor element itself and the inductance component due to wiring will cause noise. For this reason, it is necessary to use a capacitor having as small an inductance component as possible and to increase the self-resonant frequency of the capacitor itself so that the capacitor functions as a capacitor up to a high frequency range. In addition, the mounting position of the decoupling capacitor is preferably as close to the CPU as possible to minimize the inductance component due to the wiring.

【0008】一方、設置するコンデンサの使用定格電圧
は、前述のような電源電圧の低電圧化に伴い、今後益々
小さいもので対応できるようになる。
[0008] On the other hand, the use rated voltage of the capacitor to be installed can be further reduced in the future as the power supply voltage becomes lower as described above.

【0009】上記のようなIC回路の高周波化、低電圧
化の課題に対応するために、高性能のコンデンサを回路
基板内部に埋設し、CPUとコンデンサ間の配線距離を
できるだけ短くしようとした発明が幾つか開示されてい
る(例えば、特開平4−211191号公報、特開平1
0−335178号公報、特開平11−111561号
公報参照)。
In order to cope with the problem of increasing the frequency and the voltage of an IC circuit as described above, a high-performance capacitor is embedded in a circuit board to reduce the wiring distance between the CPU and the capacitor as much as possible. Are disclosed (for example, JP-A-4-211191 and JP-A-1-21191).
0-335178 and JP-A-11-111561).

【0010】以上のような電子機器の小型化および回路
の高速化を今後飛躍的に伸長させるには、回路基板内に
高性能のコンデンサを内蔵することが必須である。
In order to dramatically increase the miniaturization of electronic equipment and the speeding up of circuits in the future, it is essential to incorporate a high-performance capacitor in a circuit board.

【0011】現在までに、セラミック基板に無機物系の
高誘電率誘電体を有するコンデンサを内蔵した発明(例
えば、特開平4−211191号公報、特開平11−6
8321号公報、特開平8−181453号公報、特開
平10−335178号公報、特開平11−11156
1号公報参照)や、樹脂基板にコンデンサを内蔵した発
明(例えば、特開平8−125302号公報、特開平8
−242055号公報、特開平10−56251号公報
参照)など、いくつかの発明が開示されている。
Until now, inventions in which a capacitor having an inorganic high dielectric constant dielectric is incorporated in a ceramic substrate (for example, Japanese Patent Application Laid-Open Nos. H4-211191 and H11-6)
8321, JP-A-8-181453, JP-A-10-335178, JP-A-11-11156
No. 1) or an invention in which a capacitor is built in a resin substrate (for example, Japanese Patent Application Laid-Open Nos.
Some inventions have been disclosed, such as JP-A-242055 and JP-A-10-56251.

【0012】[0012]

【発明が解決しようとする課題】現在、携帯電話に代表
される小型携帯機器内の回路基板材料の主流は樹脂基板
である。樹脂基板に、可撓性があり、高周波特性が優
れ、なおかつ様々な静電容量を有するコンデンサを内蔵
する技術が熱望されている。
At present, the mainstream of circuit board materials in small portable equipment represented by portable telephones is resin boards. There is a strong need for a technology for incorporating a capacitor having flexibility, excellent high-frequency characteristics, and various capacitances in a resin substrate.

【0013】これまでに開示された発明の中では、誘電
体として高温焼成を必要とするセラミックス系の材料を
セラミック基板に埋め込むものが多かった(例えば、特
開平8−222656号公報、特開平8−181453
号公報参照)。しかし、樹脂基板にコンデンサを内蔵す
る場合、セラミックス系誘電体ペーストを樹脂基板内に
形成した後に、樹脂基板ごと高温で焼成することは不可
能である。そのため、樹脂基板には後付で単品のセラミ
ックコンデンサを埋め込まなければならないという手間
が必要であった。また、一般的な高誘電率セラミックス
系誘電体は、GHz帯で誘電率が大きく低下するものも
あり、なおかつ温度特性が良くないものも多いため、回
路基板内蔵用途には特性の吟味が必要であった。
[0013] Among the inventions disclosed so far, many ceramic-based materials that require high-temperature firing as a dielectric are embedded in a ceramic substrate (for example, Japanese Patent Application Laid-Open Nos. 8-222656 and 8-222). -181453
Reference). However, when a capacitor is built in a resin substrate, it is impossible to form a ceramic dielectric paste in the resin substrate and then fire the entire resin substrate at a high temperature. For this reason, it is necessary to embed a single ceramic capacitor in the resin substrate later. In addition, some high dielectric constant ceramic dielectrics have a large decrease in the dielectric constant in the GHz band, and many have poor temperature characteristics. there were.

【0014】また、特開平10−56251号公報に
は、樹脂基板に貫通孔を設けてそこに誘電体を充填し、
コンデンサの機能を付加した回路基板の発明が開示され
ている。この方法では、樹脂基板の厚み分全部に誘電体
を充填しなければならないので誘電体がどうしても厚く
なってしまうことと、孔の面積分しかコンデンサとして
機能しないという二つのことから、大きな静電容量を得
ることが困難であったと予想される。また、孔の面積を
変えたり、充填物の誘電率を変えることによって、様々
な静電容量を持つコンデンサを同時に作り込むためには
手間のかかる操作を必要とする。
In Japanese Patent Application Laid-Open No. H10-56251, a through hole is provided in a resin substrate, and a dielectric is filled therein.
An invention of a circuit board to which a function of a capacitor is added is disclosed. In this method, the dielectric must be filled to the entire thickness of the resin substrate, so that the dielectric is inevitably thicker, and only the area of the hole functions as a capacitor. Is expected to be difficult to obtain. In addition, a complicated operation is required to simultaneously produce capacitors having various capacitances by changing the area of the hole or changing the dielectric constant of the filler.

【0015】現在使用されている樹脂基板の多くは、樹
脂基板に銅箔を加圧・加熱プレス接着(熱圧着)した
後、銅箔の不要部分を溶解除去(エッチング)すること
により回路パターンを形成している。また、銅箔を接着
した樹脂基板を複数枚熱圧着し多層にする場合は、樹脂
基板に設けたビアホールやスルーホールに充填した銅ペ
ーストなどの導電性物質を介して、基板層間が電気的に
接続されている。このような樹脂基板にコンデンサを内
蔵する場合、樹脂基板の製造プロセスに適合し易いコン
デンサを内蔵し、なおかつ製造コストを高めない方法が
望ましい。
In most of the resin substrates used at present, a circuit pattern is formed by applying pressure and heat press bonding (thermocompression bonding) of copper foil to a resin substrate and then dissolving and removing (etching) unnecessary portions of the copper foil. Has formed. When a plurality of resin substrates to which copper foil is bonded are thermocompression-bonded to form a multilayer, the substrate layers are electrically connected to each other via a conductive material such as copper paste filled in via holes and through holes provided in the resin substrate. It is connected. When a capacitor is built in such a resin substrate, it is desirable to use a method that incorporates a capacitor that is easily adapted to the manufacturing process of the resin substrate and that does not increase the manufacturing cost.

【0016】単品のコンデンサを個別に上記のような樹
脂基板に内蔵しようとすると、回路基板材料にコンデン
サを埋め込むための切り抜きスペースを設ける工程が必
要となり、コスト高になることが予想される。
If a single capacitor is to be individually incorporated in the resin substrate as described above, a step of providing a cutout space for embedding the capacitor in a circuit board material is required, which is expected to increase the cost.

【0017】さらに、樹脂基板製造時のプレス時には、
大きな機械的ストレスがかかるため、特開平6−181
369号公報に記載されているような誘電体材料として
酸化アルミニウムや五酸化タンタルのような無機酸化物
薄膜を使用することは、誘電体が脆くて破壊される可能
性があり、製造プロセス上適していない。
Further, at the time of pressing at the time of manufacturing a resin substrate,
Since a large mechanical stress is applied, Japanese Patent Application Laid-Open No. 6-181
The use of an inorganic oxide thin film such as aluminum oxide or tantalum pentoxide as a dielectric material as described in Japanese Patent Publication No. 369 has a possibility that the dielectric is brittle and may be broken, which is suitable for a manufacturing process. Not.

【0018】また、特開平8−125302号公報、特
開平8−242055号公報に記載のように、絶縁基板
に接着された銅箔に誘電体ペーストを塗布してコンデン
サを形成する方法は、誘電体の厚さの制御が難しく、静
電容量を大きくしたり、容量精度を出すことが困難であ
ったと予想される。
Further, as described in JP-A-8-125302 and JP-A-8-242055, a method for forming a capacitor by applying a dielectric paste to a copper foil adhered to an insulating substrate is disclosed in JP-A-8-125302. It is presumed that it was difficult to control the thickness of the body, and it was difficult to increase the capacitance and obtain the capacitance accuracy.

【0019】本発明は上記課題を解決するもので、回路
基板の製造プロセスに適合し、高周波用途に適し、なお
かつ電子機器の一層の小型化に貢献できるコンデンサ内
蔵基板およびその製造方法を提供することを目的とす
る。
An object of the present invention is to provide a substrate with a built-in capacitor which is suitable for a circuit board manufacturing process, is suitable for a high frequency application, and can contribute to further downsizing of an electronic device, and a method of manufacturing the same. With the goal.

【0020】[0020]

【課題を解決するための手段】上記目的を達成するため
に、請求項1記載のコンデンサ内蔵基板は、絶縁基板と
回路パターンの一部の間に誘電体膜と導電体層とを設け
て形成したコンデンサを複数備え、少なくとも同じ面に
位置する前記誘電体膜は、同じ材質でかつ厚さがほぼ同
一とするものである。
To achieve the above object, a substrate with a built-in capacitor according to claim 1 is formed by providing a dielectric film and a conductor layer between an insulating substrate and a part of a circuit pattern. A plurality of capacitors, and the dielectric films located at least on the same surface are made of the same material and have substantially the same thickness.

【0021】請求項2記載のコンデンサ内蔵基板は、絶
縁基板上に設けた回路パターンの一部の上に誘電体膜と
導電体層とを設けて形成したコンデンサを複数備え、少
なくとも同じ面に位置する前記誘電体膜は、同じ材質で
かつ厚さがほぼ同一とするものである。
According to a second aspect of the present invention, there is provided a substrate with a built-in capacitor comprising a plurality of capacitors formed by providing a dielectric film and a conductor layer on a part of a circuit pattern provided on an insulating substrate, and being provided at least on the same surface. The dielectric films are made of the same material and have substantially the same thickness.

【0022】請求項3記載のコンデンサ内蔵基板は、請
求項1または2において、誘電体膜と接する回路パター
ンまたは導電体層の少なくとも一方の面積が異なるコン
デンサを備えるものである。
According to a third aspect of the present invention, there is provided a substrate with a built-in capacitor according to the first or second aspect, comprising a capacitor having at least one of a circuit pattern and a conductive layer which are in contact with the dielectric film and have different areas.

【0023】請求項4記載のコンデンサ内蔵基板は、請
求項1から3のいずれかにおいて、誘電体膜を粗面化さ
れた回路パターンまたは導電体層の少なくとも一方に追
随した形状とするものである。
According to a fourth aspect of the present invention, there is provided the substrate with a built-in capacitor according to any one of the first to third aspects, wherein the dielectric film has at least one of a roughened circuit pattern and a conductive layer. .

【0024】請求項5記載のコンデンサ内蔵基板は、請
求項1から4のいずれかにおいて、異なる材質の誘電体
膜を設ける場合は異なる面に配置するものである。
According to a fifth aspect of the present invention, in the substrate with a built-in capacitor according to any one of the first to fourth aspects, when a dielectric film of a different material is provided, it is arranged on a different surface.

【0025】請求項6記載のコンデンサ内蔵基板は、請
求項1から4のいずれかにおいて、異なる厚さの誘電体
膜を設ける場合は異なる面に配置するものである。
According to a sixth aspect of the present invention, in the capacitor-containing substrate according to any one of the first to fourth aspects, when dielectric films having different thicknesses are provided, they are arranged on different surfaces.

【0026】請求項7記載のコンデンサ内蔵基板は、請
求項1から6のいずれかにおいて、絶縁基板にインター
スティシャルビアホールを設け、回路パターンまたは導
電体層に前記インタースティシャルビアホールをつなぎ
電気的に接続するものである。
According to a seventh aspect of the present invention, there is provided the substrate with a built-in capacitor according to any one of the first to sixth aspects, wherein an interstitial via hole is provided in the insulating substrate, and the interstitial via hole is connected to a circuit pattern or a conductive layer to electrically connect the substrate. Connect.

【0027】請求項8記載のコンデンサ内蔵基板は、請
求項1から7のいずれかにおいて、絶縁基板は樹脂基板
で、誘電体膜は有機高分子で形成されるものである。
According to an eighth aspect of the present invention, in the capacitor-containing substrate according to any one of the first to seventh aspects, the insulating substrate is a resin substrate, and the dielectric film is formed of an organic polymer.

【0028】請求項9記載のコンデンサ内蔵基板は、請
求項1から7のいずれかにおいて、絶縁基板は樹脂基板
とし、誘電体膜は無機物微粒子と有機高分子からなる複
合膜とするものである。
According to a ninth aspect of the present invention, there is provided the substrate with a built-in capacitor according to any one of the first to seventh aspects, wherein the insulating substrate is a resin substrate, and the dielectric film is a composite film composed of inorganic fine particles and an organic polymer.

【0029】請求項10記載のコンデンサ内蔵基板は、
請求項8または9において、有機高分子を、アクリル系
樹脂、エポキシ系樹脂、フッ化炭素系樹脂、ポリエステ
ル系樹脂、ポリイミドのいずれかとするものである。
[0029] The substrate with a built-in capacitor according to claim 10 is
In the eighth or ninth aspect, the organic polymer is any one of an acrylic resin, an epoxy resin, a fluorocarbon resin, a polyester resin, and a polyimide.

【0030】請求項11記載のコンデンサ内蔵基板は、
請求項9において、無機物微粒子を、ペロブスカイト型
強誘電体化合物または金属酸化物とするものである。
The substrate with a built-in capacitor according to claim 11 is
In a ninth aspect, the inorganic fine particles are a perovskite-type ferroelectric compound or a metal oxide.

【0031】請求項12記載のコンデンサ内蔵基板は、
請求項8から11のいずれかにおいて、導電体層を、導
電性高分子とするものである。
According to a twelfth aspect of the present invention, there is provided a substrate with a built-in capacitor.
In any one of claims 8 to 11, the conductive layer is made of a conductive polymer.

【0032】請求項13記載のコンデンサ内蔵基板は、
コンデンサを形成する誘電体膜の厚みが1μm以下であ
るものである。
The substrate with a built-in capacitor according to claim 13 is
The thickness of the dielectric film forming the capacitor is 1 μm or less.

【0033】請求項14記載のコンデンサ内蔵基板の製
造方法は、請求項1から13のいずれかに記載のコンデ
ンサ内蔵基板の誘電体膜を形成するのに、電気泳動電着
法を用いるものである。
According to a fourteenth aspect of the present invention, there is provided a method of manufacturing a substrate with a built-in capacitor, wherein the dielectric film of the substrate with a built-in capacitor is formed by using an electrophoretic electrodeposition method. .

【0034】請求項15記載のコンデンサ内蔵基板の製
造方法は、金属箔の片面に電気泳動電着法によって誘電
体膜を形成する第1の工程と、前記誘電体膜の表面上の
所望の位置に導電体層を形成しコンデンサを完成させる
第2の工程と、前記コンデンサを有する前記金属箔の導
電体層側を絶縁基板に接着する第3の工程と、前記金属
箔の不要部分を溶解し除去する第4の工程とを有するも
のである。
According to a fifteenth aspect of the present invention, in the method of manufacturing a substrate with a built-in capacitor, a first step of forming a dielectric film on one surface of a metal foil by an electrophoretic electrodeposition method, and a desired position on the surface of the dielectric film A second step of forming a conductor layer on the metal foil to complete a capacitor, a third step of bonding the conductor layer side of the metal foil having the capacitor to an insulating substrate, and dissolving an unnecessary portion of the metal foil. And a fourth step of removing.

【0035】請求項16記載のコンデンサ内蔵基板の製
造方法は、絶縁基板に金属箔を接着する第1の工程と、
前記金属箔の不要部分を溶解し除去して回路パターンを
形成する第2の工程と、前記回路パターンの所望の位置
に電気泳動電着法によって誘電体膜を形成する第3の工
程と、前記誘電体膜の表面上に導電体層を形成しコンデ
ンサを完成させる第4の工程とを有するものである。
A method of manufacturing a substrate with a built-in capacitor according to claim 16 includes a first step of bonding a metal foil to an insulating substrate;
A second step of dissolving and removing unnecessary portions of the metal foil to form a circuit pattern, a third step of forming a dielectric film at a desired position of the circuit pattern by electrophoretic electrodeposition, And forming a conductor layer on the surface of the dielectric film to complete the capacitor.

【0036】請求項17記載のコンデンサ内蔵基板の製
造方法は、請求項15または16において、所望の位置
に導電体層または誘電体膜を形成するのに、レジストを
利用するものである。
According to a seventeenth aspect of the present invention, in the manufacturing method of the fifteenth or sixteenth aspect, a resist is used to form a conductive layer or a dielectric film at a desired position.

【0037】請求項18記載のコンデンサ内蔵基板の製
造方法は、請求項15から17のいずれかにおいて、粗
面化された金属箔を用い、電気泳動電着法によってその
粗面形状に追随した誘電体膜を形成するものである。
According to a eighteenth aspect of the present invention, there is provided a method of manufacturing a substrate with a built-in capacitor according to any one of the fifteenth to seventeenth aspects, wherein the roughened metal foil is used and an electrophoretic electrodeposition method is used to follow the rough surface shape. It forms a body film.

【0038】[0038]

【発明の実施の形態】請求項1記載のコンデンサ内蔵基
板は、絶縁基板と回路パターンの一部の間に誘電体膜と
導電体層とを設けて形成したコンデンサを複数備え、少
なくとも同じ面に位置する前記誘電体膜は、同じ材質で
かつ厚さがほぼ同一であることから、同じ面に位置する
複数のコンデンサを構成する各誘電体膜を一度に形成す
ることが可能となる。
A substrate with a built-in capacitor according to a first aspect of the present invention includes a plurality of capacitors formed by providing a dielectric film and a conductive layer between an insulating substrate and a part of a circuit pattern. Since the dielectric films located are made of the same material and have substantially the same thickness, it is possible to simultaneously form the dielectric films constituting a plurality of capacitors located on the same surface.

【0039】請求項2記載のコンデンサ内蔵基板は、絶
縁基板上に設けた回路パターンの一部の上に誘電体膜と
導電体層とを設けて形成したコンデンサを複数備え、少
なくとも同じ面に位置する前記誘電体膜は、同じ材質で
かつ厚さがほぼ同一であることから、同じ面に位置する
複数のコンデンサを構成する各誘電体を一度に形成する
ことが可能となる。
According to a second aspect of the present invention, there is provided a substrate with a built-in capacitor comprising a plurality of capacitors formed by providing a dielectric film and a conductive layer on a part of a circuit pattern provided on an insulating substrate, and being provided at least on the same surface. Since the dielectric films are made of the same material and have substantially the same thickness, it is possible to simultaneously form the dielectrics constituting a plurality of capacitors located on the same surface.

【0040】請求項3記載のコンデンサ内蔵基板は、請
求項1または2において、誘電体膜と接する回路パター
ンまたは導電体層の少なくとも一方の面積が異なるコン
デンサを備えることから、同じ面に位置する複数のコン
デンサについて、様々な静電容量を有するコンデンサを
回路基板内に内蔵することができる。
According to a third aspect of the present invention, there is provided a substrate with a built-in capacitor according to the first or second aspect, wherein a capacitor having a different area in at least one of a circuit pattern and a conductive layer in contact with the dielectric film is provided. With regard to the above capacitor, capacitors having various capacitances can be built in the circuit board.

【0041】請求項4記載のコンデンサ内蔵基板は、請
求項1から3のいずれかにおいて、誘電体膜を粗面化さ
れた回路パターンまたは導電体層の少なくとも一方に追
随した形状とすることから、誘電体膜と回路パターンま
たは導電体層の接する面積を大きくし、形成されるコン
デンサの静電容量を容易に高めることが可能となる。
According to a fourth aspect of the present invention, there is provided a substrate with a built-in capacitor, wherein the dielectric film has a shape following at least one of a roughened circuit pattern or a conductive layer. The contact area between the dielectric film and the circuit pattern or the conductor layer is increased, and the capacitance of the formed capacitor can be easily increased.

【0042】請求項5記載のコンデンサ内蔵基板は、請
求項1から4のいずれかにおいて、異なる材質の誘電体
膜を設ける場合は異なる面に配置することから、異なる
面に配置する複数のコンデンサについては、構成する誘
電体膜の材質を変えるだけで様々な静電容量を与えるこ
とが可能となる。
According to a fifth aspect of the present invention, in the capacitor-containing substrate according to any one of the first to fourth aspects, when a dielectric film made of a different material is provided, the substrate is disposed on a different surface. Can provide various electrostatic capacities only by changing the material of the dielectric film to be constituted.

【0043】請求項6記載のコンデンサ内蔵基板は、請
求項1から4のいずれかにおいて、異なる厚さの誘電体
膜を設ける場合は異なる面に配置するものであることか
ら、異なる面に配置する複数のコンデンサについては、
構成する誘電体膜の厚さを変えるだけで様々な静電容量
とすることが可能となる。
According to the sixth aspect of the present invention, the substrate with a built-in capacitor is arranged on a different surface when a dielectric film having a different thickness is provided in any one of the first to fourth aspects. For multiple capacitors,
Various capacitances can be obtained simply by changing the thickness of the constituent dielectric film.

【0044】請求項7記載のコンデンサ内蔵基板は、請
求項1から6のいずれかにおいて、絶縁基板にインター
スティシャルビアホールを設け、回路パターンまたは導
電体層に前記インタースティシャルビアホールをつなぎ
電気的に接続することから、CPUとコンデンサ間の配
線距離を短くして配線によるインダクタンスを低減し、
配線によるノイズ発生を防止することが可能となる。
According to a seventh aspect of the present invention, there is provided the substrate with a built-in capacitor according to any one of the first to sixth aspects, wherein an interstitial via hole is provided in the insulating substrate, and the interstitial via hole is connected to a circuit pattern or a conductor layer to electrically connect the substrate. Because of the connection, the wiring distance between the CPU and the capacitor is shortened to reduce the inductance due to the wiring,
It is possible to prevent noise from occurring due to wiring.

【0045】請求項8記載のコンデンサ内蔵基板は、請
求項1から7のいずれかにおいて、絶縁基板は樹脂基板
で、誘電体膜は有機高分子で形成されることから、絶縁
基板と誘電体膜の熱膨張率の差が少ないため、製造プロ
セスにおける相性を良くするとともに、可撓性を有し回
路基板の変形や製造プロセス時の圧力などに対する耐機
械的ストレス性を強くすることが可能となる。加えて、
高周波特性、温度特性、バイアス電圧特性に優れたコン
デンサを内蔵することが可能となる。
According to an eighth aspect of the present invention, in the capacitor-containing substrate according to any one of the first to seventh aspects, the insulating substrate is a resin substrate, and the dielectric film is formed of an organic polymer. Has a small difference in the coefficient of thermal expansion, thereby improving compatibility in the manufacturing process, and having flexibility and increasing resistance to mechanical stress against deformation of the circuit board and pressure during the manufacturing process. . in addition,
It is possible to incorporate a capacitor having excellent high frequency characteristics, temperature characteristics, and bias voltage characteristics.

【0046】請求項9記載のコンデンサ内蔵基板は、請
求項1から7のいずれかにおいて、絶縁基板は樹脂基板
とし、誘電体膜は無機物微粒子と有機高分子からなる複
合膜であることから、無機物微粒子の高誘導率と有機高
分子の耐機械的ストレス性を併せ持つので、高分子誘電
体膜単体よりも高い容量のコンデンサを内蔵するととも
に、回路基板の変形や製造プロセス時の圧力などに対す
る耐機械的ストレス性を強くすることが可能となる。
According to a ninth aspect of the present invention, in the capacitor-containing substrate according to any one of the first to seventh aspects, the insulating substrate is a resin substrate, and the dielectric film is a composite film composed of inorganic fine particles and an organic polymer. Because it has both high dielectric constant of fine particles and mechanical stress resistance of organic polymer, it incorporates a capacitor with a higher capacity than the polymer dielectric film alone, and has mechanical resistance against deformation of the circuit board and pressure during the manufacturing process. It is possible to increase the target stress.

【0047】請求項10記載のコンデンサ内蔵基板は、
請求項8または9において、有機高分子は、アクリル系
樹脂、エポキシ系樹脂、フッ化炭素系樹脂、ポリエステ
ル系樹脂、ポリイミドのいずれかであることから、特性
の優れたコンデンサを内蔵した回路基板が得られる。
The substrate with a built-in capacitor according to claim 10 is
Since the organic polymer is any one of an acrylic resin, an epoxy resin, a fluorocarbon resin, a polyester resin, and a polyimide according to claim 8, a circuit board having a built-in capacitor having excellent characteristics is provided. can get.

【0048】請求項11記載のコンデンサ内蔵基板は、
請求項9において、無機物微粒子は、ペロブスカイト型
強誘電体化合物または金属酸化物であることから、誘電
体膜の誘電率を高めることができるため、大容量のコン
デンサを回路基板に内蔵することができる。
[0048] The substrate with a built-in capacitor according to claim 11 is
In the ninth aspect, since the inorganic fine particles are perovskite-type ferroelectric compounds or metal oxides, the dielectric constant of the dielectric film can be increased, so that a large-capacity capacitor can be built in the circuit board. .

【0049】請求項12記載のコンデンサ内蔵基板は、
請求項8から11のいずれかにおいて、導電体層は、導
電性高分子であることから、誘電体膜の被覆率を高める
ことが可能となるので、内蔵するコンデンサの容量を高
めることができる。
According to a twelfth aspect of the present invention, there is provided a substrate with a built-in capacitor.
In any one of claims 8 to 11, since the conductive layer is a conductive polymer, it is possible to increase the coverage of the dielectric film, so that the capacity of the built-in capacitor can be increased.

【0050】請求項13記載のコンデンサ内蔵基板は、
コンデンサを形成する誘電体膜の厚みが1μm以下であ
ることから、容量密度の高いコンデンサを内蔵すること
が可能なので、より小型な回路基板となる。
The substrate with a built-in capacitor according to claim 13 is
Since the thickness of the dielectric film forming the capacitor is 1 μm or less, a capacitor having a high capacitance density can be built in, so that a smaller circuit board can be obtained.

【0051】請求項14記載のコンデンサ内蔵基板の製
造方法は、請求項1から13のいずれかに記載のコンデ
ンサ内蔵基板の誘電体膜を形成するのに、電気泳動電着
法を用いることから、電気的制御により膜厚調整が可能
なので、様々な静電容量を有するコンデンサを基板内に
内蔵することができる。また、回路パターンあるいは導
電体層との接着力が強いため、誘電体膜が剥離しにくい
コンデンサ内蔵基板を提供できる。
According to a fourteenth aspect of the present invention, there is provided a method of manufacturing a substrate with a built-in capacitor, wherein the dielectric film of the substrate with a built-in capacitor is formed by using an electrophoretic electrodeposition method. Since the film thickness can be adjusted by electrical control, capacitors having various capacitances can be built in the substrate. In addition, a substrate with a built-in capacitor can be provided in which the dielectric film is not easily peeled off since the adhesive strength with the circuit pattern or the conductor layer is strong.

【0052】請求項15記載のコンデンサ内蔵基板の製
造方法は、金属箔の片面に電気泳動電着法によって誘電
体膜を形成する第1の工程と、前記誘電体膜の表面上の
所望の位置に導電体層を形成しコンデンサを完成させる
第2の工程と、前記コンデンサを有する前記金属箔の導
電体層側を絶縁基板に接着する第3の工程と、前記金属
箔の不要部分を溶解し除去する第4の工程とを有するこ
とから、従来から回路基板に使用されている銅箔などの
金属箔上に高性能の誘電体膜を形成することが可能とな
ったため、高性能なコンデンサを回路基板に内蔵するこ
とができる。
According to a fifteenth aspect of the present invention, there is provided a method of manufacturing a substrate with a built-in capacitor, comprising: a first step of forming a dielectric film on one surface of a metal foil by an electrophoretic electrodeposition method; and a desired position on the surface of the dielectric film. A second step of forming a conductor layer on the metal foil to complete a capacitor, a third step of bonding the conductor layer side of the metal foil having the capacitor to an insulating substrate, and dissolving an unnecessary portion of the metal foil. Since it has the fourth step of removing, it has become possible to form a high-performance dielectric film on a metal foil such as a copper foil conventionally used for a circuit board. It can be built into a circuit board.

【0053】請求項16記載のコンデンサ内蔵基板の製
造方法は、絶縁基板に金属箔を接着する第1の工程と、
前記金属箔の不要部分を溶解し除去して回路パターンを
形成する第2の工程と、前記回路パターンの所望の位置
に電気泳動電着法によって誘電体膜を形成する第3の工
程と、前記誘電体膜の表面上に導電体層を形成しコンデ
ンサを完成させる第4の工程とを有することから、回路
パターン上の所定の位置に高性能の誘電体膜を形成する
ことが可能となったため、回路パターン上の所定の位置
に高性能のコンデンサを内蔵した回路基板を製造するこ
とができる。
A method of manufacturing a substrate with a built-in capacitor according to a sixteenth aspect includes a first step of bonding a metal foil to an insulating substrate;
A second step of dissolving and removing unnecessary portions of the metal foil to form a circuit pattern, a third step of forming a dielectric film at a desired position of the circuit pattern by electrophoretic electrodeposition, And the fourth step of forming a conductor layer on the surface of the dielectric film to complete the capacitor, thereby making it possible to form a high-performance dielectric film at a predetermined position on the circuit pattern. In addition, it is possible to manufacture a circuit board including a high-performance capacitor at a predetermined position on a circuit pattern.

【0054】請求項17記載のコンデンサ内蔵基板の製
造方法は、請求項15または16において、所望の位置
に導電体層または誘電体膜を形成するのに、レジストを
利用することから、金属箔上の任意の位置にコンデンサ
を形成することが可能となるので、回路基板内でコンデ
ンサの分割化を容易にできる。
In the method for manufacturing a substrate with a built-in capacitor according to the seventeenth aspect, a resist is used to form a conductor layer or a dielectric film at a desired position in the fifteenth or sixteenth aspect, so It is possible to form a capacitor at an arbitrary position, so that the capacitor can be easily divided in the circuit board.

【0055】請求項18記載のコンデンサ内蔵基板の製
造方法は、請求項15から17のいずれかにおいて、粗
面化された金属箔を用い、電気泳動電着法によってその
粗面形状に追随した誘電体膜を形成することから、誘電
体膜と金属箔が接する面積を大きくし、形成されるコン
デンサの静電容量を容易に高めることが可能となるの
で、容量密度の高いコンデンサを回路基板内に内蔵する
ことができる。
The method for manufacturing a substrate with a built-in capacitor according to claim 18 is the method according to any one of claims 15 to 17, wherein the roughened metal foil is used and the dielectric material follows the rough surface shape by electrophoretic electrodeposition. Since the body film is formed, the contact area between the dielectric film and the metal foil is increased, and the capacitance of the formed capacitor can be easily increased. Can be built-in.

【0056】(実施の形態1)以下に本実施の形態1に
ついて、図1から図3を参照しながら説明する。図1は
本実施の形態1で説明するコンデンサ内蔵基板の断面の
模式図であり、図2は粗面化された銅箔上に形成された
誘電体膜を示す図であり、図3はコンデンサ内蔵基板の
製造方法を示す図である。まず、図1と図2を用いて目
的とするコンデンサ内蔵基板の構成を説明する。
(Embodiment 1) Hereinafter, Embodiment 1 will be described with reference to FIGS. FIG. 1 is a schematic diagram of a cross section of a substrate with a built-in capacitor described in the first embodiment, FIG. 2 is a diagram showing a dielectric film formed on a roughened copper foil, and FIG. It is a figure showing the manufacturing method of an embedded substrate. First, the structure of a target substrate with a built-in capacitor will be described with reference to FIGS.

【0057】1は表面が粗面化された厚さ18μmの銅
箔(表面粗さRz=8μm)であり、この銅箔1は絶縁
基板4(厚さ100μm)熱圧着した後、エッチングに
よって回路パターン形成されたものである。ただし、エ
ッチングする前には、銅箔1の片側全面には、電気泳動
電着法により形成されたアクリル系樹脂の誘電体膜2を
形成してあった。この誘電体膜2が形成された方の面
を、本実施の形態1では、絶縁基板4と熱圧着時に接着
する面とした。なお、アクリル系樹脂の誘電体膜2は、
図2に示すように粗面化された銅箔1の表面形状に沿う
ように形成してある。アルミニウム層3は、誘電体膜2
の表面に真空蒸着によって形成される。銅箔1と誘電体
膜2とアルミニウム層3で形成された構造が本実施の形
態1の薄型コンデンサである。この薄型コンデンサの総
厚みは、19μm以下であった。
Reference numeral 1 denotes a copper foil having a roughened surface and a thickness of 18 μm (surface roughness Rz = 8 μm). The copper foil 1 is subjected to thermocompression bonding on an insulating substrate 4 (thickness of 100 μm) and then to a circuit by etching. It has been patterned. However, before etching, a dielectric film 2 of an acrylic resin formed by an electrophoretic electrodeposition method was formed on one entire surface of the copper foil 1. In the first embodiment, the surface on which the dielectric film 2 is formed is a surface to be adhered to the insulating substrate 4 during thermocompression bonding. The dielectric film 2 made of an acrylic resin is
As shown in FIG. 2, the copper foil 1 is formed so as to follow the surface shape of the roughened copper foil 1. The aluminum layer 3 is made of the dielectric film 2
Formed on the surface of the substrate by vacuum evaporation. The structure formed by the copper foil 1, the dielectric film 2, and the aluminum layer 3 is the thin capacitor of the first embodiment. The total thickness of this thin capacitor was 19 μm or less.

【0058】この薄型コンデンサが、アラミド不織布に
エポキシ系樹脂を含浸して形成したプリプレグの絶縁基
板4に熱圧着により接着してある。インタースティシャ
ルビアホール5は絶縁基板4内にCO2レーザ加工によ
って形成され、その内部には銅ペースト6が充填してあ
る。
This thin capacitor is bonded by thermocompression to an insulating substrate 4 of a prepreg formed by impregnating an aramid nonwoven fabric with an epoxy resin. The interstitial via hole 5 is formed in the insulating substrate 4 by CO 2 laser processing, and the inside is filled with a copper paste 6.

【0059】この図1のように任意の位置に薄型コンデ
ンサおよびインタースティシャルビアホール5を配置し
た絶縁基板4を順次熱圧着して接合することによって、
本実施の形態1の多層のコンデンサ内蔵基板となる。
As shown in FIG. 1, an insulating substrate 4 having a thin capacitor and an interstitial via hole 5 arranged at arbitrary positions is sequentially thermocompression-bonded and joined.
The multilayer built-in capacitor substrate of the first embodiment is obtained.

【0060】次に、図3を用いて本実施の形態1のコン
デンサ内蔵基板の製造方法を詳細に説明する。
Next, a method for manufacturing the substrate with a built-in capacitor according to the first embodiment will be described in detail with reference to FIG.

【0061】まず、ステップ1で、表面が粗面化された
銅箔1をステンレス容器中のアクリル系樹脂微粒子が分
散された溶液に浸漬し、銅箔1とステンレス容器間に銅
箔1が陽極となるように15Vの電圧を1分間印加し
た。このようにすることにより、溶液中でアクリル系樹
脂微粒子がマイナスに帯電し、銅箔1の方向に電気泳動
し、銅箔1上にアクリル系樹脂の誘電体膜2が形成され
る。
First, in step 1, the copper foil 1 having a roughened surface is immersed in a solution in which fine particles of acrylic resin are dispersed in a stainless steel container, and the copper foil 1 is placed between the copper foil 1 and the stainless steel container. A voltage of 15 V was applied for 1 minute so that By doing so, the acrylic resin fine particles are negatively charged in the solution, electrophoresed in the direction of the copper foil 1, and the dielectric film 2 of the acrylic resin is formed on the copper foil 1.

【0062】なお、実施の形態1では、銅箔1の片面に
電着前にレジストを塗布しておき、アクリル系樹脂の誘
電体膜2が一方の面にしか形成されないようにした。
In the first embodiment, a resist is applied to one surface of the copper foil 1 before electrodeposition so that the dielectric film 2 of an acrylic resin is formed only on one surface.

【0063】電気泳動電着後、180℃で30分熱硬化
することにより誘電体膜2を完成させた。その後、溶剤
でレジストを除去した。
After the electrophoretic electrodeposition, the dielectric film 2 was completed by thermosetting at 180 ° C. for 30 minutes. Thereafter, the resist was removed with a solvent.

【0064】走査電子顕微鏡(SEM)によって、電着
したアクリル系樹脂の誘電体膜2の表面を観察すると、
粗面化された銅箔1の複雑な表面形状に沿って誘電体膜
2が形成されていることがわかった。図3は、粗面化さ
れた銅箔1上に誘電体膜2が形成された様子の拡大断面
を模式的に示している。このように電気泳動電着法を用
いると、粗面化された銅箔1のような複雑な表面形状を
有する導電体であっても、均一な厚さで誘電体膜2の形
成が可能となり、なおかつ接着力も強い。また、電着時
の電気量の制御によって、市販の最薄手の高分子フィル
ムよりも薄膜化することが可能となる。また、電着法は
電気の流れるところに絶縁膜が形成されるという原理で
あることから、コーティング膜よりもピンホール発生を
防止できる。実施の形態1で形成した誘電体膜2の厚さ
は0.3μmであり、耐圧は20Vであった。
When the surface of the electrodeposited acrylic resin dielectric film 2 is observed with a scanning electron microscope (SEM),
It was found that the dielectric film 2 was formed along the complicated surface shape of the roughened copper foil 1. FIG. 3 schematically shows an enlarged cross section of a state where the dielectric film 2 is formed on the roughened copper foil 1. By using the electrophoretic electrodeposition method, it is possible to form the dielectric film 2 with a uniform thickness even with a conductor having a complicated surface shape such as a roughened copper foil 1. It also has strong adhesive strength. Further, by controlling the quantity of electricity during electrodeposition, it is possible to make the film thinner than the thinnest polymer film on the market. In addition, since the electrodeposition method is based on the principle that an insulating film is formed where electricity flows, pinhole generation can be prevented more than with a coating film. The thickness of the dielectric film 2 formed in the first embodiment was 0.3 μm, and the breakdown voltage was 20V.

【0065】ここで電着した誘電体膜2の材料は、本実
施の形態1に限定されるものではなく、アクリル系樹脂
以外にもエポキシ系樹脂、フッ化炭素系樹脂、ポリエス
テル系樹脂、ポリイミドなどの電気泳動電着可能な高分
子ならば本実施の形態1の誘電体膜2に採用することが
できる。好ましくは、GHz帯における誘電特性が優
れ、耐熱性が高く、銅箔1との接着性に優れ、なおかつ
吸湿性の小さい高分子材料が良い。
The material of the dielectric film 2 electrodeposited here is not limited to the first embodiment. In addition to the acrylic resin, an epoxy resin, a fluorocarbon resin, a polyester resin, a polyimide resin, or the like. Any polymer that can be electrophoretically deposited can be used for the dielectric film 2 according to the first embodiment. Preferably, a polymer material having excellent dielectric properties in the GHz band, high heat resistance, excellent adhesion to the copper foil 1, and low hygroscopicity is preferred.

【0066】また、本実施の形態1では、誘電体膜2と
して溶液中でマイナスに帯電する樹脂を使用したが、プ
ラスに帯電する樹脂を陰極側で成膜することも可能であ
る。マイナスに帯電させる場合は通常カルボン酸基を電
着樹脂に導入し、プラスに帯電させる場合には通常アミ
ノ基を導入するのが一般的である。
In the first embodiment, a resin that is negatively charged in a solution is used as the dielectric film 2, but a resin that is positively charged may be formed on the cathode side. In general, a carboxylic acid group is usually introduced into the electrodeposition resin when charged negatively, and an amino group is generally introduced when charged positively.

【0067】また、本実施の形態1では、熱硬化型のア
クリル系樹脂を誘電体膜2に用いたが、紫外線硬化型の
高分子を用いても特性の優れたコンデンサが得られるこ
とを実験で確認した。
In the first embodiment, a thermosetting acrylic resin is used for the dielectric film 2. However, it was experimentally confirmed that a capacitor having excellent characteristics can be obtained even if an ultraviolet curable polymer is used. Confirmed.

【0068】以上のように、本実施の形態1の方法は、
目的とする特性に応じて、使用する有機高分子系の誘電
体膜2の材料を種々選択することができる。
As described above, the method of the first embodiment is
Various materials for the organic polymer-based dielectric film 2 to be used can be selected according to the desired characteristics.

【0069】有機高分子系の誘電体は、誘電率が2から
5と無機系誘電体よりも小さいが、高周波特性が優れる
という長所を持っている。よって、本実施の形態1で
は、もともと有機高分子が持っている優れた高周波特性
を維持しつつ、銅箔1の表面積が大きいということを有
効に利用することにより、コンデンサの静電容量を大き
くすることを狙った。
The organic polymer-based dielectric has a dielectric constant of 2 to 5 which is smaller than that of the inorganic dielectric, but has an advantage of excellent high-frequency characteristics. Therefore, in the first embodiment, the capacitance of the capacitor is increased by effectively utilizing the large surface area of the copper foil 1 while maintaining the excellent high-frequency characteristics of the organic polymer. I aimed to do it.

【0070】次に、ステップ2で、真空蒸着により、所
定の位置にアルミニウム層3を形成し、薄型コンデンサ
を完成させた。蒸着面積は、3mm×3mmとした。蒸
着する際には、所定の位置のみにアルミニウム層3が形
成されるように、マスクをして蒸着した。
Next, in step 2, an aluminum layer 3 was formed at a predetermined position by vacuum evaporation to complete a thin capacitor. The deposition area was 3 mm × 3 mm. At the time of vapor deposition, vapor deposition was performed using a mask so that the aluminum layer 3 was formed only at predetermined positions.

【0071】本実施の形態1では、アクリル系樹脂の誘
電体膜2の形成時に電気泳動電着法を採用しているた
め、静電容量の調整は、電着条件や銅箔1の表面積を変
更することにより行うことができる。例えば、静電容量
を小さくしたい場合は、電着時の印加電圧を大きくする
ことにより膜厚を厚くすれば良いし、静電容量を大きく
したい場合は電着時の印加電圧を小さくしたり、銅箔1
の表面積を大きくすれば良い。
In the first embodiment, the electrophoretic electrodeposition method is employed when forming the acrylic resin dielectric film 2. Therefore, the capacitance is adjusted by adjusting the electrodeposition conditions and the surface area of the copper foil 1. It can be done by changing. For example, if it is desired to reduce the capacitance, the film thickness may be increased by increasing the applied voltage at the time of electrodeposition, or if the capacitance is desired to be increased, the applied voltage at the time of electrodeposition may be reduced, Copper foil 1
Should be increased.

【0072】また、銅箔1の両面にアクリル系樹脂の誘
電体膜2とアルミニウム層3を形成して、片面だけコン
デンサとするよりも2倍の静電容量を得るようにしても
良い。
Further, a dielectric film 2 of an acrylic resin and an aluminum layer 3 may be formed on both surfaces of the copper foil 1 so as to obtain a capacitance twice as large as that of a capacitor on one surface.

【0073】また、本実施の形態1では、導電体層とし
て蒸着したアルミニウム層3を用いたが、例えば、亜
鉛、銅、クロム、亜鉛/アルミニウム合金、亜鉛/銅合
金などを蒸着しても良い。
In the first embodiment, the deposited aluminum layer 3 is used as the conductor layer. However, for example, zinc, copper, chromium, a zinc / aluminum alloy, a zinc / copper alloy, etc. may be deposited. .

【0074】また、蒸着金属の他に無電解メッキによっ
て銅などの金属を形成しても好適である。さらに、固体
電解コンデンサの陰極材料に使用されているポリピロー
ルなどの導電性高分子を形成しても良い。
It is also preferable to form a metal such as copper by electroless plating in addition to the vapor-deposited metal. Further, a conductive polymer such as polypyrrole used as a cathode material of a solid electrolytic capacitor may be formed.

【0075】次に、ステップ3で、アラミド繊維にエポ
キシ系樹脂を含浸して形成したプリプレグである絶縁基
板4に、CO2レーザ加工機を用いて150μmのイン
タースティシャルビアホール5を設けた。
Next, in step 3, an interstitial via hole 5 of 150 μm was formed on an insulating substrate 4 which was a prepreg formed by impregnating an aramid fiber with an epoxy resin, using a CO 2 laser processing machine.

【0076】本実施の形態1では、プリプレグである絶
縁基板4は、アラミド繊維にエポキシ系樹脂を含浸した
ものを採用したが、ガラス繊維や紙にエポキシ系樹脂を
含浸したものでも好適である。また、用いるプリプレグ
の樹脂の種類もエポキシ系樹脂に限定されるものではな
い。
In the first embodiment, the insulating substrate 4 that is a prepreg is made of aramid fiber impregnated with an epoxy resin, but glass fiber or paper impregnated with an epoxy resin is also suitable. Further, the type of prepreg resin used is not limited to the epoxy resin.

【0077】そして、ステップ4でインタースティシャ
ルビアホール5内に銅ペースト6を充填した。
Then, in step 4, copper paste 6 was filled in interstitial via hole 5.

【0078】本実施の形態1では、インタースティシャ
ルビアホール5内に銅ペースト6を導電性物質として用
いたが、この材料に限定されるものではない。銀ペース
トや、ニッケルペーストなどの導電性接着剤や、メッキ
によって形成された金属でも好適である。
In the first embodiment, the copper paste 6 is used as a conductive material in the interstitial via hole 5, but the present invention is not limited to this material. A conductive adhesive such as a silver paste or a nickel paste, or a metal formed by plating is also suitable.

【0079】次に、ステップ5で、薄型コンデンサが形
成された銅箔1を、あらかじめ片側に銅箔1が接着して
あるプリプレグの絶縁基板4と加熱・加圧プレスにより
接着した。なお、接着する際の条件は、真空雰囲気下で
圧力50kgf/cm2、温度200℃、保持時間60
分とした。なお、接着の際には、薄型コンデンサとイン
タースティシャルビアホール5内の銅ペースト6との導
通が充分とれるように位置合わせをしてプレスした。
Next, in step 5, the copper foil 1 on which the thin capacitor was formed was bonded to the prepreg insulating substrate 4 to which the copper foil 1 had been bonded on one side in advance by heating and pressing. The conditions for bonding are as follows: a pressure of 50 kgf / cm 2 , a temperature of 200 ° C., and a holding time of 60 under a vacuum atmosphere.
Minutes. At the time of bonding, positioning was performed so that conduction between the thin capacitor and the copper paste 6 in the interstitial via hole 5 was sufficiently ensured, and pressing was performed.

【0080】次に、ステップ6で、薄型コンデンサを有
する銅箔1の不要部分を塩化第二鉄溶液で溶解除去(エ
ッチング)し、絶縁基板4上に銅箔1からなる回路パタ
ーンを形成した。
Next, in Step 6, an unnecessary portion of the copper foil 1 having the thin capacitor was dissolved and removed (etched) with a ferric chloride solution to form a circuit pattern made of the copper foil 1 on the insulating substrate 4.

【0081】次に、ステップ7で、ステップ1から6の
工程で形成した他の回路パターンを有するコンデンサ内
蔵基板を熱圧着して2層に積層したコンデンサ内蔵基板
を製造した。
Next, in step 7, the capacitor built-in substrate having another circuit pattern formed in steps 1 to 6 was thermocompression-bonded to produce a two-layer laminated capacitor built-in substrate.

【0082】上記のようなステップを繰り返し行うこと
により、コンデンサと樹脂基板とが一体化された回路パ
ターンを有する多層のコンデンサ内蔵基板が製造でき
る。
By repeating the above steps, a multilayer capacitor-containing substrate having a circuit pattern in which the capacitor and the resin substrate are integrated can be manufactured.

【0083】本実施の形態1のように電気泳動電着法を
誘電体膜2の形成時に採用すれば、従来の市販の高分子
フィルムでは実現不可能であった1μm以下の薄膜化が
可能となり、なおかつ表面形状が複雑な粗面化された銅
箔1上に均一な膜厚の誘電体膜2を形成することができ
る。また、コンデンサを面実装した場合より、回路基板
の小型・薄型化を図ることができ、なおかつコンデンサ
とCPU間の配線によるインダクタンス成分を確実に低
減できる。さらに、多数のコンデンサ部品を実装する手
間や実装費を削減することができる。
If the electrophoretic electrodeposition method is employed when forming the dielectric film 2 as in the first embodiment, it is possible to reduce the thickness to 1 μm or less, which cannot be realized with a conventional commercially available polymer film. The dielectric film 2 having a uniform thickness can be formed on the roughened copper foil 1 having a complicated surface shape. Also, the size and thickness of the circuit board can be reduced and the inductance component due to the wiring between the capacitor and the CPU can be reduced more reliably than when the capacitor is mounted on the surface. Further, the labor and cost for mounting a large number of capacitor components can be reduced.

【0084】デジタル回路の電圧は低下傾向にあり、今
後2V以下のものも益々増える傾向があるため、実施の
形態1よりも薄い誘電体膜2でも対応可能である。よっ
て、電着電圧を低下させて薄膜化しておけばさらに容量
密度を拡大できる。
Since the voltage of the digital circuit tends to decrease, and the voltage of 2 V or less tends to increase in the future, the dielectric film 2 thinner than that of the first embodiment can be used. Therefore, if the electrodeposition voltage is reduced to make the electrode thinner, the capacity density can be further increased.

【0085】さらに、漏れ電流も加熱・加圧プレス工程
を経たにもかかわらず、1nA以下と小さい値を示して
いる。このことから、本実施の形態1のコンデンサは、
電気泳動電着法により可撓性のある有機高分子の誘電体
膜2を形成したため、耐機械的ストレス性が強いと言え
る。
Further, the leakage current shows a small value of 1 nA or less even though the heating / pressing step has been performed. From this, the capacitor of the first embodiment is
Since the flexible organic polymer dielectric film 2 was formed by the electrophoretic electrodeposition method, it can be said that mechanical stress resistance is strong.

【0086】また、誘電体膜2の下部電極となった銅箔
1は、もともと回路基板に使用されていたものであるた
め、回路基板を製造する際に薄型コンデンサ付き銅箔1
をこれまでの工程に導入することによって、実施の形態
1のように従来の回路基板の製造方法を大きく変更しな
くてもコンデンサ内蔵基板を製造できる。
Since the copper foil 1 serving as the lower electrode of the dielectric film 2 was originally used for a circuit board, the copper foil 1 with a thin capacitor was used when manufacturing the circuit board.
Is introduced into the steps so far, a substrate with a built-in capacitor can be manufactured without greatly changing the conventional method for manufacturing a circuit board as in the first embodiment.

【0087】(実施の形態2)以下に本実施の形態2に
ついて、図面を参照しながら説明する。
(Embodiment 2) Embodiment 2 will be described below with reference to the drawings.

【0088】図4は本実施の形態2で説明するコンデン
サ内蔵基板(単層)の断面の模式図である。フォトレジ
ストを利用してエポキシ系樹脂の誘電体膜8や真空蒸着
によって形成した銅層9を予め分割して形成したため、
図4のように各コンデンサが分割された状態で絶縁基板
4に内蔵されている。
FIG. 4 is a schematic cross-sectional view of a substrate (single layer) with a built-in capacitor described in the second embodiment. Since the dielectric film 8 of the epoxy resin and the copper layer 9 formed by vacuum evaporation were formed in advance by using a photoresist,
As shown in FIG. 4, each capacitor is incorporated in the insulating substrate 4 in a divided state.

【0089】次に図5を用いて本実施の形態2のコンデ
ンサ内蔵基板の製造方法を詳細に説明する。
Next, a method of manufacturing the capacitor built-in substrate according to the second embodiment will be described in detail with reference to FIG.

【0090】まず、ステップ1で、表面が粗面化された
銅箔1に、ポジ型の感光性レジストをスピンコーティン
グにより塗布し、露光・現像後、図5のような誘電体膜
8の形成時のマスク用レジスト7を得た。誘電体膜8の
形成部の面積は、実施の形態1と同様に3mm×3mm
とした。
First, in step 1, a positive photosensitive resist is applied to the copper foil 1 whose surface is roughened by spin coating, and after exposure and development, a dielectric film 8 is formed as shown in FIG. The resist 7 for the mask at the time was obtained. The area of the formation portion of the dielectric film 8 is 3 mm × 3 mm as in the first embodiment.
And

【0091】次に、ステップ2で、レジスト7が形成さ
れた銅箔1を、ステンレス容器中のエポキシ系樹脂微粒
子が分散された溶液に浸漬し、銅箔1とステンレス容器
間に銅箔1が陰極となるように8Vの電圧を1分間印加
した。このようにすることにより、溶液中でエポキシ系
樹脂微粒子がプラスに帯電し、陰極である銅箔1の方向
に電気泳動し、銅箔1上のレジスト7が形成されていな
い部分にのみエポキシ系樹脂の誘電体膜8を形成した。
電気泳動電着後、180℃で30分間熱硬化させること
により、エポキシ系樹脂の誘電体膜8を完成させた。
Next, in step 2, the copper foil 1 on which the resist 7 is formed is immersed in a solution in which the epoxy resin fine particles are dispersed in a stainless steel container, and the copper foil 1 is placed between the copper foil 1 and the stainless steel container. A voltage of 8 V was applied for one minute so as to serve as a cathode. By doing so, the epoxy resin fine particles are positively charged in the solution, electrophoreses in the direction of the copper foil 1 which is the cathode, and the epoxy resin fine particles are applied only to the portion of the copper foil 1 where the resist 7 is not formed. A resin dielectric film 8 was formed.
After the electrophoretic electrodeposition, the resultant was thermally cured at 180 ° C. for 30 minutes to complete the dielectric film 8 of an epoxy resin.

【0092】走査電子顕微鏡(SEM)によって、電着
したエポキシ系樹脂の誘電体膜8の表面を観察すると、
粗面化された銅箔1の複雑な表面形状に追随し、エポキ
シ系樹脂の誘電体膜8が形成されていることがわかっ
た。
When the surface of the electrodeposited epoxy resin dielectric film 8 was observed with a scanning electron microscope (SEM),
It was found that the dielectric film 8 of an epoxy resin was formed following the complicated surface shape of the roughened copper foil 1.

【0093】次に、ステップ3で、真空蒸着により銅層
9を形成した。
Next, in step 3, a copper layer 9 was formed by vacuum evaporation.

【0094】次に、ステップ4で、溶剤を用いてレジス
ト7を除去した。そうすることにより、銅箔1上に分割
された薄型コンデンサが完成した。
Next, in step 4, the resist 7 was removed using a solvent. By doing so, a thin capacitor divided on the copper foil 1 was completed.

【0095】次に、ステップ5で、薄型コンデンサが形
成された銅箔1を、プリプレグの絶縁基板4と加熱・加
圧プレス接着した。絶縁基板4は、予め実施の形態1の
ステップ3および4のように、銅ペースト6が充填され
た150μmのインタースティシャルビアホール5を設
けておいた。なお、接着する際の条件は、真空雰囲気下
で圧力50kgf/cm2、温度200℃、保持時間6
0分とした。また、接着の際には、薄型コンデンサとイ
ンタースティシャルビアホール5内の銅ペースト6との
導通が充分とれるように位置合わせをしてプレスした。
Next, in step 5, the copper foil 1 on which the thin capacitor was formed was bonded to the insulating substrate 4 of the prepreg by heating and pressing. As in steps 3 and 4 of the first embodiment, 150 μm interstitial via hole 5 filled with copper paste 6 was previously provided on insulating substrate 4. The conditions for bonding are as follows: a pressure of 50 kgf / cm 2 , a temperature of 200 ° C. and a holding time of 6 in a vacuum atmosphere.
0 minutes. At the time of bonding, positioning was performed so that conduction between the thin capacitor and the copper paste 6 in the interstitial via hole 5 was sufficiently ensured, and pressing was performed.

【0096】次に、ステップ6で、薄型コンデンサを有
する銅箔1の不要部分を塩化第二鉄溶液で溶解除去(エ
ッチング)し、絶縁基板4上に銅箔1からなる回路パタ
ーンを形成した。このようにすることにより、回路パタ
ーン上に分割された薄型コンデンサが配置されたコンデ
ンサ内蔵基板を製造できる。また、さらにステップ1か
ら6の工程を繰り返し行うことによって多層のコンデン
サ内蔵基板を得ることができる。
Next, in Step 6, an unnecessary portion of the copper foil 1 having the thin capacitor was dissolved and removed (etched) with a ferric chloride solution to form a circuit pattern made of the copper foil 1 on the insulating substrate 4. In this way, a substrate with a built-in capacitor in which thin capacitors divided on a circuit pattern are arranged can be manufactured. Further, by repeating the processes of Steps 1 to 6, a multilayer capacitor-containing substrate can be obtained.

【0097】実施の形態2では、レジストを利用したた
め、分割して回路基板中にコンデンサを内蔵することが
できた。
In the second embodiment, since a resist is used, it is possible to divide and incorporate a capacitor in a circuit board.

【0098】(実施の形態3)実施の形態3では、実施
の形態2における図4の真空蒸着した銅層9に換えて、
誘電体膜8の上に導電性高分子のポリエチレンジオキシ
チオフェンとカーボンペーストと銅ペーストを順次積層
形成したこと以外は実施の形態2と同じ構成のコンデン
サ内蔵基板を製造した。
(Embodiment 3) In Embodiment 3, instead of the vacuum-deposited copper layer 9 of FIG. 4 in Embodiment 2,
A substrate with a built-in capacitor having the same configuration as that of the second embodiment was manufactured except that a conductive polymer, polyethylene dioxythiophene, a carbon paste, and a copper paste were sequentially formed on the dielectric film 8.

【0099】導電性高分子のポリエチレンジオキシチオ
フェンの形成法を以下に示す。
The method for forming the conductive polymer polyethylene dioxythiophene is described below.

【0100】0.3mol/lのナフタレンスルホン酸
第二鉄のエタノール溶液と1mol/lのエチレンジオ
キシチオフェンモノマー(バイエル社製)のエタノール
溶液を混合したものを誘電体膜が形成された部分に複数
回塗布した。そして、110℃で60分保持して、化学
重合を促進させた。その後、エタノールと水で洗浄し
た。このようにすることにより、誘電体膜上にポリエチ
レンジオキシチオフェンが形成できる。そして、その表
面上にカーボンペーストと銅ペーストの集電体を形成
し、その後レジストを溶剤で除去して薄型コンデンサを
完成させた。
A mixture of a 0.3 mol / l ferric naphthalene sulfonate ethanol solution and a 1 mol / l ethylene dioxythiophene monomer (manufactured by Bayer) in an ethanol solution was applied to the portion where the dielectric film was formed. It was applied several times. And it kept at 110 degreeC for 60 minutes, and promoted chemical polymerization. Then, it was washed with ethanol and water. By doing so, polyethylene dioxythiophene can be formed on the dielectric film. Then, a current collector of a carbon paste and a copper paste was formed on the surface, and then the resist was removed with a solvent to complete a thin capacitor.

【0101】本実施の形態3では、導電性高分子として
ポリエチレンジオキシチオフェンを形成したが、前記材
料に限定されるものではなく、ポリピロール、ポリチオ
フェン、ポリアニリンやそれらの誘導体でも良いことは
言うまでもない。
In the third embodiment, polyethylene dioxythiophene is formed as the conductive polymer. However, it is needless to say that the material is not limited to the above-mentioned materials, but may be polypyrrole, polythiophene, polyaniline, or derivatives thereof.

【0102】(実施の形態4)以下に本実施の形態4に
ついて、図面を参照しながら説明する。
(Embodiment 4) Embodiment 4 will be described below with reference to the drawings.

【0103】図6は本実施の形態4で説明するコンデン
サ内蔵基板の断面の模式図である。この図は、実施の形
態2で製造したコンデンサ内蔵基板を合計4層加圧・加
熱プレスした多層基板を示している。
FIG. 6 is a schematic cross-sectional view of the substrate with a built-in capacitor described in the fourth embodiment. This figure shows a multilayer substrate obtained by pressing and heating and pressing a total of four layers of the substrate with a built-in capacitor manufactured in the second embodiment.

【0104】本実施の形態4のようにすれば、多層基板
の各層間にコンデンサを内蔵することが可能となる。ま
た、各層で薄型コンデンサの形成条件を実施の形態1か
ら3のように変えることによって、静電容量の異なるコ
ンデンサを一つの多層基板内に多数内蔵することができ
る。
According to the fourth embodiment, a capacitor can be built in each layer of the multilayer substrate. Further, by changing the conditions for forming the thin capacitor in each layer as in the first to third embodiments, a large number of capacitors having different capacitances can be built in one multilayer substrate.

【0105】現在、CPU周りに実装されているコンデ
ンサの静電容量は、pFオーダからμFオーダまでの広
範囲に渡っている。本実施の形態は、電着条件と銅箔1
の表面積を変更することによって、広範囲の静電容量の
コンデンサを多層基板内に内蔵することができる。
At present, the capacitance of the capacitors mounted around the CPU is in a wide range from the order of pF to the order of μF. In this embodiment, the electrodeposition conditions and the copper foil 1
By changing the surface area, a capacitor having a wide range of capacitance can be built in the multilayer substrate.

【0106】本実施の形態の技術を採用すれば、様々な
静電容量のコンデンサを面実装した場合より、回路基板
全体を大幅に小型化することができ、コンデンサとCP
U間の配線によるインダクタンス成分を確実に低減でき
る。
By employing the technique of the present embodiment, it is possible to greatly reduce the size of the entire circuit board as compared with a case where capacitors of various capacitances are surface-mounted,
The inductance component due to the wiring between U can be reliably reduced.

【0107】(実施の形態5)本実施の形態5のコンデ
ンサ内蔵基板の構成は、実施の形態2の図4において、
エポキシ系樹脂の誘電体膜8をチタン酸バリウム微粒子
とアクリル系樹脂からなる複合誘電体膜に変更した以外
は実施の形態2で示したものと同じである。
(Embodiment 5) The structure of a substrate with a built-in capacitor according to Embodiment 5 is the same as that shown in FIG.
It is the same as that shown in the second embodiment except that the dielectric film 8 made of epoxy resin is changed to a composite dielectric film made of barium titanate fine particles and acrylic resin.

【0108】実施の形態5における、電気泳動電着法に
よる無機物微粒子と有機高分子からなる複合誘電体膜の
成膜方法を以下に説明する。
A method for forming a composite dielectric film composed of inorganic fine particles and an organic polymer by electrophoretic electrodeposition in Embodiment 5 will be described below.

【0109】粒径0.1μmのチタン酸バリウム微粒子
を実施の形態1で使用したアクリル系樹脂電着液に混合
した。電着液総質量に対して質量比で0.1%となるよ
うにチタン酸バリウム微粒子を混合し、トリエチルアミ
ンを加えて、マイナスに帯電するようにpHを8.2に
調整した。
Barium titanate fine particles having a particle size of 0.1 μm were mixed with the acrylic resin electrodeposition solution used in the first embodiment. Barium titanate fine particles were mixed at a mass ratio of 0.1% with respect to the total mass of the electrodeposition solution, and triethylamine was added to adjust the pH to 8.2 so as to be negatively charged.

【0110】実施の形態1と同様に銅箔1を上記電着液
に浸漬して、15Vの電圧を印加すると、帯電したチタ
ン酸バリウムとアクリル系樹脂が同時に電気泳動して、
銅箔1上にアクリル系樹脂とチタン酸バリウムからなる
有機・無機複合の誘電体膜が成膜された。
As in the first embodiment, when the copper foil 1 is immersed in the electrodeposition solution and a voltage of 15 V is applied, the charged barium titanate and the acrylic resin are electrophoresed simultaneously,
An organic / inorganic composite dielectric film made of an acrylic resin and barium titanate was formed on the copper foil 1.

【0111】無機物微粒子はチタン酸バリウムに限定さ
れるものではなく、樹脂系材料よりも高誘電率である無
機物ならば効果を発揮する。例えば、チタン酸鉛、チタ
ン酸ストロンチウムなどのペロブスカイト型化合物や、
酸化アルミニウム、酸化タンタル、酸化チタンなどの金
属酸化物が好適である。
The inorganic fine particles are not limited to barium titanate, but the effect can be exerted if the inorganic fine particles have a higher dielectric constant than a resin material. For example, perovskite compounds such as lead titanate and strontium titanate,
Metal oxides such as aluminum oxide, tantalum oxide, and titanium oxide are preferred.

【0112】実施の形態5において、絶縁基板と接着す
る際に圧力がかかっても漏れ電流が増大しなかった。さ
らに、軽く基板全体を屈曲させてもコンデンサの性能は
劣化しなかった。
In the fifth embodiment, the leakage current did not increase even if pressure was applied when bonding to the insulating substrate. Furthermore, the performance of the capacitor did not deteriorate even if the entire substrate was bent lightly.

【0113】走査電子顕微鏡(SEM)で誘電体膜の表
面を観察すると、アクリル系樹脂がチタン酸バリウムの
バインダ的な役割を果たしていることがわかった。
When the surface of the dielectric film was observed with a scanning electron microscope (SEM), it was found that the acrylic resin plays a role of a barium titanate binder.

【0114】このように本実施の形態5のコンデンサ
が、無機物系誘電体を有するにもかかわらず、機械的ス
トレスに対して強いのは、誘電体膜中で可撓性のある有
機高分子がバインダ的な役割を果たしていたからと考え
られる。
As described above, despite the fact that the capacitor of the fifth embodiment has an inorganic dielectric, it is strong against mechanical stress because the organic polymer which is flexible in the dielectric film is used. Probably because it played a role of a binder.

【0115】(実施の形態6)本実施の形態6のコンデ
ンサ内蔵基板の製造方法を図7を用いて詳細に説明す
る。
(Embodiment 6) A method of manufacturing a substrate with a built-in capacitor according to Embodiment 6 will be described in detail with reference to FIG.

【0116】まず、ステップ1で、アラミド繊維にエポ
キシ系樹脂を含浸したプリプレグの絶縁基板4に粗面化
した銅箔1を加熱・加圧プレスによって接着した。この
プリプレグにはあらかじめ銅ペースト6が充填されたイ
ンタースティシャルビアホール5が形成されたものを用
いた。
First, in step 1, the roughened copper foil 1 was bonded to the insulating substrate 4 of the prepreg in which the aramid fiber was impregnated with the epoxy resin by heating and pressing. The prepreg used was one in which an interstitial via hole 5 previously filled with a copper paste 6 was formed.

【0117】次に、ステップ2で、塩化第二鉄溶液によ
って銅箔1の不要部分をエッチングして回路パターンお
よびコンデンサ用下層銅電極10を設けた。
Next, in Step 2, unnecessary portions of the copper foil 1 were etched with a ferric chloride solution to provide a circuit pattern and a lower copper electrode 10 for a capacitor.

【0118】次に、ステップ3で、電気泳動電着法によ
りポリイミドの誘電体膜11を銅箔13を電着用電極と
して、銅箔13とインタースティシャルビアホール5を
介して電気的に接続されているコンデンサ用下層銅電極
10のみに形成した。なお、誘電体膜を形成する際に
は、図7のように回路パターン上にレジスト7でマスキ
ングをすることにより、誘電体膜を形成したくないとこ
ろには誘電体膜が電着されるのを阻止した。また、電着
用電極である銅箔13もあらかじめマスキング(図示せ
ず)して電着を行った。
Next, in step 3, the polyimide dielectric film 11 is electrically connected to the copper foil 13 via the interstitial via hole 5 by the electrophoretic electrodeposition method using the copper foil 13 as an electrode for electrodeposition. Formed only on the lower copper electrode 10 for a capacitor. When forming the dielectric film, the resist film 7 is masked on the circuit pattern as shown in FIG. 7 so that the dielectric film is electrodeposited where it is not desired to form the dielectric film. Was blocked. Also, the copper foil 13 as an electrodeposition electrode was masked (not shown) in advance and electrodeposited.

【0119】ポリイミドの誘電体膜11の電着条件の詳
細を以下に示す。3,3’,4,4’−ジフェニルスル
フォン酸テトラカルボン酸二無水物と4,4’−メチレ
ンジアニリンを0.018モルずつ100mlのN−メ
チルピロリドン中に溶解し、窒素気流下で5時間反応さ
せてポリアミック酸溶液を得た。このポリアミック酸溶
液1重量部に対して、ジメチルホルムアミド3重量部、
メタノール6重量部、トリエチルアミン0.01重量部
混合したものを本実施の形態6の電着液とした。ステン
レス容器に電着液を入れ、パターニングされた絶縁基板
4を電着液に浸漬し、絶縁基板上のコンデンサ用下層銅
電極10(陽極)とステンレス容器(陰極)間に100
Vの電圧を1分間印加した。このようにすると、絶縁基
板4上のコンデンサ用下層銅電極10上に、ポリイミド
の誘電体膜11が3μmの厚さで形成された。
The details of the electrodeposition conditions for the dielectric film 11 made of polyimide are shown below. Dissolve 0.013 moles of 3,3 ', 4,4'-diphenylsulfonic acid tetracarboxylic dianhydride and 4,4'-methylenedianiline in 100 ml of N-methylpyrrolidone, and add 5 The reaction was carried out for an hour to obtain a polyamic acid solution. 1 part by weight of this polyamic acid solution, 3 parts by weight of dimethylformamide,
A mixture of 6 parts by weight of methanol and 0.01 part by weight of triethylamine was used as the electrodeposition solution of the sixth embodiment. The electrodeposited solution is put in a stainless steel container, and the patterned insulating substrate 4 is immersed in the electrodeposited solution.
A voltage of V was applied for one minute. In this way, a 3 μm thick polyimide dielectric film 11 was formed on the lower copper electrode 10 for capacitors on the insulating substrate 4.

【0120】なお、ポリイミドの誘電体膜11は、電気
泳動電着法を用いると図7のようにコンデンサ用下層銅
電極10のエッジ部まで成膜される。
The dielectric film 11 of polyimide is formed up to the edge of the lower copper electrode 10 for a capacitor as shown in FIG. 7 by using the electrophoretic electrodeposition method.

【0121】次に、ステップ4で、無電解メッキによっ
て上層銅電極12を設けて、薄型コンデンサを完成させ
た。その後、溶剤によって、レジストを除去し、単層の
コンデンサ内蔵基板を完成させた。
Next, in step 4, the upper copper electrode 12 was provided by electroless plating to complete a thin capacitor. Thereafter, the resist was removed with a solvent to complete a single-layer capacitor-containing substrate.

【0122】次に、ステップ5で、ステップ4で形成し
た単層のコンデンサ内蔵基板にさらに絶縁基板4を接着
した。
Next, in step 5, the insulating substrate 4 was further bonded to the single-layer capacitor built-in substrate formed in step 4.

【0123】上記のように、ステップ1から5を繰り返
すことによって、多層のコンデンサ内蔵基板を製造でき
る。
By repeating steps 1 to 5 as described above, a multilayer capacitor-containing substrate can be manufactured.

【0124】本実施の形態6によれば、絶縁基板4に接
着した銅箔1をパターニングした後に、誘電体膜11を
形成したので、コンデンサを設置する場所の設計が容易
になった。また、あらかじめインタースティシャルビア
ホール5との導通が確保されている絶縁基板4上の銅箔
1に誘電体膜11を電着するため、インタースティシャ
ルビアホール5との位置合わせの手間が省ける。さら
に、銅箔のエッジ部まで電着により誘電体膜が形成され
るので、対極を設けた時のショート不良をなくすことが
できる。
According to the sixth embodiment, since the dielectric film 11 is formed after the copper foil 1 adhered to the insulating substrate 4 is patterned, the design of the place where the capacitor is installed becomes easy. Further, since the dielectric film 11 is electrodeposited on the copper foil 1 on the insulating substrate 4 in which the conduction with the interstitial via hole 5 is secured in advance, the work of aligning with the interstitial via hole 5 can be omitted. Further, since the dielectric film is formed by electrodeposition up to the edge of the copper foil, short-circuit failure when the counter electrode is provided can be eliminated.

【0125】また、実施の形態6は、図7で表される工
程を繰り返すことによって、コンデンサ内蔵基板の多層
化ができるものである。ステップ2のエッチング工程
で、コンデンサ用下層銅電極10の面積を変更したり、
ステップ3で電着条件を変更することにより、様々な静
電容量を有するコンデンサを内蔵した多層基板が得られ
る。
Further, in the sixth embodiment, by repeating the process shown in FIG. 7, a multilayered substrate with a built-in capacitor can be formed. In the etching process of Step 2, the area of the lower copper electrode 10 for the capacitor is changed,
By changing the electrodeposition conditions in step 3, a multi-layer substrate incorporating capacitors having various capacitances can be obtained.

【0126】なお、以上本実施の形態1から6では多層
のコンデンサ内蔵基板について主に記載したが、多層化
する工程を行わないで単層のコンデンサ内蔵基板を製造
しても良いことは言うまでもない。
Although the first to sixth embodiments have mainly described a multilayer capacitor-containing substrate, it is needless to say that a single-layer capacitor-containing substrate may be manufactured without performing the multi-layering process. .

【0127】以上のようにして、本実施の形態1から6
(実施の形態4を除く)で得た回路基板に内蔵されたコ
ンデンサの電気特性を(表1)にまとめ、以下にその結
果を説明する。なお、(表1)には内蔵したコンデンサ
の10個の平均値を示している。
As described above, Embodiments 1 to 6
The electrical characteristics of the capacitors built in the circuit board obtained in (excluding the fourth embodiment) are summarized in (Table 1), and the results are described below. Table 1 shows the average value of ten built-in capacitors.

【0128】[0128]

【表1】 [Table 1]

【0129】本実施の形態1によれば、粗面化された銅
箔1上に電気泳動電着法によって有機高分子誘電体膜2
を1μm以下の厚さで形成することができたため、通常
の2μm以上の厚さの有機高分子フィルムを誘電体膜2
とした場合よりも、容量密度の大きなコンデンサを回路
基板内部に作りこむことができた。
According to the first embodiment, the organic polymer dielectric film 2 is formed on the roughened copper foil 1 by electrophoretic electrodeposition.
Can be formed with a thickness of 1 μm or less, so that a normal organic polymer film having a thickness of 2 μm or more is
Thus, a capacitor having a higher capacitance density could be formed inside the circuit board.

【0130】本実施の形態2によれば、実施の形態1よ
りも電着電圧を低下することによって誘電体膜8を薄く
し静電容量を拡大できた。
According to the second embodiment, the dielectric film 8 can be made thinner and the capacitance can be increased by lowering the electrodeposition voltage than in the first embodiment.

【0131】本実施の形態3によれば、同じ条件で誘電
体膜を形成したにもかかわらず実施の形態2よりも大容
量となっている。これは、対極となる導電性高分子の誘
電体膜の被覆率が蒸着金属を採用した場合よりも大きか
ったからである。
According to the third embodiment, although the dielectric film is formed under the same conditions, the capacity is larger than that of the second embodiment. This is because the coverage of the dielectric film of the conductive polymer serving as the counter electrode was larger than that in the case of using the deposited metal.

【0132】実施の形態5のコンデンサは、実施の形態
1のコンデンサよりも静電容量が大きいことがわかる。
このように大きな容量が得られたのは、チタン酸バリウ
ムの高誘電率の寄与が大きかったからである。
It can be seen that the capacitor of the fifth embodiment has a larger capacitance than the capacitor of the first embodiment.
The reason why such a large capacity was obtained is that barium titanate contributed greatly to the high dielectric constant.

【0133】本実施の形態6のコンデンサは、電気泳動
電着法によってポリイミドの誘電体膜を実施の形態1か
ら5よりも厚く付けたため、静電容量が小さくなった。
このように、電着時の電圧を高めることにより、pFオ
ーダのコンデンサを回路基板内に作りこむことが可能で
ある。
In the capacitor according to the sixth embodiment, the dielectric film made of polyimide is thicker than in the first to fifth embodiments by the electrophoretic electrodeposition method, so that the capacitance is reduced.
As described above, by increasing the voltage at the time of electrodeposition, a capacitor of the order of pF can be formed in the circuit board.

【0134】[0134]

【発明の効果】請求項1および2記載のコンデンサ内蔵
基板によれば、同じ面に設ける複数のコンデンサを形成
する各誘電体膜を、同じ材質でかつ厚さをほぼ同一とす
ることにより、同じ面に位置する複数のコンデンサを構
成する各誘電体を一度に形成することが可能となるの
で、従来の回路基板製造のプロセスを大幅に変えること
なく、複数のコンデンサを回路基板に内蔵することがで
きる。
According to the capacitor built-in substrate according to the first and second aspects, the dielectric films forming the plurality of capacitors provided on the same surface are made of the same material and have substantially the same thickness, so that the same thickness can be obtained. Since it is possible to form each dielectric that constitutes multiple capacitors located on the surface at once, it is possible to incorporate multiple capacitors into the circuit board without significantly changing the conventional circuit board manufacturing process. it can.

【0135】請求項3記載のコンデンサ内蔵基板によれ
ば、誘電体膜と接する回路パターンまたは導電体層の少
なくとも一方の面積が異なるコンデンサを備えることに
より、同じ面に位置する複数のコンデンサについて、従
来の回路基板製造のプロセスを大幅に変えることなく、
様々な静電容量を有するコンデンサを回路基板内に複数
内蔵することができる。
According to the capacitor built-in substrate according to the third aspect, by providing the capacitor having at least one of different areas of the circuit pattern or the conductor layer in contact with the dielectric film, the plurality of capacitors located on the same surface can be formed by a conventional method. Without significantly changing the circuit board manufacturing process
A plurality of capacitors having various capacitances can be built in the circuit board.

【0136】請求項4記載のコンデンサ内蔵基板によれ
ば、誘電体膜を粗面化された回路パターンまたは導電体
層の少なくとも一方に追随した形状とすることにより、
誘電体膜と回路パターンまたは導電体層の接する面積を
大きくし、形成されるコンデンサの静電容量を容易に高
めることが可能となるので、従来の回路基板製造のプロ
セスを大幅に変えることなく、容量密度の高いコンデン
サを回路基板内に内蔵することができる。
According to the capacitor built-in substrate according to the fourth aspect, by forming the dielectric film into a shape following at least one of the roughened circuit pattern and the conductor layer,
Since it is possible to increase the contact area between the dielectric film and the circuit pattern or the conductor layer and easily increase the capacitance of the formed capacitor, without significantly changing the conventional circuit board manufacturing process, A capacitor having a high capacitance density can be built in the circuit board.

【0137】請求項5記載のコンデンサ内蔵基板は、異
なる材質の誘電体膜を設ける場合は異なる面に配置する
ことから、異なる面に配置する複数のコンデンサについ
ては、構成する誘電体膜の材質を変えるだけで様々な静
電容量とすることが可能となるので、従来の回路基板製
造のプロセスを大幅に変えることなく、様々な静電容量
を有するコンデンサを回路基板内に内蔵することができ
る。
In the capacitor built-in substrate according to the fifth aspect, when a dielectric film of a different material is provided, it is arranged on a different surface. Since various capacitances can be obtained simply by changing them, capacitors having various capacitances can be built in the circuit board without greatly changing the conventional circuit board manufacturing process.

【0138】請求項6記載のコンデンサ内蔵基板は、異
なる厚さの誘電体膜を設ける場合は異なる面に配置する
ものであることから、異なる面に配置する複数のコンデ
ンサについては、構成する誘電体膜の厚さを変えるだけ
で様々な静電容量とすることが可能となるので、従来の
回路基板製造のプロセスを大幅に変えることなく、様々
な静電容量を有するコンデンサを回路基板内に内蔵する
ことができる。
In the capacitor built-in substrate according to the sixth aspect, when the dielectric films having different thicknesses are provided, they are arranged on different planes. Various capacitances can be obtained simply by changing the film thickness, so capacitors with various capacitances are built into the circuit board without drastically changing the conventional circuit board manufacturing process. can do.

【0139】請求項7記載のコンデンサ内蔵基板は、絶
縁基板にインタースティシャルビアホールを設け、回路
パターンまたは導電体層に前記インタースティシャルビ
アホールをつなぎ電気的に接続することから、CPUと
コンデンサ間の配線距離を短くして配線によるインダク
タンスを低減し、配線によるノイズ発生を防止すること
が可能となるので、高周波回路用途に適したコンデンサ
内蔵基板を提供できる。
According to the seventh aspect of the present invention, since the interstitial via hole is provided in the insulating substrate and the interstitial via hole is connected to a circuit pattern or a conductive layer to be electrically connected, the connection between the CPU and the capacitor is provided. Since the wiring distance can be reduced to reduce the inductance due to the wiring and prevent the generation of noise due to the wiring, it is possible to provide a substrate with a built-in capacitor suitable for high-frequency circuit applications.

【0140】請求項8記載のコンデンサ内蔵基板は、絶
縁基板として樹脂基板を用い、誘電体膜に有機高分子を
採用することから、絶縁基板と誘電体膜の熱膨張率の差
が少ないため、製造プロセスにおける相性を良くすると
ともに、可撓性を有し回路基板の変形や製造プロセス時
の圧力などに対する耐機械的ストレス性が強くすること
が可能となるので、従来の回路基板製造のプロセスを大
幅に変えることなく、コンデンサを回路基板に内蔵する
ことができる。加えて、高周波特性、温度特性、バイア
ス電圧特性に優れたコンデンサを内蔵することが可能と
なる。
In the substrate with a built-in capacitor according to the present invention, since a resin substrate is used as the insulating substrate and an organic polymer is used for the dielectric film, the difference in thermal expansion coefficient between the insulating substrate and the dielectric film is small. In addition to improving compatibility in the manufacturing process, it is possible to enhance the flexibility and the mechanical stress resistance against the deformation of the circuit board and the pressure during the manufacturing process. Capacitors can be built into circuit boards without significant changes. In addition, it is possible to incorporate a capacitor having excellent high-frequency characteristics, temperature characteristics, and bias voltage characteristics.

【0141】請求項9記載のコンデンサ内蔵基板は、絶
縁基板は樹脂基板で、誘電体膜は無機物微粒子と有機高
分子からなる複合膜であることから、無機物微粒子の高
誘導電率と有機高分子の耐機械的ストレス性を併せ持つ
ので、従来の回路基板製造のプロセスを大幅に変えるこ
となく、高分子誘電体膜単体よりも高い容量のコンデン
サを内蔵するとともに、回路基板の変形や製造プロセス
時の圧力などに対する耐機械的ストレス性が強くするこ
とが可能となる。
In the capacitor built-in substrate according to the ninth aspect, the insulating substrate is a resin substrate, and the dielectric film is a composite film composed of inorganic fine particles and an organic polymer. Because it has the mechanical stress resistance of, without significantly changing the conventional circuit board manufacturing process, it incorporates a capacitor with a higher capacity than the polymer dielectric film alone, and also deforms the circuit board and It is possible to increase the mechanical stress resistance against pressure and the like.

【0142】請求項10記載のコンデンサ内蔵基板は、
誘電体膜を構成する有機高分子を、アクリル系樹脂、エ
ポキシ系樹脂、フッ化炭素系樹脂、ポリエステル系樹
脂、ポリイミドのいずれかとすることにより、従来の回
路基板製造プロセスを大幅に変えることなく、それぞれ
の有機高分子の優れた特性をいかしたコンデンサを内蔵
することができる。
The substrate with a built-in capacitor according to claim 10 is
By using any of acrylic resin, epoxy resin, fluorocarbon resin, polyester resin, or polyimide as the organic polymer that constitutes the dielectric film, without significantly changing the conventional circuit board manufacturing process, Capacitors that take advantage of the excellent characteristics of each organic polymer can be built in.

【0143】請求項11記載のコンデンサ内蔵基板は、
誘電体膜に混入される無機物微粒子を、ペロブスカイト
型強誘電体化合物または金属酸化物とすることにより、
誘電体膜の誘電率を高めることが可能となるので、従来
の回路基板製造のプロセスを大幅に変えることなく、大
容量のコンデンサを回路基板に内蔵することができる。
The substrate with a built-in capacitor according to claim 11 is
By making the inorganic fine particles mixed into the dielectric film a perovskite-type ferroelectric compound or metal oxide,
Since the dielectric constant of the dielectric film can be increased, a large-capacity capacitor can be built in the circuit board without significantly changing the conventional circuit board manufacturing process.

【0144】請求項12記載のコンデンサ内蔵基板は、
誘電体膜の主成分を有機高分子とし導電体層を導電性高
分子とすることにより、誘電体膜の被覆率を高めること
が可能となるので、従来の回路基板製造のプロセスを大
幅に変えることなく、内蔵するコンデンサの容量を高め
ることができる。
The substrate with a built-in capacitor according to claim 12 is
By using an organic polymer as the main component of the dielectric film and a conductive polymer as the conductive layer, it becomes possible to increase the coverage of the dielectric film, thus significantly changing the conventional circuit board manufacturing process. Without this, the capacity of the built-in capacitor can be increased.

【0145】請求項13記載のコンデンサ内蔵基板は、
コンデンサを形成する誘電体膜の厚みが1μm以下であ
ることから、容量密度の高いコンデンサを内蔵すること
が可能となるので、より小型な回路基板とすることがで
きる。
The substrate with a built-in capacitor according to claim 13 is
Since the thickness of the dielectric film forming the capacitor is 1 μm or less, it is possible to incorporate a capacitor having a high capacitance density, so that a smaller circuit board can be obtained.

【0146】請求項14記載のコンデンサ内蔵基板の製
造方法は、請求項1から13のいずれかに記載のコンデ
ンサ内蔵基板の誘電体膜を形成するのに、電気泳動電着
法を用いることから、電気的制御により膜厚調整が可能
なので、従来の回路基板製造のプロセスを大幅に変える
ことなく、様々な静電容量を有するコンデンサを基板内
に内蔵することができる。また、回路パターンあるいは
導電体層との接着力が強いため、誘電体膜が剥離しにく
いコンデンサ内蔵基板を提供できる。
According to a fourteenth aspect of the present invention, a method for manufacturing a substrate with a built-in capacitor uses the electrophoretic electrodeposition method for forming the dielectric film of the substrate with a built-in capacitor. Since the film thickness can be adjusted by electrical control, capacitors having various capacitances can be built in the substrate without significantly changing the conventional circuit board manufacturing process. In addition, a substrate with a built-in capacitor can be provided in which the dielectric film is not easily peeled off since the adhesive strength with the circuit pattern or the conductor layer is strong.

【0147】請求項15記載のコンデンサ内蔵基板の製
造方法は、金属箔の片面に電気泳動電着法によって誘電
体膜を形成する第1の工程と、前記誘電体膜の表面上の
所望の位置に導電体層を形成しコンデンサを完成させる
第2の工程と、前記コンデンサを有する前記金属箔の導
電体層側を絶縁基板に接着する第3の工程と、前記金属
箔の不要部分を溶解し除去する第4の工程とを有するこ
とから、従来から回路基板に使用されている銅箔などの
金属箔上に高性能の誘電体膜を形成することが可能とな
ったため、従来の回路基板製造のプロセスを大幅に変え
ることなく、高性能なコンデンサを回路基板に内蔵する
ことができる。
According to a fifteenth aspect of the present invention, there is provided a method of manufacturing a substrate with a built-in capacitor, comprising: a first step of forming a dielectric film on one side of a metal foil by electrophoretic electrodeposition; and a desired position on the surface of the dielectric film. A second step of forming a conductor layer on the metal foil to complete a capacitor, a third step of bonding the conductor layer side of the metal foil having the capacitor to an insulating substrate, and dissolving unnecessary portions of the metal foil. Since the method has the fourth step of removing, it is possible to form a high-performance dielectric film on a metal foil such as a copper foil conventionally used for a circuit board. A high-performance capacitor can be built into a circuit board without significantly changing the process.

【0148】請求項16記載のコンデンサ内蔵基板の製
造方法は、絶縁基板に金属箔を接着する第1の工程と、
前記金属箔の不要部分を溶解し除去して回路パターンを
形成する第2の工程と、前記回路パターンの所望の位置
に電気泳動電着法によって誘電体膜を形成する第3の工
程と、前記誘電体膜の表面上に導電体層を形成しコンデ
ンサを完成させる第4の工程とを有することから、回路
パターン上の所定の位置に高性能の誘電体膜を形成する
ことが可能となったため、従来の回路基板製造のプロセ
スを大幅に変えることなく、回路パターン上の所定の位
置に高性能のコンデンサを内蔵した回路基板を製造する
ことができる。
A method of manufacturing a substrate with a built-in capacitor according to claim 16 includes a first step of bonding a metal foil to an insulating substrate;
A second step of forming a circuit pattern by dissolving and removing an unnecessary portion of the metal foil; a third step of forming a dielectric film at a desired position of the circuit pattern by electrophoretic electrodeposition; And the fourth step of forming a conductor layer on the surface of the dielectric film to complete the capacitor, thereby making it possible to form a high-performance dielectric film at a predetermined position on the circuit pattern. In addition, a circuit board having a high-performance capacitor built in a predetermined position on a circuit pattern can be manufactured without significantly changing the conventional circuit board manufacturing process.

【0149】請求項17記載のコンデンサ内蔵基板の製
造方法は、所望の位置に導電体層または誘電体膜を形成
するのに、レジストを利用することから、金属箔上の任
意の位置にコンデンサを形成することが可能となるの
で、従来の回路基板製造のプロセスを大幅に変えること
なく、回路基板内でコンデンサの分割化を容易にでき
る。
According to the method for manufacturing a substrate with a built-in capacitor according to the seventeenth aspect, since a resist is used to form a conductive layer or a dielectric film at a desired position, a capacitor can be formed at an arbitrary position on a metal foil. Since the capacitor can be formed, it is possible to easily divide the capacitor in the circuit board without significantly changing the conventional circuit board manufacturing process.

【0150】請求項18記載のコンデンサ内蔵基板の製
造方法は、粗面化された金属箔を用い、電気泳動電着法
によってその粗面形状に追随した誘電体膜を形成するこ
とから、誘電体膜と金属箔が接する面積を大きくし、形
成されるコンデンサの静電容量を容易に高めることが可
能となるので、従来の回路基板製造のプロセスを大幅に
変えることなく、容量密度の高いコンデンサを回路基板
内に内蔵することができる。
In the method for manufacturing a substrate with a built-in capacitor according to the eighteenth aspect, a dielectric film is formed by using a roughened metal foil and following the rough surface shape by electrophoretic electrodeposition. Since the contact area between the film and the metal foil can be increased and the capacitance of the formed capacitor can be easily increased, a capacitor with a high capacitance density can be used without significantly changing the conventional circuit board manufacturing process. It can be built into a circuit board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1のコンデンサ内蔵基板の
断面の模式図
FIG. 1 is a schematic diagram of a cross section of a substrate with a built-in capacitor according to a first embodiment of the present invention.

【図2】同実施の形態1の粗面化された銅箔上に形成さ
れた誘電体膜を示す図
FIG. 2 is a view showing a dielectric film formed on the roughened copper foil according to the first embodiment;

【図3】同実施の形態1のコンデンサ内蔵基板の製造方
法を示す図
FIG. 3 is a view showing a method for manufacturing the substrate with a built-in capacitor according to the first embodiment;

【図4】同実施の形態2のコンデンサ内蔵基板の断面の
模式図
FIG. 4 is a schematic view of a cross section of the substrate with a built-in capacitor according to the second embodiment.

【図5】同実施の形態2のコンデンサ内蔵基板の製造方
法を示す図
FIG. 5 is a diagram showing a method for manufacturing the capacitor-embedded substrate according to the second embodiment.

【図6】同実施の形態4のコンデンサ内蔵基板の断面の
模式図
FIG. 6 is a schematic view of a cross section of the substrate with a built-in capacitor according to the fourth embodiment.

【図7】同実施の形態6のコンデンサ内蔵基板の製造方
法を示す図
FIG. 7 is a view showing a method of manufacturing the substrate with a built-in capacitor according to the sixth embodiment;

【符号の説明】[Explanation of symbols]

1 銅箔 2 誘電体膜 3 アルミニウム層 4 絶縁基板 5 インタースティシャルビアホール 7 レジスト 8 誘電体膜 9 銅層 10 下層銅電極 11 誘電体膜 12 上層銅電極 REFERENCE SIGNS LIST 1 Copper foil 2 Dielectric film 3 Aluminum layer 4 Insulating substrate 5 Interstitial via hole 7 Resist 8 Dielectric film 9 Copper layer 10 Lower copper electrode 11 Dielectric film 12 Upper copper electrode

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01G 4/18 330 H01G 1/035 E 4/20 4/06 102 (72)発明者 塩田 浩平 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 濱辺 猛 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 越後 文雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E082 AA20 AB01 BB02 BB05 CC05 EE03 EE05 EE23 EE30 EE31 EE35 FF05 FF14 FG03 FG06 FG26 FG34 FG36 FG37 FG38 FG39 LL15 5E346 AA43 CC08 CC21 CC32 EE13 EE19 FF45 GG27 GG28 HH31Continuation of the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (reference) H01G 4/18 330 H01G 1/035 E 4/20 4/06 102 (72) Inventor Kohei Shioda Kazuma, Kadoma, Osaka 1006, Matsushita Electric Industrial Co., Ltd. F term (reference) 5E082 AA20 AB01 BB02 BB05 CC05 EE03 EE05 EE23 EE30 EE31 EE35 FF05 FF14 FG03 FG06 FG26 FG34 FG36 FG37 FG38 FG39 LL15 5E346 AA43 CC08 CC21 CC32 EE13 GG19 GG19 GG19

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板と回路パターンの一部の間に誘
電体膜と導電体層とを設けて形成したコンデンサを複数
備え、少なくとも同じ面に位置する前記誘電体膜は、同
じ材質でかつ厚さがほぼ同一であるコンデンサ内蔵基
板。
1. A capacitor comprising a plurality of capacitors formed by providing a dielectric film and a conductive layer between an insulating substrate and a part of a circuit pattern, wherein the dielectric films located at least on the same surface are made of the same material and Substrate with a built-in capacitor of almost the same thickness.
【請求項2】 絶縁基板上に設けた回路パターンの一部
の上に誘電体膜と導電体層とを設けて形成したコンデン
サを複数備え、少なくとも同じ面に位置する前記誘電体
膜は、同じ材質でかつ厚さがほぼ同一であるコンデンサ
内蔵基板。
2. A semiconductor device comprising a plurality of capacitors formed by providing a dielectric film and a conductor layer on a part of a circuit pattern provided on an insulating substrate. Substrate with a built-in capacitor of the same material and thickness.
【請求項3】 誘電体膜と接する回路パターンまたは導
電体層の少なくとも一方の面積が異なるコンデンサを備
える請求項1または2記載のコンデンサ内蔵基板。
3. The substrate with a built-in capacitor according to claim 1, further comprising a capacitor having at least one of a circuit pattern and a conductive layer having a different area in contact with the dielectric film.
【請求項4】 誘電体膜は粗面化された回路パターンま
たは導電体層の少なくとも一方に追随した形状である請
求項1から3のいずれかに記載のコンデンサ内蔵基板。
4. The substrate with a built-in capacitor according to claim 1, wherein the dielectric film has a shape following at least one of the roughened circuit pattern and the conductor layer.
【請求項5】 異なる材質の誘電体膜を設ける場合は異
なる面に配置する請求項1から4のいずれかに記載のコ
ンデンサ内蔵基板。
5. The substrate with a built-in capacitor according to claim 1, wherein when a dielectric film of a different material is provided, it is arranged on a different surface.
【請求項6】 異なる厚さの誘電体膜を設ける場合は異
なる面に配置する請求項1から4のいずれかに記載のコ
ンデンサ内蔵基板。
6. The substrate with a built-in capacitor according to claim 1, wherein the dielectric films having different thicknesses are arranged on different surfaces.
【請求項7】 絶縁基板にインタースティシャルビアホ
ールを設け、回路パターンまたは導電体層に前記インタ
ースティシャルビアホールをつなぎ電気的に接続する請
求項1から6のいずれかに記載のコンデンサ内蔵基板。
7. The substrate with a built-in capacitor according to claim 1, wherein an interstitial via hole is provided in an insulating substrate, and the interstitial via hole is connected to a circuit pattern or a conductive layer to be electrically connected.
【請求項8】 絶縁基板は樹脂基板で、誘電体膜は有機
高分子で形成される請求項1から7のいずれかに記載の
コンデンサ内蔵基板。
8. The capacitor built-in substrate according to claim 1, wherein the insulating substrate is a resin substrate, and the dielectric film is formed of an organic polymer.
【請求項9】 絶縁基板は樹脂基板で、誘電体膜は無機
物微粒子と有機高分子からなる複合膜である請求項1か
ら7のいずれかに記載のコンデンサ内蔵基板。
9. The capacitor built-in substrate according to claim 1, wherein the insulating substrate is a resin substrate, and the dielectric film is a composite film composed of inorganic fine particles and an organic polymer.
【請求項10】 有機高分子は、アクリル系樹脂、エポ
キシ系樹脂、フッ化炭素系樹脂、ポリエステル系樹脂、
ポリイミドのいずれかである請求項8または9記載のコ
ンデンサ内蔵基板。
10. The organic polymer includes an acrylic resin, an epoxy resin, a fluorocarbon resin, a polyester resin,
10. The substrate with a built-in capacitor according to claim 8, wherein the substrate is made of polyimide.
【請求項11】 無機物微粒子は、ペロブスカイト型強
誘電体化合物または金属酸化物である請求項9記載のコ
ンデンサ内蔵基板。
11. The capacitor built-in substrate according to claim 9, wherein the inorganic fine particles are a perovskite-type ferroelectric compound or a metal oxide.
【請求項12】 導電体層は、導電性高分子である請求
項8から11のいずれかに記載のコンデンサ内蔵基板。
12. The substrate with a built-in capacitor according to claim 8, wherein the conductor layer is a conductive polymer.
【請求項13】 コンデンサを形成する誘電体膜の厚み
が1μm以下であるコンデンサ内蔵基板。
13. A substrate with a built-in capacitor, wherein the thickness of the dielectric film forming the capacitor is 1 μm or less.
【請求項14】 請求項1から13のいずれかに記載の
コンデンサ内蔵基板の誘電体膜を形成するのに、電気泳
動電着法を用いるコンデンサ内蔵基板の製造方法。
14. A method for manufacturing a substrate with a built-in capacitor using an electrophoretic electrodeposition method for forming the dielectric film of the substrate with a built-in capacitor according to any one of claims 1 to 13.
【請求項15】 金属箔の片面に電気泳動電着法によっ
て誘電体膜を形成する第1の工程と、前記誘電体膜の表
面上の所望の位置に導電体層を形成しコンデンサを完成
させる第2の工程と、前記コンデンサを有する前記金属
箔の導電体層側を絶縁基板に接着する第3の工程と、前
記金属箔の不要部分を溶解し除去する第4の工程とを有
するコンデンサ内蔵基板の製造方法。
15. A first step of forming a dielectric film on one side of a metal foil by electrophoretic electrodeposition, and forming a conductive layer at a desired position on the surface of the dielectric film to complete a capacitor. A built-in capacitor including a second step, a third step of bonding the conductor layer side of the metal foil having the capacitor to an insulating substrate, and a fourth step of melting and removing an unnecessary portion of the metal foil Substrate manufacturing method.
【請求項16】 絶縁基板に金属箔を接着する第1の工
程と、前記金属箔の不要部分を溶解し除去して回路パタ
ーンを形成する第2の工程と、前記回路パターンの所望
の位置に電気泳動電着法によって誘電体膜を形成する第
3の工程と、前記誘電体膜の表面上に導電体層を形成し
コンデンサを完成させる第4の工程とを有するコンデン
サ内蔵基板の製造方法。
16. A first step of bonding a metal foil to an insulating substrate, a second step of melting and removing unnecessary portions of the metal foil to form a circuit pattern, and a step of forming a circuit pattern at a desired position on the circuit pattern. A method for manufacturing a substrate with a built-in capacitor, comprising: a third step of forming a dielectric film by an electrophoretic electrodeposition method; and a fourth step of forming a conductive layer on the surface of the dielectric film to complete a capacitor.
【請求項17】 所望の位置に導電体層または誘電体膜
を形成するのに、レジストを利用する請求項15または
16記載のコンデンサ内蔵基板の製造方法。
17. The method according to claim 15, wherein a resist is used to form the conductor layer or the dielectric film at a desired position.
【請求項18】 粗面化された金属箔を用い、電気泳動
電着法によってその粗面形状に追随した誘電体膜を形成
する請求項15から17のいずれかに記載のコンデンサ
内蔵基板の製造方法。
18. The method of manufacturing a substrate with a built-in capacitor according to claim 15, wherein a dielectric film that follows the roughened surface is formed by electrophoresis using a roughened metal foil. Method.
JP2000079734A 2000-03-22 2000-03-22 Capacitor-incorporating substrate and its manufacturing method Pending JP2001267751A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000079734A JP2001267751A (en) 2000-03-22 2000-03-22 Capacitor-incorporating substrate and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000079734A JP2001267751A (en) 2000-03-22 2000-03-22 Capacitor-incorporating substrate and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2001267751A true JP2001267751A (en) 2001-09-28

Family

ID=18596938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000079734A Pending JP2001267751A (en) 2000-03-22 2000-03-22 Capacitor-incorporating substrate and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2001267751A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107445A1 (en) * 2002-06-12 2003-12-24 日本電気株式会社 Semiconductor device, semiconductor circuit and method for producing semiconductor device
JP2007200943A (en) * 2006-01-23 2007-08-09 Ngk Spark Plug Co Ltd Manufacturing method of dielectric multilayer structure
US7314780B2 (en) 2002-08-27 2008-01-01 Shinko Electric Industries Co., Ltd. Semiconductor package, method of production of same, and semiconductor device
US7326858B2 (en) * 2002-12-24 2008-02-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with embedded capacitors and manufacturing method thereof
JP2008103630A (en) * 2006-10-20 2008-05-01 Hitachi Chem Co Ltd Method of manufacturing capacitor material for containing resin substrate
JPWO2006016586A1 (en) * 2004-08-10 2008-05-01 三井金属鉱業株式会社 Multilayer printed wiring board manufacturing method and multilayer printed wiring board obtained by the manufacturing method
US7449900B2 (en) 2002-07-23 2008-11-11 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
JP2013514670A (en) * 2009-12-15 2013-04-25 エンパイア テクノロジー ディベロップメント エルエルシー Conformal deposition of composite dielectrics by electrophoresis.
CN106376170A (en) * 2015-07-24 2017-02-01 宏启胜精密电子(秦皇岛)有限公司 Flexible circuit board, manufacturing method thereof, and electronic device
JP2017201707A (en) * 2011-11-16 2017-11-09 スチュアート,マーティン,エー. High energy density electricity storage device
US10362677B2 (en) 2016-02-03 2019-07-23 Fujitsu Limited Capacitor built-in multilayer wiring substrate and manufacturing method thereof

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288844B2 (en) 2002-06-12 2007-10-30 Nec Corporation Semiconductor device, semiconductor circuit and method for producing semiconductor device
JP2004015033A (en) * 2002-06-12 2004-01-15 Nec Corp Semiconductor circuit and its manufacturing method
WO2003107445A1 (en) * 2002-06-12 2003-12-24 日本電気株式会社 Semiconductor device, semiconductor circuit and method for producing semiconductor device
US7466152B2 (en) 2002-07-23 2008-12-16 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US7449900B2 (en) 2002-07-23 2008-11-11 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US7314780B2 (en) 2002-08-27 2008-01-01 Shinko Electric Industries Co., Ltd. Semiconductor package, method of production of same, and semiconductor device
US7326858B2 (en) * 2002-12-24 2008-02-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with embedded capacitors and manufacturing method thereof
JPWO2006016586A1 (en) * 2004-08-10 2008-05-01 三井金属鉱業株式会社 Multilayer printed wiring board manufacturing method and multilayer printed wiring board obtained by the manufacturing method
JP2007200943A (en) * 2006-01-23 2007-08-09 Ngk Spark Plug Co Ltd Manufacturing method of dielectric multilayer structure
JP2008103630A (en) * 2006-10-20 2008-05-01 Hitachi Chem Co Ltd Method of manufacturing capacitor material for containing resin substrate
JP2013514670A (en) * 2009-12-15 2013-04-25 エンパイア テクノロジー ディベロップメント エルエルシー Conformal deposition of composite dielectrics by electrophoresis.
JP2017201707A (en) * 2011-11-16 2017-11-09 スチュアート,マーティン,エー. High energy density electricity storage device
CN106376170A (en) * 2015-07-24 2017-02-01 宏启胜精密电子(秦皇岛)有限公司 Flexible circuit board, manufacturing method thereof, and electronic device
US10362677B2 (en) 2016-02-03 2019-07-23 Fujitsu Limited Capacitor built-in multilayer wiring substrate and manufacturing method thereof
US10701808B2 (en) 2016-02-03 2020-06-30 Fujitsu Limited Capacitor built-in multilayer wiring substrate and manufacturing method thereof

Similar Documents

Publication Publication Date Title
EP1100295B1 (en) Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
US7821795B2 (en) Multilayer wiring board
US7485411B2 (en) Method for manufacturing printed circuit board with thin film capacitor embedded therein
JP4432207B2 (en) Capacitor
US20070125574A1 (en) Printed circuit board having embedded capacitors using hybrid material and method of manufacturing the same
JP4224190B2 (en) Printed wiring board manufacturing method and printed wiring board
EP1898683A1 (en) Multilayer printed wiring board
JP4708407B2 (en) Capacitor-embedded printed circuit board and manufacturing method thereof
US20070177331A1 (en) Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
JP2009135492A (en) Multilayer printed wiring board, and method of manufacturing the same
US8022311B2 (en) Printed circuit board for improving tolerance of embedded capacitors, and method of manufacturing the same
JP2009188401A (en) Printed circuit board with built-in capacitor
JP2007116177A (en) Power core device and its manufacturing method
JP5188954B2 (en) Integrated thin film capacitors with optimized temperature characteristics
JP2001267751A (en) Capacitor-incorporating substrate and its manufacturing method
JP3630367B2 (en) Circuit board and circuit board manufacturing method
US7079373B2 (en) Dielectric sheet, method for fabricating the dielectric sheet, printed circuit and patch antenna using the dielectric sheet, and method for fabricating the printed circuit
JP2002076637A (en) Substrate incorporating chip component, and manufacturing method of the substrate
JP4479015B2 (en) Carrier substrate with built-in capacitor and method for manufacturing the same
WO2004056160A1 (en) Printed wiring boards having low inductance embedded capacitors and methods of making same
JP4289365B2 (en) Printed wiring board manufacturing method and printed wiring board
JP2002367858A (en) Capacitor built-in circuit board and its manufacturing method
JP2006253710A (en) Printed wiring board and method for manufacturing the same
US20050081349A1 (en) Embedded capacitor structure in circuit board and method for fabricating the same
JP4289366B2 (en) Printed wiring board manufacturing method and printed wiring board