JP2001267519A - Manufacturing method of ferroelectric device, and ferroelectric device - Google Patents
Manufacturing method of ferroelectric device, and ferroelectric deviceInfo
- Publication number
- JP2001267519A JP2001267519A JP2000076907A JP2000076907A JP2001267519A JP 2001267519 A JP2001267519 A JP 2001267519A JP 2000076907 A JP2000076907 A JP 2000076907A JP 2000076907 A JP2000076907 A JP 2000076907A JP 2001267519 A JP2001267519 A JP 2001267519A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- upper electrode
- ferroelectric layer
- heat treatment
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、強誘電体装置の製
造方法及び強誘電体装置に関し、特に強誘電体層と電極
とが接し、強誘電体層の残留分極を大きくすることが可
能な強誘電体装置の製造方法及び強誘電体装置に関す
る。強誘電体材料の残留分極を利用した不揮発性半導体
記憶装置の開発が進んでいる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a ferroelectric device and a ferroelectric device, and more particularly to a method in which a ferroelectric layer and an electrode are in contact with each other so that remanent polarization of the ferroelectric layer can be increased. The present invention relates to a method for manufacturing a ferroelectric device and a ferroelectric device. The development of non-volatile semiconductor storage devices utilizing remanent polarization of ferroelectric materials is in progress.
【０００２】[0002]
【従来の技術】従来の不揮発性半導体記憶装置に適用さ
れる強誘電体キャパシタは、チタン酸ジルコン酸鉛（Ｐ
ｂ（Ｚｒ，Ｔｉ）Ｏ3）（以下、ＰＺＴを記す）等から
なる強誘電体層を白金（Ｐｔ）やイリジウム（Ｉｒ）等
からなる電極で挟んだ構造を有する。ＰＺＴは、常温で
も比較的大きな残留分極（ＱSW）を示す。2. Description of the Related Art A ferroelectric capacitor applied to a conventional nonvolatile semiconductor memory device is formed of lead zirconate titanate (P
It has a structure in which a ferroelectric layer made of b (Zr, Ti) O 3 ) (hereinafter referred to as PZT) is sandwiched between electrodes made of platinum (Pt), iridium (Ir), or the like. PZT shows a relatively large remanent polarization (Q SW ) even at room temperature.
【０００３】[0003]
【発明が解決しようとする課題】強誘電体キャパシタを
有する不揮発性半導体記憶装置を作製する際には、基板
上に強誘電体キャパシタを形成した後、強誘電体キャパ
シタ上に、化学気相成長（ＣＶＤ）等により酸化シリコ
ンからなる層間絶縁膜を形成する。この工程では、原料
ガスとしてシラン（ＳｉＨ4）と酸素（Ｏ2）が用いら
れ、反応生成物として水が発生する。この水がシランと
反応すると、水素ガスが生成される。このため、強誘電
体キャパシタが水素還元雰囲気に晒されることになる。In manufacturing a nonvolatile semiconductor memory device having a ferroelectric capacitor, a ferroelectric capacitor is formed on a substrate, and then a chemical vapor deposition is performed on the ferroelectric capacitor. An interlayer insulating film made of silicon oxide is formed by (CVD) or the like. In this step, silane (SiH 4 ) and oxygen (O 2 ) are used as source gases, and water is generated as a reaction product. When this water reacts with the silane, hydrogen gas is generated. Therefore, the ferroelectric capacitor is exposed to a hydrogen reducing atmosphere.
【０００４】強誘電体キャパシタが還元性雰囲気に晒さ
れると、その電気的特性が急激に劣化することが知られ
ている。電気的特性の劣化は、ＰＺＴ層を覆うＰｔある
いはＩｒ等の電極が触媒として作用し、ＰＺＴ層が還元
されてしまうためと考えられる。[0004] It is known that when a ferroelectric capacitor is exposed to a reducing atmosphere, its electrical characteristics rapidly deteriorate. The deterioration of the electrical characteristics is considered to be due to the fact that the electrode of Pt or Ir covering the PZT layer acts as a catalyst and the PZT layer is reduced.
【０００５】本発明の目的は、強誘電体層の電気的特性
の劣化の生じにくい強誘電体装置の製造方法及び強誘電
体装置を提供することである。An object of the present invention is to provide a method of manufacturing a ferroelectric device and a ferroelectric device in which the electrical characteristics of the ferroelectric layer hardly deteriorate.
【０００６】[0006]
【課題を解決するための手段】本発明の一観点による
と、基板上に、構成元素として第１の金属元素を含む強
誘電体材料からなる強誘電体層を形成する工程と、前記
強誘電体層の上に、上側電極を形成する工程と、前記強
誘電体層及び上側電極に、水素雰囲気中で第１回目の熱
処理を行い、該強誘電体層中の第１の金属元素を前記上
側電極中に拡散させる工程と、前記第１回目の熱処理
後、酸素雰囲気中で第２回目の熱処理を行う工程とを有
し、前記上側電極のうち、前記第１の金属元素の拡散し
た領域が、拡散していない領域よりも水素を吸蔵しやす
いか、もしくは水素を透過させにくい強誘電体装置の製
造方法が提供される。According to one aspect of the present invention, a step of forming a ferroelectric layer made of a ferroelectric material containing a first metal element as a constituent element on a substrate; A step of forming an upper electrode on the body layer; and performing a first heat treatment on the ferroelectric layer and the upper electrode in a hydrogen atmosphere to remove the first metal element in the ferroelectric layer. A step of diffusing the first metal element in the upper electrode, and a step of performing a second heat treatment in an oxygen atmosphere after the first heat treatment; However, there is provided a method of manufacturing a ferroelectric device that absorbs hydrogen more easily than a non-diffused region or hardly transmits hydrogen.
【０００７】第１の金属元素の拡散した領域により、強
誘電体層が水素によって還元されることを防止できる。
第１回目の熱処理により低下した強誘電体層の電気的特
性が、第２回目の熱処理によって回復する。The region where the first metal element is diffused can prevent the ferroelectric layer from being reduced by hydrogen.
The electrical characteristics of the ferroelectric layer, which have been reduced by the first heat treatment, are restored by the second heat treatment.
【０００８】本発明の他の観点によると、下側電極と、
前記下側電極上に配置され、構成元素として第１の金属
元素を含む強誘電体材料からなる強誘電体層と、前記強
誘電体層の上に形成された上側電極と、前記上側電極と
前記強誘電体層との界面近傍の該上側電極内に形成され
た第１の金属元素の拡散領域であって、前記強誘電体層
と前記上側電極との界面から前記上側電極内への深さが
５〜１０ｎｍの位置で、前記第１の金属元素のモル分率
が、界面におけるモル分率の１／５になっている前記拡
散領域とを有し、前記飼拡散領域が、前記上側電極のう
ち該拡散領域以外の部分よりも水素を吸蔵しやすいか、
もしくは水素を透過させにくい強誘電体装置が提供され
る。According to another aspect of the present invention, a lower electrode,
A ferroelectric layer formed of a ferroelectric material including a first metal element as a constituent element, and an upper electrode formed on the ferroelectric layer; A diffusion region of the first metal element formed in the upper electrode in the vicinity of the interface with the ferroelectric layer, the depth being a depth from the interface between the ferroelectric layer and the upper electrode into the upper electrode; At a position of 5 to 10 nm, wherein the mole fraction of the first metal element is 1/5 of the mole fraction at the interface; Is it easier to store hydrogen than the electrode other than the diffusion region,
Alternatively, a ferroelectric device that does not easily transmit hydrogen is provided.
【０００９】拡散領域により、強誘電体層が水素によっ
て還元されることを防止できる。The diffusion region prevents the ferroelectric layer from being reduced by hydrogen.
【００１０】[0010]
【発明の実施の形態】図１に、本発明の実施例による強
誘電体キャパシタの基本構成を示す。シリコン基板１の
表面上に、酸化シリコン膜２、チタン（Ｔｉ）膜３が形
成されている。Ｔｉ膜３の上に、Ｐｔからなる下側電極
４、ＰＺＴからなる強誘電体層６、Ｐｔからなる上側電
極８が、この順番に積層されている。FIG. 1 shows a basic configuration of a ferroelectric capacitor according to an embodiment of the present invention. On a surface of a silicon substrate 1, a silicon oxide film 2 and a titanium (Ti) film 3 are formed. On the Ti film 3, a lower electrode 4 made of Pt, a ferroelectric layer 6 made of PZT, and an upper electrode 8 made of Pt are stacked in this order.
【００１１】下側電極４のうち強誘電体層６との界面近
傍に、強誘電体層６内のＰｂが拡散して形成された拡散
領域５が配置されている。同様に、上側電極８のうち強
誘電体層６との界面近傍に、拡散領域７が配置されてい
る。A diffusion region 5 formed by diffusing Pb in the ferroelectric layer 6 is disposed near the interface between the lower electrode 4 and the ferroelectric layer 6. Similarly, a diffusion region 7 is arranged near the interface with the ferroelectric layer 6 in the upper electrode 8.
【００１２】次に、図１に示す強誘電体キャパシタの製
造方法を説明する。シリコン基板１の表面上に、ＣＶＤ
等により酸化シリコン膜２を形成し、その上にＴｉ膜３
を形成する。Ｔｉ膜３は、その上に形成される下側電極
４の密着性を高める。Next, a method of manufacturing the ferroelectric capacitor shown in FIG. 1 will be described. CVD on the surface of the silicon substrate 1
A silicon oxide film 2 is formed by, for example, a Ti film 3
To form The Ti film 3 enhances the adhesion of the lower electrode 4 formed thereon.
【００１３】厚さ５０ｎｍのＴｉ膜３の上に、Ｐｔから
なる厚さ１５０ｎｍの下側電極４、ＰＺＴからなる厚さ
２８０ｎｍの強誘電体層６、及びＰｔからなる厚さ１７
５ｎｍの上側電極８を形成する。On the 50 nm thick Ti film 3, a lower electrode 4 made of Pt having a thickness of 150 nm, a ferroelectric layer 6 made of PZT having a thickness of 280 nm, and a thickness 17 made of Pt.
An upper electrode 8 of 5 nm is formed.
【００１４】上側電極８を形成した後、窒素ガス分圧約
１０１０Ｐａ、水素ガス分圧約９８Ｐａの水素雰囲気中
で、２００℃、３０分間の第１回目の熱処理を行う。こ
の熱処理により、強誘電体層６内のＰｂが下側電極４及
び上側電極８内に拡散し、拡散領域５及び７が形成され
る。その後、酸素雰囲気中で、４００℃、３０分間の第
２回目の熱処理を行う。After forming the upper electrode 8, a first heat treatment is performed at 200 ° C. for 30 minutes in a hydrogen atmosphere having a nitrogen gas partial pressure of about 1010 Pa and a hydrogen gas partial pressure of about 98 Pa. By this heat treatment, Pb in the ferroelectric layer 6 diffuses into the lower electrode 4 and the upper electrode 8, and diffusion regions 5 and 7 are formed. After that, a second heat treatment is performed at 400 ° C. for 30 minutes in an oxygen atmosphere.
【００１５】次に、図２及び図３を参照して、上述の各
製造工程中に生じている現象について説明する。Next, with reference to FIGS. 2 and 3, phenomena occurring during each of the above-described manufacturing steps will be described.
【００１６】図２（Ａ）〜（Ｃ）は、厚さ方向に関する
Ｐｔ及びＰｂのモル分率の分布を示す。モル分率の測定
は、透過型電子顕微鏡を用いたエネルギ分散Ｘ線分光法
（ＴＥＭ−ＥＤＸ）により行った。図の横軸は、各層の
厚さ方向の位置を表し、縦軸はモル分率を単位「％」で
表す。横軸に振られた番号は、厚さ方向の位置に対応す
る。番号１から３までの合計の厚さ、番号１４から１６
までの合計の厚さ、番号１７から１９までの合計の厚
さ、及び番号３０から３２までの合計の厚さが１０ｎｍ
である。番号３から１４までの合計の厚さ、及び番号１
９から３０までの合計の厚さが１８ｎｍである。下側電
極４と強誘電体層６との界面ＢＬが、図２の横軸の約
７．５の位置に相当し、強誘電体層６と上側電極８との
界面ＢＵが、約２４．５の位置に相当する。FIGS. 2A to 2C show the distribution of the mole fraction of Pt and Pb in the thickness direction. The measurement of the mole fraction was performed by energy dispersive X-ray spectroscopy (TEM-EDX) using a transmission electron microscope. The horizontal axis in the figure represents the position of each layer in the thickness direction, and the vertical axis represents the mole fraction in the unit “%”. The number assigned to the horizontal axis corresponds to the position in the thickness direction. Total thickness from number 1 to 3, number 14 to 16
, The total thickness of numbers 17 to 19, and the total thickness of numbers 30 to 32 are 10 nm.
It is. Total thickness from number 3 to 14 and number 1
The total thickness from 9 to 30 is 18 nm. The interface BL between the lower electrode 4 and the ferroelectric layer 6 corresponds to a position of about 7.5 on the horizontal axis in FIG. 2, and the interface BU between the ferroelectric layer 6 and the upper electrode 8 is about 24. 5 position.
【００１７】図２（Ａ）は、上側電極８を形成した後、
第１回目の熱処理を行う前の状態を示し、図２（Ｂ）
は、第１回目の熱処理を行った後の状態を示し、図２
（Ｃ）は、第２回目の熱処理を行った後の状態を示す。
図２（Ａ）と図２（Ｂ）とを対比すると、水素雰囲気中
での第１回目の熱処理により、強誘電体層６中のＰｂ
が、下側電極４及び上側電極８中に拡散していることが
わかる。これにより、図１に示した拡散領域５及び７が
形成される。図２（Ｂ）と図２（Ｃ）とを対比すると、
酸素雰囲気中での第２回目の熱処理を行っても、一旦形
成された拡散領域５及び７には、ほとんど変化が見られ
ないことがわかる。FIG. 2A shows that after the upper electrode 8 is formed,
FIG. 2B shows a state before the first heat treatment is performed.
2 shows a state after the first heat treatment, and FIG.
(C) shows a state after the second heat treatment is performed.
2 (A) and FIG. 2 (B), the first heat treatment in a hydrogen atmosphere causes the Pb in the ferroelectric layer 6 to be removed.
Is diffused into the lower electrode 4 and the upper electrode 8. As a result, the diffusion regions 5 and 7 shown in FIG. 1 are formed. 2 (B) and FIG. 2 (C),
It can be seen that even if the second heat treatment is performed in an oxygen atmosphere, there is almost no change in the diffusion regions 5 and 7 once formed.
【００１８】第１回目の熱処理を行う前の強誘電体キャ
パシタのＱSW値は、約２５μＣ／ｃｍ2であった。第１
回目の熱処理を行うと、ＱSW値は、５μＣ／ｃｍ2程度
まで低下した。ＱSW値の低下は、強誘電体層６が水素に
よって還元されたためと考えられる。第２回目の熱処理
を行うと、ＱSW値は、約２５μＣ／ｃｍ2程度まで回復
した。ＱSWの回復は、強誘電体層６内に酸素が供給さ
れ、酸素原子の空孔が埋められたためと考えられる。The Q SW value of the ferroelectric capacitor before performing the first heat treatment was about 25 μC / cm 2 . First
After the second heat treatment, the Q SW value was reduced to about 5 μC / cm 2 . It is considered that the Q SW value was reduced because the ferroelectric layer 6 was reduced by hydrogen. After the second heat treatment, the Q SW value was restored to about 25 μC / cm 2 . It is considered that the recovery of Q SW is due to oxygen being supplied into the ferroelectric layer 6 and vacancies of oxygen atoms being filled.
【００１９】鉛（Ｐｂ）は、水素を吸蔵する性質を有す
る。このため、拡散領域５及び７内に拡散したＰｂが、
強誘電体層６内にへの水素の侵入を防止する。このた
め、拡散領域５及び７が形成された後の工程で、基板を
水素雰囲気に晒しても、強誘電体層６の電気的特性の劣
化を防止することができる。従って、第２回目の熱処理
によって回復した高いＱSW値を維持することができる。Lead (Pb) has the property of absorbing hydrogen. Therefore, Pb diffused into the diffusion regions 5 and 7 becomes
Intrusion of hydrogen into the ferroelectric layer 6 is prevented. For this reason, even if the substrate is exposed to a hydrogen atmosphere in the process after the diffusion regions 5 and 7 are formed, it is possible to prevent the electrical characteristics of the ferroelectric layer 6 from deteriorating. Therefore, the high Q SW value recovered by the second heat treatment can be maintained.
【００２０】図３は、図１に示した上側電極８を形成し
た後、水素雰囲気中ではなく酸素雰囲気中で熱処理を行
った場合のＰｂの拡散の様子を示す。図３の横軸及び縦
軸は、図２の場合と同様である。FIG. 3 shows the state of diffusion of Pb when the upper electrode 8 shown in FIG. 1 is formed and then heat-treated in an oxygen atmosphere instead of a hydrogen atmosphere. The horizontal axis and the vertical axis in FIG. 3 are the same as those in FIG.
【００２１】図２（Ａ）と図３とを対比すると、酸素雰
囲気中で熱処理を行っても、Ｐｂが下側電極４及び上側
電極８の中にほとんど拡散しないことがわかる。すなわ
ち、酸素雰囲気中での熱処理では、図１に示した拡散領
域５及び７がほとんど形成されない。2A and FIG. 3 that Pb hardly diffuses into the lower electrode 4 and the upper electrode 8 even when the heat treatment is performed in an oxygen atmosphere. That is, the diffusion regions 5 and 7 shown in FIG. 1 are hardly formed by the heat treatment in the oxygen atmosphere.
【００２２】強誘電体層６の中に水素が侵入することを
防止するために、拡散領域５及び７を厚くすることが好
ましい。また、拡散領域５及び７が厚くなりすぎると、
強誘電体層６の中のＰｂ含有量が少なくなるため、好ま
しくない。具体的には、強誘電体層６と上側電極８との
界面ＢＵから上側電極８中への深さが５〜１０ｎｍの位
置で、Ｐｂのモル分率が、界面におけるモル分率の１／
５になるようにすることが好ましい。In order to prevent hydrogen from entering the ferroelectric layer 6, it is preferable to make the diffusion regions 5 and 7 thicker. Also, if the diffusion regions 5 and 7 are too thick,
This is not preferable because the Pb content in the ferroelectric layer 6 decreases. Specifically, at a position where the depth from the interface BU between the ferroelectric layer 6 and the upper electrode 8 into the upper electrode 8 is 5 to 10 nm, the mole fraction of Pb is 1/1/1 of the mole fraction at the interface.
It is preferable to set it to 5.
【００２３】上記実施例では、第１回目の熱処理を２０
０℃で行い、第２回目の熱処理を４００℃で行った。熱
処理温度を高くすると、強誘電体層６の中に不純物相が
形成される場合がある。このため、第１回目及び第２回
目の熱処理の熱処理温度を５００℃以下とすることが好
ましい。In the above embodiment, the first heat treatment
The second heat treatment was performed at 400C. If the heat treatment temperature is increased, an impurity phase may be formed in the ferroelectric layer 6. For this reason, the heat treatment temperature of the first and second heat treatments is preferably set to 500 ° C. or lower.
【００２４】上記実施例では、図１に示したように、下
側電極４の下にＴｉ膜３を配置したが、Ｔｉ膜の代わり
にＩｒＯ2膜を配置してもよい。In the above embodiment, the Ti film 3 is arranged below the lower electrode 4 as shown in FIG. 1, but an IrO 2 film may be arranged instead of the Ti film.
【００２５】また、上記実施例では、図１に示す拡散領
域５及び７にＰｂを拡散させたが、Ｐｂ以外に水素を吸
蔵する金属もしくは水素を透過させない金属を拡散させ
てもよい。なお、拡散領域５及び７に拡散させる金属元
素として、拡散領域５及び７が、下側電極４及び上側電
極８のうち拡散領域５及び７以外の部分よりも水素を吸
蔵しやすいか、もしくは水素を透過させにくくなるよう
な金属元素を用いることが好ましい。In the above embodiment, Pb is diffused into the diffusion regions 5 and 7 shown in FIG. 1. However, other than Pb, a metal that absorbs hydrogen or a metal that does not transmit hydrogen may be diffused. As a metal element to be diffused into the diffusion regions 5 and 7, the diffusion regions 5 and 7 absorb hydrogen more easily than the portions other than the diffusion regions 5 and 7 in the lower electrode 4 and the upper electrode 8. It is preferable to use a metal element that makes it difficult to transmit light.
【００２６】水素を透過させない金属として、例えばア
ルミニウム（Ａｌ）が挙げられる。Ａｌを拡散させた拡
散領域５及び７は、例えば、下側電極４と強誘電体層６
との界面、及び強誘電体層６と上側電極８との界面に薄
いＡｌ層を配置しておき、ＡｌをＰｔ電極中に熱拡散さ
せることにより形成される。As a metal that does not transmit hydrogen, for example, aluminum (Al) can be mentioned. The diffusion regions 5 and 7 in which Al is diffused are, for example, the lower electrode 4 and the ferroelectric layer 6.
Is formed by disposing a thin Al layer at the interface between the ferroelectric layer 6 and the upper electrode 8 and thermally diffusing Al into the Pt electrode.
【００２７】上記実施例では、強誘電体材料としてＰＺ
Ｔを用いた場合を示したが、他の酸素含有強誘電体材料
を用いる場合にも、同様の効果が期待される。他の強誘
電体材料として、例えば、ペロブスカイト型結晶構造を
有するＰＬＺＴ（Ｐｂ（Ｌａ，Ｚｒ，Ｔｉ）Ｏ3やＳＢ
Ｔ（ＳｒＢｉ2Ｔａ2Ｏ9）等が挙げられる。In the above embodiment, PZ was used as the ferroelectric material.
Although the case where T is used is shown, the same effect can be expected when another oxygen-containing ferroelectric material is used. As other ferroelectric materials, for example, PLZT (Pb (La, Zr, Ti) O 3 or SB having a perovskite crystal structure)
T (SrBi 2 Ta 2 O 9 ) and the like.
【００２８】次に、図４を参照して、上記実施例を適用
した強誘電体記憶装置の構造及び製造方法について説明
する。Next, a structure and a manufacturing method of a ferroelectric memory device to which the above embodiment is applied will be described with reference to FIG.
【００２９】図４（Ａ）に示すように、ｎ型シリコン基
板１１の表面層にｐ型ウェル１２が形成されている。シ
リコン基板１１の表面上にフィールド酸化膜１３が形成
されており、ｐ型ウェル１２の表面内に、フィールド酸
化膜１３で囲まれた活性領域が画定されている。この活
性領域内にＭＯＳＦＥＴ１５が形成されている。ＭＯＳ
ＦＥＴ１５は、ゲート酸化膜１４ａ、ゲート電極１４
ｂ、サイドウォール絶縁膜１４ｃ、及びｎ型拡散領域１
４ｄを含んで構成される。As shown in FIG. 4A, a p-type well 12 is formed in a surface layer of an n-type silicon substrate 11. A field oxide film 13 is formed on the surface of the silicon substrate 11, and an active region surrounded by the field oxide film 13 is defined in the surface of the p-type well 12. MOSFET 15 is formed in this active region. MOS
The FET 15 has a gate oxide film 14a, a gate electrode 14
b, sidewall insulating film 14c, and n-type diffusion region 1
4d.
【００３０】ＭＯＳＦＥＴ１５を覆うように、基板上に
酸化シリコンからなる層間絶縁膜１６が形成されてい
る。層間絶縁膜１６は、ＣＶＤにより形成される。層間
絶縁膜１６の上に、強誘電体キャパシタ２０が形成され
ている。強誘電体キャパシタ２０は、下側電極１７、強
誘電体層１８、及び上側電極１９を含んで構成される。
下側電極１７は、厚さ５０ｎｍのＴｉ層と厚さ１５０ｎ
ｍのＰｔ層との２層構造を有する。強誘電体層１８は、
ＰＺＴで形成され、その厚さは２８０ｎｍである。上側
電極１９は、Ｐｔで形成され、その厚さは１７５ｎｍで
ある。An interlayer insulating film 16 made of silicon oxide is formed on the substrate so as to cover MOSFET 15. The interlayer insulating film 16 is formed by CVD. A ferroelectric capacitor 20 is formed on the interlayer insulating film 16. The ferroelectric capacitor 20 includes a lower electrode 17, a ferroelectric layer 18, and an upper electrode 19.
The lower electrode 17 has a Ti layer having a thickness of 50 nm and a thickness of 150 n.
It has a two-layer structure with a Pt layer of m. The ferroelectric layer 18
It is formed of PZT and has a thickness of 280 nm. The upper electrode 19 is formed of Pt, and has a thickness of 175 nm.
【００３１】以下、強誘電体キャパシタ２０の形成方法
について説明する。層間絶縁膜１６の上に、厚さ５０ｎ
ｍのＴｉ層をスパッタリングにより堆積する。その上
に、厚さ１５０ｎｍのＰｔ層をスパッタリングにより堆
積する。Hereinafter, a method of forming the ferroelectric capacitor 20 will be described. On the interlayer insulating film 16, a thickness of 50 n
An m layer of Ti is deposited by sputtering. A Pt layer having a thickness of 150 nm is deposited thereon by sputtering.
【００３２】このＰｔ層の上に、ゾルゲル法により厚さ
２８０ｎｍのＰＺＴ層を形成する。まず、ＰｂとＺｒと
Ｔｉとのモル組成比が１１０：５２：４８となるように
調整された有機金属化合物を、Ｐｔ層の表面上にスピン
塗布する。例えば、最初の３秒間の回転数を５００ｒｐ
ｍとし、その後の１５秒間の回転数を２０００ｒｐｍと
する。基板温度４７０℃で５分間の熱処理を行い、有機
金属を熱分解する。このスピン塗布と熱分解とを６回繰
り返すことにより、結晶化後の厚さが約２８０ｎｍ程度
となるＰＺＴ層が得られる。On this Pt layer, a PZT layer having a thickness of 280 nm is formed by a sol-gel method. First, an organometallic compound adjusted so that the molar composition ratio of Pb, Zr, and Ti is 110: 52: 48 is spin-coated on the surface of the Pt layer. For example, the number of revolutions for the first three seconds is 500 rpm
m, and the number of revolutions for 15 seconds thereafter is set to 2000 rpm. A heat treatment is performed at a substrate temperature of 470 ° C. for 5 minutes to thermally decompose the organic metal. By repeating the spin coating and the thermal decomposition six times, a PZT layer having a thickness after crystallization of about 280 nm can be obtained.
【００３３】スピン塗布と熱分解との繰り返しによって
得られたＰＺＴ層を、例えばランプアニール等により熱
処理して結晶化させる。この熱処理は、例えば、昇温速
度１℃／秒で６５０℃まで昇温し、６５０℃の温度を３
０分間維持し、３０分かけて２００℃まで降温させ、そ
の後自然冷却することにより行う。この熱処理により、
多結晶ＰＺＴ層を得ることができる。The PZT layer obtained by repeating the spin coating and the thermal decomposition is crystallized by a heat treatment such as lamp annealing. In this heat treatment, for example, the temperature is raised to 650 ° C. at a rate of 1 ° C./sec, and the temperature of 650 ° C. is reduced to 3 ° C.
This is carried out by maintaining the temperature for 0 minute, lowering the temperature to 200 ° C. over 30 minutes, and then allowing it to cool naturally. By this heat treatment,
A polycrystalline PZT layer can be obtained.
【００３４】多結晶化したＰＺＴ層の上に、Ｐｔ層をス
パッタリングにより形成する。Ｐｔ層の形成後、図１の
実施例による強誘電体キャパシタの製造の場合と同様
に、水素雰囲気中で第１回目の熱処理を行い、引き続い
て酸素雰囲気中で第２回目の熱処理を行う。第１回目の
熱処理により、上側電極１９及び下側電極１７内に、図
１に示した拡散領域５及び７が形成される。第２回目の
熱処理により、強誘電体キャパシタ２０のＱSW値が回復
する。On the polycrystallized PZT layer, a Pt layer is formed by sputtering. After the formation of the Pt layer, a first heat treatment is performed in a hydrogen atmosphere, and then a second heat treatment is performed in an oxygen atmosphere, as in the case of manufacturing the ferroelectric capacitor according to the embodiment of FIG. By the first heat treatment, the diffusion regions 5 and 7 shown in FIG. 1 are formed in the upper electrode 19 and the lower electrode 17. The Q SW value of the ferroelectric capacitor 20 is recovered by the second heat treatment.
【００３５】層間絶縁膜１６に接するＴｉ層から、最も
上のＰｔ層までの積層構造をパターニングすることによ
り、強誘電体キャパシタ２０が形成される。なお、基板
法線方向に沿って見たとき、上側電極１９が強誘電体層
１８に内包され、強誘電体層１８が下側電極１７に内包
されるようにパターニングされる。The ferroelectric capacitor 20 is formed by patterning the laminated structure from the Ti layer in contact with the interlayer insulating film 16 to the uppermost Pt layer. When viewed along the normal direction of the substrate, the patterning is performed so that the upper electrode 19 is included in the ferroelectric layer 18 and the ferroelectric layer 18 is included in the lower electrode 17.
【００３６】図４（Ｂ）に示すように、酸化シリコンか
らなる層間絶縁膜３１を形成し、強誘電体キャパシタ２
０を層間絶縁膜３１で覆う。層間絶縁膜酸３１は、ＣＶ
Ｄにより形成される。層間絶縁膜３１の形成時に強誘電
体キャパシタ２０が還元性雰囲気に晒されるが、上側電
極１９及び下側電極１７内に、図１に示した拡散領域５
及び７が形成されているため、強誘電体キャパシタ２０
の電気的特性の劣化が防止される。層間絶縁膜３１に、
コンタクトホール３２ｂ及び３２ｃを形成する。コンタ
クトホール３２ｂの底面に上側電極１９の一部が露出
し、コンタクトホール３２ｃの底面に下側電極１７の一
部が露出する。As shown in FIG. 4B, an interlayer insulating film 31 made of silicon oxide is formed, and a ferroelectric capacitor 2 is formed.
0 is covered with an interlayer insulating film 31. The interlayer insulating film acid 31 is CV
D is formed. Although the ferroelectric capacitor 20 is exposed to a reducing atmosphere when the interlayer insulating film 31 is formed, the diffusion region 5 shown in FIG.
And 7 are formed, so that the ferroelectric capacitor 20
Is prevented from deteriorating the electrical characteristics. In the interlayer insulating film 31,
Contact holes 32b and 32c are formed. Part of the upper electrode 19 is exposed at the bottom of the contact hole 32b, and part of the lower electrode 17 is exposed at the bottom of the contact hole 32c.
【００３７】図４（Ｃ）に示すように、層間絶縁膜３１
と１６とを貫通するコンタクトホール３２ａを形成す
る。コンタクトホール３２ａの底面に、ｎ型拡散領域１
４ｄの一部が露出する。コンタクトホール３２ａ〜３２
ｃ内を埋めるように、配線パターン３３ａ〜３３ｃを形
成する。図４（Ｃ）には示さないが、層間絶縁膜３１の
上に多層配線を形成することにより、強誘電体キャパシ
タを用いた不揮発性半導体記憶装置が得られる。As shown in FIG. 4C, the interlayer insulating film 31
And a contact hole 32a penetrating therethrough. An n-type diffusion region 1 is formed on the bottom of the contact hole 32a.
Part of 4d is exposed. Contact holes 32a to 32
The wiring patterns 33a to 33c are formed so as to fill the inside of c. Although not shown in FIG. 4C, a nonvolatile semiconductor memory device using a ferroelectric capacitor can be obtained by forming a multilayer wiring on the interlayer insulating film 31.
【００３８】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。The present invention has been described in connection with the preferred embodiments.
The present invention is not limited to these. For example, it will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
【００３９】[0039]
【発明の効果】以上説明したように、本発明によると、
強誘電体層と電極とｎ間に、水素を吸蔵するか、もしく
は透過させにくい拡散領域が形成される。この拡散領域
により、強誘電体層が還元されることを防止できる。強
誘電体層の還元が防止されるため、この強誘電体層を用
いた強誘電体キャパシタの電気的特性の劣化が防止され
る。As described above, according to the present invention,
A diffusion region is formed between the ferroelectric layer, the electrode, and n, where hydrogen is absorbed or hardly permeated. The diffusion region can prevent the ferroelectric layer from being reduced. Since the reduction of the ferroelectric layer is prevented, deterioration of the electric characteristics of the ferroelectric capacitor using the ferroelectric layer is prevented.
【図１】本発明の実施例による強誘電体キャパシタの基
本構成を示す断面図である。FIG. 1 is a sectional view showing a basic configuration of a ferroelectric capacitor according to an embodiment of the present invention.
【図２】上側電極、強誘電体層、及び下側電極の３層構
造の厚さ方向に関するＰｔとＰｂの分布を示すグラフで
あり、図２（Ａ）は第１回目の熱処理前、図２（Ｂ）は
第１回目の熱処理後、図２（Ｃ）は第２回目の熱処理後
の分布を示す。FIG. 2 is a graph showing distributions of Pt and Pb in a thickness direction of a three-layer structure of an upper electrode, a ferroelectric layer, and a lower electrode. FIG. 2 (B) shows the distribution after the first heat treatment, and FIG. 2 (C) shows the distribution after the second heat treatment.
【図３】酸素雰囲気中で熱処理した後の、Ｐｔ及びＰｂ
の分布を示すグラフである。FIG. 3 shows Pt and Pb after heat treatment in an oxygen atmosphere
5 is a graph showing the distribution of.
【図４】実施例による強誘電体キャパシタを有する不揮
発性半導体記憶装置の製造工程を説明するための断面図
である。FIG. 4 is a cross-sectional view for explaining a manufacturing process of the nonvolatile semiconductor memory device having the ferroelectric capacitor according to the embodiment.
１ 基板 ２ 酸化シリコン膜 ３ Ｔｉ膜 ４ 下側電極 ５、７ 拡散領域 ６ 強誘電体層 ８ 上側電極 １１ シリコン基板 １２ ｐ型ウェル １３ フィールド酸化膜 １５ ＭＯＳＦＥＴ １６、３１ 層間絶縁膜 １７ 下側電極 １８ 強誘電体層 １９ 上側電極 ２０ 強誘電体キャパシタ ３２ａ〜３２ｃ コンタクトホール ３３ａ〜３３ｃ 配線パターン Reference Signs List 1 substrate 2 silicon oxide film 3 Ti film 4 lower electrode 5, 7 diffusion region 6 ferroelectric layer 8 upper electrode 11 silicon substrate 12 p-type well 13 field oxide film 15 MOSFET 16, 31 interlayer insulating film 17 lower electrode 18 Ferroelectric layer 19 Upper electrode 20 Ferroelectric capacitor 32a to 32c Contact hole 33a to 33c Wiring pattern
フロントページの続き (72)発明者 大谷 成元 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 芦田 裕 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F083 FR02 GA21 GA25 JA15 JA17 JA38 JA39 PR33 Continuation of front page (72) Inventor Narutani Otani 4-1-1, Uedanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Hiroshi Ashida 4-1-1, Kamikodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture No. Fujitsu Limited F term (reference) 5F083 FR02 GA21 GA25 JA15 JA17 JA38 JA39 PR33
Claims (4)
素を含む強誘電体材料からなる強誘電体層を形成する工
程と、 前記強誘電体層の上に、上側電極を形成する工程と、 前記強誘電体層及び上側電極に、水素雰囲気中で第１回
目の熱処理を行い、該強誘電体層中の第１の金属元素を
前記上側電極中に拡散させる工程と、 前記第１回目の熱処理後、酸素雰囲気中で第２回目の熱
処理を行う工程とを有し、 前記上側電極のうち、前記第１の金属元素の拡散した領
域が、拡散していない領域よりも水素を吸蔵しやすい
か、もしくは水素を透過させにくい強誘電体装置の製造
方法。1. A step of forming a ferroelectric layer made of a ferroelectric material containing a first metal element as a constituent element on a substrate, and a step of forming an upper electrode on the ferroelectric layer Performing a first heat treatment on the ferroelectric layer and the upper electrode in a hydrogen atmosphere to diffuse a first metal element in the ferroelectric layer into the upper electrode; Performing a second heat treatment in an oxygen atmosphere after the second heat treatment, wherein a region of the upper electrode in which the first metal element is diffused absorbs more hydrogen than a region in which the first metal element is not diffused. A method of manufacturing a ferroelectric device that is easy to perform or hardly transmits hydrogen.
記強誘電体層と前記上側電極との界面から前記上側電極
中への深さが５〜１０ｎｍの位置で、前記第１の金属元
素のモル分率が、界面におけるモル分率の１／５になる
ように熱処理を行う請求項１に記載の強誘電体装置の製
造方法。2. The method according to claim 1, wherein in the first heat treatment step, the depth of the first metal element from the interface between the ferroelectric layer and the upper electrode is 5 to 10 nm. The method for manufacturing a ferroelectric device according to claim 1, wherein the heat treatment is performed such that a mole fraction is 1/5 of a mole fraction at the interface.
さらに、前記基板上に下側電極を形成する工程を含み、
前記強誘電体層を前記下側電極上に形成する請求項１ま
たは２に記載の強誘電体装置の製造方法。3. The method according to claim 1, wherein before the step of forming the ferroelectric layer,
The method further includes forming a lower electrode on the substrate,
3. The method according to claim 1, wherein the ferroelectric layer is formed on the lower electrode.
元素を含む強誘電体材料からなる強誘電体層と、 前記強誘電体層の上に形成された上側電極と、 前記上側電極と前記強誘電体層との界面近傍の該上側電
極内に形成された第１の金属元素の拡散領域であって、
前記強誘電体層と前記上側電極との界面から前記上側電
極内への深さが５〜１０ｎｍの位置で、前記第１の金属
元素のモル分率が、界面におけるモル分率の１／５にな
っている前記拡散領域とを有し、 前記飼拡散領域が、前記上側電極のうち該拡散領域以外
の部分よりも水素を吸蔵しやすいか、もしくは水素を透
過させにくい強誘電体装置。4. A lower electrode, a ferroelectric layer made of a ferroelectric material disposed on the lower electrode and containing a first metal element as a constituent element, and formed on the ferroelectric layer. And a diffusion region of the first metal element formed in the upper electrode near the interface between the upper electrode and the ferroelectric layer,
When the depth from the interface between the ferroelectric layer and the upper electrode to the inside of the upper electrode is 5 to 10 nm, the mole fraction of the first metal element is 1/5 of the mole fraction at the interface. A ferroelectric device, wherein the diffusion region is configured to absorb hydrogen more easily than the portion of the upper electrode other than the diffusion region or to transmit hydrogen less easily.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000076907A JP2001267519A (en) | 2000-03-17 | 2000-03-17 | Manufacturing method of ferroelectric device, and ferroelectric device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000076907A JP2001267519A (en) | 2000-03-17 | 2000-03-17 | Manufacturing method of ferroelectric device, and ferroelectric device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001267519A true JP2001267519A (en) | 2001-09-28 |
Family
ID=18594570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000076907A Pending JP2001267519A (en) | 2000-03-17 | 2000-03-17 | Manufacturing method of ferroelectric device, and ferroelectric device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001267519A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207304A (en) * | 2002-12-24 | 2004-07-22 | Seiko Epson Corp | Ceramic film, method for manufacturing the same ferroelectric capacitor, method for manufacturing the same and semiconductor device |
| US6891715B2 (en) | 2002-07-08 | 2005-05-10 | Matsushita Electric Industrial Co., Ltd. | Capacitor and method for fabricating the same |
| CN113421881A (en) * | 2021-05-26 | 2021-09-21 | 复旦大学 | Method for adjusting effective thickness of surface layer of ferroelectric memory by metal diffusion |
-
2000
- 2000-03-17 JP JP2000076907A patent/JP2001267519A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6891715B2 (en) | 2002-07-08 | 2005-05-10 | Matsushita Electric Industrial Co., Ltd. | Capacitor and method for fabricating the same |
| US7413949B2 (en) | 2002-07-08 | 2008-08-19 | Matsushita Electric Industrial Co., Ltd. | Capacitor and method for fabricating the same |
| JP2004207304A (en) * | 2002-12-24 | 2004-07-22 | Seiko Epson Corp | Ceramic film, method for manufacturing the same ferroelectric capacitor, method for manufacturing the same and semiconductor device |
| JP4609621B2 (en) * | 2002-12-24 | 2011-01-12 | セイコーエプソン株式会社 | Method for manufacturing ferroelectric capacitor |
| CN113421881A (en) * | 2021-05-26 | 2021-09-21 | 复旦大学 | Method for adjusting effective thickness of surface layer of ferroelectric memory by metal diffusion |
| CN113421881B (en) * | 2021-05-26 | 2022-08-19 | 复旦大学 | Method for adjusting effective thickness of surface layer of ferroelectric memory by metal diffusion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3970477B2 (en) | Ferroelectric integrated circuit and manufacturing method thereof | |
| US7064374B2 (en) | Barrier layers for protecting metal oxides from hydrogen degradation | |
| JP3636900B2 (en) | Method for manufacturing ferroelectric integrated circuit | |
| JP4160638B2 (en) | Semiconductor device | |
| JP2002100742A (en) | Semiconductor memory device provided with capacitor encapsulated as multifilm comprising double film with each layer formed of the same substance, and method of manufacturing the same | |
| JP2006270095A (en) | Ferroelectric structure, its manufacturing method, semiconductor device including it and its manufacturing method | |
| JP3581114B2 (en) | Diffusion prevention film, method of manufacturing the same, semiconductor memory element and method of manufacturing the same | |
| JP3445925B2 (en) | Method for manufacturing semiconductor storage element | |
| JP3419665B2 (en) | Method for manufacturing semiconductor device | |
| US6472229B1 (en) | Method for manufacturing a ferroelectric capacitor having improved polarization characteristics and a method for manufacturing a ferroelectric memory device incorporating such capacitor | |
| JP2006261483A (en) | Ferroelectric capacitor and its fabrication process | |
| US6346424B1 (en) | Process for producing high-epsilon dielectric layer or ferroelectric layer | |
| JPH09246490A (en) | Semiconductor device and manufacture thereof | |
| JP3365150B2 (en) | Semiconductor memory | |
| KR100668881B1 (en) | Capacitor and method of its manufacture | |
| JP2001267519A (en) | Manufacturing method of ferroelectric device, and ferroelectric device | |
| JP4109304B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006202988A (en) | Semiconductor device and its manufacturing method | |
| JP2002151654A (en) | Dielectric capacitor element and manufacturing method therefor | |
| JP3294214B2 (en) | Thin film capacitors | |
| JP2002314047A (en) | Semiconductor device and manufacturing method therefor | |
| US7816150B2 (en) | Fabrication process of semiconductor device | |
| KR100296128B1 (en) | Capacitor Manufacturing Method of Ferroelectric Memory Device | |
| JP2006059968A (en) | Semiconductor device and its manufacturing method, ferroelectric capacitor structure | |
| JPH11204734A (en) | Electrode, capacitor, memory and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070305 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |