JP2001267464A - Electronic device - Google Patents
Electronic deviceInfo
- Publication number
- JP2001267464A JP2001267464A JP2000081756A JP2000081756A JP2001267464A JP 2001267464 A JP2001267464 A JP 2001267464A JP 2000081756 A JP2000081756 A JP 2000081756A JP 2000081756 A JP2000081756 A JP 2000081756A JP 2001267464 A JP2001267464 A JP 2001267464A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer wiring
- transmission line
- wirings
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、多層配線基板上に
半導体部品を搭載した電子装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device having semiconductor components mounted on a multilayer wiring board.
【０００２】[0002]
【従来の技術】近年、光通信は、あらゆる分野で使用さ
れ、今後も益々発達することが予想される。現在一般的
に使用されている光伝送モジュールは、10Gbit/sが主流
であるが、通信速度の高速化にともない、大容量化が要
求され、今後40Gbit/sが主流になるものと予想される。2. Description of the Related Art In recent years, optical communication has been used in various fields and is expected to continue to develop. Currently, optical transmission modules commonly used are mainly 10 Gbit / s, but with the increase in communication speed, large capacity is required, and it is expected that 40 Gbit / s will become mainstream in the future. .
【０００３】一方、大容量、高速化は勿論のこと、小形
化が要求されている。小形化は、内蔵する半導体モジュ
ールの性能に左右されるといっても過言ではなく、高い
電送特性を持った半導体モジュールの開発が急務となっ
ている。On the other hand, not only large capacity and high speed but also miniaturization are required. It is no exaggeration to say that miniaturization depends on the performance of the built-in semiconductor module, and there is an urgent need to develop a semiconductor module having high transmission characteristics.
【０００４】半導体モジュールの伝送特性を改善した従
来の技術として、例えば、特開平４−２７０５０２号公
報がある。この従来技術は、半導体基板の裏面にタブ型
の溝を形成し、この溝の底面に内部ストリップ導体を形
成し、この内部ストリップ導体と前記基板裏面側の導電
性基体とにより、マイクロストリップ線路の一部、つま
り伝送線部分を構成したものである。As a conventional technique for improving the transmission characteristics of a semiconductor module, there is, for example, Japanese Patent Application Laid-Open No. Hei 4-270502. In this prior art, a tab-shaped groove is formed on the back surface of a semiconductor substrate, an internal strip conductor is formed on the bottom surface of the groove, and a microstrip line is formed by the internal strip conductor and a conductive substrate on the back surface of the substrate. A part, that is, a part constituting a transmission line part.
【０００５】これにより、マイクロストリップ線路を構
成するストリップ導体の一部が基板内部に形成されるこ
とになり、基板上でのマイクロ波回路の占有面積が削減
できる。また、上記伝送線部分では、誘電体が空気とな
るので、マイクロストリップ線路の高インピーダンス化
を図ることができる。[0005] As a result, a part of the strip conductor constituting the microstrip line is formed inside the substrate, and the area occupied by the microwave circuit on the substrate can be reduced. In the transmission line portion, since the dielectric is air, the impedance of the microstrip line can be increased.
【０００６】また、特表平9−508510号公報は、発砲体
ストリップライン型の伝送線路網に関するものであり、
発砲体内の誘電体損失を低減するために、ストリップラ
インの領域において発砲体の少なくとも一部を、伝送線
路網の波動特性の悪化が生じないように除去したもので
ある。更に、形成したダクトを空気又は冷却剤を用いる
ストリップラインの強制冷却を行うようにしたものであ
る。Japanese Patent Publication No. 9-508510 relates to a transmission line network of a foam strip line type.
In order to reduce dielectric loss in the foam, at least a part of the foam in the region of the stripline is removed so as not to deteriorate the wave characteristics of the transmission line network. Further, the formed duct performs forced cooling of the strip line using air or a coolant.
【０００７】[0007]
【発明が解決しようとする課題】このように、上記従来
技術は、樹脂基板内に空間（以下、キャビティという）
を設け、このキャビティ内に信号線を配置することによ
って、空気を誘電体としたマイクロストリップ線路構造
（Micro Strip Line）（以下、ＭＳＬという）としたも
のである。As described above, according to the above-mentioned prior art, a space (hereinafter referred to as a cavity) is formed in a resin substrate.
And a signal line is arranged in the cavity to form a micro strip line structure (hereinafter, referred to as MSL) using air as a dielectric.
【０００８】半導体モジュールで、高い伝送特性を得る
条件としては、導体としての抵抗を出来る限り小さくす
ること、高いインピーダンスを得ることなどがあげられ
る。Conditions for obtaining high transmission characteristics in a semiconductor module include minimizing the resistance as a conductor and obtaining a high impedance.
【０００９】これに対し、特開平4−270502号公報の高
周波伝送線では、伝送線路での反射特性の損失を低減す
るために、特性インピーダンスの整合をはかる必要があ
り、信号線の線幅加工公差と樹脂基板の厚さ公差を厳し
く管理してインピーダンスを制御しなければならない。
また、多層配線基板では樹脂基板を複数枚重ねるために
基板厚さの公差がかなり大きくなってしまうため、誘電
体の厚さに影響を受けやすいＭＳＬで要求されるインピ
ーダンスの精度向上を実現することは困難である。On the other hand, in the high-frequency transmission line disclosed in Japanese Patent Application Laid-Open No. 4-270502, it is necessary to match the characteristic impedance in order to reduce the loss of the reflection characteristic in the transmission line. The impedance must be controlled by strictly controlling the tolerance and the thickness tolerance of the resin substrate.
In addition, in the case of a multi-layer wiring board, since the tolerance of the board thickness becomes considerably large because a plurality of resin boards are stacked, it is necessary to improve the impedance accuracy required for the MSL which is easily affected by the thickness of the dielectric. It is difficult.
【００１０】また、前記反射特性は、特性インピーダン
スのミスマッチによって影響を受けやすく、ＭＳＬは、
反射が大きく、また変動幅も大きい。この理由はＭＳＬ
のほうが厚さ公差というパラメータを余計にもっている
からである。また、ＭＳＬは、共振周波数が著しく変動
してしいるためであるからと考えられる。In addition, the reflection characteristic is easily affected by a characteristic impedance mismatch.
The reflection is large and the fluctuation width is large. The reason is MSL
Has an extra parameter called thickness tolerance. Further, it is considered that MSL is because the resonance frequency fluctuates significantly.
【００１１】また、挿入損失は、特性インピーダンスの
整合性だけでなく、配線の抵抗損出や誘電体損失にも大
きな影響を及ぼす。The insertion loss has a great effect not only on the matching of the characteristic impedance but also on the resistance loss and the dielectric loss of the wiring.
【００１２】一方、特表平9−508510号公報は、空間の
厚さ管理は、キャビティー自体の厚さで管理しなくては
ならないという問題がある。On the other hand, Japanese Patent Application Laid-Open No. 9-508510 has a problem that the thickness of the space must be controlled by the thickness of the cavity itself.
【００１３】本発明の目的は、高い伝送特性を有し、大
容量で高速の電子装置を提供することにある。An object of the present invention is to provide a large-capacity, high-speed electronic device having high transmission characteristics.
【００１４】[0014]
【課題を解決するための手段】上記目的は、有機基板を
積層した多層配線基板と、この多層配線基板内に位置す
る配線と、この配線間に介在された空間とを有する伝送
線路であって、上記多層配線基板上に半導体部品を搭載
したことにより達成される。SUMMARY OF THE INVENTION The object of the present invention is to provide a transmission line having a multilayer wiring board on which organic substrates are stacked, wiring located in the multilayer wiring board, and a space interposed between the wirings. This is achieved by mounting semiconductor components on the multilayer wiring board.
【００１５】また、有機基板を積層した多層配線基板
と、この多層配線基板内に位置する配線と、この配線間
に介在された空間とを有する伝送線路であって、前記空
間層内の壁面を定電位面としたことにより達成される。A transmission line having a multilayer wiring board on which an organic substrate is laminated, a wiring located in the multilayer wiring board, and a space interposed between the wirings, wherein a wall surface in the space layer is formed. This is achieved by using a constant potential surface.
【００１６】また、有機基板を積層した多層配線基板
と、この多層配線基板内に位置する配線と、この配線間
に介在された空間とを有する伝送線路であって、前記伝
送線路が対線となったことにより達成される。A transmission line having a multilayer wiring board on which an organic substrate is laminated, a wiring located in the multilayer wiring board, and a space interposed between the wirings, wherein the transmission line is a paired line. Achieved by becoming
【００１７】また、有機基板を積層した多層配線基板
と、この多層配線基板内に位置する配線と、この配線間
に介在された空間とを有する伝送線路であって、前記伝
送線路の表面に保護被膜をコーティングしたことにより
達成される。A transmission line having a multilayer wiring board on which an organic substrate is laminated, wiring located in the multilayer wiring board, and a space interposed between the wirings, wherein the transmission line has a protective surface. Achieved by coating the coating.
【００１８】また、有機基板を積層した多層配線基板
と、この多層配線基板内に位置する配線と、この配線間
に介在された空間とを有する伝送線路であって、前記伝
送線路を構成する空間層内の空気を給排気するための空
気口を前記多層配線基板に設けたことにより達成され
る。A transmission line having a multilayer wiring board on which an organic substrate is laminated, a wiring located in the multilayer wiring board, and a space interposed between the wirings, wherein the space constituting the transmission line is provided. This is achieved by providing an air port for supplying and exhausting air in the layer to the multilayer wiring board.
【００１９】また、前記配線と多層配線基板に搭載され
る半導体部品との電極間を、前記多層配線基板を貫通す
るビアホールを介して接続したことにより達成される。Further, the present invention is attained by connecting between the electrodes of the wiring and the semiconductor component mounted on the multilayer wiring board via via holes penetrating the multilayer wiring board.
【００２０】また、前記多層配線基板上に搭載された半
導体部品にヒートシンクを接続することにより達成され
る。[0020] The present invention is also achieved by connecting a heat sink to a semiconductor component mounted on the multilayer wiring board.
【００２１】[0021]
【発明の実施の形態】以下、本発明を図１乃至図１０を
用いて説明する。図1は、半導体チップを搭載した多層
配線基板の斜視図である。図２は、樹脂により形成され
た多層基板の部分断面図である。図３は、単層の樹脂で
形成された基板の部分断面図である。図４は、外乱をシ
ールドするために配線を設けた基板の部分断面図であ
る。図５は、キャビティ内に2本の配線を設けた基板の
部分断面図である。図６は、図5に示した基板にシール
ド用の配線を設けた基板の部分断面図である。図７、図
８、図９は、多層敗戦基板上の半導体部分の断面図であ
る。図１０は、本発明を搭載した光受信モジュールの断
面図である。図１１は、図１０の上面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to FIGS. FIG. 1 is a perspective view of a multilayer wiring board on which a semiconductor chip is mounted. FIG. 2 is a partial cross-sectional view of a multilayer substrate formed of a resin. FIG. 3 is a partial cross-sectional view of a substrate formed of a single-layer resin. FIG. 4 is a partial cross-sectional view of a substrate provided with wiring for shielding disturbance. FIG. 5 is a partial cross-sectional view of a substrate provided with two wirings in a cavity. FIG. 6 is a partial cross-sectional view of the substrate shown in FIG. 5 in which wiring for shielding is provided. 7, 8, and 9 are cross-sectional views of a semiconductor portion on a multilayer defeat board. FIG. 10 is a cross-sectional view of an optical receiving module equipped with the present invention. FIG. 11 is a top view of FIG.
【００２２】ところで、配線基板には、セラミック系、
ガラスセラミック系、樹脂系等があるが、誘電率で見る
と樹脂系の配線基板が最も有利であり、特に有機樹脂系
の配線基板は、著しく誘電率が高い。ところが、有機樹
脂系の配線基板は、低誘電体による損失が大きいため、
柔軟性のあるテープ状の有機樹脂系多層配線基板の検討
を行った。By the way, the wiring substrate is made of a ceramic,
Although there are glass ceramics, resins, and the like, resin-based wiring boards are most advantageous in terms of dielectric constant, and particularly, organic resin-based wiring boards have a remarkably high dielectric constant. However, an organic resin-based wiring board has a large loss due to a low dielectric substance.
A flexible tape-shaped organic resin-based multilayer wiring board was studied.
【００２３】そこで、この有機樹脂系配線基板を用いた
本発明の実施例を説明する。An embodiment of the present invention using this organic resin-based wiring board will now be described.
【００２４】図１において、１は、有機樹脂系の多層配
線基板であり、上部に半導体チップ２が搭載されてい
る。３は、バンプ電極である。半導体チップ２は、この
バンプ電極３と多層配線基板１上に施された配線（図1
には、図示していない）とを介して多層配線基板１と電
気的に接続される。多層配線基板１は、例えば、有機系
のポリミド樹脂と銅配線から形成されている。半導体チ
ップ２は、多層配線基板１上に施された配線により、外
部端子（図1には、図示していない）や同一基板上に搭
載された半導体素子や電子部品（図1には、図示してい
ない）と電気的に接続されている。In FIG. 1, reference numeral 1 denotes an organic resin-based multilayer wiring board, on which a semiconductor chip 2 is mounted. 3 is a bump electrode. The semiconductor chip 2 includes the bump electrodes 3 and the wirings provided on the multilayer wiring board 1 (FIG. 1).
(Not shown) are electrically connected to the multilayer wiring board 1. The multilayer wiring board 1 is formed of, for example, an organic polyimide resin and copper wiring. The semiconductor chip 2 is connected to external terminals (not shown in FIG. 1) and semiconductor elements and electronic components (FIG. 1 shown in FIG. 1) mounted on the same substrate by wiring provided on the multilayer wiring board 1. (Not shown).
【００２５】図２において、４は、第１の樹脂層であ
る。この第1の樹脂層４上には、第１の配線５が施され
ており、第１の樹脂層４内には、第１のキャビティ６が
形成されている。このキャビティ６が樹脂に所定の間隔
を持たせて形成した空気層となる。７は、第１の樹脂層
４の下面に積層された第２の樹脂層である。この第２の
樹脂層７の上には、第２の配線８、９、１０が施されて
いる。第２の樹脂層７内には、第２のキャビティ１１が
形成されている。この第２のキャビティ１１も前記第1
のキャビティ６と同様に、樹脂に所定の間隔を持たせて
形成した空気層となっている。この第２のキャビティ１
１は、第２の配線８の全てと、第２の配線９、１０の一
部を覆うように形成されている。配線８と配線９、１０
の一部は、第1のキャビティ６と第２のキャビティ１１
との間に位置するため、上記第１と第２のキャビティ
６、１１の中空に浮いた状態となる。In FIG. 2, reference numeral 4 denotes a first resin layer. A first wiring 5 is provided on the first resin layer 4, and a first cavity 6 is formed in the first resin layer 4. The cavity 6 becomes an air layer formed by giving a predetermined interval to the resin. Reference numeral 7 denotes a second resin layer laminated on the lower surface of the first resin layer 4. On the second resin layer 7, second wirings 8, 9, and 10 are provided. A second cavity 11 is formed in the second resin layer 7. This second cavity 11 is also the first cavity 11
Similarly to the cavity 6, the air layer is formed by giving a predetermined interval to the resin. This second cavity 1
1 is formed so as to cover all of the second wirings 8 and a part of the second wirings 9 and 10. Wiring 8 and wiring 9, 10
Of the first cavity 6 and the second cavity 11
Therefore, the first and second cavities 6 and 11 float in the air.
【００２６】第１のキャビティ６の面積を、第２のキャ
ビティ１１の面積よりも大きくすると、後述するテープ
基板積層時の位置合わせが容易となる。If the area of the first cavity 6 is made larger than the area of the second cavity 11, positioning during the later-described lamination of the tape substrates becomes easy.
【００２７】上記多層配線基板は、例えば、２枚の銅箔
付きポリミドテープ基板を用意し、各々のポリミドテー
プ基板の銅箔をエッチング加工などにより配線パターン
を形成した後にポリミド側をレーザ加工、ウエットエッ
チング加工などによってキャビティを形成する。この２
枚のポリミドテープ基板は、ラミネート法などで積層す
ることにより簡単に多層配線基板として形成できる。For the multilayer wiring board, for example, two polyimide tape substrates with copper foil are prepared, and a wiring pattern is formed by etching the copper foil of each polyimide tape substrate, and then the polyimide side is laser-processed and wet-processed. A cavity is formed by etching or the like. This 2
The two polyimide tape substrates can be easily formed as a multilayer wiring substrate by laminating by a laminating method or the like.
【００２８】上記配線基板によれば、第２の樹脂層７上
の配線８を信号線とし、第１の樹脂層４上の配線５、及
び第２の樹脂層７上の配線９、１０を定電位面とし、配
線８と配線９、１０でコプレナー線路構造とすること
で、キャビティ内に介在する、例えば空気や不活性ガス
などの気体を誘電体とした高周波伝送線路が形成され
る。配線５を電磁シールド面として利用することにより
高い伝送特性を得ることができる。According to the above wiring board, the wiring 8 on the second resin layer 7 is used as a signal line, and the wiring 5 on the first resin layer 4 and the wirings 9 and 10 on the second resin layer 7 are used as signal lines. By forming a coplanar line structure with the wiring 8 and the wirings 9 and 10 as a constant potential surface, a high-frequency transmission line having a dielectric such as air or an inert gas is formed in the cavity. By using the wiring 5 as an electromagnetic shield surface, high transmission characteristics can be obtained.
【００２９】図３から図６は、本発明の他の伝送線路を
備えた配線基板の例を示す。FIGS. 3 to 6 show examples of a wiring board provided with another transmission line according to the present invention.
【００３０】図３において、単層の樹脂層７には、キャ
ビティ１１が形成されている。この単層の樹脂層７は、
図２で説明した２層の樹脂層のうち、第２の樹脂層７に
相当し、同じく樹脂層７の上面には、配線８、９、１０
が施されている。In FIG. 3, a cavity 11 is formed in a single resin layer 7. This single-layer resin layer 7
2 corresponds to the second resin layer 7 among the two resin layers described with reference to FIG.
Is given.
【００３１】図４は、図２で説明した多層配線基板に外
乱の影響を緩和するためのシールドを施したものを示す
図である。FIG. 4 is a diagram showing the multi-layer wiring board described in FIG. 2 with a shield for reducing the influence of disturbance.
【００３２】図４において、重ねられた第１の樹脂層４
上には配線５が、第２の樹脂層７の底面には配線１２が
施されている。この第１と２の樹脂層によって配線８、
９、１０の伝送線路を挟み込む形状となっている。In FIG. 4, the first resin layer 4
The wiring 5 is provided thereon, and the wiring 12 is provided on the bottom surface of the second resin layer 7. The wirings 8,
9 and 10 are sandwiched between the transmission lines.
【００３３】図５は、キャビティ６、１１内に浮いた状
態となっている配線をペア配線としたものを示す図であ
る。FIG. 5 is a diagram showing the wiring floating in the cavities 6 and 11 as a pair wiring.
【００３４】図5において、正位相と逆位相の信号を一
組として伝送できるように配線１３と１４からなる中心
導体を２本とし、両脇を第１と第２の樹脂層４、７間で
挟み込んだ配線１５、１６を設けたものである。この伝
送線路とすることによって配線密度が向上する。In FIG. 5, two center conductors composed of the wirings 13 and 14 are provided so that signals having the normal phase and the opposite phase can be transmitted as one set, and both sides are provided between the first and second resin layers 4 and 7. The wirings 15 and 16 sandwiched between are provided. With this transmission line, the wiring density is improved.
【００３５】図６は、図５で説明した配線１３と１４か
らなる中心導体２本のみとしている。両脇の配線１５、
１６は設けられていない。樹脂層４の上面にはシールド
用として配線５が施され、樹脂層７の底面には、配線１
２が施されている。FIG. 6 shows only two central conductors composed of the wirings 13 and 14 described in FIG. Wiring 15 on both sides,
16 is not provided. Wiring 5 is provided on the upper surface of the resin layer 4 for shielding, and the wiring 1 is provided on the bottom surface of the resin layer 7.
2 is given.
【００３６】図７、図８、図９で上記多層配線基板１上
に搭載された半導体２部分の詳細を説明する。図７は、
半導体搭載部分の縦断面図である。図８は、半導体搭載
部分の信号線方向を示す縦断面図である。図９は、半導
体搭載部分の信号線構造を示す平面図である。The details of the portion of the semiconductor 2 mounted on the multilayer wiring board 1 will be described with reference to FIGS. FIG.
It is a longitudinal section of a semiconductor mounting part. FIG. 8 is a longitudinal sectional view showing a signal line direction of a semiconductor mounting portion. FIG. 9 is a plan view showing a signal line structure of a semiconductor mounting portion.
【００３７】図７において、多層配線基板１の上面に
は、バンプ電極１７、１８、１９、２０を介して半導体
チップ２が搭載されている。多層配線基板１は、第１の
樹脂層４、第２の樹脂層７、第３の樹脂層２１から構成
され、内部には、キャビティ６、１１による空気層が設
けられている。このキャビティ６、１１には、図２で説
明した配線８がキャビティ６、１１内に浮いた状態で取
付けられている。この配線８が信号配線となり、配線
９、１０との組合わせで伝送線路が形成されている。こ
の配線８が銅などの腐食しやすい金属で形成された場合
には、この配線８の表面に金や錫などのメッキ処理を施
しておく必要がある。In FIG. 7, the semiconductor chip 2 is mounted on the upper surface of the multilayer wiring board 1 via bump electrodes 17, 18, 19, 20. The multilayer wiring board 1 includes a first resin layer 4, a second resin layer 7, and a third resin layer 21, and an air layer including cavities 6 and 11 is provided inside. The wirings 8 described with reference to FIG. 2 are attached to the cavities 6 and 11 in a state of floating in the cavities 6 and 11. The wiring 8 serves as a signal wiring, and a transmission line is formed in combination with the wirings 9 and 10. When the wiring 8 is formed of a metal that is easily corroded, such as copper, the surface of the wiring 8 needs to be plated with gold, tin, or the like.
【００３８】半導体チップ２と多層配線基板１間に設け
られたバンプ電極１７、１８、１９、２０は、半導体チ
ップ２と多層配線基板１とを電気的に接続するものであ
る。このバンプ電極１７、１８、１９、２０は、例え
ば、はんだや金などで形成されている。はんだによるバ
ンプ電極１７、１８、１９、２０であると、配線８と直
に接合することが可能であり、金によるバンプ電極１
７、１８、１９、２０の場合であっても配線８に錫など
のコーティングをすることによって共晶合金接合を行う
ことが可能である。The bump electrodes 17, 18, 19, and 20 provided between the semiconductor chip 2 and the multilayer wiring board 1 electrically connect the semiconductor chip 2 and the multilayer wiring board 1. The bump electrodes 17, 18, 19, 20 are formed of, for example, solder or gold. If the bump electrodes 17, 18, 19, and 20 are made of solder, they can be directly joined to the wiring 8, and the bump electrodes 1 made of gold can be used.
Even in the case of 7, 18, 19, and 20, it is possible to perform eutectic alloy bonding by coating the wiring 8 with tin or the like.
【００３９】２５、２６、２７は、第１と第２の樹脂層
を貫通するように設けられたビアホールである。このビ
アホール２５、２６、２７によって半導体チップ２と各
樹脂層４、７、２１が電気的に接続される。このビアホ
ール２５、２６、２７は、例えば、樹脂層にレーザやパ
ンチ金型などで孔あけ加工を施した後に、電気メッキ処
理などにより、この孔をCuで埋め込んで形成する。Reference numerals 25, 26, and 27 denote via holes provided to penetrate the first and second resin layers. The semiconductor chip 2 and each of the resin layers 4, 7, 21 are electrically connected by the via holes 25, 26, 27. The via holes 25, 26, and 27 are formed, for example, by piercing a resin layer with a laser or a punch die and then filling the holes with Cu by electroplating or the like.
【００４０】図８は、図１のＢ−Ｂ断面である。FIG. 8 is a sectional view taken along the line BB of FIG.
【００４１】図８において、半導体の信号用のバンプ電
極１９は、第１の樹脂層４を貫通するビアホール２５を
介して信号用の配線８と電気的に接続される。In FIG. 8, a semiconductor signal bump electrode 19 is electrically connected to a signal wiring 8 through a via hole 25 penetrating the first resin layer 4.
【００４２】ところで、キャビティ６、１１内の配線８
が長くなる場合には、第２の樹脂層７に設けられたキャ
ビティ１１ａ、１１ｂ、１１ｃのように、キャビティ１
１内に支持部７ａ、７ｂを設けて複数に分割し、この支
持部７ａ、７ｂによって配線８を支えるようにしたもの
である。これによって配線８のたわみや変形を防止する
ことができる。The wiring 8 in the cavities 6 and 11
In the case where the length of the cavity 1 is longer, the cavity 1
1 is provided with support portions 7a and 7b and is divided into a plurality of portions, and the wires 8 are supported by the support portions 7a and 7b. This can prevent the wiring 8 from being bent or deformed.
【００４３】多層の樹脂層による基板をラミネート積層
する場合には、樹脂基板間に使用する接着剤に気泡が入
ってボイドとなり接続不良を起こす可能性がある。これ
を未然に防ぐためには、真空中で積層すると良い。本実
施例では、樹脂基板を積層後に大気圧に戻したときにキ
ャビティ６、１１、１１ａ、１１ｂ、１１ｃが大気圧で
潰されてしまわないようにキャビティ６、１１と外気と
が連通する通気孔２２を第３の樹脂層２１に設けてい
る。この貫通孔２２によって多層配線基板１上に電子部
品を搭載する時のはんだリフロー時に上記キャビティ
６、１１内の空気が熱膨張して樹脂層や配線が破損して
しまうことを防止するものである。この通気孔２２は、
図７に示した通気孔２２と同一物である。In the case of laminating and laminating substrates composed of multiple resin layers, there is a possibility that the adhesive used between the resin substrates contains air bubbles and becomes voids, resulting in poor connection. In order to prevent this from happening, the layers should be stacked in a vacuum. In the present embodiment, the ventilation holes communicating the cavities 6, 11 and the outside air so that the cavities 6, 11, 11a, 11b, 11c are not crushed by the atmospheric pressure when the pressure is returned to the atmospheric pressure after the lamination of the resin substrates. 22 is provided on the third resin layer 21. The through-holes 22 prevent the air in the cavities 6 and 11 from thermally expanding during solder reflow when the electronic component is mounted on the multilayer wiring board 1, thereby damaging the resin layer and the wiring. . This ventilation hole 22
This is the same as the vent hole 22 shown in FIG.
【００４４】図９に図８を上面から見た図を示す。FIG. 9 is a view of FIG. 8 as viewed from above.
【００４５】図９において、通気孔２２を設けること
で、上記キャビティ内の配線８は、外気に触れてしまう
ため、前述したように、配線８の腐食を防止する必要が
ある。この腐食防止策として、例えば、配線表面に金や
錫のメッキ処理といった保護被膜コーティングを行った
方が良い。In FIG. 9, since the wiring 8 in the cavity is exposed to the outside air by providing the ventilation hole 22, it is necessary to prevent the wiring 8 from being corroded as described above. As a countermeasure against this corrosion, for example, it is better to apply a protective coating such as gold or tin plating on the wiring surface.
【００４６】第２のキャビティ１１を支持部７ａで分割
して形成したキャビティ１１ａ、１１ｂ、１１ｃで信号
線用の配線８に沿ってグランドパターン２８を切り欠い
ておくと、電気力線が信号線から広がって支持部７ａ、
７ｂを通過しようとしても、電気力線が第１の樹脂層４
上において配線５の方に引っ張りあげられる形になるの
で、支持部７ａ、７ｂの誘電体による特性インピーダン
スへの影響を最小限に抑えることができる。信号用のバ
ンプ電極１９は、グランド用のバンプ電極１８、２０に
囲まれた構造になっているので、バンプ部分においても
インピーダンスの制御を容易にすることが可能である。
図７に示した電源用のバンプ１７は、電源プレーン２８
とビアホール２５とで接続され、半導体チップ２の電気
的な接続に必要な信号、電源、グランドを電源プレーン
２８とビアホール２５を介して多層配線基板１に接続し
ている。半導体チップ２は、多層配線基板１から給電さ
れて動作し、上記伝送線路を通じて信号の入出力を行
う。If the ground pattern 28 is cut out along the signal line wiring 8 at the cavities 11a, 11b, and 11c formed by dividing the second cavity 11 by the support portions 7a, the electric lines of force become signal lines. From the support portion 7a,
7b, the lines of electric force are applied to the first resin layer 4
Since it is pulled up toward the wiring 5, the influence on the characteristic impedance by the dielectric of the supporting portions 7a and 7b can be minimized. Since the signal bump electrode 19 has a structure surrounded by the ground bump electrodes 18 and 20, it is possible to easily control the impedance even at the bump portion.
The power supply bumps 17 shown in FIG.
And a via hole 25, and a signal, a power supply, and a ground necessary for electrical connection of the semiconductor chip 2 are connected to the multilayer wiring board 1 via the power supply plane 28 and the via hole 25. The semiconductor chip 2 operates by being supplied with power from the multilayer wiring board 1, and inputs and outputs signals through the transmission line.
【００４７】図１０は、本発明の多層配線基板を光受信
モジュールに搭載した実施例を示す図である。FIG. 10 is a view showing an embodiment in which the multilayer wiring board of the present invention is mounted on an optical receiving module.
【００４８】図１０において、多層配線基板１には、光
素子１０１が接続されたＩＣ１０８、半導体チップ２、
および抵抗やコンデンサなどのチップ部品１０９を搭載
されている。これらの電子部品間には、本発明の伝送線
路を通じて信号が伝送される高周波回路が構成されてい
る。発熱量が大きいＩＣ１０８や半導体チップ２は、高
熱伝導性の金属ブロック１０７上に銀ペーストにより接
着固定している。この金属ブロック１０７は、高熱伝導
性グリス１０５を介してヒートシンク１０６に接続され
ている。ＩＣ１０８、半導体チップ２から発生した熱は
ヒートシンク１０６に流れ込んで空気中に放散される。In FIG. 10, an IC 108 to which an optical element 101 is connected, a semiconductor chip 2,
And a chip component 109 such as a resistor and a capacitor. A high-frequency circuit for transmitting a signal through the transmission line of the present invention is configured between these electronic components. The IC 108 and the semiconductor chip 2 that generate a large amount of heat are bonded and fixed on the metal block 107 having high thermal conductivity using a silver paste. This metal block 107 is connected to a heat sink 106 via a highly thermally conductive grease 105. Heat generated from the IC 108 and the semiconductor chip 2 flows into the heat sink 106 and is radiated into the air.
【００４９】多層配線基板１は、光受信モジュールの高
周波用外部端子１０４、コネクタの金属ブロック１０７
に接続されている。高周波用外部端子１０４は、例えば
セラミック端子などで、複数のモジュール間を同軸線で
接続される。光ファイバ１０２から光素子１０１に入射
された光信号は、電気信号に変換されＩＣ１０８上の初
段の増幅回路を経て多層配線基板１の伝送線路に到達す
る。これらの多層配線基板１は、筐体１０３に収納され
ている。多層配線基板１上で増幅、タイミング抽出、波
形整形などの信号処理を実施した後、光受信モジュール
の高周波用外部端子に信号を送りこむ。The multilayer wiring board 1 includes a high-frequency external terminal 104 of the optical receiving module and a metal block 107 of the connector.
It is connected to the. The high frequency external terminal 104 is, for example, a ceramic terminal or the like, and a plurality of modules are connected by a coaxial line. The optical signal incident on the optical element 101 from the optical fiber 102 is converted into an electric signal and reaches the transmission line of the multilayer wiring board 1 via the first-stage amplifier circuit on the IC 108. These multilayer wiring boards 1 are housed in a housing 103. After performing signal processing such as amplification, timing extraction, and waveform shaping on the multilayer wiring board 1, a signal is sent to a high-frequency external terminal of the optical receiver module.
【００５０】図１１は、図１０をヒートシンク１０６側
から見た図であり、ヒートシンク１０６の側面方向に
は、前述した金属ブロック１０７が設けられている。FIG. 11 is a view of FIG. 10 viewed from the heat sink 106 side, and the above-described metal block 107 is provided in a side surface direction of the heat sink 106.
【００５１】これにより、電子部品の３次元実装が可能
となり、また微弱な信号を良好な伝送品質で再生出力す
ることが可能となる。As a result, three-dimensional mounting of electronic components becomes possible, and weak signals can be reproduced and output with good transmission quality.
【００５２】本発明は、伝送線路が同一平面上に構成さ
れているため、特性インピーダンスは基板厚さや接着剤
の材質・厚さに影響されることがなく、また加工精度の
よいエッチング技術を用いることにより制御しやすくな
る。In the present invention, since the transmission lines are formed on the same plane, the characteristic impedance is not affected by the thickness of the substrate or the material and thickness of the adhesive, and an etching technique with high processing accuracy is used. This makes it easier to control.
【００５３】また、樹脂層の一部にキャビティを設け、
気体を誘電体としているので、基板材料に関係なく良好
な伝送特性を得ることができる。また、多層配線基板が
柔軟な有機径樹脂剤で形成されているので、接続する半
導体チップへの負荷を軽減される。Further, a cavity is provided in a part of the resin layer,
Since the gas is a dielectric, good transmission characteristics can be obtained regardless of the substrate material. Further, since the multilayer wiring board is formed of a flexible organic resin material, the load on the semiconductor chip to be connected can be reduced.
【００５４】このように、本発明によれば、電子部品管
の搭載距離を短くできるうえ、高い伝送特性を有する光
受信モジュールが可能となるため、小型の高周波回路モ
ジュールの実現が可能になる。As described above, according to the present invention, the mounting distance of the electronic component tube can be shortened, and an optical receiving module having high transmission characteristics can be realized, so that a small high-frequency circuit module can be realized.
【００５５】また、半導体チップから発生する熱は、半
導体チップ裏面のヒートシンクから放熱されるので、半
導体モジュールの信頼性を向上することができる。ま
た、柔軟な基板の採用が可能なため、モジュール内での
熱応力を緩和することができ信頼性を向上できる。ま
た、本発明の半導体モジュールは、有機系樹脂基板の上
面で、同一平面上の加工が可能となる。Further, since the heat generated from the semiconductor chip is radiated from the heat sink on the back surface of the semiconductor chip, the reliability of the semiconductor module can be improved. In addition, since a flexible substrate can be employed, thermal stress in the module can be reduced, and reliability can be improved. Further, the semiconductor module of the present invention can be processed on the same plane on the upper surface of the organic resin substrate.
【００５６】ところで、有機基板内に伝送線路を形成し
た場合は、有機基板を誘電体として利用すると誘電損失
が大きいために高周波信号伝送時に波形が減衰してしま
い、きれいな波形が到達しなかったり、効率が悪くなっ
たりする。しかしながら、誘電体を空気などの気体とす
ることによって誘電体損失が限りなく小さくなり、伝送
特性が向上する。また、誘電体を空気とすることで寄生
容量を小さくすることができるので線路断面積を大きく
することができ、配線抵抗を小さく抑えることができ
る。容量と抵抗が小さくなるので配線遅延時間を大幅に
短くすることができる。したがって、伝送遅延や伝送波
形の劣化を抑えることができる。When a transmission line is formed in an organic substrate, if the organic substrate is used as a dielectric, the waveform is attenuated during high-frequency signal transmission due to a large dielectric loss. Or it becomes less efficient. However, by using a gas such as air as the dielectric, the dielectric loss is reduced as much as possible, and the transmission characteristics are improved. In addition, since the parasitic capacitance can be reduced by using air as the dielectric, the cross-sectional area of the line can be increased, and the wiring resistance can be reduced. Since the capacitance and resistance are reduced, the wiring delay time can be significantly reduced. Therefore, transmission delay and deterioration of the transmission waveform can be suppressed.
【００５７】図１２は、本発明のＭＳＬと従来のＭＳＬ
を比較したものである。FIG. 12 shows the MSL of the present invention and the conventional MSL.
Are compared.
【００５８】図１２において、反射特性は、特性インピ
ーダンスのミスマッチによって影響を受けるものである
ため、従来のＭＳＬに比べ、本発明のＭＳＬは、反射が
大きく、変動幅も大きい。これは、本発明のＭＳＬが厚
さ交差というパラメータを余分に持っているからであ
る。また、従来のＭＳＬは、共振周波数が著しく変動し
ているが、本発明は、安定しており、狭帯域で使用する
マイクロ波デバイスの実装には有効である。In FIG. 12, since the reflection characteristic is affected by the mismatch of characteristic impedance, the MSL of the present invention has a large reflection and a large fluctuation range as compared with the conventional MSL. This is because the MSL of the present invention has an extra parameter of thickness intersection. In addition, the conventional MSL has a remarkably fluctuating resonance frequency, but the present invention is stable and is effective for mounting a microwave device used in a narrow band.
【００５９】一方、挿入損失は、特性インピーダンスの
整合性だけでなく、配線の抵抗損や誘電体損失にも影響
を受けるため、本発明では、抵抗損、誘電体損、信号伝
播遅延時間を小さく抑えているため、従来のＭＳＬより
も挿入損失が大幅に小さくなっていることが分かる。On the other hand, since the insertion loss is affected not only by the matching of the characteristic impedance but also by the resistance loss and the dielectric loss of the wiring, the present invention reduces the resistance loss, the dielectric loss and the signal propagation delay time. It can be seen that the insertion loss is significantly smaller than that of the conventional MSL.
【００６０】[0060]
【発明の効果】本発明によれば、高い伝送特性を有し、
大容量で高速の電子装置を提供することができる。According to the present invention, it has high transmission characteristics,
A large-capacity and high-speed electronic device can be provided.
【図１】半導体チップを搭載した多層配線基板の斜視図
である。FIG. 1 is a perspective view of a multilayer wiring board on which a semiconductor chip is mounted.
【図２】樹脂により形成された多層基板の部分断面図で
ある。FIG. 2 is a partial cross-sectional view of a multilayer substrate formed of a resin.
【図３】単層の樹脂で形成された基板の部分断面図であ
る。FIG. 3 is a partial cross-sectional view of a substrate formed of a single-layer resin.
【図４】外乱をシールドするために配線を設けた基板の
部分断面図である。FIG. 4 is a partial cross-sectional view of a substrate provided with wiring for shielding disturbance.
【図５】キャビティ内に2本の配線を設けた基板の部分
断面図である。FIG. 5 is a partial sectional view of a substrate provided with two wirings in a cavity.
【図６】図5に示した基板にシールド用の配線を設けた
基板の部分断面図である。6 is a partial cross-sectional view of a substrate in which a wiring for shielding is provided on the substrate shown in FIG. 5;
【図７】多層配線基板の詳細断面図である。FIG. 7 is a detailed sectional view of a multilayer wiring board.
【図８】多層配線基板の詳細断面図である。FIG. 8 is a detailed sectional view of a multilayer wiring board.
【図９】図８を上面から見た図である。FIG. 9 is a view of FIG. 8 as viewed from above.
【図１０】本発明を搭載した光受信モジュールの断面図
である。FIG. 10 is a cross-sectional view of an optical receiving module equipped with the present invention.
【図１１】図１０を下面から見た図である。FIG. 11 is a view of FIG. 10 as viewed from below.
【図１２】本発明の伝送線路と高周波基板でもっともよ
く使われているＭＳＬとを比較して特性を示したグラフ
である。FIG. 12 is a graph showing characteristics by comparing the transmission line of the present invention with MSL most frequently used in a high-frequency substrate.
【符号の説明】 １…多層配線基板、２…半導体チップ、３…バンプ電
極、４…第１の樹脂層、５…第１の配線、６…第２のキ
ャビティ、７…第２の樹脂層、８、９、１０…配線、１
１…第２のキャビティ、１２、１３、１４、１５、１６
…配線、１７、１８、１９、２０…バンプ電極、２５、
２６、２７…ビアホール、１０１…光素子、１０２…光
ファイバ、１０３…筐体、１０４…外部端子、１０５…
熱伝導性グリス、１０６…ヒートシンク、１０７…金属
ブロック、１０８…ＩＣ、１０９…チップ部品。[Description of Signs] 1 ... Multilayer wiring board, 2 ... Semiconductor chip, 3 ... Bump electrode, 4 ... First resin layer, 5 ... First wiring, 6 ... Second cavity, 7 ... Second resin layer , 8, 9, 10 ... wiring, 1
1 ... second cavity, 12, 13, 14, 15, 16
... wiring, 17, 18, 19, 20 ... bump electrodes, 25,
26, 27: via hole, 101: optical element, 102: optical fiber, 103: housing, 104: external terminal, 105 ...
Thermal conductive grease, 106 heat sink, 107 metal block, 108 IC, 109 chip part.
Claims (7)
多層配線基板内に位置する配線と、この配線間に介在さ
れた空間とを有する伝送線路であって、上記多層配線基
板上に半導体部品を搭載した電子装置。A transmission line having a multilayer wiring board on which an organic substrate is laminated, a wiring located in the multilayer wiring board, and a space interposed between the wirings, wherein a semiconductor is provided on the multilayer wiring board. An electronic device equipped with components.
多層配線基板内に位置する配線と、この配線間に介在さ
れた空間とを有する伝送線路であって、前記空間層内の
壁面を定電位面とした電子装置。2. A transmission line having a multilayer wiring board on which an organic substrate is laminated, a wiring located in the multilayer wiring board, and a space interposed between the wirings. An electronic device with a constant potential surface.
多層配線基板内に位置する配線と、この配線間に介在さ
れた空間とを有する伝送線路であって、前記伝送線路が
対線となった電子装置。3. A transmission line having a multilayer wiring board on which an organic substrate is laminated, a wiring located in the multilayer wiring board, and a space interposed between the wirings, wherein the transmission line is a paired line. Electronic devices.
多層配線基板内に位置する配線と、この配線間に介在さ
れた空間とを有する伝送線路であって、前記伝送線路の
表面に保護被膜をコーティングした電子装置。4. A transmission line having a multilayer wiring board on which an organic substrate is laminated, a wiring located in the multilayer wiring board, and a space interposed between the wirings, wherein the transmission line has a protection surface. An electronic device with a coating.
多層配線基板内に位置する配線と、この配線間に介在さ
れた空間とを有する伝送線路であって、前記伝送線路を
構成する空間層内の空気を給排気するための空気口を前
記多層配線基板に設けた電子装置。5. A transmission line having a multilayer wiring board on which an organic substrate is stacked, a wiring located in the multilayer wiring board, and a space interposed between the wirings, wherein the transmission line has a space. An electronic device, wherein an air port for supplying and exhausting air in a layer is provided in the multilayer wiring board.
体部品との電極間を、前記多層配線基板を貫通するビア
ホールを介して接続した請求項１乃至５記載の電子装
置。6. The electronic device according to claim 1, wherein electrodes between the wiring and a semiconductor component mounted on the multilayer wiring board are connected via via holes penetrating the multilayer wiring board.
品にヒートシンクを接続した請求項１記載の電子装置。7. The electronic device according to claim 1, wherein a heat sink is connected to the semiconductor component mounted on the multilayer wiring board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000081756A JP3818008B2 (en) | 2000-03-17 | 2000-03-17 | Multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000081756A JP3818008B2 (en) | 2000-03-17 | 2000-03-17 | Multilayer wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267464A true JP2001267464A (en) | 2001-09-28 |
| JP3818008B2 JP3818008B2 (en) | 2006-09-06 |
Family
ID=18598650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000081756A Expired - Fee Related JP3818008B2 (en) | 2000-03-17 | 2000-03-17 | Multilayer wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3818008B2 (en) |
-
2000
- 2000-03-17 JP JP2000081756A patent/JP3818008B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3818008B2 (en) | 2006-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100430299B1 (en) | Radio frequency circuit module on multi-layer substrate | |
| US6788171B2 (en) | Millimeter wave (MMW) radio frequency transceiver module and method of forming same | |
| US7087988B2 (en) | Semiconductor packaging apparatus | |
| US6455925B1 (en) | Power transistor package with integrated flange for surface mount heat removal | |
| US20200168525A1 (en) | Integrated circuit chip packaging | |
| GB2280790A (en) | Demountable hybrid assemblies with microwave-bandwidth interconnects | |
| TWI725426B (en) | Semiconductor device | |
| JPWO2011118544A1 (en) | Wireless module and manufacturing method thereof | |
| US6281844B1 (en) | Electrical component and an electrical circuit module having connected ground planes | |
| GB2307102A (en) | High frequency module package | |
| JPH11191603A (en) | Semiconductor integrated circuit and its manufacture | |
| US6936921B2 (en) | High-frequency package | |
| JP3420913B2 (en) | Circuit board for mounting semiconductor chip, package for storing semiconductor chip, and semiconductor device | |
| JP2580604B2 (en) | Microwave integrated circuit with integrated antenna | |
| US11245177B1 (en) | Wireless communication module | |
| JP3715120B2 (en) | Hybrid module | |
| JP3818008B2 (en) | Multilayer wiring board | |
| JP2784523B2 (en) | Substrate for mounting electronic components | |
| JP3763964B2 (en) | Electronic circuit module, electronic circuit module connection structure and connection member | |
| JP2004153179A (en) | Semiconductor device and electronic device | |
| CN114902401B (en) | Thermal management package and method | |
| EP2471351B1 (en) | A microwave unit and method therefore | |
| US20220238449A1 (en) | Hybrid integrated circuit package | |
| US20230387047A1 (en) | Semiconductor module | |
| JP2023170889A (en) | high frequency module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060406 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060605 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |