JP2001265666A - メモリバックアップ式電子機器 - Google Patents

メモリバックアップ式電子機器

Info

Publication number
JP2001265666A
JP2001265666A JP2000079503A JP2000079503A JP2001265666A JP 2001265666 A JP2001265666 A JP 2001265666A JP 2000079503 A JP2000079503 A JP 2000079503A JP 2000079503 A JP2000079503 A JP 2000079503A JP 2001265666 A JP2001265666 A JP 2001265666A
Authority
JP
Japan
Prior art keywords
power supply
supply voltage
processing
circuit
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000079503A
Other languages
English (en)
Other versions
JP3581075B2 (ja
Inventor
Kazunori Go
一憲 呉
Etsuro Nakayama
悦郎 中山
Kazuhiro Shimozawa
一博 下澤
Naoto Kawashima
直人 川島
Toshihiro Fujiwara
年弘 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osaki Electric Co Ltd
Original Assignee
Osaki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osaki Electric Co Ltd filed Critical Osaki Electric Co Ltd
Priority to JP2000079503A priority Critical patent/JP3581075B2/ja
Publication of JP2001265666A publication Critical patent/JP2001265666A/ja
Application granted granted Critical
Publication of JP3581075B2 publication Critical patent/JP3581075B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】 電源電圧の低下時に速やかに消費電流を抑制
し、蓄電手段の容量を増加させることなくメモリ値の消
失を防ぐ。 【解決手段】 供給されるクロック信号に従ってデータ
を処理すると共に、電源電圧の低下時に停電処理を行う
処理手段６と、データを記憶する記憶手段と、電源電圧
の低下時に前記記憶手段の動作のためのバックアップ用
電源として用いられる蓄電手段３と、電源電圧の低下を
検出する検出手段２とを備えたメモリバックアップ式電
子機器において、前記検出手段により電源電圧の低下が
検出された時に、消費電流を低減させるために、前記処
理手段に供給される前記クロック信号の周波数を低くす
る制御手段９を前記処理手段とは別回路として設けてい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バッテリ等による
メモリバックアップ機能を有する電子機器、例えば電子
式電力量計、トランスデューサ、データメモリ付計測機
器などの改良に関するものである。
【０００２】
【従来の技術】従来利用されている、バッテリによりメ
モリバックアップを行う電子式電力量計の基本構成を図
３に示す。１０１は電源回路、１０２は停電検出回路、
１０３はバッテリ、１０４は切換回路、１０５はＡ／Ｄ
変換器、１０６はメモリを内蔵するマイクロコンピュー
タ、１０７は表示部、１０８は水晶振動子である。電源
回路１０１には配電線交流電圧Ｖ0 が入力され、後段の
Ａ／Ｄ変換器１０５及びマイクロコンピュータ１０６等
の動作に必要な直流電源電圧Ｖ1 を生成する。直流電源
電圧Ｖ1 は、切換回路１０４を経てＡ／Ｄ変換器１０５
及びマイクロコンピュータ１０６などに供給される。Ａ
／Ｄ変換器１０５及びマイクロコンピュータ１０６に
は、水晶振動子１０８から動作を制御するためのクロッ
ク信号が入力されている。また、電力値を示すアナログ
信号はＡ／Ｄ変換器１０５に入力され、デジタル変換さ
れてマイクロコンピュータ１０６に送られる。マイクロ
コンピュータ１０６はこのデータを積算して電力量を算
出し、その結果を表示部１０７に送る。ここで、配電線
交流電圧Ｖ0 の低下により直流電源電圧Ｖ1 が所定値よ
り降下すると、切換回路１０４は回路電源を切り換え、
バッテリ１０３の電圧Ｖ b をＡ／Ｄ変換器１０５などに
供給する。
【０００３】停電検出回路１０２は、欠落事故や計器取
り外しなどにより配電線交流電圧Ｖ 0 の降下が生じた場
合にそれを検出して、停電信号をマイクロコンピュータ
１０６に出力する。マイクロコンピュータ１０６が停電
信号を受信した場合の動作フローチャートを図４に示
す。マイクロコンピュータ１０６はステップ１で停電信
号を受信すると、ステップ２にてプログラムによりソフ
ト的に生成された誤動作防止用のノイズフィルタにより
ノイズ成分を除去し、ステップ３で停電信号がノイズに
よるものでないかどうかを判定する。ノイズによるもの
でないと判定されると、消費電流を抑制してバッテリ負
担を軽減するために、ステップ４でシステムクロック分
周を増加させてプログラム処理のためのシステムクロッ
クを低速に切り換える。さらに、ステップ５でＡ／Ｄ変
換器１０５へのクロック供給を停止してＡ／Ｄ変換器１
０５の機能を停止させ、ステップ６で停電表示を行う。
次いで、ステップ７でその時点でのデータをメモリに保
存したうえで、ステップ８のスタンバイ状態へ移行す
る。停電による機能停止以後は、バッテリ１０３により
計量値、設定値及び調整値のデータメモリの電源が供給
される。
【０００４】
【発明が解決しようとする課題】電子式電力量計ではバ
ッテリ１０３にはリチウムイオン型バッテリが用いられ
ているが、これらのバッテリは長時間使用しておらず、
そのため内部抵抗が増加した状態で大きな電流を流すと
一定時間出力電圧が低下してしまう。このような出力電
圧の低下はメモリ値の消失につながる可能性がある。従
って停電時には、Ａ／Ｄ変換器１０５およびマイクロコ
ンピュータ１０６への電源電圧の供給がバッテリ１０３
側に切り換わる前に、マイクロコンピュータ１０６によ
りシステムクロック分周が増加され、消費電流が抑制さ
れていることが望ましい。
【０００５】通常、電源回路１０１には安定化電源が用
いられ、停電時にも０．２〜０．３秒といった一定時間
は電圧を維持するため、電源電圧の供給がバッテリ１０
３側に切り換わるより停電検出回路１０２により停電が
検出される方が早い。ところが、図３のマイクロコンピ
ュータ１０６では、通常動作中は演算、データ転送、表
示など重要な処理を行っている。これらの処理は、停電
信号が停電検出回路１０２から入力された場合でもその
残処理は優先的に処理され、その後で図４に示されたデ
ータ退避などの停電処理動作が開始される。この優先処
理の残処理に必要な時間は場合によりばらつきがあり、
一定ではない。さらに、停電処理のうちシステムクロッ
ク分周増加の前段に行われるノイズチェックのフィルタ
処理は、マイクロコンピュータ１０６内ではプログラム
によりソフト的に行われるが、この場合信号の合致処理
などに時間を要し、ハード的に処理する場合に比べて時
間がかかる。このように、システムクロック分周を増加
させて消費電流を抑制するまでに、優先処理の残処理時
間とフィルタ処理に有する時間が必要となる訳である
が、この時間は一定ではなく比較的長時間を要する場合
もあるため、その間に電源電圧の供給がバッテリ１０３
側に切り換わってしまい、大きな電流が必要なためバッ
テリ１０３の出力電圧が低下してメモリ値の消失につな
がる場合があった。
【０００６】このようなメモリ値消失を防ぐためには、
バッテリ１０３の容量を増加させる方法があるが、その
場合にはコスト増加の要因となる。
【０００７】また、マイクロコンピュータの中には、そ
の原振周波数（マイクロコンピュータ内の回路動作用ク
ロックとして使用され、その回路動作の速度を決めるも
の）が接続された水晶振動子の発振周波数によって決定
されるものがあり、このようなマイクロコンピュータの
場合には、停電時に直ちにプログラム処理のためのシス
テムクロックの周波数を分周増加により低下させても、
消費電流を減少させるには限界がある。
【０００８】（発明の目的）本発明の目的は、電源電圧
の低下時に速やかに消費電流を抑制し、蓄電手段の容量
を増加させることなくメモリ値の消失を防ぐことのでき
るメモリバックアップ式電子機器を提供することであ
る。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の本発明は、供給されるクロック信号
に従ってデータを処理すると共に、電源電圧の低下時に
停電処理を行う処理手段と、データを記憶する記憶手段
と、電源電圧の低下時に前記記憶手段の動作のためのバ
ックアップ用電源として用いられる蓄電手段と、電源電
圧の低下を検出する検出手段とを備えたメモリバックア
ップ式電子機器において、前記検出手段により電源電圧
の低下が検出された時に、消費電流を低減させるため
に、前記処理手段に供給される前記クロック信号の周波
数を低くする制御手段を前記処理手段とは別回路として
設けたことを特徴とするものである。
【００１０】また、請求項２記載の発明は、請求項１記
載のメモリバックアップ式電子機器において、前記制御
手段を、電源電圧の低下時に、前記処理手段による前記
停電処理の終了後は、前記処理手段への前記クロック信
号の供給を停止するように構成することを特徴とするも
のである。
【００１１】
【発明の実施の形態】図１は、本発明の実施の一形態で
あるバッテリによりメモリバックアップを行う電子式電
力量計の基本構成を示す図である。電源回路１及び停電
検出回路２には配電線交流電圧Ｖ0 が入力される。電源
回路１からは直流電源電圧Ｖ1 が切換回路４に出力され
る。切換回路４は通常は電源回路１から入力される直流
電源電圧Ｖ1 をＡ／Ｄ変換器５及びマイクロコンピュー
タ６などに出力するが、配電線交流電圧Ｖ0 の低下によ
り直流電源電圧Ｖ1 が所定値（例えばＶ1 の７０％）よ
り降下すると回路電源を切換え、バッテリ３の電圧Ｖb
を出力する。Ａ／Ｄ変換器５には電力値を示すアナログ
信号が入力され、デジタル変換されてマイクロコンピュ
ータ６に送られる。マイクロコンピュータ６（メモリ内
蔵）はこのデータを積算して電力量を算出し、その結果
を表示部７に送る。制御回路９は、水晶振動子８からの
入力信号に基づいてクロック信号を生成し、それをＡ／
Ｄ変換器５及びマイクロコンピュータ６などに出力す
る。制御回路９からマイクロコンピュータ６に出力され
るクロック信号の周波数がマイクロコンピュータ６の原
振周波数となる。
【００１２】図２は図１の電子式電力量計内部の制御回
路９の一例を示すブロック図である。例えば発振周波数
４ＭＨｚの水晶振動子８に接続している発振回路１０
は、制御端子付発振用ロジックで構成されている。発振
回路１０が発信する４ＭＨｚのクロック信号Ｐ0 は分周
回路１１に入力され、１／２に分周された２ＭＨｚのク
ロック信号Ｐ1 がクロック制御スイッチＳ1 に、また１
／４に分周された１ＭＨｚのクロック信号Ｐ2 がクロッ
ク制御スイッチＳ2 に出力される。クロック制御スイッ
チＳ1 には、発振回路１０側に４ＭＨｚのクロック信号
Ｐ0 が、また分周回路１１側に２ＭＨｚのクロック信号
Ｐ1 が入力されており、マイクロコンピュータ６が高速
処理を必要としている場合にはマイクロコンピュータ６
から出力される高速クロック要求信号Ｐ3 によって接片
が発振回路１０側に切り換わり、４ＭＨｚのクロック信
号Ｐ0 が出力される。高速処理を必要としていない場合
には、接片が分周回路１１側に切り換わり、２ＭＨｚの
クロック信号Ｐ1 が出力される。クロック制御スイッチ
Ｓ1 の出力信号は、さらにクロック制御スイッチＳ2に
入力される。
【００１３】図１の停電検出回路２が配電線交流電圧Ｖ
0 の電圧降下を検出して停電信号Ｐ 4 を出力すると、そ
の停電信号Ｐ4 は制御回路９内のフィルタ回路１２に入
力される。フィルタ回路１２では、停電信号に重畳する
ノイズ成分をカットして誤動作を防止した信号を出力す
るため、例えば、５１２Ｈｚの低速クロック信号Ｐ
5（不図示の別の発振回路により生成される）で５回の
レベルのサンプリングを行い、５回ともに同じレベルが
検出された時のみ入力された停電信号が有効であるとし
て、ノイズチェック後の停電信号Ｐ6 を出力する。この
停電信号Ｐ6 は、クロック制御スイッチＳ2 及びＳ3 に
制御信号として出力されてこれらのスイッチを制御す
る。クロック制御スイッチＳ2 は、停電信号Ｐ6 が入力
されていない時には接片がクロック制御スイッチＳ1 側
に切り換わり、クロック制御スイッチＳ 1 の出力信号が
図１のマイクロコンピュータ６に出力される。即ち、停
電信号Ｐ 6 が入力されていない時は、マイクロコンピュ
ータ６から高速クロック要求が出されていれば４ＭＨｚ
のクロック信号Ｐ0 が出力され、高速クロック要求が出
されていなければ２ＭＨｚのクロック信号Ｐ1 が出力さ
れる。一方、クロック制御スイッチＳ2 に停電信号Ｐ6
が入力されると接片が分周回路１１側に切り換わり、分
周回路１１からの１ＭＨｚのクロック信号Ｐ2 がマイク
ロコンピュータ６に出力される。即ち、停電を検出した
際にはマイクロコンピュータ６の動作を制御するクロッ
ク信号は１／４に分周されたクロック信号Ｐ2 に切り換
わることになる。また、フィルタ回路１２から出力され
る停電信号Ｐ6 はクロック制御スイッチＳ3 も制御す
る。クロック制御スイッチＳ3 は、停電信号Ｐ6 が入力
されていなければ発振回路１０から出力されたクロック
信号Ｐ0 を図１のＡ／Ｄ変換器５に出力するが、停電信
号Ｐ6 が入力されるとＡ／Ｄ変換器５へのクロック供給
を停止する。
【００１４】停電が検出されてマイクロコンピュータ６
に入力するクロック信号の周波数が１ＭＨｚに低下する
と、マイクロコンピュータ６ではこの低周波のクロック
信号Ｐ2 に従って演算、データ転送、表示などの優先処
理の残処理を行う。この段階では低周波のクロック信号
Ｐ2 によって動作を行うため、動作に必要な消費電流は
既に低減されている。優先処理が終了するとマイクロコ
ンピュータ６は停電表示を行ったうえで、その時点での
データをマイクロコンピュータ６に内蔵されるメモリに
保存し、スリープ信号Ｐ7 を制御回路９のアンドゲート
１３経由でカウンタ１４に出力する。カウンタ１４はス
リープ信号Ｐ7 が入力されてから一定時間をカウント
し、カウントが終了すると水晶発振停止信号Ｐ8 を出力
する。この水晶発振停止信号Ｐ8 により、発振回路１０
が動作を停止し、回路がスタンバイ状態に移行する。
【００１５】このように、図１および図２に示した実施
形態では、電源電圧の低下時にクロック信号の分周を、
メイン処理を行うマイクロコンピュータ６とは別回路と
して設けられた制御回路９によりハード的に行ってお
り、電源電圧の低下を検出してからクロック信号の分周
を行って回路動作の消費電流を抑制するまでフィルタ回
路１２のフィルタ処理時間（例えば１０ｍｓで固定）し
か要しない。即ち、切換回路４により電源電圧の供給が
バッテリ３側に切り換わる前に確実に回路動作の消費電
流が抑制されるため、バッテリ３を大容量化しなくても
メモリ値の消失を防ぐことができる。制御回路９はわず
かなハード構成にて実現可能であり、Ａ／Ｄ変換器５と
集積化が可能であるため、従来回路に比べてコストアッ
プになることはない。なお、集積化については、制御回
路９とマイクロコンピュータ６とを集積化してもよい
し、制御回路９とＡ／Ｄ変換器５とマイクロコンピュー
タ６とを集積化してもよい。
【００１６】また、マイクロコンピュータ６に原振周波
数として与えられるクロック信号の周波数を低下させて
いるから、消費電流を効果的に抑制することができる。
【００１７】なお、図１及び図２に示した実施形態は電
子式電力量計の場合を示したが、それ以外にも、電子回
路を用いて交流の電気量を直流の電圧又は電流に変換
し、計測データをメモリに記録するトランスデューサの
ように、バッテリ等によりメモリのバックアップを行う
電子機器であれば同様の効果が期待できる。回路中のマ
イクロコンピュータは、リアルタイムで処理する高速の
デジタル・シグナル・プロセッサ（ＤＳＰ）でも良く、
さらに、メモリが内臓ではなく、外付けの場合でも同様
の効果が得られる。回路中のＡ／Ｄ変換器は、電圧／周
波数変換器や電流／周波数変換器の場合でも同様の効果
が得られる。また、バッテリの代わりに、電気二重層コ
ンデンサのような小型大容量のコンデンサを蓄電手段と
して用いることができる。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
従来マイクロコンピュータ等の処理手段のプログラム処
理によりソフト的に行っていた電源電圧低下時のクロッ
ク信号の周波数低下を、処理手段とは別回路として設け
られた制御手段により行うようにしたから、電源電圧が
低下した際にも迅速にクロック信号の周波数を低くして
消費電流を低減することが可能となり、低容量の蓄電手
段でもメモリ値の消失を防ぐことができ、低コスト化を
図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態であるメモリバックアッ
プ式電子式電力量計を示すブロック図である。
【図２】図１の実施形態の制御回路の一例を示すブロッ
ク図である。
【図３】従来のメモリバックアップ式電子式電力量計の
回路例を示すブロック図である。
【図４】図３の回路例の動作を示すフローチャートであ
る。
【符号の説明】
１ 電源回路 ２ 停電検出回路 ３ バッテリ ４ 切換回路 ５ Ａ／Ｄ変換器 ６ マイクロコンピュータ ７ 表示部 ８ 水晶振動子 ９ 制御回路 １０ 発振回路 １１ 分周回路 １２ フィルタ回路 １３ アンドゲート １４ カウンタ Ｓ1 ，Ｓ2 ，Ｓ3 クロック制御スイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川島 直人 神奈川県横浜市港北区大豆戸町743 (72)発明者 藤原 年弘 東京都大田区池上１−29−10−102

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 供給されるクロック信号に従ってデータ
    を処理すると共に、電源電圧の低下時に停電処理を行う
    処理手段と、データを記憶する記憶手段と、電源電圧の
    低下時に前記記憶手段の動作のためのバックアップ用電
    源として用いられる蓄電手段と、電源電圧の低下を検出
    する検出手段とを備えたメモリバックアップ式電子機器
    において、前記検出手段により電源電圧の低下が検出さ
    れた時に、消費電流を低減させるために、前記処理手段
    に供給される前記クロック信号の周波数を低くする制御
    手段を前記処理手段とは別回路として設けたことを特徴
    とするメモリバックアップ式電子機器。
  2. 【請求項２】 前記制御手段は、電源電圧の低下時に、
    前記処理手段による前記停電処理の終了後は、前記処理
    手段への前記クロック信号の供給を停止することを特徴
    とする請求項１記載のメモリバックアップ式電子機器。
JP2000079503A 2000-03-22 2000-03-22 メモリバックアップ式電子機器 Expired - Fee Related JP3581075B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000079503A JP3581075B2 (ja) 2000-03-22 2000-03-22 メモリバックアップ式電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000079503A JP3581075B2 (ja) 2000-03-22 2000-03-22 メモリバックアップ式電子機器

Publications (2)

Publication Number Publication Date
JP2001265666A true JP2001265666A (ja) 2001-09-28
JP3581075B2 JP3581075B2 (ja) 2004-10-27

Family

ID=18596745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000079503A Expired - Fee Related JP3581075B2 (ja) 2000-03-22 2000-03-22 メモリバックアップ式電子機器

Country Status (1)

Country Link
JP (1) JP3581075B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008139979A (ja) * 2006-11-30 2008-06-19 Casio Comput Co Ltd 携帯端末
JP2009003588A (ja) * 2007-06-20 2009-01-08 Yokogawa Electric Corp 積算データバックアップ装置と積算データバックアップ方法
US7600141B2 (en) 2003-01-13 2009-10-06 Arm Limited Data processing performance control
JP2011008728A (ja) * 2009-06-29 2011-01-13 Japan Digital Laboratory Co Ltd 情報処理装置および省電力制御方法
JP2016504674A (ja) * 2012-12-03 2016-02-12 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 適応電圧スケーリングのシステムおよび方法
JP7529765B2 (ja) 2019-08-15 2024-08-06 ランディス・ギア イノベーションズ インコーポレイテッド フォールトトレラント電源付き電気メータ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7600141B2 (en) 2003-01-13 2009-10-06 Arm Limited Data processing performance control
JP2008139979A (ja) * 2006-11-30 2008-06-19 Casio Comput Co Ltd 携帯端末
JP2009003588A (ja) * 2007-06-20 2009-01-08 Yokogawa Electric Corp 積算データバックアップ装置と積算データバックアップ方法
JP2011008728A (ja) * 2009-06-29 2011-01-13 Japan Digital Laboratory Co Ltd 情報処理装置および省電力制御方法
JP2016504674A (ja) * 2012-12-03 2016-02-12 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 適応電圧スケーリングのシステムおよび方法
JP7529765B2 (ja) 2019-08-15 2024-08-06 ランディス・ギア イノベーションズ インコーポレイテッド フォールトトレラント電源付き電気メータ

Also Published As

Publication number Publication date
JP3581075B2 (ja) 2004-10-27

Similar Documents

Publication Publication Date Title
JP3832732B2 (ja) 充電器及び携帯型端末の電源装置
JP2708344B2 (ja) コンピュータ・システム
WO2013060802A1 (en) Battery-operated electronic device and method
JP2003068312A (ja) 電池交換時期判別方法及び電池交換時期判別装置
US9377833B2 (en) Electronic device and power management method
CN111638399B (zh) 一种不带pt的电能表计量方法
JPH0496810A (ja) 情報端末装置
US20130169338A1 (en) Clock generator and method of generating clock signal
JP2001281306A (ja) 充電型電池残容量検出装置
US10862175B2 (en) Battery fuel gauge circuit
TW201337531A (zh) 電壓監視裝置及電壓監視方法
JP2001265666A (ja) メモリバックアップ式電子機器
CN115663939A (zh) 充电控制方法、充电控制装置、功率变换装置以及介质
JP4016881B2 (ja) 電池の残量計測装置
CN115436871A (zh) 一种基于低功耗的单相电能表防止零线缺失窃电的方法
CN115622184A (zh) 一种整车静态电流检测方法、电池管理系统、设备和介质
JP4827457B2 (ja) 電子機器およびバッテリ装置
JPH05307431A (ja) 電力制御システム
KR100795718B1 (ko) 임피던스 측정장치의 제어전원 회로, 이의 절전기능 구현 방법
US6691049B1 (en) Method and apparatus to detect that the battery gauge is out of calibration
JP2007074866A (ja) 誤動作防止装置
TW202212850A (zh) 用於檢測不斷電電源供應器的電池的外部開關狀態的新方法
CN114156999A (zh) 电池充放电电路缓启动方法及装置、电池充放电系统
US20160098339A1 (en) Smart power scheduling for user-directed battery duration
JP7434757B2 (ja) 充電制御方法、充電制御装置、充電装置、および、充電システム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040721

R150 Certificate of patent or registration of utility model

Ref document number: 3581075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070730

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees