JP2001257907A - Gamma correction circuit - Google Patents
Gamma correction circuitInfo
- Publication number
- JP2001257907A JP2001257907A JP2000068689A JP2000068689A JP2001257907A JP 2001257907 A JP2001257907 A JP 2001257907A JP 2000068689 A JP2000068689 A JP 2000068689A JP 2000068689 A JP2000068689 A JP 2000068689A JP 2001257907 A JP2001257907 A JP 2001257907A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bits
- gamma correction
- rom
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ディジタル映像信
号処理回路におけるガンマ補正回路に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gamma correction circuit in a digital video signal processing circuit.
【０００２】[0002]
【従来の技術】ディジタル映像信号処理回路では、撮像
条件等により濃度分布の傾向が異なることがあるので、
図１２に示すような入力濃度に対する出力濃度の変換曲
線ａ、ｂ、…を予め設定し、対応する補正曲線を選択し
てガンマ補正を行う。2. Description of the Related Art In a digital video signal processing circuit, the density distribution tends to differ depending on the imaging conditions and the like.
The conversion curves a, b,... Of the input density with respect to the input density as shown in FIG. 12 are set in advance, and the corresponding correction curve is selected to perform gamma correction.
【０００３】このような階調補正を行う場合、従来は、
図１２に示すように、入出力とも同じビット数のｍビッ
ト、例えば、８ビット（２５６階調）の入力画像を、８
ビット（２５６階調）の出力画像に変換していた。Conventionally, when such gradation correction is performed,
As shown in FIG. 12, an input image of m bits having the same number of bits for input and output, for example, 8 bits (256 gradations)
The output image was converted to a bit (256 gradation) output image.
【０００４】[0004]
【発明が解決しようとする課題】従来のガンマ補正で
は、低輝度レベルでのガンマ補正曲線の傾きを０に近づ
けているため、入出力とも同じビット数でガンマ補正を
すると、低輝度レベルでは、丸め誤差による精細さの不
足感が生じるという問題があった。In the conventional gamma correction, since the slope of the gamma correction curve at the low luminance level is close to 0, if the gamma correction is performed with the same number of bits for both input and output, at the low luminance level, There is a problem that a sense of lack of definition is generated due to a rounding error.
【０００５】この丸め誤差を少なくするため、入力８ビ
ットに対して、出力１０ビットのデータに変換するとい
う技術がある（特開昭６０−８５６３０号公報）。しか
し、この例では、ガンマ補正データを記憶しているＲＯ
Ｍは、入手容易な８ビットワードのものが用いられてい
るが、このＲＯＭには、予め正のときの変換テーブルと
負のときの変換テーブルの２つのデータ変換用のテーブ
ルが書き込まれており、これらの選択の制御が面倒で、
しかも、ＲＯＭの使用に無駄があるという問題がある。In order to reduce the rounding error, there is a technique of converting 8-bit input data into 10-bit output data (Japanese Patent Laid-Open No. 60-85630). However, in this example, the RO storing the gamma correction data
For M, an easily available 8-bit word is used. In this ROM, two data conversion tables, a conversion table for positive data and a conversion table for negative data, are written in advance. , These controls are cumbersome to control,
In addition, there is a problem that use of the ROM is useless.
【０００６】本発明は、ガンマ補正データを格納するＲ
ＯＭを無駄なく使用し、しかも、きめ細かで精細なガン
マ補正をすることのできる回路を提供することを目的と
するものである。According to the present invention, an R is used to store gamma correction data.
It is an object of the present invention to provide a circuit that can use OM without waste and can perform fine and fine gamma correction.
【０００７】[0007]
【課題を解決するための手段】本発明は、ディジタル映
像信号の入力濃度に対する出力濃度の予め設定した変換
データの中から対応するデータを選択してガンマ補正を
行うようにしたガンマ補正回路において、ｍ（ｍ＞０）
ビット入力信号に対応するｎ（ｎ＞ｍ）ビット出力信号
のガンマ補正データをｍビット単位と、ｍビット以下の
残りのｎ−ｍビットとに分割して格納するＲＯＭ２０
と、このＲＯＭ２０に格納したガンマ補正データの中か
ら入力信号の平均輝度レベルに対応して、ｍビット分ず
つと残りのｎ−ｍビット分のデータを選択し、ＲＡＭ１
７へ転送するためのアドレスを出力する平均輝度レベル
検出部２４と、入力した制御信号に基づき、前記ＲＯＭ
２０からＲＡＭ１７へ垂直帰線期間にガンマ補正データ
を転送する際のタイミング信号を出力する転送コマンド
生成部１６と、前記ＲＯＭ２０から転送されてきたデー
タを書き込み、ｎビットに変換して出力するＲＡＭ１７
とを具備してなることを特徴とするガンマ補正回路であ
る。SUMMARY OF THE INVENTION The present invention provides a gamma correction circuit for performing gamma correction by selecting corresponding data from preset conversion data of an output density with respect to an input density of a digital video signal. m (m> 0)
ROM 20 that stores gamma correction data of an n (n> m) bit output signal corresponding to a bit input signal in units of m bits and the remaining nm bits of m bits or less,
And m bits and the remaining nm bits of data are selected from the gamma correction data stored in the ROM 20 in accordance with the average luminance level of the input signal.
And an average luminance level detection unit 24 for outputting an address for transfer to the ROM 7 based on the input control signal.
A transfer command generator 16 for outputting a timing signal for transferring gamma correction data from the memory 20 to the RAM 17 during the vertical flyback period, and a RAM 17 for writing data transferred from the ROM 20, converting the data to n bits and outputting the converted data.
And a gamma correction circuit comprising:
【０００８】以上のような構成において、ｍビット、た
とえば、８ビットのディジタル信号が入力し、ＲＡＭ１
７にアドレス信号として送られる。また、平均輝度レベ
ル検出部２４で入力信号の平均輝度が検出されてＲＯＭ
２０へアドレス信号として送られる。転送コマンド生成
部１６は、入力した各種の制御信号に基づきＲＯＭ２０
からＲＡＭ１７へガンマ補正データを転送する際に、Ｒ
ＯＭ２０とＲＡＭ１７へアドレスを発行するとともに、
ＲＯＭ２０からＲＡＭ１７へ上位８ビットのガンマ補正
データと下位２ビットのガンマ補正データとを転送する
際のタイミング信号を生成し、出力する。In the above configuration, an m-bit, for example, 8-bit digital signal is inputted,
7 as an address signal. Further, the average luminance of the input signal is detected by the average
20 as an address signal. The transfer command generator 16 reads the ROM 20 based on the various control signals input.
When the gamma correction data is transferred from the
While issuing an address to OM20 and RAM17,
A timing signal for transferring the upper 8 bits of gamma correction data and the lower 2 bits of gamma correction data from the ROM 20 to the RAM 17 is generated and output.
【０００９】ＲＯＭ２０のデータの中から、転送コマン
ド生成部１６と平均輝度レベル検出部２４のアドレスに
対応する８ビット分と２ビット分のデータが選択され、
それぞれＲＡＭ１７の２つのＲＡＭに転送され書き込ま
れる。これら上位８ビットと下位２ビットの出力データ
は、１０ビットにあわせられ、８ビット映像入力に対応
する１０ビットのディジタル信号となってデータ出力端
子２１から出力する。このようにして、ガンマ補正によ
りビット数が拡張され、階調数が増え、低輝度レベルで
の細かい階調表現が可能になる。その結果、精細さの不
足感を軽減できる。From the data in the ROM 20, 8-bit and 2-bit data corresponding to the addresses of the transfer command generator 16 and the average luminance level detector 24 are selected.
Each is transferred to and written into two RAMs of the RAM 17. The output data of the upper 8 bits and lower 2 bits is adjusted to 10 bits, and is output from the data output terminal 21 as a 10-bit digital signal corresponding to the 8-bit video input. In this way, the number of bits is expanded by gamma correction, the number of gradations is increased, and fine gradation expression at a low luminance level becomes possible. As a result, a feeling of lack of definition can be reduced.
【００１０】[0010]
【発明の実施の形態】以下、本発明の実施例を図面に基
づき説明する。 第１実施例（図１及び図２） ディジタル映像信号処理回路のガンマ補正回路では、複
数パターンのガンマ補正線データがＲＯＭに格納されて
おり、その中の１つのパターンが入力した映像信号に応
じて制御信号により選択されてルックアップテーブルと
してのＲＡＭへ転送され、入力映像信号がガンマ補正さ
れて出力する。Embodiments of the present invention will be described below with reference to the drawings. First Embodiment (FIGS. 1 and 2) In a gamma correction circuit of a digital video signal processing circuit, a plurality of patterns of gamma correction line data are stored in a ROM, and one of the patterns corresponds to an input video signal. Is selected by the control signal and transferred to the RAM as a look-up table, and the input video signal is gamma corrected and output.
【００１１】このとき、ＲＯＭの出力ビット数ｍ（以
下、８ビットとする）がＲＡＭの出力ビット数ｎ（以
下、１０ビットとする）より少ない場合、ＲＯＭでは、
最上位（又は最下位）ビットからｍ（＝８）ビット毎の
データと残りのｎ−ｍ（＝２）ビットに分けて格納し、
ＲＡＭは、８ビット分の必要な数のメモリと残りの２ビ
ット分の必要な数のメモリとを用意して、ＲＯＭのデー
タを垂直帰線期間内の別々の時間にＲＡＭへ転送する。
ＲＯＭから別々に転送されてＲＡＭに格納されたデータ
を合わせて１０ビットのデータが出力される。At this time, if the number of output bits m (hereinafter, referred to as 8 bits) of the ROM is smaller than the number of output bits n (hereinafter, referred to as 10 bits) of the RAM,
The data is stored separately for each m (= 8) bits from the most significant (or least significant) bit and the remaining nm (= 2) bits,
The RAM prepares a necessary number of memories of 8 bits and a necessary number of memories of the remaining 2 bits, and transfers the data of the ROM to the RAM at different times within the vertical blanking period.
10-bit data is output by combining the data separately transferred from the ROM and stored in the RAM.
【００１２】図１によりさらに詳しく説明すると、８ビ
ット入力の単一色ディジタル映像信号を１０ビット出力
のガンマ補正処理をするものとし、ＲＯＭ２０を構成す
る１つのユニットメモリは、８ビット×２５６ワード×
３２パターンを格納するものとすると、ＲＯＭ２０に
は、ユニットメモリ２０1に上位８ビット分が格納さ
れ、ユニットメモリ２０2に残りの２ビット分が格納さ
れる。なお、１７ビット以上、例えば、２０ビットの出
力のガンマ補正処理をするものとすると、上位８ビット
分ずつユニットメモリ２０1、２０2に順次格納され、残
りの４ビットがユニットメモリ２０3に格納される。More specifically, referring to FIG. 1, it is assumed that an 8-bit input single color digital video signal is subjected to a 10-bit output gamma correction process, and one unit memory constituting the ROM 20 is 8 bits × 256 words ×
Assuming that stores 32 pattern, the ROM 20, is stored in the unit memory 20 1 upper 8 bits are the remaining two bits are stored in the unit memory 20 2. Incidentally, stored 17 bits or more, for example, if it is assumed that the gamma correction processing of the 20-bit output, are sequentially stored in the upper 8 by bits minutes unit memory 20 1, 20 2, and the remaining 4 bits in the unit memory 20 3 Is done.
【００１３】次に具体的実施例を図１及び図２により説
明する。図１において、１１は、８ビットのディジタル
信号のデータ入力端子、２５は、切り替え回路で、この
切り替え回路２５は、割込み信号入力端子１２からのイ
ネーブル信号とデセーブル信号によってデータ入力端子
１１と転送コマンド生成部１６とが切り替えられる。２
１は、１０ビットのディジタル信号の出力端子である。
ＲＡＭ１７は、ルックアップテーブル（ＬＵＴ）を構成
し、ＲＯＭ２０からのデータのうち８ビット分を書き込
む第１のＲＡＭ１７1と残りのビット分を書き込む第２
のＲＡＭ１７2とを具備している。８ビットの複数個の
ユニットメモリで構成されたＲＯＭ２０には、図２に示
すように、ユニットメモリ２０1に８ビット分が、ユニ
ットメモリ２０2に残りの２ビット分が記憶されてい
る。Next, a specific embodiment will be described with reference to FIGS. In FIG. 1, reference numeral 11 denotes a data input terminal for an 8-bit digital signal, and reference numeral 25 denotes a switching circuit. The switching circuit 25 connects the data input terminal 11 to the transfer command by an enable signal and a disable signal from the interrupt signal input terminal 12. The generation unit 16 is switched. 2
Reference numeral 1 denotes a 10-bit digital signal output terminal.
RAM 17 constitutes a lookup table (LUT), a second writing the RAM 17 1 and the remaining bits first to write 8 bits of data from ROM20
It is and a RAM17 2 of. The 8-bit ROM20 composed of a plurality of unit memory, as shown in FIG. 2, 8 bits in the unit memory 20 1, and the remaining two bits stored in the unit memory 20 2.
【００１４】１４は、各種の制御信号の入力端子であ
る。転送コマンド生成部１６は、ＲＯＭ２０からＲＡＭ
１７へ垂直帰線期間にガンマ補正データを転送する際
に、ＲＯＭ２０とＲＡＭ１７へアドレスを発行するとと
もに、ＲＯＭ２０からＲＡＭ１７へ上位８ビットのＬＵ
Ｔデータと下位２ビットのＬＵＴデータとを転送する際
のタイミング信号を各種制御信号から生成している。２
４は、入力信号の平均輝度レベル検出部である。Reference numeral 14 denotes an input terminal for various control signals. The transfer command generation unit 16 reads data from the ROM 20 to the RAM
When the gamma correction data is transferred to the ROM 20 and the RAM 17 during the vertical flyback period, an address is issued to the ROM 20 and the RAM 17 and the upper 8 bits
Timing signals for transferring the T data and the lower 2 bits of LUT data are generated from various control signals. 2
Reference numeral 4 denotes an average luminance level detection unit for the input signal.
【００１５】次にその作用を説明する。データ入力端子
１１から、８ビットのディジタル信号が入力し、切り替
え回路２５を介してＲＡＭ１７にアドレス信号として送
られる。また、平均輝度レベル検出部２４で入力信号の
平均輝度が検出されてＲＯＭ２０へアドレス信号として
送られる。転送コマンド生成部１６は、制御信号入力端
子１４から入力した各種の制御信号に基づきＲＯＭ２０
からＲＡＭ１７へガンマ補正データを転送する際に、Ｒ
ＯＭ２０とＲＡＭ１７へアドレスを発行するとともに、
ＲＯＭ２０からＲＡＭ１７へ上位８ビットのＬＵＴデー
タと下位２ビットのＬＵＴデータとを転送する際のタイ
ミング信号を生成し、出力する。Next, the operation will be described. An 8-bit digital signal is input from the data input terminal 11 and sent to the RAM 17 via the switching circuit 25 as an address signal. Further, the average luminance of the input signal is detected by the average luminance level detector 24 and sent to the ROM 20 as an address signal. The transfer command generation unit 16 reads the ROM 20 based on various control signals input from the control signal input terminal 14.
When the gamma correction data is transferred from the
While issuing an address to OM20 and RAM17,
A timing signal for transferring the upper 8 bits of LUT data and the lower 2 bits of LUT data from the ROM 20 to the RAM 17 is generated and output.
【００１６】図２に示すように、ＲＯＭ２０のユニット
メモリ２０1とユニットメモリ２０2のデータの中から、
転送コマンド生成部１６と平均輝度レベル検出部２４の
アドレスに対応する８ビット分と２ビット分のデータが
選択され、それぞれＲＡＭ１７の第１のＲＡＭ１７1と
第２のＲＡＭ１７2に転送され書き込まれる。これら第
１のＲＡＭ１７1と第２のＲＡＭ１７2の上位８ビットと
下位２ビットの出力データは、１０ビットにあわせら
れ、８ビット映像入力に対応する１０ビットのディジタ
ル信号となってデータ出力端子２１から出力する。この
ようにして、ガンマ補正によりビット数が拡張され、階
調数が増え、低輝度レベルでの細かい階調表現が可能に
なる。その結果、精細さの不足感を軽減できる。[0016] As shown in FIG. 2, from the data of the unit memory 20 1 and the unit memory 20 and second ROM 20,
Transfer command generation unit 16 and the average luminance level 8 bits and 2 bits of data corresponding to the address of the detector 24 is selected and the first RAM 17 1 of each RAM 17 and transfers the second in RAM 17 2 written. These first RAM 17 1 and the output data of the second RAM 17 2 of the upper 8 bits and lower 2 bits, 10 fit the bit, 8-bit image is 10-bit digital signal corresponding to the input data and the output terminal 21 Output from In this way, the number of bits is expanded by gamma correction, the number of gradations is increased, and fine gradation expression at a low luminance level becomes possible. As a result, a feeling of lack of definition can be reduced.
【００１７】第２実施例（図３、図４及び図５） 前記第１実施例では、単一色のディジタル映像信号を処
理する場合について説明したが、第２実施例では、ＲＧ
Ｂの３色のディジタル映像信号に対してそれぞれのガン
マ補正処理をする場合について説明する。Second Embodiment (FIGS. 3, 4 and 5) In the first embodiment, the case where a single-color digital video signal is processed has been described.
A case where respective gamma correction processes are performed on digital video signals of three colors B will be described.
【００１８】図３において、１１Ｒ、１１Ｇ、１１Ｂ
は、それぞれ８ビットのディジタルＲ信号、Ｇ信号、Ｂ
信号のデータ入力端子、１５Ｒ、１５Ｇ、１５Ｂは、そ
れぞれＲ信号、Ｇ信号、Ｂ信号のセレクタ、２１Ｒ、２
１Ｇ、２１Ｂは、それぞれ１０ビットのディジタルＲ信
号、Ｇ信号、Ｂ信号の出力端子である。図４（ａ）
（ｂ）に示すように、ＲＯＭ２０のユニットメモリ２０
1、２０2、２０3には、それぞれＲ、Ｇ、Ｂの上位８ビ
ット分が格納され、ユニットメモリ２０4には、れぞれ
Ｒ、Ｇ、Ｂの残りの２ビットが格納される。このため、
ユニットメモリ２０4は、２ビットの余りとなる。ＲＡ
Ｍ１７Ｒ、１７Ｇ、１７Ｂは、それぞれＲ信号、Ｇ信
号、Ｂ信号のルックアップテーブル（ＬＵＴ）を構成し
ている。これらのうち、ＲＡＭ１７Ｒには、ユニットメ
モリ２０1の８ビット分とユニットメモリ２０4の一部の
２ビット分が書き込まれる第１のＲＡＭ１７1と第２の
ＲＡＭ１７2を具備し、同様に、ＲＡＭ１７Ｇには、ユ
ニットメモリ２０2の８ビット分とユニットメモリ２０4
の一部の２ビット分が書き込まれ、ＲＡＭ１７Ｂには、
ユニットメモリ２０3の８ビット分とユニットメモリ２
０4の一部の２ビット分が書き込まれるＲＡＭを有して
いる。In FIG. 3, 11R, 11G, 11B
Are 8-bit digital R signal, G signal, B
The signal data input terminals 15R, 15G, and 15B are selectors for R, G, and B signals, 21R, and 21R, respectively.
1G and 21B are output terminals for 10-bit digital R, G and B signals, respectively. FIG. 4 (a)
(B) As shown in FIG.
1, 20 2, 20 3, is stored, respectively R, G, upper 8 bits of B, the unit memory 20 4, respectively R, G, the remaining 2 bits of B are stored. For this reason,
Unit memory 20 4 is a remainder of 2 bits. RA
M17R, 17G, and 17B constitute a look-up table (LUT) for the R, G, and B signals, respectively. Of these, the RAM17R, comprises a first RAM 17 1 and the second RAM 17 2 of 2 bits of some units the memory 20 1 of 8 bits and unit memory 20 4 is written, likewise, RAM17G the, 8-bit unit memory 20 2 and unit memory 20 4
Are written in two bits, and in the RAM 17B,
8 bits of the unit memory 20 3 and unit memory 2
0 4 part 2 bits of has a RAM to be written.
【００１９】１４は、各種の制御信号の入力端子であ
る。転送コマンド生成部１６は、ＲＯＭ２０からＲＡＭ
１７へガンマ補正データを転送する際に、ＲＯＭ２０と
ＲＡＭ１７へアドレスを発行するとともに、ＲＯＭ２０
からＲＡＭ１７へＲＧＢそれぞれの上位８ビットのＬＵ
ＴデータとＲＧＢそれぞれの下位２ビットのＬＵＴデー
タとを転送する際のタイミング信号を前記各種制御信号
に基づき生成している。２４は、Ｒ信号、Ｇ信号、Ｂ信
号の平均輝度レベル検出部である。Reference numeral 14 denotes an input terminal for various control signals. The transfer command generation unit 16 reads data from the ROM 20 to the RAM
When transferring the gamma correction data to the ROM 17, an address is issued to the ROM 20 and the RAM 17, and
8 bits of upper 8 bits LU for RGB from RAM
Timing signals for transferring the T data and the LUT data of the lower two bits of each of RGB are generated based on the various control signals. Reference numeral 24 denotes an average luminance level detection unit for the R, G, and B signals.
【００２０】次にその作用を説明する。データ入力端子
１１Ｒ、１１Ｇ、１１Ｂから、それぞれ８ビットのディ
ジタルＲ信号、Ｇ信号、Ｂ信号が入力し、セレクタ１５
Ｒ、１５Ｇ、１５Ｂで選択されて対応するＲＡＭ１７
Ｒ、１７Ｇ、１７Ｂにアドレス信号として送られる。ま
た、平均輝度レベル検出部２４でＲ信号、Ｇ信号、Ｂ信
号の平均輝度が検出されてＲＯＭ２０へアドレス信号と
して送られる。このアドレス信号は、図４（ｄ）に示す
ように、上位２ビットがＲＧＢの選択、次の５ビットが
パターンの選択、下位の８ビットがデータ選択となって
いる。制御信号入力端子１４から入力した各種の制御信
号に基づき転送コマンド生成部１６は、ＲＯＭ２０から
ＲＡＭ１７へガンマ補正データを転送する際に、ＲＯＭ
２０とＲＡＭ１７へアドレスを発行するとともに、ＲＯ
Ｍ２０からＲＡＭ１７へＲＧＢそれぞれの上位８ビット
のＬＵＴデータとＲＧＢそれぞれの下位２ビットのＬＵ
Ｔデータとを転送する際のタイミング信号を生成し、出
力する。Next, the operation will be described. An 8-bit digital R signal, G signal, and B signal are input from the data input terminals 11R, 11G, and 11B, respectively.
RAM 17 selected and corresponding to R, 15G, 15B
R, 17G, and 17B are sent as address signals. The average luminance level detector 24 detects the average luminance of the R signal, the G signal, and the B signal and sends the average luminance to the ROM 20 as an address signal. In this address signal, as shown in FIG. 4D, the upper two bits select RGB, the next five bits select a pattern, and the lower eight bits select data. Based on various control signals input from the control signal input terminal 14, the transfer command generator 16 transfers the gamma correction data from the ROM 20 to the RAM 17
20 and an address to the RAM 17 and the RO
From M20 to RAM 17, upper 8 bits of LUT data of each of RGB and lower 2 bits of LU of each of RGB
A timing signal for transferring T data is generated and output.
【００２１】図４（ａ）（ｂ）に示すＲＯＭ２０のユニ
ットメモリ２０1の８ビット分とユニットメモリ２０4の
一部の２ビット分、ユニットメモリ２０2の８ビット分
とユニットメモリ２０4の一部の２ビット分、ユニット
メモリ２０3の８ビット分とユニットメモリ２０4の一部
の２ビット分のそれぞれＲ、Ｇ、Ｂのガンマ補正曲線デ
ータの中から、転送コマンド生成部１６と平均輝度レベ
ル検出部２４のアドレスに対応するデータが選択されて
ＬＵＴを構成しているＲＡＭ１７Ｒ、１７Ｇ、１７Ｂの
それぞれの第１のＲＡＭ１７1と第２のＲＡＭ１７2に転
送されて書き込まれる。書き込まれた８ビット分と２ビ
ット分のデータは、それぞれ１０ビットのディジタルＲ
信号、Ｇ信号、Ｂ信号となってデータ出力端子２１Ｒ、
２１Ｇ、２１Ｂから出力する。FIG. 4 (a) (b) of ROM20 shown in unit 8-bit memory 20 1 and the unit memory 20 4 part of two bits, the unit memory 20 2 of 8 bits and unit memory 20 4 some two bits, the unit memory 20 3 8 bits and unit memory 20 4 part of each R 2 bits, G, from the gamma correction curve data B, a transfer command generation unit 16 mean RAM17R data corresponding to the address of the luminance level detecting unit 24 is configured to be selected LUT, 17G, written first RAM 17 1 of each 17B and is transferred second in RAM 17 2. The written 8-bit data and 2-bit data are each a 10-bit digital R
Signal, G signal, B signal, and the data output terminal 21R,
Output from 21G and 21B.
【００２２】平均輝度レベル検出部２４は、Ｒ、Ｇ、Ｂ
の入力信号の平均輝度を検出するので、図５（ａ）は、
この１つの平均輝度データに対応して、ＲＯＭ２０の
Ｒ、Ｇ、Ｂのそれぞれのガンマ補正曲線に対応する出力
を得る例を示すものである。しかし、平均輝度レベル検
出部２４が、Ｒ、Ｇ、Ｂのそれぞれの入力信号の平均輝
度を検出するものの場合には、図５（ｂ）に示すよう
に、このＲＧＢ３つの平均輝度に対応して、ＲＯＭ２０
のＲ、Ｇ、Ｂのそれぞれのガンマ補正曲線に対応する出
力を得るようにすることができる。The average luminance level detecting section 24 comprises R, G, B
FIG. 5A shows the average luminance of the input signal of FIG.
An example is shown in which an output corresponding to each of the R, G, and B gamma correction curves of the ROM 20 is obtained corresponding to this one average luminance data. However, when the average luminance level detection unit 24 detects the average luminance of each of the R, G, and B input signals, as shown in FIG. , ROM20
The output corresponding to each of the R, G, and B gamma correction curves can be obtained.
【００２３】第３実施例（図６及び図７） 前記第２実施例では、ＲＧＢの３色のディジタル映像信
号に対してそれぞれ独立したガンマ補正曲線を有する場
合について説明したが、第３実施例では、ＲＧＢの３色
のディジタル映像信号に対して１つの共通したガンマ補
正曲線を有する場合を説明する。すなわち、ＲＯＭ２０
には、輝度レベルＲＧＢ共通のガンマ補正曲線が記憶さ
れているが、このうち、ユニットメモリ２０1には、上
位８ビット分が格納され、ユニットメモリ２０2には、
残りの２ビットが格納される。この第３実施例では、平
均輝度レベル検出部２４が、Ｒ、Ｇ、Ｂのそれぞれの入
力信号の平均輝度を検出するものとし、図７に示すよう
に、これらのＲＧＢ３つの平均輝度に対して、ＲＯＭ２
０のＲＧＢの共通のガンマ補正曲線に対応する出力を得
るようにする。このような構成とすれば、ＲＯＭ２０
は、比較的小容量のものが使用できる。Third Embodiment (FIGS. 6 and 7) In the second embodiment, a case has been described in which digital video signals of three colors of RGB have independent gamma correction curves, respectively. Now, a case will be described in which one common gamma correction curve is provided for digital video signals of three colors of RGB. That is, the ROM 20
The, the luminance level RGB common gamma correction curve is stored, of which the unit memory 20 1, the upper 8 bits are stored, the unit memory 20 2,
The remaining two bits are stored. In the third embodiment, it is assumed that the average luminance level detector 24 detects the average luminance of each of the R, G, and B input signals, and as shown in FIG. , ROM2
An output corresponding to a common gamma correction curve of RGB of 0 is obtained. With such a configuration, the ROM 20
Can be used in a relatively small capacity.
【００２４】第４実施例（図８） 図８は、図１におけるＲＯＭ２０からＲＡＭ１７への転
送の詳細を説明するためのものである。この図８の例で
は、ＲＯＭ２０とＲＡＭ１７との間に上位８ビット用の
レジスタ２７と下位２ビット用のレジスタ２８を設け、
ＲＯＭ２０から先に転送されてくる上位８ビットと後で
転送されてくる２ビットのデータを合わせてＲＡＭ１７
に書き込むようにしたものである。この回路において、
切り替え回路２５は、割込み信号入力端子１２からのイ
ネーブル信号とデセーブル信号によってデータ入力端子
１１と転送コマンド生成部１６とが切り替えられる。Fourth Embodiment (FIG. 8) FIG. 8 is for explaining the details of the transfer from the ROM 20 to the RAM 17 in FIG. In the example of FIG. 8, a register 27 for upper 8 bits and a register 28 for lower 2 bits are provided between the ROM 20 and the RAM 17,
The high-order 8 bits transmitted first from the ROM 20 and the 2-bit data transmitted later are combined in the RAM 17.
Is to be written to. In this circuit,
The switching circuit 25 switches between the data input terminal 11 and the transfer command generation unit 16 according to an enable signal and a disable signal from the interrupt signal input terminal 12.
【００２５】第５実施例（図９） 図９では、ＲＯＭ２０とＲＡＭ１７との間にレジスタ２
７と切り替え回路２９を設け、まず、切り替え回路２９
を接点ａ側に接続してＲＯＭ２０から先に転送されてく
る上位８ビットのデータをＲＡＭ１７に一旦書き込み、
このＲＡＭ１７のデータをレジスタ２７に格納し、つい
で切り替え回路２９を接点ｂに切り替えて、後で転送さ
れてくる下位２ビットのデータと合わせて１０ビットの
データにしてＲＡＭ１７に書き込むようにしたものであ
る。この回路においても、切り替え回路２５は、割込み
信号入力端子１２からのイネーブル信号とデセーブル信
号によってデータ入力端子１１と転送コマンド生成部１
６とが切り替えられる。Fifth Embodiment (FIG. 9) In FIG. 9, a register 2 is provided between the ROM 20 and the RAM 17.
7 and a switching circuit 29.
Is connected to the contact a side, and the upper 8 bits of data transferred earlier from the ROM 20 are once written into the RAM 17,
The data in the RAM 17 is stored in the register 27, and then the switching circuit 29 is switched to the contact b to write 10-bit data in the RAM 17 together with the lower-order 2 bits of data to be transferred later. is there. Also in this circuit, the switching circuit 25 uses the enable signal and the disable signal from the interrupt signal input terminal 12 to switch the data input terminal 11 and the transfer command generator 1
6 is switched.
【００２６】前記図８及び図９の実施例では、単一色の
ディジタル映像信号の場合を説明したがこれに限られる
ものではなく、図３に示すようなＲ、Ｇ、Ｂの３種類の
ディジタル映像信号の場合であっても、同様にして処理
できるものである。In the embodiments of FIGS. 8 and 9, the case of a single-color digital video signal has been described. However, the present invention is not limited to this, and three types of R, G, and B digital signals as shown in FIG. Even in the case of a video signal, it can be processed in a similar manner.
【００２７】第６実施例（図１０） 図１０は、入力８ビットに対して、出力２０ビットのデ
ータに変換する場合の転送の詳細を説明するためのもの
である。この図１０では、ＲＯＭ２０とＲＡＭ１７との
間に上位８ビット用のレジスタ２７と、次の８ビット用
のレジスタ２８と、下位４ビット用のレジスタ３０を設
け、ＲＯＭ２０から先に転送されてくる上位８ビット
と、次に転送されてくる８ビットと、最後に転送されて
くる４ビットのデータを合わせてＲＡＭ１７に書き込む
ようにしたものである。前記レジスタ２７、２８、３０
は、転送コマンド生成部１６からの信号により制御され
る。Sixth Embodiment (FIG. 10) FIG. 10 is for explaining the details of transfer when converting input 8 bits into output 20-bit data. In FIG. 10, a register 27 for the upper 8 bits, a register 28 for the next 8 bits, and a register 30 for the lower 4 bits are provided between the ROM 20 and the RAM 17, and the upper 20 bits transferred from the ROM 20 first are transferred. The 8-bit data, the 8-bit data transmitted next, and the 4-bit data transmitted last are written in the RAM 17 together. The registers 27, 28, 30
Is controlled by a signal from the transfer command generator 16.
【００２８】第７実施例（図１１） 図１１は、入力８ビットに対して、出力２０ビットのデ
ータに変換する場合の他の転送の詳細を説明するための
ものである。この図１１では、ＲＯＭ２０とＲＡＭ１７
との間にレジスタ２７と切り替え回路２９、３１を設
け、まず、切り替え回路２９の接点ａに切り替えて（切
り替え回路３１の接点ｃ、ｄはどちらでもよい）、ＲＯ
Ｍ２０から最初に転送されてくる上位８ビットのデータ
をＲＡＭ１７に一旦書き込み、これをレジスタ２７に格
納し、ついで切り替え回路２９の接点ｂと切り替え回路
３１の接点ｃに切り替え、次の８ビットのデータを加え
て１６ビットのデータをＲＡＭ１７に書き込み、これを
レジスタ２７に格納し、最後に切り替え回路２９の接点
ｂと切り替え回路３１を接点ｄに切り替えて、最後に転
送されてくる下位４ビットのデータと合わせて２０ビッ
トのデータにしてＲＡＭ１７に書き込むようにしたもの
である。Seventh Embodiment (FIG. 11) FIG. 11 is for explaining details of another transfer in the case of converting input 8 bits into output 20-bit data. In FIG. 11, the ROM 20 and the RAM 17
, A register 27 and switching circuits 29 and 31 are provided. First, switching is performed to a contact a of the switching circuit 29 (contacts c and d of the switching circuit 31 may be either), and RO
The upper 8 bits of data first transferred from M20 are temporarily written into the RAM 17, and stored in the register 27. Then, the contact b of the switching circuit 29 and the contact c of the switching circuit 31 are switched to the next 8 bits of data. Is written in the RAM 17 and stored in the register 27. Finally, the contact b of the switching circuit 29 and the switching circuit 31 are switched to the contact d, and the lower 4 bits of data transferred last are transferred. And 20-bit data to be written into the RAM 17.
【００２９】前記図１０及び図１１の実施例において
も、単一色のディジタル映像信号の場合に限られるもの
ではなく、図３に示すようなＲ、Ｇ、Ｂの３種類のディ
ジタル映像信号の場合であっても、同様にして処理でき
るものである。In the embodiments of FIGS. 10 and 11, the present invention is not limited to the case of a digital video signal of a single color, but the case of three types of digital video signals of R, G and B shown in FIG. Can be processed in the same manner.
【００３０】前記実施例では、入力８ビットに対して、
出力１０ビットのデータに変換する場合、入力８ビット
に対して、出力２０ビットのデータに変換する場合につ
いて説明したが、これに限られるものではなく、８ビッ
トの入力信号に対して１２ビットの出力信号を得るとき
には、図４（ｃ）に示すように、ユニットメモリ２
０ 1、２０2、２０3にそれぞれＲ、Ｇ、Ｂ上位８ビッ
ト、２０4、２０5、２０6にそれぞれＲ、Ｇ、Ｂ下位４
ビット記憶する等、一般的な入力ｍ（ｍ＞０）ビットに
対して、出力ｎ（ｎ＞ｍ）ビットのデータに変換する場
合について利用できることは勿論である。In the above embodiment, for 8 bits of input,
When converting to 10-bit output data, input 8 bits
Is converted to 20-bit output data.
However, the present invention is not limited to this.
To obtain a 12-bit output signal for the input signal
As shown in FIG. 4C, the unit memory 2
0 1, 20Two, 20ThreeR, G, B upper 8 bits respectively
G, 20Four, 20Five, 206R, G, B lower 4
For general input m (m> 0) bits such as bit storage
On the other hand, when converting to data of output n (n> m) bits,
Of course, it can be used for the combination.
【００３１】前記実施例では、ＲＯＭ２０への格納は、
ＲＯＭ２０のビット数に対応させて最上位ビットから分
割して順次格納し、最後にＲＯＭ２０のビット数以下の
最下位ビットを格納するようにしたが、これに限られる
ものではなく、最下位ビットから分割して順次格納し、
最後にＲＯＭ２０のビット数以下の最上位ビットを格納
するようにしてもよい。In the above embodiment, the storage in the ROM 20 is as follows.
The most significant bits are divided and stored sequentially according to the number of bits of the ROM 20, and finally the least significant bits less than the number of bits of the ROM 20 are stored. However, the present invention is not limited to this. Divide and store sequentially,
Finally, the most significant bit less than the bit number of the ROM 20 may be stored.
【００３２】[0032]
【発明の効果】本発明は、ｍ（ｍ＞０）ビット入力信号
に対応するｎ（ｎ＞ｍ）ビット出力信号のガンマ補正デ
ータをｍビット単位と、ｍビット以下の残りのｎ−ｍビ
ットとに分割して格納するＲＯＭ２０と、このＲＯＭ２
０に格納したガンマ補正データの中から入力信号の平均
輝度レベルに対応して、ｍビット分ずつと残りのｎ−ｍ
ビット分のデータを選択し、ＲＡＭ１７へ転送するため
のアドレスを出力する平均輝度レベル検出部２４と、前
記ＲＯＭ２０から転送されてきたデータを書き込み、ｎ
ビットに変換して出力するＲＡＭ１７とを具備したの
で、ガンマ補正によるビット数の拡張により、階調数が
増え、特に、低輝度での細かい階調表現が可能になり、
精密さの不足感を軽減できる。According to the present invention, the gamma correction data of an n (n> m) -bit output signal corresponding to an m (m> 0) -bit input signal is expressed in m-bit units, and the remaining mn bits of m bits or less are used. And a ROM 20 for dividing and storing the ROM 2
0 and the remaining n−m in units of m bits, corresponding to the average luminance level of the input signal from the gamma correction data stored in 0.
An average luminance level detection unit 24 for selecting data for bits and outputting an address for transfer to the RAM 17; and writing data transferred from the ROM 20 to n
Since the RAM 17 is provided for converting the bits into bits and outputting the bits, the number of tones is increased by expanding the number of bits by gamma correction, and in particular, fine gradation expression at low luminance becomes possible.
The feeling of lack of precision can be reduced.
【００３３】本発明は、ＲＡＭ１７の出力ビット数ｎよ
りＲＯＭ２０の出力ビット数ｍの小さいものが用いら
れ、このＲＯＭ２０に、ＲＡＭ１７の出力ビット数ｎの
データを上位ビットｍと下位ビットｎ−ｍに分割して格
納し、これら上位ビットｍと下位ビットｎ−ｍのデータ
を別々のタイミングでＲＡＭ１７に転送した後にこれら
を合わせて出力するようにしたので、ＲＯＭ２０の無駄
な部分がなくなる。In the present invention, an output bit number m of the ROM 20 smaller than the output bit number n of the RAM 17 is used, and the ROM 20 converts the data of the output bit number n of the RAM 17 into upper bits m and lower bits nm. Since the data of the upper bits m and the lower bits nm are transferred to the RAM 17 at different timings and stored together, and then output together, the useless portion of the ROM 20 is eliminated.
【００３４】又、ＲＯＭ２０に、Ｒ、Ｇ、Ｂの３種類の
ディジタルカラー信号の上位ｍビットのデータをそれぞ
れ１バイトとして格納し、３種類の下位ｎ−ｍビットの
データを合わせて１バイトとして格納し、これら上位ｍ
ビットと下位ｎ−ｍビットのデータを別々のタイミング
でＲＡＭ１７に転送した後にこれらを合わせて出力する
ようにした場合には、特にＲＯＭ２０が無駄なく有効に
利用できる。The ROM 20 stores the upper m bits of data of each of the three types of digital color signals of R, G, and B as one byte, and the three types of lower mn bits of data are combined into one byte. And store these top m
If the bits and the lower nm bits of data are transferred to the RAM 17 at different timings and then output together, the ROM 20 can be used effectively without waste.
【００３５】転送手段として、ＲＯＭ２０からの上位８
ビットのデータを格納するレジスタ２７と、下位２ビッ
トのデータを格納するレジスタ２８とを具備し、これら
のレジスタ２７、２８で１０ビットにしてＲＡＭ１７に
書き込むようにするか、又は、ＲＯＭ２０からの上位８
ビットのデータと、下位２ビットのデータを切り替える
切り替え回路２９と、ＲＡＭ１７に一旦書き込んだＲＯ
Ｍ２０からの上位８ビットのデータを格納するレジスタ
２７とを具備し、この格納された８ビットのデータと切
り替え後の下位２ビットのデータを合わせて１０ビット
にしてＲＡＭ１７に書き込むようにすることにより、デ
ータを分割したり、合わせたりするための特別な演算回
路を使用する必要がないので回路構成が簡単になる。As transfer means, the upper 8
A register 27 for storing bit data and a register 28 for storing lower 2 bits of data. These registers 27 and 28 are set to 10 bits and written to the RAM 17, or 8
And a switching circuit 29 for switching between lower-order bit data and lower-order 2 bit data.
A register 27 for storing the upper 8 bits of data from M20 is provided, and the stored 8 bits of data and the lower 2 bits of data after switching are combined into 10 bits and written to the RAM 17. Since it is not necessary to use a special arithmetic circuit for dividing or combining data, the circuit configuration is simplified.
【００３６】転送手段として、上位８ビット用のレジス
タ２７と、次の８ビット用のレジスタ２８と、下位４ビ
ット用のレジスタ３０とを具備するか、又は、１個のレ
ジスタ２７と第１、第２の２個の切り替え回路２９、３
１を具備することにより、特別な演算回路を使用するこ
となく８ビット入力信号に対応する２０ビット出力信号
のガンマ補正をすることができる。The transfer means includes a register 27 for the upper 8 bits, a register 28 for the next 8 bits, and a register 30 for the lower 4 bits, or one register 27 and the first, Second two switching circuits 29, 3
By providing 1, the gamma correction of the 20-bit output signal corresponding to the 8-bit input signal can be performed without using a special arithmetic circuit.
【図１】本発明によるガンマ補正回路の第１実施例（単
一色の映像信号）を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment (a single-color video signal) of a gamma correction circuit according to the present invention.
【図２】（ａ）は、図１におけるＲＯＭ２０の一使用例
を示す斜視図、（ｂ）は、（ａ）におけるＲＯＭ２０の
下位２ビットの一使用例を示す斜視図である。2A is a perspective view showing an example of use of a ROM 20 in FIG. 1, and FIG. 2B is a perspective view showing an example of use of lower two bits of the ROM 20 in FIG.
【図３】本発明によるガンマ補正回路の第２実施例（Ｒ
ＧＢ３色の映像信号）を示すブロック図である。FIG. 3 shows a second embodiment (R) of the gamma correction circuit according to the present invention.
FIG. 3 is a block diagram illustrating a video signal of three colors GB.
【図４】（ａ）は、図３におけるＲＯＭ２０の一使用例
を示す斜視図、（ｂ）は、（ａ）におけるＲＯＭ２０の
下位２ビットの一使用例を示す斜視図、（ｃ）は、ＲＯ
Ｍ２０の下位４ビットの一使用例を示す斜視図、（ｄ）
は、平均輝度レベル検出部２４のアドレス信号の説明図
である。4A is a perspective view showing an example of use of the ROM 20 in FIG. 3, FIG. 4B is a perspective view showing an example of use of the lower two bits of the ROM 20 in FIG. 3A, and FIG. RO
Perspective view showing an example of using lower 4 bits of M20, (d)
6 is an explanatory diagram of an address signal of the average luminance level detection unit 24.
【図５】（ａ）は、ＲＧＢすべての入力信号の平均輝度
レベルに対応するＲＧＢそれぞれのガンマ補正データを
出力する場合の特性図、（ｂ）は、ＲＧＢそれぞれの入
力信号の平均輝度レベルに対応するＲＧＢそれぞれのガ
ンマ補正データを出力する場合の特性図である。FIG. 5A is a characteristic diagram in the case of outputting gamma correction data of each of RGB corresponding to the average luminance level of all the input signals of RGB, and FIG. 5B is a graph showing the average luminance level of each of the input signals of RGB. FIG. 9 is a characteristic diagram in a case of outputting corresponding gamma correction data of RGB.
【図６】（ａ）は、図７におけるＲＯＭ２０にＲＧＢ共
通のガンマ補正データを格納した使用例を示す斜視図、
（ｂ）は、（ａ）におけるＲＯＭ２０の下位２ビットの
使用例を示す斜視図である。6A is a perspective view showing a usage example in which gamma correction data common to RGB is stored in a ROM 20 in FIG. 7;
FIG. 2B is a perspective view showing an example of using lower two bits of the ROM 20 in FIG.
【図７】ＲＧＢそれぞれの入力信号の平均輝度レベルに
対応するＲＧＢ共通のガンマ補正データから出力する場
合の特性図である。FIG. 7 is a characteristic diagram in the case of outputting from RGB common gamma correction data corresponding to the average luminance level of each input signal of RGB.
【図８】８ビット入力信号に対応する１０ビット出力信
号のガンマ補正をする場合における転送手段として、レ
ジスタ２７、２８を用いた例を示すブロック図である。FIG. 8 is a block diagram showing an example in which registers 27 and 28 are used as transfer means when performing gamma correction of a 10-bit output signal corresponding to an 8-bit input signal.
【図９】８ビット入力信号に対応する１０ビット出力信
号のガンマ補正をする場合における転送手段として、切
り替え回路２９とレジスタ２７を用いた例を示すブロッ
ク図である。FIG. 9 is a block diagram showing an example in which a switching circuit 29 and a register 27 are used as transfer means when performing gamma correction of a 10-bit output signal corresponding to an 8-bit input signal.
【図１０】８ビット入力信号に対応する２０ビット出力
信号のガンマ補正をする場合における転送手段として、
３個のレジスタ２７、２８、３０を用いた例を示すブロ
ック図である。FIG. 10 shows transfer means for performing gamma correction of a 20-bit output signal corresponding to an 8-bit input signal.
FIG. 3 is a block diagram showing an example using three registers 27, 28, and 30.
【図１１】８ビット入力信号に対応する２０ビット出力
信号のガンマ補正をする場合における転送手段として、
２個の切り替え回路２９、３１と１個のレジスタ２７を
用いた例を示すブロック図である。FIG. 11 shows transfer means for performing gamma correction of a 20-bit output signal corresponding to an 8-bit input signal.
FIG. 3 is a block diagram showing an example using two switching circuits 29 and 31 and one register 27.
【図１２】従来の８ビット入力信号に対応する８ビット
出力信号のガンマ補正をする場合における特性図であ
る。FIG. 12 is a characteristic diagram when gamma correction is performed on an 8-bit output signal corresponding to a conventional 8-bit input signal.
１１…映像信号入力端子、１２…割込み信号入力端子、
１４…制御信号入力端子、１５…セレクタ、１６…転送
コマンド生成部、１７…ＲＡＭ、２０…ＲＯＭ、２１…
データ出力端子、２４…平均輝度レベル検出部、２５…
切り替え回路、２７…レジスタ、２８…レジスタ、２９
…切り替え回路、３０…レジスタ、３１…切り替え回
路。11: video signal input terminal, 12: interrupt signal input terminal,
14: control signal input terminal, 15: selector, 16: transfer command generator, 17: RAM, 20: ROM, 21 ...
Data output terminal, 24 ... average luminance level detection unit, 25 ...
Switching circuit, 27 ... register, 28 ... register, 29
... Switching circuit, 30. Register, 31. Switching circuit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 正幸 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 Ｆターム(参考） 5C021 PA76 PA78 PA79 PA80 RA07 RB01 XA34 5C066 AA20 BA20 CA05 CA17 EC05 GA01 GA05 HA06 KE05 KE09 KE24 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Masayuki Kobayashi 1116 Suenaga, Takatsu-ku, Kawasaki City, Kanagawa Prefecture F-term in Fujitsu General Limited (reference) 5C021 PA76 PA78 PA79 PA80 RA07 RB01 XA34 5C066 AA20 BA20 CA05 CA17 EC05 GA01 GA05 HA06 KE05 KE09 KE24
Claims (10)
出力濃度の予め設定した変換データの中から対応するデ
ータを選択してガンマ補正を行うようにしたガンマ補正
回路において、ｍ（ｍ＞０）ビット入力信号に対応する
ｎ（ｎ＞ｍ）ビット出力信号のガンマ補正データをｍビ
ット単位と、ｍビット以下の残りのｎ−ｍビットとに分
割して格納するＲＯＭ２０と、このＲＯＭ２０に格納し
たガンマ補正データの中から入力信号の平均輝度レベル
に対応して、ｍビット分ずつと残りのｎ−ｍビット分の
データを選択し、ＲＡＭ１７へ転送するためのアドレス
を出力する平均輝度レベル検出部２４と、前記ＲＯＭ２
０から転送されてきたデータを書き込み、ｎビットに変
換して出力するＲＡＭ１７とを具備してなることを特徴
とするガンマ補正回路。1. A gamma correction circuit which performs gamma correction by selecting corresponding data from preset conversion data of an output density with respect to an input density of a digital video signal. A ROM 20 for storing gamma correction data of an n (n> m) bit output signal corresponding to a signal in units of m bits and the remaining nm bits of m bits or less, and a gamma correction data stored in the ROM 20 An average luminance level detection unit 24 that selects m bits and the remaining mn bits of data in accordance with the average luminance level of the input signal from the data, and outputs an address for transfer to the RAM 17. , The ROM 2
A gamma correction circuit, comprising: a RAM 17 for writing data transferred from 0, converting the data to n bits, and outputting the converted data.
出力濃度の予め設定した変換データの中から対応するデ
ータを選択してガンマ補正を行うようにしたガンマ補正
回路において、ｍ（ｍ＞０）ビット入力信号に対応する
ｎ（ｎ＞ｍ）ビット出力信号のガンマ補正データをｍビ
ット単位と、ｍビット以下の残りのｎ−ｍビットとに分
割して格納するＲＯＭ２０と、このＲＯＭ２０に格納し
たガンマ補正データの中から入力信号の平均輝度レベル
に対応して、ｍビット分ずつと残りのｎ−ｍビット分の
データを選択し、ＲＡＭ１７へ転送するためのアドレス
を出力する平均輝度レベル検出部２４と、入力した制御
信号に基づき、前記ＲＯＭ２０からＲＡＭ１７へ垂直帰
線期間にガンマ補正データを転送する際のタイミング信
号を出力する転送コマンド生成部１６と、前記ＲＯＭ２
０から転送されてきたデータを書き込み、ｎビットに変
換して出力するＲＡＭ１７とを具備してなることを特徴
とするガンマ補正回路。2. A gamma correction circuit in which corresponding data is selected from preset conversion data of an output density with respect to an input density of a digital video signal to perform gamma correction. A ROM 20 for storing gamma correction data of an n (n> m) bit output signal corresponding to a signal in units of m bits and the remaining nm bits of m bits or less, and a gamma correction data stored in the ROM 20 An average luminance level detection unit 24 that selects m bits and the remaining mn bits of data in accordance with the average luminance level of the input signal from the data, and outputs an address for transfer to the RAM 17. A transfer signal for outputting a timing signal for transferring gamma correction data from the ROM 20 to the RAM 17 during the vertical flyback period based on the input control signal. Command generation unit 16 and the ROM 2
A gamma correction circuit, comprising: a RAM 17 for writing data transferred from 0, converting the data to n bits, and outputting the converted data.
対する出力濃度の予め設定した変換データの中から対応
するデータを選択してガンマ補正を行うようにしたガン
マ補正回路において、ＲＧＢ映像信号それぞれについて
ｍ（ｍ＞０）ビット入力信号に対応するｎ（ｎ＞ｍ）ビ
ット出力信号のガンマ補正データをｍビット単位と、ｍ
ビット以下の残りのｎ−ｍビットとに分割して格納する
ＲＯＭ２０と、このＲＯＭ２０に格納したＲＧＢそれぞ
れのガンマ補正データの中からＲＧＢすべての入力信号
の平均輝度レベルに対応して、ｍビット分ずつと残りの
ｎ−ｍビット分のデータを選択し、ＲＡＭ１７へ転送す
るためのアドレスを出力する平均輝度レベル検出部２４
と、入力した制御信号に基づき、前記ＲＯＭ２０からＲ
ＡＭ１７へ垂直帰線期間にＲＧＢそれぞれのガンマ補正
データを転送する際のタイミング信号を出力する転送コ
マンド生成部１６と、前記ＲＯＭ２０から転送されてき
たＲＧＢそれぞれのデータを書き込み、ｎビットに変換
して出力するＲＡＭ１７とを具備してなることを特徴と
するガンマ補正回路。3. A gamma correction circuit that selects gamma correction by selecting corresponding data from preset conversion data of an output density with respect to an input density of a digital RGB video signal, wherein m ( The gamma correction data of an n (n> m) bit output signal corresponding to an m> 0) bit input signal is expressed in m bit units,
ROM 20 for dividing the data into the remaining nm bits less than or equal to the remaining bits, and m bits corresponding to the average luminance level of all the RGB input signals from the RGB gamma correction data stored in the ROM 20. And the remaining nm bits of data are selected, and an average luminance level detection unit 24 that outputs an address for transfer to the RAM 17 is selected.
From the ROM 20 based on the input control signal.
A transfer command generation unit 16 that outputs a timing signal for transferring RGB gamma correction data to the AM 17 during the vertical flyback period, and RGB data transferred from the ROM 20 are written and converted into n bits. A gamma correction circuit comprising: a RAM 17 for outputting.
対する出力濃度の予め設定した変換データの中から対応
するデータを選択してガンマ補正を行うようにしたガン
マ補正回路において、ＲＧＢ映像信号それぞれについて
ｍ（ｍ＞０）ビット入力信号に対応するｎ（ｎ＞ｍ）ビ
ット出力信号のガンマ補正データをｍビット単位と、ｍ
ビット以下の残りのｎ−ｍビットとに分割して格納する
ＲＯＭ２０と、このＲＯＭ２０に格納したＲＧＢそれぞ
れのガンマ補正データの中からＲＧＢそれぞれの入力信
号の平均輝度レベルに対応して、ｍビット分ずつと残り
のｎ−ｍビット分のデータを選択し、ＲＡＭ１７へ転送
するためのアドレスを出力する平均輝度レベル検出部２
４と、入力した制御信号に基づき、前記ＲＯＭ２０から
ＲＡＭ１７へ垂直帰線期間にＲＧＢそれぞれのガンマ補
正データを転送する際のタイミング信号を出力する転送
コマンド生成部１６と、前記ＲＯＭ２０から転送されて
きたＲＧＢそれぞれのデータを書き込み、ｎビットに変
換して出力するＲＡＭ１７とを具備してなることを特徴
とするガンマ補正回路。4. A gamma correction circuit which performs gamma correction by selecting corresponding data from preset conversion data of an output density with respect to an input density of a digital RGB video signal, wherein m ( The gamma correction data of an n (n> m) bit output signal corresponding to an m> 0) bit input signal is expressed in m bit units,
ROM 20 for dividing the data into the remaining nm bits and the remaining bits, and m bits corresponding to the average luminance level of the RGB input signals from the RGB gamma correction data stored in the ROM 20. Average luminance level detector 2 that selects data for each of the remaining nm bits and outputs an address for transfer to RAM 17.
4, a transfer command generator 16 for outputting a timing signal for transferring RGB gamma correction data from the ROM 20 to the RAM 17 during the vertical flyback period based on the input control signal; A gamma correction circuit comprising: a RAM 17 for writing RGB data, converting the data into n bits, and outputting the converted data.
対する出力濃度の予め設定した変換データの中から対応
するデータを選択してガンマ補正を行うようにしたガン
マ補正回路において、ＲＧＢ映像信号それぞれについて
ｍ（ｍ＞０）ビット入力信号に対応するｎ（ｎ＞ｍ）ビ
ット出力信号のガンマ補正データをｍビット単位と、ｍ
ビット以下の残りのｎ−ｍビットとに分割して格納する
ＲＯＭ２０と、このＲＯＭ２０に格納したＲＧＢ共通の
ガンマ補正データの中からＲＧＢそれぞれの入力信号の
平均輝度レベルに対応して、ｍビット分ずつと残りのｎ
−ｍビット分のデータを選択し、ＲＡＭ１７へ転送する
ためのアドレスを出力する平均輝度レベル検出部２４
と、入力した制御信号に基づき、前記ＲＯＭ２０からＲ
ＡＭ１７へ垂直帰線期間にＲＧＢそれぞれのガンマ補正
データを転送する際のタイミング信号を出力する転送コ
マンド生成部１６と、前記ＲＯＭ２０から転送されてき
たＲＧＢそれぞれのデータを書き込み、ｎビットに変換
して出力するＲＡＭ１７とを具備してなることを特徴と
するガンマ補正回路。5. A gamma correction circuit for performing gamma correction by selecting corresponding data from preset conversion data of an output density with respect to an input density of a digital RGB video signal, wherein m ( The gamma correction data of an n (n> m) bit output signal corresponding to an m> 0) bit input signal is expressed in m bit units,
ROM 20 for dividing the data into the remaining nm bits and the remaining bits, and m bits corresponding to the average luminance level of the input signals of RGB from among the RGB common gamma correction data stored in the ROM 20. And the remaining n
An average luminance level detection unit 24 that selects data for -m bits and outputs an address for transfer to the RAM 17;
From the ROM 20 based on the input control signal.
A transfer command generation unit 16 that outputs a timing signal for transferring RGB gamma correction data to the AM 17 during the vertical flyback period, and RGB data transferred from the ROM 20 are written and converted into n bits. A gamma correction circuit comprising: a RAM 17 for outputting.
出力信号のガンマ補正をするようにしたことを特徴とす
る請求項１、２、３、４又は５記載のガンマ補正回路。6. The gamma correction circuit according to claim 1, wherein gamma correction is performed on a 10-bit output signal corresponding to an 8-bit input signal.
出力信号のガンマ補正をする場合において、ＲＯＭ２０
からＲＡＭ１７への転送手段は、ＲＯＭ２０からの上位
８ビットのデータを格納するレジスタ２７と、下位２ビ
ットのデータを格納するレジスタ２８とを具備し、これ
らのレジスタ２７、２８で１０ビットにしてＲＡＭ１７
に書き込むようにしたことを特徴とする請求項１、２、
３、４又は５記載のガンマ補正回路。7. When performing gamma correction on a 10-bit output signal corresponding to an 8-bit input signal, the ROM 20
The transfer means from the ROM 20 to the RAM 17 includes a register 27 for storing the upper 8 bits of data from the ROM 20 and a register 28 for storing the lower 2 bits of data.
3. The method according to claim 1, wherein
A gamma correction circuit according to 3, 4, or 5.
出力信号のガンマ補正をする場合において、ＲＯＭ２０
からＲＡＭ１７への転送手段は、ＲＯＭ２０からの上位
８ビットのデータと、下位２ビットのデータを切り替え
る切り替え回路２９と、ＲＡＭ１７に一旦書き込んだＲ
ＯＭ２０からの上位８ビットのデータを格納するレジス
タ２７とを具備し、この格納された８ビットのデータと
切り替え後の下位２ビットのデータを合わせて１０ビッ
トにしてＲＡＭ１７に書き込むようにしたことを特徴と
する請求項１、２、３、４又は５記載のガンマ補正回
路。8. When performing gamma correction on a 10-bit output signal corresponding to an 8-bit input signal, the ROM 20
The transfer means from the ROM 17 to the RAM 17 includes a switching circuit 29 for switching between the upper 8 bits of data from the ROM 20 and the lower 2 bits of data.
A register 27 for storing the upper 8 bits of data from the OM 20; the stored 8 bits of data and the lower 2 bits of data after switching are combined into 10 bits and written to the RAM 17; The gamma correction circuit according to claim 1, 2, 3, 4, or 5, wherein
出力信号のガンマ補正をする場合において、ＲＯＭ２０
からＲＡＭ１７への転送手段は、上位８ビット用のレジ
スタ２７と、次の８ビット用のレジスタ２８と、下位４
ビット用のレジスタ３０とを具備し、これらのレジスタ
２７、２８、３０で２０ビットにしてＲＡＭ１７に書き
込むようにしたことを特徴とする請求項１、２、３、４
又は５記載のガンマ補正回路。9. When performing gamma correction on a 20-bit output signal corresponding to an 8-bit input signal, the ROM 20
The transfer means from the RAM to the RAM 17 includes a register 27 for the upper 8 bits, a register 28 for the next 8 bits,
5. A register 30 for a bit, wherein the register 27, 28, and 30 write 20 bits to the RAM 17.
Or the gamma correction circuit according to 5.
ト出力信号のガンマ補正をする場合において、ＲＯＭ２
０からＲＡＭ１７への転送手段は、１個のレジスタ２７
と第１、第２の２個の切り替え回路２９、３１を具備
し、前記第１の切り替え回路２９を一方の接点ａに切り
替えて、ＲＯＭ２０から最初に転送されてくる上位８ビ
ットのデータをＲＡＭ１７に一旦書き込み、これをレジ
スタ２７に格納し、ついで前記第１の切り替え回路２９
を他方の接点ｂに切り替えるとともに、前記第２の切り
替え回路３０を一方の接点ｃに切り替え、次の８ビット
のデータを加えて１６ビットのデータをＲＡＭ１７に書
き込み、これをレジスタ２７に格納し、最後に前記第１
の切り替え回路２９を他方の接点ｂと前記第２の切り替
え回路３０を他方の接点ｄに切り替えて、最後に転送さ
れてくる下位４ビットのデータと合わせて２０ビットの
データにしてＲＡＭ１７に書き込むようにしたことを特
徴とする請求項１、２、３、４又は５記載のガンマ補正
回路。10. When performing gamma correction on a 20-bit output signal corresponding to an 8-bit input signal, the ROM 2
0 to the RAM 17 is transferred by one register 27
And first and second two switching circuits 29 and 31. The first switching circuit 29 is switched to one contact a to transfer the upper 8 bits of data transferred first from the ROM 20 to the RAM 17. Once, and this is stored in the register 27. Then, the first switching circuit 29
Is switched to the other contact b, the second switching circuit 30 is switched to the one contact c, the next 8-bit data is added, 16-bit data is written to the RAM 17, and this is stored in the register 27. Finally, the first
The switching circuit 29 is switched to the other contact b and the second switching circuit 30 is switched to the other contact d, and is written into the RAM 17 as 20-bit data together with the lower 4 bits of data transmitted last. The gamma correction circuit according to claim 1, 2, 3, 4, or 5, wherein
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068689A JP2001257907A (en) | 2000-03-13 | 2000-03-13 | Gamma correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068689A JP2001257907A (en) | 2000-03-13 | 2000-03-13 | Gamma correction circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001257907A true JP2001257907A (en) | 2001-09-21 |
Family
ID=18587707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000068689A Withdrawn JP2001257907A (en) | 2000-03-13 | 2000-03-13 | Gamma correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001257907A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100341041C (en) * | 2003-10-01 | 2007-10-03 | 三星Sdi株式会社 | Driving apparatus of plasma display panel and method for displaying pictures on plasma display panel |
| CN100356796C (en) * | 2004-06-15 | 2007-12-19 | 亚洲光学股份有限公司 | Digital image forming device and method |
-
2000
- 2000-03-13 JP JP2000068689A patent/JP2001257907A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100341041C (en) * | 2003-10-01 | 2007-10-03 | 三星Sdi株式会社 | Driving apparatus of plasma display panel and method for displaying pictures on plasma display panel |
| CN100356796C (en) * | 2004-06-15 | 2007-12-19 | 亚洲光学股份有限公司 | Digital image forming device and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8243084B2 (en) | Apparatus and method for processing data | |
| JP2919174B2 (en) | Method of generating output data for outputting an image on a raster output device | |
| KR0135846B1 (en) | Look up table device | |
| JP2572373B2 (en) | Color display device | |
| US5111286A (en) | Image processing | |
| JPH0690350A (en) | Apparatus and method for generation of multistage halftone image | |
| JP3825949B2 (en) | Electronic circuit and liquid crystal display device using the same | |
| JP2001257907A (en) | Gamma correction circuit | |
| US5426596A (en) | Color signal correction circuit using a second-order correcting formula | |
| JPH0918727A (en) | Color reproducing processor | |
| JP5128045B2 (en) | Digital display method and digital display device | |
| US5521721A (en) | Superimposition of images in a digital copier or printer | |
| JP2001257906A (en) | Look-up table | |
| JP2002287709A (en) | Liquid crystal display device | |
| JPH1198343A (en) | Image processor and image processing method | |
| JP4726228B2 (en) | Color data conversion apparatus and method | |
| JPH0624005B2 (en) | Gradation conversion circuit using lookup table | |
| JPH05211659A (en) | Gamma correcting circuit and method | |
| KR960012596B1 (en) | Apparatus for compensating chrominance by means of a luminance level | |
| JPH096306A (en) | Picture frame memory | |
| JPH10145615A (en) | Image forming device | |
| JP2611754B2 (en) | Image printer | |
| JPS6020756B2 (en) | cathode ray tube display device | |
| JPH03158077A (en) | Black level correction device | |
| JP2008205611A (en) | Image processing circuit and printer controller mounting the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070309 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080620 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20081016 |