JP2001250968A - Crystal silicon thin film semiconductor device, crystal silicon thin film photovoltaic element, and method of manufacturing for crystal silicon thin film semiconductor device - Google Patents

Crystal silicon thin film semiconductor device, crystal silicon thin film photovoltaic element, and method of manufacturing for crystal silicon thin film semiconductor device

Info

Publication number
JP2001250968A
JP2001250968A JP2000058188A JP2000058188A JP2001250968A JP 2001250968 A JP2001250968 A JP 2001250968A JP 2000058188 A JP2000058188 A JP 2000058188A JP 2000058188 A JP2000058188 A JP 2000058188A JP 2001250968 A JP2001250968 A JP 2001250968A
Authority
JP
Japan
Prior art keywords
silicon layer
polycrystalline silicon
layer
thin film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000058188A
Other languages
Japanese (ja)
Other versions
JP4314716B2 (en
Inventor
Fumito Oka
史人 岡
Shinichi Muramatsu
信一 村松
Yasushi Minagawa
康 皆川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2000058188A priority Critical patent/JP4314716B2/en
Publication of JP2001250968A publication Critical patent/JP2001250968A/en
Application granted granted Critical
Publication of JP4314716B2 publication Critical patent/JP4314716B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/546Polycrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a crystal silicon thin film semiconductor device in which the crystallization rate of obtained polycrystalline silicon is high and which is superior in orientation property, a high characteristic and productivity, and to provide a crystal silicon thin film photovoltaic element and the manufacturing method of the crystal silicon thin film semiconductor device. SOLUTION: A transparent electrode 2 is installed on a glass substrate 1, and an Ni layer 4 as a metallic catalyst element is installed in an amorphous silicon layer on the transparent electrode 2. The, thermal treatment and crystallization are performed and a p-type polycrystalline silicon layer 5 is formed. The polycrystalline silicon layer 3 has orientation property and a high crystallization rate, and the p-type polycrystalline silicon layer 5 is formed with the polycrystalline silicon layer 3A as seed crystal. Thus, the polycrystalline silicon layer 5 has orientation property and the high crystallization rate. Then, an i-type polycrystalline silicon layer 6 and an n-type polycrystalline silicon layer 7 are sequentially formed on the polycrystalline silicon layer 5.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、結晶シリコン薄膜
半導体装置、結晶シリコン薄膜光起電力素子、および結
晶シリコン薄膜半導体装置の製造方法に関し、特に、非
晶質シリコンを種結晶に用いて多結晶シリコン薄膜を生
成する結晶シリコン薄膜半導体装置、結晶シリコン薄膜
光起電力素子、および結晶シリコン薄膜半導体装置の製
造方法に関する。
The present invention relates to a crystalline silicon thin film semiconductor device, a crystalline silicon thin film photovoltaic element, and a method for manufacturing a crystalline silicon thin film semiconductor device. The present invention relates to a crystalline silicon thin film semiconductor device for producing a silicon thin film, a crystalline silicon thin film photovoltaic element, and a method for manufacturing a crystalline silicon thin film semiconductor device.

【0002】[0002]

【従来の技術】太陽電池等の半導体装置において、導電
膜を有するガラス基板上に1〜4μm程度の厚さを持つ
良質な結晶シリコン系デバイスを形成するためには、導
電膜を有するガラス基板上に良質な種結晶を直接形成す
る必要がある。この種結晶を形成する上で必要な条件と
しては、(1)高い結晶性(高結晶化率)を有するこ
と、(2)配向性を有すること、(3)一度に大量の処
理が可能なこと、(4)一般のガラス基板が使用可能な
低温プロセスであること、等があげられる。
2. Description of the Related Art In a semiconductor device such as a solar cell, in order to form a high-quality crystalline silicon-based device having a thickness of about 1 to 4 μm on a glass substrate having a conductive film, a glass substrate having a conductive film must be formed. It is necessary to directly form a high-quality seed crystal. Conditions necessary for forming the seed crystal include (1) high crystallinity (high crystallization rate), (2) orientation, and (3) a large amount of processing can be performed at one time. And (4) a low-temperature process in which a general glass substrate can be used.

【0003】従来、太陽電池の製造は、ガラス等の異種
基板上に多結晶シリコン薄膜を形成する方法が用いられ
ていた。この方法によれば、大面積や高品質のシリコン
結晶基板を必要とせず、大幅なコストダウンが見込まれ
る。しかし、特性の良い半導体装置を作製するために
は、多結晶シリコン薄膜の高品質化を図る必要がある。
このため、通常、高温度に耐える石英等を基板に用い、
この基板に高温度の堆積処理を行うことにより、結晶性
の良いシリコン薄膜を形成している。しかし、この方法
では、基板に高価な石英等を用いているため、低コスト
化を図ることができない。
Conventionally, a method of forming a polycrystalline silicon thin film on a heterogeneous substrate such as glass has been used for manufacturing a solar cell. According to this method, a large-area or high-quality silicon crystal substrate is not required, and significant cost reduction is expected. However, in order to manufacture a semiconductor device having good characteristics, it is necessary to improve the quality of a polycrystalline silicon thin film.
For this reason, quartz or the like that can withstand high temperatures is usually used for the substrate,
By performing a high-temperature deposition process on this substrate, a silicon thin film having good crystallinity is formed. However, in this method, cost is not reduced because expensive quartz or the like is used for the substrate.

【0004】このような問題を解決するものとして、
K.Yamamoto等によるIEEE「First World
Conference on Photovoltaic Energy Conversion」19
94(p. 1575〜1578)に提案がある。この方法は、非
晶質薄膜シリコンをレーザーアニール等の方法で溶融結
晶化し、基板表面に成膜することで結晶性の良い多結晶
薄膜シリコンを得ようとするもので、基板の温度上昇を
抑制できるので、低コストの基板材料を使用することが
可能になる。また、導電膜を有するガラス基板等にプラ
ズマCVD(Plasma Chemical Vapore Deposition )に
よって多結晶シリコンを直接に形成する試みも行われて
いる。
[0004] In order to solve such a problem,
K. IEEE "First World" by Yamamoto and others
Conference on Photovoltaic Energy Conversion ”19
94 (pp. 1575-1578). In this method, amorphous thin-film silicon is melt-crystallized by a method such as laser annealing and is formed on the substrate surface to obtain polycrystalline thin-film silicon with good crystallinity. This makes it possible to use low-cost substrate materials. Attempts have also been made to directly form polycrystalline silicon on a glass substrate or the like having a conductive film by plasma CVD (Plasma Chemical Vapor Deposition).

【0005】上記の問題を解決する他の方法として、特
開平9−82997号公報がある。この方法は、金属触
媒を用いて非晶質シリコンの結晶化を行い、pまたはn
の同一の導電型である結晶層の全て或いはBSF(Ba
ck Surface Field)層を含むpまたは
nの同一の導電型の結晶層の全てを結晶化させる方法が
示されている。
As another method for solving the above problem, there is JP-A-9-82997. In this method, amorphous silicon is crystallized using a metal catalyst, and p or n is crystallized.
All of the crystal layers of the same conductivity type or BSF (Ba
A method of crystallizing all the p or n same-conductivity-type crystal layers including a ck surface field) layer is shown.

【0006】[0006]

【発明が解決しようとする課題】しかし、従来の結晶シ
リコン薄膜半導体装置および結晶シリコン薄膜光起電力
素子によると、ガラス基板上で非晶質シリコンをレーザ
ーアニールにより結晶化させた場合、一度の処理で多数
枚の基板を処理することが困難なため、スループットの
面で問題がある。つまり、非晶質薄膜シリコンを溶融結
晶化法により均一な粒径の多結晶層にするためには、プ
ラズマCVD法を用いて非晶質薄膜シリコンを形成した
後、この非晶質薄膜シリコン中の水素を熱的に放出さ
せ、その後にレーザーアニールを行う必要がある。この
ため、製造に手間と時間がかかり、コストアップにな
る。
However, according to the conventional crystalline silicon thin film semiconductor device and the conventional crystalline silicon thin film photovoltaic element, when amorphous silicon is crystallized on a glass substrate by laser annealing, a single process is performed. However, it is difficult to process a large number of substrates, and there is a problem in terms of throughput. That is, in order to form the amorphous thin film silicon into a polycrystalline layer having a uniform particle size by the melt crystallization method, the amorphous thin film silicon is formed by using the plasma CVD method, and then the amorphous thin film silicon is formed. Need to be thermally released, followed by laser annealing. For this reason, manufacturing takes time and effort, and the cost increases.

【0007】また、プラズマCVDを用いてガラス基板
等に多結晶シリコンを直接形成する製造方法は、得られ
る多結晶シリコンの結晶化率が低い等、品質の面で問題
がある。太陽電池で一般的なpn構造やpin構造で
は、表面に導電性膜を有するガラス基板上にp導電型や
n導電型の多結晶シリコン薄膜を直接形成する必要があ
るが、プラズマCVD法によってガラス基板上に直接形
成された多結晶シリコン薄膜は、結晶化率が低い、キャ
リアライフタイムが短い等の問題を有することが知られ
ている。特に、プラズマCVDで得られるp導電型の多
結晶シリコン薄膜は、結晶化率が非常に低いとともに配
向性が乏しく、大きな技術的課題となっている。
Further, the manufacturing method for directly forming polycrystalline silicon on a glass substrate or the like using plasma CVD has a problem in quality, such as a low crystallization rate of the obtained polycrystalline silicon. In a pn structure or a pin structure generally used in a solar cell, it is necessary to directly form a p-type or n-type polycrystalline silicon thin film on a glass substrate having a conductive film on the surface. It is known that a polycrystalline silicon thin film formed directly on a substrate has problems such as a low crystallization rate and a short carrier lifetime. In particular, a p-conductivity type polycrystalline silicon thin film obtained by plasma CVD has a very low crystallization rate and poor orientation, and is a major technical problem.

【0008】さらに、特開平9−82997号公報の方
法によると、他の導電型との接合部にNiシリサイド
(SiとNiの合金)が残り易く、また、残されたNi
シリサイドをエッチングにより除去した場合でも欠陥が
生じ易いため、接合部における再結合が増大し、太陽電
池素子としての特性が大きく低下する可能性がある。
Further, according to the method disclosed in Japanese Patent Application Laid-Open No. 9-82997, Ni silicide (an alloy of Si and Ni) tends to remain at the junction with another conductive type, and the remaining Ni
Even when the silicide is removed by etching, defects are likely to occur, so that recombination at the junction increases, and the characteristics as a solar cell element may be significantly reduced.

【0009】したがって、本発明の目的は、得られる多
結晶シリコンの結晶化率が高く、配向性に優れ、高特性
を持ち、生産性の高い結晶シリコン薄膜半導体装置、結
晶シリコン薄膜光起電力素子、および結晶シリコン薄膜
半導体装置の製造方法を提供することにある。
Therefore, an object of the present invention is to provide a crystalline silicon thin film semiconductor device and a crystalline silicon thin film photovoltaic element which have a high crystallization rate, excellent orientation, high characteristics and high productivity of the obtained polycrystalline silicon. And a method of manufacturing a crystalline silicon thin film semiconductor device.

【0010】[0010]

【課題を解決するための手段】本発明は、上記の目的を
達成するため、第1の特徴として、導電性の基板または
表面に導電層が形成された基板と、前記導電性の基板ま
たは前記導電層の表面に形成された非晶質シリコン層の
内部または表層部に接して金属触媒元素が導入され、前
記非晶質シリコン層の熱処理による結晶化によって形成
された配向性を持つ第1の多結晶シリコン層と、前記第
1の多結晶シリコン層を種結晶にして前記第1の多結晶
シリコン層と同一の導電型に形成された第2の多結晶シ
リコン層を有する結晶シリコン薄膜半導体装置を提供す
る。
According to the present invention, in order to achieve the above object, as a first feature, a conductive substrate or a substrate having a conductive layer formed on a surface thereof, the conductive substrate or the conductive substrate, A metal catalyst element is introduced in contact with the inside or surface layer of the amorphous silicon layer formed on the surface of the conductive layer, and the first layer having an orientation formed by crystallization of the amorphous silicon layer by heat treatment. A crystalline silicon thin film semiconductor device comprising: a polycrystalline silicon layer; and a second polycrystalline silicon layer formed using the first polycrystalline silicon layer as a seed crystal and having the same conductivity type as the first polycrystalline silicon layer. I will provide a.

【0011】この構成によれば、第1の多結晶シリコン
層は、基板上に形成された非晶質シリコン層の膜中また
は層に接して金属触媒元素を導入し、その後に加熱処理
を行うことにより、金属触媒元素の作用により低温で配
向性を有する多結晶シリコン層に変換される。この第1
のシリコン層を種結晶にして、表面に第2の多結晶シリ
コン層を形成することにより、下地となる第1の多結晶
シリコン層と同じ配向性を有し、高い結晶性をもった多
結晶シリコン層が得られる。さらに、第2の多結晶シリ
コン層を下地にして形成された第3の多結晶シリコン層
は、同様に高い結晶性を有し、かつ、配向性を持ったも
のとなる。この結果、結晶化率が高く、配向性に優れ、
高特性を持ち、生産性の高い結晶シリコン薄膜半導体装
置を得ることができる。また、他の導電型との接合部に
シリサイドが残らないので、除去工程を必要とせず、シ
リサイドに起因する欠陥も生じない。
According to this structure, the first polycrystalline silicon layer introduces a metal catalyst element into or in contact with the amorphous silicon layer formed on the substrate, and then performs a heat treatment. Thereby, it is converted into a polycrystalline silicon layer having orientation at a low temperature by the action of the metal catalyst element. This first
By forming the second polycrystalline silicon layer on the surface by using the silicon layer of the above as a seed crystal, the polycrystalline silicon having the same orientation as the underlying first polycrystalline silicon layer and having high crystallinity is obtained. A silicon layer is obtained. Further, the third polycrystalline silicon layer formed on the basis of the second polycrystalline silicon layer also has high crystallinity and orientation. As a result, the crystallization rate is high, the orientation is excellent,
A crystalline silicon thin film semiconductor device having high characteristics and high productivity can be obtained. In addition, since no silicide remains at the junction with another conductivity type, a removal step is not required, and no defect due to silicide occurs.

【0012】本発明は、上記の目的を達成するため、第
2の特徴として、導電性の基板または表面に導電層が形
成された絶縁性の基板と、前記導電性の基板または前記
導電層の表面に形成された非晶質シリコン層の内部また
は表層部に接して金属触媒元素が導入され、前記非晶質
シリコン層の熱処理による結晶化によって形成された第
1の導電型を有する第1の多結晶シリコン層と、前記第
1の多結晶シリコン層を種結晶にして形成された前記第
1の導電型と同一の導電型を有する第2の多結晶シリコ
ン層と、前記第2の多結晶シリコン層上に形成された実
質的にi型の第3の多結晶シリコン層と、前記第3の多
結晶シリコン層上に形成され、前記第1の導電型とは異
なる導電型の第2導電型を有する第4の多結晶シリコン
層と、前記第4の多結晶シリコン層上に形成された電極
部を有することを特徴とする結晶シリコン薄膜光起電力
素子を提供する。
In order to achieve the above object, the present invention has, as a second feature, a conductive substrate or an insulating substrate having a conductive layer formed on a surface thereof; A metal catalyst element is introduced in contact with the inside or surface layer of the amorphous silicon layer formed on the surface, and the first conductive type is formed by crystallization of the amorphous silicon layer by heat treatment. A polycrystalline silicon layer, a second polycrystalline silicon layer formed by using the first polycrystalline silicon layer as a seed crystal and having the same conductivity type as the first conductivity type, and the second polycrystalline silicon layer A substantially i-type third polycrystalline silicon layer formed on the silicon layer; and a second conductive layer formed on the third polycrystalline silicon layer and having a conductivity type different from the first conductivity type. A fourth polycrystalline silicon layer having a mold; It provides a crystalline silicon thin film photovoltaic device characterized by having an electrode portion formed on the crystalline silicon layer.

【0013】また、本発明は、上記の目的を達成するた
め、第3の特徴として、表面に電極が形成された絶縁性
の基板と、前記絶縁性の基板の前記電極上に形成された
非晶質シリコン層の内部または表層部に接して金属触媒
元素が導入され、前記非晶質シリコン層の熱処理による
結晶化によって形成された第1の導電型の第1の多結晶
シリコン層と、前記第1の多結晶シリコン層を種結晶に
して形成された第1の導電型の第2の多結晶シリコン層
と、前記第2の多結晶シリコン層上に形成された第2の
導電型の第3の多結晶シリコン層と、前記第3の多結晶
シリコン層上に形成された電極部を有することを特徴と
する結晶シリコン薄膜光起電力素子を提供する。
According to a third aspect of the present invention, there is provided an insulating substrate having an electrode formed on a surface thereof, and a non-conductive substrate formed on the electrode of the insulating substrate. A first conductivity-type first polycrystalline silicon layer formed by crystallization of the amorphous silicon layer by heat treatment, wherein a metal catalyst element is introduced into the amorphous silicon layer or in contact with a surface layer portion of the amorphous silicon layer; A first conductive type second polycrystalline silicon layer formed by using the first polycrystalline silicon layer as a seed crystal; and a second conductive type second polycrystalline silicon layer formed on the second polycrystalline silicon layer. A polycrystalline silicon thin film photovoltaic device comprising: a third polycrystalline silicon layer; and an electrode portion formed on the third polycrystalline silicon layer.

【0014】上記第2および第3の特徴を備えた構成に
よれば、第1の多結晶シリコン層は、基板上に形成され
た非晶質シリコン層の膜中または層に接して金属触媒元
素を導入し、その後に加熱処理を行うことにより、金属
触媒元素の作用により低温で配向性を有する多結晶シリ
コン層に変換される。この第1のシリコン層を種結晶に
して、表面に第2の多結晶シリコン層を形成することに
より、下地となる第1の多結晶シリコン層と同じ配向性
を有し、高い結晶性をもった多結晶シリコン層が得られ
る。さらに、第2の多結晶シリコン層を下地にして形成
された第3の多結晶シリコン層は、同様に高い結晶性を
有し、かつ、配向性を有したものとなる。したがって、
結晶化率が高く、配向性、高特性、および生産性に優れ
た結晶シリコン薄膜光起電力素子を得ることができる。
According to the structure having the second and third features, the first polycrystalline silicon layer is formed in or on the amorphous silicon layer formed on the substrate and is in contact with the metal catalyst element. Is introduced, and then heat treatment is performed, whereby the polycrystalline silicon layer having orientation at low temperature is converted by the action of the metal catalyst element. By forming this first silicon layer as a seed crystal and forming a second polycrystalline silicon layer on the surface, it has the same orientation as the first polycrystalline silicon layer serving as a base and has high crystallinity. The resulting polycrystalline silicon layer is obtained. Furthermore, the third polycrystalline silicon layer formed on the basis of the second polycrystalline silicon layer has high crystallinity and orientation. Therefore,
A crystalline silicon thin-film photovoltaic device having a high crystallization rate, excellent orientation, high characteristics, and excellent productivity can be obtained.

【0015】本発明は、上記の目的を達成するため、第
4の特徴として、導電性の基板の表面、または導電層が
形成された基板の前記導電層の表面に非晶質シリコン薄
膜を形成し、前記非晶質シリコン層の内部または表層部
に接して金属触媒元素を導入し、前記非晶質シリコン層
に熱処理を施して前記非晶質シリコン層を結晶化するこ
とにより配向性を持った第1の多結晶シリコン層を形成
し、前記第1の多結晶シリコン層を種結晶にして前記第
1の多結晶シリコン層と同一の導電型を有する第2の多
結晶シリコン層を前記第1の多結晶シリコン層上に形成
し、前記第2の多結晶シリコン層とは異なる第2の導電
型による第3の多結晶シリコン層を前記第2の多結晶シ
リコン層上に形成することを特徴とする結晶シリコン薄
膜半導体装置の製造方法を提供する。
According to a fourth aspect of the present invention, an amorphous silicon thin film is formed on the surface of a conductive substrate or on the surface of the conductive layer of a substrate having a conductive layer formed thereon. Then, a metal catalyst element is introduced in contact with the inside or the surface of the amorphous silicon layer, and a heat treatment is applied to the amorphous silicon layer to crystallize the amorphous silicon layer so that the amorphous silicon layer has an orientation. Forming a first polycrystalline silicon layer, and using the first polycrystalline silicon layer as a seed crystal to form a second polycrystalline silicon layer having the same conductivity type as that of the first polycrystalline silicon layer. Forming a third polycrystalline silicon layer having a second conductivity type different from that of the second polycrystalline silicon layer on the second polycrystalline silicon layer. Manufacture of crystalline silicon thin film semiconductor devices To provide a method.

【0016】この方法によれば、基板の表面に非晶質シ
リコン薄膜を形成し、この非晶質シリコン層の内部また
は表層部に接して金属触媒元素が導入され、この非晶質
シリコン層に熱処理を施すと、非晶質シリコン層を低温
により結晶化でき、配向性を持った第1の多結晶シリコ
ン層を形成できる。この第1の多結晶シリコン層を種結
晶にして、第1の多結晶シリコン層と同一の導電型を有
する第2の多結晶シリコン層を第1の多結晶シリコン層
上に形成することにより、第2の多結晶シリコン層は第
1の多結晶シリコン層と同一の配向性を持った多結晶シ
リコン層に変換される。さらに、第2の多結晶シリコン
層上に、これとは異なる導電型の第3の多結晶シリコン
層を形成することにより、pn構造を持つ半導体装置を
構成できる。したがって、結晶化率が高く、配向性、高
特性、および生産性に優れた結晶シリコン薄膜半導体装
置を製造することができる。
According to this method, an amorphous silicon thin film is formed on the surface of the substrate, and a metal catalyst element is introduced into the amorphous silicon layer or in contact with the surface layer portion. By performing the heat treatment, the amorphous silicon layer can be crystallized at a low temperature, and a first polycrystalline silicon layer having orientation can be formed. By forming the first polycrystalline silicon layer as a seed crystal and forming a second polycrystalline silicon layer having the same conductivity type as that of the first polycrystalline silicon layer on the first polycrystalline silicon layer, The second polycrystalline silicon layer is converted into a polycrystalline silicon layer having the same orientation as the first polycrystalline silicon layer. Furthermore, a semiconductor device having a pn structure can be formed by forming a third polycrystalline silicon layer of a different conductivity type on the second polycrystalline silicon layer. Therefore, it is possible to manufacture a crystalline silicon thin film semiconductor device having a high crystallization rate, excellent orientation, high characteristics, and excellent productivity.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。 (第1の実施の形態)図1および図2は本発明による結
晶シリコン薄膜半導体装置(結晶シリコン薄膜光起電力
素子、すなわちpin型の太陽電池)の第1の実施の形
態を示す。ここで、図1は本発明の第1の実施の形態の
途中工程を示す。また、図2は図1の結晶シリコン薄膜
半導体装置の完成状態を示す。本実施の形態は、ガラス
基板を用い、その片面にスズ酸化物を主体とする透明電
極を形成したものを基板とし、前記透明電極上に太陽電
池を形成した半導体装置の例である。
Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) FIGS. 1 and 2 show a first embodiment of a crystalline silicon thin film semiconductor device (crystalline silicon thin film photovoltaic element, ie, a pin type solar cell) according to the present invention. Here, FIG. 1 shows an intermediate step of the first embodiment of the present invention. FIG. 2 shows a completed state of the crystalline silicon thin film semiconductor device of FIG. This embodiment is an example of a semiconductor device in which a glass substrate is used and a transparent electrode mainly composed of tin oxide is formed on one side of the glass substrate, and a solar cell is formed on the transparent electrode.

【0018】図1に示す様に、基板として、ガラス基板
1の主表面に800nmの厚さに透明電極2を形成した
ものを用いた。透明電極2にはSnO2 を用い、表面に
凹凸(図1では凹凸形状の図示を省略)を設けた。透明
電極2の表面に、H2 、SiH4 (シラン)、およびB
2 6 (ジボラン)の混合ガスを導入し、圧力を0.5
Torrに維持し、基板温度420℃にして、周波数6
0MHzのp−CVD(プラズマCVD)法によりp型
のドーパントを含む非晶質シリコン層3を20nmの厚
さに形成した。非晶質シリコン層3の厚みは50nm以
下とし、できるだけ薄いことが望ましい。その理由は、
金属触媒元素によって結晶化させる際、非晶質シリコン
層3を種結晶として用いるためである。
As shown in FIG. 1, a transparent substrate 2 having a thickness of 800 nm was formed on a main surface of a glass substrate 1 as a substrate. The transparent electrode 2 was made of SnO 2, and was provided with irregularities on the surface (illustration of the irregularities was omitted in FIG. 1). H 2 , SiH 4 (silane), and B
A gas mixture of 2 H 6 (diborane) was introduced and the pressure was 0.5
Torr, substrate temperature 420 ° C, frequency 6
An amorphous silicon layer 3 containing a p-type dopant was formed to a thickness of 20 nm by a 0 MHz p-CVD (plasma CVD) method. It is desirable that the thickness of the amorphous silicon layer 3 be 50 nm or less, and be as thin as possible. The reason is,
This is because the amorphous silicon layer 3 is used as a seed crystal when crystallizing with a metal catalyst element.

【0019】次に、金属触媒元素として、Ni層4を蒸
着法により1nmの厚さに形成した。次に、窒素雰囲気
中において温度450〜700℃(具体的には、500
℃〜600℃の温度範囲)で加熱処理し、金属触媒元素
(Ni)の拡散を行った。なお、この加熱処理は窒素雰
囲気に限定されるものではなく、真空雰囲気、水素雰囲
気、Ar雰囲気、或いはハロゲン化物雰囲気において行
った場合でも、窒素雰囲気における場合と同等の結晶化
効果が得られた。
Next, a Ni layer 4 was formed to a thickness of 1 nm as a metal catalyst element by a vapor deposition method. Next, in a nitrogen atmosphere, a temperature of 450 to 700 ° C. (specifically, 500 to
(Temperature range of 600 ° C. to 600 ° C.) to diffuse the metal catalyst element (Ni). Note that this heat treatment is not limited to a nitrogen atmosphere, and a crystallization effect equivalent to that in a nitrogen atmosphere was obtained even when the heat treatment was performed in a vacuum atmosphere, a hydrogen atmosphere, an Ar atmosphere, or a halide atmosphere.

【0020】さらに、熱処理加工は2段階に分けて実施
した。まず、水素雰囲気中で400℃で加熱し、非晶質
シリコン層3内の水素量を1%以下、望ましくは0.3
%以下にした。ついで、550℃で加熱したところ、配
向性の良いp型の多結晶シリコン層3A(図2に示す)
が得られた。この多結晶シリコン層3Aの配向は、(1
10)であった。なお、上記の説明では、非晶質シリコ
ン層3を先にガラス基板1上に形成し、ついで金属触媒
元素を導入するものとしたが、最初にガラス基板1上に
金属触媒層(Ni層4)を直接に堆積させ、その後に非
晶質シリコン層3を形成するようにしてもよい。
Further, the heat treatment was performed in two stages. First, the amorphous silicon layer 3 is heated at 400 ° C. in a hydrogen atmosphere to reduce the amount of hydrogen in the amorphous silicon layer 3 to 1% or less, preferably 0.3% or less.
% Or less. Then, when heated at 550 ° C., a p-type polycrystalline silicon layer 3A having a good orientation (shown in FIG. 2)
was gotten. The orientation of this polycrystalline silicon layer 3A is (1
10). In the above description, the amorphous silicon layer 3 is formed on the glass substrate 1 first, and then the metal catalyst element is introduced. However, first, the metal catalyst layer (Ni layer 4 ) May be directly deposited, and then the amorphous silicon layer 3 may be formed.

【0021】金属触媒元素としては、Niのほか、F
e,Co,Pt,Cu,Au等を用いることができる。
金属触媒層の形成方法として、膜状に形成する場合はプ
ラズマ処理法、蒸着法、スピンコート法等を利用するこ
とができる。また、ライン状や島状に形成する場合は、
例えば、蒸着法で金属マスクで蒸着しない部分を覆って
形成することができる。さらに、膜中に導入する方法と
しては、例えば、イオン注入法やプラズマドーピング法
等がある。また、金属触媒層は触媒効果のためにあるの
で、その濃度は極めて低濃度でよい。通常は、2〜3層
の厚さにして数オングストロームにするが、一層の金属
層であっても、これが結晶化表面層を反応とともに進行
し、対向面に到達したときに全面が結晶化するのであれ
ば、一層であってもよい。また、その種結晶の質にこだ
わらない場合は、触媒金属が膜中に留まる条件で結晶化
を行ってもよい。
As the metal catalyst element, in addition to Ni, F
e, Co, Pt, Cu, Au and the like can be used.
When the metal catalyst layer is formed in a film shape, a plasma treatment method, an evaporation method, a spin coating method, or the like can be used. In the case of forming a line or an island,
For example, it can be formed by covering a portion that is not deposited with a metal mask by a deposition method. Further, as a method of introducing the compound into the film, for example, there are an ion implantation method, a plasma doping method, and the like. Further, since the metal catalyst layer is provided for a catalytic effect, its concentration may be extremely low. Normally, the thickness of a few layers is several angstroms, but even if it is a single metal layer, this proceeds along with the crystallization surface layer along with the reaction, and the entire surface is crystallized when it reaches the opposing surface. If so, it may be a single layer. When the quality of the seed crystal is not restricted, the crystallization may be performed under the condition that the catalyst metal remains in the film.

【0022】以上の様な熱処理によって、金属触媒元素
は非晶質シリコン層3内を拡散して対向面側の非晶質シ
リコン層3と透明電極層2の間の付近に析出し(つま
り、p型の多結晶シリコン層3Aの最表面に金属触媒元
素が移動し)、多結晶シリコン層3A中にはトレース量
しか残らないため、高品位のp型の多結晶シリコン層3
Aが得られた。なお、結晶性が悪い場合、膜中にNi原
子が取り残されるが、種結晶部分の占める膜厚は太陽電
池素子の全体に対して2%以下であるため、太陽電池素
子としての性能に大きな影響を及ぼすことはない。この
ように、Niを含む種結晶の多結晶シリコン層3Aは、
厚みが5nm以下でも、品質を損なうことなく形成する
ことができ、発電に寄与する大部分にNiを含まない高
品位な素子を作成することができる。さらに、太陽電池
素子で重要である導電型の違う結晶層が接する接合部に
おいて、金属触媒の残留や、その部位のエッチング等に
よるダメージなどが存在しないので、理想的な接合部を
形成できる。
By the heat treatment as described above, the metal catalyst element diffuses in the amorphous silicon layer 3 and precipitates near the opposing surface between the amorphous silicon layer 3 and the transparent electrode layer 2 (that is, The metal catalyst element moves to the outermost surface of the p-type polycrystalline silicon layer 3A), and only a trace amount remains in the polycrystalline silicon layer 3A.
A was obtained. When the crystallinity is poor, Ni atoms are left behind in the film, but the thickness occupied by the seed crystal portion is 2% or less of the entire solar cell element, so that the performance as a solar cell element is greatly affected. Does not affect. Thus, the polycrystalline silicon layer 3A of the seed crystal containing Ni is
Even when the thickness is 5 nm or less, it can be formed without deteriorating the quality, and a high-quality element that does not substantially contain Ni that contributes to power generation can be produced. Furthermore, since there is no residual metal catalyst and no damage due to etching or the like at the junction where the crystal layers of different conductivity types that are important in the solar cell element are in contact, an ideal junction can be formed.

【0023】次に、B2 6 、H2 、およびSiH4
混合ガスを導入し、圧力を0.5Torrに維持し、基
板温度200℃、60MHzのp−CVD法により、p
導電型の多結晶シリコン層5を40nmの厚さに形成し
た。ついで、H2 とSiH4を導入し、基板温度300
℃、60MHzのp−CVD法により、i型の多結晶シ
リコン層6を形成した。この厚さは光吸収に必要な厚さ
となるが、少なくとも500nm以上、10μm程度が
好ましいが、50μm程度までは使うことができる。こ
のとき、膜中には、条件により0.5%〜8%の水素が
含有されていた。多結晶シリコン層5は、金属触媒によ
って結晶化されたシリコン層3Aを下地にして形成され
ているため、シリコン層3Aの配向性に従った(11
0)配向を有しており、ガラス基板等の上に直接形成し
たものに比べて、非常に結晶性が良く、太陽電池素子に
適したものであった。
Next, a mixed gas of B 2 H 6 , H 2 , and SiH 4 was introduced, the pressure was maintained at 0.5 Torr, and p-CVD was performed at a substrate temperature of 200 ° C. and 60 MHz.
A conductive polycrystalline silicon layer 5 was formed to a thickness of 40 nm. Then, H 2 and SiH 4 were introduced, and the substrate temperature was set to 300.
An i-type polycrystalline silicon layer 6 was formed by a p-CVD method at 60 ° C. and 60 MHz. Although this thickness is necessary for light absorption, it is preferably at least 500 nm or more and about 10 μm, but can be used up to about 50 μm. At this time, 0.5% to 8% of hydrogen was contained in the film depending on the conditions. Since the polycrystalline silicon layer 5 is formed with the silicon layer 3A crystallized by the metal catalyst as a base, it follows the orientation of the silicon layer 3A (11).
0) It had an orientation and was much better in crystallinity than that formed directly on a glass substrate or the like, and was suitable for a solar cell element.

【0024】さらに、i型の多結晶シリコン層6を下地
にして、H2 、SiH4 、およびPH3 (ホスフィン)
の混合ガスを導入し、圧力を0.3Torrに維持し、
基板温度200℃、13.56MHzのp−CVD法に
より、n型の多結晶シリコン層7を50nmの厚さに形
成した。多結晶シリコン層7の最適厚は結晶性によって
も異なるが、10nm〜100nm(望ましくは、30
nm〜60nm)が適当であった。最後に、蒸着法によ
りAl膜8を1μmの厚さに形成し、これを裏面電極と
した。以上の構成により、基板上の独立した素子の表面
側電極と裏面電極を直列に繋ぐ周知の接続方法によって
50段の接続を行ったところ、ほぼ、個々のブロックの
出力電圧を足し合わせた特性が得られた。
Further, with the i-type polycrystalline silicon layer 6 as a base, H 2 , SiH 4 and PH 3 (phosphine)
Is introduced, the pressure is maintained at 0.3 Torr,
An n-type polycrystalline silicon layer 7 was formed to a thickness of 50 nm by p-CVD at a substrate temperature of 200 ° C. and 13.56 MHz. Although the optimum thickness of the polycrystalline silicon layer 7 varies depending on the crystallinity, it is 10 nm to 100 nm (preferably 30 nm).
nm to 60 nm). Finally, an Al film 8 was formed to a thickness of 1 μm by a vapor deposition method, and this was used as a back electrode. According to the above configuration, when the connection is performed in 50 stages by a known connection method of connecting the front side electrode and the back side electrode of the independent elements on the substrate in series, the characteristics obtained by adding the output voltages of the individual blocks are almost the same. Obtained.

【0025】上記の構成において、基板材料には、例え
ば、セラミックス、石英、サファイア等を用いることが
できる。また、裏面電極にはAl膜を用いたが、このほ
かにAg、Mo等の金属を用いることができる。
In the above configuration, as the substrate material, for example, ceramics, quartz, sapphire, or the like can be used. Further, although an Al film was used for the back electrode, a metal such as Ag or Mo can be used in addition to the Al film.

【0026】上記した第1の実施の形態は、ガラス基板
を用い、このガラス基板側から光を入射する構成であっ
たが、ガラス基板に代えて金属基板を用い、薄膜表面側
から光入射を行う構成も可能である。この構成例につい
て以下に説明する。 (第2の実施の形態)図3および図4は本発明の結晶シ
リコン薄膜半導体装置の第2の実施の形態(pin型の
太陽電池)を示す。図3は途中工程までの状態を示し、
図4は完成状態を示す。フレキシブルなSUS基板9上
に絶縁膜としてのSi02 膜10を200nmの厚さに
形成した。ついで、Si02 膜10の表面にSUS膜1
1を500nmの厚さに形成し、このSUS膜11を裏
面電極とした。次に、SUS膜11上に10nmのp型
ドーパントを含む非晶質シリコン層12をシリコンター
ゲットからスパッタ法により形成した。Si02 膜10
内の水素量は、0.1%以下であった。さらに、非晶質
シリコン層12の表面にニッケル塩溶液をスピン塗布
し、これを乾燥させてNi層13を形成した。
In the first embodiment, a glass substrate is used and light is incident from the glass substrate side. However, a metal substrate is used instead of the glass substrate and light is incident from the thin film surface side. A configuration for performing this is also possible. This configuration example will be described below. (Second Embodiment) FIGS. 3 and 4 show a second embodiment (a pin type solar cell) of a crystalline silicon thin film semiconductor device according to the present invention. FIG. 3 shows a state up to an intermediate step.
FIG. 4 shows a completed state. The Si0 2 film 10 as an insulating film on a flexible SUS substrate 9 was formed to a thickness of 200 nm. Then, the SUS film 1 is formed on the surface of the SiO 2 film 10.
1 was formed to a thickness of 500 nm, and this SUS film 11 was used as a back electrode. Next, an amorphous silicon layer 12 containing a 10 nm p-type dopant was formed on the SUS film 11 from a silicon target by a sputtering method. Si0 2 film 10
The amount of hydrogen in the inside was 0.1% or less. Further, a nickel salt solution was spin-coated on the surface of the amorphous silicon layer 12 and dried to form a Ni layer 13.

【0027】ついで、1TorrのH2 雰囲気中で55
0℃の熱処理を30分間行い、非晶質シリコン層12を
結晶化し、p型の多結晶シリコン層12Aを生成した
(図4)。このとき、Ni層13中のNiは、SUS膜
11とp型の多結晶シリコン層12Aの界面近傍に析出
し、p型の多結晶シリコン層12A中には殆ど残らなか
った。また、p型の多結晶シリコン層12A中には殆ど
水素が存在しないため、結晶化が良好に進行した。この
p型の多結晶シリコン層12A上にB2 6 、H 2 、お
よびSiH4 の混合ガスを導入し、0.5Torrの圧
力を維持し、基板温度200℃、60MHzのp−CV
D法により、実質的にp導電型の多結晶シリコン層14
を40nmの厚さに形成した。その後、H2 とSiH4
の混合ガスを導入し、基板温度300℃、60MHzの
p−CVD法により、実質的にi型の多結晶シリコン層
15を2μmの厚さに形成した。
Next, 1 Torr of HTwo55 in the atmosphere
A heat treatment at 0 ° C. is performed for 30 minutes to form the amorphous silicon layer 12.
Crystallized to generate p-type polycrystalline silicon layer 12A
(FIG. 4). At this time, Ni in the Ni layer 13 is a SUS film.
Deposited near the interface between 11 and p-type polycrystalline silicon layer 12A
However, almost no residue remains in the p-type polycrystalline silicon layer 12A.
Was. Also, almost no p-type polycrystalline silicon layer 12A
Crystallization proceeded favorably because no hydrogen was present. this
B is formed on the p-type polycrystalline silicon layer 12A.TwoH6, H Two,
And SiHFourAnd a pressure of 0.5 Torr.
Maintain force, substrate temperature 200 ° C, 60MHz p-CV
By the method D, the p-type polysilicon layer 14 is substantially formed.
Was formed to a thickness of 40 nm. Then HTwoAnd SiHFour
At a substrate temperature of 300 ° C. and 60 MHz.
Substantially i-type polycrystalline silicon layer by p-CVD
15 was formed to a thickness of 2 μm.

【0028】さらに、H2 、SiH4 、およびPH3
混合ガスを導入し、0.3Torrの圧力を維持し、基
板温度300℃、13.56MHzのp−CVD法によ
り、n型の多結晶シリコン層16を20nmの厚さに形
成した。さらに、透明電極としてのITO(酸化インジ
ウム錫)膜17を70nmの厚さに形成し、Alによる
金属電極18を1μmの厚さにして部分的に形成した。
この際、得られた多結晶シリコン層14,15,16の
それぞれは、(110)面に配向していた。多結晶シリ
コン層16は、P−CVDの条件により(111)面に
配向させることもできる。(110)面に配向した多結
晶シリコンは、(111)面に比べ、自然なテクスチャ
ーが形成されるという特徴が見られた。
Further, a mixed gas of H 2 , SiH 4 , and PH 3 is introduced, a pressure of 0.3 Torr is maintained, and an n-type polycrystal is formed by a p-CVD method at a substrate temperature of 300 ° C. and 13.56 MHz. The silicon layer 16 was formed to a thickness of 20 nm. Further, an ITO (indium tin oxide) film 17 as a transparent electrode was formed to a thickness of 70 nm, and a metal electrode 18 made of Al was formed partially to a thickness of 1 μm.
At this time, each of the obtained polycrystalline silicon layers 14, 15, 16 was oriented in the (110) plane. The polycrystalline silicon layer 16 can be oriented in the (111) plane according to the conditions of P-CVD. Polycrystalline silicon oriented to the (110) plane was characterized by a more natural texture than the (111) plane.

【0029】(第1の比較例)薄膜多結晶シリコン太陽
電池素子を作成する際、従来より一般的に用いられた方
法として、p−CVD法によって全ての多結晶シリコン
層を形成する方法がある。この方法で、本発明の第1の
実施の形態と同一構造を持つ薄膜多結晶シリコン太陽電
池を以下の様に作成し、本発明との比較を行った。p型
多結晶シリコン層は、H2 、SiH4 、およびB2 6
の混合ガスを導入し、圧力0.5Torrおよび基板温
度200℃、50MHzのp−CVD法で作成した。ま
た、i層は、H2 とSiH4 の混合ガスを導入し、0.
5Torrに圧力を維持し、基板温度300℃、60M
Hzのp−CVD法で作成し、n層はH2 、SiH4
およびPH3 の混合ガスを導入し、0.3Torrの圧
力を維持し、基板温度300℃、13.56MHzのp
−CVD法で作成した。
(First Comparative Example) When a thin-film polycrystalline silicon solar cell element is produced, as a method generally used conventionally, there is a method of forming all polycrystalline silicon layers by a p-CVD method. . With this method, a thin-film polycrystalline silicon solar cell having the same structure as that of the first embodiment of the present invention was prepared as follows, and compared with the present invention. The p-type polycrystalline silicon layer comprises H 2 , SiH 4 , and B 2 H 6
Was introduced by a p-CVD method at a pressure of 0.5 Torr, a substrate temperature of 200 ° C. and a frequency of 50 MHz. In addition, a mixed gas of H 2 and SiH 4 was introduced into the i-layer, and the i.
Maintain pressure at 5 Torr, substrate temperature 300 ° C, 60M
Hz p-CVD method, the n layer is H 2 , SiH 4 ,
And a gas mixture of PH 3 were introduced, a pressure of 0.3 Torr was maintained, and a substrate temperature of 300 ° C. and a 13.56 MHz p.
-Prepared by the CVD method.

【0030】こうして製作した太陽電池素子の電流−電
圧測定を行ったところ、太陽電池の性能を表す指数であ
るフィルファクターFF( curve fill factor:曲線因
子、FF=最大出力をPmax 、開放電圧をVOC、短絡光
電流密度をJSCとすると、FF=Pmax /(VOC×
SC)で表される)に変化が見られた。つまり、第1の
比較例の多結晶シリコン太陽電池素子に対し、第1の実
施の形態による多結晶シリコン太陽電池素子のフィルフ
ァクターFFは、1.47倍であった。本発明の第1の
実施の形態の多結晶シリコン太陽電池素子は、金属触媒
により結晶化されたp層(多結晶シリコン層12A)を
種結晶として用いたことにより、p−CVD法で全ての
多結晶シリコン層を形成した第1の比較例の太陽電池素
子に比べ、良好な特性を持つ太陽電池素子が得られた。
[0030] Thus, the fabricated current of the solar cell element - was subjected to a voltage measurement, the fill factor FF (curve fill factor is an index representing the performance of the solar cell: fill factor, FF = the maximum output P max, the open-circuit voltage Assuming that V OC and the short-circuit photocurrent density are J SC , FF = P max / (V OC ×
J SC )). That is, the fill factor FF of the polycrystalline silicon solar cell element according to the first embodiment was 1.47 times that of the polycrystalline silicon solar cell element of the first comparative example. The polycrystalline silicon solar cell element according to the first embodiment of the present invention uses a p-layer (polycrystalline silicon layer 12A) crystallized with a metal catalyst as a seed crystal, so that all elements can be formed by p-CVD. A solar cell element having better characteristics was obtained as compared with the solar cell element of the first comparative example in which the polycrystalline silicon layer was formed.

【0031】(第2の比較例)第1の比較例と同様に、
本発明の第2の実施の形態の構造と同一構造を有する第
2の比較例をp−CVDで作成し、上記第2の実施の形
態の多結晶シリコン太陽電池素子との比較を行った。そ
の結果、第2の比較例で作成した太陽電池に対し、本発
明の第2の実施の形態による多結晶シリコン太陽電池素
子のフィルファクターFFは、1.44倍であった。第
1の実施の形態と同様に本発明の第2の実施の形態にお
いても、金属触媒によって結晶化されたp層を種結晶に
用いたことにより、従来方法で作製された太陽電池素子
よりも良好な特性を持つ太陽電池素子が得られた。
(Second Comparative Example) As in the first comparative example,
A second comparative example having the same structure as that of the second embodiment of the present invention was formed by p-CVD, and compared with the polycrystalline silicon solar cell element of the second embodiment. As a result, the fill factor FF of the polycrystalline silicon solar cell element according to the second embodiment of the present invention was 1.44 times that of the solar cell prepared in the second comparative example. In the second embodiment of the present invention, as in the first embodiment, the p-layer crystallized by the metal catalyst is used as a seed crystal, so that a solar cell element manufactured by a conventional method can be used. A solar cell element having good characteristics was obtained.

【0032】(第3の実施の形態)次に、本発明の第3
の実施の形態について説明する。上記第1および第2の
実施の形態においては、金属触媒を導入して結晶化を行
った非晶質シリコン層3,12は、配向が(110)面
であった。これに対し、第3の実施の形態は、第1の実
施の形態における透明電極2上に、p導電型のドーパン
トを含む非晶質シリコン層を18nmの厚さに形成し、
この非晶質シリコン層上にH2 、SiH4 、およびB2
6 の混合ガスを導入し、VHF(very high frequenc
y) 域の周波数によるp−CVDにより、(111)配
向となる条件で多結晶シリコン層を約2nmの厚さに形
成した。ついで、この(111)配向の多結晶シリコン
層上にニッケル層を約2nmの厚さに蒸着法により形成
した後、500℃で1時間の熱処理を行った。この熱処
理により、非晶質シリコン層から変換された多結晶シリ
コン層は(111)配向を有していた。ついで、上記第
1の実施の形態と同様の手法でpin構造を形成したと
ころ、全てのシリコン層は(111)面に配向してい
た。この第3の実施の形態による太陽電池素子の電気的
特性を測定したところ、本発明の第1の実施の形態によ
る太陽電池素子に対し、フィルファクターFFは0.9
8倍であった。
(Third Embodiment) Next, a third embodiment of the present invention will be described.
An embodiment will be described. In the first and second embodiments, the amorphous silicon layers 3 and 12 crystallized by introducing a metal catalyst have (110) orientation. On the other hand, in the third embodiment, an amorphous silicon layer containing a p-conductivity type dopant is formed to a thickness of 18 nm on the transparent electrode 2 in the first embodiment,
H 2 , SiH 4 and B 2 are formed on the amorphous silicon layer.
Introducing a mixed gas of H 6, VHF (very high frequenc
y) A polycrystalline silicon layer was formed to a thickness of about 2 nm by p-CVD with a frequency in the region under the condition of (111) orientation. Next, a nickel layer was formed to a thickness of about 2 nm on the (111) oriented polycrystalline silicon layer by a vapor deposition method, and then heat-treated at 500 ° C. for 1 hour. The polycrystalline silicon layer converted from the amorphous silicon layer by this heat treatment had a (111) orientation. Next, when a pin structure was formed in the same manner as in the first embodiment, all the silicon layers were oriented in the (111) plane. When the electrical characteristics of the solar cell device according to the third embodiment were measured, the fill factor FF was 0.9 compared to the solar cell device according to the first embodiment of the present invention.
It was eight times.

【0033】以上はpin構造の太陽電池素子の実施例
であったが、本発明の方法で得られる結晶シリコンの特
性が良好であることから、pn型の太陽電池の作製も可
能となった。このpn型の太陽電池について、以下に第
4の実施の形態として説明する。 (第4の実施の形態)図5は、本発明の第4の実施の形
態を示す。本実施の形態は、ガラス基板上に結晶シリコ
ン薄膜光起電力素子としてのpn型太陽電池を構成した
ものである。ガラス基板27に絶縁層となるSiO2
19を200nmの厚さに形成し、さらに裏面電極とし
てSUS膜20を500nmの厚さに形成した。つい
で、n型のドーパントを含む非晶質シリコン21をスパ
ッタリングにより10nmの厚さに形成した。その上部
に図2または図4に示した様にNi触媒層(図示せず)
を2nmの厚さに形成し、その後、500℃の熱処理を
行うことにより、非晶質シリコン層21を多結晶シリコ
ン層22Aに変換した。この多結晶シリコン層22Aを
種結晶にしてVHFのp−CVDを行い、n型の多結晶
シリコン層(図示せず)を2μmの厚さに形成した。こ
のn型の多結晶シリコン層の抵抗は20〜100Ωcm
であった。さらに、n型の多結晶シリコン層の上部にV
HFのp−CVDを行って、p型多結晶シリコン層23
を500nmの厚さに形成した。このp型多結晶シリコ
ン層23の抵抗は0.1〜30Ωcmであった。さらに
p型多結晶シリコン層23上に、透明電極としてのIT
O膜24を70nmの厚さに形成し、このITO膜24
上にAl電極25を形成し、このAl電極25上に部分
的に金属電極26を形成した。第4の実施の形態で作製
された太陽電池についても、裏面電極と表面電極を直列
に繋いだところ、50段の接続を行っても個々の電圧を
足し合わせた電圧が得られた。
The above is an example of a solar cell element having a pin structure. However, since the characteristics of crystalline silicon obtained by the method of the present invention are good, a pn-type solar cell can be manufactured. This pn-type solar cell will be described below as a fourth embodiment. (Fourth Embodiment) FIG. 5 shows a fourth embodiment of the present invention. In the present embodiment, a pn-type solar cell as a crystalline silicon thin film photovoltaic element is formed on a glass substrate. An SiO 2 film 19 serving as an insulating layer was formed to a thickness of 200 nm on a glass substrate 27, and a SUS film 20 was formed to a thickness of 500 nm as a back electrode. Next, amorphous silicon 21 containing an n-type dopant was formed to a thickness of 10 nm by sputtering. On top of this, a Ni catalyst layer (not shown) as shown in FIG. 2 or FIG.
Was formed to a thickness of 2 nm, and then a heat treatment at 500 ° C. was performed to convert the amorphous silicon layer 21 into a polycrystalline silicon layer 22A. Using this polycrystalline silicon layer 22A as a seed crystal, VHF p-CVD was performed to form an n-type polycrystalline silicon layer (not shown) with a thickness of 2 μm. The resistance of this n-type polycrystalline silicon layer is 20 to 100 Ωcm.
Met. Further, V is formed on the n-type polycrystalline silicon layer.
By performing HF p-CVD, the p-type polycrystalline silicon layer 23 is formed.
Was formed to a thickness of 500 nm. The resistance of this p-type polycrystalline silicon layer 23 was 0.1 to 30 Ωcm. Further, an IT as a transparent electrode is formed on the p-type polycrystalline silicon layer 23.
An O film 24 is formed to a thickness of 70 nm.
An Al electrode 25 was formed thereon, and a metal electrode 26 was partially formed on the Al electrode 25. Also in the solar cell manufactured in the fourth embodiment, when the back electrode and the front electrode were connected in series, a voltage obtained by adding the individual voltages was obtained even when the connection was performed in 50 stages.

【0034】図6は、本発明の第5の実施例の形態を示
す。本実施例の形態は、ガラス基板上にシリコン薄膜光
励起電力素子としてPIN型太陽電池を構成したもので
ある。ガラス基板28に透明電極29を形成した。透明
電極29にはSnO2 を用いた。透明電極29上にNi
を形成した後、n型のドーパントを含んだ非結晶シリコ
ン層を20nm形成し、続いて550℃の窒素雰囲気に
てNi金属触媒層の拡散をすることで非晶質Si層の結
晶化を行った。続いてH2、SiH4 、B2 6 の混合
ガスを導入し、VHF(very high freq
ency)域の周波数によるプラズマCVDにより、p
型の多結晶シリコン層31を40nm形成した。この多
結晶シリコン層31は(111)面に配向していた。さ
らにH2、SiH4 の混合ガスを導入してVHFプラズ
マCVDをによってi型の多結晶シリコン層32を1μ
m形成し、さらにPH3 、H2 、SiH4 の混合ガスを
導入してVHFプラズマCVDによってn型の多結晶シ
リコン層33を50nm形成した。i層、n層は状件に
よって堯(110)面に配向させることができた。最後
に、蒸着法によってAl膜34を1μm形成してこれを
裏面電極とした。この多結晶シリコン薄膜は表面がテキ
スチャー構造となり、光励起電力素子として適した構造
となった。さらに下地のp層が高い結晶化率であること
からSnO2に直接プラズマCVDでp層を形成した素
子よりも、高い特性が得られた。
FIG. 6 shows an embodiment of the fifth embodiment of the present invention.
You. In this embodiment, a silicon thin film light is formed on a glass substrate.
A PIN type solar cell is configured as an excitation power element.
is there. A transparent electrode 29 was formed on a glass substrate 28. Transparent
The electrode 29 has SnOTwoWas used. Ni on the transparent electrode 29
Is formed, and then an amorphous silicon containing an n-type dopant is formed.
A 20 nm thick layer is formed, followed by a 550 ° C. nitrogen atmosphere.
Diffusion of the Ni metal catalyst layer to form an amorphous Si layer
Crystallization was performed. Then H2, SiHFour, BTwoH 6Mixing
Gas is introduced and VHF (very high freq) is introduced.
ency) range by plasma-enhanced CVD.
A polycrystalline silicon layer 31 having a thickness of 40 nm was formed. This many
The crystalline silicon layer 31 was oriented in the (111) plane. Sa
HTwo, SiHFourVHF plasma by introducing a mixed gas of
The i-type polycrystalline silicon layer 32 is 1 μm thick by CVD.
m and then PHThree, HTwo, SiHFourGas mixture
N-type polycrystalline silicon by VHF plasma CVD
A recon layer 33 was formed to a thickness of 50 nm. i-layer and n-layer
Therefore, it was possible to orient the crystal to the (110) plane. last
Then, an Al film 34 is formed to a thickness of 1 μm by a vapor deposition method,
The back electrode was used. The surface of this polycrystalline silicon thin film is
Structural structure suitable for photo-excited power device
It became. Furthermore, the underlying p-layer has a high crystallization rate.
To SnOTwoWith p-layer formed directly by plasma CVD
Higher characteristics were obtained than the child.

【0035】( 比較例)同一構造を持つ太陽電池素子を
プラズマCVDのみで形成し、上記の例と特性を比較し
た。これに対して、上記第5の実施例で作製された太陽
電池素子はフィルファクターFFは1.51倍であっ
た。金属触媒を用いて結晶化させることにより、従来の
方法で作製した太陽電池素子よりも良好な特性を持つ太
陽電池素子が得られた。
Comparative Example A solar cell element having the same structure was formed only by plasma CVD, and the characteristics were compared with those of the above example. On the other hand, the solar cell device manufactured in the fifth embodiment had a fill factor FF of 1.51 times. By crystallizing using a metal catalyst, a solar cell element having better characteristics than a solar cell element manufactured by a conventional method was obtained.

【0036】上記した本発明の結晶シリコン薄膜半導体
装置および結晶シリコン薄膜光起電力素子は、太陽電池
に適用した場合、家庭用の電力供給システム、さらには
電卓や時計等の携帯機器等、各種の用途に利用すること
ができる。
When the crystalline silicon thin film semiconductor device and the crystalline silicon thin film photovoltaic element of the present invention described above are applied to a solar cell, they can be used for various types of devices such as a home power supply system and portable devices such as calculators and watches. Can be used for applications.

【0037】[0037]

【発明の効果】以上説明した通り、本発明の結晶シリコ
ン薄膜半導体装置によれば、基板上に形成された非晶質
シリコン層の膜中または層に接して金属触媒元素を導入
し、その後に加熱処理を行うことにより、金属触媒元素
の作用により低温で配向性を有する多結晶シリコン層に
変換して得た第1の多結晶シリコン層と、この第1のシ
リコン層を種結晶にして、高結晶化率で同一配向性を有
する構造に設けられた第2の多結晶シリコン層と、この
第2の多結晶シリコン層を下地にして形成された第3の
多結晶シリコン層とを備えた構成にしたので、結晶化率
が高く、配向性、高特性、および生産性に優れた結晶シ
リコン薄膜半導体装置を得ることができる。特に、ガラ
ス基板等の安価な基板上に薄膜太陽電池を容易に形成で
き、ローコストで高性能な結晶シリコン薄膜半導体装置
を得ることができる。他の導電型との接合部にシリサイ
ドが残らない為、シリサイドに起因する欠陥は生じな
い。
As described above, according to the crystalline silicon thin film semiconductor device of the present invention, the metal catalyst element is introduced into or in contact with the amorphous silicon layer formed on the substrate. By performing the heat treatment, a first polycrystalline silicon layer obtained by being converted to a polycrystalline silicon layer having an orientation at a low temperature by the action of a metal catalyst element, and using the first silicon layer as a seed crystal, A second polycrystalline silicon layer provided in a structure having the same orientation with a high crystallization ratio; and a third polycrystalline silicon layer formed on the basis of the second polycrystalline silicon layer. With this configuration, it is possible to obtain a crystalline silicon thin film semiconductor device having a high crystallization rate, excellent orientation, high characteristics, and excellent productivity. In particular, a thin-film solar cell can be easily formed on an inexpensive substrate such as a glass substrate, and a low-cost, high-performance crystalline silicon thin-film semiconductor device can be obtained. Since silicide does not remain at the junction with another conductivity type, no defect due to silicide occurs.

【0038】また、本発明の結晶シリコン薄膜光起電力
素子によれば、基板上に形成された非晶質シリコン層の
膜中または層に接して金属触媒元素を導入し、その後に
加熱処理を行って金属触媒元素の作用により配向性を有
する多結晶シリコン層に変換された第1の多結晶シリコ
ン層と、この第1のシリコン層を種結晶にして表面に形
成された第1の多結晶シリコン層と同一の配向性および
高い結晶性を持った第2の多結晶シリコン層と、この第
2の多結晶シリコン層上に高い結晶性と配向性を有する
ように形成された第3の多結晶シリコン層とを備える構
成にしたので、結晶化率が高く、配向性に優れ、高特性
を持ち、生産性に優れた結晶シリコン薄膜光起電力素子
を得ることができる。
Further, according to the crystalline silicon thin film photovoltaic device of the present invention, a metal catalyst element is introduced into or in contact with the amorphous silicon layer formed on the substrate, and then a heat treatment is performed. A first polycrystalline silicon layer converted into an oriented polycrystalline silicon layer by the action of a metal catalyst element, and a first polycrystal formed on the surface by using the first silicon layer as a seed crystal. A second polycrystalline silicon layer having the same orientation and high crystallinity as the silicon layer, and a third polycrystalline silicon layer formed on the second polycrystalline silicon layer so as to have high crystallinity and orientation. With the structure including the crystalline silicon layer, a crystalline silicon thin film photovoltaic device having a high crystallization rate, excellent orientation, high characteristics, and excellent productivity can be obtained.

【0039】さらに、本発明の結晶シリコン薄膜半導体
装置の製造方法によれば、基板の表面に非晶質シリコン
薄膜を形成し、この非晶質シリコン層の内部または表層
部に接して金属触媒元素を導入し、前記非晶質シリコン
層に熱処理を施して非晶質シリコン層を低温で結晶化し
て配向性を持った第1の多結晶シリコン層を形成し、こ
の第1の多結晶シリコン層を種結晶にして、第1の多結
晶シリコン層と同一の導電型と配向性を有する第2の多
結晶シリコン層を第1の多結晶シリコン層上に形成し、
第2の多結晶シリコン層上に、これとは異なる導電型の
第3の多結晶シリコン層を形成する方法にしたので、結
晶化率が高く、配向性、高特性、および生産性に優れた
結晶シリコン薄膜半導体装置を製造することができる。
特に、薄膜太陽電池に適用した場合、ガラス基板等の安
価な基板を用いることが可能になるので、ローコストに
高性能な製半導体装置を得ることができる。
Further, according to the method of manufacturing a crystalline silicon thin film semiconductor device of the present invention, an amorphous silicon thin film is formed on a surface of a substrate, and a metal catalyst element is formed in contact with the inside or surface layer of the amorphous silicon layer. And heat-treating the amorphous silicon layer to crystallize the amorphous silicon layer at a low temperature to form a first polycrystalline silicon layer having an orientation. The first polycrystalline silicon layer As a seed crystal, a second polycrystalline silicon layer having the same conductivity type and orientation as the first polycrystalline silicon layer is formed on the first polycrystalline silicon layer,
Since the third polycrystalline silicon layer of a different conductivity type is formed on the second polycrystalline silicon layer, the crystallization rate is high, and the orientation, the high characteristics, and the productivity are excellent. A crystalline silicon thin film semiconductor device can be manufactured.
In particular, when applied to a thin-film solar cell, an inexpensive substrate such as a glass substrate can be used, so that a high-performance semiconductor device can be obtained at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の太陽電池の第1の実施の形態の作製途
中を示す模式断面図である。
FIG. 1 is a schematic cross-sectional view showing a solar cell according to a first embodiment of the present invention during manufacture.

【図2】図1の太陽電池の完成状態を示す模式断面図で
ある。
FIG. 2 is a schematic sectional view showing a completed state of the solar cell of FIG.

【図3】本発明の太陽電池の第2の実施の形態の作製途
中を示す模式断面図である。
FIG. 3 is a schematic cross-sectional view showing a solar cell according to a second embodiment of the present invention during manufacture.

【図4】図3の太陽電池の完成状態を示す模式断面図で
ある。
FIG. 4 is a schematic sectional view showing a completed state of the solar cell of FIG.

【図5】本発明の太陽電池の第4の実施の形態の作成途
中を示す模式断面図である。
FIG. 5 is a schematic cross-sectional view showing a solar cell according to a fourth embodiment of the present invention in the process of being manufactured.

【図6】本発明の太陽電池の第5の実施の形態を示す模
式断面図である。
FIG. 6 is a schematic cross-sectional view showing a fifth embodiment of the solar cell of the present invention.

【符号の説明】[Explanation of symbols]

1,27 ガラス基板 2 透明電極 3,12,21 非晶質シリコン層 3A,5,12A,14,22A,23 p型の多結晶
シリコン層 4,13 Ni層 6,15 i型の多結晶シリコン層 7,16 n型の多結晶シリコン層 8,25 Al膜 9 SUS基板 10,19 Si02 膜 11,20 SUS膜 17,24 ITO膜 18,26 金属電極
1,27 glass substrate 2 transparent electrode 3,12,21 amorphous silicon layer 3A, 5,12A, 14,22A, 23 p-type polycrystalline silicon layer 4,13 Ni layer 6,15 i-type polycrystalline silicon Layer 7, 16 n-type polycrystalline silicon layer 8, 25 Al film 9 SUS substrate 10, 19 SiO 2 film 11, 20 SUS film 17, 24 ITO film 18, 26 Metal electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 皆川 康 茨城県土浦市木田余町3550番地 日立電線 株式会社アドバンスリサーチセンタ内 Fターム(参考) 5F045 AA08 AA19 AB03 AB04 AB32 AC01 AD06 AD07 AD08 AE19 AF07 AF09 AF10 BB12 CA13 DA52 DA59 DA61 HA16 HA20 5F051 AA03 AA16 CB12 CB24 CB29 DA03 DA04 GA02 GA03 GA06 5F052 AA11 CA04 CA10 DA02 DB03 DB07 EA13 EA15 FA06 HA06 JA09  ────────────────────────────────────────────────── ─── Continuing from the front page (72) Inventor Yasushi Minagawa 3550 Kida Yomachi, Tsuchiura-shi, Ibaraki F-term in the Advanced Research Center, Hitachi Cable, Ltd. (reference) 5F045 AA08 AA19 AB03 AB04 AB32 AC01 AD06 AD07 AD08 AE19 AF07 AF09 AF10 BB12 CA13 DA52 DA59 DA61 HA16 HA20 5F051 AA03 AA16 CB12 CB24 CB29 DA03 DA04 GA02 GA03 GA06 5F052 AA11 CA04 CA10 DA02 DB03 DB07 EA13 EA15 FA06 HA06 JA09

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 導電性の基板または表面に導電層が形成
された基板と、 前記導電性の基板または前記導電層の表面に形成された
非晶質シリコン層の内部または表層部に接して金属触媒
元素が導入され、前記非晶質シリコン層の熱処理による
結晶化によって形成された配向性を持つ第1の多結晶シ
リコン層と、 前記第1の多結晶シリコン層を種結晶にして前記第1の
多結晶シリコン層と同一の導電型に形成された第2の多
結晶シリコン層を有する結晶シリコン薄膜半導体装置。
1. A conductive substrate or a substrate having a conductive layer formed on a surface thereof, and a metal in contact with an inside or a surface layer portion of the amorphous silicon layer formed on the conductive substrate or the surface of the conductive layer. A first polycrystalline silicon layer having an orientation formed by crystallization of the amorphous silicon layer by a heat treatment into which a catalytic element is introduced; and a first polycrystalline silicon layer formed by using the first polycrystalline silicon layer as a seed crystal. A crystalline silicon thin-film semiconductor device having a second polycrystalline silicon layer formed to have the same conductivity type as the polycrystalline silicon layer.
【請求項2】 前記第2の多結晶シリコン層は、0.1
%以上の水素を含むことを特徴とする請求項1記載の結
晶シリコン薄膜半導体装置。
2. The method according to claim 1, wherein the second polycrystalline silicon layer has a thickness of 0.1.
2. The crystalline silicon thin-film semiconductor device according to claim 1, comprising at least hydrogen.
【請求項3】 前記第2の多結晶シリコン層は、膜厚方
向に配向性を有することを特徴とする請求項1記載の結
晶シリコン薄膜半導体装置。
3. The crystalline silicon thin film semiconductor device according to claim 1, wherein said second polycrystalline silicon layer has an orientation in a film thickness direction.
【請求項4】 前記第2の多結晶シリコン層は、前記第
1の多結晶シリコン層と同一の配向性を有することを特
徴とする請求項1記載の結晶シリコン薄膜半導体装置。
4. The crystalline silicon thin film semiconductor device according to claim 1, wherein said second polycrystalline silicon layer has the same orientation as said first polycrystalline silicon layer.
【請求項5】 前記第2の多結晶シリコン層の、前記第
1の多結晶シリコン層がある面とは反対側の面に、前記
第2の多結晶シリコン層の導電型とは異なる第2の導電
型の第3の多結晶シリコン層が形成されていることを特
徴とする請求項1記載の結晶シリコン薄膜半導体装置。
5. The semiconductor device according to claim 1, wherein the second polycrystalline silicon layer has a second polycrystalline silicon layer on a surface opposite to the first polycrystalline silicon layer. 3. The crystalline silicon thin film semiconductor device according to claim 1, wherein a third polycrystalline silicon layer of the conductivity type is formed.
【請求項6】 前記第3の多結晶シリコン層と、前記第
2の多結晶シリコン層との間に、前記第2および第3の
多結晶シリコン層のそれぞれの導電型とは異なる第3の
導電型の第4の多結晶シリコン層が形成されていること
を特徴とする請求項5記載の結晶シリコン薄膜半導体装
置。
6. A third conductive layer having a different conductivity type from each of the second and third polycrystalline silicon layers, between the third polycrystalline silicon layer and the second polycrystalline silicon layer. 6. The crystalline silicon thin film semiconductor device according to claim 5, wherein a fourth polycrystalline silicon layer of conductivity type is formed.
【請求項7】 前記第3の多結晶シリコン層は、前記第
2の多結晶シリコン層と同一の配向性を有することを特
徴とする請求項5記載の結晶シリコン薄膜半導体装置。
7. The crystalline silicon thin film semiconductor device according to claim 5, wherein said third polycrystalline silicon layer has the same orientation as said second polycrystalline silicon layer.
【請求項8】 前記第4の多結晶シリコン層と、前記第
2の多結晶シリコン層は、同一の配向性を有する請求項
6記載の結晶シリコン半導体装置。
8. The crystalline silicon semiconductor device according to claim 6, wherein said fourth polycrystalline silicon layer and said second polycrystalline silicon layer have the same orientation.
【請求項9】 前記第4の多結晶シリコン層と、前記第
3の多結晶シリコン層は同一の配向性を有することを特
徴とする請求項6または8記載の結晶シリコン薄膜半導
体装置。
9. The crystalline silicon thin film semiconductor device according to claim 6, wherein said fourth polycrystalline silicon layer and said third polycrystalline silicon layer have the same orientation.
【請求項10】 前記第3および第4の多結晶シリコン
層は、0.1%以上の水素を含むことを特徴とする請求
項5または6に記載の結晶シリコン薄膜半導体装置。
10. The crystalline silicon thin film semiconductor device according to claim 5, wherein said third and fourth polycrystalline silicon layers contain 0.1% or more of hydrogen.
【請求項11】 導電性の基板または表面に導電層が形
成された絶縁性の基板と、 前記導電性の基板または前記導電層の表面に形成された
非晶質シリコン層の内部または表層部に接して金属触媒
元素が導入され、前記非晶質シリコン層の熱処理による
結晶化によって形成された第1の導電型を有する第1の
多結晶シリコン層と、 前記第1の多結晶シリコン層を種結晶にして形成された
前記第1の導電型と同一の導電型を有する第2の多結晶
シリコン層と、 前記第2の多結晶シリコン層上に形成された実質的にi
型の第3の多結晶シリコン層と、 前記第3の多結晶シリコン層上に形成され、前記第1の
導電型とは異なる導電型の第2導電型を有する第4の多
結晶シリコン層と、 前記第4の多結晶シリコン層上に形成された電極部を有
することを特徴とする結晶シリコン薄膜光起電力素子。
11. A conductive substrate or an insulating substrate having a conductive layer formed on a surface thereof, and a conductive substrate or an amorphous silicon layer formed on a surface of the conductive layer inside or on a surface portion thereof. A first polycrystalline silicon layer having a first conductivity type formed by crystallization of the amorphous silicon layer by heat treatment, wherein the first polycrystalline silicon layer is formed by seeding the first polycrystalline silicon layer; A second polycrystalline silicon layer having the same conductivity type as the first conductivity type formed as a crystal, and substantially i formed on the second polycrystalline silicon layer
A third polycrystalline silicon layer of a type, a fourth polycrystalline silicon layer formed on the third polycrystalline silicon layer and having a second conductivity type different from the first conductivity type. A crystalline silicon thin-film photovoltaic device, comprising: an electrode portion formed on the fourth polycrystalline silicon layer.
【請求項12】 前記導電性の基板は、ステンレスであ
り、 前記表面に導電層が形成された基板は、ガラスであるこ
とを特徴とする請求項11記載の結晶シリコン薄膜光起
電力素子。
12. The crystalline silicon thin-film photovoltaic device according to claim 11, wherein the conductive substrate is made of stainless steel, and the substrate on which the conductive layer is formed is made of glass.
【請求項13】 表面に電極が形成された絶縁性の基板
と、 前記絶縁性の基板の前記電極上に形成された非晶質シリ
コン層の内部または表層部に接して金属触媒元素が導入
され、前記非晶質シリコン層の熱処理による結晶化によ
って形成された第1の導電型を有する第1の多結晶シリ
コン層と、 前記第1の多結晶シリコン層を種結晶にして形成された
前記第1の導電型と同一の導電型を有する第2の多結晶
シリコン層と、 前記第2の多結晶シリコン層上に形成され、前記第1の
導電型とは異なる第2の導電型を有する第3の多結晶シ
リコン層と、 前記第3の多結晶シリコン層上に形成された電極部を有
することを特徴とする結晶シリコン薄膜光起電力素子。
13. A metal catalyst element is introduced in contact with an insulating substrate having an electrode formed on a surface thereof and an amorphous silicon layer formed on the electrode of the insulating substrate or in contact with a surface portion thereof. A first polycrystalline silicon layer having a first conductivity type formed by crystallization of the amorphous silicon layer by heat treatment; and a first polycrystalline silicon layer formed by using the first polycrystalline silicon layer as a seed crystal. A second polysilicon layer having the same conductivity type as the first conductivity type; and a second polysilicon layer formed on the second polysilicon layer and having a second conductivity type different from the first conductivity type. A polycrystalline silicon thin film photovoltaic device comprising: a third polycrystalline silicon layer; and an electrode portion formed on the third polycrystalline silicon layer.
【請求項14】 導電性の基板の表面、または導電層が
形成された基板の前記導電層の表面に非晶質シリコン薄
膜を形成し、 前記非晶質シリコン層の内部または表層部に接して金属
触媒元素を導入し、前記非晶質シリコン層に熱処理を施
して前記非晶質シリコン層を結晶化することにより配向
性を持った第1の多結晶シリコン層を形成し、 前記第1の多結晶シリコン層を種結晶にして前記第1の
多結晶シリコン層と同一の導電型を有する第2の多結晶
シリコン層を前記第1の多結晶シリコン層上に形成し、 前記第2の多結晶シリコン層とは異なる第2の導電型に
よる第3の多結晶シリコン層を前記第2の多結晶シリコ
ン層上に形成することを特徴とする結晶シリコン薄膜半
導体装置の製造方法。
14. An amorphous silicon thin film is formed on a surface of a conductive substrate or on a surface of the conductive layer of a substrate on which a conductive layer is formed, and is formed in contact with the inside or the surface of the amorphous silicon layer. Introducing a metal catalyst element, subjecting the amorphous silicon layer to a heat treatment to crystallize the amorphous silicon layer, thereby forming a first polycrystalline silicon layer having an orientation; Forming a second polycrystalline silicon layer having the same conductivity type as that of the first polycrystalline silicon layer on the first polycrystalline silicon layer using the polycrystalline silicon layer as a seed crystal; A method for manufacturing a crystalline silicon thin film semiconductor device, comprising forming a third polycrystalline silicon layer having a second conductivity type different from that of a crystalline silicon layer on the second polycrystalline silicon layer.
【請求項15】 前記非晶質シリコン層は、0.3%以
下の水素を含むことを特徴とする請求項14記載の結晶
シリコン薄膜半導体装置の製造方法。
15. The method according to claim 14, wherein the amorphous silicon layer contains 0.3% or less of hydrogen.
【請求項16】 前記非晶質シリコン層は、厚さが50
nm以下であることを特徴とする請求項14または15
記載の結晶シリコン薄膜半導体装置の製造方法。
16. The amorphous silicon layer has a thickness of 50.
The particle diameter is not more than nm.
The manufacturing method of the crystalline silicon thin film semiconductor device according to the above.
JP2000058188A 2000-03-03 2000-03-03 Crystalline silicon thin film photovoltaic device Expired - Fee Related JP4314716B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000058188A JP4314716B2 (en) 2000-03-03 2000-03-03 Crystalline silicon thin film photovoltaic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000058188A JP4314716B2 (en) 2000-03-03 2000-03-03 Crystalline silicon thin film photovoltaic device

Publications (2)

Publication Number Publication Date
JP2001250968A true JP2001250968A (en) 2001-09-14
JP4314716B2 JP4314716B2 (en) 2009-08-19

Family

ID=18578822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000058188A Expired - Fee Related JP4314716B2 (en) 2000-03-03 2000-03-03 Crystalline silicon thin film photovoltaic device

Country Status (1)

Country Link
JP (1) JP4314716B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050575A (en) * 2000-08-02 2002-02-15 Semiconductor Energy Lab Co Ltd Semiconductor film, semiconductor device, semiconductor film and method of manufacturing the semiconductor device
JP2006524439A (en) * 2003-04-24 2006-10-26 エーエスエム アメリカ インコーポレイテッド Method for depositing polycrystalline film having highly functional particle structure
JP2009021525A (en) * 2007-07-13 2009-01-29 Furukawa Electric Co Ltd:The Manufacturing method of polycrystalline silicon thin film, polycrystalline silicon thin film substrate and polycrystalline silicon thin film type solar battery
KR100965778B1 (en) * 2008-01-16 2010-06-24 서울대학교산학협력단 Polycrystalline Silicon Solar Cell Having High Efficiency
JP2010533384A (en) * 2007-07-31 2010-10-21 ティージー ソーラー コーポレイション Solar cell and manufacturing method thereof
CN101976649A (en) * 2010-09-08 2011-02-16 四川虹视显示技术有限公司 Preparation method of OLED panel polycrystalline silicon
JP2011216760A (en) * 2010-04-01 2011-10-27 Seiko Epson Corp Method of manufacturing crystallized silicon layer, method of manufacturing semiconductor device, and method of manufacturing electrooptical device
CN109449256A (en) * 2018-10-26 2019-03-08 含山县领创新材料科技有限公司 A kind of Low-cost production method of silicon for solar cell base film
CN110875171A (en) * 2018-08-31 2020-03-10 北京北方华创微电子装备有限公司 Preparation method of polycrystalline silicon functional layer

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050575A (en) * 2000-08-02 2002-02-15 Semiconductor Energy Lab Co Ltd Semiconductor film, semiconductor device, semiconductor film and method of manufacturing the semiconductor device
JP4674937B2 (en) * 2000-08-02 2011-04-20 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2006524439A (en) * 2003-04-24 2006-10-26 エーエスエム アメリカ インコーポレイテッド Method for depositing polycrystalline film having highly functional particle structure
JP4728953B2 (en) * 2003-04-24 2011-07-20 エーエスエム アメリカ インコーポレイテッド Method for depositing polycrystalline Si-containing film
JP2009021525A (en) * 2007-07-13 2009-01-29 Furukawa Electric Co Ltd:The Manufacturing method of polycrystalline silicon thin film, polycrystalline silicon thin film substrate and polycrystalline silicon thin film type solar battery
JP2010533384A (en) * 2007-07-31 2010-10-21 ティージー ソーラー コーポレイション Solar cell and manufacturing method thereof
KR100965778B1 (en) * 2008-01-16 2010-06-24 서울대학교산학협력단 Polycrystalline Silicon Solar Cell Having High Efficiency
JP2011216760A (en) * 2010-04-01 2011-10-27 Seiko Epson Corp Method of manufacturing crystallized silicon layer, method of manufacturing semiconductor device, and method of manufacturing electrooptical device
CN101976649A (en) * 2010-09-08 2011-02-16 四川虹视显示技术有限公司 Preparation method of OLED panel polycrystalline silicon
CN110875171A (en) * 2018-08-31 2020-03-10 北京北方华创微电子装备有限公司 Preparation method of polycrystalline silicon functional layer
CN109449256A (en) * 2018-10-26 2019-03-08 含山县领创新材料科技有限公司 A kind of Low-cost production method of silicon for solar cell base film

Also Published As

Publication number Publication date
JP4314716B2 (en) 2009-08-19

Similar Documents

Publication Publication Date Title
Gordon et al. 8% Efficient thin‐film polycrystalline‐silicon solar cells based on aluminum‐induced crystallization and thermal CVD
US6815788B2 (en) Crystalline silicon thin film semiconductor device, crystalline silicon thin film photovoltaic device, and process for producing crystalline silicon thin film semiconductor device
Schropp et al. Amorphous silicon, microcrystalline silicon, and thin-film polycrystalline silicon solar cells
JP3578539B2 (en) Solar cell manufacturing method and solar cell structure
JPH04245683A (en) Manufacture of solar cell
JP2011501407A (en) Manufacturing method of solar cell
JP2001250968A (en) Crystal silicon thin film semiconductor device, crystal silicon thin film photovoltaic element, and method of manufacturing for crystal silicon thin film semiconductor device
US20100229934A1 (en) Solar cell and method for the same
Korte et al. Overview on a-Si: H/c-Si heterojunction solar cells-physics and technology
JP4842191B2 (en) Method for manufacturing solar battery cell
KR20030017202A (en) Crystalline silicon thin film semiconductor device, crystalline silicon thin film photovoltaic device, and process for producing crystalline silicon thin film semiconductor device
JPH0864851A (en) Photovoltaic element and fabrication thereof
JP2002261305A (en) Thin-film polycrystalline silicon solar cell and manufacturing method therefor
CN1407603A (en) Crystal silicon film semiconductor device and its manufacture, and photoelectric device
JP2698115B2 (en) Method for manufacturing photovoltaic device
JP2000243992A (en) Manufacture of silicon group thin-film photoelectric converter
Aberle et al. Poly-Si on glass thin-film PV research at UNSW
JP2003218030A (en) Crystalline silicon semiconductor device and its manufacturing method
JP2001326177A (en) Crystalline silicon semiconductor device and method of manufacturing
JPH04249374A (en) Photoelectric converting element
CN103107227B (en) Amorphous silicon thin-film solar cell and preparation method thereof
JP3623642B2 (en) Method for manufacturing photoelectric conversion device
JP3347747B2 (en) Method for manufacturing photoelectric conversion device
JP2833924B2 (en) Crystal solar cell and method of manufacturing the same
JP2003092419A (en) Silicon crystal thin film semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090511

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees