JP2001250891A - Semiconductor sealing resin, and method and device for manufacturing semiconductor device - Google Patents

Semiconductor sealing resin, and method and device for manufacturing semiconductor device

Info

Publication number
JP2001250891A
JP2001250891A JP2000059450A JP2000059450A JP2001250891A JP 2001250891 A JP2001250891 A JP 2001250891A JP 2000059450 A JP2000059450 A JP 2000059450A JP 2000059450 A JP2000059450 A JP 2000059450A JP 2001250891 A JP2001250891 A JP 2001250891A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
sealing
silanol group
silica powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000059450A
Other languages
Japanese (ja)
Inventor
Yukio Takigawa
幸雄 瀧川
Toshisane Kawahara
登志実 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000059450A priority Critical patent/JP2001250891A/en
Publication of JP2001250891A publication Critical patent/JP2001250891A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor element sealing resin comprising fluidity suitable for molding and excellent mechanical strength after molding, related to a semiconductor device and its manufacturing method. SOLUTION: The sealing resin comprises a silanol radical of 0.001-10 mmol/g on its surface and silica powder whose particle size is 0.01-200 μm.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特にリードレス表面実装型で、かつ
樹脂封止型の半導体装置及びその製造方法、並びにこの
半導体装置を製造するために用いる封止材料に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a leadless surface-mount type and resin-sealed type semiconductor device and a method of manufacturing the same. It relates to a sealing material to be used.

【0002】[0002]

【従来の技術】半導体装置などは外部の悪環境条件から
の遮断や機械的に保護する必要性がある。具体的には、
各種の振動、衝撃、塵埃、水分、雰囲気ガスなどの影響
をなくすため、各種の封止方法や封止材料による封止が
行われている。
2. Description of the Related Art Semiconductor devices and the like need to be shielded from external adverse environmental conditions and mechanically protected. In particular,
In order to eliminate the effects of various vibrations, shocks, dust, moisture, atmospheric gas, and the like, various sealing methods and sealing materials are used.

【0003】近年、電子機器の小型化により樹脂封止型
の半導体装置に設けられるリードのピッチが狭くなる傾
向にある。そのため、樹脂封止型の半導体装置におい
て、新たな構造及び半導体装置を形成する材料が必要と
なってきている。
In recent years, the pitch of leads provided in a resin-sealed semiconductor device tends to be narrower due to the miniaturization of electronic equipment. Therefore, in a resin-sealed semiconductor device, a new structure and a material for forming the semiconductor device are required.

【0004】図1(A)、(B)及び(C)は、夫々、
従来の樹脂封止型半導体装置の断面図、内部平面図、平
面図を示す。図1(A)を参照するに、11は樹脂、1
2は半導体素子、13はアウターリード、14はボンデ
ィングワイヤ、15はダイステージを示す。この半導体
装置はSSOP(Shrink Small Outline Package)と呼
ばれるパッケージ構造のものであり、アウターリード3
がガルウイング状に曲げられて基板に実装される構成と
なっている。図1に示すSSOPタイプの半導体装置で
は、樹脂1内に示すインナーリード18からアウターリ
ード13への引き回し部分19の面積や、アウターリー
ド13自身の占める面積が大きく、実装面積が大きくな
ってしまうという問題点があった。
FIGS. 1A, 1B and 1C respectively show:
1 shows a cross-sectional view, an internal plan view, and a plan view of a conventional resin-encapsulated semiconductor device. Referring to FIG. 1A, reference numeral 11 denotes a resin, 1
2 denotes a semiconductor element, 13 denotes an outer lead, 14 denotes a bonding wire, and 15 denotes a die stage. This semiconductor device has a package structure called SSOP (Shrink Small Outline Package).
Are bent in a gull-wing shape and mounted on a substrate. In the SSOP type semiconductor device shown in FIG. 1, the area of the routing portion 19 from the inner lead 18 to the outer lead 13 shown in the resin 1 and the area occupied by the outer lead 13 itself are large, and the mounting area is large. There was a problem.

【0005】上記問題点を解決しうる半導体装置として
は、特開平9−162348号が提案されている。図2
は、上記出願に係る半導体装置20を示している。図2
を参照するに、半導体装置20は、半導体素子21と、
樹脂パッケージ22と、金属層23等とから構成される
極めて簡単な構造であり、樹脂パッケージ22の実装面
26に一体的に形成された樹脂突起27に金属膜23を
皮膜形成したことを特徴としている。上記構成の半導体
装置20は、従来のSSOPのようなインナーリードや
アウターリードが不要となり、インナーリードからアウ
ターリードへの引き回しのための面積や、アウターリー
ド自身の面積は不要となり、半導体装置20の小型化を
図ることができる。
As a semiconductor device which can solve the above problems, Japanese Patent Application Laid-Open No. Hei 9-162348 has been proposed. FIG.
Shows a semiconductor device 20 according to the above application. FIG.
Referring to FIG. 1, a semiconductor device 20 includes a semiconductor element 21,
It has a very simple structure composed of a resin package 22 and a metal layer 23 and the like, and is characterized in that a metal film 23 is formed on a resin projection 27 integrally formed on a mounting surface 26 of the resin package 22. I have. The semiconductor device 20 having the above configuration does not require the inner lead and the outer lead as in the conventional SSOP, and does not require the area for routing from the inner lead to the outer lead and the area of the outer lead itself. The size can be reduced.

【0006】また、従来のBGA(Ball Grid Array)
のような半田ボールを形成するために搭載基板を用いる
必要がなくなるため、半導体装置20のコスト低減を図
ることができる。更に、樹脂突起27及び金属膜23
は、協働してBGAタイプの半導体装置の半田バンプと
同等の機能を奏するため、実装性を向上させることが可
能となる。
A conventional BGA (Ball Grid Array)
Since it is not necessary to use a mounting substrate to form such solder balls, the cost of the semiconductor device 20 can be reduced. Further, the resin protrusion 27 and the metal film 23
Have the same function as the solder bumps of the BGA type semiconductor device in cooperation with each other, so that the mountability can be improved.

【0007】ところで、上記半導体装置20を製造する
には、先ず樹脂突起27の形成位置に対応する位置に凹
部が形成されると共に、この凹部に金属膜23が膜形成
されたリードフレームを用意し、次に、このリードフレ
ームに半導体素子21を搭載した金属膜23との間にワ
イヤ28を配設し、その上で樹脂パッケージ22の形成
を行う。半導体装置20は小型化を図る目的でリードを
用いない半導体装置であるため、リードフレームは後に
除去される。この際に、上記半導体装置20は、樹脂パ
ッケージ22の形成を各半導体素子21毎に行っている
ために、リードフレームを除去すると、除去前におい
て、整列状態であった樹脂パッケージ22(半導体装置
20)が個々バラバラとなってしまう。このように樹脂
パッケージ22が個々バラバラとなった状態では、次工
程における取扱いが不便となり、製造効率が低下するた
め、これを整列させる処理が必要となる。
In order to manufacture the semiconductor device 20, first, a concave portion is formed at a position corresponding to the position where the resin protrusion 27 is formed, and a lead frame having a metal film 23 formed in the concave portion is prepared. Next, a wire 28 is provided between the lead frame and the metal film 23 on which the semiconductor element 21 is mounted, and the resin package 22 is formed thereon. Since the semiconductor device 20 is a semiconductor device that does not use leads for the purpose of size reduction, the lead frame is removed later. At this time, since the semiconductor device 20 forms the resin package 22 for each semiconductor element 21, when the lead frame is removed, the resin package 22 (the semiconductor device 20) that was in an aligned state before the removal was removed. ) Will fall apart. In the state in which the resin packages 22 are separated as described above, handling in the next step becomes inconvenient, and the manufacturing efficiency is reduced. Therefore, a process for aligning the resin packages is required.

【0008】上記整列処理の具体例としては、樹脂パ
ッケージ22の形成時にゲートを残しておき、このゲー
トによりリードフレーム除去後も樹脂パッケージ22の
整列状態を維持する方法、リードフレーム除去前に樹
脂パッケージに粘着テープを粘着し、この粘着テープに
よりリードフレーム除去後も樹脂パッケージ22の整列
状態を維持する方法等が考えられる。
As a specific example of the above-mentioned alignment processing, there is a method in which a gate is left when the resin package 22 is formed, and the gate keeps the alignment state of the resin package 22 even after the lead frame is removed. A method of keeping the alignment of the resin package 22 even after the lead frame is removed with the adhesive tape is considered.

【0009】上記の方法では、半導体装置が完成する
前に、最終的にゲートを除去する工程が必要となり、ゲ
ートカットのための設備が必要となり、また製造工程が
複雑化してしまうという問題点がある。更に、ゲート分
だけ樹脂を多く必要とし、樹脂歩留まりが悪いという問
題点もある。
In the above method, before the semiconductor device is completed, a step of finally removing the gate is required, equipment for cutting the gate is required, and the manufacturing process is complicated. is there. Further, there is also a problem that a large amount of resin is required for the gate and the resin yield is low.

【0010】上記の方法では、粘着テープが別個必要
となり、部品点数が増大すると共に、の方法と同様
に、半導体装置が完成する前に粘着テープを除去する工
程が必要となり、製造工程が複雑化してしまう。
In the above method, a separate adhesive tape is required, the number of components is increased, and a step of removing the adhesive tape before the semiconductor device is completed is required, similarly to the above method. Would.

【0011】一方、製造される半導体装置20は、適正
に動作するか否か、また所定の信頼性が維持されている
か否か等を調べる試験が実施される。この試験は各半導
体装置20の金属膜23に接触ピンを接続して行うが、
上記のような樹脂パッケージ22(半導体装置20)が
個々バラバラの状態では、微細ピッチを有した各金属膜
23に接触ピンを接続するのが困難となり、試験効率が
悪いという問題点もあった。
On the other hand, a test is performed to check whether the manufactured semiconductor device 20 operates properly and whether a predetermined reliability is maintained. This test is performed by connecting a contact pin to the metal film 23 of each semiconductor device 20.
When the resin package 22 (semiconductor device 20) is in a state of being individually scattered, it is difficult to connect the contact pins to each metal film 23 having a fine pitch, and there is also a problem that the test efficiency is poor.

【0012】上記問題点を解決するために、特願平9−
315323号では、半導体素子を封止する樹脂パッケ
ージと、前記樹脂パッケージの実装面から下方に向けて
突出形成された樹脂突起と、前記樹脂突起に配設された
金属膜と、前記半導体素子上の電極パッドと前記金属膜
とを電気的に接続する接続手段とを具備したパッケージ
が提案されている。上記樹脂製の突起部の直径はφ0.
1〜0.8mmと微細なため、ハンドリングなどで外部
からの衝撃を受けると、破損するおそれがある。
In order to solve the above-mentioned problems, Japanese Patent Application No. Hei.
No. 315323 discloses a resin package for encapsulating a semiconductor element, a resin projection formed to project downward from a mounting surface of the resin package, a metal film provided on the resin projection, There has been proposed a package including a connection means for electrically connecting an electrode pad and the metal film. The diameter of the resin protrusion is φ0.
Since it is as fine as 1 to 0.8 mm, it may be damaged if it receives an external impact during handling or the like.

【0013】また、樹脂突起に配設された金属膜は、銀
(Ag)及びパラジウム(Pd)や、外層よりパラジウ
ム(Pd)層、金(Au)層の二層膜、若しくは外層よ
り金(Au)層、パラジウム(Pd)層の二層膜などに
より形成されている。これらの金属膜は、実装時の熱衝
撃や、実装後のマザーボードから受ける応力により剥が
れる場合がある。
The metal film provided on the resin protrusion may be a two-layer film of silver (Ag) and palladium (Pd), a palladium (Pd) layer from an outer layer, a gold (Au) layer, or a gold (Au) layer from an outer layer. It is formed of a two-layer film of an Au) layer and a palladium (Pd) layer. These metal films may be peeled off due to thermal shock at the time of mounting or stress received from the motherboard after mounting.

【0014】更に、近年、電子機器及び装置の小型化の
要求に伴い、半導体装置の小型化、高密度化が図られて
おり、半導体装置の形状を半導体素子(チップ)に極力
近づけることにより小型化を図った、いわゆるチップサ
イズパッケージ構造の半導体装置が提案されている。ま
た、高密度化により多ピン化し、かつ、半導体装置が小
型化すると、外部接続端子のピッチが狭くなる。このた
め、省スペースに比較的多数の外部接続端子を形成しう
る構造として、外部接続端子として突起電極(バンプ)
を用いることが行われている。このような背景のもと、
特開平10−79362号により、ウェーハレベルでの
チップサイズパッケージングが提案されている。上記出
願では、突起電極が配設された複数の半導体素子が形成
されたウェーハを金型のキャビティ内に装着し、続いて
前記突起電極の配設位置に封止樹脂を供給して前記突起
電極及び前記ウェーハを前記封止樹脂で封し樹脂層を形
成する樹脂封止工程とを具備することを特徴とする半導
体装置の製造方法が開示されている。しかしながら、前
記方法に用いられる封止樹脂には、流動性にやや劣ると
いう欠点があり、成形時に樹脂が十分均一に拡散しづら
いという問題点があった。
Further, in recent years, with the demand for miniaturization of electronic devices and devices, miniaturization and high density of semiconductor devices have been attempted, and miniaturization has been achieved by bringing the shape of the semiconductor device as close as possible to a semiconductor element (chip). A semiconductor device having a so-called chip size package structure has been proposed. In addition, when the number of pins is increased due to the increase in density and the size of the semiconductor device is reduced, the pitch of the external connection terminals is reduced. For this reason, as a structure in which a relatively large number of external connection terminals can be formed in a small space, a bump electrode (bump) is used as the external connection terminal.
Is used. Against this background,
Japanese Patent Application Laid-Open No. Hei 10-79362 proposes chip size packaging at the wafer level. In the above-mentioned application, a wafer on which a plurality of semiconductor elements provided with protruding electrodes are formed is mounted in a cavity of a mold, and subsequently, a sealing resin is supplied to a position where the protruding electrodes are provided, so that the protruding electrodes are provided. And a resin sealing step of sealing the wafer with the sealing resin to form a resin layer. However, the sealing resin used in the above method has a drawback that the fluidity is slightly inferior, and there has been a problem that the resin is difficult to diffuse sufficiently uniformly during molding.

【0015】[0015]

【発明が解決しようとする課題】本発明は上述の点に鑑
みてなされたものであり、製造効率及び試験効率の向上
を企図した半導体装置において、樹脂成形時の流動性の
優れた封止材料を提供すると共に、成形された封止樹脂
が良好な機械的強度を有し、信頼性の高い半導体装置を
提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has been made in consideration of the above-described problems, and is intended to improve a manufacturing efficiency and a testing efficiency in a semiconductor device. And an object of the present invention is to provide a highly reliable semiconductor device in which the molded sealing resin has good mechanical strength.

【0016】[0016]

【課題を解決するための手段】請求項1に係る発明によ
れば、半導体素子と、前記半導体素子の封止用樹脂パッ
ケージと、前記樹脂パッケージの実装面から下方に向け
突出形成された樹脂突起と、前記樹脂突起に配設された
金属膜と、前記半導体素子上の電極パッドと前記金属膜
とを電気的に接続する接続手段とを具備する半導体装置
であって、前記封止用樹脂は無機充填材を含み、かつ、
前記無機充填材は表面にシラノール基を有するシリカ粉
末を含む半導体装置を特徴としたものである。
According to the first aspect of the present invention, a semiconductor element, a resin package for sealing the semiconductor element, and a resin projection formed to project downward from a mounting surface of the resin package. And a metal film provided on the resin protrusion, and a connection means for electrically connecting an electrode pad on the semiconductor element and the metal film, wherein the sealing resin is Including an inorganic filler, and
The inorganic filler is characterized in that the semiconductor device contains silica powder having a silanol group on the surface.

【0017】請求項2の発明は、請求項1の発明におい
て、前記表面にシラノール基を有するシリカ粉末におけ
るシラノール基の量は、0.001mmol/g以上1
0mmol/g以下であることを特徴としたものであ
る。
According to a second aspect of the present invention, in the first aspect of the present invention, the amount of the silanol group in the silica powder having a silanol group on the surface is 0.001 mmol / g or more and 1 or more.
0 mmol / g or less.

【0018】請求項3の発明は、請求項1又は2の発明
において、前記表面にシラノール基を有するシリカ粉末
の平均粒径はφ0.01μm以上200μm以下である
ことを特徴としたものである。
According to a third aspect of the present invention, in the first or second aspect, the average particle diameter of the silica powder having a silanol group on the surface is φ0.01 μm or more and 200 μm or less.

【0019】請求項4の発明は、請求項1の発明におい
て、前記無機充填材は、前記表面にシラノール基を有す
るシリカ粉末と、他の種類の無機充填材とを含むことを
特徴としたものである。
According to a fourth aspect of the present invention, in the first aspect of the present invention, the inorganic filler contains silica powder having a silanol group on its surface and another type of inorganic filler. It is.

【0020】請求項5の発明は、請求項4の発明におい
て、前記他の種類の無機充填材は溶融シリカであること
を特徴としたものである。
The invention of claim 5 is characterized in that, in the invention of claim 4, the other kind of inorganic filler is fused silica.

【0021】上記した各手段は、次のように作用する。Each of the means described above operates as follows.

【0022】請求項1記載の発明に係る半導体装置によ
れば、表面にシラノール基を有するシリカ粉末を含む無
機充填材を封止用樹脂に含まさせることにより、成形後
の樹脂の機械的強度が向上し、外部から衝撃をうけても
破損することがなく、半導体装置の信頼性が向上する。
According to the semiconductor device of the first aspect of the present invention, the mechanical strength of the molded resin is reduced by including the inorganic filler containing silica powder having a silanol group on the surface in the sealing resin. Therefore, the semiconductor device is not damaged even when subjected to an external impact, and the reliability of the semiconductor device is improved.

【0023】請求項2記載の発明によれば、0.001
mmol/g以上の10mmol/g以下のシラノール基
の量を表面に有するシリカ粉末を封止用樹脂に含ませる
ことにより、成形時に良好な流動性を示し、かつ、成形
後の樹脂の機械的強度を向上させることができる。
According to the second aspect of the present invention, 0.001
By including a silica powder having an amount of silanol groups of not less than 10 mmol / g and not more than 10 mmol / g in the sealing resin, it shows good fluidity at the time of molding and the mechanical strength of the resin after molding. Can be improved.

【0024】請求項3記載の発明によれば、表面にシラ
ノール基を有するシリカ粉末の平均粒径はφ0.01μ
m以上200μm以下であることにより、更に、封止用
樹脂は成形時に良好な流動性を示し、かつ、成形後の樹
脂の機械的強度の向上が実現する。
According to the third aspect of the present invention, the average particle diameter of the silica powder having a silanol group on the surface is φ0.01 μm.
When it is not less than m and not more than 200 μm, the sealing resin exhibits good fluidity at the time of molding, and the mechanical strength of the resin after molding is improved.

【0025】請求項4記載の発明によれば、封止用樹脂
に含まれる無機充填材が表面にシラノール基を有するシ
リカ粉末と、他の種類の無機充填材との混合物であるこ
とにより、成形後の封止樹脂の機械的強度を向上させる
ことが可能となる。
According to the fourth aspect of the present invention, the inorganic filler contained in the sealing resin is a mixture of a silica powder having a silanol group on the surface thereof and another type of inorganic filler. It is possible to improve the mechanical strength of the encapsulating resin later.

【0026】請求項5記載の発明によれば、請求項4記
載の他の種類の無機充填材は溶融シリカであることによ
り、成形後の封止用樹脂の耐湿性が更に向上し、もって
半導体装置としての信頼性も改善する。
According to the fifth aspect of the invention, the other type of inorganic filler according to the fourth aspect is fused silica, whereby the moisture resistance of the molding resin after molding is further improved, and the The reliability as a device is also improved.

【0027】[0027]

【発明の実施の形態】本発明の実施例について、以下に
説明する。
Embodiments of the present invention will be described below.

【0028】図3及び図4は、本発明による半導体装置
30を示す。図3は、半導体装置30の断面図であり、
図4は半導体装置30の樹脂突起部周辺の拡大図であ
る。この半導体装置30は、大略すると、半導体素子3
1と、樹脂パッケージ32と、金属膜33とからなる極
めて簡単な構造である。半導体素子31は、その上面に
複数の電極パッド34が形成されており、素子固定樹脂
35上に搭載された構成とされている。また、樹脂パッ
ケージ32は、例えば、エポキシ樹脂を後述するように
トランスファーモールド(ポッティングも可能である)
することにより形成されるものであり、その後、ダイサ
ーにより切断され、樹脂パッケージの外周側面は垂立し
た切断面32aを有する。その実装面36の所定位置に
は樹脂突起37が一体的に形成されている。この樹脂突
起37は、樹脂パッケージ32の実装面36から下方に
向け突出形成されている。尚、この樹脂突起37の配設
ピッチは、例えば、0.8mm程度とすることが可能で
ある。
FIGS. 3 and 4 show a semiconductor device 30 according to the present invention. FIG. 3 is a cross-sectional view of the semiconductor device 30.
FIG. 4 is an enlarged view around the resin protrusion of the semiconductor device 30. The semiconductor device 30 is, roughly speaking, a semiconductor element 3
1, a resin package 32, and a metal film 33. The semiconductor element 31 has a configuration in which a plurality of electrode pads 34 are formed on an upper surface thereof and is mounted on an element fixing resin 35. The resin package 32 is formed, for example, by transfer molding epoxy resin (potting is also possible) as described later.
The resin package is then cut by a dicer, and the outer peripheral side surface of the resin package has a vertical cut surface 32a. At a predetermined position on the mounting surface 36, a resin protrusion 37 is integrally formed. The resin protrusion 37 is formed to project downward from the mounting surface 36 of the resin package 32. The arrangement pitch of the resin protrusions 37 can be, for example, about 0.8 mm.

【0029】続いて、金属膜33について図3及び図4
を用いて説明する。図4は、金属膜33の配設位置近傍
を拡大した図である。金属膜33は、前述したように、
樹脂突起37を被覆するように配設されると共に、ワイ
ヤ38により半導体素子31と電気的に接続する構造で
ある。また、この金属層33は半導体装置30の外部接
続端子として機能するものである。
Next, the metal film 33 is shown in FIGS.
This will be described with reference to FIG. FIG. 4 is an enlarged view of the vicinity of the position where the metal film 33 is provided. As described above, the metal film 33
This is a structure that is provided so as to cover the resin protrusion 37 and is electrically connected to the semiconductor element 31 by a wire 38. The metal layer 33 functions as an external connection terminal of the semiconductor device 30.

【0030】また、樹脂突起に配設された金属膜は、銀
(Ag)及びパラジウム(Pd)や、外層よりパラジウ
ム(Pd)層、金(Au)層の二層膜、若しくは外層よ
り金(Au)層、パラジウム(Pd)層の二層膜などに
より形成されている。
The metal film provided on the resin protrusion may be a two-layer film of silver (Ag) and palladium (Pd), a palladium (Pd) layer from an outer layer, a gold (Au) layer, or a gold (A) layer from an outer layer. It is formed of a two-layer film of an Au) layer and a palladium (Pd) layer.

【0031】本発明に用いられる封止用樹脂中に含まれ
る無機充填材として、表面にシラノール基を有するシリ
カ粉末を用いることが、特に好ましい。表面にシラノー
ル基を有するシリカは、一般にはゾルーゲル法により化
学合成される。そのシリカ表面のシラノール基が封止材
中の樹脂成分と化学反応することで結合、架橋する。し
たがって、表面にシラノール基を有するシリカを含有す
る樹脂は強固に硬化することに機械的強度が向上し、樹
脂突起部の破損を防止することが可能となる。
As the inorganic filler contained in the sealing resin used in the present invention, it is particularly preferable to use silica powder having a silanol group on the surface. Silica having a silanol group on the surface is generally chemically synthesized by a sol-gel method. The silanol groups on the silica surface chemically react with the resin component in the sealing material to bond and crosslink. Therefore, the resin containing silica having a silanol group on the surface is hardened firmly, thereby improving the mechanical strength and preventing the resin protrusion from being damaged.

【0032】シリカ粉末におけるシラノール基が、0.
001mmol/g以上10mmol/g以下であること
が望ましい。0.001mmol/g未満ではその効果
が現れず、10mmol/gを超えると、樹脂との反応
が急速に進行するため、封止用樹脂としての保存安定性
が劣り、吸湿性が高くなり信頼性が低下する。
When the silanol group in the silica powder is 0.
It is desirable that the content be 001 mmol / g or more and 10 mmol / g or less. If the amount is less than 0.001 mmol / g, the effect does not appear. If the amount exceeds 10 mmol / g, the reaction with the resin proceeds rapidly, so that the storage stability as a sealing resin is poor, the hygroscopicity is high, and the reliability is high. Decrease.

【0033】表面にシラノール基を有するシリカ粉末の
平均粒径はφ0.01μm以上200μ以下、望ましく
は0.1μm以上100μ以下、更に、1μm以上20
μm以下であることが望ましい。φ0.01μm未満で
は、溶融粘度(液状樹脂の場合は粘度)が急激に上昇し
て、樹脂成形不良、半導体素子との密着性が低下してし
まう。このため、パッケージの信頼性が低下する。ま
た、φ200μmを超えると、成形時の樹脂の流動性に
より、半導体素子表面にスクラッチが発生し、半導体素
子を破損させる。また、分級により、粒径の最大置をφ
150μm以下、望ましくは、φ75μm以下、更に、
φ20μmにすることが望ましい。
The average particle size of the silica powder having a silanol group on the surface is φ0.01 μm to 200 μm, preferably 0.1 μm to 100 μm, and more preferably 1 μm to 20 μm.
It is desirable that it is not more than μm. If the diameter is less than 0.01 μm, the melt viscosity (viscosity in the case of a liquid resin) sharply rises, resulting in poor resin molding and poor adhesion to the semiconductor element. Therefore, the reliability of the package is reduced. On the other hand, when the diameter exceeds 200 μm, scratches are generated on the surface of the semiconductor element due to the fluidity of the resin during molding, and the semiconductor element is damaged. In addition, the maximum particle size is set to φ by classification.
150 μm or less, desirably φ75 μm or less,
It is desirable that the diameter be 20 μm.

【0034】無機充填材として、表面にシラノール基を
有するシリカ粉末と、他の種類の無機充填材とを混合し
ても差し支えない。他の無機充填材として、シリカ粉
末、アルミナ粉末、窒化珪素、窒化ホウ素、グラファイ
ト、窒化アルミなどの絶縁性粉末を添加しても差し支え
ないが、特に、耐湿性の観点からシリカ粉末を用いるこ
とが望ましい。シリカ粉末としては、溶融シリカ、結晶
シリカ、化学合成シリカが挙げられるが、特に、溶融シ
リカであることが望ましい。他の無機充填材の粒径とし
ては、上記シラノール基を有するシリカ粉末同様、φ
0.01μm以上φ200μm以下であることが好まし
い。他の無機充填材と表面にシラノール基を有するシリ
カ粉末を併用する場合の混合比は、特に限定されない
が、僅かな添加でもそれなりの効果が発現するが、混合
する割合は、他の無機充填材:表面にシラノール基を有
するシリカ粉末=99:1以上であれば、その効果を奏
する。
As the inorganic filler, a silica powder having a silanol group on the surface and another type of inorganic filler may be mixed. As other inorganic filler, an insulating powder such as silica powder, alumina powder, silicon nitride, boron nitride, graphite, and aluminum nitride may be added, but in particular, silica powder is preferably used from the viewpoint of moisture resistance. desirable. Examples of the silica powder include fused silica, crystalline silica, and chemically synthesized silica. Particularly, fused silica is preferable. As the particle size of the other inorganic filler, like the silica powder having a silanol group, φ
It is preferably from 0.01 μm to φ200 μm. The mixing ratio when the silica powder having a silanol group on the surface is used in combination with the other inorganic filler is not particularly limited, but even if a small amount is added, a certain effect is exhibited. : When the silica powder having a silanol group on the surface = 99: 1 or more, the effect is exhibited.

【0035】封止材中の充填材全体の充填量は特に限定
されないが、機械的強度、半導体素子との間の熱膨張差
による応力発生、吸湿立、流動性、耐熱衝撃性の点か
ら、樹脂組成物中に20〜97重量%(wt%)添加さ
れていることが望ましい。
The filling amount of the entire filler in the sealing material is not particularly limited. However, in view of mechanical strength, stress generation due to a difference in thermal expansion with the semiconductor element, moisture absorption, fluidity, and thermal shock resistance, It is desirable that 20 to 97% by weight (wt%) is added to the resin composition.

【0036】充填材の形状は特に限定されないが、高充
填化、高流動性の点から、球状又はそれ以外の形状との
併用が望ましい。
The shape of the filler is not particularly limited, but from the viewpoint of high filling and high fluidity, it is preferable to use the filler together with a spherical shape or another shape.

【0037】本発明に用いる封止材の樹脂成分は特に限
定されないが、フェノール樹脂、エポキシ樹脂、ポリイ
ミド樹脂、シリコーン樹脂などのシラノール基と反応す
る官能基を持つ樹脂であればよいが、特に、耐湿性の点
から、主剤としてはエポキシ樹脂が望ましい。エポキシ
樹脂としては、1分子中に2個以上のエポキシ基を含有
するものであれば差し支えないが、封止用樹脂の流動
性、成形後の樹脂の耐湿性の観点から、ビフェニル型エ
ポキシ樹脂を用いることが望ましい。液状樹脂を用いて
いも差し支えない。
The resin component of the sealing material used in the present invention is not particularly limited, but any resin having a functional group that reacts with a silanol group, such as a phenol resin, an epoxy resin, a polyimide resin, or a silicone resin, may be used. From the viewpoint of moisture resistance, an epoxy resin is preferable as the main agent. Any epoxy resin may be used as long as it contains two or more epoxy groups in one molecule, but from the viewpoint of fluidity of the sealing resin and moisture resistance of the resin after molding, biphenyl type epoxy resin is used. It is desirable to use. Liquid resin may be used.

【0038】硬化剤として、フェノール系硬化剤、アミ
ン系硬化剤、酸無水物などが用いられるが、耐湿性の点
からフェノール系硬化剤を用いることが望ましい。
As the curing agent, a phenol-based curing agent, an amine-based curing agent, an acid anhydride and the like are used, and it is desirable to use a phenol-based curing agent from the viewpoint of moisture resistance.

【0039】更に、硬化反応を促進させるために、硬化
促進剤を添加しても差し支えない。例として、トリフェ
ニルホスフィンなどの燐系触媒、イミダゾール系触媒、
アニオン、カチオン系触媒、芳香族オニウム塩、DBU
などが用いられる。特に、耐湿性の点から、トリフェニ
ルホスフィンを用いることが望ましい。
Further, in order to accelerate the curing reaction, a curing accelerator may be added. Examples include phosphorus-based catalysts such as triphenylphosphine, imidazole-based catalysts,
Anion, cationic catalyst, aromatic onium salt, DBU
Are used. In particular, it is desirable to use triphenylphosphine from the viewpoint of moisture resistance.

【0040】充填材表面と樹脂間の濡れ性や接着性を向
上させるために、充填材表面にカップリング処理を施し
ても差し支えない。カップリング材として、シラン系、
チタン系、アルミニウム系等が用いられる。特に、充填
材としてシリカ粉末を用いる場合、シラン系カップリン
グ材を用いることが望ましい。また、アルコキシシラン
系のカップリング材を用いる場合、予めアルコキシ基を
脱アルコール反応させて、水酸基に変換させてから処理
を行ってもかまわない。
In order to improve the wettability and adhesiveness between the surface of the filler and the resin, the surface of the filler may be subjected to a coupling treatment. Silane-based,
Titanium, aluminum and the like are used. In particular, when silica powder is used as the filler, it is desirable to use a silane coupling material. When an alkoxysilane-based coupling material is used, the alkoxy group may be subjected to a dealcoholization reaction in advance to convert the alkoxy group into a hydroxyl group, and then the treatment may be performed.

【0041】難燃剤、難燃助剤として、臭素化エポキシ
樹脂、三酸化アンチモンなどを添加しても差し支えな
い。
A brominated epoxy resin, antimony trioxide, or the like may be added as a flame retardant or a flame retardant auxiliary.

【0042】着色剤として、カーボンブラック、染料な
どを添加しても差し支えない。
As a coloring agent, carbon black, a dye or the like may be added.

【0043】<第一実施例及び比較例>以下に本発明の
第一実施例として、半導体装置の製造に適する封止用樹
脂について説明する。主剤として、ビフェニル型エポキ
シ樹脂(YX−4000H、油化シェル化学製)、キシ
レンフェノール(XLC−225LL、三井東圧化学
製)、球状シリカ(表面にシラノール基の量を変化させ
たシリカ粉末は前述記載の方法により合成、及び溶融シ
リカFB−6S:電気化学工業製)、トリフェニルホス
フィン(ケイアイ化成)を、図5に示した実施例の組成
比でミキサにて混合させたのち、ニーダにより溶融混練
したのち、冷却粉砕して、エポキシ樹脂組成物を得た。
<First Embodiment and Comparative Example> A sealing resin suitable for manufacturing a semiconductor device will be described below as a first embodiment of the present invention. As main ingredients, biphenyl type epoxy resin (YX-4000H, manufactured by Yuka Shell Chemical), xylene phenol (XLC-225LL, manufactured by Mitsui Toatsu Chemicals), spherical silica (silica powder with the amount of silanol groups on the surface changed as described above) Synthesized by the method described, and fused silica FB-6S (manufactured by Denki Kagaku Kogyo) and triphenylphosphine (Kaisei Kasei) were mixed in a mixer at the composition ratio of the example shown in FIG. After kneading, the mixture was cooled and pulverized to obtain an epoxy resin composition.

【0044】更に、表1に示した比較例の組成比で同様
にエポキシ樹脂組成物を得た。なお、表中の単位は重量
部である。
Further, epoxy resin compositions were similarly obtained at the composition ratios of the comparative examples shown in Table 1. The units in the table are parts by weight.

【0045】上記得られた樹脂組成物を用いて、図3の
半導体装置を得て、以下の各種試験を行った。
Using the resin composition obtained above, the semiconductor device shown in FIG. 3 was obtained, and the following various tests were performed.

【0046】試験項目 1) 落下試験 半導体装置を高さ2mから自然落下させたときの、樹脂
突起部の状態を実体顕微鏡で観察した。
Test Items 1) Drop Test The state of the resin projections when the semiconductor device was naturally dropped from a height of 2 m was observed with a stereoscopic microscope.

【0047】 (評価結果) ○ 破損なし × 破損 2) 金属膜の剥離 i) 図3の半導体装置をマザーボードに実装した時
に、樹脂突起部からの金属膜の剥離を、半導体素子の表
面から超音波探傷顕微鏡で観察した。
(Evaluation results) ○ No damage × Damage 2) Peeling of metal film i) When the semiconductor device of FIG. 3 is mounted on a motherboard, peeling of the metal film from the resin protrusion is performed by ultrasonic waves from the surface of the semiconductor element. Observed with a flaw detection microscope.

【0048】ii)実装後の半導体装置を−65℃〜1
50℃間の冷熱熱衝撃試験を行い、剥離の発生の有無を
確認した。同時に、樹脂のクラックの有無を確認した。
図5中において、100パッケージ中に5個のパッケー
ジにクラックが発生したら、5/100と表わす。
Ii) The semiconductor device after the mounting is
A thermal shock test at 50 ° C. was performed to confirm the occurrence of peeling. At the same time, the presence or absence of cracks in the resin was confirmed.
In FIG. 5, if a crack occurs in five packages out of 100 packages, it is expressed as 5/100.

【0049】3) 耐湿性 半導体装置をプレッシャクッカテスタ(121℃/85
%RH)中に放置し、かつ、バイアス電圧を印加(7
V)した時の素子不良を調べた。図5中において、ショ
ートしたものの数を、100パッケージ中に10個のパ
ッケージで発生したら、10/100と表わす。
3) Moisture resistance A semiconductor device is mounted on a pressure cooker tester (121 ° C./85).
% RH) and a bias voltage is applied (7%
V) The device defect at the time of performing was examined. In FIG. 5, if the number of short-circuits occurs in 10 out of 100 packages, it is represented as 10/100.

【0050】<試験結果>図5は以上の結果を説明する
ための図である。落下試験において、シラノール基量が
0.0005mmol/gでは、樹脂突起部は破損して
しまい、封止用樹脂として十分な機械的強度が得られな
かった(比較例1)。更に、比較例2に示すように、シ
ラノール基量が15mmol/gでは、封止用樹脂の流
動性が悪く、成形不良を引き起こした。
<Test Results> FIG. 5 is a diagram for explaining the above results. In the drop test, when the amount of the silanol group was 0.0005 mmol / g, the resin projections were broken, and sufficient mechanical strength was not obtained as a sealing resin (Comparative Example 1). Further, as shown in Comparative Example 2, when the amount of the silanol group was 15 mmol / g, the fluidity of the sealing resin was poor, and molding failure was caused.

【0051】シラノール基を表面に有するシリカ粉末の
粒径が0.0005μmでは、樹脂とシラノール基が反
応して増粘してしまい、成形不良が発生し(比較例
3)、一方、その粒径が250μmでは、半導体素子表
面にシリカ粉末が付着してしまい、成形不良を引き起こ
した(比較例4)。さらに、夫々の粒径での試験項目
2)及び3)では、満足な結果は得られなかった。
When the particle size of the silica powder having a silanol group on the surface is 0.0005 μm, the resin and the silanol group react with each other to increase the viscosity, resulting in molding failure (Comparative Example 3). When the particle size was 250 μm, the silica powder adhered to the surface of the semiconductor element, causing molding failure (Comparative Example 4). Further, in the test items 2) and 3) with the respective particle sizes, satisfactory results were not obtained.

【0052】比較例5に示すように、樹脂組成物中に無
機充填材の量が15wt%以下では、封止用樹脂として
の機械的強度が弱く、更にプレッシャクッカ試験及び温
度サイクル試験後の剥離において、試験した全てのパッ
ケージにおいて満足な結果が得られなかった。逆に、比
較例6に示すように、無機充填材の量が98wt%では
成形不良が発生してしまった。更に、溶融シリカに代わ
りアルミナを使用した比較例7では、成形された樹脂の
耐湿性が悪く、プレッシャクッカ試験において100パ
ッケージ中50個のパッケージにショートが発生した。
As shown in Comparative Example 5, when the amount of the inorganic filler in the resin composition was 15% by weight or less, the mechanical strength of the sealing resin was weak, and further, the peeling after the pressure cooker test and the temperature cycle test. Did not give satisfactory results in all the packages tested. Conversely, as shown in Comparative Example 6, when the amount of the inorganic filler was 98 wt%, molding failure occurred. Furthermore, in Comparative Example 7 in which alumina was used instead of fused silica, the molded resin had poor moisture resistance, and short-circuit occurred in 50 out of 100 packages in the pressure cooker test.

【0053】以上の結果より、表面にシラノール基を
0.001mmol/g以上10mmol/g以下であ
り、粒径0.01μm以上200μm以下のシリカ粉末
である無機充填材を含有する半導体素子用の封止用樹脂
は、樹脂成形に適する良好な流動性と、成形後に優れた
機械的強度とを有することがわかる。
From the above results, the sealing for a semiconductor element containing an inorganic filler which is a silica powder having a silanol group on the surface in a range of 0.001 mmol / g to 10 mmol / g and a particle size of 0.01 μm to 200 μm. It can be seen that the resin for stopping has good fluidity suitable for resin molding and excellent mechanical strength after molding.

【0054】次に、本発明による封止用樹脂を用いた半
導体装置の製造方法について、図面と共に説明する。
Next, a method of manufacturing a semiconductor device using the sealing resin according to the present invention will be described with reference to the drawings.

【0055】図6乃至図13は、本発明による封止用樹
脂を用いた半導体装置の製造方法を、製造手順に沿って
示しており、更に、図13は本発明による樹脂を用いた
半導体装置の製造方法により製造された半導体装置10
0を示す。
FIGS. 6 to 13 show a method of manufacturing a semiconductor device using the sealing resin according to the present invention along the manufacturing procedure. FIG. 13 further shows a semiconductor device using the resin according to the present invention. Device 10 manufactured by the manufacturing method of
Indicates 0.

【0056】先ず、図8乃至図12に示す製造方法によ
り製造される本発明の第二の実施例である半導体装置1
0について説明する。半導体装置100は、大略する
と、半導体素子110、突起電極となるバンプ120、
及び樹脂層130等によりなる極めて簡単な構成とされ
ている。
First, a semiconductor device 1 according to a second embodiment of the present invention manufactured by the manufacturing method shown in FIGS.
0 will be described. The semiconductor device 100 generally includes a semiconductor element 110, a bump 120 serving as a projection electrode,
And a very simple structure including the resin layer 130 and the like.

【0057】半導体素子110は、半導体基板に電子回
路が形成されたものであり、その実装側の面には多数の
バンプ120が配設されている。バンプ120は、例え
ば、半田ボールを転写法を用いて配設された構成とされ
ており、外部接続電極として機能するものである。
The semiconductor element 110 is one in which an electronic circuit is formed on a semiconductor substrate, and a large number of bumps 120 are provided on the surface on the mounting side. The bump 120 has a configuration in which, for example, a solder ball is provided by using a transfer method, and functions as an external connection electrode.

【0058】また、樹脂層130(梨地で示す)は、本
発明による表面にシラノール基を有するシリカ粉末を含
み、その良好な流動性ゆえに、半導体素子110のバン
プ形成側面の全面にわたり形成されている。したがっ
て、半導体素子110に配設されているバンプ120
は、この樹脂層130により封止された状態となるが、
バンプ120の先端部は樹脂層130から露出するよう
に構成されている。即ち、樹脂層130は、先端部を残
してバンプ120を封止するように半導体素子110に
形成されている。
The resin layer 130 (indicated by satin) contains silica powder having a silanol group on the surface according to the present invention, and is formed over the entire surface of the semiconductor element 110 on which bumps are formed due to its good fluidity. . Therefore, the bumps 120 provided on the semiconductor element 110
Is sealed by the resin layer 130,
The tip of the bump 120 is configured to be exposed from the resin layer 130. That is, the resin layer 130 is formed on the semiconductor element 110 so as to seal the bump 120 except for the tip.

【0059】上記構成とされた半導体装置100は、そ
の全体的な大きさが略半導体チップ110の大きさと等
しい、いわゆるチップサイズパッケージ構造となる。し
たがって、半導体装置100は、近年特に要求されてい
る小型化のニーズに十分対応することができる。
The semiconductor device 100 configured as described above has a so-called chip size package structure in which the overall size is substantially equal to the size of the semiconductor chip 110. Therefore, the semiconductor device 100 can sufficiently meet the needs for miniaturization, which has been particularly required in recent years.

【0060】続いて、上記構成とされた半導体装置10
0の製造方法について、図6乃至図12を用いて説明す
る。
Subsequently, the semiconductor device 10 having the above configuration is
0 will be described with reference to FIGS.

【0061】半導体装置100は、大略すると半導体素
子形成工程、バンプ形成工程、樹脂封止工程、突起電極
露出工程、及び分離工程等を実施することにより形成さ
れる。この各工程の内、半導体素子形成工程は、基板に
対してエキシマレーザ技術等を用いて回路形成を行う工
程であり、またバンプ形成工程は転写法等を用いて回路
形成された半導体素子110上にバンプ120を形成す
る構成である。
The semiconductor device 100 is generally formed by performing a semiconductor element forming step, a bump forming step, a resin sealing step, a projection electrode exposing step, a separating step, and the like. Among these steps, the semiconductor element forming step is a step of forming a circuit on the substrate using excimer laser technology or the like, and the bump forming step is on the semiconductor element 110 on which the circuit is formed using a transfer method or the like. This is a configuration in which the bumps 120 are formed.

【0062】この半導体素子形成工程及びバンプ形成工
程は、周知の技術を用いて実施されるものであって、本
願発明の要部は樹脂封止工程にあるため、以下の説明で
は、封止工程前後の各工程についてのみ説明するものと
する。
The semiconductor element forming step and the bump forming step are performed by using a well-known technique, and the main part of the present invention is a resin sealing step. Only the preceding and following steps will be described.

【0063】樹脂封止工程は、更に基板装着工程、樹脂
層形成工程、及び離型工程に細分化される。樹脂封止工
程が開始されると、先ず図6に示されるように、半導体
素子形成工程及びバンプ形成工程を経ることにより、多
数の半導体素子110が形成されたウェーハ40を半導
体装置製造用金型60に装着する。
The resin sealing step is further subdivided into a substrate mounting step, a resin layer forming step, and a release step. When the resin sealing step is started, first, as shown in FIG. 6, a semiconductor element forming step and a bump forming step are performed, so that a wafer 40 on which a large number of semiconductor elements 110 are formed is removed from a semiconductor device manufacturing mold. Attach to 60.

【0064】金型60は、大略すると、上型62と下型
64とにより構成されており、双方共に図示していない
ヒータが内設されており、後述する封止用樹脂55を加
熱溶融しうる構成されている。
The mold 60 is roughly composed of an upper mold 62 and a lower mold 64, both of which are provided with a heater (not shown), and heats and melts a sealing resin 55 to be described later. It is configured.

【0065】樹脂封止工程の開始直後の状態では、図6
に示すように、前記したウェーハ40は上型62及び下
型64が協働して形成する凹部内に装着される。次に、
上型62の下部にフィルム70を歪みの無い状態で配設
すると共に、ウェーハ40のバンプ120上に封止用樹
脂55を載置する。フィルム70は、例えば、ポリイミ
ド、塩化ビニール、PC、PET、生分解性樹脂、合成
紙等の紙、金属箔、若しくはこれらの複合材をもちいる
ことが可能であり、後述する樹脂形成時に印加される熱
により劣化しない材料が選定される。また本実施例で用
いるフィルム70は、上記の耐熱性に加え、所定の弾性
を有する材料が選定される。ここでいう所定の弾性と
は、後述する封止時に、バンプ120の先端部がフィル
ム70内にめり込むことが可能な程度の弾性をいう。
In a state immediately after the start of the resin sealing step, FIG.
As shown in FIG. 7, the above-described wafer 40 is mounted in a recess formed by the upper mold 62 and the lower mold 64 in cooperation. next,
The film 70 is disposed under the upper mold 62 without distortion, and the sealing resin 55 is placed on the bumps 120 of the wafer 40. The film 70 can be, for example, polyimide, vinyl chloride, PC, PET, biodegradable resin, paper such as synthetic paper, metal foil, or a composite material of these, and is applied at the time of resin formation described later. A material that does not deteriorate due to heat is selected. For the film 70 used in this embodiment, a material having a predetermined elasticity in addition to the above heat resistance is selected. Here, the predetermined elasticity is such an elasticity that the front end of the bump 120 can sink into the film 70 at the time of sealing described later.

【0066】一方、封止用樹脂55は、本願発明に係る
表面にシラノール基を有する粉末シリカを含む樹脂であ
り、本実施例においては、この樹脂を円柱形状に成形し
た構成のものが用いられるが、特にこの形状に限定され
るわけではない。また、本発明による封止用樹脂55の
搭置位置は、ウェーハ40の略中央位置に選定される。
On the other hand, the sealing resin 55 is a resin according to the present invention which contains powdered silica having a silanol group on the surface. In this embodiment, a resin obtained by molding this resin into a cylindrical shape is used. However, it is not particularly limited to this shape. The mounting position of the sealing resin 55 according to the present invention is selected at a substantially central position of the wafer 40.

【0067】基板装着工程が終了すると、続いて、樹脂
層形成工程が実施される。樹脂層形成工程が開始する
と、金型60による加熱により封止用樹脂55が溶融さ
せて、上型62がZ1方向に下動する。封止用樹脂55
は下動する上型62によりフィルム70を介して圧縮付
勢され、かつ、封止用樹脂55は溶融しうる温度まで昇
温されているため、図7に示すように封止用樹脂55は
ウェーハ40上にある程度広がった状態となる。更に、
上型62が下動するにつれて、キャビティ80内で、封
止用樹脂55は圧縮されつつ樹脂形成されることとな
る。
After the substrate mounting step is completed, a resin layer forming step is subsequently performed. When the resin layer forming step is started, the sealing resin 55 is melted by heating by the mold 60, and the upper mold 62 moves downward in the Z1 direction. Resin 55 for sealing
Is pressed and urged by the lower die 62 through the film 70, and the temperature of the sealing resin 55 is raised to a temperature at which the sealing resin 55 can be melted. The state is spread to some extent on the wafer 40. Furthermore,
As the upper die 62 moves down, the sealing resin 55 is formed in the cavity 80 while being compressed.

【0068】具体的には、ウェーハ40の中央に載置さ
れた封止用樹脂55は加熱により軟化し、かつ上型62
の下動により圧縮されるため、封止用樹脂55は上型6
2により押し広げられて中央位置より外周に向けて進行
していく。本発明による封止用樹脂は流動性に優れるた
め、キャビティ80内の隅々まで一様に拡散して、封止
用樹脂55により封止される。この際、フィルム70が
バンプ120に圧接された状態で、封止用樹脂55はウ
ェーハ40に形成された全てのバンプ120及びウェー
ハ40を封止するようになる。
Specifically, the sealing resin 55 placed at the center of the wafer 40 is softened by heating and the upper mold 62
The sealing resin 55 is compressed by the downward movement of the upper mold 6.
It is pushed apart by 2 and advances from the center position toward the outer periphery. Since the sealing resin according to the present invention has excellent fluidity, it is uniformly diffused to every corner in the cavity 80 and is sealed by the sealing resin 55. At this time, the sealing resin 55 seals all the bumps 120 and the wafer 40 formed on the wafer 40 with the film 70 pressed against the bumps 120.

【0069】図8は、樹脂形成工程が終了した状態を示
している。この状態では、フィルム70はウェーハ40
に向けて圧接されているため、バンプ120はフィルム
70にめり込んだ状態となる。また、封止用樹脂55が
ウェーハ40の全面に圧接されることにより、バンプ1
20を封止する樹脂層130が形成される。更に、封止
用樹脂55の樹脂量は予め計量されており、図8に示す
樹脂層形成工程が終了した時点で、樹脂層130の高さ
がバンプ120の高さと略等しくなるように設計されて
いる。
FIG. 8 shows a state in which the resin forming step has been completed. In this state, the film 70 is
, The bumps 120 are sunk into the film 70. In addition, the sealing resin 55 is pressed into contact with the entire surface of the wafer 40 so that the bump 1
A resin layer 130 for sealing 20 is formed. Further, the resin amount of the sealing resin 55 is measured in advance, and is designed so that the height of the resin layer 130 is substantially equal to the height of the bump 120 when the resin layer forming step shown in FIG. ing.

【0070】樹脂層形成工程が終了すると、続いて離型
工程が実施される。この離型工程では、先ず上型62が
Z2方向に上昇し、ウェーハ40及び樹脂層130は下
型64に保持された状態となっている。このため、上型
62を上昇させた場合、上型62のみがフィルム70か
ら離脱して上動する。フィルム70と樹脂層130とを
固着した状態を維持させながら、樹脂層が形成されたウ
ェーハ40を金型60から離型させる。このようにし
て、本発明による封止用樹脂を用いることにより、その
良好な流動性のために、樹脂層130がウェーハ40の
バンプ120が形成されている面全体にわたることを確
実にする(図10参照)。さらに、これにより、ウェー
ハ40に形成されている全てのバンプ120を確実に保
持することが可能となり、半導体装置100の信頼性を
向上させることができる。
After the completion of the resin layer forming step, a releasing step is performed. In this release step, first, the upper mold 62 is raised in the Z2 direction, and the wafer 40 and the resin layer 130 are held by the lower mold 64. Therefore, when the upper mold 62 is raised, only the upper mold 62 separates from the film 70 and moves upward. The wafer 40 on which the resin layer is formed is released from the mold 60 while maintaining the state in which the film 70 and the resin layer 130 are fixed. Thus, by using the encapsulating resin according to the present invention, it is ensured that the resin layer 130 covers the entire surface of the wafer 40 where the bumps 120 are formed due to its good fluidity (FIG. 10). Further, this makes it possible to securely hold all the bumps 120 formed on the wafer 40, and to improve the reliability of the semiconductor device 100.

【0071】その後、図11(A)に示すように、突起
露出工程が、フィルム70を樹脂層130から剥離させ
て実施される。このようにして、図11(B)に示すよ
うに、フィルム70にめり込んだ状態とされていたバン
プ120の先端部が樹脂層130から露出することにな
る。
Thereafter, as shown in FIG. 11A, a projection exposing step is performed by peeling the film 70 from the resin layer 130. In this way, as shown in FIG. 11B, the tip of the bump 120 that has been sunk into the film 70 is exposed from the resin layer 130.

【0072】図12は、分離工程を示している。同図に
示すように、分離工程ではウェーハ40を半導体素子1
10ごとにダイサー140を用いて樹脂層130と共に
切断する。これにより前述した図13に示す半導体装置
100が製造される。
FIG. 12 shows the separation step. As shown in the figure, in the separation step, the wafer 40 is
Each 10 is cut together with the resin layer 130 using the dicer 140. Thus, the above-described semiconductor device 100 shown in FIG. 13 is manufactured.

【0073】[0073]

【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。
According to the present invention as described above, the following various effects can be realized.

【0074】請求項1乃至5の発明によれば、樹脂パッ
ケージの実装面から下方に向け突出形成された樹脂突起
部の機械的強度が向上し、半導体装置のハンドリングな
どの際の衝撃による破損を防止することができる。
According to the first to fifth aspects of the present invention, the mechanical strength of the resin protrusion formed so as to protrude downward from the mounting surface of the resin package is improved, and damage due to an impact during handling of a semiconductor device or the like is prevented. Can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の半導体装置の一例を説明するための図で
あり、(A)は側面図であり、(B)は内部平面図であ
り、(C)は平面図である。
1A and 1B are diagrams for explaining an example of a conventional semiconductor device, wherein FIG. 1A is a side view, FIG. 1B is an internal plan view, and FIG. 1C is a plan view.

【図2】半導体装置の一例を説明するための図である。FIG. 2 is a diagram illustrating an example of a semiconductor device.

【図3】本発明の第一実施例である半導体装置の断面図
である。
FIG. 3 is a sectional view of the semiconductor device according to the first embodiment of the present invention.

【図4】図3に示す樹脂突起部の部分拡大図である。FIG. 4 is a partially enlarged view of a resin protrusion shown in FIG. 3;

【図5】本発明による封止用樹脂の組成比と、第一実施
例での半導体装置における夫々の封止用樹脂での各種試
験の結果を説明する図である
FIG. 5 is a diagram illustrating the composition ratio of the sealing resin according to the present invention and the results of various tests on each sealing resin in the semiconductor device in the first embodiment.

【図6】本発明の第二実施例である半導体装置の製造方
法の樹脂封止工程を説明するための図である。
FIG. 6 is a view illustrating a resin sealing step of the method for manufacturing a semiconductor device according to the second embodiment of the present invention.

【図7】本発明の第二実施例である半導体装置の製造方
法の樹脂封止工程を説明するための図である。
FIG. 7 is a view for explaining a resin sealing step of the method for manufacturing a semiconductor device according to the second embodiment of the present invention.

【図8】本発明の第二実施例である半導体装置の製造方
法の樹脂封止工程を説明するための図である。
FIG. 8 is a view illustrating a resin sealing step of the method for manufacturing a semiconductor device according to the second embodiment of the present invention.

【図9】本発明の第二実施例である半導体装置の製造方
法の樹脂封止工程を説明するための図である。
FIG. 9 is a view illustrating a resin sealing step of the method for manufacturing a semiconductor device according to the second embodiment of the present invention.

【図10】本発明の第二実施例である半導体装置の製造
方法の突起電極露出工程を説明するための図であり、
(A)は樹脂封止工程終了後のウェーハを示し、(B)
は(A)の矢印Aで示す部分を拡大して示す図である。
FIG. 10 is a view for explaining a protruding electrode exposing step of the method for manufacturing a semiconductor device according to the second embodiment of the present invention;
(A) shows the wafer after the resin sealing step is completed, (B)
FIG. 3 is an enlarged view of a portion indicated by an arrow A in FIG.

【図11】本発明の第二実施例である半導体装置の製造
方法の突起電極露出工程を説明するための図であり、
(A)はフィルムを剥離している状態のウェーハを示
し、(B)は(A)の矢印Bで示す部分を拡大して示す
図である。
FIG. 11 is a view for explaining a protruding electrode exposing step of the method for manufacturing a semiconductor device according to the second embodiment of the present invention;
(A) shows the wafer from which the film has been peeled off, and (B) is an enlarged view of the portion indicated by arrow B in (A).

【図12】本発明の第二実施例である半導体装置の製造
方法の内の分離工程を説明するための図である。
FIG. 12 is a view illustrating a separation step in the method of manufacturing a semiconductor device according to the second embodiment of the present invention.

【図13】本発明の第二実施例である半導体装置を説明
するための図である。
FIG. 13 is a diagram illustrating a semiconductor device according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11 樹脂 12,21,31,110 半導体素子 13 アウターリード 14 ボンディングワイヤ 15 ダイステージ 18 インナーリード 19 引き回し部分 20,30,100 半導体装置 22,32 樹脂パッケージ 23 金属層 26,36 実装面 27 樹脂突起 28,38 ワイヤ 33 金属膜 34 電極パッド 35 素子固定樹脂 36 実装面 37 樹脂突起 40 ウェーハ 55 封止用樹脂 60 金型 62 上型 64 下型 70 フィルム 80 キャビティ 120 バンプ 130 樹脂層 140 ダイサー DESCRIPTION OF SYMBOLS 11 Resin 12,21,31,110 Semiconductor element 13 Outer lead 14 Bonding wire 15 Die stage 18 Inner lead 19 Leading part 20,30,100 Semiconductor device 22,32 Resin package 23 Metal layer 26,36 Mounting surface 27 Resin projection 28 , 38 wire 33 metal film 34 electrode pad 35 element fixing resin 36 mounting surface 37 resin protrusion 40 wafer 55 sealing resin 60 mold 62 upper mold 64 lower mold 70 film 80 cavity 120 bump 130 resin layer 140 dicer

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/29 H01L 23/30 R 23/31 Fターム(参考) 4J002 AA001 CC041 CD001 CM041 CP031 DJ016 FB076 FB086 GQ05 4M109 AA01 BA05 BA07 CA03 CA05 CA21 DA06 DA10 DB12 EB13 EB17 EC03 Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat II (Reference) H01L 23/29 H01L 23/30 R 23/31 F-term (Reference) 4J002 AA001 CC041 CD001 CM041 CP031 DJ016 FB076 FB086 GQ05 4M109 AA01 BA05 BA07 CA03 CA05 CA21 DA06 DA10 DB12 EB13 EB17 EC03

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子と、 前記半導体素子の封止用樹脂パッケージと、 前記樹脂パッケージの実装面から下方に向け突出形成さ
れた樹脂突起と前記樹脂突起に配設された金属膜と、 前記半導体素子上の電極パッドと前記金属膜とを電気的
に接続する接続手段とを具備する半導体装置であって、 前記封止用樹脂は無機充填材を含み、かつ、該無機充填
材は表面にシラノール基を有するシリカ粉末を含むこと
を特徴とする半導体装置。
A semiconductor device, a resin package for sealing the semiconductor device, a resin protrusion formed to project downward from a mounting surface of the resin package, and a metal film disposed on the resin protrusion. A semiconductor device comprising: an electrode pad on a semiconductor element; and connection means for electrically connecting the metal film to the metal pad, wherein the sealing resin includes an inorganic filler, and the inorganic filler is provided on a surface. A semiconductor device comprising a silica powder having a silanol group.
【請求項2】 前記表面にシラノール基を有するシリカ
粉末におけるシラノール基の量は、0.001mmol
/g以上10mmol/g以下であることを特徴とする請
求項1記載の半導体装置。
2. The amount of the silanol group in the silica powder having a silanol group on the surface is 0.001 mmol.
2. The semiconductor device according to claim 1, wherein the concentration is not less than 10 g / g and not more than 10 mmol / g.
【請求項3】 前記表面にシラノール基を有するシリカ
粉末の平均粒径はφ0.01μm以上200μm以下で
あることを特徴とする請求項1又は2記載の半導体装
置。
3. The semiconductor device according to claim 1, wherein said silica powder having a silanol group on its surface has an average particle size of φ0.01 μm or more and 200 μm or less.
【請求項4】 前記無機充填材は、前記表面にシラノー
ル基を有するシリカ粉末と、他の種類の無機充填材とを
含むことを特徴とする請求項1記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the inorganic filler includes silica powder having a silanol group on the surface and another type of inorganic filler.
【請求項5】 前記他の種類の無機充填材は溶融シリカ
であることを特徴とする請求項4記載の半導体装置。
5. The semiconductor device according to claim 4, wherein said another kind of inorganic filler is fused silica.
JP2000059450A 2000-03-03 2000-03-03 Semiconductor sealing resin, and method and device for manufacturing semiconductor device Withdrawn JP2001250891A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000059450A JP2001250891A (en) 2000-03-03 2000-03-03 Semiconductor sealing resin, and method and device for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000059450A JP2001250891A (en) 2000-03-03 2000-03-03 Semiconductor sealing resin, and method and device for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2001250891A true JP2001250891A (en) 2001-09-14

Family

ID=18579898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000059450A Withdrawn JP2001250891A (en) 2000-03-03 2000-03-03 Semiconductor sealing resin, and method and device for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2001250891A (en)

Similar Documents

Publication Publication Date Title
US6441478B2 (en) Semiconductor package having metal-pattern bonding and method of fabricating the same
TWI272705B (en) Heat spreader and package structure utilizing the same
JP4537555B2 (en) Semiconductor package manufacturing method and semiconductor package
EP1557880A1 (en) Resin composition for encapsulating semiconductor
JP4206631B2 (en) Thermosetting liquid sealing resin composition, method for assembling semiconductor element, and semiconductor device
JP3622435B2 (en) Semiconductor device and manufacturing method thereof
TW200807643A (en) Novel reworkable underfills for ceramic MCM C4 protection
KR102012788B1 (en) Adhesive film, preparation method of semiconductor device, and semiconductor device
US20050110128A1 (en) Highly reliable stack type semiconductor package
JP4417122B2 (en) Resin composition for sheet-like semiconductor encapsulation
JP4753329B2 (en) Thermosetting resin composition and semiconductor device
JP2001223227A (en) Resin composition for sealing semiconductor material and semiconductor device
JP4721309B2 (en) Thermosetting resin composition and semiconductor device
JP2010050262A (en) Semiconductor device and manufacturing method thereof
JP3732148B2 (en) Semiconductor device manufacturing method and semiconductor device
JP3779091B2 (en) Resin composition for sealing
JP2001207031A (en) Resin composition for semiconductor sealing and semiconductor device
JP3957244B2 (en) Manufacturing method of semiconductor devices
JPH0774290A (en) Packaging material for electronic device
JP2001250891A (en) Semiconductor sealing resin, and method and device for manufacturing semiconductor device
US6211277B1 (en) Encapsulating material and LOC structure semiconductor device using the same
JPH11233560A (en) Manufacture of semiconductor device
JPH09260433A (en) Manufacture of semiconductor device and semiconductor device provided thereby
KR0124494B1 (en) Plastic package semiconductor device
JP2922672B2 (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605