JP2001245471A - 共振型スイッチング電源回路 - Google Patents
共振型スイッチング電源回路Info
- Publication number
- JP2001245471A JP2001245471A JP2000052989A JP2000052989A JP2001245471A JP 2001245471 A JP2001245471 A JP 2001245471A JP 2000052989 A JP2000052989 A JP 2000052989A JP 2000052989 A JP2000052989 A JP 2000052989A JP 2001245471 A JP2001245471 A JP 2001245471A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation frequency
- switching power
- power supply
- light load
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 軽負荷時の効率向上を図る。
【解決手段】 本発明の共振型スイッチング電源回路
は、軽負荷時に高くなる発振周波数自体を、軽負荷かそ
の他の負荷状態か判別する軽負荷検出回路１３を具備
し、当該軽負荷検出回路１３により軽負荷状態と判別さ
れた際には、発振器１５から所定の発振周波数を送るこ
とで、最高発振周波数を制限したことを特徴とする。
は、軽負荷時に高くなる発振周波数自体を、軽負荷かそ
の他の負荷状態か判別する軽負荷検出回路１３を具備
し、当該軽負荷検出回路１３により軽負荷状態と判別さ
れた際には、発振器１５から所定の発振周波数を送るこ
とで、最高発振周波数を制限したことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、共振型スイッチン
グ電源回路に関し、更に言えば、発振周波数制御による
負荷電力制御方式におけるスイッチング素子のターンオ
ン時のスイッチング損失及びスイッチングノイズを低減
する。また、待機時及び軽負荷時に発振周波数が増加す
ることによるスイッチング損失を減少させ、効率向上に
寄与する技術に関する。
グ電源回路に関し、更に言えば、発振周波数制御による
負荷電力制御方式におけるスイッチング素子のターンオ
ン時のスイッチング損失及びスイッチングノイズを低減
する。また、待機時及び軽負荷時に発振周波数が増加す
ることによるスイッチング損失を減少させ、効率向上に
寄与する技術に関する。
【０００２】
【従来の技術】発振周波数制御による負荷電力制御方式
の共振型スイッチング電源回路において、出力電力が増
大するに従い、発振周波数を遅らせて、一定の出力電圧
または電流を制御する方式では、負荷電力が小さくなる
と、発振周波数が上昇し、効率の悪化を招いていた。
の共振型スイッチング電源回路において、出力電力が増
大するに従い、発振周波数を遅らせて、一定の出力電圧
または電流を制御する方式では、負荷電力が小さくなる
と、発振周波数が上昇し、効率の悪化を招いていた。
【０００３】そのため、待機時及び軽負荷時に生じてし
まう発振周波数を減少させ、スイッチング損失を減らす
ことで、効率向上を図る必要がある。
まう発振周波数を減少させ、スイッチング損失を減らす
ことで、効率向上を図る必要がある。
【０００４】そこで、本出願人は、以下に示す技術を発
明した（特開平４−２１７８６５号公報参照）。即ち、
図５における共振型スイッチング電源回路は、その出力
ＤＣoutを入力電源ＤＣinから絶縁するトランス１、パ
ワートランジスタやＩＧＢＴ等から成るスイッチング素
子ＳＷ、当該スイッチング素子ＳＷの被制御電極間に接
続される共振コンデンサＣres、スイッチング素子ＳＷ
を所定タイミングで駆動する制御回路２、出力電圧検出
回路３、共振コンデンサＣresの残留電圧を検出する電
圧検出回路（トランジスタＴｒ１、抵抗Ｒ１、ダイオー
ドＤ１）等から構成されている。
明した（特開平４−２１７８６５号公報参照）。即ち、
図５における共振型スイッチング電源回路は、その出力
ＤＣoutを入力電源ＤＣinから絶縁するトランス１、パ
ワートランジスタやＩＧＢＴ等から成るスイッチング素
子ＳＷ、当該スイッチング素子ＳＷの被制御電極間に接
続される共振コンデンサＣres、スイッチング素子ＳＷ
を所定タイミングで駆動する制御回路２、出力電圧検出
回路３、共振コンデンサＣresの残留電圧を検出する電
圧検出回路（トランジスタＴｒ１、抵抗Ｒ１、ダイオー
ドＤ１）等から構成されている。
【０００５】そして、このような回路構成を採用するこ
とで、前記トランス１と共振コンデンサＣresの直列共
振による共振コンデンサＣresの振動電圧を検出して、
この共振コンデンサＣresの電圧が所定値となるタイミ
ングで前記制御回路２をトリガしてスイッチング素子Ｓ
Ｗをオンさせるようにし、スイッチング素子ＳＷのター
ンオン時のスイッチング損失及びスイッチングノイズを
低減している。
とで、前記トランス１と共振コンデンサＣresの直列共
振による共振コンデンサＣresの振動電圧を検出して、
この共振コンデンサＣresの電圧が所定値となるタイミ
ングで前記制御回路２をトリガしてスイッチング素子Ｓ
Ｗをオンさせるようにし、スイッチング素子ＳＷのター
ンオン時のスイッチング損失及びスイッチングノイズを
低減している。
【０００６】ここで、図６ａは従来の回路構成によるス
イッチング損失及びスイッチングノイズ状態を示し、図
６ｂは上記回路構成によるスイッチング損失及びスイッ
チングノイズ改善状態を示しており、それぞれスイッチ
ング素子ＳＷの被制御電極間電圧Ｖds及び電流Ｉdsの波
形を模式的に示している。
イッチング損失及びスイッチングノイズ状態を示し、図
６ｂは上記回路構成によるスイッチング損失及びスイッ
チングノイズ改善状態を示しており、それぞれスイッチ
ング素子ＳＷの被制御電極間電圧Ｖds及び電流Ｉdsの波
形を模式的に示している。
【０００７】この図から判るように図６ｂの波形は図６
ａの波形に比して、スイッチング素子ＳＷの被制御電極
間電圧Ｖdsと電流Ｉdsの位相がずれ、スイッチング素子
ＳＷの電圧・電流積が小さく（損失が小さく）なってい
る。
ａの波形に比して、スイッチング素子ＳＷの被制御電極
間電圧Ｖdsと電流Ｉdsの位相がずれ、スイッチング素子
ＳＷの電圧・電流積が小さく（損失が小さく）なってい
る。
【０００８】これに対し、スイッチング素子ＳＷを随
時、強制的にオン・オフさせて、高インピーダンス回路
の電流を制御する従来のスイッチング電源回路では、図
６ａに示すように、特にスイッチング素子ＳＷのターン
オン時（Ｖdsの立ち上がり時）に高レベルのノイズが発
生している。またＶdsの立ち上がり、立下りのタイミン
グにおいて、被制御電極間電圧Ｖdsと電流Ｉdsの積で表
されるスイッチング素子ＳＷの内部損失が大きくなって
いる。
時、強制的にオン・オフさせて、高インピーダンス回路
の電流を制御する従来のスイッチング電源回路では、図
６ａに示すように、特にスイッチング素子ＳＷのターン
オン時（Ｖdsの立ち上がり時）に高レベルのノイズが発
生している。またＶdsの立ち上がり、立下りのタイミン
グにおいて、被制御電極間電圧Ｖdsと電流Ｉdsの積で表
されるスイッチング素子ＳＷの内部損失が大きくなって
いる。
【０００９】このように上記回路構成では一定の改善が
みられたが、待機時や軽負荷時のように負荷電力が小さ
くなると、発振周波数が上昇し、スイッチング損失が増
え、効率の悪化を招いていた。
みられたが、待機時や軽負荷時のように負荷電力が小さ
くなると、発振周波数が上昇し、スイッチング損失が増
え、効率の悪化を招いていた。
【００１０】この解決のために、以下に説明する方法も
採用されている。即ち、パワートランジスタに流れる電
流値またはドレイン電流が流れている時のオン抵抗を検
出して、軽負荷か否か判別する方法がある。しかし、こ
の場合、パワートランジスタの温度特性に影響を受けて
しまう。また、軽負荷時の検出電圧が低いため、検出精
度が上げられない。
採用されている。即ち、パワートランジスタに流れる電
流値またはドレイン電流が流れている時のオン抵抗を検
出して、軽負荷か否か判別する方法がある。しかし、こ
の場合、パワートランジスタの温度特性に影響を受けて
しまう。また、軽負荷時の検出電圧が低いため、検出精
度が上げられない。
【００１１】また、軽負荷時に、出力電圧と相関関係に
ある電圧（パルストランスの補助巻線からの電圧等）を
検出して、ある一定電圧値以上になった時、バーストモ
ード等の間欠発振を内部制御系にて生じさせ、スイッチ
ング損失を減らす方法がある。しかし、この場合、出力
電圧と相関関係にある電圧を検出して、軽負荷か否か判
断している。具体例としてはパルストランスの補助巻線
電圧が待機時に上昇することを利用して、この電圧が設
定電圧値より高いか低いかで判断している。このため入
力電圧の変動や、パルストランスのばらつきなどにより
負荷電流に対するこの電圧値は変化しバーストモード動
作になるため、軽負荷の時の対応はできない。
ある電圧（パルストランスの補助巻線からの電圧等）を
検出して、ある一定電圧値以上になった時、バーストモ
ード等の間欠発振を内部制御系にて生じさせ、スイッチ
ング損失を減らす方法がある。しかし、この場合、出力
電圧と相関関係にある電圧を検出して、軽負荷か否か判
断している。具体例としてはパルストランスの補助巻線
電圧が待機時に上昇することを利用して、この電圧が設
定電圧値より高いか低いかで判断している。このため入
力電圧の変動や、パルストランスのばらつきなどにより
負荷電流に対するこの電圧値は変化しバーストモード動
作になるため、軽負荷の時の対応はできない。
【００１２】更に、軽負荷を２次側で検出して、ホトカ
プラ等で電源制御部に信号を伝達し、軽負荷対応モード
にする方法がある。しかし、この場合、１次側電源自体
で自己検出する機能はないため、二次側からの信号入力
があったときのみしか、待機時対応動作はできない。
プラ等で電源制御部に信号を伝達し、軽負荷対応モード
にする方法がある。しかし、この場合、１次側電源自体
で自己検出する機能はないため、二次側からの信号入力
があったときのみしか、待機時対応動作はできない。
【００１３】
【発明が解決しようとする課題】以上説明したように、
各種の方法が採られているが、それぞれに一長一短があ
り、更なる改善が望まれている。
各種の方法が採られているが、それぞれに一長一短があ
り、更なる改善が望まれている。
【００１４】即ち、発振周波数制御による負荷電力制御
方式スイッチング電源回路では、負荷電力が小さくなる
と、発振周波数が上昇し効率の悪化を招いていた。その
ため、待機時及び軽負荷時に高くなってしまう発振周波
数を減らし、スイッチング損失を減らすことにより効率
の向上をはかる必要がある。
方式スイッチング電源回路では、負荷電力が小さくなる
と、発振周波数が上昇し効率の悪化を招いていた。その
ため、待機時及び軽負荷時に高くなってしまう発振周波
数を減らし、スイッチング損失を減らすことにより効率
の向上をはかる必要がある。
【００１５】従って、本発明ではこの軽負荷時に高くな
る発振周波数自体を、軽負荷かその他の負荷状態か判別
する指標にし、温度変化に影響を受けず、軽負荷時の検
出電圧を容易に検出でき、出力電圧と相関関係のある電
圧に寄らず、しかも自己検出可能な軽負荷検出回路を新
たに提供し、軽負荷時の効率向上を図ることを目的とす
る。
る発振周波数自体を、軽負荷かその他の負荷状態か判別
する指標にし、温度変化に影響を受けず、軽負荷時の検
出電圧を容易に検出でき、出力電圧と相関関係のある電
圧に寄らず、しかも自己検出可能な軽負荷検出回路を新
たに提供し、軽負荷時の効率向上を図ることを目的とす
る。
【００１６】
【課題を解決するための手段】そこで、本発明の共振型
スイッチング電源回路は上記課題に鑑み、軽負荷時に高
くなる発振周波数自体を利用して、軽負荷かその他の負
荷状態か判別する軽負荷検出回路１３を具備したことを
特徴とする（図１参照）。
スイッチング電源回路は上記課題に鑑み、軽負荷時に高
くなる発振周波数自体を利用して、軽負荷かその他の負
荷状態か判別する軽負荷検出回路１３を具備したことを
特徴とする（図１参照）。
【００１７】また、上記軽負荷検出回路１３は、例え
ば、ハイパスフィルタ（ＨＰＦ）あるいはロウパスフィ
ルタ（ＬＰＦ）等から成ることを特徴とする。
ば、ハイパスフィルタ（ＨＰＦ）あるいはロウパスフィ
ルタ（ＬＰＦ）等から成ることを特徴とする。
【００１８】更に、本発明の共振型スイッチング電源回
路は、内部または外部の発振器２５に対して、トリガー
回路１４等からの信号の入力動作を、一定時間制限する
などして、最高発振周波数を制限したことを特徴とする
（図３及び図４参照）。
路は、内部または外部の発振器２５に対して、トリガー
回路１４等からの信号の入力動作を、一定時間制限する
などして、最高発振周波数を制限したことを特徴とする
（図３及び図４参照）。
【００１９】
【発明の実施の形態】以下、本発明の共振型スイッチン
グ電源回路について図面を参照しながら説明する。尚、
本発明の共振型スイッチング電源回路の基本構成は、図
５に示す従来構成と同等であり、重複した説明は省略す
る。
グ電源回路について図面を参照しながら説明する。尚、
本発明の共振型スイッチング電源回路の基本構成は、図
５に示す従来構成と同等であり、重複した説明は省略す
る。
【００２０】以下、本発明の共振型スイッチング電源回
路の基本概念を図１に基づき説明する。
路の基本概念を図１に基づき説明する。
【００２１】パルストランス１１の１次巻線（２次巻線
は図示せず）または制御巻線等の発振周波数を検出でき
る端子より、当該発振周波数をパルス検出回路１２によ
り検出させる。
は図示せず）または制御巻線等の発振周波数を検出でき
る端子より、当該発振周波数をパルス検出回路１２によ
り検出させる。
【００２２】続いて、この発振周波数が軽負荷と判断で
きるレベルか否か軽負荷検出回路１３により判断させ
る。
きるレベルか否か軽負荷検出回路１３により判断させ
る。
【００２３】そして、この発振周波数レベルが軽負荷と
判断できるレベルよりも遅ければ、この軽負荷検出回路
１３は通常動作時のままであり、軽負荷と判断できるレ
ベルとなった時には、負荷電力に対応した発振周波数に
よる発振を停止させる動作を行なう。この動作の方法と
しては、軽負荷検出回路で検出された信号により、トリ
ガー回路１４の動作を止めてしまう方法、またはトリガ
ー回路１４に信号を伝達させずに、内部に持っている発
振器または外部からの発振器による発振を選択し、動作
させる方法などがある。
判断できるレベルよりも遅ければ、この軽負荷検出回路
１３は通常動作時のままであり、軽負荷と判断できるレ
ベルとなった時には、負荷電力に対応した発振周波数に
よる発振を停止させる動作を行なう。この動作の方法と
しては、軽負荷検出回路で検出された信号により、トリ
ガー回路１４の動作を止めてしまう方法、またはトリガ
ー回路１４に信号を伝達させずに、内部に持っている発
振器または外部からの発振器による発振を選択し、動作
させる方法などがある。
【００２４】即ち、図２に示すように、例えば負荷電力
が０Ｗから１００Ｗまで変化する際、発振周波数が４０
ＫＨｚから２００ＫＨｚまで変化するとした場合に、例
えば１７０ＫＨｚを判断レベルとして、その時の発振周
波数が１７０ＫＨｚ以下であればトリガー回路１４を介
してパワートランジスタＴｒ２を動作させる。また、そ
の時の発振周波数が１７０ＫＨｚ以上であれば、トリガ
ー回路１４から発振器への入力が無いため、次のトリガ
ー信号が来てから、発振器１５へ信号を送り所定の発振
周波数を、前記パワートランジスタＴｒ２に送ることに
なる。このことは負荷電力の状態により、自動的に間欠
発振動作をすることになり、スイッチング電源回路とし
ての発振周波数としては低くなることを意味する。尚、
当該発振器１５は、内部に持っているものであっても、
また外部からのものであっても良く、更にはトリガー回
路１４からトリガー信号がなければ、最低発振周波数
（例えば、２０ＫＨｚ）で動作するように構成されてい
る。
が０Ｗから１００Ｗまで変化する際、発振周波数が４０
ＫＨｚから２００ＫＨｚまで変化するとした場合に、例
えば１７０ＫＨｚを判断レベルとして、その時の発振周
波数が１７０ＫＨｚ以下であればトリガー回路１４を介
してパワートランジスタＴｒ２を動作させる。また、そ
の時の発振周波数が１７０ＫＨｚ以上であれば、トリガ
ー回路１４から発振器への入力が無いため、次のトリガ
ー信号が来てから、発振器１５へ信号を送り所定の発振
周波数を、前記パワートランジスタＴｒ２に送ることに
なる。このことは負荷電力の状態により、自動的に間欠
発振動作をすることになり、スイッチング電源回路とし
ての発振周波数としては低くなることを意味する。尚、
当該発振器１５は、内部に持っているものであっても、
また外部からのものであっても良く、更にはトリガー回
路１４からトリガー信号がなければ、最低発振周波数
（例えば、２０ＫＨｚ）で動作するように構成されてい
る。
【００２５】これにより、最高発振周波数が制限され、
前記発振器１５からの発振周波数を遅くしておくこと
で、軽負荷時の負荷電力に対応した周波数より低い発振
周波数で動作するため、従来に比してスイッチング損失
が減り、効率向上が図れると共に、ノイズ低減化が図れ
る。
前記発振器１５からの発振周波数を遅くしておくこと
で、軽負荷時の負荷電力に対応した周波数より低い発振
周波数で動作するため、従来に比してスイッチング損失
が減り、効率向上が図れると共に、ノイズ低減化が図れ
る。
【００２６】しかも、従来例のようにパワートランジス
タの温度変化に影響を受けず、軽負荷時の検出電圧を容
易に検出でき、出力電圧と相関関係のある電圧（パルス
トランスの補助巻線からの電圧等）に寄らず、しかも自
己検出可能な回路構成が実現した。
タの温度変化に影響を受けず、軽負荷時の検出電圧を容
易に検出でき、出力電圧と相関関係のある電圧（パルス
トランスの補助巻線からの電圧等）に寄らず、しかも自
己検出可能な回路構成が実現した。
【００２７】上記実施形態では、トリガー回路１４を用
いて、周波数制御により、出力電力を安定化させる回路
構成の一例について説明したが、本発明はそれに限定さ
れるものではなく、従って当該トリガー回路がない構成
であっても良く、また、スイッチング電源の発振周波数
を検出する手段は、パルス検出回路１２に限定されるも
のではなく、同様の効果のある回路であっても構わな
い。
いて、周波数制御により、出力電力を安定化させる回路
構成の一例について説明したが、本発明はそれに限定さ
れるものではなく、従って当該トリガー回路がない構成
であっても良く、また、スイッチング電源の発振周波数
を検出する手段は、パルス検出回路１２に限定されるも
のではなく、同様の効果のある回路であっても構わな
い。
【００２８】更に言えば、前記軽負荷検出回路１３の回
路動作スピードは、遅くても構わない。即ち、動作が遅
くても、時間的に遅れて動作することにより、一時的に
早い発振動作をしてもその後、軽負荷時の発振周波数よ
りも遅い発振期間が生じることになり、スイッチング損
失が減り、効率向上及びノイズ低減化に寄与する効果の
方が大きいからである。
路動作スピードは、遅くても構わない。即ち、動作が遅
くても、時間的に遅れて動作することにより、一時的に
早い発振動作をしてもその後、軽負荷時の発振周波数よ
りも遅い発振期間が生じることになり、スイッチング損
失が減り、効率向上及びノイズ低減化に寄与する効果の
方が大きいからである。
【００２９】次に、本発明の他の実施形態について図３
及び図４を参照しながら説明する。尚、一実施形態と同
等の構成については同符号を付して説明を省略する。
及び図４を参照しながら説明する。尚、一実施形態と同
等の構成については同符号を付して説明を省略する。
【００３０】ここで、他の実施形態の特徴は、外部また
は内部の発振器にある一定の時間マスクをかけ、この期
間では、他から信号が入力されても受け付けないように
構成したことである。
は内部の発振器にある一定の時間マスクをかけ、この期
間では、他から信号が入力されても受け付けないように
構成したことである。
【００３１】これによって、ある一定時間より短い（発
振周波数としては高い）周期での発振は阻止されること
になる。
振周波数としては高い）周期での発振は阻止されること
になる。
【００３２】図３において、図１の回路構成と異なる点
は、発振器２５の構成であり、当該発振器２５自体に、
図４に示す特性を持たせている。
は、発振器２５の構成であり、当該発振器２５自体に、
図４に示す特性を持たせている。
【００３３】ここで、図４に示すｔ１期間は、トリガー
回路１４からの信号を受け付けない期間（マスクされた
時間）であり、この期間ｔ１で最高発振周波数の上限が
決定される。
回路１４からの信号を受け付けない期間（マスクされた
時間）であり、この期間ｔ１で最高発振周波数の上限が
決定される。
【００３４】また、ｔ２期間は、トリガー等の外部信号
が入力された時に動作する期間である。この期間内にト
リガー信号が入力されない場合、初期設定しておいた発
振が生じることになる。
が入力された時に動作する期間である。この期間内にト
リガー信号が入力されない場合、初期設定しておいた発
振が生じることになる。
【００３５】以上、説明したように、本回路構成により
最高発振周波数制限回路が構成される。そして、他の実
施形態では上記発振器２５自体に軽負荷検出機能を持た
せたことで、一実施形態に比して回路構成部品数の低減
化が図れ、低コスト化が可能である。
最高発振周波数制限回路が構成される。そして、他の実
施形態では上記発振器２５自体に軽負荷検出機能を持た
せたことで、一実施形態に比して回路構成部品数の低減
化が図れ、低コスト化が可能である。
【００３６】
【発明の効果】本発明によれば、共振型スイッチング電
源回路に軽負荷検出回路を具備させ、軽負荷時には内部
または外部の発振器からの所定発振周波数に基づいてパ
ワートランジスタを動作させるようにしたため、従来に
比してスイッチング損失が減り、効率向上が図れる。
源回路に軽負荷検出回路を具備させ、軽負荷時には内部
または外部の発振器からの所定発振周波数に基づいてパ
ワートランジスタを動作させるようにしたため、従来に
比してスイッチング損失が減り、効率向上が図れる。
【００３７】また、上記発振器自体に軽負荷検出機能を
持たせたことで、回路構成部品数の低減化が図れ、低コ
スト化に有利である。
持たせたことで、回路構成部品数の低減化が図れ、低コ
スト化に有利である。
【図１】本発明の共振型スイッチング電源回路の基本概
念を説明するための回路構成図である。
念を説明するための回路構成図である。
【図２】図１の共振型スイッチング電源回路の負荷電力
と発振周波数との関係を示す図である。
と発振周波数との関係を示す図である。
【図３】本発明の他の実施形態に係る共振型スイッチン
グ電源回路を示す回路構成図である。
グ電源回路を示す回路構成図である。
【図４】図３の共振型スイッチング電源回路における時
間マスクを説明するための図である。
間マスクを説明するための図である。
【図５】従来の共振型スイッチング電源回路を示す構成
回路図である。
回路図である。
【図６】図５の共振型スイッチング電源回路の課題を説
明するための図である。
明するための図である。
ＴＲ２ パワートランジスタ １１ パルストランス １２ パルス検出回路 １３ 軽負荷検出回路 １４ トリガー回路 １５ 発振器 ２５ 発振器
Claims (4)
- 【請求項１】 発振周波数制御による負荷電力制御方式
の共振型スイッチング電源回路において、軽負荷時に高
くなる発振周波数自体で、軽負荷状態か否か判別する軽
負荷検出回路を具備したことを特徴とする共振型スイッ
チング電源回路。 - 【請求項２】 前記軽負荷検出回路は、発振周波数を検
出するものであり、ハイパスフィルタあるいはロウパス
フィルタ等から成ることを特徴とする請求項１に記載の
共振型スイッチング電源回路。 - 【請求項３】 発振周波数制御による負荷電力制御方
式の共振型スイッチング電源回路において、当該共振型
スイッチング電源回路内のパワートランジスタを駆動す
るための信号を出力する発振器に対して、その発振をあ
る一定時間制限したことを特徴とする共振型スイッチン
グ電源回路。 - 【請求項４】 発振周波数制御による負荷電力制御方
式の共振型スイッチング電源回路において、当該共振型
スイッチング電源回路内のパワートランジスタを駆動す
るための信号を出力する発振器に、トリガー回路からの
信号の入力動作を、一定時間制限したことを特徴とする
共振型スイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000052989A JP2001245471A (ja) | 2000-02-29 | 2000-02-29 | 共振型スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000052989A JP2001245471A (ja) | 2000-02-29 | 2000-02-29 | 共振型スイッチング電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001245471A true JP2001245471A (ja) | 2001-09-07 |
Family
ID=18574432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000052989A Pending JP2001245471A (ja) | 2000-02-29 | 2000-02-29 | 共振型スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001245471A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003219639A (ja) * | 2002-01-21 | 2003-07-31 | Toshiba Corp | スイッチング電源装置 |
| JP2010124612A (ja) * | 2008-11-20 | 2010-06-03 | Daihen Corp | 電力変換装置及びその制御方法 |
| WO2012014525A1 (ja) * | 2010-07-26 | 2012-02-02 | 株式会社村田製作所 | スイッチング制御回路及びスイッチング電源装置 |
| CN111416505A (zh) * | 2020-04-14 | 2020-07-14 | 上海顺久电子科技有限公司 | 一种开关电源转换器 |
-
2000
- 2000-02-29 JP JP2000052989A patent/JP2001245471A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003219639A (ja) * | 2002-01-21 | 2003-07-31 | Toshiba Corp | スイッチング電源装置 |
| JP2010124612A (ja) * | 2008-11-20 | 2010-06-03 | Daihen Corp | 電力変換装置及びその制御方法 |
| WO2012014525A1 (ja) * | 2010-07-26 | 2012-02-02 | 株式会社村田製作所 | スイッチング制御回路及びスイッチング電源装置 |
| CN102971953A (zh) * | 2010-07-26 | 2013-03-13 | 株式会社村田制作所 | 开关控制电路及开关电源装置 |
| JP5532135B2 (ja) * | 2010-07-26 | 2014-06-25 | 株式会社村田製作所 | スイッチング制御回路及びスイッチング電源装置 |
| US9071148B2 (en) | 2010-07-26 | 2015-06-30 | Murata Manufacturing Co., Ltd. | Switching control circuit and switching power supply apparatus including standby mode setting mechanism |
| CN111416505A (zh) * | 2020-04-14 | 2020-07-14 | 上海顺久电子科技有限公司 | 一种开关电源转换器 |
| CN111416505B (zh) * | 2020-04-14 | 2021-05-11 | 上海顺久电子科技有限公司 | 一种开关电源转换器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101828585B1 (ko) | 스위치 제어 장치 및 이를 포함하는 컨버터 | |
| US8363429B2 (en) | Digital dynamic delay modulator and the method thereof for flyback converter | |
| JP2001145343A (ja) | スイッチング電源装置 | |
| JP2005110224A (ja) | スイッチの制御を簡略化するための方法と装置 | |
| JP3219145B2 (ja) | スイッチング電源 | |
| KR20010110155A (ko) | 전원 공급 장치 및 방법 | |
| JP4506469B2 (ja) | 共振型電源装置 | |
| US6373724B2 (en) | Power supply apparatus | |
| JP2001245471A (ja) | 共振型スイッチング電源回路 | |
| JP4214649B2 (ja) | 電源装置およびパルス発生装置 | |
| JPH1070882A (ja) | モード切換え電源 | |
| JP2002153055A (ja) | スイッチング電源装置 | |
| JPH11289759A (ja) | 過電圧保護回路 | |
| JP2005198456A (ja) | 共振回路 | |
| JP4193798B2 (ja) | 放電管点灯装置 | |
| JP2005198457A (ja) | 共振回路 | |
| KR20030043956A (ko) | 전력 공급 회로 | |
| JP2002010642A (ja) | 電源装置およびその出力制御方法 | |
| JPH07222021A (ja) | 高圧電源装置 | |
| JP3485858B2 (ja) | 共振型スイッチング電源回路 | |
| JP2004242439A (ja) | スイッチング電源回路 | |
| JP4266594B2 (ja) | 電圧安定化回路 | |
| JP2004242438A (ja) | スイッチング電源回路 | |
| JP3488711B2 (ja) | スイッチング電源装置 | |
| JPH1132479A (ja) | 電圧共振型スイッチング電源 |