JP2001244667A - Electronic circuit device - Google Patents

Electronic circuit device

Info

Publication number
JP2001244667A
JP2001244667A JP2000054465A JP2000054465A JP2001244667A JP 2001244667 A JP2001244667 A JP 2001244667A JP 2000054465 A JP2000054465 A JP 2000054465A JP 2000054465 A JP2000054465 A JP 2000054465A JP 2001244667 A JP2001244667 A JP 2001244667A
Authority
JP
Japan
Prior art keywords
electronic circuit
wiring
circuit device
heat
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000054465A
Other languages
Japanese (ja)
Inventor
Toshihiro Murayama
敏宏 村山
Masuo Kato
益雄 加藤
Yasushi Tateno
泰史 立野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000054465A priority Critical patent/JP2001244667A/en
Publication of JP2001244667A publication Critical patent/JP2001244667A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic circuit device of high reliability which can dissipate effectively heat generated from each semiconductor chip while mounting density is improved by mounting semiconductor chips three-dimensionally. SOLUTION: A wiring board 4 is constituted of a radiating board, an insulating layer formed on the board, and a wiring layer formed on the insulating layer. A plurality of semiconductor chips (electronic circuit chips) 5 are mounted by face down bonding on the wiring layer of the wiring board 4. The wiring board 4 between the semiconductor chips 5 is bent, and wiring layers face each other. In order that the wiring board may be connected with a mounting board which is not shown in figure, and portions of the wiring board 4 are bent almost parallel with the mounting board, in such a manner that the wiring layer is connected with the mounting board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子回路装置に関
し、特に小型化および高密度化されたパッケージ形態を
有する電子回路チップをモジュール化した電子回路装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit device, and more particularly to an electronic circuit device in which an electronic circuit chip having a compact and high-density package form is modularized.

【0002】[0002]

【従来の技術】半導体などにより電子回路を構成した電
子回路チップ(以下、半導体チップという。)はその素
子の集積度が増してきており、また、チップ間および外
部デバイスとの配線接続が複雑化してきている。素子の
集積度が増すとともに、素子の高速化も図られ、半導体
チップ当たりに発生する熱が増大してきている。半導体
チップの温度が10℃上がるごとに、信頼性が半減する
ともいわれており、半導体チップを高速に動作させるた
めには、半導体チップから発生する熱を効率良く外部へ
放散させること(放熱)が、半導体装置の性能および信
頼性上、より重要になってきている。
2. Description of the Related Art An electronic circuit chip (hereinafter, referred to as a semiconductor chip) having an electronic circuit formed of a semiconductor or the like has an increasing degree of integration of elements, and the wiring connection between chips and with external devices has become complicated. Have been doing. As the degree of integration of elements has increased, the speed of the elements has been increased, and the heat generated per semiconductor chip has been increasing. It is said that the reliability is reduced by half every time the temperature of the semiconductor chip rises by 10 ° C. In order to operate the semiconductor chip at high speed, it is necessary to efficiently dissipate the heat generated from the semiconductor chip to the outside (radiation). It is becoming more important in the performance and reliability of semiconductor devices.

【0003】一方、携帯機器の小型化により、さらなる
小型、高密度化の要求が高まってきている。この要求に
答えるために、複数の半導体チップを1パッケージに搭
載した電子回路装置(マルチチップモジュール(MC
M);以下、半導体モジュールという)が使用されてき
ている。
[0003] On the other hand, with the miniaturization of portable equipment, demands for further miniaturization and higher density are increasing. To meet this demand, an electronic circuit device (multi-chip module (MC
M); hereinafter, referred to as a semiconductor module).

【0004】しかし、複数の半導体チップを搭載するこ
とで、半導体チップから発生する熱がより集中すること
になり、前述した放熱性の問題がさらにクローズアップ
されてきている。
However, by mounting a plurality of semiconductor chips, the heat generated from the semiconductor chips is more concentrated, and the above-mentioned problem of heat dissipation is further highlighted.

【0005】上記の従来例に係る半導体モジュールにつ
いて、図面を参照して説明する。図12は、従来例に係
る2次元MCMにおける半導体モジュールの断面図であ
る。半導体チップ5上の不図示のパッド電極にはんだや
金などからなる突起電極(第1バンプ)6が接続されて
いる半導体チップ5が、インタポーザ12上に、半導体
チップ5の第1バンプ6形成面側をインタポーザ12に
向け、フェースダウンでフリップチップ実装されてい
る。半導体チップ5とインタポーザ12の間隙部は、例
えば、エポキシ樹脂などからなる封止樹脂7により、封
止されている。上記半導体チップ5の第1バンプ6形成
面の裏面に、凸凹形状のヒートシンク11が、熱伝導率
の高い不図示の接着剤などにより、固着されている。さ
らに、上記構造の半導体モジュールを不図示の実装基板
に実装するために、インタポーザ12の半導体チップ5
実装面の裏面に、はんだなどからなる第2バンプ14が
形成されている。第2バンプ14は、インタポーザ12
に形成された不図示の配線を介して、第1バンプ6に電
気的に接続されている。
A semiconductor module according to the above conventional example will be described with reference to the drawings. FIG. 12 is a sectional view of a semiconductor module in a two-dimensional MCM according to a conventional example. The semiconductor chip 5 in which a bump electrode (first bump) 6 made of solder, gold, or the like is connected to a pad electrode (not shown) on the semiconductor chip 5 is placed on the interposer 12 on the surface of the semiconductor chip 5 where the first bump 6 is formed. The side faces the interposer 12 and is flip-chip mounted face down. The gap between the semiconductor chip 5 and the interposer 12 is sealed with a sealing resin 7 made of, for example, epoxy resin. An uneven heat sink 11 is fixed to the back surface of the semiconductor chip 5 on which the first bumps 6 are formed, using an adhesive (not shown) having a high thermal conductivity. Further, in order to mount the semiconductor module having the above structure on a mounting board (not shown), the semiconductor chip 5 of the interposer 12 is mounted.
A second bump 14 made of solder or the like is formed on the back surface of the mounting surface. The second bump 14 is used for the interposer 12.
Is electrically connected to the first bump 6 via a wiring (not shown) formed in the first bump 6.

【0006】上記の構造を有する半導体モジュールで
は、半導体チップ5から発生した熱は、熱伝導率の高い
接着剤を介して、ヒートシンク11に伝達され、空冷等
により外部雰囲気へ放散されることにより、放熱性を確
保している。上記の半導体モジュールにおいては、半導
体チップ5に固着されているヒートシンク11の大きさ
および形状等により、放熱性を向上させることが可能と
なっている。
In the semiconductor module having the above structure, heat generated from the semiconductor chip 5 is transmitted to the heat sink 11 via an adhesive having a high thermal conductivity, and is radiated to an external atmosphere by air cooling or the like. Heat dissipation is ensured. In the above-described semiconductor module, heat dissipation can be improved by the size and shape of the heat sink 11 fixed to the semiconductor chip 5.

【0007】また、以下に示すような、2次元MCMに
おける半導体モジュールも知られている。図13は、従
来例に係る2次元MCMにおける半導体モジュールの断
面図である。図13に示す半導体モジュールでは、例え
ば熱伝導率の高い銅などからなるヒートスプレッダー1
3に、例えば熱伝導率の高い接着剤などにより、半導体
チップ5およびインタポーザ12が固着されており、半
導体チップ5とインタポーザ12に形成された不図示の
配線が、例えば金などからなるボンディングワイヤ10
により、電気的に接続されている。半導体チップ5およ
びボンディングワイヤ10は、例えばエポキシ樹脂など
からなる封止樹脂7により、封止されている。さらに、
上記構造の半導体モジュールを不図示の実装基板に実装
するために、インタポーザ12のヒートスプレッダー1
3との固着面の裏面に形成された不図示の所定の配線上
に、はんだなどからなる第2バンプ14が形成されてい
る。
Further, a semiconductor module in a two-dimensional MCM as described below is also known. FIG. 13 is a cross-sectional view of a semiconductor module in a two-dimensional MCM according to a conventional example. In the semiconductor module shown in FIG. 13, a heat spreader 1 made of, for example, copper having a high thermal conductivity is used.
The semiconductor chip 5 and the interposer 12 are fixed to the semiconductor chip 5 by, for example, an adhesive having a high thermal conductivity. The wiring (not shown) formed on the semiconductor chip 5 and the interposer 12 is a bonding wire 10 made of, for example, gold.
Are electrically connected. The semiconductor chip 5 and the bonding wires 10 are sealed with a sealing resin 7 made of, for example, an epoxy resin. further,
In order to mount the semiconductor module having the above structure on a mounting board (not shown), the heat spreader 1 of the interposer 12 is used.
A second bump 14 made of solder or the like is formed on a predetermined wiring (not shown) formed on the back surface of the fixing surface with No. 3.

【0008】上記の構造を有する半導体モジュールで
は、半導体チップ5から発生した熱が、不図示の接着剤
を介して、ヒートスプレッダー13に伝達され、空冷等
により外部雰囲気へ放散されることにより、放熱性を確
保している。上記の構造を有する半導体モジュールにお
いても、半導体チップ5に固着されているヒートスプレ
ッダ−13の大きさや形状等を変えることにより、放熱
性を向上させることが可能となっている。
In the semiconductor module having the above structure, the heat generated from the semiconductor chip 5 is transmitted to the heat spreader 13 via an adhesive (not shown), and is radiated to the outside atmosphere by air cooling or the like, thereby radiating heat. Is secured. In the semiconductor module having the above-described structure, the heat dissipation can be improved by changing the size, shape, and the like of the heat spreader 13 fixed to the semiconductor chip 5.

【0009】上記の従来例に係る2次元MCMにおける
半導体モジュールでは、半導体チップ5に固着されてい
るヒートシンク11もしくはヒートスプレッダー13の
大きさや形状を変えることにより、放熱性を向上させる
ことが可能であるが、2次元方向にしか半導体チップ5
を搭載することができず、広い実装面積を必要とするた
め、素子の高集積化および高密度化の要求に対応するこ
とが困難であり、また、二次元に搭載することから、半
導体チップ間の配線長の増大による信号遅延などの問題
もある。
In the semiconductor module of the two-dimensional MCM according to the above-described conventional example, the heat dissipation can be improved by changing the size or shape of the heat sink 11 or the heat spreader 13 fixed to the semiconductor chip 5. But the semiconductor chip 5 only in the two-dimensional direction
Cannot be mounted, and a large mounting area is required, which makes it difficult to respond to the demand for high integration and high density of elements. There is also a problem such as a signal delay due to an increase in the wiring length.

【0010】従って、近年、システムの高速化および高
密度化を考慮して、従来の2次元MCMから3次元MC
Mが注目されており、様々な開発が積極的に進められて
いる。図14は、従来例に係る3次元MCMにおける半
導体モジュールの断面図である。図14に示す半導体モ
ジュールでは、インタポーザ12上に、半導体チップ5
が第1バンプ6を介して、電気的に接続されている構造
を単位構造として、上記単位構造が、インタポーザ12
上のはんだなどからなる第2バンプ14を介して、上方
に積み重ねられている。上記構造の半導体モジュールを
不図示の実装基板に実装するために、下層のインタポー
ザ12の半導体チップ5の実装面の裏面に、はんだなど
からなる第3バンプ17が形成されている。
Therefore, in recent years, in consideration of the high speed and high density of the system, the conventional two-dimensional MCM has been replaced with a three-dimensional MC.
M is attracting attention, and various developments are being actively promoted. FIG. 14 is a sectional view of a semiconductor module in a three-dimensional MCM according to a conventional example. In the semiconductor module shown in FIG.
Is defined as a unit structure that is electrically connected via the first bump 6, and the unit structure is defined as an interposer 12.
It is stacked above via a second bump 14 made of solder or the like above. In order to mount the semiconductor module having the above structure on a mounting board (not shown), a third bump 17 made of solder or the like is formed on the back surface of the mounting surface of the semiconductor chip 5 of the lower interposer 12.

【0011】上記の構造を有する半導体モジュールで
は、半導体チップ5から発生した熱は、半導体チップ5
の上部および側部から外部雰囲気へと放散され、もしく
は半導体チップ5が実装されているインタポーザ12へ
と第1バンプ6を介して伝達され、インタポーザ12内
の外部雰囲気に接している部分に伝達され、空冷等によ
り外部雰囲気へ放散されることにより、放熱する構造と
なっている。
In the semiconductor module having the above structure, heat generated from the semiconductor chip 5 is
From the top and sides of the semiconductor chip 5 to the external atmosphere, or to the interposer 12 on which the semiconductor chip 5 is mounted via the first bumps 6, and to the portion of the interposer 12 that is in contact with the external atmosphere. It is structured to radiate heat by being radiated to the outside atmosphere by air cooling or the like.

【0012】また、以下に示すような、3次元MCMに
おける半導体モジュールも知られている。図15は、従
来例に係る3次元MCMにおける半導体モジュールの断
面図である。図15に示す半導体モジュールでは、実装
基板内に半導体5チップが埋め込まれており、埋め込ま
れた半導体チップ5が熱伝導率の高い不図示の接着剤な
どにより、金属などからなる導体層16に固着されてお
り、上記導体層16が、冷却バイヤ15に接続してい
る。半導体チップ5の周辺は、層間絶縁膜などにより覆
われている。
A semiconductor module in a three-dimensional MCM as described below is also known. FIG. 15 is a cross-sectional view of a semiconductor module in a three-dimensional MCM according to a conventional example. In the semiconductor module shown in FIG. 15, a semiconductor 5 chip is embedded in a mounting substrate, and the embedded semiconductor chip 5 is fixed to a conductor layer 16 made of metal or the like by an adhesive (not shown) having a high thermal conductivity. The conductor layer 16 is connected to the cooling via 15. The periphery of the semiconductor chip 5 is covered with an interlayer insulating film or the like.

【0013】上記の構造を有する半導体モジュールで
は、半導体チップ5から発生した熱は、半導体チップ5
に固着している導体層16に伝達され、導体層16に接
続している冷却バイヤ15に伝達され、空冷等により外
部雰囲気へ放散されることにより、放熱する構造となっ
ている。
In the semiconductor module having the above structure, heat generated from the semiconductor chip 5 is
Is transmitted to the conductor layer 16 fixed to the conductor layer 16, transmitted to the cooling via 15 connected to the conductor layer 16, and radiated to the outside atmosphere by air cooling or the like, thereby radiating heat.

【0014】さらに、上記と同様に、実装基板内に半導
体チップを埋め込みかつ放熱性を考慮した半導体モジュ
ールが、例えば特開平6−204399号公報に開示さ
れている。上記の半導体モジュールでは、半導体チップ
が接続された配線基板がそのエッジ部において、アルミ
ニウムなどからなる熱消散手段(放熱性基板)に接続さ
れており、半導体チップからの熱が配線基板に伝達さ
れ、配線基板のエッジ部の熱消散手段に伝達され、空冷
等により外部雰囲気へ放散されることにより、放熱する
構造となっている。
Further, as described above, a semiconductor module in which a semiconductor chip is embedded in a mounting substrate and heat dissipation is taken into consideration is disclosed in, for example, JP-A-6-204399. In the above-described semiconductor module, the wiring board to which the semiconductor chip is connected is connected at its edge to a heat dissipation means (radiation board) made of aluminum or the like, so that heat from the semiconductor chip is transmitted to the wiring board, The heat is transmitted to the heat dissipating means at the edge of the wiring board, and is radiated to the outside atmosphere by air cooling or the like, thereby radiating heat.

【0015】上記の従来例に係る3次元MCMにおける
半導体モジュールでは、素子の高集積化および高密度化
の観点では、図12および図13に示すような2次元M
CMにおける半導体モジュールに比較して向上させるこ
とができる。
In the above-described conventional three-dimensional MCM semiconductor module, from the viewpoint of high integration and high density of elements, a two-dimensional MCM as shown in FIGS.
It can be improved as compared with a semiconductor module in CM.

【0016】[0016]

【発明が解決しようとする課題】しかしながら、3次元
MCMにおける半導体モジュールでは、複数の半導体チ
ップを3次元に高密度に実装するため、2次元MCMに
おける半導体モジュールに比して、半導体チップからの
発熱密度が増大することから、さらに効率よく半導体チ
ップから発生する熱を放熱させることが必要となってく
る。
However, in the semiconductor module in the three-dimensional MCM, since a plurality of semiconductor chips are mounted three-dimensionally at a high density, heat generated from the semiconductor chip is higher than in the semiconductor module in the two-dimensional MCM. As the density increases, it becomes necessary to more efficiently dissipate the heat generated from the semiconductor chip.

【0017】図14に示す3次元MCMにおける半導体
モジュールでは、半導体チップ5から発生する熱を、半
導体チップ5の上部および側部から外部雰囲気に放散さ
せる手段は、その接する外部雰囲気がインタポーザ12
および第2バンプ14などにより囲まれていることか
ら、外部雰囲気の自然対流が十分でないため、放熱効果
が十分でない。第1バンプ6を介したインタポーザ12
への熱伝達により外部雰囲気へ熱を放散させる手段も、
インタポーザ12の外部雰囲気に接する面積が十分でな
いことなどから、放熱効果が十分でない。従って、素子
の高集積化および高密度化を考慮した場合に、半導体チ
ップ5からの熱を効率よく外部へ放散させることが困難
となっている。
In the semiconductor module of the three-dimensional MCM shown in FIG. 14, means for dissipating the heat generated from the semiconductor chip 5 from the top and sides of the semiconductor chip 5 to the external atmosphere is provided by the external atmosphere in contact with the interposer 12.
And the surroundings of the second bumps 14 and the like, the natural convection of the external atmosphere is not sufficient, so that the heat radiation effect is not sufficient. Interposer 12 via first bump 6
Means to dissipate heat to the outside atmosphere by transferring heat to
Since the area of the interposer 12 in contact with the external atmosphere is not sufficient, the heat radiation effect is not sufficient. Therefore, it is difficult to efficiently dissipate heat from the semiconductor chip 5 to the outside in consideration of high integration and high density of elements.

【0018】また、図15に示す3次元MCMにおける
半導体モジュールでは、半導体チップ5から発生する熱
を、半導体チップ5に接続された導体層16を経由し
て、冷却バイヤ15にて放散させる手段をとっている
が、半導体チップ5が埋め込まれており、半導体チップ
5の周辺が比較的熱伝導率の高くない絶縁体で被覆され
ていることから、3次元に高密度に集積された素子の発
熱を小さいバイヤホールのみで熱を十分に放散させるの
は困難である。
Further, in the semiconductor module of the three-dimensional MCM shown in FIG. 15, means for dissipating heat generated from the semiconductor chip 5 through the conductor layer 16 connected to the semiconductor chip 5 in the cooling via 15 is provided. However, since the semiconductor chip 5 is embedded and the periphery of the semiconductor chip 5 is covered with an insulator having a relatively low thermal conductivity, the heat generated by the three-dimensionally integrated elements is high. It is difficult to sufficiently dissipate heat only with small via holes.

【0019】さらに、特開平6−204399号公報に
開示されている半導体モジュールにおいては、半導体チ
ップからの熱が配線基板に伝達され、配線基板のエッジ
部の熱消散手段に伝達され、空冷等により外部雰囲気へ
放散される手段をとっているが、上記と同様に、半導体
チップが埋め込まれており、半導体チップの周辺が比較
的熱伝導率の高くない絶縁体で被覆されていることか
ら、熱消散手段への熱伝達が配線基板によるのみでは、
3次元に高密度に集積された素子の発熱を十分に放散さ
せるのは困難であると考えられる。
Further, in the semiconductor module disclosed in Japanese Patent Laid-Open No. 6-204399, heat from a semiconductor chip is transmitted to a wiring board and transmitted to a heat dissipation means at an edge portion of the wiring board. Although a means for dissipating into the external atmosphere is adopted, as in the above, the semiconductor chip is embedded, and the periphery of the semiconductor chip is covered with an insulator having relatively high thermal conductivity, If the heat transfer to the dissipation means is only by the wiring board,
It is considered that it is difficult to sufficiently dissipate the heat generated by the elements integrated at a high density in three dimensions.

【0020】本発明は上記の事情に鑑みてなされたもの
であり、従って、本発明は、半導体チップ(電子回路チ
ップ)を3次元に実装することにより実装密度を向上さ
せつつ、各半導体チップからの発熱を効率良く放熱させ
ることが可能な信頼性の高い電子回路装置を提供するこ
とを目的とする。
The present invention has been made in view of the above circumstances. Therefore, the present invention improves the mounting density by three-dimensionally mounting a semiconductor chip (electronic circuit chip), and improves the mounting density of each semiconductor chip. It is an object of the present invention to provide a highly reliable electronic circuit device capable of efficiently dissipating heat generated by the electronic circuit device.

【0021】[0021]

【課題を解決するための手段】上記の目的を達成するた
め、本発明の電子回路装置は、放熱性基板と、前記放熱
性基板上に形成された絶縁層と、前記絶縁層上に形成さ
れた配線層とを有する配線基板と、前記配線層上に実装
された複数の電子回路チップとを有し、前記電子回路チ
ップの間の少なくとも1箇所における前記配線基板が湾
曲しており、前記配線層が対向している。
In order to achieve the above object, an electronic circuit device according to the present invention comprises a heat dissipating substrate, an insulating layer formed on the heat dissipating substrate, and an insulating layer formed on the insulating layer. A wiring board having a wiring layer, and a plurality of electronic circuit chips mounted on the wiring layer, wherein the wiring board at at least one position between the electronic circuit chips is curved, The layers are facing.

【0022】上記の本発明の電子回路装置は、好適に
は、前記電子回路チップは、電子回路チップの回路パタ
ーンと、前記回路パターンに接続する第1突起電極を有
し、前記第1突起電極を介して前記配線層上に実装され
ている。さらに好適には、前記電子回路チップは、前記
第1突起電極形成面側から前記配線層上に実装されてい
る。
In the above electronic circuit device of the present invention, preferably, the electronic circuit chip has a circuit pattern of the electronic circuit chip and a first protruding electrode connected to the circuit pattern. Via the wiring layer. More preferably, the electronic circuit chip is mounted on the wiring layer from the first bump electrode forming surface side.

【0023】上記の本発明の電子回路装置は、好適に
は、前記配線基板が、湾曲している部分を複数箇所有
し、前記配線層が対向している部分を複数箇所有する。
In the above electronic circuit device of the present invention, preferably, the wiring board has a plurality of curved portions and a plurality of portions facing the wiring layer.

【0024】上記の本発明の電子回路装置は、好適に
は、前記配線基板において、前記対向している配線層が
当該対向している位置で電気的に接続されている。さら
に好適には、前記対向している配線層が当該対向してい
る位置に形成された第2突起電極により接続されてい
る。
In the above electronic circuit device of the present invention, preferably, in the wiring board, the opposed wiring layers are electrically connected at the opposed positions. More preferably, the opposed wiring layers are connected by a second protruding electrode formed at the opposed position.

【0025】上記の本発明の電子回路装置は、好適に
は、前記配線基板が湾曲している部分の厚さが、他の部
分の厚さよりも薄い。
In the above electronic circuit device of the present invention, preferably, the thickness of the curved portion of the wiring board is smaller than the thickness of the other portions.

【0026】上記の本発明の電子回路装置は、好適に
は、前記配線基板が湾曲している部分の前記放熱性基板
の厚さが、他の部分の前記放熱性基板の厚さよりも薄
い。
In the above-described electronic circuit device of the present invention, preferably, the thickness of the heat-radiating substrate at a portion where the wiring substrate is curved is smaller than the thickness of the heat-radiating substrate at another portion.

【0027】上記の本発明の電子回路装置は、好適に
は、前記絶縁層中に、前記配線層に接続する内部配線が
埋め込まれて形成されている。
In the above electronic circuit device of the present invention, preferably, an internal wiring connected to the wiring layer is buried in the insulating layer.

【0028】上記の本発明の電子回路装置は、好適に
は、前記配線基板の端部が、外側に湾曲している。
In the above electronic circuit device of the present invention, preferably, the end of the wiring board is curved outward.

【0029】上記の本発明の電子回路装置によれば、電
子回路チップから発生した熱は、熱伝導率の高い配線層
に伝達され、絶縁層を介して、放熱性基板に伝達され
る。放熱性基板に伝達された熱は、空冷等により外部雰
囲気へ放散されることにより、放熱性を確保しており、
外部雰囲気に自然対流が発生することによりさらに上記
の放熱が促進される。上記のような放熱手段において、
外部雰囲気に接する放熱性基板の表面積が大きい方が好
ましいが、本発明では、外部雰囲気に接する放熱性基板
の表面積をできるだけ大きい構造としているため、上記
の放熱作用は有利に働くことから、高い放熱性を有する
信頼性の高い電子回路装置を実現することができる。
According to the electronic circuit device of the present invention, the heat generated from the electronic circuit chip is transmitted to the wiring layer having high thermal conductivity, and transmitted to the heat dissipation substrate via the insulating layer. The heat transferred to the heat-dissipating board is dissipated to the outside atmosphere by air cooling, etc., ensuring heat dissipation.
The generation of natural convection in the external atmosphere further promotes the above-described heat radiation. In the heat dissipation means as described above,
It is preferable that the surface area of the heat dissipating substrate in contact with the external atmosphere is large. A highly reliable electronic circuit device having reliability can be realized.

【0030】また、対向する配線層が第2突起電極によ
り、接続されている構成とすることにより、配線パター
ンの3次元化を実現できることから、電子回路チップ間
の配線長を短縮することができ、信号遅延などの電気特
性を改善することができる。さらに、配線基板に実装さ
れた電子回路チップ間の配線基板の湾曲部における放熱
性基板の厚さが、他の部分の厚さよりも薄くすることに
より、上記の高い放熱性を保持しつつ、配線基板の加工
性を向上することができる。
Further, by forming a configuration in which the opposing wiring layers are connected by the second protruding electrodes, a three-dimensional wiring pattern can be realized, so that the wiring length between electronic circuit chips can be reduced. And electrical characteristics such as signal delay can be improved. Further, the thickness of the heat-radiating substrate at the curved portion of the wiring substrate between the electronic circuit chips mounted on the wiring substrate is made smaller than the thickness of the other portions, thereby maintaining the above high heat-radiating property, The workability of the substrate can be improved.

【0031】[0031]

【発明の実施の形態】以下に、本発明に係る電子回路装
置およびその製造方法の実施の形態について、図面を参
照して説明する。
Embodiments of an electronic circuit device and a method of manufacturing the same according to the present invention will be described below with reference to the drawings.

【0032】第1実施形態 図1は本実施形態に係る電子回路装置の断面図であり、
図2は図1に示す配線基板のA部における拡大断面図で
ある。
[0032] First Embodiment FIG. 1 is a cross-sectional view of the electronic circuit device according to this embodiment,
FIG. 2 is an enlarged sectional view of a portion A of the wiring board shown in FIG.

【0033】図2に示すように、配線基板4は、例えば
銅のような熱伝導率の高い金属からなる放熱性基板1
と、放熱性基板1の上層に形成された例えば誘電率の低
いポリイミドなどからなる絶縁層2と、絶縁層2の上層
に形成された電気伝導率の高い例えば銅などからなる配
線層3aにより、構成されている。配線層3aは所定の
回路パターンに加工されている。
As shown in FIG. 2, the wiring board 4 is made of a heat radiating board 1 made of a metal having a high thermal conductivity such as copper.
And an insulating layer 2 made of, for example, polyimide having a low dielectric constant formed on the upper layer of the heat radiation substrate 1 and a wiring layer 3a made of, for example, copper having a high electric conductivity formed on the insulating layer 2. It is configured. The wiring layer 3a is processed into a predetermined circuit pattern.

【0034】ここで、配線基板4は、図2に示すよう
に、絶縁層2と配線層3aが1層ずつである必要はな
く、必要に応じて、多層とすることもできる。この場合
には、配線基板4は、放熱性基板1と、放熱性基板1の
上層に形成された絶縁層2と、絶縁層2の上層に形成さ
れた配線層3a、および絶縁層2の内部に形成された不
図示の少なくとも1層の内部配線層から構成されること
になる。この場合、不図示の内部配線層同士、および不
図示の内部配線層と配線層3aは、不図示のバイヤーホ
ールなどにより、電気的に接続されている構成となる。
以上のように、配線基板4が構成されており、上記配線
基板4の配線層3aに電子回路チップ5が実装されるこ
とになる。
Here, as shown in FIG. 2, the wiring board 4 does not need to have one insulating layer 2 and one wiring layer 3a, but may have a multilayer structure as needed. In this case, the wiring board 4 includes the heat dissipation board 1, the insulating layer 2 formed on the heat dissipation board 1, the wiring layer 3 a formed on the insulation layer 2, and the inside of the insulation layer 2. Is formed from at least one internal wiring layer (not shown). In this case, the internal wiring layers (not shown) are electrically connected to each other, and the internal wiring layer (not shown) and the wiring layer 3a are electrically connected by a buyer hole (not shown) or the like.
As described above, the wiring board 4 is configured, and the electronic circuit chip 5 is mounted on the wiring layer 3a of the wiring board 4.

【0035】半導体により電子回路を構成した電子回路
チップ(以下、半導体チップという。)5には、半導体
チップ5の回路パターンに接続しているアルミニウムな
どからなる不図示のパッド電極に接続する第1バンプ
(第1突起電極)6が形成されている。
An electronic circuit chip (hereinafter, referred to as a semiconductor chip) 5 having an electronic circuit formed of a semiconductor has a first electrode connected to a pad electrode (not shown) made of aluminum or the like connected to a circuit pattern of the semiconductor chip 5. A bump (first protruding electrode) 6 is formed.

【0036】図1に示すように、本実施形態に係る電子
回路装置は、上記の構成を有する配線基板4の配線層3
a上に、第1突起電極6形成面側からフェースダウンで
実装された2つの半導体チップ5を有しており、2つの
半導体チップ5の間の配線基板4が湾曲しており、配線
層3aが対向している構成となっている。半導体チップ
5と配線基板4の間隙部は、エポキシ樹脂などからなる
封止樹脂7により、封止されている。
As shown in FIG. 1, the electronic circuit device according to the present embodiment comprises a wiring layer 3 of a wiring board 4 having the above configuration.
a, two semiconductor chips 5 mounted face down from the surface on which the first protruding electrodes 6 are formed, the wiring board 4 between the two semiconductor chips 5 is curved, and the wiring layer 3a is formed. Are opposed to each other. The gap between the semiconductor chip 5 and the wiring board 4 is sealed with a sealing resin 7 made of epoxy resin or the like.

【0037】上記の配線基板4はさらに不図示の実装基
板への接続を可能にするため、不図示の実装基板と配線
層3aが接続されるよう、実装基板と略平行になるよう
に、配線基板4の端部が湾曲している構造となってい
る。以上のように、複数の半導体チップを搭載した電子
回路装置(半導体モジュール)が構成されている。
The wiring board 4 is further connected to a mounting board (not shown), so that the wiring board 3 is connected to the mounting board (not shown) so as to be substantially parallel to the mounting board. The end of the substrate 4 has a curved structure. As described above, an electronic circuit device (semiconductor module) on which a plurality of semiconductor chips are mounted is configured.

【0038】図3および図4に本発明の他の実施形態に
係る電子回路装置の断面図を示す。図3に示す電子回路
装置では、図1に示す電子回路装置の構造を単位構造と
して、2つの単位構造を連ならせた構造を有する。図3
に示す電子回路装置では、半導体チップ5の実装部分の
間の湾曲部が3箇所あり、各単位構造ごとに、配線層3
a上に半導体チップ5が2つずつ、フリップチップで実
装されており、配線基板4の端部が湾曲している構造と
なっている。
FIGS. 3 and 4 are cross-sectional views of an electronic circuit device according to another embodiment of the present invention. The electronic circuit device shown in FIG. 3 has a structure in which two unit structures are connected with the structure of the electronic circuit device shown in FIG. 1 as a unit structure. FIG.
In the electronic circuit device shown in FIG. 1, there are three curved portions between the mounting portions of the semiconductor chip 5, and the wiring layer 3 is provided for each unit structure.
The two semiconductor chips 5 are mounted on flip-chip a by flip chip, and the end of the wiring board 4 is curved.

【0039】図4に示す電子回路装置では、図1に示す
電子回路装置の構造を単位構造として、3つの単位構造
を連ならせた構造を有する。図4に示す電子回路装置で
は、半導体チップ5の実装部分の間の湾曲部が5箇所あ
り、各単位構造ごとに、配線層3a上に半導体チップ5
が2つずつ、フリップチップで実装されており、配線基
板4の端部が湾曲している構造となっている。
The electronic circuit device shown in FIG. 4 has a structure in which three unit structures are connected to each other with the structure of the electronic circuit device shown in FIG. 1 as a unit structure. In the electronic circuit device shown in FIG. 4, there are five curved portions between the mounting portions of the semiconductor chip 5, and the semiconductor chip 5 is provided on the wiring layer 3a for each unit structure.
Are mounted by flip-chip two by two, and the end of the wiring board 4 is curved.

【0040】本発明に係る電子回路装置は、上記の実施
形態に示す構造に限らず、図1に示す電子回路装置の構
造を単位構造として、必要に応じて、上記単位構造を複
数連ならせた構造とすることができる。
The electronic circuit device according to the present invention is not limited to the structure shown in the above embodiment, and the structure of the electronic circuit device shown in FIG. 1 is used as a unit structure, and a plurality of the unit structures are connected as necessary. Structure.

【0041】次に、上記の構造を有する本実施形態に係
る電子回路装置の放熱作用について説明する。例とし
て、図3に示す構造を有する電子回路装置の放熱作用に
ついて説明する。図5は、図3に示す構造を有する電子
回路装置の放熱作用について説明するための斜視図であ
る。
Next, the heat radiation effect of the electronic circuit device according to the present embodiment having the above-described structure will be described. As an example, the heat radiation effect of the electronic circuit device having the structure shown in FIG. 3 will be described. FIG. 5 is a perspective view for explaining the heat radiation effect of the electronic circuit device having the structure shown in FIG.

【0042】半導体チップ5から発生した熱は、第1バ
ンプ6、配線層3aおよび絶縁層2を介して、熱伝導率
の高い銅等からなる放熱性基板1に伝達される。放熱性
基板1に伝達された熱は、対流などにより外部雰囲気に
放散(図中矢印18で示す)され、また、外部雰囲気に
自然対流が発生することにより、さらに上記の放散が促
進される。上記の放熱作用は、放熱性基板1の外部雰囲
気に接する表面積が大きければ大きいほど効果があるた
め、本発明に係る電子回路装置の構造のように、放熱性
基板1の外部雰囲気に接する表面積が大きい構造は、有
利に働く。
The heat generated from the semiconductor chip 5 is transmitted to the heat dissipating substrate 1 made of copper or the like having a high thermal conductivity via the first bump 6, the wiring layer 3a and the insulating layer 2. The heat transmitted to the heat-dissipating substrate 1 is radiated to the external atmosphere by convection or the like (indicated by an arrow 18 in the drawing), and the natural convection is generated in the external atmosphere to further promote the above-described heat dissipation. The above-mentioned heat radiation effect is more effective as the surface area of the heat radiation substrate 1 in contact with the external atmosphere is larger. Therefore, as in the structure of the electronic circuit device according to the present invention, the surface area of the heat radiation substrate 1 in contact with the external atmosphere is smaller. Large structures work favorably.

【0043】図6は、電子回路装置の外部雰囲気に、例
えばファンなどにより、強制空冷19を行った場合の放
熱作用を表す斜視図である。半導体チップ5からの放熱
性基板1までの熱伝達は、上記の放熱作用と同様である
が、強制空冷19を行った場合には、放熱性基板1に伝
達された熱は、さらに、対流による外部雰囲気への放散
が促進されることになる。上記の強制空冷19による放
熱効果は、本発明に係る電子回路装置のような外部雰囲
気との接触面積の大きい構造においては、大きく働くた
め、よりいっそうの放熱効果を期待できることとなる。
FIG. 6 is a perspective view showing a heat radiation effect when forced air cooling 19 is performed in the external atmosphere of the electronic circuit device by, for example, a fan. The heat transfer from the semiconductor chip 5 to the heat dissipating substrate 1 is the same as the above-described heat dissipating action. However, when the forced air cooling 19 is performed, the heat transferred to the heat dissipating substrate 1 is further reduced by convection. Dispersion to the outside atmosphere will be promoted. The heat dissipation effect of the above forced air cooling 19 works greatly in a structure having a large contact area with the external atmosphere, such as the electronic circuit device according to the present invention, so that a further heat dissipation effect can be expected.

【0044】本実施形態に係る電子回路装置によれば、
半導体チップ5の実装密度を向上させつつ、半導体チッ
プ5からの発熱を効率良く外部雰囲気に放散させること
ができることから、信頼性の高い3次元マルチチップモ
ジュールを実現できる。
According to the electronic circuit device according to the present embodiment,
Since the heat generated from the semiconductor chip 5 can be efficiently radiated to the external atmosphere while the mounting density of the semiconductor chip 5 is improved, a highly reliable three-dimensional multi-chip module can be realized.

【0045】上記の本実施形態に係る電子回路装置の製
造方法について説明する。まず、本実施形態に係る電子
回路装置に用いる半導体チップ実装用の配線基板の製造
方法について、説明する。図7(a)に示すように、熱
伝導率の高い例えば銅からなる放熱性基板1を所定の厚
さで形成する。ここで、放熱性基板1の厚さは、配線基
板4全体に剛性を持たせることおよび後に配線基板4を
折り曲げる際の加工性のバランスを考慮して、0.1か
ら0.5mm程度とすることが好ましい。
A method for manufacturing the electronic circuit device according to the present embodiment will be described. First, a method for manufacturing a wiring board for mounting a semiconductor chip used in the electronic circuit device according to the present embodiment will be described. As shown in FIG. 7A, a heat-radiating substrate 1 made of, for example, copper having a high thermal conductivity is formed with a predetermined thickness. Here, the thickness of the heat radiating substrate 1 is about 0.1 to 0.5 mm in consideration of the balance between the rigidity of the entire wiring substrate 4 and the workability when the wiring substrate 4 is bent later. Is preferred.

【0046】次に、図7(b)に示すように、放熱性基
板1の上層に、例えば低誘電率のポリイミド等の絶縁体
を均一に塗布し、絶縁層2を形成する。
Next, as shown in FIG. 7B, an insulator such as polyimide having a low dielectric constant is applied uniformly on the upper layer of the heat dissipation substrate 1 to form an insulating layer 2.

【0047】次に、図7(c)に示すように、絶縁層2
の上層に、例えば電気伝導率の高い銅等を、メッキ等に
より成長させ、配線層用層3を形成する。次に、図7
(d)に示すように、エッチングなどにより、配線層用
層3を所定のパターンに加工して、配線層3aを形成
し、図2に示す配線基板4に至る。
Next, as shown in FIG.
On the upper layer, for example, copper or the like having a high electric conductivity is grown by plating or the like to form the wiring layer 3. Next, FIG.
As shown in FIG. 2D, the wiring layer 3 is processed into a predetermined pattern by etching or the like to form a wiring layer 3a, which leads to the wiring substrate 4 shown in FIG.

【0048】ここで、配線層を多層にする場合には、上
記の絶縁層2の形成および配線層3aの形成工程の後
に、同様の工程を繰り返せばよい。すなわち、配線層3
aの形成後、その上層に、絶縁層と配線層用層を積層さ
せ、当該配線層用層をパターン加工(表面配線)し、当
該表面配線と内部配線をレーザー法などにより形成する
バイヤホールなどにより接続し、多層配線とすることが
できる。
Here, when the wiring layers are formed in multiple layers, the same steps may be repeated after the above-described steps of forming the insulating layer 2 and forming the wiring layer 3a. That is, the wiring layer 3
After forming a, an insulating layer and a layer for a wiring layer are laminated thereon, and the wiring layer is patterned (surface wiring), and a via hole for forming the surface wiring and the internal wiring by a laser method or the like. To form a multilayer wiring.

【0049】次に、本実施形態に係る電子回路装置の製
造方法について説明する。各半導体チップ5の形成方法
および第1バンプ6の形成方法については、従来の方法
と同様にして行う。まず図8(a)に示すように、上記
の複数の半導体チップ5の回路パターンに接続された第
1バンプ6を、配線層3aの所定の位置に対応させて、
フェースダウンで半導体チップ5を配線基板4上にマウ
ントし、第1バンプ6と配線層3aとを電気的、機械的
に接続し、さらに半導体チップ5と配線基板4との間隙
部をエポキシ樹脂などからなる封止樹脂7により封止す
る。
Next, a method of manufacturing the electronic circuit device according to the present embodiment will be described. The method for forming each semiconductor chip 5 and the method for forming the first bumps 6 are the same as in the conventional method. First, as shown in FIG. 8A, the first bumps 6 connected to the circuit patterns of the plurality of semiconductor chips 5 correspond to predetermined positions of the wiring layer 3a,
The semiconductor chip 5 is mounted face down on the wiring board 4, the first bump 6 and the wiring layer 3a are electrically and mechanically connected, and the gap between the semiconductor chip 5 and the wiring board 4 is made of epoxy resin or the like. Sealing with a sealing resin 7 made of

【0050】次に、図8(b)に示すように、配線基板
4上に実装された半導体チップ5の間の配線基板4を例
えば金型等を用いて、放熱性基板1が外側にくるように
配線基板4を折り曲げる。このとき、図9(c)に示す
ように、対向する配線層が略平行になるまで折り曲げる
ことが好ましい。
Next, as shown in FIG. 8 (b), the wiring board 4 between the semiconductor chips 5 mounted on the wiring board 4 is placed, for example, with a mold or the like so that the heat-radiating board 1 is located outside. Wiring board 4 is bent as described above. At this time, as shown in FIG. 9C, it is preferable to bend the opposing wiring layers until they are substantially parallel.

【0051】次に、図9(d)に示すように、電子回路
装置を不図示の実装基板に実装するための接続部を形成
するため、配線基板4の端部を不図示の実装基板と略平
行になるように、例えば金型等を用いて、折り曲げる。
Next, as shown in FIG. 9D, in order to form a connection portion for mounting the electronic circuit device on a mounting board (not shown), the end of the wiring board 4 is connected to a mounting board (not shown). It is bent using, for example, a mold so that it is substantially parallel.

【0052】以上の工程により、本実施形態に係る電子
回路装置を形成することができる。
Through the above steps, the electronic circuit device according to the present embodiment can be formed.

【0053】第2実施形態 図10は、本実施形態に係る電子回路装置の断面図であ
る。本実施形態に係る電子回路装置の構造は、第1実施
形態に係るものと実質的に同様であるが、配線基板4の
配線層3aの所定の部分に、対向する配線層3aと接続
するためのバンプ8(第2突起電極)が形成されている
ことが異なる。本実施形態に係る電子回路装置の放熱作
用については、第1実施形態と同様である。
Second Embodiment FIG. 10 is a sectional view of an electronic circuit device according to the second embodiment . The structure of the electronic circuit device according to the present embodiment is substantially the same as that of the electronic circuit device according to the first embodiment, except that a predetermined portion of the wiring layer 3a of the wiring board 4 is connected to the opposing wiring layer 3a. Is different in that the bumps 8 (second protruding electrodes) are formed. The heat radiation effect of the electronic circuit device according to the present embodiment is the same as that of the first embodiment.

【0054】本実施形態に係る電子回路装置によれば、
半導体チップの実装密度を向上させつつ、半導体チップ
からの発熱を効率良く外部雰囲気に放散することができ
ることから、信頼性の高い3次元マルチチップモジュー
ルを実現できる。また、対向する配線層3aがバンプ8
により、接続されているため、配線パターンの3次元化
を実現できることから、チップ間の配線長を短縮するこ
とができ、信号遅延などの電気特性を改善することがで
きる。
According to the electronic circuit device according to the present embodiment,
Since the heat generated from the semiconductor chip can be efficiently radiated to the external atmosphere while the mounting density of the semiconductor chip is improved, a highly reliable three-dimensional multi-chip module can be realized. Further, the opposing wiring layer 3a is
Therefore, since the connection is made, a three-dimensional wiring pattern can be realized, so that the wiring length between chips can be reduced, and electrical characteristics such as signal delay can be improved.

【0055】第3実施形態 図11は本実施形態に係る電子回路装置の断面図であ
る。本実施形態に係る電子回路装置の構造は、第1実施
形態に係るものと実質的に同様であるが、実装された半
導体チップ5の間の配線基板4の湾曲部9における放熱
性基板1の厚さが、他の部分の厚さよりも薄いことが異
なる。本実施形態に係る電子回路装置の放熱作用につい
ては、第1実施形態と同様である。
Third Embodiment FIG. 11 is a sectional view of an electronic circuit device according to this embodiment. The structure of the electronic circuit device according to the present embodiment is substantially the same as that of the electronic circuit device according to the first embodiment, but the structure of the heat radiation substrate 1 in the curved portion 9 of the wiring substrate 4 between the mounted semiconductor chips 5 is described. The difference is that the thickness is smaller than the thickness of the other parts. The heat radiation effect of the electronic circuit device according to the present embodiment is the same as that of the first embodiment.

【0056】本実施形態に係る電子回路装置によれば、
半導体チップ5の実装密度を向上させつつ、半導体チッ
プ5からの発熱を効率良く外部雰囲気に放散することが
できることから、信頼性の高い3次元マルチチップモジ
ュールを実現できる。また、実装された半導体チップ5
の間の配線基板4の湾曲部9における放熱性基板1の厚
さが、他の部分の厚さよりも薄いことから、上記の放熱
性を保持しつつ、配線基板4の加工性を向上することが
できる。
According to the electronic circuit device according to the present embodiment,
Since the heat generated from the semiconductor chip 5 can be efficiently dissipated to the external atmosphere while the mounting density of the semiconductor chip 5 is improved, a highly reliable three-dimensional multi-chip module can be realized. The mounted semiconductor chip 5
The thickness of the heat-radiating substrate 1 in the curved portion 9 of the wiring substrate 4 is smaller than the thickness of the other portions, so that the processability of the wiring substrate 4 is improved while maintaining the above-described heat-radiating property. Can be.

【0057】本発明の電子回路装置およびその製造方法
は、上記の実施形態に限定されない。例えば、上記の半
導体チップを配線基板に実装するために、半導体チップ
5をフェースダウンで接続するフリップチップ法を用い
たが、これに限定されるものでなく、ワイヤーボンディ
ング法、TAB(Tape Automated Bonding) などの他の
方法を用いることもできる。また、本実施形態において
は、図1に示す電子回路装置の単位構造に含まれる半導
体チップ5の数を2つとしているが、これに限られるも
のでなく、2以上とすることもできる。さらに、本実施
形態においては、半導体チップ5を配線基板4に実装す
る際に、はんだなどからなるバンプを用いているが、こ
れに限られるものでなく、金スタッドバンプ、導電性ペ
ーストや異方性導電膜など、あるいはこれらとはんだバ
ンプとの組み合わせにより、行うこともできる。その
他、本発明の要旨を逸脱しない範囲で、種々の変更が可
能である。
The electronic circuit device and the method of manufacturing the same according to the present invention are not limited to the above embodiments. For example, in order to mount the above-mentioned semiconductor chip on a wiring board, a flip-chip method of connecting the semiconductor chip 5 face down is used, but the present invention is not limited to this, and a wire bonding method, TAB (Tape Automated Bonding) is used. ) Can be used. Further, in the present embodiment, the number of the semiconductor chips 5 included in the unit structure of the electronic circuit device illustrated in FIG. 1 is two, but is not limited thereto, and may be two or more. Further, in the present embodiment, when mounting the semiconductor chip 5 on the wiring board 4, bumps made of solder or the like are used. However, the present invention is not limited to this, and gold stud bumps, conductive paste, anisotropic It can also be performed by using a conductive film or the like, or a combination of these and a solder bump. In addition, various changes can be made without departing from the gist of the present invention.

【0058】[0058]

【発明の効果】本発明の電子回路装置によれば、電子回
路チップを3次元に実装することにより実装密度を向上
させつつ、電子回路チップからの発熱を効率良く外部雰
囲気に放散させることができることから、信頼性の高い
電子回路装置を実現できる。また、対向する配線層が、
第2突起電極により電気的に接続されている構成とする
ことにより、配線パターンの3次元化を実現できること
から、電子回路チップ間の配線長を短縮することがで
き、信号遅延などの電気特性を改善することができる。
さらに、配線基板が湾曲している部分の放熱性基板の厚
さが、他の部分の厚さよりも薄い構成とすることによ
り、上記の放熱性を保持しつつ、配線基板の加工性を向
上することができる。
According to the electronic circuit device of the present invention, it is possible to efficiently dissipate heat generated from the electronic circuit chip to the outside atmosphere while increasing the mounting density by mounting the electronic circuit chip three-dimensionally. Therefore, a highly reliable electronic circuit device can be realized. Also, the facing wiring layer is
By adopting a configuration in which the wiring is electrically connected by the second protruding electrodes, a three-dimensional wiring pattern can be realized, so that the wiring length between electronic circuit chips can be reduced, and electrical characteristics such as signal delay can be reduced. Can be improved.
Further, the thickness of the heat-radiating substrate at the portion where the wiring substrate is curved is smaller than the thickness of the other portions, thereby improving the processability of the wiring substrate while maintaining the above-described heat-radiating property. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明の実施形態に係る電子回路装置
の断面図である。
FIG. 1 is a sectional view of an electronic circuit device according to an embodiment of the present invention.

【図2】図2は、本発明の実施形態に係る電子回路装置
に用いる配線基板の図1のA部における拡大断面図であ
る。
FIG. 2 is an enlarged sectional view of a portion A of FIG. 1 of the wiring board used in the electronic circuit device according to the embodiment of the present invention.

【図3】図3は、本発明の他の実施形態に係る電子回路
装置の断面図であり、図1に示す電子回路装置を単位構
造として、2つ連ならせたものである。
FIG. 3 is a cross-sectional view of an electronic circuit device according to another embodiment of the present invention, in which two electronic circuit devices shown in FIG. 1 are connected as a unit structure.

【図4】図3は、本発明の別の実施形態に係る電子回路
装置の断面図であり、図1に示す電子回路装置を単位構
造として、3つ連ならせたものである。
4 is a cross-sectional view of an electronic circuit device according to another embodiment of the present invention, in which three electronic circuit devices shown in FIG. 1 are connected as a unit structure.

【図5】図5は、本発明の実施形態に係る電子回路装置
の放熱作用を説明するための斜視図である。
FIG. 5 is a perspective view for explaining a heat radiation effect of the electronic circuit device according to the embodiment of the present invention.

【図6】図6は、本発明の実施形態に係る電子回路装置
の強制空冷による放熱作用を説明するための斜視図であ
る。
FIG. 6 is a perspective view for explaining a heat radiation effect by forced air cooling of the electronic circuit device according to the embodiment of the present invention.

【図7】図7は、本発明の実施形態に係る電子回路装置
に用いる配線基板の製造方法の製造工程を示す断面図で
あり、(a)は放熱性基板の形成工程まで、(b)は絶
縁層の形成工程まで、(c)は配線層用層の形成工程ま
で、(d)は配線層のパターン加工工程までを示す。
FIGS. 7A and 7B are cross-sectional views illustrating a manufacturing process of a method for manufacturing a wiring board used in an electronic circuit device according to an embodiment of the present invention. FIG. 5A shows the steps up to the step of forming the insulating layer, FIG. 5C shows the steps up to the step of forming the wiring layer layer, and FIG.

【図8】図8は、本発明の実施形態に係る電子回路装置
の製造方法の製造工程を示す側面図であり、(a)は配
線基板への半導体チップの実装工程まで、(b)は配線
基板を折り曲げる工程までを示す。
FIGS. 8A and 8B are side views showing a manufacturing process of a method of manufacturing an electronic circuit device according to an embodiment of the present invention, wherein FIG. The steps up to the step of bending the wiring board are shown.

【図9】図9は、図8の続きの工程を示し、(c)は配
線層を対向させる工程まで、(d)は配線基板の端部を
折り曲げる工程までを示す。
FIG. 9 shows a step that follows the step shown in FIG. 8; FIG. 9 (c) shows a step until the wiring layers are opposed to each other;

【図10】図10は、第2実施形態に係る電子回路装置
の断面図である。
FIG. 10 is a sectional view of an electronic circuit device according to a second embodiment.

【図11】図11は、第3実施形態に係る電子回路装置
の断面図である。
FIG. 11 is a sectional view of an electronic circuit device according to a third embodiment.

【図12】第1従来例に係る2次元マルチチップモジュ
ールの断面図である。
FIG. 12 is a sectional view of a two-dimensional multi-chip module according to a first conventional example.

【図13】第2従来例に係る2次元マルチチップモジュ
ールの断面図である。
FIG. 13 is a sectional view of a two-dimensional multi-chip module according to a second conventional example.

【図14】第3従来例に係る3次元マルチチップモジュ
ールの断面図である。
FIG. 14 is a sectional view of a three-dimensional multi-chip module according to a third conventional example.

【図15】第4従来例に係る3次元マルチチップモジュ
ールの断面図である。
FIG. 15 is a sectional view of a three-dimensional multi-chip module according to a fourth conventional example.

【符号の説明】[Explanation of symbols]

1…放熱性基板、2…絶縁層、3a…配線層、4…配線
基板、5…半導体チップ(電子回路チップ)、6…第1
バンプ、7…封止樹脂、8…配線基板接続用バンプ、9
…湾曲部、11…ヒートシンク、12…インタポーザ、
13…ヒートスプレッダー、14…第2バンプ、15…
冷却バイア、16…金属導体層、17…第3バンプ、1
8…放熱作用、19…強制空冷。
DESCRIPTION OF SYMBOLS 1 ... Heat dissipation board, 2 ... Insulation layer, 3a ... Wiring layer, 4 ... Wiring board, 5 ... Semiconductor chip (electronic circuit chip), 6 ... First
Bump, 7: sealing resin, 8: bump for wiring board connection, 9
... bending part, 11 ... heat sink, 12 ... interposer,
13: heat spreader, 14: second bump, 15 ...
Cooling via, 16: metal conductor layer, 17: third bump, 1
8: heat dissipation, 19: forced air cooling.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/02 (72)発明者 立野 泰史 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5E322 AA01 AB08 CA05 EA01 FA04 5E338 AA01 AA03 AA11 AA12 AA16 BB51 BB54 BB65 BB71 CC01 EE02 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 1/02 (72) Inventor Yasushi Tateno 6-7-35 Kita Shinagawa, Shinagawa-ku, Tokyo Sony Corporation F term (reference) 5E322 AA01 AB08 CA05 EA01 FA04 5E338 AA01 AA03 AA11 AA12 AA16 BB51 BB54 BB65 BB71 CC01 EE02

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】放熱性基板と、前記放熱性基板上に形成さ
れた絶縁層と、前記絶縁層上に形成された配線層とを有
する配線基板と、 前記配線層上に実装された複数の電子回路チップとを有
し、 前記電子回路チップの間の少なくとも1箇所における前
記配線基板が湾曲しており、前記配線層が対向している
電子回路装置。
A wiring board having a heat dissipating substrate, an insulating layer formed on the heat dissipating substrate, and a wiring layer formed on the insulating layer; and a plurality of wiring boards mounted on the wiring layer. An electronic circuit device, comprising: an electronic circuit chip, wherein the wiring board is curved at at least one position between the electronic circuit chips, and the wiring layers face each other.
【請求項2】前記電子回路チップは、電子回路チップの
回路パターンと、前記回路パターンに接続する第1突起
電極を有し、前記第1突起電極を介して前記配線層上に
実装されている請求項1記載の電子回路装置。
2. The electronic circuit chip has a circuit pattern of the electronic circuit chip and a first protruding electrode connected to the circuit pattern, and is mounted on the wiring layer via the first protruding electrode. The electronic circuit device according to claim 1.
【請求項3】前記電子回路チップは、前記第1突起電極
形成面側から前記配線層上に実装されている請求項2記
載の電子回路装置。
3. The electronic circuit device according to claim 2, wherein the electronic circuit chip is mounted on the wiring layer from the side on which the first protruding electrode is formed.
【請求項4】前記配線基板が、湾曲している部分を複数
箇所有し、前記配線層が対向している部分を複数箇所有
する請求項1記載の電子回路装置。
4. The electronic circuit device according to claim 1, wherein the wiring substrate has a plurality of curved portions and a plurality of portions facing the wiring layer.
【請求項5】前記配線基板において、前記対向している
配線層が当該対向している位置で電気的に接続されてい
る請求項1記載の電子回路装置。
5. The electronic circuit device according to claim 1, wherein in the wiring board, the facing wiring layers are electrically connected at the facing positions.
【請求項6】前記対向している配線層が当該対向してい
る位置に形成された第2突起電極により接続されている
請求項5記載の電子回路装置。
6. The electronic circuit device according to claim 5, wherein said opposed wiring layers are connected by a second projecting electrode formed at said opposed position.
【請求項7】前記配線基板が湾曲している部分の厚さ
が、他の部分の厚さよりも薄い請求項1記載の電子回路
装置。
7. The electronic circuit device according to claim 1, wherein the thickness of the curved portion of the wiring board is smaller than the thickness of the other portion.
【請求項8】前記配線基板が湾曲している部分の前記放
熱性基板の厚さが、他の部分の前記放熱性基板の厚さよ
りも薄い請求項1記載の電子回路装置。
8. The electronic circuit device according to claim 1, wherein the thickness of the heat radiation substrate at a portion where the wiring substrate is curved is smaller than the thickness of the heat radiation substrate at another portion.
【請求項9】前記絶縁層中に、前記配線層に接続する内
部配線が埋め込まれて形成されている請求項1記載の電
子回路装置。
9. The electronic circuit device according to claim 1, wherein an internal wiring connected to the wiring layer is buried in the insulating layer.
【請求項10】前記配線基板の端部が、外側に湾曲して
いる請求項1記載の電子回路装置。
10. The electronic circuit device according to claim 1, wherein an end of said wiring board is curved outward.
JP2000054465A 2000-02-25 2000-02-25 Electronic circuit device Pending JP2001244667A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000054465A JP2001244667A (en) 2000-02-25 2000-02-25 Electronic circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000054465A JP2001244667A (en) 2000-02-25 2000-02-25 Electronic circuit device

Publications (1)

Publication Number Publication Date
JP2001244667A true JP2001244667A (en) 2001-09-07

Family

ID=18575713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000054465A Pending JP2001244667A (en) 2000-02-25 2000-02-25 Electronic circuit device

Country Status (1)

Country Link
JP (1) JP2001244667A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007257993A (en) * 2006-03-23 2007-10-04 Furukawa Electric Co Ltd:The Electronic-component-mounting solid wiring body
US7288722B2 (en) 2002-12-09 2007-10-30 Fujitsu Limited Packaging structure and packaging method of electronic components
JP2009152343A (en) * 2007-12-20 2009-07-09 Casio Comput Co Ltd Mounting structure of flexible wiring board, and liquid crystal display module employing the same
KR101040737B1 (en) 2010-03-10 2011-06-10 스템코 주식회사 Flexible circuit board, package, and flat pannel display
KR20160110461A (en) * 2014-01-17 2016-09-21 지티이 코포레이션 Arched pcb and design method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288722B2 (en) 2002-12-09 2007-10-30 Fujitsu Limited Packaging structure and packaging method of electronic components
JP2007257993A (en) * 2006-03-23 2007-10-04 Furukawa Electric Co Ltd:The Electronic-component-mounting solid wiring body
JP2009152343A (en) * 2007-12-20 2009-07-09 Casio Comput Co Ltd Mounting structure of flexible wiring board, and liquid crystal display module employing the same
KR101040737B1 (en) 2010-03-10 2011-06-10 스템코 주식회사 Flexible circuit board, package, and flat pannel display
KR20160110461A (en) * 2014-01-17 2016-09-21 지티이 코포레이션 Arched pcb and design method thereof
JP2017507480A (en) * 2014-01-17 2017-03-16 ゼットティーイー コーポレーションZte Corporation Arched PCB and design method thereof
KR102153774B1 (en) 2014-01-17 2020-09-09 지티이 코포레이션 Arched pcb and design method thereof

Similar Documents

Publication Publication Date Title
US10347611B2 (en) Semiconductor packages having redistribution substrate
US6449159B1 (en) Semiconductor module with imbedded heat spreader
US9324696B2 (en) Package-on-package devices, methods of fabricating the same, and semiconductor packages
US10937771B2 (en) Semiconductor packages
US9595505B2 (en) Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
US9271388B2 (en) Interposer and package on package structure
KR20050064144A (en) Semiconductor module having semiconductor chip package which is vertically mounted on module board
JP2004140286A (en) Semiconductor device and its manufacturing method
US20090014865A1 (en) Heat-conductive package structure
US20070108599A1 (en) Semiconductor chip package with a metal substrate and semiconductor module having the same
WO2018216627A1 (en) Electronic device
JP2004214548A (en) Component-built-in board type module, manufacturing method thereof, board having same, and manufacturing method thereof
JP4987231B2 (en) Thermally conductive substrate package
US6032355A (en) Method of forming thermal conductive structure on printed circuit board
US20050258533A1 (en) Semiconductor device mounting structure
JP2001085603A (en) Semiconductor device
JP4919689B2 (en) Module board
US7310224B2 (en) Electronic apparatus with thermal module
JP2001244667A (en) Electronic circuit device
JPH07106721A (en) Printed circuit board and heat radiating method
JP2795063B2 (en) Hybrid integrated circuit device
KR101027984B1 (en) PBA Having Heat Sink
JP2564645Y2 (en) Hybrid integrated circuit device having heat-generating components
US20230100750A1 (en) Heat dissipating element
JP2005333079A (en) Semiconductor device packaging structure