JP2001244624A - 重層基板の実装方法及び該方法による電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 親回路ブロックから複数の子回路ブロックに
配線がなされ、さらに孫回路ブロックに接続される構成
の複数の電子回路基板からなる電子回路において、各複
数の配線を最短かつ等長に配線する。 【解決手段】 親チップ１１１及び子チップ１２１〜１
２８が実装された親ボード１０１と、１０２は孫チップ
１３１〜１３５が実装された子ボード１０２の間を同
軸、光ファイバ等のケーブル１４１〜１４５で接続する
ときに親チップと孫チップ間の配線長さが等しくなるよ
うに調節する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は重層基板の実装方法
及び該方法による電子機器に係り、特に電子回路素子間
の配線長が等長に配線されたプリント基板およびプリン
ト基板間の接続技術に関するものである。

【０００２】

【従来の技術】近年、電子機器に組み込まれるプリント
基板の高密度化、高速化の要求から、その設計手法につ
いて様々な検討が行われている。図６は特開平９−２３
２６９７号において開示されたプリント基板の配線方法
における基板実装状態を示した平面図であり、図示のよ
うにゲートアレイ６１０を中央に実装し、これから放射
状に配線し各回路部間を結ぶ配線長を短縮し、高密度化
と伝送特性および放射ノイズ特性の改善を達成してい
る。以下にその内容を説明すると、図６のプリント配線
板は、最も多くの入出力ピンを備える電子部品であるバ
スコントロール用のゲートアレイ６０１と、ゲートアレ
イ６０１近傍に配置されている論理演算を行うＣＰＵ６
０２と、ＲＡＭ回路ブロック６０３と、ＲＯＭ回路ブロ
ック６０４と、画像処理回路部６０５と、外部インタフ
ェース（以下Ｉ／Ｆとも記述する）回路部６０６と、放
射状パターン６０７と、２つの外部Ｉ／Ｆコネクタ６０
９，６０９と、内部Ｉ／Ｆ６１０とを有する構成となっ
ている。図６からわかるように、最も多くの入出力ピン
を備えるゲートアレイ６０１をプリント配線板中央付近
に配置し、他の部品をその周りに配置することで、信号
線が放射状に配線されることになり、配線長が短縮され
る。また、放射状パターン６０７の信号線１０本ごとに
１本のＧＮＤ線または電源線を配置することで、伝送特
性や放射ノイズ特性を改善している。

【０００３】

【発明が解決しようとする課題】ところで、上記の開示
になるプリント基板の様に、親チップ（最上位階層に位
置する電子部品または回路ブロック）となる入出力ピン
の最も多い親チップをプリント基板の中央に配置し、子
チップ（親チップに従属する電子部品または回路ブロッ
ク）となる入出力ピンの少ない子チップを親チップの周
りに配置する場合には、配線が放射状になるために配線
長が最短になることから、なるほど電気特性の向上が見
込まれることになる。

【０００４】しかしながら、子チップの先にさらに孫チ
ップ（子チップに従属する電子部品または回路ブロッ
ク）となるべき回路ブロックが接続される場合には、プ
リント基板の実装面積上の制限や、電気特性、熱特性上
の制限から孫チップを別基板に実装することになる。こ
のように孫チップを別基板に実装する場合には、親チッ
プから子チップ、子チップから孫チップにまで渡る全て
の配線を放射状に配線することが難しくなる問題があ
る。この問題は、例えば交換装置の配線で顕著に見られ
るので、以下に詳細に説明する。

【０００５】図４は交換容量５Ｇｂｐｓ（６２２．０８
Ｍｂｐｓ×８ｃｈ）の交換装置の回路構成を示すブロッ
ク図であり、４０１は交換部、４０２はＣＰＵ部、４１
１〜４１８は受信系端末インタフェイス部、４２１〜４
２８は受信系信号処理部、４３１〜４３８は送信系信号
処理部、４４１〜４４８は送信系端末インタフェイス部
である。４０１は交換動作を行う８入力８出力の交換Ｌ
ＳＩを含むモジュールであり、伝送速度６２２．０８Ｍ
ｂｐｓの８ｃｈの入力信号を任意の出力チャネルに接続
するものである。４０２はマイクロプロセッサＬＳＩを
含むモジュールであり、各ＬＳＩの設定やアラーム情報
などの収集を行うものである。４２１〜４２８は受信信
号処理ＬＳＩやメモリ等を含むモジュールであり、経路
制御、輻輳制御、並列／直列変換等を行なうものであ
る。４３１〜４３８は送信信号処理ＬＳＩやメモリ等を
含むモジュールであり、経路制御、輻輳制御、直列／並
列変換等を行うものである。４１１〜４１８および４４
１〜４４８は端末インタフェイスＬＳＩや光伝送モジュ
ール等を含むモジュールであり、交換装置外部との信号
の送受信を行うための符号化や、光信号と電気信号の変
換などを行うものである。

【０００６】次に、図５（ａ）及び図５（ｂ）は図４の
回路における実際のＬＳＩ構成及びボードの実装方法を
示す図であり、５０１は交換ボード、５０２，５０３は
端末インタフェイスボード、５０４はＣＰＵボード、５
０５はバックボード、５１０は交換ＬＳＩ、５１１〜５
１８は受信系信号処理部と送信系信号処理部を一体化し
た信号処理ＬＳＩ、５２１〜５２８は受信系端末インタ
フェイス部と送信系端末インタフェイス部を一体化した
端末インタフェイスＬＳＩ、５３１〜５３８は交換装置
外の端末とケーブルで接続するためのコネクタである。
端末インタフェイスボードが２枚に分割されているの
は、端末インタフェイスボード１枚に実装できるチャネ
ル数が交換装置正面に実装できるコネクタの数により制
限されており、この場合コネクタの物理的大きさから１
枚に４チャネル分しか実装できないとして２枚構成にな
っている。

【０００７】交換ボード５０１は、信号の速度が６２
２．０８Ｍｂｐｓと高速のため、信号波形が劣化しない
よう配線長を極力短くし、１つのボード内に納まるよう
構成される。交換ボード５０１と端末インタフェイスボ
ード５０２、５０３間は６２２．０８Ｍｂｐｓの信号速
度では伝送が困難なため、信号処理ＬＳＩ５１１〜５１
８で伝送速度を例えば１／８にし、８ビット７７．７６
Ｍｂｐｓの信号でボード間を伝送させる。また、ＣＰＵ
ボード５０４と他のボード５０１，５０２，５０３間は
比較的低速の信号であり、バックボードの端から端まで
数十ビットのバス信号で伝送される。

【０００８】このように、交換装置は複数のボードを、
バックボードを介して並列に接続するよう構成されてい
る。この交換装置の実装上の問題点は次のような点であ
る。交換ボード５０１内の配線（イ）と配線（ロ）を見
ると、ＬＳ１５１０とＬＳＩ５１１，５１４との物理的
な位置関係から配線（イ）の方が配線（ロ）よりも配線
長が短くなる。

【０００９】しかしながら、ＬＳＩ５１０はそれぞれの
チャネルからの入力信号を同期処理するので、等長配線
を行なってそれぞれの入力信号の入力位相を揃える必要
がある。よって、配線長の短い配線（イ）を、わざわざ
配線長の長い配線（ロ）の長さに合わせることになり、
波形劣化などの問題を更に大きくするという問題点があ
った。

【００１０】ここで上記のプリント基板の配線方法のよ
うにＬＳＩ５１０をボード中央に配置し、ＬＳＩ５１１
〜５１８をその周りに配置すればＬＳＩ５１０とＬＳＩ
５１１〜５１８との間は放射状に配線され配線長が最短
になるが、ＬＳＩ５１１〜５１８からバックボード側へ
の配線長はそれぞれ異なることになり、バックボードか
ら遠くに配置されたＬＳＩの配線長が長くなり、波形劣
化などの問題を更に大きくするという問題点があった。

【００１１】また、交換ボード５０１と端末インタフェ
イスボード５０２，５０３との間も、端末インタフェイ
スボードの位置により配線長が異なるため、タイミング
の調整が難しくなったり、最も遠くに配置されたボード
との信号伝送技術により、伝送できる周波数が制限され
るという問題点があった。

【００１２】このように親回路ブロックから複数の子回
路ブロックに配線がなされ、さらに孫回路ブロックに接
続される構成の複数の電子回路基板からなる電子回路装
置において、それら複数の配線を最短かつ等長に配線す
ることができないという問題があった。

【００１３】したがって、本発明は上記の問題点に鑑み
て成されたものであり、親回路ブロックから複数の子回
路ブロックに配線がなされ、さらに孫回路ブロックに接
続される構成の複数の電子回路基板からなる電子回路に
おいて、各複数の配線を最短かつ等長に配線することが
できる重層基板の実装方法及び該方法による電子機器の
提供を目的としている。

【００１４】

【課題を解決するための手段】上述した課題を解決し、
目的を達成するために、本発明によれば、第１、第２の
少なくとも２枚の矩形形状の電子回路基板を重ねるとと
もに、一方の前記第１の電子回路基板に実装された第１
の電子回路ブロックから、他方の前記第２の電子回路基
板に実装された複数の第２の電子回路ブロックへ配線長
を等しくして配線する重層基板の実装方法であって、前
記第１、第２の電子回路基板のそれぞれの少なくとも２
辺に前記第１、第２の電子回路ブロック間を接続するた
めの複数の第１、第２の接続部を設け、前記複数の第
１、第２の接続部間をケーブルもしくはプリント基板に
より配線するために、前記第１の電子回路ブロックと前
記第２の電子回路ブロック間の配線長が等しくなるよう
に前記ケーブルもしくは前記プリント基板の配線長を調
整することを特徴としている。

【００１５】また、前記第１の電子回路ブロックは、親
回路ブロックから複数の子回路ブロックへの配線が行な
われるとともに、前記第２の電子回路ブロックは、前記
子回路ブロックに接続される孫回路ブロックであること
を特徴としている。

【００１６】また、前記第１の電子回路基板に搭載され
た複数の子回路ブロックを対向する２辺の縁部近くに配
置するとともに、前記親回路ブロックを中央付近に配置
し、かつ前記親回路ブロックから前記複数の子回路ブロ
ックへの配線を放射状に配置して等長に配線することを
特徴としている。

【００１７】また、前記第１の電子回路基板に搭載され
た複数の子回路ブロックを隣接する２辺の縁部近くに配
置し、前記親回路ブロックを前記隣接する２辺の交点の
対角線上の付近に配置し、前記親回路ブロックから前記
複数の子回路ブロックへの配線を放射状に配置して等長
に配線することを特徴としている。

【００１８】また、前記第２の電子回路基板に搭載され
た複数の孫回路ブロックを前記第１の電子回路基板に搭
載された複数の子回路ブロックと同様の位置に配置する
ことを特徴としている。

【００１９】また、前記複数の第１、第２の接続手段の
内、前記プリント基板であるマザーボードを一辺間の接
続のために用い、他の対向する２辺間を前記ケーブルで
配線し、前記第１の電子回路ブロックと前記第２の電子
回路ブロック間の配線長が等しくなるように配線長を調
整することを特徴としている。

【００２０】また、重層基板の実装方法による電子機器
であって、前記第１、第２の電子回路基板のそれぞれの
少なくとも２辺に前記第１、第２の電子回路ブロック間
を接続するための複数の第１、第２の接続手段を設け、
前記複数の第１、第２の接続手段間をケーブルもしくは
プリント基板により配線するために、前記第１の電子回
路ブロックと前記第２の電子回路ブロック間の配線長が
等しくなるように前記ケーブルもしくは前記プリント基
板の配線長を調整したことを特徴としている。

【００２１】そして、前記電子機器は、電子交換装置ま
たはコンピュータ装置であることを特徴としている。

【００２２】

【発明の実施の形態】以下に、本発明の好適な各実施形
態につき、添付の図面を参照して説明すると、図１は本
発明の重層基板の実装構造の第１の実施形態を示した外
観斜視図である。

【００２３】本図において、１０１は親チップ及び子チ
ップが搭載された親ボード、１０２は孫チップが搭載さ
れた子ボード、１１１は親チップである交換回路ブロッ
ク、１２１〜１２８は子チップである信号処理回路ブロ
ック、１３１〜１３８は孫チップであるところの端末Ｉ
／Ｆ回路ブロック、１４１〜１４８は同軸、光ファイバ
等のケーブルである。

【００２４】親ボード１０１は図示のように矩形形状で
ありその部品配置は、交換回路ブロック１１１をボード
の中央付近に配置し、信号処理回路ブロック１２１〜１
２８をボード１０１の対向する２辺の縁部１０１ａのボ
ード端近くに配置している。また、信号処理回路ブロッ
ク１２１〜１２８の位置は、交換回路ブロック１１１を
取り囲むように配置するとその間は等長に配線すること
ができるが、このように配設すると信号処理回路ブロッ
ク１２１〜１２８からケーブル１４１〜１４８間での距
離が異なってしまい、ボード上の配線とケーブルとのイ
ンピーダンスミスマッチによる特性劣化が各ブロックで
異なるという問題が発生する。

【００２５】このことから、信号処理回路ブロック１２
１〜１２８をボードの縁部１０１ａに配置し、信号処理
回路ブロック１２１〜１２８と交換回路ブロック１１１
との間で配線長の調整を行うことが好ましい。

【００２６】一方、図示のように親ボードと略同じ矩形
形状の子ボード１０２の部品配置は特に指定されるもの
ではないが、親ボードと同様に端末Ｉ／Ｆ回路ブロック
１３１〜１３８をボードの縁部１０２ａ近くに配置した
ほうが、インピーダンスミスマッチの影響が各配線で同
じになるので好ましい。また、子ボードの位置の親ボー
ドに対する相対位置関係については、任意に設定でき
る。

【００２７】また、図示のようにケーブル１４１〜１４
８は交換回路ブロック１１１から信号処理回路ブロック
１２１〜１２８を通って孫チップである端末Ｉ／Ｆ回路
ブロック１３１〜１３８までの間の配線長が等しくなる
ようにケーブル長が選択されて親ボードと子ボードとの
間に固定される。

【００２８】なお、本実施形態では信号処理回路ブロッ
ク１２１〜１２８をボードの対向する２辺の縁部近くに
配置しているが、これに限定されるものではなく、ボー
ドの３辺または４辺のボード端に子チップの信号処理回
路ブロック１２１〜１２８を配置し、それらの中心付近
に交換回路ブロック１１１を配置しても良い。

【００２９】次に、図２は重層基板の実装方法における
第２の実施形態を示す図である。

【００３０】図２において、既に説明済みの構成部品に
ついては同様の符号を附して説明を割愛すると、２０１
は親ボード、２０２は子ボードである。

【００３１】図示のように、親チップである交換回路ブ
ロック１１１と子チップである信号処理回路ブロック１
２１〜Ｉ２８との位置関係および孫チップである端末Ｉ
／Ｆ回路ブロック１３１〜１３８の位置関係が設定され
ている。

【００３２】すなわち、子チップは親ボード２０１の隣
接する２辺のボード端近くに配置され、親チップは隣接
する２辺の交点の対角付近に配置される。このように配
置することで、親チップと子チップ間の距離をほぼ等長
に配線することがより容易になる。尚、孫チップである
端末Ｉ／Ｆ回路ブロック１３１〜１３８の位置は特に指
定されるものではないが、子チップと同様に隣接する２
辺のボード端近くに配置すると、ケーブル１４１〜１４
８の引き回しが容易になる。親チップの交換回路ブロッ
ク１１１から孫チップの端末Ｉ／Ｆ回路ブロック１３１
〜１３８間での配線長は各ボードの配線及びケーブル１
４１〜１４８の長さを調整すれば同じ配線長に設定する
ことができる。

【００３３】そして、図３は重層基板の実装の第３の実
施形態を説明するための外観斜視図である。本図におい
て、既に説明済みの構成部品については同様の符号を附
して説明を割愛すると、３０１はマザーボード、３０２
は親ボード、３０３は子ボード、３１１〜３１６はケー
ブル、３１７，３１８はマザーボード３０１に配線され
たストリップラインである。

【００３４】図示のように、マザーボード３０１に複数
のドーターボードを接続する場合の実装状態を示してお
り、マザーボード３０１に垂直にドーターボードである
親ボード３０２と子ボード３０３が接続されている。

【００３５】親ボード３０２上の子チップ１２２と子チ
ップ１２８はマザーボード３０１近くに配置され、他の
子チップ１２２〜１２７は上記と同様な位置に配置され
る。孫チップ１３１〜１３８は子チップ１２２〜１２７
と同様な位置に配置される。マザーボード３０１上には
ストリップライン３１７，３１８が配線されており、ケ
ーブル３１１〜３１６の特性インピーダンスと合致する
ようにストリップラインで配線される。また、配線長も
ケーブル３１１〜３１６の配線長と合致するように配線
される。このように、上記のケーブルの一部をプリント
基板の配線に置き換えることも可能である。

【００３６】なお、本実施例では子ボードが１枚の例を
示したが、本発明はこれに限定することなく複数の子ボ
ードがあってもよい。その場合、親ボードと複数の子ボ
ード間のケーブル、もしくはプリント基板の配線長を互
いに等しくなるよう調整すればよい。

【００３７】以上の構成により、交換ブロックと信号処
理ブロックとの間の配線長を最短にできるため、さらな
る高速化が可能になる。また、信号処理ブロックと端末
インタフェイスブロックとの配線長が最短にできるた
め、さらなる高速化が可能になる。また、親ボードの配
線が放射状に配線されるため、配線がクロスする部分が
少なくなり、プリント基板の層数が低減されるので、プ
リント基板の設計コストの低減、プリント基板の価格低
減、クロストーク等の電気特性の向上が図れる。

【発明の効果】以上説明したように、本発明によれば、
親回路ブロックから複数の子回路ブロックに配線がなさ
れ、さらに孫回路ブロックに接続される構成の複数の電
子回路基板からなる電子回路において、各複数の配線を
最短かつ等長に配線することができる重層基板の実装方
法及び該方法による電子機器を提供できる。

【図面の簡単な説明】

【図１】第１の実施形態の構成を示す外観斜視図であ
る。

【図２】第２の実施形態の構成を示す外観斜視図であ
る。

【図３】第３の実施形態の構成を示す外観斜視図であ
る。

【図４】従来の交換装置の回路構成を示すブロック図で
ある。

【図５】（ａ）は従来の交換装置のＬＳＩ構成を示すブ
ロック図、（ｂ）はボード構成を示す外観斜視図であ
る。

【図６】従来のボード構成を示す平面図である。

【符号の説明】

１０１，２０１，３０１ 親ボード（第１の電子回路基
板） １０２，２０２，３０２ 子ボード（第２の電子回路基
板） １１１，４０１ 交換回路ブロック（親回路ブロック） １２１〜１２８，４２１〜４２８ 信号処理回路ブロッ
ク（子回路ブロック） １３１〜１３８，４１１〜４１８ 端末Ｉ／Ｆ回路ブロ
ック（孫回路ブロック） １４１〜１４８，３１１〜３１６ ケーブル ３０１ マザーボード ３１７，３１８ ストリップライン

Claims (8)

【特許請求の範囲】
1. 【請求項１】 第１、第２の少なくとも２枚の矩形形状
   の電子回路基板を重ねるとともに、一方の前記第１の電
   子回路基板に実装された第１の電子回路ブロックから、
   他方の前記第２の電子回路基板に実装された複数の第２
   の電子回路ブロックへ配線長を等しくして配線する重層
   基板の実装方法であって、 前記第１、第２の電子回路基板のそれぞれの少なくとも
   ２辺に前記第１、第２の電子回路ブロック間を接続する
   ための複数の第１、第２の接続部を設け、 前記複数の第１、第２の接続部間をケーブルもしくはプ
   リント基板により配線するために、前記第１の電子回路
   ブロックと前記第２の電子回路ブロック間の配線長が等
   しくなるように前記ケーブルもしくは前記プリント基板
   の配線長を調整することを特徴とする重層基板の実装方
   法。
2. 【請求項２】 前記第１の電子回路ブロックは、 親回路ブロックから複数の子回路ブロックへの配線が行
   なわれるとともに、 前記第２の電子回路ブロックは、 前記子回路ブロックに接続される孫回路ブロックである
   ことを特徴とする請求項１に記載の重層基板の実装方
   法。
3. 【請求項３】 前記第１の電子回路基板に搭載された複
   数の子回路ブロックを対向する２辺の縁部近くに配置す
   るとともに、前記親回路ブロックを中央付近に配置し、
   かつ前記親回路ブロックから前記複数の子回路ブロック
   への配線を放射状に配置して等長に配線することを特徴
   とする請求項２に記載の重層基板の実装方法。
4. 【請求項４】 前記第１の電子回路基板に搭載された複
   数の子回路ブロックを隣接する２辺の縁部近くに配置
   し、前記親回路ブロックを前記隣接する２辺の交点の対
   角線上の付近に配置し、前記親回路ブロックから前記複
   数の子回路ブロックへの配線を放射状に配置して等長に
   配線することを特徴とする請求項２に記載の重層基板の
   実装方法。
5. 【請求項５】 前記第２の電子回路基板に搭載された複
   数の孫回路ブロックを前記第１の電子回路基板に搭載さ
   れた複数の子回路ブロックと同様の位置に配置すること
   を特徴とする請求項３または４に記載の重層基板の実装
   方法。
6. 【請求項６】 前記複数の第１、第２の接続手段の内、
   前記プリント基板であるマザーボードを一辺間の接続の
   ために用い、他の対向する２辺間を前記ケーブルで配線
   し、前記第１の電子回路ブロックと前記第２の電子回路
   ブロック間の配線長が等しくなるように配線長を調整す
   ることを特徴とする請求項１に記載の重層基板の実装方
   法。
7. 【請求項７】 請求項１乃至６のいずれか１項に記載の
   方法による電子機器であって、 前記第１、第２の電子回路基板のそれぞれの少なくとも
   ２辺に前記第１、第２の電子回路ブロック間を接続する
   ための複数の第１、第２の接続手段を設け、 前記複数の第１、第２の接続手段間をケーブルもしくは
   プリント基板により配線するために、前記第１の電子回
   路ブロックと前記第２の電子回路ブロック間の配線長が
   等しくなるように前記ケーブルもしくは前記プリント基
   板の配線長を調整したことを特徴とする重層基板の実装
   方法による電子機器。
8. 【請求項８】 前記電子機器は、電子交換装置またはコ
   ンピュータ装置であることを特徴とする請求項７に記載
   の重層基板の実装方法による電子機器。