JP2001244578A - Multilayer substrate - Google Patents

Multilayer substrate

Info

Publication number
JP2001244578A
JP2001244578A JP2000054178A JP2000054178A JP2001244578A JP 2001244578 A JP2001244578 A JP 2001244578A JP 2000054178 A JP2000054178 A JP 2000054178A JP 2000054178 A JP2000054178 A JP 2000054178A JP 2001244578 A JP2001244578 A JP 2001244578A
Authority
JP
Japan
Prior art keywords
opening
substrate
layer
green sheet
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000054178A
Other languages
Japanese (ja)
Inventor
Kazuhiko Abe
和彦 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2000054178A priority Critical patent/JP2001244578A/en
Publication of JP2001244578A publication Critical patent/JP2001244578A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer substrate in which deformation to be generated in the firing of substrate can be evaded by a simple structure. SOLUTION: A multilayer substrate 10 is constituted by stacking a green sheet 14 whose central part is opened on a laminate of planar green sheets 12 and further laminating a green sheet 16 having an aperture area larger than that of the green sheet 14, and is provided with a cavity 11 for mounting a flip chip IC. Electrode pads 18 for connecting the flip chip IC are arranged in the peripheral part of the aperture of the green sheet 14, and the flip chip IC is connected with the pad 18. Since the green sheet 14 has the aperture, a gap is formed between the flip chip IC and the green sheet 12. When a warpage is caused in the firing of the substrate, the central part of the substrate does not come into contact with the flip chip IC.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、積層基板に係り、
より詳しくは、半導体チップを搭載するためのキャビテ
ィを備えた積層基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated substrate,
More specifically, the present invention relates to a laminated substrate having a cavity for mounting a semiconductor chip.

【0002】[0002]

【従来の技術】ICチップなどの半導体素子に用いられ
るアルミナセラミック基板は、例えば以下のようにして
製造される。まず、複数枚のセラミックグリーンシート
にタングステン、モリブデン等の高融点金属のペースト
を印刷して導体パターンを形成し、その後これらのグリ
ーンシートを積層圧着して積層構造とする。次にこれを
約1500〜1600°Cで焼成し、さらに必要に応じ
て基板表面の導体に金メッキ処理などを施すことにより
アルミナセラミック基板が完成する。
2. Description of the Related Art An alumina ceramic substrate used for a semiconductor device such as an IC chip is manufactured, for example, as follows. First, a conductive pattern is formed by printing a paste of a high melting point metal such as tungsten or molybdenum on a plurality of ceramic green sheets, and then these green sheets are laminated and pressed to form a laminated structure. Next, this is fired at about 1500 to 1600 ° C., and a conductor on the surface of the substrate is subjected to gold plating or the like as necessary, thereby completing an alumina ceramic substrate.

【0003】ところで、焼成工程においては、アルミナ
セラミック基板はグリーンシートの塑性特性に応じて焼
成収縮される。このとき、焼成収縮率が部分的に異なる
と、焼成後の基板に反り等が生じ変形してしまう。特
に、積層基板の場合は、基板内部の導体パターンとセラ
ミックの焼成収縮率が異なるため、さらに変形が生じや
すくなる。
In the firing step, the alumina ceramic substrate is shrunk and shrunk according to the plastic properties of the green sheet. At this time, if the firing shrinkage ratios are partially different, the fired substrate is warped and deformed. Particularly, in the case of a laminated substrate, the conductor pattern inside the substrate and the firing shrinkage ratio of the ceramic are different, so that deformation is more likely to occur.

【0004】このため、従来では、図9に示すように、
台100に載置されたセラミック基板102に荷重板1
04を載せてセラミック基板102全体を抑えつけた状
態で焼成することにより基板の反りを抑制していた。
For this reason, conventionally, as shown in FIG.
The load plate 1 is placed on the ceramic substrate 102 placed on the table 100.
By sintering the ceramic substrate 102 while holding the substrate 04 thereon, the warpage of the substrate was suppressed.

【0005】しかしながら、この方法では、図10に示
すような部品を搭載するためのキャビティ(くぼみ)1
06を備えたセラミック基板102の場合には、キャビ
ティ106の部分に荷重板104の荷重が加わらないた
め、キャビティ底面の反りを抑えることができない。
However, according to this method, a cavity (recess) 1 for mounting a component as shown in FIG.
In the case of the ceramic substrate 102 provided with No. 06, since the load of the load plate 104 is not applied to the portion of the cavity 106, the warpage of the bottom surface of the cavity cannot be suppressed.

【0006】このような反りが発生したセラミック基板
に、チップ周辺部にバンプ電極が配置された所謂フリッ
プチップ構造の半導体を接続する場合には、部品の接続
に悪影響を与える場合がある。すなわち、図11(A)
に示すように、反りがないセラミック基板102にフリ
ップチップIC108を搭載した場合には、バンプ電極
110がセラミック基板102に確実に接続されるが、
図11(B)に示すように、反りがあるセラミック基板
102にフリップチップIC108を搭載した場合に
は、外側のバンプ電極110が浮いてしまう場合があ
り、セラミック基板102と確実に接続できなくなる場
合がある。
When a semiconductor having a so-called flip-chip structure in which bump electrodes are arranged on the periphery of a chip is connected to the warped ceramic substrate, the connection of components may be adversely affected. That is, FIG.
As shown in the figure, when the flip chip IC 108 is mounted on the ceramic substrate 102 having no warp, the bump electrode 110 is securely connected to the ceramic substrate 102.
As shown in FIG. 11B, when the flip chip IC 108 is mounted on the warped ceramic substrate 102, the outer bump electrodes 110 may float, and the connection to the ceramic substrate 102 cannot be reliably performed. There is.

【0007】仮にセラミック基板102の反りが小さ
く、バンプ電極110をセラミック基板110に接続で
きたとしても、フリップチップIC108の中央部とセ
ラミック基板との隙間が狭くなるため、部品接続後に部
品保護の目的で行うアンダーフィル樹脂を充填する際の
流動性が悪くなる。このため、充填時間が長くなった
り、最悪の場合は樹脂が流れなくなってしまう。
Even if the warpage of the ceramic substrate 102 is small and the bump electrode 110 can be connected to the ceramic substrate 110, the gap between the center portion of the flip-chip IC 108 and the ceramic substrate is narrowed. The fluidity at the time of filling the underfill resin in the step becomes poor. For this reason, the filling time becomes long, and in the worst case, the resin does not flow.

【0008】例えば、外形寸法が25×30mm、厚さ
1.8mmで、その中央部に15×15mm、深さ0.
7mmのキャビティが形成されたアルミナ基板につい
て、本出願人がキャビティ部の反りを測定したところ、
10×10mmのエリアで最大30μm程度上側に凸状
の反りが発生していた。
For example, the outer dimensions are 25 × 30 mm, the thickness is 1.8 mm, and the center is 15 × 15 mm and the depth is 0.
When the applicant measured the warpage of the cavity portion of the alumina substrate having a 7 mm cavity,
In an area of 10 × 10 mm, a convex warpage was generated on the upper side by a maximum of about 30 μm.

【0009】この場合、バンプの高さ(直径)が30μ
m以下になると、チップ表面と基板とが接触してしま
い、確実にチップを基板に接続することができなくなっ
てしまう。また、本出願人がバンプの高さが50μm程
度のバンプを有するチップで実験したところ、チップ表
面と基板とは接触しなかったが、隙間が狭くなることに
より、洗浄性やアンダーフィル樹脂の流動性が悪化する
ことが判った。
In this case, the height (diameter) of the bump is 30 μm.
If it is less than m, the chip surface and the substrate come into contact with each other, and it becomes impossible to reliably connect the chip to the substrate. In addition, when the present applicant conducted an experiment on a chip having bumps with a bump height of about 50 μm, the chip surface did not come into contact with the substrate. It turned out that the sex worsened.

【0010】この問題を解決するため、特開平9−20
2665号公報や特開平11−195726号公報に
は、キャビティ部分にも荷重を加えるための荷重板を用
意し、基板の反りを抑える技術が開示されている。
To solve this problem, Japanese Patent Application Laid-Open No. 9-20 / 1990
Japanese Patent Application Laid-Open No. 2665 and Japanese Patent Application Laid-Open No. H11-195726 disclose a technique in which a load plate for applying a load to a cavity portion is prepared to suppress the warpage of the substrate.

【0011】また、特開平11−177238号公報に
は、基板焼成温度よりも焼結温度が高く、セラミック基
板焼成時の収縮率を考慮したペースト材料をキャビティ
部分に充填し、その上から平板で荷重を加える技術が開
示されている。
Japanese Patent Application Laid-Open No. H11-177238 discloses that a cavity material is filled with a paste material having a sintering temperature higher than a substrate sintering temperature and taking into account a shrinkage rate during sintering of a ceramic substrate, and then a flat plate is formed on the paste material. A technique for applying a load is disclosed.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、特開平
9−202665号公報や特開平11−195726号
公報に記載された技術では、キャビティの寸法(大き
さ、深さ)に応じて個別に荷重板を用意しなければなら
ないため、荷重板の切換等の製造工程の工数が増加する
と共にコストが高くなる、という問題がある。
However, in the techniques described in Japanese Patent Application Laid-Open Nos. 9-202665 and 11-195726, load plates are individually provided in accordance with the dimensions (size, depth) of the cavity. Therefore, there is a problem that the number of steps of the manufacturing process such as switching of the load plate is increased and the cost is increased.

【0013】また、特開平11−177238号公報に
記載された技術では、新たな工程及び新たな材料が必要
になると共に、材料の選定も困難である、という問題が
ある。
The technique described in Japanese Patent Application Laid-Open No. H11-177238 has a problem that a new process and a new material are required, and that selection of a material is difficult.

【0014】本発明は、上記問題を解決すべく成された
ものであり、基板焼成時に生じる変形を簡単な構造で回
避することができる積層基板を提供することを目的とす
る。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and has as its object to provide a laminated substrate capable of avoiding deformation caused by firing a substrate with a simple structure.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明は、第1の層と、前記第1の層
に積層され、第1の開口部を有すると共に前記第1の開
口部の周辺に半導体チップを接続するための電極が配置
された第2の層と、前記第1の開口部及び前記電極が配
置された領域よりも大きい面積の第2の開口部を有する
と共に、前記第2の開口部の略中心部に前記第1の開口
部が位置し、かつ前記電極が前記第2の開口部の縁部に
位置するように前記第2の層に積層された第3の層と、
を備えたことを特徴としている。
In order to achieve the above object, the invention according to claim 1 is characterized in that a first layer is laminated on the first layer, the first layer has a first opening, and the first layer has a first opening. A second layer in which an electrode for connecting a semiconductor chip is arranged around the first opening, and a second opening having an area larger than a region in which the first opening and the electrode are arranged. And the second layer is stacked on the second layer such that the first opening is located substantially at the center of the second opening and the electrode is located at an edge of the second opening. A third layer,
It is characterized by having.

【0016】第1の層は、例えばアルミナセラミックな
どのグリーンシートで構成されている。第2の層は、例
えば同じようにアルミナセラミックなどのグリーンシー
トで構成され、第1層に積層される。
The first layer is composed of a green sheet of, for example, alumina ceramic. The second layer is, for example, similarly formed of a green sheet of alumina ceramic or the like, and is laminated on the first layer.

【0017】また、第2の層は、第1の開口部を有して
おり、その周辺には半導体チップを接続するための電極
が設けられている。この第1の開口部の形状は例えば矩
形状であり、搭載する半導体チップ、例えばバンプ電極
を備えたフリップチップ構造の半導体チップの外形と略
同一の形状とすることができる。
Further, the second layer has a first opening, and an electrode for connecting a semiconductor chip is provided around the first opening. The shape of the first opening is, for example, rectangular, and can be substantially the same as the outer shape of a semiconductor chip to be mounted, for example, a semiconductor chip having a flip chip structure provided with bump electrodes.

【0018】第3の層は、第1、第2の層と同様にアル
ミナセラミックなどのグリーンシートで構成され、例え
ば第1の開口部と電極が配置された領域との合計の面積
よりも大きい面積の第2の開口部を有している。第2の
開口部の形状は、例えば第1の開口部と略同一の形状で
あり、搭載する半導体チップの外形と略同一の形状とす
ることが好ましい。
The third layer, like the first and second layers, is made of a green sheet of alumina ceramic or the like, and is larger than, for example, the total area of the first opening and the region where the electrodes are arranged. It has a second opening of area. The shape of the second opening is, for example, substantially the same as that of the first opening, and is preferably substantially the same as the outer shape of the semiconductor chip to be mounted.

【0019】また、第3の層は、第2の開口部の略中心
部に第1の開口部が位置し、かつ電極が第2の開口部の
縁部に位置するように第2の層に積層される。すなわ
ち、電極と第1の開口部とが第2の開口部内に位置する
ように第2の層に積層される。なお、第2の開口部の深
さは、半導体チップの高さよりも同じかそれ以上の大き
さとすることが好ましい。これにより、半導体チップを
前記電極上に搭載したときに、該半導体チップが第1の
層よりも上にはみ出るのを防ぐことができる。
The third layer is formed such that the first opening is located substantially at the center of the second opening and the electrode is located at the edge of the second opening. Laminated. That is, the electrode and the first opening are stacked on the second layer so as to be located in the second opening. It is preferable that the depth of the second opening is equal to or larger than the height of the semiconductor chip. Thus, when the semiconductor chip is mounted on the electrode, the semiconductor chip can be prevented from protruding above the first layer.

【0020】このように、第2の層及び第3の層に設け
られた第1の開口部及び第2の開口部により半導体チッ
プを搭載するためのキャビティを構成している。また、
電極が配置された第2の層に第1の開口部が設けられて
いるため、半導体チップを搭載したときに、その下側に
隙間が空く構成となっている。この第1の開口部の深さ
は、第3の層の上から荷重板を載せて焼成した際に生じ
る反りの影響を考慮して設定される。すなわち、第1の
開口部の深さは、反りが発生したときに第1の層が半導
体チップと接触しないような深さに設定する。
As described above, the first opening and the second opening provided in the second layer and the third layer constitute a cavity for mounting a semiconductor chip. Also,
Since the first opening is provided in the second layer on which the electrodes are arranged, a gap is formed below the semiconductor chip when the semiconductor chip is mounted. The depth of the first opening is set in consideration of the influence of warpage generated when a load plate is placed on the third layer and fired. That is, the depth of the first opening is set so that the first layer does not contact the semiconductor chip when warpage occurs.

【0021】このような積層基板を焼成する際には、第
3の層の上から平板状の荷重板を載せて焼成する。この
とき、半導体チップを接続するための電極は、第3の層
の第2の開口部の周辺に設けられているため、荷重板に
よる荷重の影響を受けやすく、反りが発生しにくい。こ
のため、半導体チップのバンプ電極が浮いてしまうのを
防ぐことができ、半導体チップと前記電極とを確実に接
続することができる。
When firing such a laminated substrate, a flat load plate is placed on the third layer and fired. At this time, since the electrode for connecting the semiconductor chip is provided around the second opening in the third layer, the electrode is easily affected by the load from the load plate, and warpage is less likely to occur. Therefore, the bump electrodes of the semiconductor chip can be prevented from floating, and the semiconductor chip and the electrodes can be reliably connected.

【0022】また、第1の開口部が設けられていること
により、半導体チップの下側が電極が設けられた位置よ
りもさらに1段低くなっているため、たとえ反りが発生
しても、半導体チップが第1の層と接触することがな
い。このため、アンダーフィル樹脂を充填する際の流動
性の悪化を防ぐことができる。
Further, since the first opening is provided, the lower side of the semiconductor chip is one step lower than the position where the electrode is provided. Does not come into contact with the first layer. For this reason, it is possible to prevent deterioration in fluidity when filling the underfill resin.

【0023】なお、搭載する半導体チップが複数の場合
は、請求項2にも記載したように、搭載する半導体チッ
プの数に応じて前記第1の開口部及び前記第2の開口
部、すなわちキャビティを設けてもよい。このように、
半導体チップ毎にキャビティを設けることにより、焼成
するときに荷重板を第3の層に載せた場合に、荷重板と
第3の層との接触面積が増え、より荷重が加わりやすく
なる。従って、基板の反りをより抑えることができる。
In the case where a plurality of semiconductor chips are mounted, the first opening and the second opening, that is, the cavity, are provided in accordance with the number of mounted semiconductor chips. May be provided. in this way,
By providing a cavity for each semiconductor chip, when the load plate is placed on the third layer during firing, the contact area between the load plate and the third layer increases, and a load is more easily applied. Therefore, the warpage of the substrate can be further suppressed.

【0024】また、請求項3にも記載したように、前記
第2の開口部の周辺に少なくとも1つの切欠部を設ける
ようにしてもよい。このように第2の開口部の周辺に切
欠部を設けることにより、アンダーフィル樹脂の充填が
しやすくなるため、作業効率及び生産効率を向上させる
ことができる。
Further, at least one notch may be provided around the second opening. By providing the notch around the second opening as described above, it becomes easier to fill the underfill resin, so that the working efficiency and the production efficiency can be improved.

【0025】[0025]

【発明の実施の形態】[第1実施形態]本発明の第1実
施形態について説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS [First Embodiment] A first embodiment of the present invention will be described.

【0026】図1には、積層基板としての多層基板10
が示されている。多層基板10は、図1(A)に示すよ
うな、例えば平板状のグリーンシート12を例えば複数
枚積層したものに、図1(B)に示すような、中央部が
開口したグリーンシート14を積層し、さらに図1
(C)に示すようなグリーンシート14の開口面積より
も大きい開口面積を有するグリーンシート16を積層し
た構成となっている。
FIG. 1 shows a multilayer substrate 10 as a laminated substrate.
It is shown. As shown in FIG. 1A, a multilayer substrate 10 is formed by stacking a plurality of flat green sheets 12, for example, as shown in FIG. 1A, and a green sheet 14 having a central opening as shown in FIG. Laminate and then Figure 1
The configuration is such that green sheets 16 having an opening area larger than the opening area of the green sheet 14 as shown in FIG.

【0027】なお、グリーンシート12、14、16
は、例えばアルミナセラミックからなり、一例として全
て同じ厚さである。
The green sheets 12, 14, 16
Are made of, for example, alumina ceramic, and all have the same thickness as an example.

【0028】このように、多層基板10は、開口部を有
するグリーンシート14、16を積層することでフリッ
プチップICを搭載するためのキャビティ(くぼみ)1
1を形成している。
As described above, the multilayer substrate 10 is formed by laminating the green sheets 14 and 16 having openings, thereby forming a cavity 1 for mounting a flip-chip IC.
1 are formed.

【0029】また、グリーンシート14の開口部周辺に
は、図2に示すようにフリップチップICを接続するた
めの電極パッド18が設けられている。この電極パッド
18に図3に示すようにフリップチップIC20のバン
プ電極22が接続され、フリップチップIC20がキャ
ビティ11内に搭載される。
Further, an electrode pad 18 for connecting a flip chip IC is provided around the opening of the green sheet 14 as shown in FIG. The bump electrode 22 of the flip chip IC 20 is connected to the electrode pad 18 as shown in FIG. 3, and the flip chip IC 20 is mounted in the cavity 11.

【0030】なお、グリーンシート16の開口部の形状
は、例えばフリップチップIC20の形状と相似形であ
り、その外形寸法はフリップチップIC20の外形寸法
よりも大きく、グリーンシート16の下に積層されたグ
リーンシート14の開口部周辺に設けられた電極パッド
18が全て露出する程度の大きさとなっている。
The shape of the opening of the green sheet 16 is similar to, for example, the shape of the flip-chip IC 20, and its outer dimensions are larger than the outer dimensions of the flip-chip IC 20, and are stacked below the green sheet 16. The size is such that all the electrode pads 18 provided around the opening of the green sheet 14 are exposed.

【0031】また、グリーンシート16全体の厚さは、
バンプ電極22を含めたフリップチップICの厚さと同
程度かそれよりも厚くし、かつ電極パッド18の部分の
厚さがなるべく厚くなるようにする。このため、フリッ
プチップIC20を、グリーンシート16の上側にはみ
出させることなくキャビティ11内に搭載することがで
きる。また、キャビティ11の深さは、例えば数μm〜
数百μmであり、これはグリーンシート14、16の積
層枚数を変えることにより容易に調節することができ
る。
The thickness of the entire green sheet 16 is as follows:
The thickness of the flip chip IC including the bump electrodes 22 is made equal to or larger than that of the flip chip IC, and the thickness of the electrode pad 18 is made as thick as possible. Therefore, the flip chip IC 20 can be mounted in the cavity 11 without protruding above the green sheet 16. The depth of the cavity 11 is, for example, several μm to
It can be easily adjusted by changing the number of stacked green sheets 14 and 16.

【0032】このような多層基板10の製造方法につい
て説明する。
A method for manufacturing such a multilayer substrate 10 will be described.

【0033】まず、グリーンシート12を1枚又は複数
枚積層して圧着する。次にその上にグリーンシート14
を1枚又は複数枚積層して圧着し、さらにその上にグリ
ーンシート16を1枚又は複数枚積層して圧着する。
First, one or a plurality of green sheets 12 are laminated and pressed. Next, green sheet 14 is placed on top
Are laminated and pressed, and one or more green sheets 16 are further laminated thereon and pressed.

【0034】次に、このようにグリーンシートを積層圧
着したものを図4に示すように台24上に載置し、その
上に平板状の荷重板26を載せる。そして、この状態で
所定温度で焼成する。これにより多層基板10が完成す
る。
Next, the green sheets laminated and pressed as described above are placed on a table 24 as shown in FIG. 4, and a flat load plate 26 is placed thereon. Then, firing is performed at a predetermined temperature in this state. Thereby, the multilayer substrate 10 is completed.

【0035】そして、この多層基板10に図3に示すよ
うにフリップチップIC20を搭載する。このとき、フ
リップチップIC20のバンプ電極22が接続される電
極パッド18は、荷重板26が載せられるグリーンシー
ト16の開口部近傍に設けられているため、焼成の際に
荷重板26による荷重の影響を受けるため、反りが小さ
くなる。例えば本出願人が前述した外形寸法のアルミナ
基板について、キャビティ側面、すなわちグリーンシー
ト16の開口部の縁から約3mm内側(中央側)の部分
の反りを測定したところ、約10μm以下となりバンプ
の高さに比べて十分小さかった。
Then, the flip chip IC 20 is mounted on the multilayer substrate 10 as shown in FIG. At this time, the electrode pad 18 to which the bump electrode 22 of the flip chip IC 20 is connected is provided near the opening of the green sheet 16 on which the load plate 26 is placed. Warpage is reduced. For example, when the applicant measured the warpage of the side surface of the cavity, that is, the portion on the inner side (center side) of about 3 mm from the edge of the opening of the green sheet 16 with respect to the alumina substrate having the above-described external dimensions, the warp was about 10 μm or less, and the height of the bump was about It was small enough.

【0036】このように、フリップチップIC20のバ
ンプ電極22が接続される電極パッド18がグリーンシ
ート16の開口部近傍、すなわち荷重板26による荷重
の影響を受けやすく、発生する反りが小さい部分に設け
られているため、フリップチップIC20を多層基板1
0に安定した接続品質で搭載することができる。
As described above, the electrode pad 18 to which the bump electrode 22 of the flip chip IC 20 is connected is provided in the vicinity of the opening of the green sheet 16, that is, in the portion where the warpage is small due to the effect of the load by the load plate 26. The flip-chip IC 20 is mounted on the multilayer substrate 1
It can be mounted with a connection quality stable to zero.

【0037】また、荷重板26による荷重の影響を受け
ないキャビティ11の中央部については、電極パッド1
8が設けられた部分よりもさらに1段低くなっている。
このため、図5に示すように、ある程度反りが発生して
も、フリップチップIC20と接触することはない。従
って、多層基板10とフリップチップIC20とのギャ
ップを確保することができ、フリップチップIC20を
搭載した後、部品保護の目的で行うアンダーフィル樹脂
の充填の際の流動性を確保することができる。
The central portion of the cavity 11 which is not affected by the load by the load plate 26
8 is one step lower than the part provided.
Therefore, as shown in FIG. 5, even if warpage occurs to some extent, it does not come into contact with the flip chip IC 20. Therefore, a gap between the multilayer substrate 10 and the flip-chip IC 20 can be ensured, and after the flip-chip IC 20 is mounted, fluidity at the time of filling the underfill resin for the purpose of protecting components can be ensured.

【0038】[第2実施形態]次に、本発明の第2実施
形態について説明する。
[Second Embodiment] Next, a second embodiment of the present invention will be described.

【0039】第2実施形態では、複数の部品を搭載する
ための多層基板について説明する。なお、図1に示す多
層基板10と同一部分には同一符号を付し、その詳細な
説明を省略する。
In the second embodiment, a multi-layer board for mounting a plurality of components will be described. The same parts as those of the multilayer substrate 10 shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0040】図6、7に示すように、多層基板10は、
搭載する部品の数に応じた複数のキャビティ11(図6
では2個)を備えている。このように、部品の数に応じ
てキャビティ11を備えることにより、荷重板26と多
層基板10との接触面積が増えるため、十分な荷重が多
層基板10に加えられる。これにより、1つのキャビテ
ィに複数の部品を搭載する場合と比較して基板の反りを
大幅に抑制することができる。
As shown in FIGS. 6 and 7, the multilayer substrate 10 comprises:
A plurality of cavities 11 according to the number of parts to be mounted (FIG. 6)
2). By providing the cavities 11 in accordance with the number of components as described above, the contact area between the load plate 26 and the multilayer substrate 10 increases, so that a sufficient load is applied to the multilayer substrate 10. As a result, the warpage of the substrate can be significantly suppressed as compared with the case where a plurality of components are mounted in one cavity.

【0041】[第3実施形態]次に、本発明の第3実施
形態について説明する。
[Third Embodiment] Next, a third embodiment of the present invention will be described.

【0042】第3実施形態では、部品搭載後に行うアン
ダーフィル樹脂の充填の際の流動性をさらに改善する多
層基板について説明する。なお、図1に示す多層基板1
0と同一部分には同一符号を付し、その詳細な説明を省
略する。
In the third embodiment, a description will be given of a multi-layer substrate which further improves the fluidity when filling an underfill resin after mounting components. The multilayer substrate 1 shown in FIG.
The same parts as those of 0 are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0043】図8に示すように、多層基板10は、キャ
ビティ11の外縁部、すなわちグリーンシート16の開
口部の内縁部分に、アンダーフィル樹脂を注入するため
の図示しない注入ノズルが入るだけの切欠部28が少な
くとも1箇所(図8では2箇所)設けられている。
As shown in FIG. 8, the multilayer substrate 10 has a notch at the outer edge of the cavity 11, that is, at the inner edge of the opening of the green sheet 16, in which an injection nozzle (not shown) for injecting an underfill resin is inserted. At least one portion 28 (two portions in FIG. 8) is provided.

【0044】そして、アンダーフィル樹脂の充填の際に
は、この2つの切欠部28からアンダーフィル樹脂を充
填していくことにより、浸透圧によってフリップチップ
IC120と多層基板20”との隙間に気泡が発生する
ことなく充填される。このように、複数の切欠部28か
らアンダーフィル樹脂を充填していくことで、作業効率
及び生産効率を向上させることができる。
At the time of filling the underfill resin, the underfill resin is filled from the two cutouts 28, so that air bubbles are generated in the gap between the flip chip IC 120 and the multilayer substrate 20 '' by the osmotic pressure. In this way, by filling the underfill resin from the plurality of notches 28, the working efficiency and the production efficiency can be improved.

【0045】[0045]

【発明の効果】以上説明したように、請求項1記載の発
明によれば、半導体チップを接続するための電極が第3
の層の第2の開口部の縁部に設けられたため、荷重板に
よる荷重の影響を受けやすく、反りが発生しにくくなる
ため、半導体チップのバンプ電極が浮いてしまうのを防
ぐことができ、半導体チップと電極とを確実に接続する
ことができると共に、半導体チップの下側がさらに1段
低くなっているため、たとえ反りが発生しても半導体チ
ップが第1の層と接触することがなく、アンダーフィル
樹脂を充填する際の流動性の悪化を防ぐことができる、
という効果を有する。
As described above, according to the first aspect of the present invention, the electrode for connecting the semiconductor chip is the third electrode.
Is provided at the edge of the second opening of the second layer, so that it is susceptible to the load from the load plate and is less likely to warp, thereby preventing the bump electrodes of the semiconductor chip from floating. The semiconductor chip and the electrode can be reliably connected, and the lower side of the semiconductor chip is further lowered, so that even if warpage occurs, the semiconductor chip does not contact the first layer, It can prevent deterioration of fluidity when filling the underfill resin,
It has the effect of.

【0046】請求項2記載の発明によれば、搭載する半
導体チップの数に応じて第1の開口部及び第2の開口部
を設けたので、焼成するときに荷重板を第3の層に載せ
た場合に荷重板と第3の層との接触面積が増え、より荷
重が加わりやすくなるため、基板の反りをより抑えるこ
とができる、という効果を有する。
According to the second aspect of the present invention, since the first opening and the second opening are provided in accordance with the number of semiconductor chips to be mounted, the load plate is formed on the third layer when firing. When it is placed, the contact area between the load plate and the third layer is increased, and a load is more likely to be applied, so that there is an effect that the warpage of the substrate can be further suppressed.

【0047】請求項3記載の発明によれば、第1の開口
部の周辺に少なくとも1つの切欠部が設けるようにした
ので、アンダーフィル樹脂の充填がしやすくなり、作業
効率及び生産効率を向上させることができる、という効
果を有する。
According to the third aspect of the present invention, at least one notch is provided around the first opening, so that the underfill resin can be easily filled, and the working efficiency and the production efficiency are improved. This has the effect of being able to

【図面の簡単な説明】[Brief description of the drawings]

【図1】 第1実施形態に係る多層基板の斜視図及び断
面図である。
FIG. 1 is a perspective view and a sectional view of a multilayer substrate according to a first embodiment.

【図2】 第1実施形態に係る多層基板の平面図であ
る。
FIG. 2 is a plan view of the multilayer substrate according to the first embodiment.

【図3】 第1実施形態に係る多層基板の断面図であ
る。
FIG. 3 is a cross-sectional view of the multilayer substrate according to the first embodiment.

【図4】 第1実施形態に係る多層基板の焼成について
説明するための図である。
FIG. 4 is a diagram for explaining firing of the multilayer substrate according to the first embodiment.

【図5】 反りの発生した多層基板について説明するた
めの図である。
FIG. 5 is a diagram for explaining a multilayer substrate in which warpage has occurred.

【図6】 第2実施形態に係る多層基板の焼成について
説明するための図である。
FIG. 6 is a diagram for explaining firing of a multilayer substrate according to a second embodiment.

【図7】 第2実施形態に係る多層基板の斜視図であ
る。
FIG. 7 is a perspective view of a multilayer substrate according to a second embodiment.

【図8】 第3実施形態に係る多層基板の斜視図であ
る。
FIG. 8 is a perspective view of a multilayer substrate according to a third embodiment.

【図9】 従来における多層基板の焼成について説明す
るための図である。
FIG. 9 is a view for explaining a conventional firing of a multilayer substrate.

【図10】 従来における多層基板の焼成について説明
するための図である。
FIG. 10 is a view for explaining a conventional firing of a multilayer substrate.

【図11】 従来における反りが発生した多層基板につ
いて説明するための図である。
FIG. 11 is a view for explaining a conventional multilayer substrate in which warpage has occurred.

【符号の説明】[Explanation of symbols]

10 多層基板 12 グリーンシート(第1の層) 14 グリーンシート(第2の層) 16 グリーンシート(第3の層) 18 電極パッド 20 フリップチップIC 22 バンプ電極 24 台 26 荷重板 28 切欠部 DESCRIPTION OF SYMBOLS 10 Multilayer board 12 Green sheet (1st layer) 14 Green sheet (2nd layer) 16 Green sheet (3rd layer) 18 Electrode pad 20 Flip chip IC 22 Bump electrode 24 26 Load plate 28 Notch

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1の層と、 前記第1の層に積層され、第1の開口部を有すると共に
前記第1の開口部の周辺に半導体チップを接続するため
の電極が配置された第2の層と、 前記第1の開口部及び前記電極が配置された領域よりも
大きい面積の第2の開口部を有すると共に、前記第2の
開口部の略中心部に前記第1の開口部が位置し、かつ前
記電極が前記第2の開口部の縁部に位置するように前記
第2の層に積層された第3の層と、 を備えた積層基板。
A first layer, a first layer laminated on the first layer, having a first opening, and an electrode for connecting a semiconductor chip around the first opening, the first layer being disposed on the first layer; A second opening having a larger area than a region in which the first opening and the electrode are arranged, and the first opening substantially in the center of the second opening. And a third layer laminated on the second layer such that the electrode is located at an edge of the second opening.
【請求項2】 搭載する半導体チップの数に応じて前記
第1の開口部及び前記第2の開口部が設けられたことを
特徴とする請求項1記載の積層基板。
2. The laminated substrate according to claim 1, wherein said first opening and said second opening are provided in accordance with the number of semiconductor chips to be mounted.
【請求項3】 前記第2の開口部の周辺に少なくとも1
つの切欠部が設けられたことを特徴とする請求項1又は
請求項2記載の積層基板。
3. The apparatus according to claim 1, wherein at least one
3. The laminated substrate according to claim 1, wherein two notches are provided.
JP2000054178A 2000-02-29 2000-02-29 Multilayer substrate Pending JP2001244578A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000054178A JP2001244578A (en) 2000-02-29 2000-02-29 Multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000054178A JP2001244578A (en) 2000-02-29 2000-02-29 Multilayer substrate

Publications (1)

Publication Number Publication Date
JP2001244578A true JP2001244578A (en) 2001-09-07

Family

ID=18575469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000054178A Pending JP2001244578A (en) 2000-02-29 2000-02-29 Multilayer substrate

Country Status (1)

Country Link
JP (1) JP2001244578A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1519641A3 (en) * 2003-09-29 2005-08-24 Matsushita Electric Industrial Co., Ltd. Module and method of manufacturing module
WO2009131204A1 (en) * 2008-04-24 2009-10-29 日本電気株式会社 Substrate, structure for mounting surface mounting component, and electronic device
JP2011018927A (en) * 2010-09-07 2011-01-27 Murata Mfg Co Ltd Circuit board
JP2012009865A (en) * 2010-06-23 2012-01-12 Lg Innotek Co Ltd Ceramic substrate and method of manufacturing the same, and image sensor package and method of manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1519641A3 (en) * 2003-09-29 2005-08-24 Matsushita Electric Industrial Co., Ltd. Module and method of manufacturing module
US7231712B2 (en) 2003-09-29 2007-06-19 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a module
CN100369532C (en) * 2003-09-29 2008-02-13 松下电器产业株式会社 Module and method of manufacturing module
WO2009131204A1 (en) * 2008-04-24 2009-10-29 日本電気株式会社 Substrate, structure for mounting surface mounting component, and electronic device
JPWO2009131204A1 (en) * 2008-04-24 2011-08-25 日本電気株式会社 Substrate, surface mount component mounting structure, and electronic device
JP2012009865A (en) * 2010-06-23 2012-01-12 Lg Innotek Co Ltd Ceramic substrate and method of manufacturing the same, and image sensor package and method of manufacturing the same
US9337114B2 (en) 2010-06-23 2016-05-10 Lg Innotek Co., Ltd. Ceramic board, method manufacturing thereof, image sensor package and method of manufacturing the same
JP2011018927A (en) * 2010-09-07 2011-01-27 Murata Mfg Co Ltd Circuit board

Similar Documents

Publication Publication Date Title
US6545366B2 (en) Multiple chip package semiconductor device
KR100499289B1 (en) Semiconductor package having pattern lead and method for manufacturing thereof
KR100194130B1 (en) Semiconductor package
JPH07302858A (en) Semiconductor package
KR100521279B1 (en) Stack Chip Package
JPH1050878A (en) Semiconductor device and its manufacture
JP2019197876A (en) Flip chip package substrate
JPH10233463A (en) Semiconductor device and its manufacture
JPH07169873A (en) Multi-layer board and manufacture thereof
US11139177B2 (en) Method of fabricating semiconductor package structure
JP4284782B2 (en) Multilayer ceramic substrate and manufacturing method thereof
JP2001244578A (en) Multilayer substrate
KR101070022B1 (en) Multi-layer ceramic circuit board, fabrication method of the same and electric device module
TW544839B (en) Semiconductor device
US10201086B2 (en) Electronic device
JP2014103244A (en) Semiconductor device and semiconductor chip
KR100650728B1 (en) stacked package and method for manufacturing the same
JP2005322659A (en) Wiring board, its manufacturing method and semiconductor device
KR100626330B1 (en) Both faces type package and method for manufacturing the same
JP2011029523A (en) Package for electronic component storage, and electronic device
JP4566046B2 (en) Multiple wiring board
JP2945291B2 (en) Ceramic multilayer substrate
CN218385180U (en) Semiconductor packaging structure
TWI837750B (en) Semiconductor device, substrate and method of manufacturing semiconductor device
KR20090132000A (en) Wafer level chip stack package and method of fabricating the same and apparatus of manufacturing semiconductor package