JP2001244482A - Semiconductor element and manufacturing method therefor - Google Patents

Semiconductor element and manufacturing method therefor

Info

Publication number
JP2001244482A
JP2001244482A JP2000081003A JP2000081003A JP2001244482A JP 2001244482 A JP2001244482 A JP 2001244482A JP 2000081003 A JP2000081003 A JP 2000081003A JP 2000081003 A JP2000081003 A JP 2000081003A JP 2001244482 A JP2001244482 A JP 2001244482A
Authority
JP
Japan
Prior art keywords
semiconductor device
ferroelectric
semiconductor
oxide semiconductor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000081003A
Other languages
Japanese (ja)
Inventor
Satoshi Inoue
聡 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000081003A priority Critical patent/JP2001244482A/en
Publication of JP2001244482A publication Critical patent/JP2001244482A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily obtain satisfactory interface in SrTiO3 whose concentration of a carrier is comparatively high and which is made into semiconductor, and to realize a semiconductor element superior in Schottky connection and interface control by an oxide semiconductor. SOLUTION: An oxide semiconductor is annealed in oxygen at 1000 deg.C and it is cleaned by using acid in a nitrogen atmosphere. Thus, a substance causing an interface level is removed and an electrically clean surface is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子及びそ
の製造方法に関し、特に、スイッチング素子やメモリー
素子等として利用される、ショットキーダイオード、強
誘電体素子、MOS半導体素子等の半導体素子及びその
製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device such as a Schottky diode, a ferroelectric device, a MOS semiconductor device and the like which are used as a switching device, a memory device, and the like. It relates to a manufacturing method.

【0002】[0002]

【従来の技術】酸化物半導体素子の製造において界面に
不純物が付着したり、又は表面が乱れたりしていると、
界面準位が生じ、界面の電子状態を不安定とし半導体の
性能を低下させる。従来、このような界面の不純物を除
去して平坦化し、界面の電子状態、例えば、酸化物半導
体の1種であるSrTiO3の界面電子状態を制御する方法と
して次のような方法が提案されている。
2. Description of the Related Art In the manufacture of an oxide semiconductor device, if impurities adhere to an interface or the surface is disordered,
An interface state occurs, destabilizing the electronic state of the interface and deteriorating the performance of the semiconductor. Conventionally, the following method has been proposed as a method for removing such impurities at the interface and planarizing the interface to control the electronic state of the interface, for example, the interface electronic state of SrTiO 3 which is one kind of oxide semiconductor. I have.

【0003】即ち、酸化物半導体の1種であるSrTiO3
表面を、弗酸等の酸によりエッチング処理を行い、後に
酸素中、約1000℃でアニールを行い結晶表面を平坦化す
る。その後で、SrTiO3の表面を高真空中にてオゾン処理
する。この方法によれば、例えばショットキーダイオー
ドの製造においては、酸化物半導体と金との良好なショ
ットキー接続が可能となることが、その電流−電圧特性
から証明されている。
That is, the surface of SrTiO 3 , which is a kind of oxide semiconductor, is etched with an acid such as hydrofluoric acid, and then annealed at about 1000 ° C. in oxygen to flatten the crystal surface. Thereafter, the surface of SrTiO 3 is subjected to ozone treatment in a high vacuum. According to this method, for example, in the production of a Schottky diode, good Schottky connection between an oxide semiconductor and gold is proved from its current-voltage characteristics.

【0004】又、半導体不揮発メモリ素子等として利用
される強誘電体キャパシタの製造においては、下部電極
に強誘電体を蒸着し、その表面を洗浄し不純物を除去し
てから製造するようなことはなにも行っていない。
In the manufacture of a ferroelectric capacitor used as a semiconductor nonvolatile memory device, it is not possible to deposit a ferroelectric substance on a lower electrode, clean the surface of the ferroelectric substance and remove impurities, and then manufacture the ferroelectric substance. I haven't done anything.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、酸化物
半導体素子の製造についてみると、上記従来の方法は、
ドナー不純物の濃度が低いSrTiO3においてのみ効果が確
認されているものであり、しかもオゾン発生器が必要に
なるなど必ずしも簡便な方法ではない。又、大面積の酸
化物半導体基板の大量処理に関しては不向きである。
However, regarding the manufacture of an oxide semiconductor device, the above-mentioned conventional method has the following problems.
The effect has been confirmed only for SrTiO 3 having a low donor impurity concentration, and is not always a simple method such as requiring an ozone generator. Further, it is not suitable for mass processing of a large-area oxide semiconductor substrate.

【0006】本発明は、酸化物半導体素子における上記
従来の問題点を解決することを目的とし、オゾン処理等
することなく、界面準位の少ない良好な界面を有する酸
化物半導体を実現し、このような酸化物半導体を大量に
製造する方法を実現することを課題とする。そして、比
較的キャリアの濃いSrTiO3等の酸化物半導体おいても、
簡単に逆方向電流の小さい良好なショットキー接続等の
界面制御を行う電子素子を実現するものである。
An object of the present invention is to solve the above-mentioned conventional problems in an oxide semiconductor device and realize an oxide semiconductor having a good interface with a small interface level without performing ozone treatment or the like. It is an object to realize a method for mass-producing such an oxide semiconductor. And, even in an oxide semiconductor such as SrTiO 3 having a relatively high carrier density,
It is an object of the present invention to easily realize an electronic element that easily controls an interface such as a Schottky connection with a small reverse current.

【0007】又、強誘電体キャパシタの製造についてみ
ると、強誘電体の界面に不純物が付着したり、又は表面
が乱れたりしていると、強誘電体においても酸化物半導
体の場合と同様に、界面準位が生じ、界面の電子状態を
不安定とし強誘電体キャパシタの特性劣化の原因とな
る。
[0007] Regarding the manufacture of ferroelectric capacitors, if impurities are attached to the interface of the ferroelectric or the surface is disturbed, the ferroelectric is in the same manner as in the case of the oxide semiconductor. In addition, an interface state is generated, which makes the electronic state of the interface unstable and causes deterioration of characteristics of the ferroelectric capacitor.

【0008】そこで、本発明は、強誘電体キャパシタに
おいて、上記従来の問題点を解決することを目的とし、
強誘電体キャパシタについても、酸化物半導体と同様
に、界面準位の少ない良好な界面を有する強誘電体を実
現し、キャパシタ特性の劣化を防止しようとするもので
ある。
Therefore, an object of the present invention is to solve the above-mentioned conventional problems in a ferroelectric capacitor,
As with the oxide semiconductor, a ferroelectric capacitor is intended to realize a ferroelectric having a good interface with a small number of interface states and to prevent deterioration of the capacitor characteristics.

【0009】[0009]

【課題を解決するための手段】本発明は、上記課題を解
決するために、酸化物半導体を用いた半導体素子であっ
て、上記酸化物半導体は、酸素中1000℃でアニール処理
が行われ、その後で、不活性ガス、又は炭化物を含まな
いガス雰囲気内において酸を用いて洗浄処理されること
により、界面準位の起因となる原因物質が除去され、電
気的に清浄な表面とされていることを特徴とする半導体
素子を提供する。
According to the present invention, there is provided a semiconductor device using an oxide semiconductor, wherein the oxide semiconductor is annealed at 1000 ° C. in oxygen. Thereafter, by performing a cleaning treatment using an acid in a gas atmosphere containing no inert gas or carbide, a substance causing an interface state is removed, and an electrically clean surface is obtained. A semiconductor device is provided.

【0010】本発明は、上記課題を解決するために、強
誘電体キャパシタを有する半導体素子であって、上記強
誘電体キャパシタは、下部電極、該下部電極上に形成さ
れた強誘電体及び該強誘電体上に形成された上部電極か
ら成り、上記強誘電体は、不活性ガス、又は炭化物を含
まないガス雰囲気内において酸を用いてエッチング処理
されることにより、界面準位の起因となる原因物質が除
去され、電気的に清浄な表面とされていることを特徴と
する半導体素子を提供する。
The present invention is directed to a semiconductor device having a ferroelectric capacitor, wherein the ferroelectric capacitor comprises a lower electrode, a ferroelectric formed on the lower electrode, and a semiconductor device. Consisting of an upper electrode formed on a ferroelectric substance, the ferroelectric substance causes an interface state by being etched using an acid in an inert gas or a gas atmosphere containing no carbide. Provided is a semiconductor element characterized in that a causative substance has been removed and an electrically clean surface has been obtained.

【0011】上記強誘電体キャパシタを有する半導体素
子としては、上記強誘電体キャパシタを用いた不揮発メ
モリ素子等がある。
As a semiconductor device having the above ferroelectric capacitor, there is a nonvolatile memory device using the above ferroelectric capacitor.

【0012】本発明は、上記課題を解決するために、酸
化物半導体を酸素中1000℃ でアニール処理を行う工程
と、上記アニールを行った酸化物半導体を、不活性ガ
ス、又は炭化物を含まないガス雰囲気内において酸を用
いた洗浄処理を行うことにより、界面準位の起因となる
原因物質を除去し、電気的に清浄な表面を得るクリーニ
ング工程とを含むことを特徴とする半導体素子の製造方
法を提供する。
In order to solve the above-mentioned problems, the present invention provides a step of annealing an oxide semiconductor at 1000 ° C. in oxygen, and a step of removing the annealed oxide semiconductor from an inert gas or carbide. Performing a cleaning process using an acid in a gas atmosphere to remove a substance causing an interface state and obtain an electrically clean surface. Provide a way.

【0013】本発明は、上記課題を解決するために、強
誘電体キャパシタを有する半導体素子の製造方法であっ
て、上記強誘電体キャパシタは、まず下部電極上に強誘
電体を蒸着により形成し、次に上記強誘電体の表面を、
不活性ガス、又は炭化物を含まないガス雰囲気内におい
て酸を用いてエッチング処理し、界面準位の起因となる
原因物質を除去し、電気的に清浄な表面とし、次に上記
強誘電体上に上部電極を蒸着により形成することによっ
て、製造することを特徴とする半導体素子の製造方法を
提供する。
According to the present invention, there is provided a method of manufacturing a semiconductor device having a ferroelectric capacitor, wherein the ferroelectric capacitor comprises first forming a ferroelectric substance on a lower electrode by vapor deposition. And then the surface of the ferroelectric,
In an atmosphere of an inert gas or a carbide-free gas, an etching treatment is performed using an acid to remove a causative substance that causes an interface state, and to provide an electrically clean surface. A method of manufacturing a semiconductor device, wherein the method includes manufacturing an upper electrode by vapor deposition.

【0014】本発明に係る半導体素子及びその製造方法
において採用される上記不活性ガス、又は炭化物を含ま
ないガス雰囲気としては、窒素ガス雰囲気がある。
The inert gas or carbide-free gas atmosphere employed in the semiconductor device and the method of manufacturing the same according to the present invention is a nitrogen gas atmosphere.

【0015】本発明に係る半導体素子及びその製造方法
としては、例えば、上記電気的に清浄された酸化物半導
体の一面に、第1の金属が蒸着されショットキー接続の
第1の金属電極が形成されており、上記一面に対向する
他面に第2の金属が蒸着されオーミック接続の第2の金
属電極が形成されている半導体素子及びその製造方法が
ある。
In the semiconductor device and the method of manufacturing the same according to the present invention, for example, a first metal is deposited on one surface of the electrically cleaned oxide semiconductor to form a Schottky-connected first metal electrode. There is a semiconductor device in which a second metal is deposited on the other surface opposite to the one surface to form an ohmic-connected second metal electrode, and a method of manufacturing the same.

【0016】[0016]

【発明の実施の形態】本発明に係る半導体素子及びその
製造方法の実施の形態を、実施例に基づいて図面を参照
して説明する。本発明の実施例1として、ショットキー
ダイオード及びその製造方法を以下説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a semiconductor device and a method for manufacturing the same according to the present invention will be described with reference to the accompanying drawings. First Embodiment As a first embodiment of the present invention, a Schottky diode and a method of manufacturing the same will be described below.

【0017】本発明に係る半導体素子の実施例であるシ
ョットキーダイオードは、次のようにして作製する。ま
ず、SrTiO3の原料にドーパントとしてLa炭酸化物をLaが
3.75wt%になるように加え、引き上げ法(CZ法、チョ
クラルスキー法)等により単結晶を育成する。そして、
作成した単結晶を(100)面を出して1mmの厚さの板
に切り出し、表面を鏡面状に研磨する。これにより、半
導体化されたSrTiO3(SrTiO3基板)が形成される。
A Schottky diode as an embodiment of the semiconductor device according to the present invention is manufactured as follows. First, La carbonate is used as a dopant in the raw material of SrTiO 3
A single crystal is grown by a pulling method (CZ method, Czochralski method) or the like in addition to 3.75 wt%. And
The prepared single crystal is cut out into a plate having a thickness of 1 mm from the (100) plane, and the surface is polished to a mirror surface. As a result, SrTiO 3 (SrTiO 3 substrate) turned into a semiconductor is formed.

【0018】このようにして形成された半導体化された
SrTiO3を、本発明の最も特徴とする図1にそのポイント
を示す工程により次の通り処理する。即ち、上記半導体
化されたSrTiO3を、約1000℃にて酸素中でアニール処理
を行う(アニール処理を行う工程)。このアニール処理
の時間は、1時間が望ましいが、表面の平坦性が確保さ
れればこれより短くとも、長くとも構わない。又、アニ
ール温度は約1000℃が望ましいが、それ以下でもよく、
例えば約900℃でも構わない。
The semiconductor formed as described above
SrTiO 3 is treated as follows by the process which is the most characteristic feature of the present invention and is shown in FIG. That is, the SrTiO 3 made into a semiconductor is annealed at about 1000 ° C. in oxygen (a step of performing an annealing process). The annealing time is preferably one hour, but may be shorter or longer as long as the surface flatness is ensured. Also, the annealing temperature is preferably about 1000 ° C., but may be lower.
For example, about 900 ° C may be used.

【0019】次に、室温で窒素雰囲気中において硝酸中
に浸して洗浄処理(硝酸処理)を行う(クリーニング工
程)。この洗浄処理の時間は、例えば、5分程度であ
る。又、洗浄液としては、硝酸以外の酸を用いても良い
し、H202との混合物を用いても構わない。この硝酸によ
る洗浄処理の後に、純水で約1分超音波洗浄を行う。こ
の結果TiO表面が得られる。
Next, a cleaning treatment (nitric acid treatment) is performed by dipping in nitric acid at room temperature in a nitrogen atmosphere (cleaning step). The time of the cleaning process is, for example, about 5 minutes. As the cleaning liquid, may be an acid other than nitric acid, it may be used a mixture of H 2 0 2. After the cleaning treatment with nitric acid, ultrasonic cleaning is performed with pure water for about 1 minute. This results in a TiO surface.

【0020】ここで、ショットキー接続を作製する場
合、上記洗浄方法により洗浄した半導体化されたSrTiO3
の一方の面に、後述する方法でなるべく大気に曝さない
ようにして第1の金属を蒸着し第1の金属電極(ショッ
トキー電極)を形成する。第1の金属としては、本実施
例ではAu(金)を用い、これを電子ビーム蒸着装置を用
いて約3000Å蒸着する。第1の金属としては、その他A
g、Ni、Cu、Pt、Ge、W等の金属がある。
Here, when producing a Schottky connection, the semiconductor-converted SrTiO 3 washed by the above-described cleaning method is used.
A first metal is vapor-deposited on one surface of the substrate by a method described below so as not to be exposed to the air as much as possible to form a first metal electrode (Schottky electrode). In this embodiment, Au (gold) is used as the first metal, which is deposited by about 3000 ° using an electron beam evaporation apparatus. As the first metal, other A
There are metals such as g, Ni, Cu, Pt, Ge, and W.

【0021】具体的作業としては、半導体化されたSrTi
O3を窒素雰囲気のグローボックス内で上記洗浄を行った
後、例えば密封容器内に入れて電子ビーム蒸着装置内に
運搬し、そこで取り出して、上記半導体化されたSrTiO3
の一方の面に、第1の金属を電子ビーム蒸着し、ショッ
トキー接続の第1の金属電極を形成する。これにより、
なるべく大気に曝さないようにして、塵等の付着を防ぎ
ながら第1の金属電極を蒸着することができる。
As a specific operation, semiconductor-converted SrTi
After performing the above-described cleaning in a glow box in a nitrogen atmosphere, O 3 is transported into an electron beam evaporation apparatus, for example, in a sealed container, and is taken out there, and the semiconductor-converted SrTiO 3 is removed.
A first metal is vapor-deposited on one surface of the first electrode by electron beam to form a first metal electrode of Schottky connection. This allows
The first metal electrode can be deposited while preventing exposure to the air as much as possible, while preventing adhesion of dust and the like.

【0022】さらに、上記半導体化されたSrTiO3の一方
の面に対向する他方の面に、第2の金属を蒸着して、オ
ーミック接続の第2の金属電極(オーミック電極)を形
成する。第2の金属として、本実施例では、Al(アルミ
ニューム)を蒸着する。第2の金属としては、その他A
l、Mg、Na、Nb等の金属がある。
Further, a second metal is deposited on the other surface of the semiconductor-converted SrTiO 3 opposite to the one surface to form an ohmic-connected second metal electrode (ohmic electrode). In this embodiment, Al (aluminum) is deposited as the second metal. As the second metal, other A
There are metals such as l, Mg, Na and Nb.

【0023】これにより、本実施例に係る半導体素子
は、図2に示すように、半導体化されたSrTiO3 1を挟
むように、その一方の面にAuを蒸着したショットキー接
続の第1の金属電極2が、他方の面にAlを蒸着したオー
ミック接続の第2の金属電極3が、それぞれ形成されて
成るショットキーダイオード4が得られる。このショッ
トキーダイオード4は、後述する図3で示す特性を備
え、スイッチング機能を発揮する。
As a result, as shown in FIG. 2, the semiconductor device according to the present embodiment has a first Schottky connection in which Au is vapor-deposited on one surface of the semiconductor device so as to sandwich SrTiO 3 1 made into a semiconductor. A Schottky diode 4 is obtained in which the metal electrode 2 and the second metal electrode 3 of ohmic connection in which Al is deposited on the other surface are formed. The Schottky diode 4 has characteristics shown in FIG. 3 described later, and exhibits a switching function.

【0024】以上のような工程で製造された本実施例の
ショットキーダイオード4のダイオード特性について説
明する。図3は、図2に示すショットキーダイオード4
の第1の金属電極2とオーミック接続の第2の金属電極
3の間にバイアス電圧を印加し、ショットキーダイオー
ド4の電流変化を測定して得られたヒステレシスカーブ
を示す特性図である。なお、図3中の縦軸は電流の絶対
値を示す(後述する図4、5も同様)。
The diode characteristics of the Schottky diode 4 according to the present embodiment manufactured by the above steps will be described. FIG. 3 shows the Schottky diode 4 shown in FIG.
FIG. 4 is a characteristic diagram showing a hysteresis curve obtained by applying a bias voltage between the first metal electrode 2 and the ohmic-connected second metal electrode 3 and measuring a change in current of the Schottky diode 4. The vertical axis in FIG. 3 indicates the absolute value of the current (the same applies to FIGS. 4 and 5 described later).

【0025】図3によると、本発明に係るショットキー
ダイオード4では、硝酸による洗浄処理を行うことによ
り、界面に付着した不純物及び/又はSrO層(面)(不
純物及び/又はSrO層(面)を本明細書では「原因物
質」という。)が洗浄されて除去されるから、界面準位
を除去し又は少なくして、良好な界面が得られる。この
結果、ショットキーダイオード4の第1の金属電極2と
第2の金属電極3の間に、正方向に電圧を加え、減少さ
せると0.5〜1.5V近辺で直線性にすぐれ、きわめて安定
したショットキー動作が可能となる。尚、約0.5V以下
では、測定装置の都合上測定限界以下となり、一定とな
っている部分は測定装置のノイズとして観測された値で
ある。
Referring to FIG. 3, in the Schottky diode 4 according to the present invention, the impurities and / or the SrO layer (surface) (the impurities and / or the SrO layer (surface)) adhered to the interface by performing the cleaning treatment with nitric acid. Is referred to as “causing substance” in the present specification), so that a good interface can be obtained by removing or reducing the interface state. As a result, when a voltage is applied between the first metal electrode 2 and the second metal electrode 3 of the Schottky diode 4 in the positive direction and the voltage is reduced, the linearity is excellent in the vicinity of 0.5 to 1.5 V, and an extremely stable shot is obtained. Key operation becomes possible. Note that when the voltage is about 0.5 V or less, the value is lower than the measurement limit due to the convenience of the measuring device, and the constant portion is a value observed as noise of the measuring device.

【0026】これに対して、図4は、La3.73%を注入し
て半導体化されたSrTiO3を、1000℃でアニールしたもの
であるが、硝酸による洗浄処理を行わなかったものを利
用し、図3同様に第1の金属電極2と第2の金属電極を
形成して成る半導体素子に、電圧を印加した場合のヒス
テレシスカーブを示す特性図である。
On the other hand, FIG. 4 shows an example in which SrTiO 3, which has been converted into a semiconductor by injecting La3.73%, is annealed at 1000 ° C., but is not cleaned with nitric acid. FIG. 4 is a characteristic diagram showing a hysteresis curve when a voltage is applied to a semiconductor element formed with a first metal electrode 2 and a second metal electrode as in FIG.

【0027】図4によると、0Vから正方向に徐々にバ
イアス電圧を増加しさらに減少させた場合に、その電流
の増加、減少は直線性に劣る。又、負方向にバイアス電
圧を変化させた場合に、ショットキーダイオードでは電
流が殆ど流れないべきところ、大きなリーク電流が生じ
ている。要するに、図4に係る半導体素子は、ショット
キーダイオードとしては特性が不安定である。これは、
半導体の表面が十分洗浄されていないために、界面に不
純物が付着し界面準位が存在するためであると考えられ
る。
According to FIG. 4, when the bias voltage is gradually increased from 0 V in the positive direction and further decreased, the increase or decrease of the current is inferior in linearity. Also, when the bias voltage is changed in the negative direction, a large leak current is generated in the Schottky diode where almost no current should flow. In short, the semiconductor device according to FIG. 4 has unstable characteristics as a Schottky diode. this is,
This is probably because the surface of the semiconductor is not sufficiently cleaned, so that impurities adhere to the interface and an interface state exists.

【0028】さらに、図5は、La3.73%を注入して半導
体化されたSrTiO3について、上記硝酸による洗浄処理は
行ったが、アニール処理を行わなかったものを利用し、
図3同様に、第1の金属電極と第2の金属電極を形成し
て成る半導体素子に電圧を印加した場合のヒステレシス
カーブを示す特性図である。
Further, FIG. 5 shows that SrTiO 3 , which was made into a semiconductor by injecting La3.73%, was subjected to the above-described cleaning treatment with nitric acid but not subjected to annealing treatment.
FIG. 4 is a characteristic diagram showing a hysteresis curve when a voltage is applied to a semiconductor element formed with a first metal electrode and a second metal electrode as in FIG. 3.

【0029】図5のヒステリシスカーブは、図4に類似
しており、その半導体素子は、ショットキーダイオード
としては特性が不安定である。これは、1000℃でのアニ
ール処理により表面の平坦化をしないと、その後の酸に
よる洗浄処理をしても安定した特性が得られないことを
示している。要するに、本発明のように、アニール処理
とその後の酸による洗浄処理をして初めて、図3に示す
ような安定したヒステリシスが得られる、ショットキー
ダイオードとしての所望の効果が得られることを示して
いるものである。
The hysteresis curve of FIG. 5 is similar to that of FIG. 4, and the semiconductor element has unstable characteristics as a Schottky diode. This indicates that unless the surface is flattened by annealing at 1000 ° C., stable characteristics cannot be obtained even with a subsequent cleaning treatment with an acid. In short, it is shown that a desired effect as a Schottky diode, in which a stable hysteresis as shown in FIG. 3 can be obtained only after an annealing process and a subsequent cleaning process with an acid as in the present invention, can be obtained. Is what it is.

【0030】次に、本発明の実施例2として、半導体不
揮発メモリ素子について、図6〜9図を参照して説明す
る。半導体不揮発メモリ素子は、図6に示すように、D
RAMのキャパシタンス部分を強誘電体キャパシタに置
き換えたものが一般的に知られている。強誘電体キャパ
シタ5は、後述するように強誘電体と、この強誘電体を
挟んだ上下電極とから構成される。
Next, as a second embodiment of the present invention, a semiconductor nonvolatile memory device will be described with reference to FIGS. As shown in FIG. 6, the semiconductor nonvolatile memory element
It is generally known that a capacitance portion of a RAM is replaced with a ferroelectric capacitor. The ferroelectric capacitor 5 includes a ferroelectric and upper and lower electrodes sandwiching the ferroelectric as described later.

【0031】実施例に2に係る発明は、強誘電体キャパ
シタ5について次のような特徴を有する。この強誘電体
キャパシタ5は、図7に示すように、SrTiO3とLa(全重
量に対するLa重量3.73wt%)の混合物から成る下部電極
7と、下部電極7上に形成されたBiTiO12から成
る強誘電体8と、強誘電体8上に形成されたAlから成る
上部電極9とから構成される。なお、下部電極7の材料
としてはPt、IrO等でもよい。又、強誘電体8の材料
としては、SrBiTaOやPb(ZrTi)O等でもよい。
The invention according to the second embodiment has the following features of the ferroelectric capacitor 5. As shown in FIG. 7, the ferroelectric capacitor 5 has a lower electrode 7 made of a mixture of SrTiO 3 and La (La weight 3.73 wt% based on the total weight), and Bi 4 Ti 3 formed on the lower electrode 7. It comprises a ferroelectric 8 made of O 12 and an upper electrode 9 made of Al formed on the ferroelectric 8. The material of the lower electrode 7 may be Pt, IrO 2 or the like. The material of the ferroelectric 8 may be SrBi 2 Ta 2 O 9 or Pb (ZrTi) O 3 .

【0032】この強誘電体キャパシタ5の製造工程は次
の通りである。まず下部電極7上に強誘電体8を蒸着に
より形成する。次に強誘電体8の表面(上面)を、窒素
ガス等の、雰囲気不活性ガス、又は炭化物を含まないガ
ス雰囲気内において硝酸を用いてエッチング処理し、界
面準位の起因となる原因物質を除去し、電気的に清浄な
表面とする。次に強誘電体8上に上部電極9を蒸着によ
り形成する。エッチング処理は、酸化性の強い酸であれ
ば硝酸以外の酸でもよい。
The manufacturing process of the ferroelectric capacitor 5 is as follows. First, a ferroelectric material 8 is formed on the lower electrode 7 by vapor deposition. Next, the surface (upper surface) of the ferroelectric material 8 is etched using nitric acid in an atmosphere of an inert gas such as a nitrogen gas or a gas atmosphere containing no carbide to remove a causative substance that causes an interface state. Remove, leaving an electrically clean surface. Next, an upper electrode 9 is formed on the ferroelectric 8 by vapor deposition. For the etching treatment, an acid other than nitric acid may be used as long as the acid has a strong oxidizing property.

【0033】以上のような工程で製造された実施例2に
係る強誘電体キャパシタ5の特性について説明する。図
8は、図7に示す強誘電体キャパシタ5の上部電極9と
下部電極7との間にバイアス電圧を印加し、そのキャパ
シタンスを測定して得られた特性図(バイアス電圧−キ
ャパシタンス)である。図9は、図7に示す強誘電体キ
ャパシタ5と同じ構造であるが、本発明のような強誘電
体8の表面の処理をなにも行わない強誘電体キャパシタ
5の特性図である。
The characteristics of the ferroelectric capacitor 5 according to the second embodiment manufactured by the above steps will be described. FIG. 8 is a characteristic diagram (bias voltage-capacitance) obtained by applying a bias voltage between the upper electrode 9 and the lower electrode 7 of the ferroelectric capacitor 5 shown in FIG. 7 and measuring the capacitance. . FIG. 9 is a characteristic diagram of the ferroelectric capacitor 5 which has the same structure as the ferroelectric capacitor 5 shown in FIG. 7, but does not perform any processing on the surface of the ferroelectric 8 as in the present invention.

【0034】強誘電体8の表面の処理をなにも行わない
従来の強誘電体キャパシタ5では、図9に示すように、
履歴が現れ制御不能な特性を示している。この原因は、
強誘電体自体の履歴特性ではなく、強誘電体の界面に不
純物が付着し界面準位が存在するために、電荷が蓄積さ
れリーク電流が生じ、この結果、キャパシタンス特性が
安定しないものと考えられる。
In a conventional ferroelectric capacitor 5 in which no treatment is performed on the surface of the ferroelectric 8, as shown in FIG.
The history appears and indicates uncontrollable characteristics. This is because
It is considered that not the hysteresis characteristic of the ferroelectric itself, but the impurity adhering to the interface of the ferroelectric and the presence of an interface state, the charge is accumulated and a leak current occurs, and as a result, the capacitance characteristic is not stabilized. .

【0035】しかしながら、本発明の実施例2に係る強
誘電体キャパシタ5は、図8で示すように、ヒステリシ
スの除去が実現され、電気的に制御性の良いキャパシタ
ンス特性が得られた。即ち、強誘電体8の表面(上面)
を強い酸性の酸等によるエッチング処理し、界面順位の
原因となる物質を除去することで、界面順位が原因とな
る電荷の蓄積を低減させて電流のリークの低減を実現
し、この結果、制御可能な電気特性が得られ、しかも広
い範囲で均一な誘電体薄膜を得ることができる。
However, in the ferroelectric capacitor 5 according to the second embodiment of the present invention, as shown in FIG. 8, the removal of hysteresis was realized, and a capacitance characteristic with good controllability was obtained. That is, the surface (upper surface) of the ferroelectric 8
Is etched with a strong acidic acid, etc. to remove the substances that cause the interface order, thereby reducing the charge accumulation caused by the interface order and reducing the current leakage. Possible electric characteristics can be obtained, and a uniform dielectric thin film can be obtained in a wide range.

【0036】以上、本発明の実施の形態を実施例に基づ
いて説明したが、本発明に係る半導体素子及びその製造
方法は、上記実施例のようにショットキーダイオードや
強誘電体素子等のスイッチング素子やメモリー素子等と
して利用されるのみだけではなく、MOS半導体素子等
の半導体素子にも適用されるものである。
Although the embodiments of the present invention have been described based on the embodiments, the semiconductor device and the method of manufacturing the same according to the present invention are not limited to the switching of the Schottky diode or the ferroelectric device as in the above embodiments. The present invention is not only used as an element or a memory element, but also applied to a semiconductor element such as a MOS semiconductor element.

【0037】[0037]

【発明の効果】以上の構成の本発明に係る半導体素子及
びその製造方法によれば、従来は必要であったオゾン発
生器等を使用することなく、酸化物半導体において界面
準位の少ない良好な界面を簡単に得ることが出来る。
According to the semiconductor device and the method of manufacturing the same according to the present invention having the above-described structure, an oxide semiconductor having a low interface state can be obtained without using an ozone generator or the like which has been conventionally required. An interface can be easily obtained.

【0038】特に、比較的キャリアの濃度の高い酸化物
半導体においても、良好な界面を簡単に得ることができ
る。これによって、逆方向電流をきわめて小さくできる
ショットキーダイオード等、界面制御において優れた特
性を有する半導体素子を酸化物半導体により簡単かつ大
量に製造することが可能となる。
In particular, a favorable interface can be easily obtained even in an oxide semiconductor having a relatively high carrier concentration. This makes it possible to easily and mass-produce a semiconductor element having excellent characteristics in interface control, such as a Schottky diode that can extremely reduce a reverse current, by using an oxide semiconductor.

【0039】さらに、本発明によれば、強誘電体キャパ
シタについても、強誘電体表面を酸等によるエッチング
処理し、界面順位の原因となる物質を除去することで、
界面順位が原因となる電荷の蓄積を低減させ電流のリー
クの低減を実現し、この結果制御可能なな電気特性が得
られ、しかも広い範囲で均一な誘電体薄膜を得ることが
できる。
Further, according to the present invention, the ferroelectric capacitor is also subjected to an etching treatment with an acid or the like to remove a substance which causes an interface order, by using a ferroelectric capacitor.
The accumulation of electric charge due to the interface order is reduced to reduce the current leakage. As a result, controllable electric characteristics can be obtained, and a uniform dielectric thin film can be obtained in a wide range.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る実施例1を説明する図であり、半
導体化されたSrTiO3の表面処理工程のフロー図である。
FIG. 1 is a view for explaining Example 1 according to the present invention, and is a flow chart of a surface treatment step of SrTiO 3 made into a semiconductor.

【図2】本発明に係る半導体素子及び製造方法の実施例
であるショットキーダイオードを示す図である。
FIG. 2 is a view showing a Schottky diode which is an embodiment of the semiconductor device and the manufacturing method according to the present invention.

【図3】図2に示す本発明に係るショットキーダイオー
ドの電圧−電流特性を示す図である。
FIG. 3 is a diagram showing voltage-current characteristics of the Schottky diode according to the present invention shown in FIG.

【図4】硝酸処理前の(硝酸処理をしない)SrTiO3基板
を用いて作成したAu/SrTiO3ショットキーダイオードの
特性を示す図である。
FIG. 4 is a diagram showing characteristics of an Au / SrTiO 3 Schottky diode prepared using a SrTiO 3 substrate before nitric acid treatment (not subjected to nitric acid treatment).

【図5】硝酸処理はしたが、アニール処理をしないSrTi
O3基板を用いて作成したAu/SrTiO3ショットキーダイオ
ードの特性を示す図である。
FIG. 5: SrTi treated with nitric acid but not annealed
FIG. 3 is a view showing characteristics of an Au / SrTiO 3 Schottky diode formed using an O 3 substrate.

【図6】本発明の実施例2を説明する図であり、強誘電
体キャパシタを有する半導体不揮発メモリ素子を示す図
である。
FIG. 6 is a diagram illustrating a second embodiment of the present invention, and is a diagram illustrating a semiconductor nonvolatile memory element having a ferroelectric capacitor.

【図7】本発明の実施例2における強誘電体キャパシタ
を示す図である。
FIG. 7 is a diagram illustrating a ferroelectric capacitor according to a second embodiment of the present invention.

【図8】本発明の実施例2の強誘電体キャパシタの電圧
−電流特性を示す図である。
FIG. 8 is a diagram showing voltage-current characteristics of the ferroelectric capacitor according to the second embodiment of the present invention.

【図9】硝酸でエッチング処理をしない強誘電体キャパ
シタの電圧−電流特性を示す図である。
FIG. 9 is a diagram showing voltage-current characteristics of a ferroelectric capacitor which is not etched with nitric acid.

【符号の説明】[Explanation of symbols]

1 半導体化されたSrTiO3(SrTiO3基板) 2 第1の金属電極(ショットキー電極) 3 第2の金属電極(オーミック電極) 4 ショットキーダイオード 5 強誘電体キャパシタ 6 ダイオード 7 下部電極 8 強誘電体 9 上部電極REFERENCE SIGNS LIST 1 semiconductor-converted SrTiO 3 (SrTiO 3 substrate) 2 first metal electrode (Schottky electrode) 3 second metal electrode (ohmic electrode) 4 Schottky diode 5 ferroelectric capacitor 6 diode 7 lower electrode 8 ferroelectric Body 9 Upper electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/8242 H01L 27/10 651 29/48 F Fターム(参考) 4M104 AA10 BB02 BB04 BB05 BB06 BB08 BB09 BB18 BB36 CC01 CC03 DD22 DD26 GG03 HH17 HH20 5F043 AA40 BB30 DD02 DD10 GG10 5F083 AD21 GA06 JA14 JA15 JA17 JA36 JA38 JA43 PR05 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H01L 21/8242 H01L 27/10 651 29/48 F F-term (Reference) 4M104 AA10 BB02 BB04 BB05 BB06 BB08 BB09 BB18 BB36 CC01 CC03 DD22 DD26 GG03 HH17 HH20 5F043 AA40 BB30 DD02 DD10 GG10 5F083 AD21 GA06 JA14 JA15 JA17 JA36 JA38 JA43 PR05

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 酸化物半導体を用いた半導体素子であ
って、 上記酸化物半導体は、酸素中1000℃でアニール処理が行
われ、その後で、不活性ガス、又は炭化物を含まないガ
ス雰囲気内において酸を用いて洗浄処理されることによ
り、界面準位の起因となる原因物質が除去され、電気的
に清浄な表面とされていることを特徴とする半導体素
子。
1. A semiconductor element using an oxide semiconductor, wherein the oxide semiconductor is subjected to an annealing treatment in oxygen at 1000 ° C., and thereafter, in an inert gas or a gas atmosphere containing no carbide. A semiconductor element having an electrically clean surface by removing a causative substance causing an interface state by performing a cleaning treatment using an acid.
【請求項2】 上記電気的に清浄された酸化物半導体
の一面に、第1の金属が蒸着されショットキー接続の第
1の金属電極が形成されており、上記一面に対向する他
面に第2の金属が蒸着され、オーミック接続の第2の金
属電極が形成されていることを特徴とする請求項1記載
の半導体素子。
2. A first metal is deposited on one surface of the electrically cleaned oxide semiconductor to form a first metal electrode of Schottky connection, and a first metal electrode is formed on another surface opposite to the one surface. 2. The semiconductor device according to claim 1, wherein a second metal electrode is formed by vapor-depositing the second metal, and a second metal electrode in ohmic connection is formed.
【請求項3】 強誘電体キャパシタを有する半導体素
子であって、 上記強誘電体キャパシタは、下部電極、該下部電極上に
形成された強誘電体及び該強誘電体に形成された上部電
極から成り、 上記強誘電体は、不活性ガス、又は炭化物を含まないガ
ス雰囲気内において酸を用いてエッチング処理されるこ
とにより、界面準位の起因となる原因物質が除去され、
電気的に清浄な表面とされていることを特徴とする半導
体素子。
3. A semiconductor device having a ferroelectric capacitor, wherein the ferroelectric capacitor includes a lower electrode, a ferroelectric formed on the lower electrode, and an upper electrode formed on the ferroelectric. The ferroelectric substance is subjected to an etching treatment using an acid in a gas atmosphere containing no inert gas or carbide, thereby removing a causative substance causing an interface state,
A semiconductor element having an electrically clean surface.
【請求項4】 上記強誘電体キャパシタとpn接合ダ
イオードとが直列接続されて構成される不揮発メモリ素
子であることを特徴とする請求項3記載の半導体素子。
4. The semiconductor device according to claim 3, wherein the semiconductor device is a nonvolatile memory device configured by connecting the ferroelectric capacitor and a pn junction diode in series.
【請求項5】 上記不活性ガス、又は炭化物を含まな
いガス雰囲気とは窒素ガス雰囲気であることを特徴とす
る請求項1、2、3又は4記載の半導体素子。
5. The semiconductor device according to claim 1, wherein the gas atmosphere containing no inert gas or carbide is a nitrogen gas atmosphere.
【請求項6】 酸化物半導体を酸素中1000℃ でアニ
ール処理を行う工程と、上記アニールを行った酸化物半
導体を、不活性ガス、又は炭化物を含まないガス雰囲気
内において酸を用いた洗浄処理を行うことにより、界面
準位の起因となる原因物質を除去し、電気的に清浄な表
面を得るクリーニング工程とを含むことを特徴とする半
導体素子の製造方法。
6. A step of annealing an oxide semiconductor in oxygen at 1000 ° C., and a step of cleaning the annealed oxide semiconductor using an acid in an inert gas or carbide-free gas atmosphere. Performing a cleaning step of removing a causative substance causing an interface state to obtain an electrically clean surface.
【請求項7】 上記電気的に清浄された酸化物半導体
の一面に、第1の金属を蒸着してショットキー接続の第
1の金属電極を形成するととともに、上記一面に対向す
る他面に第2の金属を蒸着してオーミック接続の第2の
金属電極を形成することを特徴とする請求項6記載の半
導体素子の製造方法。
7. A first metal electrode is formed by depositing a first metal on one surface of the electrically cleaned oxide semiconductor to form a Schottky-connected first metal electrode, and a first metal electrode is formed on the other surface opposite to the one surface. 7. The method for manufacturing a semiconductor device according to claim 6, wherein a second metal electrode of ohmic connection is formed by depositing a second metal.
【請求項8】 強誘電体キャパシタを有する半導体素
子の製造方法であって、 上記強誘電体キャパシタは、 まず下部電極上に強誘電体を蒸着により形成し、 次に上記強誘電体の表面を、不活性ガス、又は炭化物を
含まないガス雰囲気内において酸を用いてエッチング処
理し、界面準位の起因となる原因物質を除去し、電気的
に清浄な表面とし、 次に上記強誘電体上に上部電極を蒸着により形成するこ
とによって、 製造することを特徴とする半導体素子の製造方法。
8. A method of manufacturing a semiconductor device having a ferroelectric capacitor, comprising: forming a ferroelectric substance on a lower electrode by vapor deposition; , An etching treatment using an acid in an atmosphere of an inert gas or a carbide-free gas to remove a causative substance causing an interface state, and to obtain an electrically clean surface. A method for manufacturing a semiconductor device, comprising: manufacturing an upper electrode by vapor deposition.
【請求項9】 上記不活性ガス、又は炭化物を含まな
いガス雰囲気とは窒素ガス雰囲気であることを特徴とす
る請求項6、7又は8記載の半導体素子の製造方法。
9. The method for manufacturing a semiconductor device according to claim 6, wherein the gas atmosphere containing no inert gas or carbide is a nitrogen gas atmosphere.
JP2000081003A 1999-12-22 2000-03-22 Semiconductor element and manufacturing method therefor Pending JP2001244482A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000081003A JP2001244482A (en) 1999-12-22 2000-03-22 Semiconductor element and manufacturing method therefor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP36388799 1999-12-22
JP11-363887 1999-12-22
JP2000081003A JP2001244482A (en) 1999-12-22 2000-03-22 Semiconductor element and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2001244482A true JP2001244482A (en) 2001-09-07

Family

ID=26581523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000081003A Pending JP2001244482A (en) 1999-12-22 2000-03-22 Semiconductor element and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2001244482A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052437A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
US8598635B2 (en) 2009-10-30 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Transistor
US8704218B2 (en) 2009-10-30 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor film

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052437A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
US8492806B2 (en) 2009-10-30 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
US8598635B2 (en) 2009-10-30 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Transistor
US8704218B2 (en) 2009-10-30 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor film
US8791456B2 (en) 2009-10-30 2014-07-29 Semiconductor Energy Laboratory Co. Ltd. Non-linear element, display device including non- linear element, and electronic device including display device
US9112041B2 (en) 2009-10-30 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Transistor having an oxide semiconductor film
US9385114B2 (en) 2009-10-30 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device

Similar Documents

Publication Publication Date Title
US5970337A (en) Ferroelectric film capacitor with intergranular insulation
JP4194269B2 (en) Method of manufacturing ferroelectric capacitor element for ferroelectric memory integrated circuit
US5973911A (en) Ferroelectric thin-film capacitor
JP3363301B2 (en) Ferroelectric thin film-coated substrate, method of manufacturing the same, and nonvolatile memory constituted by ferroelectric thin-film-coated substrate
US6498097B1 (en) Apparatus and method of forming preferred orientation-controlled platinum film using oxygen
US6309894B1 (en) Semiconductor memory and method of manufacturing the same
US20060038214A1 (en) Low voltage drive ferroelectric capacitor
US7247551B2 (en) Substrate for electronic device, method for manufacturing substrate for electronic device, and electronic device
JP3628041B2 (en) Manufacturing method of semiconductor device
CN103346255B (en) Heterojunction, ferroelectric tunnel junction and preparation method and application thereof
JP3435633B2 (en) Thin film laminate, thin film capacitor, and method of manufacturing the same
US7008801B2 (en) Method of forming ferroelectric thin films on a high-k layer
JPH11186523A (en) Insulating material, substrate covered with insulating film, and manufacture and use thereof
US5645976A (en) Capacitor apparatus and method of manufacture of same
US6403441B1 (en) Method for fabricating storage capacitor using high dielectric constant material
US6139971A (en) Stratified structure with a ferroelectric layer and process for producing the same
JPH07263570A (en) Manufacture of dielectric device
JP2001244482A (en) Semiconductor element and manufacturing method therefor
JPH08213560A (en) Ferroelectric capacitor and its manufacture
JP2001181089A (en) Thin layer laminate, ferroelectric thin layer element and method for producing them
JP2000208440A (en) Forming method of platinum film for capacitor electrode of semiconductor device
JPH0969614A (en) Manufacturing method for ferroelectric thin film, dielectric thin film and integrated circuit containing ferroelectric thin film
JP3198453B2 (en) Semiconductor device and manufacturing method thereof
JP3545850B2 (en) Ferroelectric thin film element
US7329548B2 (en) Integration processes for fabricating a conductive metal oxide gate ferroelectric memory transistor