JP2001242878A - Data processor and pcm sound source device - Google Patents
Data processor and pcm sound source deviceInfo
- Publication number
- JP2001242878A JP2001242878A JP2000054464A JP2000054464A JP2001242878A JP 2001242878 A JP2001242878 A JP 2001242878A JP 2000054464 A JP2000054464 A JP 2000054464A JP 2000054464 A JP2000054464 A JP 2000054464A JP 2001242878 A JP2001242878 A JP 2001242878A
- Authority
- JP
- Japan
- Prior art keywords
- address
- processing
- data
- pcm
- external memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、たとえばPCM音
声信号に対してPCM音源処理を行なうデータ処理装置
およびPCM音源装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data processing device and a PCM tone generator for performing a PCM tone generator on a PCM audio signal, for example.
【0002】[0002]
【従来の技術】従来の基本的な音声信号処理用DSPに
おいては、積和演算回路の演算リソースを、音声データ
の処理だけではなく内部の作業メモリのアドレス生成
(アドレス演算)、および外部メモリのアドレス生成
(アドレス演算)の処理にも使わなくてはならない。し
かし、そのような音声信号処理用DSPの積和演算回路
は、音声信号処理(FIRフィルタ処理、IIRフィル
タ処理などの畳み込み演算)を高速に実行するために設
計された回路であり、modulo演算やアドレスのジャンプ
処理などのメモリのアドレス生成処理など、音声信号処
理以外の特殊な演算に用いる場合には演算効率が非常に
悪くなる。2. Description of the Related Art In a conventional basic DSP for audio signal processing, the operation resources of a product-sum operation circuit are used not only to process audio data but also to generate an address of an internal working memory (address operation) and to store an external memory. It must be used for address generation (address operation). However, such a product-sum operation circuit of the DSP for audio signal processing is a circuit designed to execute audio signal processing (convolution operation such as FIR filter processing, IIR filter processing, etc.) at high speed. When it is used for a special operation other than the audio signal processing such as an address generation processing of a memory such as an address jump processing, the operation efficiency becomes very poor.
【0003】そこで最近の音声信号処理用DSPでは、
アドレス生成を、積和演算回路に負荷をかけることなく
行なえるような回路構成が採用されている。そのような
音声信号処理用DSPの回路構成を図6に示す。図6
は、そのような従来の音声信号処理用DSP920を用
いた音源装置900の構成を示す図である。図6に示す
音声信号処理用DSP920においては、制御部921
からの指示に基づいて、アドレス生成回路922が内部
の作業メモリ923のアドレス生成の処理を行い、アド
レス生成回路924が外部メモリ940のアドレス生成
の処理を行なうように構成されている。また、DMA転
送を行なうためのDMA回路925が別に設けられてお
り、外部メモリ940との間で高速にデータ転送が行な
えるようになっている。Therefore, in a recent DSP for audio signal processing,
A circuit configuration that can generate addresses without imposing a load on the product-sum operation circuit is employed. FIG. 6 shows a circuit configuration of such an audio signal processing DSP. FIG.
FIG. 1 is a diagram showing a configuration of a sound source device 900 using such a conventional DSP 920 for processing an audio signal. In the DSP for audio signal processing 920 shown in FIG.
, An address generation circuit 922 performs an address generation process of the internal working memory 923, and an address generation circuit 924 performs an address generation process of the external memory 940 based on the instruction from the CPU. Further, a DMA circuit 925 for performing DMA transfer is separately provided, so that data transfer with the external memory 940 can be performed at high speed.
【0004】これら各アドレス生成回路922,924
においては、アドレスを1ずつ自動的にインクリメント
あるいはデクリメントするリニア・アドレッシング、mo
duloアドレッシイングおよびビット・リバース・アドレ
ッシングなどのアドレッシングモードによるアドレス生
成処理が行なわれる。そして、積和演算回路927は、
たとえばFIR(Finite Impulse Response)フィルタ処
理、IIR(Infinite Impulse Response)フィルタ処
理、FFT(Fast Fourier Transform)処理、 Interpola
tionフィルタ処理および Declimationフィルタ処理など
を行なう場合には、専ら作業メモリ923および外部メ
モリインターフェイス926を介して外部メモリ940
より入力されるデータに対してこれらの演算処理を行な
えばよく、データを獲得するためのアドレス演算処理に
リソースを費やすことを避けることができる。Each of these address generation circuits 922, 924
In, linear addressing that automatically increments or decrements the address by one, mo
Address generation processing is performed in an addressing mode such as dulo addressing and bit reverse addressing. Then, the product-sum operation circuit 927 calculates
For example, FIR (Finite Impulse Response) filter processing, IIR (Infinite Impulse Response) filter processing, FFT (Fast Fourier Transform) processing, Interpola
When performing the Option filter processing and Decimation filter processing, the external memory 940 is exclusively provided via the working memory 923 and the external memory interface 926.
It is sufficient to perform these arithmetic processings on input data, and it is possible to avoid spending resources on address arithmetic processing for acquiring data.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、これま
での音声信号処理用DSPに設けられている前述したよ
うなアドレス生成回路の機能は非常に限られたものであ
り、近年、符号化音声信号として広く使用されているP
CM音声信号を処理するのに必要なアドレス生成機能は
実現できなかった。However, the function of the above-described address generation circuit provided in the conventional DSP for audio signal processing is very limited. Widely used P
The address generation function required for processing the CM audio signal could not be realized.
【0006】具体的には、たとえばPCM音源処理など
のPCM音声信号処理では、指定された開始アドレスか
ら終了アドレスまでアドレスをトレースして終了する、
特定アドレス間でループする、あるいは、指定された開
始アドレスから終了アドレスまでアドレスをトレースし
たのちまた別のアドレスへジャンプする、などと言うメ
モリアクセスが要求される。しかしこのようなメモリア
クセスを行なうためのアドレス演算は、複雑な動作を行
なう処理となり、これまでの音声信号処理用DPSのア
ドレス生成回路では対応することができなかった。More specifically, in PCM audio signal processing such as PCM sound source processing, for example, an address is traced from a specified start address to an end address, and the processing ends.
Memory access such as looping between specific addresses, or tracing an address from a specified start address to an end address and then jumping to another address is required. However, the address operation for performing such a memory access is a process for performing a complicated operation, and the address generation circuit of the sound signal processing DPS cannot cope with the conventional operation.
【0007】その結果、DSPの積和演算回路の演算リ
ソースを使ってアドレス生成を行うことになり、音源処
理などの本来の音声信号の処理だけに演算リソースを使
うことができず、その本来の音声信号処理のパフォーマ
ンス、すなわち処理速度を上げることができないという
問題があった。As a result, the address is generated by using the operation resources of the product-sum operation circuit of the DSP, and the operation resources cannot be used only for the processing of the original sound signal such as the sound source processing. There is a problem that the performance of the audio signal processing, that is, the processing speed cannot be increased.
【0008】したがって本発明の目的は、PCM音声信
号の処理に必要なアドレス生成を適切に行なうことがで
きるアドレス生成回路を有し、これにより、PCM音声
信号の処理に適用した場合には本来の信号処理を高速に
行なうことができるような、所望の信号処理を効率よく
高速に行なうことのできるデータ処理装置を提供するこ
とにある。また本発明の他の目的は、PCM音声信号の
処理に必要なアドレス生成を適切に行なうことができる
アドレス生成回路を有し、これにより、PCM音声信号
を用いた音源処理を効率よく高速に行なうことのできる
PCM音源処理装置を提供することにある。Accordingly, an object of the present invention is to provide an address generation circuit which can appropriately generate an address necessary for processing a PCM audio signal, and thereby, when applied to the processing of a PCM audio signal, has an original function. It is an object of the present invention to provide a data processing device capable of performing desired signal processing efficiently and at high speed such that signal processing can be performed at high speed. Another object of the present invention is to provide an address generating circuit capable of appropriately generating an address necessary for processing a PCM audio signal, thereby efficiently and quickly performing a sound source process using the PCM audio signal. It is an object of the present invention to provide a PCM sound source processing device capable of performing the above.
【0009】[0009]
【課題を解決するための手段】前記課題を解決するため
に、本発明のデータ処理装置は、処理対象の任意のデー
タに対して所望のデータ処理を行なう装置であって、前
記処理対象の任意のデータに対して、入力される命令に
基づいて所定の演算処理を行なう汎用の演算処理手段
と、特定のデータ処理を行なう場合に、前記演算処理手
段における当該特定のデータ処理のための演算処理に伴
うメモリアクセスを行なうためのアドレスを生成する第
1のアドレス生成手段とを有する。According to a first aspect of the present invention, there is provided a data processing apparatus for performing desired data processing on arbitrary data to be processed. General-purpose arithmetic processing means for performing a predetermined arithmetic processing based on an input command with respect to the data, and an arithmetic processing means for performing the specific data processing in the arithmetic processing means when performing the specific data processing And first address generating means for generating an address for performing a memory access accompanying the above.
【0010】好適には、前記特定のデータ処理以外の処
理に係わる前記演算処理手段における演算処理に伴うメ
モリアクセスを行なうためのアドレスを生成する第2の
アドレス生成手段をさらに有し、前記演算処理手段は、
前記第1のアドレス生成手段により生成されたアドレス
および前記第2のアドレス生成手段により生成されたア
ドレスに基づいてメモリアクセスを行い、前記特定のデ
ータ処理を含む前記所望のデータ処理を行なう。また好
適には、一連の時系列データに対して、所定のデータ処
理を行なうための処理手順を記憶する処理手順記憶手段
をさらに有し、前記演算処理手段は、前記記憶されてい
る処理手順に従って、前記一連の時系列データの各デー
タに対して所定の演算処理を行なう。Preferably, the arithmetic processing means further includes a second address generating means for generating an address for performing a memory access in the arithmetic processing means relating to processing other than the specific data processing. Means are
A memory access is performed based on the address generated by the first address generation unit and the address generated by the second address generation unit, and the desired data processing including the specific data processing is performed. Preferably, the apparatus further includes a processing procedure storage unit that stores a processing procedure for performing a predetermined data process on a series of time-series data, wherein the arithmetic processing unit performs processing according to the stored processing procedure. The predetermined arithmetic processing is performed on each data of the series of time-series data.
【0011】特定的には、前記一連の時系列データは、
音声信号データであり、前記所定のデータ処理は、任意
の音声信号処理であり、前記特定のデータ処理は、前記
音声信号データのトレース処理を含む処理である。さら
に特定的には、前記一連の時系列データは、PCM音声
波形データであり、前記所定のデータ処理は、当該PC
M音源処理であり、前記特定のデータ処理は、前記PC
M音声波形データのトレース処理あるいは音声信号のリ
バーブ処理の一方またはその両方を含む。[0011] Specifically, the series of time-series data is:
Audio signal data, the predetermined data processing is arbitrary audio signal processing, and the specific data processing is processing including trace processing of the audio signal data. More specifically, the series of time-series data is PCM audio waveform data, and the predetermined data processing is performed by the PCM.
M sound source processing, and the specific data processing is performed by the PC
It includes one or both of trace processing of M audio waveform data and reverb processing of audio signals.
【0012】また、本発明のPCM音源装置は、一連の
PCM音声波形データおよび当該PCM音声波形データ
に対するPCM音源処理に係わる任意のデータを記憶す
る外部メモリ手段と、前記記憶されている一連のPCM
音声波形データに対して前記PCM音源処理を行い、ベ
ースバンドのディジタル音声データを出力するデータ処
理装置と、前記出力されたベースバンドのディジタル音
声データをアナログ音声信号に変換するディジタル/ア
ナログ変換手段とを有し、前記データ処理装置は、前記
PCM音源処理の処理手順を記憶する処理手順記憶手段
と、前記記憶されている処理手順に従って、前記一連の
PCM音声波形データの各データに対して所定の演算処
理を行なう演算処理手段と、前記PCM音源処理に含ま
れる特定のデータ処理を行なう場合に、前記演算処理手
段における当該特定のデータ処理のためのメモリアクセ
スを行なう際のアドレスを生成する第1のアドレス生成
手段と前記演算処理の際に、一時的に任意のデータを記
憶する内部メモリ手段と、前記内部メモリ手段に対して
メモリアクセスを行なう際のアドレスを生成する内部メ
モリアドレス生成手段と、前記外部メモリ手段に対して
メモリアクセスを行なう際のアドレスを生成する外部メ
モリアドレス生成手段と、前記生成されたアドレスに基
づいて、前記外部のデータ記憶手段に対してメモリアク
セスを行なう外部メモリインターフェイス手段とを有
し、前記演算処理手段は、前記第1のアドレス生成手段
により生成されたアドレス、前記内部メモリアドレス生
成手段により生成されたアドレスおよび前記外部メモリ
アドレス生成手段により生成されたアドレスに基づいて
前記内部メモリ手段および前記外部メモリ手段をアクセ
スし、前記特定のデータ処理を含む前記PCM音源処理
を行なう。Further, the PCM tone generator according to the present invention comprises: an external memory means for storing a series of PCM sound waveform data and arbitrary data relating to the PCM sound source processing for the PCM sound waveform data;
A data processing device for performing the PCM sound source processing on the audio waveform data and outputting baseband digital audio data; and a digital / analog conversion means for converting the output baseband digital audio data to an analog audio signal. Wherein the data processing device has a processing procedure storing means for storing a processing procedure of the PCM sound source processing, and a predetermined procedure for each data of the series of PCM audio waveform data according to the stored processing procedure. An arithmetic processing means for performing arithmetic processing; and a first means for generating an address when performing a memory access for the specific data processing in the arithmetic processing means when performing a specific data processing included in the PCM tone generator processing. Address generating means and an internal memory for temporarily storing arbitrary data during the arithmetic processing A stage, an internal memory address generating means for generating an address when performing a memory access to the internal memory means, and an external memory address generating means for generating an address when performing a memory access to the external memory means External memory interface means for performing memory access to the external data storage means based on the generated address, wherein the arithmetic processing means comprises an address generated by the first address generation means. Accessing the internal memory means and the external memory means based on an address generated by the internal memory address generation means and an address generated by the external memory address generation means, and including the specific data processing; Perform processing.
【0013】特定的には、前記特定のデータ処理は、波
形データトレース処理を含む。また特定的には、前記特
定のデータ処理は、音声データのリバーブ処理を含む。Specifically, the specific data processing includes a waveform data trace processing. More specifically, the specific data processing includes reverb processing of audio data.
【0014】[0014]
【発明の実施の形態】本発明の一実施の形態について、
図1〜図5を参照して説明する。本実施の形態において
は、入力されるPCM音声信号を復調して、たとえばス
ピーカなどより音声出力が可能なアナログ音声信号を生
成するPCM音源装置を例示して本発明を説明する。図
1は、そのPCM音源装置1の構成を示すブロック図で
ある。PCM音源装置1は、その主な構成部としてホス
トCPU10、音声信号処理用DSP20、D/Aコン
バーター30および外部メモリ40を有する。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described.
This will be described with reference to FIGS. In the present embodiment, the present invention will be described by exemplifying a PCM sound source device that demodulates an input PCM audio signal and generates an analog audio signal that can be output from a speaker, for example. FIG. 1 is a block diagram showing a configuration of the PCM sound source device 1. The PCM tone generator 1 has a host CPU 10, an audio signal processing DSP 20, a D / A converter 30, and an external memory 40 as its main components.
【0015】まず、PCM音源装置1の全体の構成につ
いて、その概略を説明する。ホストCPU10は、PC
M音源装置1が全体として所望の動作を行い、適切にア
ナログオーディオ信号を再生出力できるように、PCM
音源装置1の各構成部を制御する。具体的には、たとえ
ば図示せぬ入出力手段を介して、処理対象のPCM音声
信号(以後、これを波形データと言う場合もある。)を
獲得し、音声信号処理用DSP20を介して外部メモリ
40に記憶する。また、音声信号処理用DSP20にお
いて適切に所望の処理が行なわれるよに、音声信号処理
用DSP20に対して種々の制御コマンドを送出する。First, the overall configuration of the PCM tone generator 1 will be outlined. The host CPU 10 is a PC
PCM so that the M tone generator 1 can perform desired operations as a whole and appropriately reproduce and output analog audio signals.
Each component of the sound source device 1 is controlled. Specifically, for example, a PCM audio signal to be processed (hereinafter, this may be referred to as waveform data) is obtained via input / output means (not shown), and external memory is obtained via the audio signal processing DSP 20. Store in 40. Also, various control commands are sent to the audio signal processing DSP 20 so that the audio signal processing DSP 20 appropriately performs desired processing.
【0016】音声信号処理用DSP20は、ホストCP
U10からの制御に基づいて、外部メモリ40に記録さ
れているPCM音声信号に対して復調処理などの所望の
処理を行い、ベースバンドのディジタル音声信号を生成
して、D/Aコンバーター30に出力する。音声信号処
理用DSP20の構成および動作については、後に詳細
に説明する。The audio signal processing DSP 20 includes a host CP
Under the control of U10, the PCM audio signal recorded in the external memory 40 is subjected to desired processing such as demodulation processing to generate a baseband digital audio signal, which is output to the D / A converter 30. I do. The configuration and operation of the audio signal processing DSP 20 will be described later in detail.
【0017】D/Aコンバーター30は、音声信号処理
用DSP20より入力されるベースバンドのディジタル
音声信号をアナログ信号に変換し、スピーカなどより音
声出力可能なアナログ音声信号として、PCM音源装置
1より出力する。The D / A converter 30 converts the baseband digital audio signal input from the audio signal processing DSP 20 into an analog signal, and outputs the analog audio signal from the PCM tone generator 1 as an analog audio signal that can be output from a speaker or the like. I do.
【0018】外部メモリ40は、音声信号処理用DSP
20における所望の処理に供するデータを記憶するメモ
リである。外部メモリ40は、ホストCPU10より音
声信号処理用DSP20を介してDMA転送される処理
対象のPCM音声信号を記憶する。また、音声信号処理
用DSP20でリバーブ処理(残響音処理)などを行な
う場合に、長時間の遅延メモリとして用いられる。The external memory 40 is a DSP for processing an audio signal.
20 is a memory for storing data used for desired processing. The external memory 40 stores a PCM audio signal to be processed, which is DMA-transferred from the host CPU 10 via the audio signal processing DSP 20. Further, when the DSP 20 for audio signal processing performs reverb processing (reverberation processing) or the like, it is used as a long-term delay memory.
【0019】次に、本発明に係わる音声信号処理用DS
P20の構成について詳細に説明する。図1に示すよう
に、音声信号処理用DSP20は、命令メモリ202、
制御部206、内部メモリアドレス生成回路208、作
業メモリ210、PCM音源処理用アドレス生成回路2
12、外部メモリアドレス生成回路252、DMA回路
254、外部メモリインターフェイス(I/F)25
6、積和演算回路258および外部入出力インターフェ
イス(I/F)260を有する。Next, the DS for audio signal processing according to the present invention will be described.
The configuration of P20 will be described in detail. As shown in FIG. 1, the DSP 20 for audio signal processing includes an instruction memory 202,
Control section 206, internal memory address generation circuit 208, working memory 210, PCM sound source processing address generation circuit 2
12, external memory address generation circuit 252, DMA circuit 254, external memory interface (I / F) 25
6. It has a product-sum operation circuit 258 and an external input / output interface (I / F) 260.
【0020】命令メモリ202は、音声信号処理用DS
P20で行なう処理手順を記憶するメモリであり、制御
部206により順に読み出される。The instruction memory 202 includes an audio signal processing DS.
This is a memory for storing processing procedures performed in P20, and is sequentially read by the control unit 206.
【0021】制御部206は、音声信号処理用DSP2
0が全体として所望の処理を行なうように、音声信号処
理用DSP20の各構成部を制御する。具体的には、ホ
ストCPU10からの制御コマンドによる命令に基づい
て、その命令を実行する処理プログラムを命令メモリ2
02より順に読み出す。そして、処理に用いるデータを
アクセスするためのアドレスを制御するためのパラメー
タを、必要に応じて内部メモリアドレス生成回路20
8、PCM音源処理用アドレス生成回路212および外
部メモリアドレス生成回路252に各々書き込む。そし
て、積和演算回路258に対して積和演算命令を出力
し、実際に所望の処理を行なわせる。The control unit 206 includes an audio signal processing DSP 2
0 controls each component of the audio signal processing DSP 20 so that the desired processing is performed as a whole. Specifically, based on a command according to a control command from the host CPU 10, a processing program for executing the command is stored in the command memory 2.
Read sequentially from 02. Then, a parameter for controlling an address for accessing data used for the processing is set to the internal memory address generation circuit 20 as needed.
8. Write to the PCM tone generator address generation circuit 212 and the external memory address generation circuit 252, respectively. Then, a product-sum operation instruction is output to the product-sum operation circuit 258, and a desired process is actually performed.
【0022】内部メモリアドレス生成回路208は、制
御部206からの制御に基づいて、積和演算回路258
における処理に供するデータが記憶されている、あるい
は、積和演算回路258における処理の結果のデータが
記憶される、作業メモリ210内のアドレスを生成し、
作業メモリ210に印加する。The internal memory address generating circuit 208 is controlled by the control unit 206 to
Generates an address in the working memory 210 in which the data to be used for the processing is stored, or in which the data resulting from the processing in the product-sum operation circuit 258 is stored,
Apply to working memory 210.
【0023】PCM音源処理用アドレス生成回路212
は、積和演算回路258において波形データトレース処
理、および、ディジタルリバーブ処理が行なわれる際
に、制御部206より設定されるパラメータおよび制御
コマンドに基づいて、それらの処理に供するデータが記
憶されている外部メモリ40内のアドレスを生成し、外
部メモリ40に印加する。PCM tone generator address generation circuit 212
Stores data to be used for the waveform data tracing process and the digital reverb process in the product-sum operation circuit 258 based on the parameters and control commands set by the control unit 206 when the process is performed. An address in the external memory 40 is generated and applied to the external memory 40.
【0024】PCM音源処理用アドレス生成回路212
の構成について、図2〜図5を参照してより詳細に説明
する。図2は、PCM音源処理用アドレス生成回路21
2の構成を示すブロック図である。PCM音源処理用ア
ドレス生成回路212は、パラメータレジスタ214、
波形データトレース用アドレス生成回路230およびデ
ィジタルリバーブ用アドレス生成回路240を有する。PCM tone generator address generating circuit 212
Will be described in more detail with reference to FIGS. FIG. 2 shows an address generation circuit 21 for PCM sound source processing.
2 is a block diagram showing a configuration of FIG. The PCM tone generator address generation circuit 212 includes a parameter register 214,
It has a waveform data trace address generation circuit 230 and a digital reverb address generation circuit 240.
【0025】パラメータレジスタ214は、後述する波
形データトレース用アドレス生成回路230およびディ
ジタルリバーブ用アドレス生成回路240において、ア
ドレスの自動生成処理を行なう際の制御データとなるパ
ラメータを記憶するレジスタ部であり、制御部206よ
り各レジスタにパラメータが記憶される。The parameter register 214 is a register unit for storing parameters serving as control data when performing an automatic address generation process in the waveform data trace address generation circuit 230 and the digital reverb address generation circuit 240 to be described later. The parameters are stored in each register by the control unit 206.
【0026】具体的には、パラメータレジスタ214
は、波形データトレース用アドレス生成回路230が参
照するデータを記憶するレジスタとして、図3に示すよ
うな、先頭アドレスレジスタ216、エンドアドレスレ
ジスタ218、ループ開始アドレスレジスタ220およ
び作業レジスタ222を有する。Specifically, the parameter register 214
Has a start address register 216, an end address register 218, a loop start address register 220, and a work register 222, as shown in FIG. 3, as registers for storing data referred to by the waveform data trace address generation circuit 230.
【0027】ここで、PCM音源装置1で処理対象とす
る音声信号およびそのトレースのためのアドレス生成仕
様について図4を参照して説明する。PCM音源装置1
で処理対象となる音声信号は、ループなし信号(波形)
と、ループあり信号(波形)とに大別することができ
る。ループなし信号は、たとえば図4(A)に示すよう
な音声信号であり、開始点から終了点まで同じ波形の反
復がないような波形である。一方ループあり信号は、た
とえば図4(B)に示すような音声信号であり、開始後
ある時点(ループ開始点)からは、特定の波形(ループ
開始円からループ終了点までの波形)の繰り返しとなっ
ているような波形である。そして、このような音声信号
をサンプリングして時系列に並べたデータが波形データ
と呼ばれるものである。Here, an audio signal to be processed by the PCM tone generator 1 and an address generation specification for tracing the audio signal will be described with reference to FIG. PCM tone generator 1
The audio signal to be processed is a signal without loop (waveform)
And a signal with a loop (waveform). The non-loop signal is, for example, an audio signal as shown in FIG. 4A, and has a waveform such that the same waveform does not repeat from the start point to the end point. On the other hand, the loop presence signal is, for example, an audio signal as shown in FIG. 4B, and a certain waveform (a waveform from the loop start circle to the loop end point) is repeated from a certain point after the start (loop start point). The waveform is as follows. Data obtained by sampling such audio signals and arranging them in chronological order is called waveform data.
【0028】このような波形データをトレースする処理
は、ループなし波形の場合には、指定された開始アドレ
スからトレースを開始し、指定された終了アドレスまで
トレースした後、トレースを停止する処理となる。ま
た、ループあり波形の場合には、指定された開始アドレ
スからトレースを開始し、指定された終了アドレスまで
トレースした後、指定されたループ開始アドレスにジャ
ンプして戻っては終了アドレスまでトレースするという
処理を繰り返す処理となる。したがって、このようなト
レースを行なうためには、ループなし波形の場合には、
開始アドレスおよび終了アドレスの情報が必要であり、
ループあり波形の場合には、開始アドレス、終了アドレ
スおよびループ開始アドレスの情報が必要となる。The process of tracing such waveform data is a process of starting a trace from a designated start address, tracing to a designated end address, and stopping the trace in the case of a waveform without a loop. . In the case of a waveform with a loop, tracing starts from a specified start address, traces to a specified end address, then jumps to a specified loop start address and returns to trace to an end address. This is a process for repeating the process. Therefore, in order to perform such a trace, in the case of a waveform without a loop,
Need start and end address information,
In the case of a waveform with a loop, information on a start address, an end address, and a loop start address is required.
【0029】このようにPCM音源装置1で処理する音
声信号の波形が規定され、これにともなって、パラメー
タレジスタ214の先頭アドレスレジスタ216には、
トレースする波形データの先頭アドレスが格納され、エ
ンドアドレスレジスタ218には、トレースする波形デ
ータの終了アドレスが格納される。また、ループ開始ア
ドレスレジスタ220には、波形データにループがある
場合の、そのループの先頭アドレスが格納される。ま
た、作業レジスタ222には、アドレス生成処理の際に
生成される次にトレースする、すなわちアクセスする波
形データのアドレスが格納される。As described above, the waveform of the audio signal processed by the PCM tone generator 1 is defined, and accordingly, the head address register 216 of the parameter register 214 stores
The start address of the traced waveform data is stored, and the end address of the traced waveform data is stored in the end address register 218. The loop start address register 220 stores the start address of a loop in the case where the waveform data has a loop. The work register 222 stores the address of the waveform data to be traced next, that is, accessed, which is generated during the address generation processing.
【0030】また、パラメータレジスタ214は、ディ
ジタルリバーブ用アドレス生成回路240が参照するデ
ータを記憶するレジスタとして、図5に示すような、リ
ングバッファ先頭アドレスレジスタ224、リングバッ
ファエンドアドレスレジスタ226およびリバーブタッ
プアドレスレジスタ228を有する。このリングバッフ
ァ先頭アドレスレジスタ224には、外部メモリ40に
構築するリングバッファの先頭アドレスが格納され、リ
ングバッファエンドアドレスレジスタ226には、外部
メモリ40に構築するリングバッファのエンドアドレス
が格納される。また、リバーブタップアドレスレジスタ
228には、構築された外部メモリ40のリングバッフ
ァ内の、所望のアドレスが格納される。The parameter register 214 is a register for storing data to be referred to by the digital reverb address generation circuit 240, as shown in FIG. 5, a ring buffer head address register 224, a ring buffer end address register 226, and a reverb tap. It has an address register 228. The ring buffer head address register 224 stores the head address of the ring buffer constructed in the external memory 40, and the ring buffer end address register 226 stores the end address of the ring buffer constructed in the external memory 40. Further, the reverb tap address register 228 stores a desired address in the ring buffer of the constructed external memory 40.
【0031】波形データトレース用アドレス生成回路2
30は、音声信号処理用DSP20において波形データ
をトレースする処理を行なう際に、その処理に用いるデ
ータの外部メモリ40のアドレスを順に生成する。Address generation circuit 2 for waveform data trace
When the audio signal processing DSP 20 performs a process of tracing waveform data, the audio signal processing unit 30 sequentially generates an address of the external memory 40 of data used for the process.
【0032】波形データトレース用アドレス生成回路2
30について、さらに図3を参照して詳細に説明する。
波形データトレース用アドレス生成回路230は、第1
のアドレス選択回路232、最終段レジスタ234、+
1インクリメンタ236および第2のアドレス選択回路
238を有する。Waveform data trace address generation circuit 2
30 will be described in further detail with reference to FIG.
The waveform data tracing address generation circuit 230 includes a first
Address selection circuit 232, last stage register 234, +
It has one incrementer 236 and a second address selection circuit 238.
【0033】第1のアドレス選択回路232は、パラメ
ータレジスタ214の先頭アドレスレジスタ216、エ
ンドアドレスレジスタ218、ループ開始アドレスレジ
スタ220および作業レジスタ222のいずれかのレジ
スタに記憶されているアドレスを選択し、最終段レジス
タ234に出力する。The first address selection circuit 232 selects an address stored in any one of the start address register 216, the end address register 218, the loop start address register 220 and the work register 222 of the parameter register 214, Output to the final stage register 234.
【0034】最終段レジスタ234は、第1のアドレス
選択回路232により選択されたアドレスであって、実
際に外部メモリ40にアクセスするアドレスを記憶する
レジスタである。The last-stage register 234 is a register that stores the address selected by the first address selection circuit 232 and that actually accesses the external memory 40.
【0035】+1インクリメンタ236は、最終段レジ
スタ234より出力され外部メモリ40に印加されるア
ドレスを1インクリメントし、第2のアドレス選択回路
238に出力する。The +1 incrementer 236 increments the address output from the final stage register 234 and applied to the external memory 40 by one, and outputs it to the second address selection circuit 238.
【0036】第2のアドレス選択回路238は、パラメ
ータレジスタ214のエンドアドレスレジスタ218ま
たはループ開始アドレスレジスタ220に記憶されてい
るアドレス、あるいは、+1インクリメンタ236によ
り1インクリメントされて生成されたアドレスのうちい
ずれかのアドレスを選択し、パラメータレジスタ214
の作業レジスタ222に記憶する。The second address selection circuit 238 selects one of the addresses stored in the end address register 218 or the loop start address register 220 of the parameter register 214 or the address generated by incrementing by one by the +1 incrementer 236. One of the addresses is selected, and the parameter register 214
In the work register 222.
【0037】そして、このような構成の波形データトレ
ース用アドレス生成回路230においては、まず最初に
第1のアドレス選択回路232が先頭アドレスレジスタ
216に記憶されているアドレスを選択して、最終段レ
ジスタ234に一旦記憶し、外部メモリ40に対して印
加する。この最終段レジスタ234に記憶されたアドレ
スは、+1インクリメンタ236により1インクリメン
トされ、第2のアドレス選択回路238においてエンド
アドレスレジスタ218に記憶されているエンドアドレ
スと比較される。そして、エンドアドレスレジスタ21
8に記憶されているアドレスを越えていない場合には、
これが選択されて作業レジスタ222に記憶される。In the waveform data tracing address generation circuit 230 having such a configuration, first, the first address selection circuit 232 first selects the address stored in the head address register 216, 234 is temporarily stored and applied to the external memory 40. The address stored in the final stage register 234 is incremented by one by a +1 incrementer 236, and compared with the end address stored in the end address register 218 in the second address selection circuit 238. Then, the end address register 21
If it does not exceed the address stored in 8,
This is selected and stored in the work register 222.
【0038】作業レジスタ222に記憶されたアドレス
は、第1のアドレス選択回路232に選択されて最終段
レジスタ234にセットされ、外部メモリ40に印加さ
れる。このアドレスが、再び+1インクリメンタ236
で1インクリメントされ、第2のアドレス選択回路23
8においてエンドアドレスレジスタ218に記憶されて
いるアドレスと比較され、作業レジスタ222に記憶さ
れる。以後、第2のアドレス選択回路238において、
+1インクリメンタ236において1インクリメントさ
れたアドレスが、エンドアドレスレジスタ218に記憶
されているアドレスを越えない限りこの処理が繰り返さ
れ、先頭アドレスレジスタ216に記憶されているアド
レスから1ずつ順にインクリメントされたアドレスが、
順に外部メモリ40に印加される。The address stored in the work register 222 is selected by the first address selection circuit 232, set in the final register 234, and applied to the external memory 40. This address is again incremented by +1 incrementer 236
And the second address selection circuit 23
At 8, the address is compared with the address stored in the end address register 218 and stored in the working register 222. Thereafter, in the second address selection circuit 238,
This process is repeated as long as the address incremented by one in the +1 incrementer 236 does not exceed the address stored in the end address register 218, and the address incremented by one from the address stored in the head address register 216. But,
It is applied to the external memory 40 in order.
【0039】このような処理を行なっている際に、第2
のアドレス選択回路238において、+1インクリメン
タ236において1インクリメントされたアドレスがエ
ンドアドレスレジスタ218に記憶されているアドレス
を越えた場合には、次に、パラメータレジスタ214の
エンドアドレスレジスタ218に記憶されているアドレ
スとループ開始アドレスレジスタ220に記憶されてい
るアドレスとを比較する。そして、これらのアドレスが
等しければ、トレースする波形データはループ波形では
ないものと判断し、音声信号処理用DSP20における
トレースの処理も終了するので、波形データトレース用
アドレス生成回路230におけるトレースのためのアド
レス生成の処理も終了する。During such processing, the second
In the address selection circuit 238, if the address incremented by one in the +1 incrementer 236 exceeds the address stored in the end address register 218, the address is then stored in the end address register 218 of the parameter register 214. The current address and the address stored in the loop start address register 220 are compared. If these addresses are equal, it is determined that the waveform data to be traced is not a loop waveform, and the trace processing in the audio signal processing DSP 20 is also terminated. The address generation processing is also terminated.
【0040】また、パラメータレジスタ214のエンド
アドレスレジスタ218に記憶されているアドレスとル
ープ開始アドレスレジスタ220に記憶されているアド
レスとが異なる場合には、トレースする波形データはル
ープ波形であると判断し、第2のアドレス選択回路23
8はループ開始アドレスレジスタ220に記憶されてい
るアドレスを選択してこれを作業レジスタ222に記憶
する。そして作業レジスタ222に記憶されたアドレス
は、第1のアドレス選択回路232に選択されて最終段
レジスタ234にセットされ、外部メモリ40に印加さ
れる。これにより、波形データのループ部分の繰り返し
再生が開始される。If the address stored in the end address register 218 of the parameter register 214 is different from the address stored in the loop start address register 220, it is determined that the waveform data to be traced is a loop waveform. , The second address selection circuit 23
8 selects an address stored in the loop start address register 220 and stores it in the work register 222. Then, the address stored in the work register 222 is selected by the first address selection circuit 232, set in the final register 234, and applied to the external memory 40. Thereby, the repetitive reproduction of the loop portion of the waveform data is started.
【0041】以後は、これまでのアドレス生成の場合と
同様に、最終段レジスタ234にセットされたアドレス
が、+1インクリメンタ236で1インクリメントさ
れ、第2のアドレス選択回路238においてエンドアド
レスレジスタ218に記憶されているアドレスと比較さ
れる。そして、エンドアドレスレジスタ218に記憶さ
れているアドレスを越えない限りは、これが作業レジス
タ222に記憶され、順に外部メモリ40に印加され
る。Thereafter, the address set in the last stage register 234 is incremented by 1 by a +1 incrementer 236 and the end address register 218 is added to the It is compared with the stored address. As long as the address does not exceed the address stored in the end address register 218, this is stored in the work register 222 and applied to the external memory 40 in order.
【0042】第2のアドレス選択回路238において、
1インクリメントされたアドレスがエンドアドレスレジ
スタ218に記憶されているアドレスを越えた場合に
は、前述したのと同様にエンドアドレスレジスタ218
に記憶されているアドレスとループ開始アドレスレジス
タ220に記憶されているアドレスとが比較され、これ
らが異なっていることから再びループ開始アドレスレジ
スタ220に記憶されているアドレスが選択されて作業
レジスタ222にセットされる。これにより、3回目の
ループ部分の波形データのトレースが開始される。この
ような処理を繰り返すことにより、以後、制御部206
より波形データトレース用アドレス生成回路230に対
して処理の終了が指示されるまで、ループ部分の波形デ
ータを繰り返しトレースする。In the second address selection circuit 238,
If the address incremented by one exceeds the address stored in the end address register 218, the end address register 218 is processed in the same manner as described above.
The address stored in the loop start address register 220 is compared with the address stored in the loop start address register 220, and since these are different, the address stored in the loop start address register 220 is selected again and Set. Thus, the trace of the waveform data of the third loop is started. By repeating such processing, the control unit 206
The waveform data of the loop portion is repeatedly traced until the end of the processing is instructed to the waveform data tracing address generation circuit 230.
【0043】ディジタルリバーブ用アドレス生成回路2
40は、音声信号処理用DSP20においてディジタル
リバーブ処理(残響音処理)を行う際に、その処理に用
いるデータの外部メモリ40のアドレスを順に生成す
る。Digital reverb address generation circuit 2
When digital reverb processing (reverberation processing) is performed in the audio signal processing DSP 20, the address 40 sequentially generates addresses of data used in the processing in the external memory 40.
【0044】ディジタルリバーブ用アドレス生成回路2
40について、さらに図5を参照して詳細に説明する。
ディジタルリバーブ用アドレス生成回路240は、ベー
スアドレスカウンタ242、アドレス加算器244、ア
ドレス減算器246、アドレス加算器247、アドレス
選択回路248および最終段レジスタ250を有する。Digital reverb address generation circuit 2
40 will be described in detail with reference to FIG.
The digital reverb address generation circuit 240 includes a base address counter 242, an address adder 244, an address subtractor 246, an address adder 247, an address selection circuit 248, and a final register 250.
【0045】ベースアドレスカウンタ242は、順次1
ずつインクリメントするカウンタである。The base address counter 242 sequentially counts 1
This is a counter that increments by one.
【0046】アドレス加算器244は、ベースアドレス
カウンタ242のカウント値と、パラメータレジスタ2
14のリングバッファ先頭アドレスレジスタ224に格
納されたアドレスおよび所定のリバーブタップアドレス
レジスタ228-i(i=1〜n)に格納されたアドレス
を加算し、アドレス減算器246およびアドレス選択回
路248に出力する。The address adder 244 stores the count value of the base address counter 242 and the value of the parameter register 2
The addresses stored in the 14 ring buffer head address registers 224 and the addresses stored in the predetermined reverb tap address registers 228 -i (i = 1 to n) are added and output to the address subtractor 246 and the address selection circuit 248. I do.
【0047】アドレス減算器246は、アドレス加算器
244より入力される加算結果のアドレスより、リング
バッファエンドアドレスレジスタ226に記憶されてい
るアドレスを減算し、アドレス加算器247に出力す
る。The address subtractor 246 subtracts the address stored in the ring buffer end address register 226 from the address of the addition result input from the address adder 244, and outputs the result to the address adder 247.
【0048】アドレス加算器247は、アドレス減算器
246より入力される減算結果のアドレスに、リングバ
ッファ先頭アドレスレジスタ224に記憶されているア
ドレスを加算し、アドレス選択回路248に出力する。The address adder 247 adds the address stored in the ring buffer head address register 224 to the address of the subtraction result input from the address subtractor 246, and outputs the result to the address selection circuit 248.
【0049】アドレス選択回路248は、アドレス加算
器244より入力される加算結果のアドレスあるいはア
ドレス加算器247より入力される加算結果のアドレス
のいずれかを選択し、最終段レジスタ250に出力す
る。The address selection circuit 248 selects either the address of the addition result input from the address adder 244 or the address of the addition result input from the address adder 247, and outputs the selected address to the final stage register 250.
【0050】最終段レジスタ250は、アドレス選択回
路248により選択されたアドレスであって、実際に外
部メモリ40にアクセスするアドレスを記憶するレジス
タである。The last-stage register 250 is a register for storing an address selected by the address selection circuit 248 and for actually accessing the external memory 40.
【0051】そして、このような構成の波形データトレ
ース用アドレス生成回路230においては、まず、アド
レス加算器244において、ベースアドレスカウンタ2
42のカウント値に対してリングバッファ先頭アドレス
レジスタ224のアドレスを加算し、さらに、所定のリ
バーブタップアドレスレジスタ228-i(i=1〜n)
のアドレスを加算する。In the waveform data tracing address generation circuit 230 having such a configuration, first, in the address adder 244, the base address counter 2
The address of the ring buffer head address register 224 is added to the count value of 42, and furthermore, a predetermined reverb tap address register 228 -i (i = 1 to n)
Add the address of
【0052】次に、アドレス減算器246およびアドレ
ス選択回路248において、この加算結果をリングバッ
ファエンドアドレスレジスタ226に記憶されているア
ドレスとを比較する。そして、加算結果がリングバッフ
ァエンドアドレスレジスタ226に記憶されているアド
レスを越えていない場合には、リングバッファエンドア
ドレスレジスタ226がこの加算結果を選択して最終段
レジスタ250にストアし、外部メモリ40に印加す
る。Next, in the address subtractor 246 and the address selection circuit 248, the result of the addition is compared with the address stored in the ring buffer end address register 226. If the addition result does not exceed the address stored in the ring buffer end address register 226, the ring buffer end address register 226 selects this addition result and stores it in the final stage register 250, and the external memory 40 Is applied.
【0053】また、加算結果がリングバッファエンドア
ドレスレジスタ226に記憶されているアドレスを越え
ていた場合には、アドレス減算器246において、この
加算結果よりリングバッファエンドアドレスレジスタ2
26に記憶されているアドレスを減じ、アドレス加算器
247において、この減算結果にリングバッファ先頭ア
ドレスレジスタ224に記憶されているアドレスを加算
し、これをアドレス選択回路248を介して最終段レジ
スタ250にストアし、外部メモリ40に印加する。If the addition result exceeds the address stored in the ring buffer end address register 226, the address subtractor 246 calculates the addition result from the ring buffer end address register 2
26, the address stored in the ring buffer head address register 224 is added to the result of the subtraction in the address adder 247, and this is added to the final register 250 via the address selection circuit 248. Store and apply to external memory 40.
【0054】このようにしてアドレスを出力したら、ベ
ースアドレスカウンタ242の値を1インクリメント
し、再び同様の処理を行なう。以後、制御部206より
ディジタルリバーブ用アドレス生成回路240に対して
処理の終了が指示されるまで、この処理を繰り返す。以
上が、PCM音源処理用アドレス生成回路212につい
ての説明である。When the address is output in this manner, the value of the base address counter 242 is incremented by one, and the same processing is performed again. Thereafter, this process is repeated until the control unit 206 instructs the digital reverb address generation circuit 240 to end the process. The above is the description of the PCM sound source processing address generation circuit 212.
【0055】音声信号処理用DSP20の外部メモリア
ドレス生成回路252は、制御部206からの制御に基
づいて、積和演算回路258における処理に供するデー
タが記憶されている、あるいは、積和演算回路258に
おける処理の結果のデータが記憶される、外部メモリ4
0のアドレスを生成し、外部メモリI/F256を介し
て外部メモリ40に印加する。The external memory address generation circuit 252 of the DSP 20 for audio signal processing stores data to be used for processing in the product-sum operation circuit 258 based on the control from the control unit 206, or the product-sum operation circuit 258 External memory 4 in which data of the result of the processing in
An address of 0 is generated and applied to the external memory 40 via the external memory I / F 256.
【0056】DMA回路254は、処理対象の音声波形
データ(PCM音声信号)をホストCPU10から外部
メモリ40にDMA転送するための制御回路である。The DMA circuit 254 is a control circuit for DMA-transferring audio waveform data (PCM audio signal) to be processed from the host CPU 10 to the external memory 40.
【0057】外部メモリI/F256は、音声信号処理
用DSP20と外部メモリ40とのインターフェイスで
ある。外部メモリI/F256は、PCM音源処理用ア
ドレス生成回路212、外部メモリアドレス生成回路2
52あるいはDMA回路254のいずれかで生成された
アドレスを外部メモリ40に印加する。そして、データ
を外部メモリ40に書き込む時には、そのアドレスの出
力と同期して、DMA回路254あるいは積和演算回路
258より入力されるデータを外部メモリ40に出力す
る。また、外部メモリ40よりデータを読み込む時に
は、外部メモリ40より出力される印加したアドレスに
記憶されていたデータを読込、積和演算回路258に出
力する。The external memory I / F 256 is an interface between the audio signal processing DSP 20 and the external memory 40. The external memory I / F 256 includes a PCM sound source processing address generation circuit 212, an external memory address generation circuit 2
The address generated by either the DMA circuit 52 or the DMA circuit 254 is applied to the external memory 40. Then, when writing data to the external memory 40, the data input from the DMA circuit 254 or the product-sum operation circuit 258 is output to the external memory 40 in synchronization with the output of the address. When data is read from the external memory 40, the data stored at the applied address output from the external memory 40 is read and output to the product-sum operation circuit 258.
【0058】積和演算回路258は、制御部206より
入力される演算処理コマンドに基づいて、外部メモリ4
0に記憶され外部メモリI/F256を介して読み込ま
れる波形データに対して所望の積和演算を行い、最終的
にベースバンドのデジタル音声データを生成して外部入
出力I/F260に出力する。その際積和演算回路25
8は、途中経過の演算結果を適宜作業メモリ210に書
き込み、また作業メモリ210より適宜途中経過の演算
結果を読み込み、処理を進める。The product-sum operation circuit 258 operates based on the operation processing command input from the control
A desired product-sum operation is performed on the waveform data stored at 0 and read via the external memory I / F 256, and finally baseband digital audio data is generated and output to the external input / output I / F 260. At that time, the product-sum operation circuit 25
In step 8, the intermediate calculation result is appropriately written into the work memory 210, and the intermediate calculation result is read from the work memory 210 as appropriate, and the process proceeds.
【0059】外部入出力I/F260は、積和演算回路
258において生成され入力されるベースバンドのデジ
タル音声データを、音声信号処理用DSP20より出力
するためのインターフェイスであり、そのデジタル音声
データを、D/Aコンバーター30に出力する。以上
が、音声信号処理用DSP20の構成である。The external input / output I / F 260 is an interface for outputting the baseband digital audio data generated and input by the product-sum operation circuit 258 from the audio signal processing DSP 20. Output to the D / A converter 30. The configuration of the audio signal processing DSP 20 has been described above.
【0060】次に、このような構成のPCM音源装置1
の動作について説明する。まず、PCM音源装置1によ
り発音させたい音の波形データが、ホストCPU10の
制御により、音声信号処理用DSP20が有するDMA
転送機能を用いて、ホストCPU10より音声信号処理
用DSP20を介して外部メモリ40に転送される。Next, the PCM tone generator 1 having such a configuration will be described.
The operation of will be described. First, under the control of the host CPU 10, the waveform data of the sound to be produced by the PCM tone generator 1 is stored in the DMA of the DSP 20 for audio signal processing.
The data is transferred from the host CPU 10 to the external memory 40 via the audio signal processing DSP 20 using the transfer function.
【0061】次に、ホストCPU10は、転送した波形
データをトレースするための開始アドレス、終了アドレ
ス、ループ開始アドレスなどのパラメータを、音声信号
処理用DSP20に送信する。音声信号処理用DSP2
0では、制御部206がこれを受け付けて、PCM音源
処理用アドレス生成回路212のパラメータレジスタ2
14の各々所定のレジスタに設定する。Next, the host CPU 10 transmits parameters such as a start address, an end address, and a loop start address for tracing the transferred waveform data to the DSP 20 for audio signal processing. DSP2 for audio signal processing
In the case of 0, the control unit 206 accepts this and sets the parameter register 2 of the PCM sound source processing address generation circuit 212 to
14 is set in a predetermined register.
【0062】そして、ホストCPU10が音声信号処理
用DSP20に対して発音開始の指示を行なったら、音
声信号処理用DSP20の制御部は、命令メモリ202
よりそのコマンドに基づく処理プログラムを読み出し、
読み出したプログラムおよびホストCPU10からの指
示に基づいて、内部メモリアドレス生成回路208、P
CM音源処理用アドレス生成回路212、外部メモリア
ドレス生成回路252および積和演算回路258に対し
て各々コマンドを出力して制御し、所望の処理を開始す
る。When the host CPU 10 instructs the audio signal processing DSP 20 to start sound generation, the control unit of the audio signal processing DSP 20
Read the processing program based on the command from
Based on the read program and an instruction from the host CPU 10, the internal memory address generation circuit 208, P
Commands are output and controlled to the CM sound source processing address generation circuit 212, the external memory address generation circuit 252, and the product-sum operation circuit 258 to start desired processing.
【0063】具体的には、まず、設定されたパラメータ
に従って波形データをトレースする。すなわち、前述し
たように、PCM音源処理用アドレス生成回路212の
波形データトレース用アドレス生成回路230が順次ト
レース用のアドレスを生成して外部メモリI/F256
を介して外部メモリ40に印加し、波形データを順次読
み出す。外部メモリ40から読み出された波形データ
は、順次積和演算回路258に入力され、積和演算回路
258において、ピッチ処理、フィルタ処理、リバーブ
処理、ボリューム処理などの処理が施される。Specifically, first, the waveform data is traced according to the set parameters. That is, as described above, the waveform data tracing address generation circuit 230 of the PCM sound source processing address generation circuit 212 sequentially generates tracing addresses, and outputs the trace addresses to the external memory I / F 256.
And the waveform data is sequentially read out. The waveform data read from the external memory 40 is sequentially input to the product-sum operation circuit 258, and the product-sum operation circuit 258 performs processes such as a pitch process, a filter process, a reverb process, and a volume process.
【0064】これらの各処理を行なう時に必要となる波
形データ以外の他のデータおよび一時的に記憶しておく
データなどの、作業メモリ210や外部メモリ40に対
する書き込みおよび読み出しは、いずれも、内部メモリ
アドレス生成回路208および外部メモリアドレス生成
回路252により生成されるアドレスを用いて行なわれ
る。また、特にリバーブ処理に関しては、外部メモリ4
0に構築したリングバッファを用いて行なわれ、その際
の外部メモリ40に対するアドレスは、PCM音源処理
用アドレス生成回路212のディジタルリバーブ用アド
レス生成回路240が、前述したような処理を行なうこ
とにより生成する。Writing and reading to and from the working memory 210 and the external memory 40, such as data other than waveform data necessary for performing each of these processes and data to be temporarily stored, are performed by the internal memory. This is performed using the addresses generated by the address generation circuit 208 and the external memory address generation circuit 252. In particular, regarding the reverb processing, the external memory 4
The address for the external memory 40 at this time is generated by the digital reverb address generation circuit 240 of the PCM tone generator address generation circuit 212 by performing the above-described processing. I do.
【0065】そして、積和演算回路258において最終
的に、ベースバンドのディジタル音声信号が生成され、
D/Aコンバーター30に出力される。D/Aコンバー
ター30では、このディジタル音声信号をアナログ信号
に変換し、PCM音源装置1より出力し、たとえば外部
スピーカなどにより音声として再生される。Finally, the product-sum operation circuit 258 generates a baseband digital audio signal,
It is output to the D / A converter 30. The D / A converter 30 converts the digital audio signal to an analog signal, outputs the analog signal from the PCM sound source device 1, and reproduces the audio as an external speaker, for example.
【0066】このように、本実施の形態のPCM音源装
置1においては、音声信号処理用DSP20が、波形デ
ータのトレースやリバーブ処理時に要求される複雑なア
ドレス生成を行うためのアドレス生成回路を装備してい
るため、音声信号処理用DSP20の積和演算回路25
8は本来の音声データに対する演算処理のみにそのリソ
ースを費やすことができる。したがって、PCM音源処
理を高速に効率よく行なうことができる。換言すれば、
同じ処理を行なうのであれば、従来より低速なDSPで
PCM音源装置が実現できる。As described above, in the PCM tone generator 1 of the present embodiment, the DSP 20 for audio signal processing is provided with an address generation circuit for generating a complicated address required at the time of tracing or reverberation of waveform data. Therefore, the product-sum operation circuit 25 of the audio signal processing DSP 20
8 can spend its resources only on the arithmetic processing on the original audio data. Therefore, PCM sound source processing can be performed efficiently at high speed. In other words,
If the same processing is performed, a PCM tone generator can be realized with a DSP that is slower than the conventional DSP.
【0067】また、そのアドレス生成回路は、簡単なパ
ラメータ設定のみで複雑なアドレスを自動生成すること
ができるので、インストラクションコードのプログラミ
ングが容易となる。すなわち、複雑なアドレッシングを
行うために面倒なプログラミングをしなくてもよくな
る。そしてその結果、インストラクションコードのサイ
ズ、および、プログラミング工数も削減できる。また、
そのアドレス生成回路は、図3および図5に示すような
簡単な回路構成で実現できる。Further, the address generation circuit can automatically generate a complicated address only by simple parameter setting, so that the instruction code can be easily programmed. That is, complicated programming does not have to be performed to perform complicated addressing. As a result, the size of the instruction code and the number of programming steps can be reduced. Also,
The address generation circuit can be realized with a simple circuit configuration as shown in FIGS.
【0068】なお、本発明は本実施の形態に限られるも
のではなく、任意好適な種々の変更が可能である。たと
えば、本実施の形態においてはPCM音声信号を処理す
るPCM音源装置を例示して本発明を説明したが、PC
M音声信号を処理する装置に限られるものではない。他
の変調処理を行なった音声信号に適用してもよいし、さ
らには、音声信号以外の他の信号に対する同様の処理に
適用するようにしてもよい。また、PCM音源処理用ア
ドレス生成回路212の内部構成や、波形データの規定
方法、設定パラメータの仕様などは、任意に決定してよ
い。Note that the present invention is not limited to the present embodiment, and various suitable modifications are possible. For example, in the present embodiment, the present invention has been described by exemplifying a PCM tone generator for processing a PCM audio signal.
The present invention is not limited to a device for processing M audio signals. The present invention may be applied to an audio signal that has been subjected to another modulation process, or may be applied to a similar process for another signal other than the audio signal. Further, the internal configuration of the PCM tone generator address generation circuit 212, the method of defining waveform data, the specification of setting parameters, and the like may be arbitrarily determined.
【0069】[0069]
【発明の効果】このように本発明によれば、PCM音声
信号の処理に必要なアドレス生成を適切に行なうことが
できるアドレス生成回路を有し、これにより、PCM音
声信号の処理に適用した場合には本来の信号処理を高速
に行なうことができるような、所望の信号処理を効率よ
く高速に行なうことのできるデータ処理装置を提供する
ことができる。また、PCM音声信号の処理に必要なア
ドレス生成を適切に行なうことができるアドレス生成回
路を有し、これにより、PCM音声信号を用いた本来の
音源処理を効率よく高速に行なうことのできるPCM音
源処理装置を提供することができる。As described above, according to the present invention, there is provided an address generation circuit which can appropriately generate an address necessary for processing a PCM audio signal, thereby providing an address generation circuit for processing a PCM audio signal. Can provide a data processing apparatus capable of performing desired signal processing efficiently and at high speed, such that the original signal processing can be performed at high speed. In addition, a PCM sound source that has an address generation circuit that can appropriately generate an address necessary for processing a PCM audio signal, and that can efficiently and quickly perform an original sound source process using the PCM audio signal A processing device can be provided.
【図1】図1は、本発明の一実施の形態のPCM音源装
置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a PCM tone generator according to an embodiment of the present invention.
【図2】図2は、図1に示したPCM音源装置の音声信
号処理用DSPのPCM音源処理用アドレス生成回路の
構成を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration of a PCM sound source processing address generation circuit of the audio signal processing DSP of the PCM sound source device illustrated in FIG. 1;
【図3】図3は、図2に示したPCM音源処理用アドレ
ス生成回路の波形データトレース用アドレス生成回路の
構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a waveform data tracing address generation circuit of the PCM tone generator address generation circuit shown in FIG. 2;
【図4】図4は、図3に示した波形データトレース用ア
ドレス生成回路230の動作および図2に示した音声信
号処理用DSPにおける波形データトレース用アドレス
生成回路の動作を説明するための図である。FIG. 4 is a diagram for explaining an operation of the waveform data tracing address generation circuit 230 shown in FIG. 3 and an operation of the waveform data tracing address generation circuit in the audio signal processing DSP shown in FIG. 2; It is.
【図5】図5は、図2に示したPCM音源処理用アドレ
ス生成回路のディジタルリバーブ用アドレス生成回路の
構成を示すブロック図である。FIG. 5 is a block diagram showing a configuration of a digital reverb address generation circuit of the PCM tone generator address generation circuit shown in FIG. 2;
【図6】図6は、従来の音声信号処理用DSPを用いた
音源装置の構成を示すブロック図である。FIG. 6 is a block diagram showing a configuration of a sound source device using a conventional DSP for processing an audio signal.
1…PCM音源装置、10…ホスト、20…音声信号処
理用DSP、30…D/Aコンバーター、40…外部メ
モリ、202…命令メモリ、206…制御部、208…
内部メモリアドレス生成回路、210…作業メモリ、2
12…PCM音源処理用アドレス生成回路、214…パ
ラメータレジスタ、216…先頭アドレスレジスタ、2
18…エンドアドレスレジスタ、220…ループ開始ア
ドレスレジスタ、222…作業レジスタ、224…リン
グバッファ先頭アドレスレジスタ、226…リングバッ
ファエンドアドレスレジスタ、228…リバーブタップ
アドレスレジスタ、230…波形データトレース用アド
レス生成回路、232…第1のアドレス選択回路、23
4…最終段レジスタ、236…+1インクリメンタ、2
38…第2のアドレス選択回路、240…ディジタルリ
バーブ用アドレス生成回路、242…ベースアドレスカ
ウンタ、244…アドレス加算器、246…アドレス減
算器、247…アドレス加算器、248…アドレス選択
回路、250…最終段レジスタ、252…外部メモリア
ドレス生成回路、254…DMA回路、256…外部メ
モリI/F、258…積和演算回路、260…外部入出
力I/F、900…音源装置、920…音声信号処理用
DSP900、921…制御部、922,924アドレ
ス生成回路、923…作業メモリ、925…DMA回
路、926…外部メモリインターフェイス、927…積
和演算回路、940…外部メモリDESCRIPTION OF SYMBOLS 1 ... PCM tone generator, 10 ... Host, 20 ... DSP for audio signal processing, 30 ... D / A converter, 40 ... External memory, 202 ... Instruction memory, 206 ... Control part, 208 ...
Internal memory address generation circuit, 210: working memory, 2
12 ... PCM tone generator address generation circuit, 214 ... parameter register, 216 ... head address register, 2
18 End address register, 220 Loop start address register, 222 Work register, 224 Ring buffer head address register, 226 Ring buffer end address register, 228 Reverb tap address register, 230 Address generating circuit for waveform data trace 232 ... first address selection circuit, 23
4: Last stage register, 236 ... + 1 incrementer, 2
38, a second address selecting circuit, 240, a digital reverb address generating circuit, 242, a base address counter, 244, an address adder, 246, an address subtractor, 247, an address adder, 248, an address selecting circuit, 250 Last stage register, 252: external memory address generation circuit, 254: DMA circuit, 256: external memory I / F, 258: product-sum operation circuit, 260: external input / output I / F, 900: tone generator, 920: audio signal Processing DSPs 900, 921: control unit, 922, 924 address generation circuit, 923: working memory, 925: DMA circuit, 926: external memory interface, 927: product-sum operation circuit, 940: external memory
Claims (13)
ータ処理を行なう装置であって、 前記処理対象の任意のデータに対して、入力される命令
に基づいて所定の演算処理を行なう汎用の演算処理手段
と、 特定のデータ処理を行なう場合に、前記演算処理手段に
おける当該特定のデータ処理のための演算処理に伴うメ
モリアクセスを行なうためのアドレスを生成する第1の
アドレス生成手段とを有するデータ処理装置。An apparatus for performing desired data processing on arbitrary data to be processed, wherein the general-purpose apparatus performs predetermined arithmetic processing on the arbitrary data to be processed based on an input command. And first address generating means for generating an address for performing a memory access associated with the arithmetic processing for the specific data processing in the arithmetic processing means when performing the specific data processing. Data processing device.
前記演算処理手段における演算処理に伴うメモリアクセ
スを行なうためのアドレスを生成する第2のアドレス生
成手段をさらに有し、 前記演算処理手段は、前記第1のアドレス生成手段によ
り生成されたアドレスおよび前記第2のアドレス生成手
段により生成されたアドレスに基づいてメモリアクセス
を行い、前記特定のデータ処理を含む前記所望のデータ
処理を行なう請求項1に記載のデータ処理装置。2. The apparatus according to claim 2, further comprising: a second address generating unit configured to generate an address for performing a memory access associated with the arithmetic processing in the arithmetic processing unit relating to processing other than the specific data processing. And performing memory access based on the address generated by the first address generation unit and the address generated by the second address generation unit, and performing the desired data processing including the specific data processing. 2. The data processing device according to 1.
て任意のデータを記憶する内部メモリ手段と、 前記演算処理に係わるデータを記憶する外部メモリ手段
に対してメモリアクセスを行なう外部メモリインターフ
ェイス手段とをさらに有し、 前記第2のアドレス生成手段は、 前記内部メモリ手段に対してメモリアクセスを行なうた
めのアドレスを生成する内部メモリアドレス生成手段
と、 前記外部メモリ手段に対してメモリアクセスを行なうた
めのアドレスを生成する外部メモリアドレス生成手段と
を有し、 前記演算処理手段は、前記第1のアドレス生成手段によ
り生成されたアドレス、前記内部メモリアドレス生成手
段により生成されたアドレスおよび前記外部メモリアド
レス生成手段により生成されたアドレスに基づいて、前
記内部メモリ手段および前記外部メモリ手段をアクセス
し、前記特定のデータ処理を含む前記所望のデータ処理
を行なう請求項2に記載のデータ処理装置。3. An internal memory means for storing arbitrary data in accordance with arithmetic processing in the arithmetic processing means, and an external memory interface means for performing memory access to an external memory means for storing data relating to the arithmetic processing. Further comprising: an internal memory address generating unit configured to generate an address for performing a memory access to the internal memory unit; and a second memory unit configured to perform a memory access to the external memory unit. And an external memory address generating means for generating an address of the external memory address, wherein the arithmetic processing means includes an address generated by the first address generating means, an address generated by the internal memory address generating means, and the external memory address. Based on the address generated by the generating means, Accessing the memory means and said external memory means, the data processing apparatus according to claim 2 for performing the desired data processing, including the specific data processing.
タ処理を行なうための処理手順を記憶する処理手順記憶
手段をさらに有し、 前記演算処理手段は、前記記憶されている処理手順に従
って、前記一連の時系列データの各データに対して所定
の演算処理を行なう請求項2に記載のデータ処理装置。4. A processing procedure storing means for storing a processing procedure for performing a predetermined data processing on a series of time-series data, wherein the arithmetic processing means operates in accordance with the stored processing procedure. 3. The data processing apparatus according to claim 2, wherein a predetermined calculation process is performed on each data of said series of time-series data.
タであり、 前記所定のデータ処理は、任意の音声信号処理であり、 前記特定のデータ処理は、前記音声信号データのトレー
ス処理を含む処理である請求項4に記載のデータ処理装
置。5. The series of time-series data is audio signal data, the predetermined data processing is arbitrary audio signal processing, and the specific data processing includes a trace processing of the audio signal data. The data processing apparatus according to claim 4, wherein the processing is processing.
形データであり、 前記所定のデータ処理は、当該PCM音源処理であり、 前記特定のデータ処理は、前記PCM音声波形データの
トレース処理を含む請求項5に記載のデータ処理装置。6. The series of time-series data is PCM sound waveform data, the predetermined data processing is the PCM sound source processing, and the specific data processing is a trace processing of the PCM sound waveform data. The data processing device according to claim 5, comprising:
するパラメータ記憶手段と、 前記PCM音声波形データをトレースするためのトレー
ス処理用アドレス生成手段とを有する請求項6に記載の
データ処理装置。7. The first address generation means includes: parameter storage means for storing parameters defining the PCM audio waveform data; and trace processing address generation means for tracing the PCM audio waveform data. The data processing device according to claim 6.
声波形データの、先頭アドレス、エンドアドレス、ルー
プ開始アドレスを記憶し、 前記トレース処理用アドレス生成手段は、最初に前記記
憶されている先頭アドレスを選択して出力し、以後前記
記憶されているエンドアドレスまで順次アドレスを1イ
ンクリメントしながら出力し、前記PCM音声波形デー
タがループ部分を含む波形データである場合には、さら
に、前記記憶されているループ開始アドレスから前記記
憶されているエンドアドレスまでのアドレスを順に繰り
返し出力する請求項7に記載のデータ処理装置。8. The parameter storage means stores a head address, an end address, and a loop start address of the PCM audio waveform data, and the trace processing address generation means first stores the stored head address. The PCM audio waveform data is output after selecting and outputting the address while sequentially incrementing the address by one to the stored end address. If the PCM audio waveform data is waveform data including a loop portion, the stored address is further stored. 8. The data processing device according to claim 7, wherein addresses from a loop start address to the stored end address are repeatedly output in order.
形データであり、 前記所定のデータ処理は、当該PCM音源処理であり、 前記特定のデータ処理は、音声信号のリバーブ処理を含
む請求項5に記載のデータ処理装置。9. The series of time-series data is PCM audio waveform data, the predetermined data processing is the PCM sound source processing, and the specific data processing includes a reverb processing of an audio signal. 6. The data processing device according to 5.
メータ記憶手段と、 前記音声信号をリバーブ処理するためのリバーブ処理用
アドレス生成手段とを有する請求項9に記載のデータ処
理装置。10. The reverb processing means for reverberating the audio signal, wherein the first address generation means includes parameter storage means for storing parameters for controlling the reverberation processing. A data processing device according to claim 1.
PCM音声波形データに対するPCM音源処理に係わる
任意のデータを記憶する外部メモリ手段と、 前記記憶されている一連のPCM音声波形データに対し
て前記PCM音源処理を行い、ベースバンドのディジタ
ル音声データを出力するデータ処理装置と、 前記出力されたベースバンドのディジタル音声データを
アナログ音声信号に変換するディジタル/アナログ変換
手段とを有し、 前記データ処理装置は、 前記PCM音源処理の処理手順を記憶する処理手順記憶
手段と、 前記記憶されている処理手順に従って、前記一連のPC
M音声波形データの各データに対して所定の演算処理を
行なう演算処理手段と、 前記PCM音源処理に含まれる特定のデータ処理を行な
う場合に、前記演算処理手段における当該特定のデータ
処理のためのメモリアクセスを行なう際のアドレスを生
成する第1のアドレス生成手段と前記演算処理の際に、
一時的に任意のデータを記憶する内部メモリ手段と、 前記内部メモリ手段に対してメモリアクセスを行なう際
のアドレスを生成する内部メモリアドレス生成手段と、 前記外部メモリ手段に対してメモリアクセスを行なう際
のアドレスを生成する外部メモリアドレス生成手段と、 前記生成されたアドレスに基づいて、前記外部のデータ
記憶手段に対してメモリアクセスを行なう外部メモリイ
ンターフェイス手段とを有し、 前記演算処理手段は、前記第1のアドレス生成手段によ
り生成されたアドレス、前記内部メモリアドレス生成手
段により生成されたアドレスおよび前記外部メモリアド
レス生成手段により生成されたアドレスに基づいて前記
内部メモリ手段および前記外部メモリ手段をアクセス
し、前記特定のデータ処理を含む前記PCM音源処理を
行なうPCM音源装置。11. An external memory means for storing a series of PCM audio waveform data and arbitrary data relating to PCM sound source processing for the PCM audio waveform data, and the PCM audio data for the stored series of PCM audio waveform data. A data processing device that performs sound source processing and outputs baseband digital audio data; and a digital / analog conversion unit that converts the output baseband digital audio data into an analog audio signal. A processing procedure storing means for storing a processing procedure of the PCM sound source processing; and
An arithmetic processing means for performing a predetermined arithmetic processing on each data of the M audio waveform data; and a specific data processing included in the PCM sound source processing. A first address generating means for generating an address for performing a memory access; and
An internal memory means for temporarily storing arbitrary data; an internal memory address generating means for generating an address for performing a memory access to the internal memory means; and a memory access for performing a memory access to the external memory means External memory address generating means for generating an address of the external data storage means, and external memory interface means for performing memory access to the external data storage means based on the generated address. Accessing the internal memory and the external memory based on the address generated by the first address generator, the address generated by the internal memory address generator, and the address generated by the external memory address generator; , The PCM including the specific data processing PCM sound source device that performs sound source processing.
レース処理を含む請求項11に記載のPCM音源装置。12. The PCM tone generator according to claim 11, wherein said specific data processing includes a waveform data trace processing.
リバーブ処理を含む請求項11に記載のPCM音源装
置。13. The PCM tone generator according to claim 11, wherein said specific data processing includes reverb processing of audio data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000054464A JP2001242878A (en) | 2000-02-25 | 2000-02-25 | Data processor and pcm sound source device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000054464A JP2001242878A (en) | 2000-02-25 | 2000-02-25 | Data processor and pcm sound source device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001242878A true JP2001242878A (en) | 2001-09-07 |
Family
ID=18575712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000054464A Abandoned JP2001242878A (en) | 2000-02-25 | 2000-02-25 | Data processor and pcm sound source device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001242878A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6972362B2 (en) | 2002-01-09 | 2005-12-06 | Rohm Co., Ltd. | Method and device for generating electronic sounds and portable apparatus utilizing such device and method |
KR100682444B1 (en) * | 2003-10-29 | 2007-02-15 | 야마하 가부시키가이샤 | Audio signal processor |
-
2000
- 2000-02-25 JP JP2000054464A patent/JP2001242878A/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6972362B2 (en) | 2002-01-09 | 2005-12-06 | Rohm Co., Ltd. | Method and device for generating electronic sounds and portable apparatus utilizing such device and method |
KR100682444B1 (en) * | 2003-10-29 | 2007-02-15 | 야마하 가부시키가이샤 | Audio signal processor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3208990B2 (en) | Signal processing device | |
CN107015805B (en) | Method and device for configuring external sound card | |
JP2001242878A (en) | Data processor and pcm sound source device | |
JPH07121181A (en) | Sound information processor | |
US5324882A (en) | Tone generating apparatus producing smoothly linked waveforms | |
US5442125A (en) | Signal processing apparatus for repeatedly performing a same processing on respective output channels in time sharing manner | |
US5559298A (en) | Waveform read-out system for an electronic musical instrument | |
TWI435319B (en) | Automatic voice signal and mute signal processing device and method therefor | |
JP3371643B2 (en) | Signal processing device | |
US6972362B2 (en) | Method and device for generating electronic sounds and portable apparatus utilizing such device and method | |
JP2576614B2 (en) | Processing equipment | |
JP3036417B2 (en) | Signal processing device | |
JP2956550B2 (en) | Music sound generating apparatus and music sound generating method | |
JP4547123B2 (en) | Audio interface circuit | |
JP2000293169A (en) | Musical sound generating device | |
JP2006267173A (en) | Device and program to edit performance data | |
JP3714397B2 (en) | Waveform data processing apparatus and waveform data processing method | |
JP2684820B2 (en) | Surround circuit | |
JPS6118995A (en) | Performance system | |
JP3135252B2 (en) | Addressing device | |
JP3947806B2 (en) | Waveform synthesizer | |
JP3610759B2 (en) | Digital signal processor | |
JP2933204B2 (en) | Tone generator capable of scratch operation | |
JP3858187B2 (en) | Sound generator | |
JP2000122650A (en) | Sound data processor, and computor system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060928 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080227 |