JP2001242219A - Inspection probe board and its manufacturing method - Google Patents

Inspection probe board and its manufacturing method

Info

Publication number
JP2001242219A
JP2001242219A JP2000060409A JP2000060409A JP2001242219A JP 2001242219 A JP2001242219 A JP 2001242219A JP 2000060409 A JP2000060409 A JP 2000060409A JP 2000060409 A JP2000060409 A JP 2000060409A JP 2001242219 A JP2001242219 A JP 2001242219A
Authority
JP
Japan
Prior art keywords
metal plating
wiring pattern
plating
opening
inspection probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000060409A
Other languages
Japanese (ja)
Inventor
Satoshi Chinda
聡 珍田
Katsumi Suzuki
勝美 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2000060409A priority Critical patent/JP2001242219A/en
Publication of JP2001242219A publication Critical patent/JP2001242219A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To lower a contact resistance, and to execute accurate inspection, even if position shift from a semiconductor chip occurs. SOLUTION: This inspection probe board is equipped with an insulating board, a prescribed wiring pattern formed on the board, and a metal plating projection formed on the wiring pattern so as to be electrically connected to the pattern, in contacted with an external terminal of a semiconductor device or an electronic device. The metal plating projection has a hollow on the center part of a spot in contact with the external terminal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、外部端子と電気的
に接続して、半導体装置または電子装置の検査を行うた
めの検査用プローブ基板及びその製造法に関し、特に、
半導体集積回路チップ/CSPパッケージの品質を単体
のまま検査する検査用プローブ基板及びその製造法に適
用して有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probe board for testing a semiconductor device or an electronic device by being electrically connected to an external terminal, and a method of manufacturing the same.
The present invention relates to an inspection probe substrate for inspecting the quality of a semiconductor integrated circuit chip / CSP package as a single unit and a technique effective when applied to a method for manufacturing the same.

【0002】[0002]

【従来の技術】パッケージしていないベアチップを複数
個搭載したプリント基板を、MCM(Multi Chip Modul
e )という。このMCMは電子機器の発展とともに、本
質的ニーズである軽薄短小に対応する有効な手段とし
て、機器開発の重要な技術に位置付けられるようになっ
てきた。
2. Description of the Related Art A printed circuit board having a plurality of unpackaged bare chips mounted thereon is mounted on an MCM (Multi Chip Modul).
e). With the development of electronic devices, the MCM has come to be positioned as an important technology for device development as an effective means for responding to essential needs such as light and thin.

【0003】また、パッケージをする場合でも、パッケ
ージ基材量を最小限とし、パッケージ面積(体積)がチ
ップとほぼ等しいくらいに小型化したCSP(Chip Siz
e /Scale Package )の開発が極めて活発で、デバイス
メーカから種々の形状の小型パッケージが発表されてい
る。このCSPパッケージの多くは、外部端子がパッケ
ージの裏面にはんだポールを配列するBGA構造であ
る。
[0003] Further, even in the case of packaging, a CSP (Chip Siz) miniaturized so as to minimize the amount of package base material and to have a package area (volume) substantially equal to a chip.
e / Scale Package) is being actively developed, and device manufacturers have announced small packages of various shapes. Many of the CSP packages have a BGA structure in which external terminals are arranged with solder poles on the back surface of the package.

【0004】しかし、これらのペアチップやCSPの最
大の障壁は、品質保証されたチップ/パッケージ(KG
D:Known Good Die)選別のための非破壊検査方法であ
り、そのためにはチップの電極パッドあるいはパッケー
ジの外部端子用はんだボールと接触して電気的導通を確
保するための突起を設けた、検査用プローブ基板の開発
がポイントとなる。
[0004] However, the biggest barrier of these paired chips and CSPs is the quality assured chip / package (KG).
D: Known Good Die) This is a non-destructive inspection method for selection. For this purpose, an inspection is provided in which a projection is provided to ensure electrical continuity by contacting with an electrode pad of a chip or a solder ball for an external terminal of a package. The key point is the development of a probe substrate for use.

【0005】従来は、チップのアルミパッドの位置に合
わせてタングステン製の微小針を設けたプローブ基板が
使われていた。
Conventionally, a probe substrate provided with tungsten microneedles in accordance with the position of the aluminum pad of the chip has been used.

【0006】しかし、チップの小形化、多ピン化にとも
ない、パッド数や端子数が増大し、またパッドや端子ピ
ッチはますます狭くなっているため、タングステン針を
配置したプローブ基板では、基板自体の製造に大きな制
約が生じている。
However, the number of pads and the number of terminals are increasing with the miniaturization of chips and the increase in the number of pins, and the pitch of pads and terminals is becoming increasingly narrower. There is a great restriction on the manufacture of the.

【0007】そのため現在、テープキャリアと微小バン
プ製造技術を組み合わせたKGD判別用プローブ組み込
みソケットが開発されている。
[0007] For this reason, at present, a socket incorporating a probe for KGD discrimination, which is a combination of a tape carrier and a micro bump manufacturing technique, has been developed.

【0008】これらの構造は、微細配線を設けた基板
に、チップの電極パッドあるいはパッケージの外部端子
のはんだボールに対応する位置に突起を設け、このプロ
ーブ基板と上型の間にチップを挟む方式となっている。
In these structures, a projection is provided on a substrate provided with fine wiring at a position corresponding to a solder ball of an electrode pad of a chip or an external terminal of a package, and a chip is sandwiched between the probe substrate and an upper die. It has become.

【0009】[0009]

【発明が解決しようとする課題】しかし、従来のプロー
プ基板では、突起とチップの電極パッドとのアライメン
トに、画像認織などを用いることはなく、通常はチップ
をソケットに落とし込んで機械的な位置合わせで接触さ
せるので、プローブ基板の製造精度やチップの切断精度
等から、チップの電極パッドとプロープ基板の突起の位
置が数10μmずれることは普通である。
However, in the conventional probe board, the alignment of the projection with the electrode pad of the chip is not performed by using an image recognition fabric or the like. Since they are brought into contact with each other, the positions of the electrode pads of the chip and the protrusions of the probe substrate are usually shifted by several tens of μm due to the manufacturing accuracy of the probe substrate and the cutting accuracy of the chip.

【0010】このずれによって、接触部分が1点のみと
なってしまい、接触抵抗が増大することがある。また、
電極パッドは通常、酸化皮膜で覆われているため、接触
抵抗が大きくなりがちである。
[0010] Due to this displacement, there is only one contact portion, and the contact resistance may increase. Also,
Since the electrode pad is usually covered with an oxide film, the contact resistance tends to increase.

【0011】このため、従来のプローブ基板では接触抵
抗が増大することにより、正確な検査ができないという
問題点があった。
For this reason, the conventional probe board has a problem that an accurate inspection cannot be performed due to an increase in contact resistance.

【0012】本発明の目的は、上記問題点を解決するた
めに成されたものであり、その目的は半導体チップとの
位置ずれが起きた場合でも、接触抵抗をより低くでき、
より正確な検査を行える検査用プローブ基板を提供する
ものである。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems, and an object of the present invention is to reduce the contact resistance even when a misalignment with a semiconductor chip occurs.
An object of the present invention is to provide an inspection probe substrate capable of performing more accurate inspection.

【0013】[0013]

【課題を解決するための手段】本発明において開示され
る発明のうち、代表的なものの概要を簡単に説明すれ
ば、下記のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present invention, typical ones will be briefly described as follows.

【0014】(1)絶縁性がある基板と、前記基板上に
形成された所定の配線パターンと、前記配線パターン上
に電気的に接続されるように形成され、半導体装置もし
くは電子装置の外部端子と接触する金属めっき突起とを
備えた検査用プローブ基板であって、前記金属めっき突
起は、前記外部端子と接触する箇所の中心部分に凹みを
有する。
(1) An insulating substrate, a predetermined wiring pattern formed on the substrate, and an external terminal of a semiconductor device or an electronic device formed so as to be electrically connected to the wiring pattern. A metal-plated protrusion that comes into contact with the external terminal, wherein the metal-plated protrusion has a recess at the center of the portion that contacts the external terminal.

【0015】(2)(1)の検査用プローブ基板におい
て、前記金属めっき突起は、前記外部端子と接触する箇
所の反対側に前記配線パターンまたは前記基板内に埋め
込まれる脱落抑止突起を有し、前記配線パターンまたは
前記基板は、前記金属めっき突起が形成される箇所に前
記脱落抑止突起を嵌合する穴を有する。
(2) In the inspection probe board according to (1), the metal plating projection has a drop-inhibiting projection embedded in the wiring pattern or the substrate on a side opposite to a location where the metal plating projection contacts the external terminal. The wiring pattern or the substrate has a hole for fitting the drop-off prevention protrusion at a position where the metal plating protrusion is formed.

【0016】(3)(1)の検査用プローブ基板におい
て、前記金属めっき突起の形状は、中心部分が刳り抜か
れた円柱(円筒状)とする。
(3) In the inspection probe board of (1), the shape of the metal plating projection is a column (cylindrical) having a hollow central portion.

【0017】(4)(1)の検査用プローブ基板におい
て、前記金属めっき突起の形状は、中心部分が刳り抜か
れた多角柱とする。
(4) In the inspection probe board of (1), the shape of the metal plating projection is a polygonal pillar having a hollow central portion.

【0018】(5)(1)乃至(4)の検査用プローブ
基板において、前記金属めっき突起は、無電解めっき法
で形成された無電解金属めっき突起である。
(5) In the inspection probe substrate of (1) to (4), the metal plating projection is an electroless metal plating projection formed by an electroless plating method.

【0019】(6)(1)乃至(5)の検査用プローブ
基板において、前記配線パターン及びその上に形成され
た前記金属めっき突起を酸化防止金属膜で一括被覆形成
する。
(6) In the inspection probe substrate of (1) to (5), the wiring pattern and the metal plating protrusion formed thereon are collectively covered with an antioxidant metal film.

【0020】(7)(6)の検査用プローブ基板におい
て、前記酸化防止金属膜は、貴金属めっきとする。
(7) In the inspection probe substrate of (6), the antioxidant metal film is made of noble metal plating.

【0021】(8)半導体装置もしくは電子装置の外部
端子と接触する金属めっき突起を備えた検査用プローブ
基板の製造方法であって、絶縁テープに接着剤を用いて
導電性薄膜を貼り付けた3層構造のテープキャリア材を
作成し、そのテープキャリア材の導電性薄膜の貼り付け
面に、フォトファブリケーションを施して配線パターン
を形成し、テープキャリア材上の配線パターンが形成さ
れた面にレジスト膜を形成し、配線パターン上の所定位
置のレジスト膜に円筒状、または中心部分が刳り抜かれ
た多角柱状の開口部を形成し、前記レジスト膜の開口部
が形成されたテープキャリア材を金属めっき液に浸漬し
て無電解めっきを行い、前記開口部が埋まる厚さに金属
めっき層を形成し、前記レジスト膜を除去し、前記配線
パターン上に金属めっき突起を形成する。
(8) A method of manufacturing an inspection probe substrate provided with a metal plating projection which comes into contact with an external terminal of a semiconductor device or an electronic device, wherein a conductive thin film is attached to an insulating tape by using an adhesive. Create a tape carrier material with a layer structure, apply photofabrication to the surface of the tape carrier material to which the conductive thin film is attached, form a wiring pattern, and apply resist to the surface of the tape carrier material on which the wiring pattern is formed. Forming a film, forming a cylindrical or polygonal column-shaped opening in the center of the resist film at a predetermined position on the wiring pattern, and metal-plating the tape carrier material having the resist film opening formed therein; Dipping in a solution to perform electroless plating, forming a metal plating layer to a thickness that fills the opening, removing the resist film, and forming a metal layer on the wiring pattern. Kki to form a protrusion.

【0022】(9)(8)の検査用プローブ基板の製造
方法において、前記金属めっき突起が形成されたテープ
キャリア材を貴金属めっき液中に浸して無電解、または
電解めっきを行い、無電解で形成された金属めっき突起
の表面に前記開口部が埋まる厚さの貴金属めっきを形成
し、前記配線パターン上に貴金属めっきを施した金属め
っき突起を形成する。
(9) In the method of manufacturing an inspection probe substrate according to (8), the tape carrier material on which the metal plating projections are formed is immersed in a noble metal plating solution and subjected to electroless or electrolytic plating. A noble metal plating is formed on the surface of the formed metal plating protrusion so as to fill the opening, and a metal plating protrusion on which noble metal plating is applied is formed on the wiring pattern.

【0023】(10)半導体装置もしくは電子装置の外
部端子と接触する金属めっき突起を備えた検査用プロー
ブ基板の製造方法であって、絶縁テープに接着剤を用い
て導電性薄膜を貼り付けた3層構造のテープキャリア材
を作成し、そのテープキャリア材の導電性薄膜の貼り付
け面に、フォトファブリケーションを施して配線パター
ンを形成し、テープキャリア材上の配線パターンが形成
された面にレジスト膜を形成し、配線パターン上の所定
位置にレジスト膜の開口部を形成し、その形成された開
口部より小さな開口径を有する受け穴を該開口部内の前
記配線パターンまたは前記絶縁テープに達する深さで形
成し、前記レジスト膜の開口部及び受け穴が形成された
テープキャリア材を金属めっき液に浸漬して無電解めっ
きを行い、前記開口部が埋まる厚さに金属めっき層を形
成し、前記レジスト膜を除去し、前記配線パターン上に
金属めっき突起を形成する。
(10) A method of manufacturing a probe board for inspection provided with a metal plating projection which comes into contact with an external terminal of a semiconductor device or an electronic device, wherein a conductive thin film is attached to an insulating tape using an adhesive. Create a tape carrier material with a layer structure, apply photofabrication to the surface of the tape carrier material to which the conductive thin film is attached, form a wiring pattern, and apply resist to the surface of the tape carrier material on which the wiring pattern is formed. Forming a film, forming an opening of the resist film at a predetermined position on the wiring pattern, and forming a receiving hole having an opening diameter smaller than the formed opening in the opening to reach the wiring pattern or the insulating tape. The tape carrier material having the opening and the receiving hole formed in the resist film is immersed in a metal plating solution to perform electroless plating. Part of the metal plating layer is formed to fill thickness, the resist film is removed to form a metal plating protrusions on the wiring pattern.

【0024】(11)(10)の検査用プローブ基板の
製造方法において、前記レジスト膜の開口部及び前記受
け穴が形成されたテープキャリア材の無電解めっきを前
記開口部内の所定の高さの金属めっき層を形成するまで
行い、その金属めっき層が形成されたテープキャリア材
を貴金属めっき液中に浸して無電解、または電解めっき
を行い、無電解で形成された金属めっき突起の表面に前
記開口部が埋まる厚さの貴金属めっきを形成し、前記レ
ジスト膜を除去し、前記配線パターン上に貴金属めっき
を施した金属めっき突起を形成する。
(11) In the method for manufacturing an inspection probe substrate according to (10), the electroless plating of the tape carrier material having the opening of the resist film and the receiving hole formed therein is performed at a predetermined height within the opening. Performed until a metal plating layer is formed, immerse the tape carrier material on which the metal plating layer is formed in a noble metal plating solution, perform electroless or electrolytic plating, and apply the electroless plating to the surface of the formed metal plating protrusion. A noble metal plating having a thickness that fills the opening is formed, the resist film is removed, and a noble metal plated projection is formed on the wiring pattern.

【0025】このようにすることで、金属めっき突起の
凹んだ部分に半導体チップのボール端子が入り込み、ア
ライメントが可能になり、位置ズレを極力抑えることが
可能になる。
By doing so, the ball terminals of the semiconductor chip enter the recessed portions of the metal plating projections, and alignment becomes possible, and positional deviation can be suppressed as much as possible.

【0026】また、アライメントができるのと同時に、
凹みの端(エッジ)部分でボール端子の酸化皮膜をワイ
ピングし、接触抵抗を低下させることが可能になる。こ
れよって、より正確な検査を行うことが可能になる。
At the same time as the alignment can be performed,
By wiping the oxide film of the ball terminal at the end (edge) of the recess, the contact resistance can be reduced. Thus, more accurate inspection can be performed.

【0027】さらに、金属めっき突起を無電解金属めっ
きで形成することにより、金属めっき突起の硬度が増す
ので、耐久性に優れた検査用プローブ基板を提供でき
る。
Further, by forming the metal plating projections by electroless metal plating, the hardness of the metal plating projections increases, so that it is possible to provide an inspection probe board having excellent durability.

【0028】[0028]

【発明の実施の形態】本発明にかかる一実施形態の検査
用プローブ基板を図面を用いて詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An inspection probe board according to an embodiment of the present invention will be described in detail with reference to the drawings.

【0029】図1は、本実施形態の検査用プローブ基板
の構成を説明するための平面図である。図2は、図1に
示すA−A線で切った断面図を示す。なお、図1,図2
は、主要部分の構成を説明し易いように示してある。
FIG. 1 is a plan view for explaining the configuration of the inspection probe substrate of the present embodiment. FIG. 2 is a sectional view taken along line AA shown in FIG. 1 and 2
Are shown for easy explanation of the configuration of the main part.

【0030】図1,図2に示すように、本実施形態の検
査用プローブ100は、ポリイミド等の絶縁基板(絶縁
テープ)10と、検査する半導体チップの外部端子の位
置に合わせて絶縁テープ10上に設けられ銅箔等の導電
性薄膜で形成された配線パターン11と、その配線パタ
ーン11上における外部端子との接続位置に設けられた
めっき突起12とから構成される。
As shown in FIGS. 1 and 2, an inspection probe 100 according to the present embodiment includes an insulating substrate (insulating tape) 10 made of polyimide or the like and an insulating tape 10 in accordance with the positions of external terminals of a semiconductor chip to be inspected. The wiring pattern 11 includes a wiring pattern 11 formed on the wiring pattern 11 and formed of a conductive thin film such as a copper foil, and a plating protrusion 12 provided on the wiring pattern 11 at a position where the wiring pattern 11 is connected to an external terminal.

【0031】この絶縁テープ10は、絶縁性があり、か
つ半導体チップの外部端子の凸凹(例えば、ボール端子
の高さの誤差)を吸収するために変形しやすいフレキシ
ブル材料を用いる。
The insulating tape 10 is made of a flexible material that is insulative and easily deformed to absorb irregularities (for example, errors in the height of ball terminals) of external terminals of the semiconductor chip.

【0032】配線パターン11は、導電性材料で加工し
やすい薄膜金属をエッチングして形成され、配線ケーブ
ル等を介して検査装置(ここでは図示せず)と電気的に
接続される。
The wiring pattern 11 is formed by etching a thin film metal which is easy to process with a conductive material, and is electrically connected to an inspection device (not shown here) via a wiring cable or the like.

【0033】めっき突起12は、図1,図2に示すよう
に、中心部分が凹んだ(刳り抜かれた)円筒状の形状を
している。これにより、凹んだ部分に半導体チップのボ
ール端子が入り込み、アライメントが可能になり、位置
ズレを極力抑えることが可能になる。
As shown in FIG. 1 and FIG. 2, the plating projection 12 has a cylindrical shape with a central portion recessed (cut out). As a result, the ball terminals of the semiconductor chip enter the recessed portions, alignment becomes possible, and positional deviation can be minimized.

【0034】また、アライメントができるのと同時に、
凹みの端(エッジ)部分でボール端子の酸化皮膜をワイ
ピングし、接触抵抗を低下させることが可能になる。こ
れによって、より正確な検査を行うことが可能になる。
At the same time as the alignment can be performed,
By wiping the oxide film of the ball terminal at the end (edge) of the recess, the contact resistance can be reduced. Thereby, more accurate inspection can be performed.

【0035】さらに、半導体チップのボール端子と押圧
接触するため、耐久性を高めるために硬質であって、か
つ導電性が高い材料で形成する必要がある。例えば、無
電解めっき法で形成された金属めっきで形成するのがよ
い。この無電解金属めっきは、電解金属めっきに比べ、
硬質に積層されるためである。ここで、ニッケルを例に
挙げると、無電解ニッケルめっきで形成された突起のピ
ッカーズ硬度はHv450〜600であり、電解ニッケ
ルめっきで形成された突起のピッカーズ硬度はHv18
0程度であり、無電解めっき法と電解めっき法とで形成
された突起の硬度の差は明らかである。
Further, since the ball terminals of the semiconductor chip are brought into pressure contact with each other, they must be formed of a hard and highly conductive material in order to enhance durability. For example, it is good to form by the metal plating formed by the electroless plating method. This electroless metal plating, compared to electrolytic metal plating,
This is because the layers are hardly laminated. Here, taking nickel as an example, the Pickers hardness of the projections formed by electroless nickel plating is Hv450 to 600, and the Pickers hardness of the projections formed by electrolytic nickel plating is Hv18.
It is about 0, and the difference in hardness between the protrusions formed by the electroless plating method and the electrolytic plating method is apparent.

【0036】無電解金属めっきの中でも、特に、無電解
ニッケルめっきは導電性が高く、硬質であるため、この
めっき突起12には最適である。他には、無電解銅めっ
きがある。
Among the electroless metal platings, the electroless nickel plating is particularly suitable for the plating projection 12 because it has high conductivity and is hard. Another example is electroless copper plating.

【0037】また、図3に示すように、この無電解金属
めっきで形成されためっき突起12及び配線パターン1
1上に、ボール端子との接触部分の酸化防止のための金
属めっき(例えば、金めっき)13を施すこともある。
なお、配線パターン11とめっき突起12を被覆するめ
っき層は、金めっき13に限るものではなく、例えば、
ロジウム、パラジウム、白金、銀などの酸化されにくい
貴金属めっきが好ましい。また、これらの貴金属めっき
は、めっき突起12の接触抵抗を軽減する性質を有する
ので、品質検査をより正確に行える。
As shown in FIG. 3, the plating protrusion 12 and the wiring pattern 1 formed by the electroless metal plating are used.
Metal plating (for example, gold plating) 13 for preventing oxidation of the contact portion with the ball terminal may be applied on the first electrode.
The plating layer that covers the wiring pattern 11 and the plating protrusions 12 is not limited to the gold plating 13, and may be, for example,
Precious metal plating that is hardly oxidized, such as rhodium, palladium, platinum, and silver, is preferable. In addition, since these noble metal platings have a property of reducing the contact resistance of the plating protrusions 12, quality inspection can be performed more accurately.

【0038】次に、本実施形態の検査用プローブ基板1
00の製造方法について図面を用いて説明する。図4
は、本実施形態の検査用プローブ基板100の製造方法
を説明するための図である。
Next, the inspection probe substrate 1 of the present embodiment
00 will be described with reference to the drawings. FIG.
FIG. 4 is a diagram for explaining a method of manufacturing the inspection probe substrate 100 of the present embodiment.

【0039】本実施形態の検査用プローブ基板100
は、図4(a)に示すように、ポリイミドの絶縁テープ
10に接着剤22により銅箔21を貼り付けた3層構造
のテープキャリア材を作成する。
The inspection probe substrate 100 of the present embodiment
As shown in FIG. 4A, a tape carrier material having a three-layer structure in which a copper foil 21 is adhered to a polyimide insulating tape 10 with an adhesive 22 is formed.

【0040】次に、図4(b)に示すように、そのテー
プキャリア材の銅箔21の面に、ポジ型フォトレジスト
23を塗布し、フォトレジスト塗布面に露光、現像、エ
ッチング、レジスト膜剥離等の一連のフォトファブリケ
ーションを施し、図4(c)に示すように、配線パター
ン11を形成する。
Next, as shown in FIG. 4 (b), a positive type photoresist 23 is applied to the surface of the copper foil 21 of the tape carrier material, and the exposed surface of the photoresist is exposed, developed, etched, and a resist film is formed. A series of photofabrication such as peeling is performed, and a wiring pattern 11 is formed as shown in FIG.

【0041】次に、この配線パターン11上に厚付け用
のポジ型フォトレジスト23を塗布してレジスト膜を形
成し、図4(d)に示すように、これに露光及び現像を
施し、半導体チップのアルミパッドまたはボール端子
(不図示)に合致する位置の配線パターン11上に円筒
状のレジスト開口部24を形成する。なお、厚付け用の
ポジ型フォトレジスト23の代わりにドライフィルムレ
ジストを用いてもよい。
Next, a positive type photoresist 23 for thickening is applied on the wiring pattern 11 to form a resist film, which is exposed and developed as shown in FIG. A cylindrical resist opening 24 is formed on the wiring pattern 11 at a position corresponding to an aluminum pad or a ball terminal (not shown) of the chip. Note that a dry film resist may be used instead of the positive photoresist 23 for thickening.

【0042】次に、そのレジスト開口部24が形成され
た基板(絶縁テープ、配線パターンを含むテープキャリ
ア材)をニッケルめっき液に浸漬して無電解めっきを行
い、図4(e)に示すように、レジスト開口部24がほ
ぼ埋まる厚さにレジスト開口部内にニッケルめっき層
(めっき突起)12を施す。
Next, the substrate (the insulating tape and the tape carrier material including the wiring pattern) on which the resist openings 24 are formed is immersed in a nickel plating solution to perform electroless plating, as shown in FIG. Next, a nickel plating layer (plating protrusion) 12 is applied to the inside of the resist opening so as to substantially fill the resist opening 24.

【0043】次に、図4(f)に示すように、専用剥離
液を用いてレジスト23を溶解除去し、次に、図4
(g)に示すように、配線パターン11上にめっき突起
12が形成された基板を金めっき液中に浸して電解めっ
きを行い、配線パターン11上に無電解で形成されたニ
ッケルのめっき突起12の表面に金めっき13を形成す
る。このように、作成した基板を所望のサイズに切断
し、図5に示すように、検査する半導体チップ31のボ
ール端子とニッケルめっき突起12とを接触するように
プローブソケット30に設置する検査用プローブ基板1
00を形成する。
Next, as shown in FIG. 4F, the resist 23 is dissolved and removed using a dedicated stripping solution.
As shown in (g), the substrate on which the plating protrusions 12 are formed on the wiring pattern 11 is immersed in a gold plating solution to perform electroplating, and the nickel plating protrusions 12 formed on the wiring pattern 11 in an electroless manner. Gold plating 13 is formed on the surface of. In this manner, the produced substrate is cut into a desired size, and as shown in FIG. 5, an inspection probe is set in the probe socket 30 so that the ball terminals of the semiconductor chip 31 to be inspected and the nickel plating protrusions 12 are in contact with each other. Substrate 1
00 is formed.

【0044】また、めっき突起12の形成は、上記の金
めっき/ニッケルめっきの組み合わせに限定されるもの
ではなく、パラジウム、ロジウム、ニッケル合金、ダイ
ヤモンド、シリカなどの硬質粉末を含有した複合めっき
皮膜など、多様な組み合わせの使用が可能である。
The formation of the plating protrusions 12 is not limited to the above-described combination of gold plating / nickel plating, but may be a composite plating film containing a hard powder such as palladium, rhodium, a nickel alloy, diamond, or silica. Various combinations can be used.

【0045】また、本実施形態のめっき突起12の形状
は、円筒状に限るものではなく、ボール端子を引き込む
ように作用するものであれば、どんな形状であっても構
わない。例えば、図6(a)に示すように、四角柱の中
心部分を四角柱状に凹ませた(刳り抜いた)ものや、図
6(b)に示すように、四角柱の中心部分を円柱状に凹
ませたものであっても構わない。そのほかにも多角柱の
形状であってもよい。
The shape of the plating protrusion 12 of the present embodiment is not limited to a cylindrical shape, but may be any shape as long as it acts to draw in the ball terminal. For example, as shown in FIG. 6 (a), the center of the square pillar is recessed (excavated) into a square pillar, or as shown in FIG. 6 (b), the center of the square pillar is cylindrical. It may be recessed. In addition, the shape may be a polygonal prism.

【0046】このように、絶縁性があるテープと、前記
基板上に形成された所定の配線パターンと、前記配線パ
ターン上に電気的に接続されるように形成され、半導体
装置もしくは電子装置の外部端子と接触する、中心部分
が凹んだ円筒または多角柱状に形成されためっき突起1
2とを備えることにより、凹みの端(エッジ)部分でボ
ール端子の酸化皮膜をワイピングし、接触抵抗を低下さ
せることができるので、半導体チップとの位置ずれが起
きた場合でも、より正確な検査を行うことが可能にな
る。
As described above, the insulating tape, the predetermined wiring pattern formed on the substrate, and the wiring pattern are formed so as to be electrically connected to the wiring pattern. Plating projection 1 formed in a cylindrical or polygonal column shape with a concave central portion that contacts the terminal
2, the oxide film of the ball terminal can be wiped at the edge (edge) of the dent and the contact resistance can be reduced, so that more accurate inspection can be performed even when a misalignment with the semiconductor chip occurs. Can be performed.

【0047】また、めっき突起12を無電解金属めっき
で形成することにより、めっき突起12の硬度が増すの
で、耐久性に優れた検査用プローブ基板を提供できる。
Further, since the hardness of the plating protrusion 12 is increased by forming the plating protrusion 12 by electroless metal plating, it is possible to provide an inspection probe substrate having excellent durability.

【0048】なお、本実施形態では、半導体チップ31
を検査する場合について説明してきたが、本発明はこの
半導体チップの限るものではなく、電子装置の検査にも
適応できる。
In this embodiment, the semiconductor chip 31
Has been described, but the present invention is not limited to this semiconductor chip, and can be applied to the inspection of electronic devices.

【0049】(実施例1):脱落抑止突起を埋め込み形
成 図7は、本実施例1の検査用プローブ基板の構成を説明
するための図であり、図7(a)はその断面図、図7
(b)は図7(a)に示す点線の囲みCを示した図であ
る。なお、本実施例1の検査用プローブ基板の全体図
は、図1に示す平面図と同様であるため、省略してい
る。
(Embodiment 1): Embedding and forming a drop-off suppressing protrusion FIG. 7 is a view for explaining the configuration of the inspection probe board of the present embodiment 1, and FIG. 7 (a) is a sectional view thereof. 7
FIG. 8B is a diagram showing a dotted-line box C shown in FIG. Note that the overall view of the inspection probe substrate of the first embodiment is omitted because it is the same as the plan view shown in FIG.

【0050】図7(a)に示すように、本実施例1の検
査用プローブ100aは、ポリイミド等の絶縁テープ1
0と、検査する半導体チップの外部端子の位置に合わせ
て絶縁テープ10上に設けられ銅箔等の配線パターン1
1と、その配線パターン11上における外部端子との接
続位置に設けられた無電解ニッケルのめっき突起12
と、その配線パターン11及びめっき突起12上に施さ
れた酸化防止のための金めっき13とをから構成され、
めっき突起12は配線パターン11からの脱落を抑止す
る脱落抑止突起12aを有し、配線パターン11にはめ
っき突起12が配置される位置にその脱落抑止突起12
aを嵌合するための受け穴11aが設けられる。
As shown in FIG. 7A, the inspection probe 100a according to the first embodiment uses an insulating tape 1 made of polyimide or the like.
0 and a wiring pattern 1 such as a copper foil provided on the insulating tape 10 in accordance with the position of the external terminal of the semiconductor chip to be inspected.
1 and an electroless nickel plating protrusion 12 provided at a connection position between the wiring pattern 11 and an external terminal on the wiring pattern 11.
And gold plating 13 for preventing oxidation provided on the wiring pattern 11 and the plating protrusions 12.
The plating protrusion 12 has a falling-off suppressing protrusion 12a for suppressing the falling-off from the wiring pattern 11, and the wiring pattern 11 is provided at a position where the plating protrusion 12 is arranged.
The receiving hole 11a for fitting a is provided.

【0051】また、この無電解金属めっきで形成された
めっき突起12上に、外部端子との接触部分の酸化防止
のために金めっき13を施すこともある。
Also, gold plating 13 may be applied on plating protrusions 12 formed by the electroless metal plating in order to prevent oxidation of the contact portions with external terminals.

【0052】このように、脱落抑止突起12aを設ける
ことによって、めっき突起12は配線パターン11の上
面だけでなく側面部分でも結合するので結合を強固にす
ることが可能になる。
As described above, the provision of the drop-off suppressing protrusions 12a allows the plating protrusions 12 to be bonded not only to the upper surface but also to the side surface portions of the wiring pattern 11, so that the bonding can be strengthened.

【0053】通常、めっき突起12の接合部分は基板面
に対して垂直方向にかかる力には強いが、斜め方向を含
む水平方向からの力に弱い傾向がある。このため、主に
検査する半導体チップとの位置ズレによって発生する水
平成分を含む力がめっき突起12にかかることによっ
て、接合部分に水平方向にずれる力が働き、金属疲労で
弱くなって脱落すると考えられる。
Usually, the joint portion of the plating protrusion 12 is strong against a force applied in a direction perpendicular to the substrate surface, but is weak against a force from a horizontal direction including an oblique direction. For this reason, it is considered that a force including a horizontal component, which is mainly generated due to a positional deviation from the semiconductor chip to be inspected, is applied to the plating protrusions 12, so that a force that shifts in the horizontal direction acts on the joint portion, and the joint portion is weakened by metal fatigue and falls off. Can be

【0054】したがって、本実施例1のめっき突起12
は配線パターン11の上面部分だけでなく側面部分でも
結合し、かつ脱落抑止突起12aが配線パターン11、
接着剤層、さらにはポリイミドの絶縁テープ10まで達
することで基板面に対して水平方向に対する力により強
くなるので、配線パターン11とめっき突起12の全体
を被覆しなくてもめっき突起12の脱落を抑止でき、耐
久性により優れた検査用プローブ基板を提供できる。
Therefore, the plating protrusions 12 of the first embodiment
Is connected not only to the upper surface portion of the wiring pattern 11 but also to the side surface portion thereof, and
By reaching the adhesive layer and further to the polyimide insulating tape 10, the strength in the horizontal direction with respect to the substrate surface is increased, so that the plating protrusions 12 do not fall without covering the entire wiring pattern 11 and the plating protrusions 12. It is possible to provide an inspection probe substrate which can be suppressed and which is more excellent in durability.

【0055】また、めっき突起12は、めっきを積層し
ていくことによって形成されるため、この脱落抑止突起
12a(受け穴11a)を設けることによって、図7
(b)に示すように、半導体チップのボール端子と接触
するめっき突起12の中心部分は凹んだ形状になる。こ
のときの凹みは逆円錐形のように、エッジ部分が無い凹
みになるが、その凹んだ部分に半導体チップのボール端
子が入り込むことでボール端子との接触面積が増大す
る。このように、接触面積が大きくなるので、接触抵抗
が低下し、検査をより正確に行うことが可能になる。
Further, since the plating protrusion 12 is formed by laminating plating, the provision of the falling-off suppressing protrusion 12a (receiving hole 11a) enables the plating protrusion 12 to be formed as shown in FIG.
As shown in (b), the central portion of the plating protrusion 12 that contacts the ball terminal of the semiconductor chip has a concave shape. The dent at this time is a dent without an edge portion like an inverted conical shape. However, the ball terminal of the semiconductor chip enters the dent, so that the contact area with the ball terminal increases. As described above, since the contact area is increased, the contact resistance is reduced, and the inspection can be performed more accurately.

【0056】さらに、その際に、高価である金(また
は、貴金属)を配線パターン11とめっき突起12の全
体に被覆しなくても耐久性を向上できるので、より安価
な検査用プローブ基板を提供できる。
Further, at this time, since the durability can be improved without covering the entire wiring pattern 11 and the plating protrusions 12 with expensive gold (or noble metal), a more inexpensive inspection probe board is provided. it can.

【0057】次に、本実施例1の検査用プローブ基板1
00aの製造方法について図面を用いて説明する。図8
は、本実施例1の検査用プローブ基板100aの製造方
法を説明するための図である。
Next, the inspection probe substrate 1 of the first embodiment
00a will be described with reference to the drawings. FIG.
FIG. 5 is a diagram for explaining a method of manufacturing the inspection probe substrate 100a according to the first embodiment.

【0058】本実施例1の検査用プローブ基板100a
は、図8(a)に示すように、厚さ25μmのポリイミ
ドの絶縁テープ10に厚さ12μmの接着剤22により
厚さ18μmの銅箔21を貼り付けた3層構造のテープ
キャリア材を作成する。
Inspection probe substrate 100a of the first embodiment
As shown in FIG. 8A, a tape carrier material having a three-layer structure in which a copper foil 21 having a thickness of 18 μm is adhered to an insulating tape 10 of polyimide having a thickness of 25 μm with an adhesive 22 having a thickness of 12 μm as shown in FIG. I do.

【0059】次に、図8(b)に示すように、そのテー
プキャリア材の銅箔21の面に、ポジ型フォトレジスト
23を塗布し、フォトレジスト塗布面に露光、現像、エ
ッチング、レジスト膜剥離等の一連のフォトファブリケ
ーションを施し、図8(c)に示すように、配線パター
ン11を形成する。
Next, as shown in FIG. 8 (b), a positive type photoresist 23 is applied to the surface of the copper foil 21 of the tape carrier material, and the exposed surface of the photoresist is exposed, developed, etched, and a resist film is formed. A series of photofabrication such as peeling is performed to form a wiring pattern 11 as shown in FIG.

【0060】次に、この配線パターン11上に厚付け用
のポジ型フォトレジスト23(例えば、東京応化社製P
MER等)を塗布して厚さ約20μmのレジスト膜を形
成し、図8(d)に示すように、これに露光及び現像を
施し、半導体チップのアルミパッド(不図示)に合致す
る位置の配線パターン11上に、例えば、円形状、多角
形状のレジスト開口部24aを形成する。なお、厚付け
用のポジ型フォトレジスト23の代わりにドライフィル
ムレジストを用いてもよい。
Next, on this wiring pattern 11, a positive type photoresist 23 for thickening (for example, P
MER, etc.) to form a resist film having a thickness of about 20 μm, and then, as shown in FIG. On the wiring pattern 11, for example, a circular or polygonal resist opening 24a is formed. Note that a dry film resist may be used instead of the positive photoresist 23 for thickening.

【0061】次に、図8(e)に示すように、その形成
されたレジスト開口部24aのより小さな開口径、開口
長を有する受け穴11aを炭酸ガスレーザ等で配線パタ
ーン11、接着剤22層、またはポリイミドの絶縁テー
プ10に達する深さに形成する。なお、この受け穴11
aは、必ずしも接着剤22層、またはポリイミドの絶縁
テープ10に達する深さに形成する必要はなく、配線パ
ターン11の側面と結合できるのであれば、配線パター
ン11の厚さの18μm以下であっても構わない。
Next, as shown in FIG. 8 (e), a receiving hole 11a having a smaller opening diameter and opening length of the formed resist opening 24a is formed by a carbon dioxide laser or the like using a wiring pattern 11 and an adhesive 22 layer. Or a depth reaching the insulating tape 10 of polyimide. In addition, this receiving hole 11
a does not necessarily need to be formed to a depth reaching the adhesive 22 layer or the insulating tape 10 made of polyimide, and is not more than 18 μm of the thickness of the wiring pattern 11 if it can be connected to the side surface of the wiring pattern 11. No problem.

【0062】次に、そのレジスト開口部24a及び受け
穴11aが形成された基板(テープキャリア)をニッケ
ルめっき液に浸漬して無電解めっきを行い、図8(f)
に示すように、レジスト開口部24aがほぼ埋まる厚さ
にレジスト開口部内に配線パターン11から厚さ20μ
mのニッケルめっき層(めっき突起)12を施す。この
とき、受け穴11aには脱落抑止突起12aが形成され
る。
Next, the substrate (tape carrier) on which the resist opening 24a and the receiving hole 11a are formed is immersed in a nickel plating solution to perform electroless plating.
As shown in FIG. 5, the resist opening 24a has a thickness of about 20 μm from the wiring pattern 11 in the resist opening so as to be almost filled.
Then, a nickel plating layer (plating protrusion) 12 is applied. At this time, the drop-off prevention protrusion 12a is formed in the receiving hole 11a.

【0063】次に、図8(g)に示すように、めっき突
起12が形成された基板を金めっき液中に浸して電解め
っきを行い、無電解で形成されたニッケルのめっき突起
12の表面に金めっき13を形成する。
Next, as shown in FIG. 8 (g), the substrate on which the plating protrusions 12 are formed is immersed in a gold plating solution to perform electrolytic plating, and the surface of the electroless nickel plating protrusions 12 is formed. Then, a gold plating 13 is formed.

【0064】次に、図8(h)に示すように、専用剥離
液を用いてレジスト23を溶解除去し、配線パターン1
1上に金めっき13を施したニッケルのめっき突起12
を形成する。このように、作成した基板を所望のサイズ
に切断し、図5に示すように、プローブソケット30に
設置する検査用プローブ基板100aを形成する。
Next, as shown in FIG. 8H, the resist 23 is dissolved and removed using a dedicated stripper, and the wiring pattern 1 is removed.
1 is a nickel-plated projection 12 on which gold plating 13 is applied
To form In this way, the prepared substrate is cut into a desired size, and an inspection probe substrate 100a to be installed in the probe socket 30 is formed as shown in FIG.

【0065】このように、めっき突起12に脱落抑止突
起12aを設けることで、レジスト膜に円形の開口部を
設けるだけで(円筒状の開口部を設けなくても)、中心
部分が凹んだめっき突起12を形成することができ、そ
の凹み部分がボール端子を引き込み、接触面積を増大さ
せるので、接触抵抗が低下し、半導体チップとの位置ず
れが起きた場合でも、検査をより正確に行うことが可能
になる。
As described above, by providing the plating projection 12 with the drop-off suppressing projection 12a, it is possible to provide only a circular opening in the resist film (without providing a cylindrical opening), and to form a plating having a concave central portion. The protrusion 12 can be formed, and the recessed portion draws in the ball terminal and increases the contact area. Therefore, even if the contact resistance decreases and the semiconductor chip is misaligned, the inspection can be performed more accurately. Becomes possible.

【0066】また、めっき突起12に脱落抑止突起12
aを設けることで、めっき突起12は配線パターン11
の側面部分とも結合して水平方向に対する力に強くなる
ので、配線パターン11とめっき突起12の全体を被覆
しなくてもめっき突起12の脱落を抑止でき、耐久性に
より優れた検査用プローブ基板を提供できる。
Further, the falling-off suppressing protrusions 12 are formed on the plating protrusions 12.
By providing a, the plating protrusion 12 becomes the wiring pattern 11
Of the wiring pattern 11 and the plating projections 12 can be prevented from falling off without covering the whole of the wiring pattern 11 and the plating projections 12, and the inspection probe board having more excellent durability can be provided. Can be provided.

【0067】なお、本実施例1の検査用プローブ基板1
00aに対して、配線パターン11とめっき突起12に
金めっきを一括して被覆することによって、さらに接合
強度は高くなり、耐久性により優れた検査用プローブ基
板を提供できる。
The inspection probe substrate 1 of the first embodiment
By applying the gold plating to the wiring pattern 11 and the plating protrusions 12 at the same time with respect to 00a, the bonding strength is further increased, and an inspection probe board having more excellent durability can be provided.

【0068】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
As described above, the invention made by the present inventor is:
Although specifically described based on the embodiment, the present invention
It is needless to say that the present invention is not limited to the above-described embodiment, but can be variously modified without departing from the scope of the invention.

【0069】[0069]

【発明の効果】本発明において開示される発明のうち代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
The effects obtained by the representative inventions among the inventions disclosed in the present invention will be briefly described.
It is as follows.

【0070】めっき突起に脱落抑止突起を設けること
で、レジスト膜に円形の開口部を設けるだけで(円筒状
の開口部を設けなくても)、中心部分が凹んだめっき突
起を形成することができ、その凹み部分がボール端子を
引き込み、接触面積を増大させるので、接触抵抗が低下
し、半導体チップとの位置ずれが起きた場合でも、より
正確な検査を行うことが可能になる。
By providing the plating projections with the drop-inhibiting projections, it is possible to form plating projections having a concave central portion only by providing a circular opening in the resist film (without providing a cylindrical opening). Since the recessed portion draws in the ball terminal and increases the contact area, a more accurate inspection can be performed even when the contact resistance is reduced and the semiconductor chip is misaligned.

【0071】また、めっき突起を無電解金属めっきで形
成することにより、めっき突起の硬度が増すので、耐久
性に優れた検査用プローブ基板を提供できる。
Further, by forming the plating protrusions by electroless metal plating, the hardness of the plating protrusions is increased, so that it is possible to provide an inspection probe substrate having excellent durability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態の検査用プローブ基板の構
成を説明するための平面図である。
FIG. 1 is a plan view illustrating a configuration of an inspection probe substrate according to an embodiment of the present invention.

【図2】図1に示すA−A線で切った断面図である。FIG. 2 is a cross-sectional view taken along the line AA shown in FIG.

【図3】金めっきを施した検査用プローブ基板の構成を
説明するための平面図である。
FIG. 3 is a plan view for explaining the configuration of a gold-plated inspection probe substrate.

【図4】本実施形態の検査用プローブ基板100の製造
方法を説明するための図である。
FIG. 4 is a diagram for explaining a method of manufacturing the inspection probe substrate 100 according to the embodiment.

【図5】検査用プローブ基板を用いるプローブソケット
の構成を説明するための図である。
FIG. 5 is a diagram for explaining a configuration of a probe socket using a probe board for inspection.

【図6】めっき突起12の他の形状について説明するた
めの図である。
FIG. 6 is a view for explaining another shape of the plating protrusion 12;

【図7】本実施例1の検査用プローブ基板の構成を説明
するための図である。
FIG. 7 is a diagram for explaining the configuration of the inspection probe substrate according to the first embodiment.

【図8】本実施例1の検査用プローブ基板の製造方法を
説明するための図である。
FIG. 8 is a diagram for explaining the method for manufacturing the inspection probe substrate according to the first embodiment.

【符号の説明】[Explanation of symbols]

10 絶縁テープ 11 配線パターン 11a 受け穴 12 めっき突起 12a 脱落抑止突起 13 金めっき 21 銅箔 22 接着剤 23 レジスト 24,24a 開口部 30 プローブソケット 31 半導体チップ 100,100a 検査用プローブ基板 DESCRIPTION OF SYMBOLS 10 Insulating tape 11 Wiring pattern 11a Receiving hole 12 Plating projection 12a Drop-off prevention projection 13 Gold plating 21 Copper foil 22 Adhesive 23 Resist 24, 24a Opening 30 Probe socket 31 Semiconductor chip 100, 100a Inspection probe board

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】絶縁性がある基板と、前記基板上に形成さ
れた所定の配線パターンと、前記配線パターン上に電気
的に接続されるように形成され、半導体装置もしくは電
子装置の外部端子と接触する金属めっき突起とを備えた
検査用プローブ基板であって、前記金属めっき突起は、
前記外部端子と接触する箇所の中心部分に凹みを有する
ことを特徴とする検査用プローブ基板。
An insulating substrate, a predetermined wiring pattern formed on the substrate, and an external terminal of a semiconductor device or an electronic device formed to be electrically connected to the wiring pattern. An inspection probe board comprising a metal plating protrusion that comes into contact with the metal plating protrusion, wherein the metal plating protrusion is
An inspection probe board, characterized in that it has a recess at the center of a location that contacts the external terminal.
【請求項2】前記請求項1に記載の検査用プローブ基板
において、前記金属めっき突起は、前記外部端子と接触
する箇所の反対側に前記配線パターンまたは前記基板内
に埋め込まれる脱落抑止突起を有し、前記配線パターン
または前記基板は、前記金属めっき突起が形成される箇
所に前記脱落抑止突起を嵌合する穴を有することを特徴
とする検査用プローブ基板。
2. The inspection probe board according to claim 1, wherein the metal plating projection has a drop-inhibiting projection embedded in the wiring pattern or the substrate on a side opposite to a portion contacting the external terminal. An inspection probe board, wherein the wiring pattern or the board has a hole for fitting the drop-off prevention projection at a position where the metal plating projection is formed.
【請求項3】前記請求項1に記載の検査用プローブ基板
において、前記金属めっき突起の形状は、中心部分が刳
り抜かれた円柱(円筒状)であることを特徴とする検査
用プローブ基板。
3. The inspection probe board according to claim 1, wherein the metal plating projection has a cylindrical shape with a central portion hollowed out.
【請求項4】前記請求項1に記載の検査用プローブ基板
において、前記金属めっき突起の形状は、中心部分が刳
り抜かれた多角柱であることを特徴とする検査用プロー
ブ基板。
4. The inspection probe board according to claim 1, wherein the shape of the metal plating projection is a polygonal pillar whose center is hollowed out.
【請求項5】前記請求項1乃至4の何れか1つに記載の
検査用プローブ基板において、前記金属めっき突起は、
無電解めっき法で形成された無電解金属めっき突起であ
ることを特徴とする検査用プローブ基板。
5. The inspection probe board according to claim 1, wherein the metal plating protrusion is
An inspection probe substrate comprising an electroless metal plating protrusion formed by an electroless plating method.
【請求項6】前記請求項1乃至5の何れか1つに記載の
検査用プローブ基板において、前記配線パターン及びそ
の上に形成された前記金属めっき突起を酸化防止金属膜
で一括被覆形成したことを特徴とする検査用プローブ基
板。
6. The inspection probe substrate according to claim 1, wherein the wiring pattern and the metal plating protrusion formed thereon are collectively covered with an antioxidant metal film. An inspection probe substrate characterized by the above-mentioned.
【請求項7】前記請求項6に記載の検査用プローブ基板
において、前記酸化防止金属膜は、貴金属めっきである
ことを特徴とする検査用プローブ基板。
7. An inspection probe substrate according to claim 6, wherein said oxidation preventing metal film is a noble metal plating.
【請求項8】検査する半導体装置もしくは電子装置の外
部端子の位置に合わせて基板に配線パターンを形成し、
前記各配線パターン上に前記外部端子と接触する金属め
っき突起を形成した検査用プローブ基板の製造方法であ
って、絶縁テープに接着剤を用いて導電性薄膜を貼り付
けた3層構造のテープキャリア材を作成し、そのテープ
キャリア材の導電性薄膜の貼り付け面に、フォトファブ
リケーションを施して配線パターンを形成し、テープキ
ャリア材上の配線パターンが形成された面にレジスト膜
を形成し、配線パターン上の所定位置のレジスト膜に円
筒状、または中心部分が刳り抜かれた多角柱状の開口部
を形成し、前記レジスト膜の開口部が形成されたテープ
キャリア材を金属めっき液に浸漬して無電解めっきを行
い、前記開口部が埋まる厚さに金属めっき層を形成し、
前記レジスト膜を除去し、前記配線パターン上に金属め
っき突起を形成したことを特徴とする検査用プローブ基
板の製造方法。
8. A wiring pattern is formed on a substrate in accordance with the position of an external terminal of a semiconductor device or an electronic device to be inspected.
What is claimed is: 1. A method for manufacturing a probe board for inspection, wherein a metal plating projection is formed on each of the wiring patterns so as to be in contact with the external terminal. Create a material, apply a photofabrication on the surface of the tape carrier material where the conductive thin film is attached, form a wiring pattern, and form a resist film on the surface of the tape carrier material where the wiring pattern is formed, A cylindrical or a polygonal column-shaped opening having a hollow central portion is formed in the resist film at a predetermined position on the wiring pattern, and the tape carrier material having the opening formed in the resist film is immersed in a metal plating solution. Performing electroless plating, forming a metal plating layer to a thickness that fills the opening,
A method for manufacturing an inspection probe substrate, wherein the resist film is removed and a metal plating protrusion is formed on the wiring pattern.
【請求項9】前記請求項8に記載の検査用プローブ基板
の製造方法において、前記金属めっき突起が形成された
テープキャリア材を貴金属めっき液中に浸して無電解、
または電解めっきを行い、無電解で形成された金属めっ
き突起の表面に前記開口部が埋まる厚さの貴金属めっき
を形成し、前記配線パターン上に貴金属めっきを施した
金属めっき突起を形成したことを特徴とする検査用プロ
ーブ基板の製造方法。
9. The method for manufacturing a probe substrate for inspection according to claim 8, wherein the tape carrier material on which the metal plating projections are formed is immersed in a noble metal plating solution to be electroless.
Alternatively, electrolytic plating is performed, a noble metal plating having a thickness that fills the opening is formed on the surface of the metal plating protrusion formed by electroless, and a metal plating protrusion on which noble metal plating is applied is formed on the wiring pattern. A method for manufacturing an inspection probe substrate, which is a feature of the present invention.
【請求項10】検査する半導体装置もしくは電子装置の
外部端子の位置に合わせて基板に配線パターンを形成
し、前記各配線パターン上に前記外部端子と接触する金
属めっき突起を形成した検査用プローブ基板の製造方法
であって、絶縁テープに接着剤を用いて導電性薄膜を貼
り付けた3層構造のテープキャリア材を作成し、そのテ
ープキャリア材の導電性薄膜の貼り付け面に、フォトフ
ァブリケーションを施して配線パターンを形成し、テー
プキャリア材上の配線パターンが形成された面にレジス
ト膜を形成し、配線パターン上の所定位置にレジスト膜
の開口部を形成し、その形成された開口部より小さな開
口径を有する受け穴を該開口部内の前記配線パターンま
たは前記絶縁テープに達する深さで形成し、前記レジス
ト膜の開口部及び受け穴が形成されたテープキャリア材
を金属めっき液に浸漬して無電解めっきを行い、前記開
口部が埋まる厚さに金属めっき層を形成し、前記レジス
ト膜を除去し、前記配線パターン上に金属めっき突起を
形成したことを特徴とする検査用プローブ基板の製造方
法。
10. An inspection probe substrate having a wiring pattern formed on a substrate in accordance with the position of an external terminal of a semiconductor device or an electronic device to be inspected, and a metal plating projection formed on each of the wiring patterns to contact the external terminal. A tape carrier material having a three-layer structure in which a conductive thin film is adhered to an insulating tape using an adhesive, and a photofabrication method is applied to a surface of the tape carrier material to which the conductive thin film is adhered. To form a wiring pattern, form a resist film on the surface of the tape carrier material on which the wiring pattern is formed, form an opening in the resist film at a predetermined position on the wiring pattern, and form the formed opening. A receiving hole having a smaller opening diameter is formed at a depth reaching the wiring pattern or the insulating tape in the opening, and an opening in the resist film and a receiving hole are formed. The tape carrier material in which the holes are formed is immersed in a metal plating solution and subjected to electroless plating, a metal plating layer is formed to a thickness that fills the opening, the resist film is removed, and a metal is formed on the wiring pattern. A method for manufacturing a probe board for inspection, wherein a plating protrusion is formed.
【請求項11】前記請求項10に記載の検査用プローブ
基板の製造方法において、前記レジスト膜の開口部及び
前記受け穴が形成されたテープキャリア材の無電解めっ
きを前記開口部内の所定の高さの金属めっき層を形成す
るまで行い、その金属めっき層が形成されたテープキャ
リア材を貴金属めっき液中に浸して無電解、または電解
めっきを行い、無電解で形成された金属めっき突起の表
面に前記開口部が埋まる厚さの貴金属めっきを形成し、
前記レジスト膜を除去し、前記配線パターン上に貴金属
めっきを施した金属めっき突起を形成したことを特徴と
する検査用プローブ基板の製造方法。
11. The method of manufacturing a probe board for inspection according to claim 10, wherein the electroless plating of the tape carrier material having the opening of the resist film and the receiving hole is performed at a predetermined height in the opening. Until the metal plating layer is formed, immerse the tape carrier material on which the metal plating layer is formed in a noble metal plating solution, perform electroless or electrolytic plating, and perform electroless plating. To form a noble metal plating of a thickness to fill the opening,
A method for manufacturing a probe substrate for inspection, wherein the resist film is removed, and a metal plating protrusion on which noble metal plating is applied is formed on the wiring pattern.
JP2000060409A 2000-03-01 2000-03-01 Inspection probe board and its manufacturing method Pending JP2001242219A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000060409A JP2001242219A (en) 2000-03-01 2000-03-01 Inspection probe board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000060409A JP2001242219A (en) 2000-03-01 2000-03-01 Inspection probe board and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2001242219A true JP2001242219A (en) 2001-09-07

Family

ID=18580732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000060409A Pending JP2001242219A (en) 2000-03-01 2000-03-01 Inspection probe board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2001242219A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006184061A (en) * 2004-12-27 2006-07-13 Fujitsu Ltd Electrical connection component and its manufacturing method
JP2007534947A (en) * 2004-04-26 2007-11-29 フォームファクター, インコーポレイテッド How to create a robust mechanical structure on a substrate surface
JP2017011013A (en) * 2015-06-18 2017-01-12 日本特殊陶業株式会社 Wiring board for inspection, and manufacturing method of wiring board for inspection

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007534947A (en) * 2004-04-26 2007-11-29 フォームファクター, インコーポレイテッド How to create a robust mechanical structure on a substrate surface
JP2006184061A (en) * 2004-12-27 2006-07-13 Fujitsu Ltd Electrical connection component and its manufacturing method
JP2017011013A (en) * 2015-06-18 2017-01-12 日本特殊陶業株式会社 Wiring board for inspection, and manufacturing method of wiring board for inspection

Similar Documents

Publication Publication Date Title
US7180318B1 (en) Multi-pitch test probe assembly for testing semiconductor dies having contact pads
JP4247719B2 (en) Inspection probe for semiconductor device and method for manufacturing inspection probe for semiconductor device
JPH09281144A (en) Probe card and its manufacture
US6527563B2 (en) Grid interposer
CN108538801B (en) Semiconductor substrate, semiconductor package device, and method for forming semiconductor substrate
JP3692978B2 (en) Wiring board manufacturing method
KR100394326B1 (en) Semiconductor device, fabrication method thereof and metal substrate for use of the same
US20110260744A1 (en) Probe card and method for manufacturing probe card
US6667627B2 (en) Probe for inspecting semiconductor device and method of manufacturing the same
JP6092729B2 (en) Probe card and manufacturing method thereof
JP2001242219A (en) Inspection probe board and its manufacturing method
JP3482937B2 (en) Inspection probe substrate and method of manufacturing the same
JPH06347480A (en) Probe structure
KR20030081549A (en) Method of producing a semiconductor device package
KR100294835B1 (en) Semiconductor device test board and semiconductor device test method
JP6208486B2 (en) Probe card and manufacturing method thereof
KR20010104147A (en) Multiple line grid and fabrication method thereof and method for mounting semiconductor chip on pcb board by using it
JP2000002746A (en) Probe structure
US11749596B2 (en) Wiring substrate
JP2001281298A (en) Probe substrate for inspection and its manufacturing method
JP2001242194A (en) Probe substrate for inspection, and its manufacturing method
JP2005127961A (en) Substrate for tests and test equipment with its use
JPH09196969A (en) Probe structure
JP2000009795A (en) Probe substrate for bare chip inspection
JPH08297142A (en) Probe structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070323

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070807