JP2001237718A - Viterbi decoder - Google Patents

Viterbi decoder

Info

Publication number
JP2001237718A
JP2001237718A JP2000043177A JP2000043177A JP2001237718A JP 2001237718 A JP2001237718 A JP 2001237718A JP 2000043177 A JP2000043177 A JP 2000043177A JP 2000043177 A JP2000043177 A JP 2000043177A JP 2001237718 A JP2001237718 A JP 2001237718A
Authority
JP
Japan
Prior art keywords
information
path
memory
sequence
maximum likelihood
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000043177A
Other languages
Japanese (ja)
Other versions
JP4372298B2 (en
Inventor
Morihiro Otsuki
守弘 大槻
Shohei Taniguchi
尚平 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000043177A priority Critical patent/JP4372298B2/en
Publication of JP2001237718A publication Critical patent/JP2001237718A/en
Application granted granted Critical
Publication of JP4372298B2 publication Critical patent/JP4372298B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate the path memory of a Viterbi decoder and to reduce deterioration due to truncation errors. SOLUTION: A likelihood determining part 1-6 selects a most likely path metric 1-11 and selects a corresponding information sequence 1-12. The selected information sequence 1-12 is divided and stored into information memories 1 to (n) at each time. An output determining part 1-8 compares the information sequences which are likelihood-determined at different times as information of the same time. The information sequence is selected by majority decision to correct the error included in the received sequence. Thus, path memories 1-5 are eliminated, and deterioration due to the truncation errors can be reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、畳込み符号の復号
に用いるビタビ復号器に関し、特に、パスメモリを削減
したビタビ復号器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Viterbi decoder used for decoding a convolutional code, and more particularly to a Viterbi decoder having a reduced path memory.

【0002】[0002]

【従来の技術】従来のビタビ復号器は、例えば、特開平
6-77845号公報に開示されているビタビ復号器のよう
に、枝メトリック算出部とACS部とパスメトリックメ
モリとパスメモリとを備え、最尤判定して情報系列を復
号するものである。図8に示すように、受信系列8-1
を、枝メトリック算出部8-2で、畳込み符号化器内部の
状態遷移を表す枝に対応した符号系列と比較して、その
差分である枝メトリック8-8を算出する。ACS8-3で、
直前状態の持つパスメトリック8-9に順次加算して、パ
スメトリックメモリ8-4を更新していく。直前状態から
現状態に遷移する枝に対応する情報系列8-10を、パスメ
モリ8-5に記憶する。最もパスメトリック8-9が小さいパ
スを、最も確からしいパスとして、最尤判定部8-6で最
尤判定を行なう。そのパスに対応するパスメモリ8-5に
記憶した情報系列8-10を復号出力8-7としている。この
ようなビタビ復号器では、図9に示すように、畳込み符
号語の拘束長をkとした場合、すべての状態数2kに対
し拘束長kの約6倍のパスメモリ8-5を必要とする。
2. Description of the Related Art A conventional Viterbi decoder is disclosed in
Like the Viterbi decoder disclosed in Japanese Patent Application Laid-Open No. 6-77845, the Viterbi decoder includes a branch metric calculation unit, an ACS unit, a path metric memory, and a path memory, and decodes an information sequence by performing maximum likelihood determination. As shown in FIG.
Is compared with a code sequence corresponding to a branch representing a state transition inside the convolutional coder by a branch metric calculation unit 8-2, and a branch metric 8-8 as a difference is calculated. In ACS8-3,
The path metric memory 8-4 is updated by sequentially adding to the path metric 8-9 of the immediately preceding state. The information sequence 8-10 corresponding to the branch that transitions from the immediately preceding state to the current state is stored in the path memory 8-5. The path with the smallest path metric 8-9 is regarded as the most likely path, and the maximum likelihood determination unit 8-6 performs the maximum likelihood determination. The information sequence 8-10 stored in the path memory 8-5 corresponding to the path is used as the decoded output 8-7. In such a Viterbi decoder, as shown in FIG. 9, when the constraint length of a convolutional codeword is k, a path memory 8-5 having a constraint length k that is approximately six times the constraint length k is used for all 2 k states. I need.

【0003】[0003]

【発明が解決しようとする課題】しかし、上記のような
従来のビタビ復号器では、受信系列の長さに対応したパ
スメモリを、畳込み符号化器の内部状態数分確保しなけ
ればならない。一般に、受信系列はパスメモリサイズと
比較して長大であり、すべての状態に対して十分なパス
メモリを確保するには、膨大なパスメモリが必要とな
り、そのようなメモリサイズの確保は困難である。この
ような場合、畳込み符号の拘束長の5〜6倍程度のパス
メモリを全状態分確保し、このメモリが一杯になった時
点で、最古の情報を復号結果として出力していくトレー
スバック方式を用いた復号処理が用いられる。しかし、
このような復号処理を行なう場合、復号処理を途中で打
ち切って最尤復号するため、打ち切り誤りによる劣化を
避けることができないという問題があった。
However, in the conventional Viterbi decoder as described above, it is necessary to secure path memories corresponding to the length of the received sequence for the number of internal states of the convolutional encoder. In general, the reception sequence is longer than the path memory size, and a large amount of path memory is required to secure sufficient path memory for all states, and it is difficult to secure such a memory size. is there. In such a case, a path memory of about 5 to 6 times the constraint length of the convolutional code is secured for all states, and when this memory becomes full, the oldest information is output as a decoding result. A decoding process using the back method is used. But,
When such a decoding process is performed, the decoding process is interrupted halfway, and maximum likelihood decoding is performed. Therefore, there is a problem that deterioration due to an error in the interruption cannot be avoided.

【0004】本発明は、上記従来の問題を解決して、パ
スメモリを削減するとともに、打ち切り誤りによる劣化
を軽減するビタビ復号器を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a Viterbi decoder which solves the above-mentioned conventional problems, reduces the number of path memories, and reduces deterioration caused by a truncation error.

【0005】[0005]

【課題を解決するための手段】上記の課題を解決するた
めに、本発明では、ビタビ復号器を、受信系列と符号語
系列を比較し最尤判定を行なう最尤判定部と、最尤判定
部で最尤判定した最尤パスの情報系列を異なる時刻毎に
記憶する複数の情報メモリと、複数の情報メモリの内容
に基づいて情報系列を判定して復号結果を得る出力判定
部とを備えた構成とした。
In order to solve the above-mentioned problems, the present invention provides a Viterbi decoder comprising: a maximum likelihood determining section for comparing a received sequence with a codeword sequence to determine the maximum likelihood; A plurality of information memories that store the information sequence of the maximum likelihood path determined by the maximum likelihood path at different times, and an output determination unit that determines the information sequence based on the contents of the plurality of information memories and obtains a decoding result. Configuration.

【0006】このように構成したことにより、ビタビ復
号器に膨大なパスメモリを備えることなく、最尤パスに
対応する情報系列を時刻毎に情報メモリに記憶すること
ができるとともに、同一時刻に対応した複数の情報系列
を比較判定することで、誤りを訂正して復号できる。
[0006] With this configuration, the information sequence corresponding to the maximum likelihood path can be stored in the information memory for each time without providing a huge path memory in the Viterbi decoder, and the same time can be stored in the information memory. An error can be corrected and decoded by comparing and determining the plurality of information sequences thus obtained.

【0007】[0007]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図1〜図7を参照しながら詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to FIGS.

【0008】本発明の実施の形態は、最尤判定部で選択
したパスメトリックに対応する情報系列を、情報メモリ
に時刻毎に分割して記憶し、異なる時刻に最尤判定した
情報系列を、同一時刻の情報として比較して、多数決に
より情報系列を選択するビタビ復号器である。
According to an embodiment of the present invention, an information sequence corresponding to the path metric selected by the maximum likelihood determining unit is divided and stored for each time in an information memory, and the information sequence subjected to the maximum likelihood determination at different times is This is a Viterbi decoder that compares information as the same time and selects an information sequence by majority decision.

【0009】図1は、本発明の実施の形態におけるビタ
ビ復号器の機能ブロック図である。図1において、枝メ
トリック算出部1-2は、受信系列から枝メトリックを算
出する手段である。ACS1-3は、パスメトリックメモ
リに記憶されているパスメトリックと、枝メトリック算
出部で算出した枝メトリックとで、ACS処理を行なう
手段である。パスメトリックメモリ1-4は、パスメトリ
ックを記憶する手段である。パスメモリ1-5は、パスメ
トリックに対応する情報系列を記憶する手段である。最
尤判定部1-6は、各状態のパスメトリックを比較して最
も確からしいパスメトリックを選択する手段である。情
報メモリ1(1-7-1)〜n(1-7-n)は、パスメトリッ
クに対応する情報系列を時刻毎に分割して記憶する手段
である。出力判定部1-8は、情報系列を同一時刻の情報
として比較し判定する手段である。
FIG. 1 is a functional block diagram of a Viterbi decoder according to an embodiment of the present invention. In FIG. 1, a branch metric calculation unit 1-2 is means for calculating a branch metric from a received sequence. The ACS 1-3 is a means for performing an ACS process using the path metric stored in the path metric memory and the branch metric calculated by the branch metric calculation unit. The path metric memory 1-4 is a means for storing a path metric. The path memory 1-5 is a means for storing an information sequence corresponding to a path metric. The maximum likelihood determining unit 1-6 is a means for comparing the path metrics in each state and selecting the most likely path metric. The information memories 1 (1-7-1) to n (1-7-n) are means for dividing an information sequence corresponding to a path metric for each time and storing it. The output determination unit 1-8 is means for comparing and determining the information series as information at the same time.

【0010】図2は、本発明の実施の形態におけるビタ
ビ復号器のパスメモリの構成図である。図3は、本発明
の実施の形態におけるビタビ復号器の情報メモリの構成
図である。図4、図5、図6、図7は、本発明の実施の
形態におけるビタビ復号器の状態遷移図である。
FIG. 2 is a configuration diagram of the path memory of the Viterbi decoder according to the embodiment of the present invention. FIG. 3 is a configuration diagram of the information memory of the Viterbi decoder according to the embodiment of the present invention. 4, 5, 6, and 7 are state transition diagrams of the Viterbi decoder according to the embodiment of the present invention.

【0011】上記のように構成された本発明の実施の形
態におけるビタビ復号器の動作を説明する。ビタビ復号
器1-0は、枝メトリック算出部1-2で、受信系列1-1から
枝メトリック1-10を算出する。ACS1-3で、パスメト
リックメモリ1-4に記憶されているパスメトリック1-11
と、枝メトリック算出部1-2で算出した枝メトリック1-1
0とで、ACS処理を行ない、パスメトリック1-11、パ
スメトリックメモリ1-4を更新する。それとともに、パ
スメモリ1-5に、パスメトリック1-11に対応する情報系
列1-12を記憶していく。
The operation of the Viterbi decoder according to the embodiment of the present invention configured as described above will be described. In the Viterbi decoder 1-0, the branch metric calculation unit 1-2 calculates a branch metric 1-10 from the received sequence 1-1. In ACS 1-3, the path metric 1-11 stored in the path metric memory 1-4
And the branch metric 1-1 calculated by the branch metric calculation unit 1-2
With 0, the ACS process is performed, and the path metric 1-11 and the path metric memory 1-4 are updated. At the same time, an information sequence 1-12 corresponding to the path metric 1-11 is stored in the path memory 1-5.

【0012】図2に、パスメモリ1-5の構成を示す。パ
スメモリ1-5のサイズは、畳込み符号化器の状態数とト
レースバックする時刻の深さによる。図2に示す例は、
畳込み符号の拘束長がk、全状態数が2k、トレースバ
ックの深さがnの場合である。
FIG. 2 shows the configuration of the path memory 1-5. The size of the path memory 1-5 depends on the number of states of the convolutional encoder and the depth of the traceback time. The example shown in FIG.
This is a case where the constraint length of the convolutional code is k, the total number of states is 2 k , and the traceback depth is n.

【0013】最尤判定部1-6は、パスメトリックメモリ1
-4に記憶された各状態のパスメトリック1-11を比較し、
最も確からしいパスメトリック1-11を選択する。そのパ
スメトリック1-11に対応する情報系列1-12を、パスメモ
リ1-5から選択する。ここで選択された情報系列1-12に
ついて、1時刻前の情報は情報メモリ1(1-7-1)に記
憶し、・・・、n時刻前の情報は情報メモリn(1-7-
n)に記憶するというように、時刻毎に分割して記憶す
る。
The maximum likelihood determining section 1-6 includes a path metric memory 1
Compare the path metrics 1-11 of each state stored in -4,
Select the most likely path metric 1-11. An information sequence 1-12 corresponding to the path metric 1-11 is selected from the path memory 1-5. For the selected information series 1-12, the information one time earlier is stored in the information memory 1 (1-7-1),..., The information n times earlier is stored in the information memory n (1-7-
The data is divided and stored for each time, for example, the data is stored in n).

【0014】図3に、情報メモリを示す。各情報メモリ
のサイズは、情報メモリの数に依存する。情報メモリ1
の場合、サイズはnとなり、情報メモリnの場合、サイ
ズは1となる。すべての情報メモリで必要とするメモリ
サイズは、(n×(n+1))/2となる。つまり、畳
込み符号の拘束長をkとする場合、従来のトレースバッ
ク方式では、(2k×k×6)のパスメモリサイズが必
要であるのに対し、本実施の形態では、(2k×n+
(n×(n+1))/2)となる。拘束長kが7である
場合、nが36以下であれば、メモリの削減ができる。
FIG. 3 shows an information memory. The size of each information memory depends on the number of information memories. Information memory 1
In the case of, the size is n, and in the case of the information memory n, the size is 1. The memory size required for all information memories is (n × (n + 1)) / 2. That is, when the constraint length of the convolutional code is k, the conventional trace-back method, whereas it is necessary path memory size of (2 k × k × 6) , in this embodiment, (2 k × n +
(N × (n + 1)) / 2). When the constraint length k is 7, if n is 36 or less, the memory can be reduced.

【0015】このように、n個の情報メモリ、すなわち
情報メモリ1(1-7-1)〜情報メモリn(1-7-n)を備え
ることで、情報系列1-12を時刻毎に分割して記憶する。
異なる時刻に最尤判定した情報系列を、同一時刻の情報
として出力判定部1-8で比較判定でき、受信系列に含ま
れる誤りを訂正することができる。
As described above, by providing n information memories, that is, information memories 1 (1-7-1) to n (1-7-n), the information sequence 1-12 is divided for each time. And memorize.
The information sequences that have been subjected to maximum likelihood determination at different times can be compared and determined by the output determination unit 1-8 as information at the same time, and errors included in the received sequences can be corrected.

【0016】多数決により判定する方法を説明する。各
情報メモリ1〜nに格納された同一時刻の情報系列毎
に、出力判定部1-8で多数決により情報系列を選択し
て、復号結果とする。情報メモリが奇数個であれば、多
数決で同数になることはないが、偶数個の場合は同数と
なって決まらない場合がでる。多数決で同数となる場合
は、最新(または最古)の情報系列を最尤判定して得た
情報系列を復号結果とする。
A method of making a decision by majority decision will be described. For each information sequence at the same time stored in each of the information memories 1 to n, the output determination unit 1-8 selects an information sequence by majority decision to obtain a decoding result. If the number of information memories is odd, the majority will not be the same, but if the number is even, the number will be the same and the number will not be determined. If the majority is the same, the information sequence obtained by performing the maximum likelihood determination on the latest (or oldest) information sequence is used as the decoding result.

【0017】重み付けにより判定する方法を説明する。
最尤判定部1-6で最尤判定を行った時刻と、出力判定部1
-8で情報系列を推定する時刻の時間差に応じて、各情報
系列に重み付けする。重み付けした値を“0”と“1”
についてそれぞれ合計し、大きい値をとる方の情報系列
を採用する方法で復号結果を得る。演算結果が等しい場
合、最新(または最古)の情報系列を最尤判定して得た
情報系列を復号結果とする。
A method of making a determination by weighting will be described.
The time at which the maximum likelihood determination was performed by the maximum likelihood determination unit 1-6 and the output determination unit 1
Each information sequence is weighted according to the time difference between the times at which the information sequence is estimated at -8. The weighted values are “0” and “1”
, And a decoding result is obtained by a method employing the information sequence having the larger value. When the calculation results are equal, the information sequence obtained by performing the maximum likelihood determination on the latest (or oldest) information sequence is set as a decoding result.

【0018】図4、図5、図6、図7を参照して、畳込
み符号語の拘束長k=2、情報メモリ数n=3の場合に
おいて、誤りを訂正する場合を説明する。図4〜図7で
は、縦軸が状態を表わし、横軸が時刻を表わす。各状態
間を結ぶ線は、状態遷移に対応する情報系列であり、点
線は“0”、実線は“1”を示す。
Referring to FIG. 4, FIG. 5, FIG. 6, and FIG. 7, a case where an error is corrected in the case where the constrained codeword has a constraint length k = 2 and the number of information memories n = 3 will be described. 4 to 7, the vertical axis represents a state, and the horizontal axis represents time. The line connecting the states is an information sequence corresponding to the state transition. The dotted line indicates “0” and the solid line indicates “1”.

【0019】図4は、時刻tで最尤判定を行った結果、
状態2から状態1に遷移するパスが最尤パスに選択され
た場合を示す図である。このパスは、時刻(t−3)に
は状態0であり、時刻(t−2)で状態1に遷移し、時
刻(t−1)で状態2に遷移し、時刻tで状態0に遷移
したことを示す。ここで選択されたパスに対応する情報
系列は、最古の情報から順に(0,1,0)であり、情
報メモリ3、情報メモリ2、情報メモリ1の順にそれぞ
れ記憶される。この時刻tにおいて、3時刻前の時刻
(t―3)の情報が、情報メモリ1、情報メモリ2、情
報メモリ3にすべて記憶された。それぞれの情報メモリ
に記憶された情報の多数決により、情報“0”が復号結
果として出力される。同様の動作を繰り返すことで復号
を行なう。
FIG. 4 shows the result of the maximum likelihood determination at time t.
FIG. 14 is a diagram illustrating a case where a path that transits from state 2 to state 1 is selected as a maximum likelihood path. This path is in state 0 at time (t-3), transitions to state 1 at time (t-2), transitions to state 2 at time (t-1), and transitions to state 0 at time t. Indicates that you have done. The information sequence corresponding to the path selected here is (0, 1, 0) in order from the oldest information, and is stored in the order of the information memory 3, the information memory 2, and the information memory 1. At this time t, the information at the time (t-3) three times before was all stored in the information memory 1, the information memory 2, and the information memory 3. Information "0" is output as a decoding result by majority decision of information stored in each information memory. Decoding is performed by repeating the same operation.

【0020】図5は、時刻(t+2)で最尤判定を行な
った結果を示す。ここでは、最古の情報から順に(0,
1,0)となり、時刻(t−1)の復号結果として、情
報“0”が出力される。
FIG. 5 shows the result of the maximum likelihood determination at time (t + 2). Here, (0,
1, 0), and information “0” is output as a decoding result at time (t−1).

【0021】図6に、同時刻において受信系列に誤りが
生じ、誤った情報系列が選択された場合を示す。時刻
(t+2)で最尤判定を行った結果、状態0に遷移する
パスが最尤パスに選択され、この誤ったパスに対応する
情報系列として、最古の情報から順に、(1,1,1)
が、各情報メモリに記憶されたとする。この時刻(t+
2)において、3時刻前の時刻(t―1)の情報が、情
報メモリ1、情報メモリ2、情報メモリ3にすべて記憶
される。それぞれの情報メモリに記憶された情報の多数
決により、情報“0”が復号結果として出力される。情
報メモリ3に記憶された誤り情報が多数決により訂正さ
れ、正しい情報“0”が出力されることがわかる。
FIG. 6 shows a case where an error occurs in the received sequence at the same time and an erroneous information sequence is selected. As a result of performing the maximum likelihood determination at the time (t + 2), the path that transits to the state 0 is selected as the maximum likelihood path, and the information sequence corresponding to this erroneous path is (1, 1, 1)
Is stored in each information memory. This time (t +
In 2), the information at the time (t-1) three times before is all stored in the information memory 1, the information memory 2, and the information memory 3. Information "0" is output as a decoding result by majority decision of information stored in each information memory. It can be seen that the error information stored in the information memory 3 is corrected by majority decision, and correct information "0" is output.

【0022】図7は、時刻(t+3)で最尤判定を行っ
た結果を示す。ここでは最古の情報から順に(1,0,
1)となり、時刻tの復号結果として情報“1”が出力
される。
FIG. 7 shows the result of performing the maximum likelihood determination at time (t + 3). Here, (1,0,
1), and information “1” is output as a decoding result at time t.

【0023】上記のように、本発明の実施の形態では、
ビタビ復号器を、最尤判定部で選択したパスメトリック
に対応する情報系列を、情報メモリに時刻毎に分割して
記憶し、異なる時刻に最尤判定した情報系列を、同一時
刻の情報として比較して、多数決により情報系列を選択
する構成としたので、パスメモリを削減しながら、打ち
切り誤りによる劣化を軽減して、受信系列に含まれる誤
りを訂正することができる。
As described above, in the embodiment of the present invention,
The Viterbi decoder divides the information sequence corresponding to the path metric selected by the maximum likelihood determination unit in the information memory for each time and stores the divided information sequence, and compares the information sequences subjected to the maximum likelihood determination at different times as the same time information. Then, since the information sequence is selected by majority decision, it is possible to correct the errors included in the received sequence while reducing the path memory while reducing the deterioration due to the truncation error.

【0024】[0024]

【発明の効果】以上の説明から明らかなように、本発明
では、ビタビ復号器を、受信系列と符号語系列を比較し
最尤判定を行なう最尤判定部と、最尤判定部で最尤判定
した最尤パスの情報系列を異なる時刻毎に記憶する複数
の情報メモリと、複数の情報メモリの内容に基づいて情
報系列を判定して復号結果を得る出力判定部とを備えた
構成としたので、膨大なパスメモリを備えることなく、
最尤パスに対応する情報系列を時刻毎に情報メモリに記
憶することができるとともに、同一時刻に対応した複数
の情報系列を比較判定することで、誤りを訂正して復号
できるという効果が得られる。
As is apparent from the above description, according to the present invention, the Viterbi decoder compares the received sequence with the codeword sequence to determine the maximum likelihood and the maximum likelihood determining unit. A plurality of information memories that store the determined information sequence of the maximum likelihood path at different times and an output determination unit that determines the information sequence based on the contents of the plurality of information memories and obtains a decoding result So without having a huge path memory,
The information sequence corresponding to the maximum likelihood path can be stored in the information memory for each time, and an error can be corrected and decoded by comparing and determining a plurality of information sequences corresponding to the same time. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態におけるビタビ復号器の機
能ブロック図、
FIG. 1 is a functional block diagram of a Viterbi decoder according to an embodiment of the present invention;

【図2】本発明の実施の形態におけるビタビ復号器のパ
スメモリの構成図、
FIG. 2 is a configuration diagram of a path memory of the Viterbi decoder according to the embodiment of the present invention;

【図3】本発明の実施の形態におけるビタビ復号器の情
報メモリの構成図、
FIG. 3 is a configuration diagram of an information memory of a Viterbi decoder according to the embodiment of the present invention;

【図4】本発明の実施の形態におけるビタビ復号器の動
作例1の状態遷移図、
FIG. 4 is a state transition diagram of an operation example 1 of the Viterbi decoder according to the embodiment of the present invention;

【図5】本発明の実施の形態におけるビタビ復号器の動
作例2の状態遷移図、
FIG. 5 is a state transition diagram of an operation example 2 of the Viterbi decoder according to the embodiment of the present invention;

【図6】本発明の実施の形態におけるビタビ復号器の動
作例3の状態遷移図、
FIG. 6 is a state transition diagram of an operation example 3 of the Viterbi decoder according to the embodiment of the present invention;

【図7】本発明の実施の形態におけるビタビ復号器の動
作例4の状態遷移図、
FIG. 7 is a state transition diagram of an operation example 4 of the Viterbi decoder according to the embodiment of the present invention;

【図8】従来のビタビ復号器の機能ブロック図、FIG. 8 is a functional block diagram of a conventional Viterbi decoder,

【図9】従来のビタビ復号器のパスメモリの構成図であ
る。
FIG. 9 is a configuration diagram of a path memory of a conventional Viterbi decoder.

【符号の説明】[Explanation of symbols]

1-0 ビタビ復号器 1-1 受信系列 1-2 枝メトリック算出部 1-3 ACS 1-4 パスメトリックメモリ 1-5 パスメモリ 1-6 最尤判定部 1-7-1〜1-7-n 情報メモリ1〜情報メモリn 1-8 出力判定部 1-9 復号出力 1-10 枝メトリック 1-11 パスメトリック 1-12 情報系列 8-0 ビタビ復号器 8-1 受信系列 8-2 枝メトリック算出部 8-3 ACS 8-4 パスメトリックメモリ 8-5 パスメモリ 8-6 最尤判定部 8-7 復号出力 8-8 枝メトリック 8-9 パスメトリック 8-10 情報系列 1-0 Viterbi decoder 1-1 Received sequence 1-2 Branch metric calculation unit 1-3 ACS 1-4 Path metric memory 1-5 Path memory 1-6 Maximum likelihood determination unit 1-7-1 to 1-7- n Information memory 1 to Information memory n 1-8 Output decision unit 1-9 Decoding output 1-10 Branch metric 1-11 Path metric 1-12 Information sequence 8-0 Viterbi decoder 8-1 Receive sequence 8-2 Branch metric Calculation unit 8-3 ACS 8-4 Path metric memory 8-5 Path memory 8-6 Maximum likelihood determination unit 8-7 Decoding output 8-8 Branch metric 8-9 Path metric 8-10 Information sequence

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5B001 AA10 AC04 AE02 5J065 AA01 AB01 AC01 AD10 AE06 AF03 AH06 AH23 5K014 AA01 BA10 EA01  ──────────────────────────────────────────────────の Continued on the front page F term (reference) 5B001 AA10 AC04 AE02 5J065 AA01 AB01 AC01 AD10 AE06 AF03 AH06 AH23 5K014 AA01 BA10 EA01

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 受信系列と符号語系列を比較し最尤判定
を行なう最尤判定部と、前記最尤判定部で最尤判定した
最尤パスの情報系列を異なる時刻毎に記憶する複数の情
報メモリと、前記複数の情報メモリの内容に基づいて情
報系列を判定して復号結果を得る出力判定部とを備えた
ことを特徴とするビタビ復号器。
1. A maximum likelihood determining unit that compares a received sequence with a codeword sequence and performs a maximum likelihood determination, and a plurality of maximum likelihood path information sequences that are determined by the maximum likelihood determining unit at different times. A Viterbi decoder comprising: an information memory; and an output determination unit that determines an information sequence based on the contents of the plurality of information memories to obtain a decoding result.
【請求項2】 前記出力判定部に、前記各情報メモリに
格納された同一時刻の情報系列毎に多数決を行なうこと
で情報系列を選択して復号結果を得る手段を設けたこと
を特徴とする請求項1記載のビタビ復号器。
2. The apparatus according to claim 1, wherein the output determination unit is provided with means for selecting an information sequence to obtain a decoding result by performing a majority decision for each information sequence at the same time stored in each of the information memories. The Viterbi decoder according to claim 1.
【請求項3】 前記出力判定部に、前記多数決の結果が
同数となる場合には最新または最古の情報系列を復号結
果とする手段を設けたことを特徴とする請求項2記載の
ビタビ復号器。
3. The Viterbi decoding according to claim 2, wherein said output judging unit is provided with means for setting the latest or oldest information sequence as a decoding result when the result of the majority decision is the same. vessel.
【請求項4】 前記出力判定部に、最尤判定時刻と出力
判定時刻との時間差に応じて前記情報系列に重み付けし
て演算した結果に基づいて情報系列を選択して復号結果
とする手段を設けたことを特徴とする請求項1記載のビ
タビ復号器。
4. A means for selecting an information sequence based on a result obtained by weighting and calculating the information sequence according to a time difference between a maximum likelihood determination time and an output determination time, and providing a decoding result. The Viterbi decoder according to claim 1, wherein the decoder is provided.
【請求項5】 前記出力判定部に、重み付け演算の結果
が等しい場合には最新または最古の情報系列を復号結果
とする手段を設けたことを特徴とする請求項4記載のビ
タビ復号器。
5. The Viterbi decoder according to claim 4, wherein said output judging unit is provided with means for setting the latest or oldest information sequence as a decoding result when the result of the weighting operation is equal.
JP2000043177A 2000-02-21 2000-02-21 Viterbi decoder Expired - Fee Related JP4372298B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000043177A JP4372298B2 (en) 2000-02-21 2000-02-21 Viterbi decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000043177A JP4372298B2 (en) 2000-02-21 2000-02-21 Viterbi decoder

Publications (2)

Publication Number Publication Date
JP2001237718A true JP2001237718A (en) 2001-08-31
JP4372298B2 JP4372298B2 (en) 2009-11-25

Family

ID=18566132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000043177A Expired - Fee Related JP4372298B2 (en) 2000-02-21 2000-02-21 Viterbi decoder

Country Status (1)

Country Link
JP (1) JP4372298B2 (en)

Also Published As

Publication number Publication date
JP4372298B2 (en) 2009-11-25

Similar Documents

Publication Publication Date Title
US5802116A (en) Soft decision Viterbi decoding with large constraint lengths
JP2000244336A (en) Method and system for estimating reliability of decoded symbol sequence
US7277507B2 (en) Viterbi decoder
JP3233847B2 (en) Viterbi decoding method and Viterbi decoding circuit
US7404139B2 (en) Decoder with M-AT-A-Time Traceback
US7085992B2 (en) Method and device for decoding a sequence of physical signals, reliability detection unit and viterbi decoding unit
US8489972B2 (en) Decoding method and decoding device
JP2001237718A (en) Viterbi decoder
JP3497399B2 (en) Viterbi decoder
FI100564B (en) A method for generating transition metrics and a receiver for a cellular radio system
JPH05211447A (en) Viterbi decoder and its method
JP3235333B2 (en) Viterbi decoding method and Viterbi decoding device
JP3753822B2 (en) Viterbi decoding method and apparatus
JP2591332B2 (en) Error correction decoding device
JP3337950B2 (en) Error correction decoding method and error correction decoding device
JPH0349426A (en) Viterbi decoder
JP3120342B2 (en) Viterbi decoder
JPH08279765A (en) Decoding algorithm for convolved code and trellis code and receiver using the same
JPH07321671A (en) Viterbi decoder
WO2001069796A1 (en) Viterbi decoder
JP3351414B2 (en) Viterbi decoding device
JPH07264080A (en) Viterbi decoder
JPH09247002A (en) Viterbi decoding device/method
JP3229047B2 (en) Viterbi decoder
EP2361458A1 (en) Decoding method and decoding device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees