JP2001237528A - Component mounting board, method of manufacturing component mounting board and mounting method of chip component - Google Patents

Component mounting board, method of manufacturing component mounting board and mounting method of chip component

Info

Publication number
JP2001237528A
JP2001237528A JP2000043362A JP2000043362A JP2001237528A JP 2001237528 A JP2001237528 A JP 2001237528A JP 2000043362 A JP2000043362 A JP 2000043362A JP 2000043362 A JP2000043362 A JP 2000043362A JP 2001237528 A JP2001237528 A JP 2001237528A
Authority
JP
Japan
Prior art keywords
land
mounting board
component mounting
component
solder metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000043362A
Other languages
Japanese (ja)
Inventor
Yoshiaki Akachi
義昭 赤地
Toshiyuki Abe
寿之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2000043362A priority Critical patent/JP2001237528A/en
Publication of JP2001237528A publication Critical patent/JP2001237528A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a component mounting board wherein alignment of a peripheral edge of an aperture part of a metal mask and a peripheral edge of a land is unnecessary and a solder metal film can be formed easily, a mounting method of a chip component, and a manufacturing method of the component mounting board. SOLUTION: Lands 2, 4 are formed in a mounting surface of a board 1. The respective solder metal films (9, 11, 13, 15, 17, 19) have plane areas smaller than the plane area of the land 2 and are formed on a surface of the land 2 at specified intervals. The respective solder metal films (21, 23, 25, 27, 29, 31) have plane areas smaller than the surface area of the land 4 and are formed on a surface of the land 4 at specified intervals.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、部品搭載基板、部
品搭載基板の製造方法及びチップ部品の搭載方法に関す
る。
The present invention relates to a component mounting board, a method of manufacturing a component mounting board, and a method of mounting a chip component.

【0002】[0002]

【従来の技術】部品搭載基板に電子部品、特に、チップ
状電子部品をはんだ付けする場合、従来は、例えば特開
平11−121915号公報等に開示されているよう
に、部品接続用導体(以下、ランドと称する)にはんだ
ペーストを塗布した部品搭載基板を用意する。そして、
この部品搭載基板に形成されたはんだペーストの上に部
品を載せ、その後、リフロー炉内を通って通炉すること
により、はんだ付けしていた。
2. Description of the Related Art When an electronic component, particularly a chip-shaped electronic component, is soldered to a component mounting board, conventionally, as disclosed in Japanese Patent Application Laid-Open No. H11-121915, for example, , A land) is coated with a solder paste. And
The components are placed on the solder paste formed on the component mounting board, and then passed through a reflow furnace to perform soldering.

【0003】ところで、各種電子機器の高密度実装に対
応すべく、搭載部品が小型化され、部品の配置間隔が狭
ピッチ化されつつある。このような条件下で、従来のは
んだ付け方法によって、部品を部品搭載基板にはんだ付
けした場合、従来は考慮する必要のなかった種々の問題
を生じる。そのうちの一つに、はんだペーストのランド
からのはみ出しがある。
Meanwhile, in order to cope with high-density mounting of various electronic devices, mounted components have been miniaturized, and the pitch between components has been narrowed. Under such conditions, when components are soldered to a component mounting board by a conventional soldering method, various problems that have not conventionally been required to be considered arise. One of them is that the solder paste protrudes from the land.

【0004】はんだペーストは、メタルマスクを用いた
スクリーン印刷法等の手段によって塗布される。しかし
ながら、搭載部品の小型化に伴い、ランドおよび部品搭
載基板も小型化が進んでいるため、ランドとメタルマス
クとの位置合わせが困難になってきている。このため、
ランドの一方側では、はんだペーストが塗布されず、ラ
ンドの他方側の周縁部からはんだペーストがはみ出して
しまうことがある。このようなはんだペーストのはみ出
し現象は、ランドの一方側では、はんだペースト量の不
足から、搭載部品とランドとの間で導通不良を引き起こ
し、ランドの他方側では、隣接するランドとの間で回路
短絡現象を引き起こしてしまう。
[0004] The solder paste is applied by means such as a screen printing method using a metal mask. However, with the miniaturization of the mounted components, the lands and the component mounting boards have also been miniaturized, and it has become difficult to align the lands with the metal mask. For this reason,
On one side of the land, the solder paste is not applied, and the solder paste may protrude from the periphery of the other side of the land. Such a solder paste protrusion phenomenon causes a poor connection between the mounted component and the land due to a shortage of the solder paste on one side of the land, and a circuit between the adjacent land on the other side of the land. This causes a short circuit phenomenon.

【0005】もう一つの問題は、はんだ金属成分の滲み
出しである。リフロー炉へ通炉する前は、はんだペース
トは固化していない。このため、はんだペーストがチッ
プ部品の搭載圧力を受けて、ランドの外側に滲み出すこ
とがある。このようなはんだペーストの滲み出し現象が
発生すると、狭小化された配置間隔で隣接する部品の端
子電極間または部品搭載基板上のランド間等が、滲み出
したはんだペースト中のはんだ金属成分によって短絡さ
れ、回路短絡による不良を発生してしまう。これは、搭
載部品間隔の狭ピッチ化の限界を意味する。実際、はん
だペーストを用いた従来の方法では、搭載部品間隔は2
00μmが限界であった。
[0005] Another problem is the bleeding of the solder metal component. Before passing through the reflow oven, the solder paste is not solidified. Therefore, the solder paste may seep out of the land due to the mounting pressure of the chip component. When such a solder paste seepage phenomenon occurs, a short circuit occurs between the terminal electrodes of adjacent components at a reduced arrangement interval or between lands on the component mounting board due to a solder metal component in the seepaged solder paste. As a result, a failure due to a short circuit occurs. This means the limit of narrowing the pitch between mounted components. In fact, in the conventional method using a solder paste, the space between mounted components is 2
00 μm was the limit.

【0006】はんだ金属成分の滲み出し現象を回避する
には、はんだペーストのランドへの塗布領域、即ち、メ
タルマスクの開口面積を制御すればよい。しかしなが
ら、はんだペーストのランドへの塗布領域をあまりに制
限し過ぎると、はんだペーストの不足から、搭載部品と
ランドとの間で導通不良が発生してしまう。現状では、
メタルマスクの最適な開口面積を割り出すには、各ラン
ド毎に何回も試行錯誤を重ねる以外に方法がなく、煩わ
しい。
In order to avoid the bleeding-out phenomenon of the solder metal component, it is only necessary to control the area where the solder paste is applied to the land, that is, the opening area of the metal mask. However, if the area of application of the solder paste to the land is too limited, poor conduction between the mounted component and the land will occur due to insufficient solder paste. In the present circumstances,
In order to determine the optimal opening area of the metal mask, there is no other way but to repeat trial and error for each land, and it is troublesome.

【0007】[0007]

【発明が解決しようとする課題】本発明の課題は、はん
だ金属成分の滲み出しを回避でき、従って、搭載部品間
隔を縮小できる部品搭載基板、チップ部品の搭載方法お
よび部品搭載基板の製造方法を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a component mounting board, a chip component mounting method and a component mounting board manufacturing method capable of avoiding the bleeding of the solder metal component and thus reducing the interval between the mounting components. To provide.

【0008】本発明のもう一つの課題は、メタルマスク
の開口部の周縁と、ランドの周縁とを位置合わせする必
要がなく、はんだ金属膜を容易に形成することができる
部品搭載基板、チップ部品の搭載方法および部品搭載基
板の製造方法を提供することである。
Another object of the present invention is to provide a component mounting board and a chip component which can easily form a solder metal film without having to align the periphery of the opening of the metal mask with the periphery of the land. And a method for manufacturing a component mounting board.

【0009】[0009]

【課題を解決するための手段】上述した課題を解決する
ため、本発明は、部品搭載基板、部品搭載基板の製造方
法及びチップ部品の搭載方法について開示する。
In order to solve the above-mentioned problems, the present invention discloses a component mounting board, a method of manufacturing the component mounting board, and a method of mounting a chip component.

【0010】本発明に係る部品搭載基板は、少なくとも
1つのランドと、複数のはんだ金属膜とを有する。前記
ランドは、基板面内に少なくとも1つ形成されている。
前記はんだ金属膜のそれぞれは、その平面積が前記ラン
ドの平面積よりも小さく、前記ランドの表面において、
互いに間隔を隔てて形成されている。
[0010] A component mounting board according to the present invention has at least one land and a plurality of solder metal films. At least one land is formed in the plane of the substrate.
Each of the solder metal films has a plane area smaller than the plane area of the land, and on the surface of the land,
They are formed spaced apart from each other.

【0011】本発明に係るチップ部品の搭載方法は、上
述した本発明に係る部品搭載基板を用い、部品搭載基板
の上にチップ部品をはんだ付けする。はんだ付けするに
当たっては、部品搭載基板に備えられたランドおよびは
んだ金属膜の上にフラックスを塗布し、フラックスの上
にチップ部品の端子電極を位置決めし、リフロー炉等を
通す。
In the method of mounting a chip component according to the present invention, the chip component is soldered on the component mounting substrate using the above-described component mounting substrate according to the present invention. In soldering, a flux is applied on the lands and the solder metal film provided on the component mounting board, the terminal electrodes of the chip components are positioned on the flux, and the solder is passed through a reflow furnace or the like.

【0012】ここで、本発明に係る部品搭載基板におい
ては、はんだ金属膜を用いているので、チップ部品は固
体であるはんだ金属膜の上に搭載されることになる。こ
のため、リフロー炉へ通炉する前に、はんだ金属膜が、
チップ部品の搭載圧力を受けたとしても、ランドの外側
に滲み出すことはない。従って、狭小化された配置間隔
で隣接する部品の端子電極間または部品搭載基板上のラ
ンド間等が、滲み出したはんだ金属成分によって短絡さ
れることはないし、回路短絡による不良を発生すること
もない。はんだ金属膜とチップ部品との間にはフラック
スが付与されるが、フラックスの滲み出しは回路短絡を
生じない。このため、本発明に係る部品搭載基板によれ
ば、搭載部品間隔を従来よりも縮小できる。
Here, in the component mounting board according to the present invention, since the solder metal film is used, the chip component is mounted on the solid solder metal film. Therefore, before passing through the reflow furnace, the solder metal film
Even if it receives the mounting pressure of the chip component, it does not seep out of the land. Accordingly, between the terminal electrodes of adjacent components or between lands on the component mounting board or the like at the narrowed arrangement interval is not short-circuited by the exuded solder metal component, and a failure due to a circuit short-circuit is generated. Absent. Flux is applied between the solder metal film and the chip component, but the oozing of the flux does not cause a short circuit. For this reason, according to the component mounting board according to the present invention, the interval between mounted components can be reduced as compared with the related art.

【0013】本発明に係る部品搭載基板は、複数のはん
だ金属膜を有する。はんだ金属膜のそれぞれは、その平
面積がランドの平面積よりも小さく、ランドの表面にお
いて、互いに間隔を隔てて形成されている。これによれ
ば、ランドの上の適当な位置に、適当な数だけはんだ金
属膜を配置すればよいので、メタルマスクの開口部の周
縁と、ランドの周縁とを位置合わせする必要がない。こ
のため、はんだ金属膜を容易に形成するすることができ
る。
The component mounting board according to the present invention has a plurality of solder metal films. Each of the solder metal films has a plane area smaller than that of the land, and is formed on the surface of the land with an interval therebetween. According to this, since an appropriate number of solder metal films may be arranged at appropriate positions on the land, there is no need to align the periphery of the opening of the metal mask with the periphery of the land. For this reason, a solder metal film can be easily formed.

【0014】しかも、このようなはんだ金属膜によれ
ば、ランドの形状に応じて、はんだ金属膜を配置すれば
よいので、ランドの形状変化に容易に対応できる。例え
ば、はんだ金属膜は、「0603ランド」、「1005
ランド」のような矩形状のランドの場合には、複数行複
数列の行列状に配置すればよく、リードフレ−ムランド
のような場合には、一行または一列に配置すればよい。
Moreover, according to such a solder metal film, it is sufficient to dispose the solder metal film according to the shape of the land, so that it is possible to easily cope with a change in the shape of the land. For example, the solder metal film is “0603 land”, “1005 land”.
In the case of a rectangular land such as a "land", it may be arranged in a matrix of a plurality of rows and a plurality of columns, and in the case of a lead frame land, it may be arranged in a row or a column.

【0015】本発明に係る部品搭載基板の製造方法は、
次のステップを含む。
[0015] The method of manufacturing a component mounting board according to the present invention comprises:
It includes the following steps.

【0016】まず、少なくとも1つの基板面の面内に、
ランドを形成させ、前記基板面上で前記ランドの周囲に
生じるスペースを埋める保護膜を形成する。
First, in at least one substrate surface,
A land is formed, and a protective film is formed on the substrate surface to fill a space generated around the land.

【0017】次に、前記保護膜の表面に、前記ランドを
囲むように、レジスト膜を形成する。次に、前記レジス
ト膜によって囲まれた前記ランドの上に、はんだ金属膜
を形成させる。
Next, a resist film is formed on the surface of the protective film so as to surround the land. Next, a solder metal film is formed on the land surrounded by the resist film.

【0018】次に、前記はんだ金属膜の表面を平坦化す
る。この後、前記保護膜の上から前記レジスト膜を除去
する。
Next, the surface of the solder metal film is flattened. After that, the resist film is removed from above the protective film.

【0019】上記工程において、保護膜の表面にランド
を囲むようにレジスト膜を形成する工程は、印刷法によ
ってレジスト膜を形成する工程、または、フォトリソグ
ラフィ工程によって実行され得る。
In the above steps, the step of forming a resist film on the surface of the protective film so as to surround the land can be performed by a step of forming the resist film by a printing method or by a photolithography step.

【0020】フォトリソグラフィ工程を採用した場合
は、レジストをランド及び保護膜の表面に塗布し、レジ
ストを露光し現像して、ランドの上に存在するレジスト
を除去する。
When a photolithography process is adopted, a resist is applied to the surface of the land and the protective film, the resist is exposed and developed, and the resist existing on the land is removed.

【0021】[0021]

【発明の実施の形態】<部品搭載基板>図1は本発明に
係る部品搭載基板の部分断面図、図2は図1の2−2線
に沿った拡大部分断面図、図3は図1の3−3線に沿っ
た拡大部分断面図である。図示された部品搭載基板1
は、2つのランド2、4と、はんだ金属膜(9、11、
13、15、17、19)、(21、23、25、2
7、29、31)とを有する。
FIG. 1 is a partial cross-sectional view of a component mounting board according to the present invention, FIG. 2 is an enlarged partial cross-sectional view taken along line 2-2 of FIG. 1, and FIG. FIG. 3 is an enlarged partial sectional view taken along line 3-3 of FIG. Component mounting board 1 shown
Are two lands 2, 4 and a solder metal film (9, 11,
13, 15, 17, 19), (21, 23, 25, 2)
7, 29, 31).

【0022】ランド2、4は、基板1の一面(搭載面)
内に形成されている。図示されたランド2、4は2つで
あるが、その個数は任意である。1個だけであってもよ
いし、2個以上の個数であってもよい。図示実施例にお
いて、ランド2は、Cu箔5、Ni膜33及びAu膜3
5を順次に積層した積層膜構造を有し、ランド4は、C
u箔7、Ni膜37及びAu膜39を順次に積層した積
層膜構造を有する。この他、異なる金属膜、または、積
層膜構造を採用してもよい。
The lands 2 and 4 are on one surface of the substrate 1 (mounting surface).
Is formed within. The illustrated lands 2 and 4 are two, but the number is arbitrary. The number may be only one or two or more. In the illustrated embodiment, the land 2 is composed of the Cu foil 5, the Ni film 33 and the Au film 3.
5 are sequentially laminated, and the land 4 has C
It has a laminated film structure in which the u foil 7, the Ni film 37 and the Au film 39 are sequentially laminated. In addition, a different metal film or a laminated film structure may be adopted.

【0023】はんだ金属膜(9〜19)のそれぞれは、
その平面積がランド2の平面積よりも小さく、ランド2
の表面において、互いに間隔を隔てて形成されている。
はんだ金属膜(21〜31)のそれぞれは、その平面積
がランド4の平面積よりも小さく、ランド4の表面にお
いて、互いに間隔を隔てて形成されている。
Each of the solder metal films (9 to 19)
The land area is smaller than the land area of land 2, and land 2
Are formed at an interval from each other.
Each of the solder metal films (21 to 31) has a plane area smaller than the plane area of the land 4, and is formed on the surface of the land 4 with an interval therebetween.

【0024】図示されたはんだ金属膜(9〜19)のそ
れぞれは、ランド2の上に3行2列にわたって配置さ
れ、はんだ金属膜(21〜31)のそれぞれは、ランド
4の上に3行2列にわたって配置されているが、その個
数および配置は任意である。ただし、搭載部品と基板1
との間に十分な結合強度が確保される、搭載部品と基板
1との間に導通不良および回路短絡等が発生しない等の
条件を満たさねばならない。
Each of the illustrated solder metal films (9 to 19) is arranged on the land 2 in three rows and two columns, and each of the solder metal films (21 to 31) is disposed on the land 4 in three rows. Although arranged in two rows, the number and arrangement are arbitrary. However, the mounted components and substrate 1
And other conditions must be satisfied such that a sufficient bonding strength is ensured between the components and the mounting component and the substrate 1 and no conduction failure and short circuit do not occur.

【0025】はんだ金属膜(9〜19)、(21〜3
1)は、図2、3に示すように、何れも、表面のほぼ全
面が、基板1の一面(搭載面)に対してほぼ平行な平坦
面となっている。
Solder metal films (9-19), (21-3)
In 1), as shown in FIGS. 2 and 3, almost the entire surface is a flat surface substantially parallel to one surface (mounting surface) of the substrate 1.

【0026】図示されたはんだ金属膜(9〜19)、
(21〜31)は、その形状が円形であるが、その形状
は任意である。楕円形状であってもよいし、後述するよ
うに、角形状であってもよい。
The illustrated solder metal films (9-19),
(21 to 31) has a circular shape, but the shape is arbitrary. The shape may be an elliptical shape, or may be a square shape as described later.

【0027】また、はんだ金属膜(9〜19)相互の間
隔、および、はんだ金属膜(21〜31)相互の間隔
は、ランド2、4上に配置するはんだ金属膜(9〜1
9)、(21〜31)の個数、ランド2、4の平面積と
はんだ金属膜の平面積との相対関係等で決まる。例え
ば、200μm×300μmの矩形状「0603ラン
ド」をランドとし、直径100μmΦの円形状はんだ金
属膜を用いた場合には、ランドの表面上には6つのはん
だ金属膜を配置することができ、隣接するはんだ金属膜
間の間隔は略0となる。このとき、はんだ金属膜の膜厚
は、35〜80μm程度が望ましい。
The distance between the solder metal films (9 to 19) and the distance between the solder metal films (21 to 31) are different from those of the solder metal films (9 to 1) arranged on the lands 2 and 4.
9), the number of (21 to 31), and the relative relationship between the plane area of the lands 2, 4 and the plane area of the solder metal film. For example, when a rectangular “0603 land” having a size of 200 μm × 300 μm is used as a land and a circular solder metal film having a diameter of 100 μm is used, six solder metal films can be arranged on the surface of the land. The spacing between the solder metal films to be formed is substantially zero. At this time, the thickness of the solder metal film is desirably about 35 to 80 μm.

【0028】図示された部品搭載基板1は、更に、保護
膜3を有する。保護膜3は、基板1の搭載面上に形成さ
れ、ランド2、4の周囲に生じるスペースを埋めてい
る。保護膜3は、この種の部品搭載基板において多用さ
れているレジストによって構成することができる。
The illustrated component mounting board 1 further has a protective film 3. The protection film 3 is formed on the mounting surface of the substrate 1 and fills a space generated around the lands 2 and 4. The protective film 3 can be formed of a resist that is frequently used in this type of component mounting board.

【0029】<チップ部品の搭載方法>図4は本発明に
係る部品搭載基板を用いたチップ部品のはんだ付けプロ
セスを示す部分断面図、図5は図4に示したプロセスの
後のプロセスにおける部分断面図、図6は図5の6−6
線に沿った部分断面図である。チップ部品45は、図1
〜図3に示した部品搭載基板1の上にはんだ付けされ
る。図4〜6は、1個のチップ部品45を示すだけであ
るが、その個数は任意である。チップ部品45は各種の
電子部品である。
<Method of Mounting Chip Components> FIG. 4 is a partial sectional view showing a soldering process of a chip component using the component mounting board according to the present invention, and FIG. 5 is a portion in a process after the process shown in FIG. FIG. 6 is a sectional view, and FIG.
FIG. 4 is a partial cross-sectional view along a line. The chip component 45 is shown in FIG.
3 is soldered on the component mounting board 1 shown in FIG. 4 to 6 show only one chip component 45, but the number is arbitrary. The chip components 45 are various electronic components.

【0030】チップ部品45のはんだ付けに当たって
は、印刷等の手段によって、部品搭載基板1に備えられ
たはんだ金属膜(9〜19)およびランド2の上にフラ
ックス41を塗布し、はんだ金属膜(21〜31)およ
びランド4の上にフラックス43を塗布する。
In soldering the chip component 45, a flux 41 is applied onto the solder metal film (9 to 19) and the land 2 provided on the component mounting board 1 by printing or the like, and the solder metal film ( Flux 43 is applied on 21 to 31) and land 4.

【0031】次に、フラックス41、43の上に、図4
に示すように、チップ部品45の端子電極49、51を
位置決めする。そして、この図4の状態で、リフロー炉
等を通す。これにより、図5、6に示すような電子部品
装置が得られる。
Next, on the fluxes 41 and 43, FIG.
As shown in (2), the terminal electrodes 49 and 51 of the chip component 45 are positioned. Then, a reflow furnace or the like is passed in the state of FIG. Thus, an electronic component device as shown in FIGS.

【0032】ここで、部品搭載基板1は、図1〜図3に
図示したように、はんだ金属膜(9〜19)、(21〜
31)を用いているので、チップ部品45は固体である
はんだ金属膜(9〜19)、(21〜31)の上に搭載
されることになる。このため、リフロー炉へ通炉する前
(図4参照)に、はんだ金属膜(9〜19)、(21〜
31)がチップ部品45の搭載圧力を受けたとしても、
はんだ金属成分が、ランド2、4の外側に滲み出すこと
はない。したがって、狭小化された配置間隔で隣接する
部品の端子電極間または部品搭載基板1上のランド2−
4間等が、滲み出したはんだ金属成分によって短絡され
ることはないし、回路短絡による不良を発生することも
ない。はんだ金属膜(9〜19)、(21〜31)とチ
ップ部品4との間にはフラックス41、43が付与され
る(図4参照)が、フラックス41、43の滲み出しは
回路短絡を生じない。このため、本発明に係る部品搭載
基板1によれば、搭載部品間隔を従来よりも縮小でき
る。また、チップ部品45の小型化、端子電極間隔の縮
小化に寄与できる。
Here, as shown in FIGS. 1 to 3, the component mounting board 1 has solder metal films (9 to 19), (21 to 21).
Since 31) is used, the chip component 45 is mounted on the solid solder metal films (9 to 19) and (21 to 31). Therefore, before passing through the reflow furnace (see FIG. 4), the solder metal films (9 to 19), (21 to
31) receives the mounting pressure of the chip component 45,
The solder metal component does not seep out of the lands 2 and 4. Accordingly, the land 2-2 between the terminal electrodes of the components adjacent to each other at the reduced arrangement interval or the land 2-
There is no short circuit between the four or the like due to the exuded solder metal component, and no failure occurs due to a short circuit. Fluxes 41 and 43 are applied between the solder metal films (9 to 19) and (21 to 31) and the chip component 4 (see FIG. 4), but seepage of the fluxes 41 and 43 causes a short circuit. Absent. For this reason, according to the component mounting board 1 according to the present invention, the interval between mounted components can be reduced as compared with the related art. Further, it is possible to contribute to the miniaturization of the chip component 45 and the reduction of the terminal electrode interval.

【0033】図7は図1〜図3に図示した部品搭載基板
1にチップ部品45をはんだ付けした場合の隣接部品間
距離(μm)と、隣接部品ショート率(%)との関係を
示す図である。図において、曲線L11は、はんだペー
ストを用いてチップ部品45をはんだ付けした従来技術
による隣接部品ショート率(%)を示している。曲線L
12は、本発明に係る部品搭載基板1を用いてチップ部
品45をはんだ付けした場合の隣接部品ショート率
(%)を示している。隣接部品間隔は、300μm、2
00μm、150μm、及び、100μmの4水準に設
定した。
FIG. 7 shows the relationship between the distance (μm) between adjacent components and the short-circuit rate (%) of adjacent components when the chip component 45 is soldered to the component mounting board 1 shown in FIGS. It is. In the figure, a curve L11 shows the adjacent component short-circuit rate (%) according to the related art in which the chip component 45 is soldered using a solder paste. Curve L
Reference numeral 12 indicates the adjacent component short-circuit rate (%) when the chip component 45 is soldered using the component mounting board 1 according to the present invention. The distance between adjacent parts is 300 μm, 2
Four levels of 00 μm, 150 μm, and 100 μm were set.

【0034】図示するように、従来のはんだペーストを
用いたはんだ付け方法では、隣接部品間隔が200μm
よりも小さい150μm、100μmになると、隣接部
品ショートが発生する。このことは、従来のはんだペー
ストを用いたはんだ付け方法では、隣接部品間隔を20
0μmよりも小さくできないことを意味する。
As shown in the figure, in the conventional soldering method using a solder paste, the distance between adjacent components is 200 μm.
If it is smaller than 150 μm or 100 μm, a short circuit between adjacent components occurs. This means that in the conventional soldering method using a solder paste, the distance between adjacent components is 20
It means that it cannot be smaller than 0 μm.

【0035】これに対し、本発明に係る部品搭載基板1
を用いてチップ部品45をはんだ付けした場合、曲線L
12に示すように、隣接部品間隔を150μmに設定し
ても、更には100μmに設定しても、隣接部品ショー
トが発生しない。このデータは、本発明によれば、少な
くとも、隣接部品間隔を100μmまで狭小化できるこ
とを示している。
On the other hand, the component mounting board 1 according to the present invention
When the chip component 45 is soldered using
As shown in FIG. 12, even if the interval between adjacent components is set to 150 μm or even to 100 μm, no short circuit occurs between adjacent components. This data shows that, according to the present invention, at least the distance between adjacent components can be reduced to 100 μm.

【0036】本発明に係る部品搭載基板1において、は
んだ金属膜(9〜19)、(21〜31)のそれぞれ
は、その平面積がランド2、4の平面積よりも小さく、
ランド2、4の表面において、互いに間隔を隔てて形成
されている(図1〜3参照)。これによれば、ランド
2、4の上の適当な位置に、適当な数だけはんだ金属膜
を配置すればよいので、メタルマスクの開口部の周縁
と、ランド2、4の周縁とを位置合わせする必要がな
く、はんだ金属膜(9〜19)、(21〜31)を容易
に形成することができる。しかも、このようなはんだ金
属膜(9〜19)、(21〜31)によれば、ランドの
形状に応じて、はんだ金属膜(9〜19)、(21〜3
1)を配置すればよいので、ランドの形状変化にも容易
に対応できる。
In the component mounting board 1 according to the present invention, each of the solder metal films (9 to 19) and (21 to 31) has a plane area smaller than that of the lands 2 and 4,
On the surfaces of the lands 2, 4, they are formed at an interval from each other (see FIGS. 1 to 3). According to this, since an appropriate number of solder metal films may be arranged at appropriate positions on the lands 2 and 4, the peripheral edge of the opening of the metal mask and the peripheral edge of the lands 2 and 4 are aligned. Therefore, the solder metal films (9 to 19) and (21 to 31) can be easily formed. Moreover, according to the solder metal films (9 to 19) and (21 to 31), the solder metal films (9 to 19) and (21 to
Since 1) may be arranged, it is possible to easily cope with a change in the shape of the land.

【0037】実施例では、はんだ金属膜(9〜19)、
(21〜31)は、表面のほぼ全面が基板1の搭載面に
対してほぼ平行な平坦面となっているから、チップ部品
45は、基板1の搭載面に対して、ほぼ平行にはんだ付
けされる。
In the embodiment, the solder metal films (9 to 19),
In (21-31), the chip component 45 is soldered substantially parallel to the mounting surface of the substrate 1 because almost the entire surface is a flat surface substantially parallel to the mounting surface of the substrate 1. Is done.

【0038】更に、本発明に係る部品搭載基板1におい
て、保護膜3は基板1の搭載面上に形成され、ランド
2、4の周囲に生じるスペースを埋めているから、剥離
や酸化等を生じ易いランド2、4の側面を、保護膜3に
よって覆い保護することができる。
Furthermore, in the component mounting substrate 1 according to the present invention, the protective film 3 is formed on the mounting surface of the substrate 1 and fills the space generated around the lands 2 and 4, so that peeling, oxidation and the like occur. The side surfaces of the lands 2 and 4 which are easy to cover can be covered and protected by the protective film 3.

【0039】フラックス41、43としては、ロジンを
主成分とする一般的なフラックスを用いることができ
る。ロジンには、アビエチン酸、レボビマル酸等のカル
ボン酸が含まれており、カルボキシル基の働きにより、
はんだ付けされる金属表面の酸化膜を除去する。
As the fluxes 41 and 43, a general flux containing rosin as a main component can be used. Rosin contains carboxylic acids such as abietic acid and levovimaric acid.
The oxide film on the metal surface to be soldered is removed.

【0040】印刷性の向上及び仮止め強度を得る目的
で、溶剤、可塑剤またはチキソ剤等の各種の添加物が配
合されるていてもよい。例えば、特開平11−1219
15号公報に開示されているように、粘性を、アルコー
ル添加によって調整するタイプのフラックスを用いても
よい。
Various additives such as a solvent, a plasticizer or a thixotropic agent may be added for the purpose of improving printability and obtaining temporary fixing strength. For example, JP-A-11-1219
As disclosed in Japanese Patent Publication No. 15, a type of flux whose viscosity is adjusted by adding alcohol may be used.

【0041】また、別のフラックスとして、ミル規格で
規定されているRMA(ハロゲンフリー)系フラックス
も用いることができる。このフラックスの場合、リフロ
ー後、フラックス等の洗浄工程が省略される。
As another flux, an RMA (halogen-free) flux specified in the mill standard can be used. In the case of this flux, a washing step of the flux or the like after the reflow is omitted.

【0042】更に、フラックス41、43の別の例とし
て、接着性樹脂と、硬化剤とを含有する接着性フラック
スを用いることができる。この接着性フラックスは、接
着性樹脂と、硬化剤とを含有するから、はんだ付け後
に、接着性樹脂を、部品搭載基板と部品を固定する接着
剤として機能させることができる。このため、衝撃や熱
ストレスに対し、部品の剥離、脱落を防ぎ、はんだ接合
の信頼性を向上させることができる。この点、はんだ付
け後に、接着機能を持たない従来のロジン系フラックス
と著しく異なる。
Further, as another example of the fluxes 41 and 43, an adhesive flux containing an adhesive resin and a curing agent can be used. Since this adhesive flux contains an adhesive resin and a curing agent, after soldering, the adhesive resin can function as an adhesive for fixing the component mounting board and the component. For this reason, it is possible to prevent the components from peeling or falling off due to impact or thermal stress, and to improve the reliability of the solder joint. This point is significantly different from the conventional rosin flux having no bonding function after soldering.

【0043】しかも、接着性フラックスを使用すること
により、はんだにフィレット部がなくても、十分な固着
強度を確保できる。このため、部品搭載基板1上に形成
されるランド2、4に、フィレット部を生じさせるため
の領域を設ける必要がなくなるので、実装密度を向上さ
せることが可能となる。
Moreover, by using the adhesive flux, a sufficient fixing strength can be ensured even if the solder has no fillet portion. For this reason, it is not necessary to provide a region for generating a fillet portion in the lands 2 and 4 formed on the component mounting board 1, and it is possible to improve the mounting density.

【0044】接着性フラックスにおいて、接着性樹脂と
しては、多数の樹脂材料から、温度に応じて、高い接着
力を示す樹脂を選択し、これを接着性樹脂として用いる
ことができる。従って、両面実装タイプの部品搭載基板
の1面目に接着性フラックスを用いて、チップ部品45
をはんだ付けした後、部品搭載基板1の2面目に通常の
共晶はんだを用い、リフロー炉を通炉した場合でも、1
面目に搭載されたチップ部品45がシフティング、マン
ハッタン現象(部品立ち現象)または脱落等の不具合を
起こすことはない。勿論、1面目及び2面目の両はんだ
付け処理において、接着性フラックスを用いることがで
きる。
In the adhesive flux, as the adhesive resin, a resin having a high adhesive strength can be selected from a large number of resin materials in accordance with the temperature, and can be used as the adhesive resin. Therefore, the chip component 45 is formed on the first surface of the component mounting board of the double-sided mounting type by using the adhesive flux.
After soldering, a normal eutectic solder is used on the second surface of the component mounting board 1 and even when the reflow furnace is passed,
The chip component 45 mounted on the face does not cause a problem such as shifting, Manhattan phenomenon (component standing phenomenon) or dropout. Of course, an adhesive flux can be used in both the first and second soldering processes.

【0045】接着性フラックスは液状、ペースト状また
はシート状の形態を採ることができる。液状またはペー
スト状のフラックスは、各種塗布法またはディップ法に
よって、部品搭載基板1に層状に形成できる。塗布法に
は、印刷法、ディスペンサー塗布法、スプレー塗布法ま
たははけ塗り等が含まれる。シート状のフラックスは、
部品搭載基板1に貼り付けることができる。
The adhesive flux can be in a liquid, paste or sheet form. The liquid or paste-like flux can be formed in layers on the component mounting substrate 1 by various coating methods or dipping methods. The application method includes a printing method, a dispenser application method, a spray application method, a brush application, and the like. The sheet-like flux is
It can be attached to the component mounting board 1.

【0046】接着性フラックスにおいて、好ましい接着
性樹脂は、熱硬化性樹脂である。熱硬化性樹脂の具体例
としては、エポキシ樹脂、フェノール樹脂、ポリイミド
樹脂、シリコン樹脂または変性樹脂またはアクリル樹脂
から選択された少なくとも一種を挙げることができる。
例示された樹脂材料の種類及び配合量は、接着温度帯及
び目標とする皮膜硬度等に応じて選択することができ
る。
In the adhesive flux, a preferred adhesive resin is a thermosetting resin. Specific examples of the thermosetting resin include at least one selected from an epoxy resin, a phenol resin, a polyimide resin, a silicone resin, a modified resin, and an acrylic resin.
The types and amounts of the exemplified resin materials can be selected according to the bonding temperature range, the target film hardness, and the like.

【0047】硬化剤は、接着性樹脂を硬化させるもので
あればよい。好ましくは、カルボン酸を含む。カルボン
酸を含む硬化剤は、熱硬化性樹脂に対する硬化作用のみ
ならず、はんだ付けされる金属表面の酸化膜を除去する
フラックス作用も兼ね備える。
The curing agent may be any as long as it cures the adhesive resin. Preferably, it contains a carboxylic acid. The curing agent containing a carboxylic acid has not only a hardening action on the thermosetting resin but also a flux action for removing an oxide film on the surface of the metal to be soldered.

【0048】接着性フラックスは、溶剤、可塑剤または
チキソ剤等を含んでいてもよい。溶剤は、接着性樹脂の
硬化温度及び硬化速度を調整すると共に、塗布形態に応
じて粘度を調整するために加えられる。可塑剤及びチキ
ソ剤も、塗布形態に応じて、粘度を調整するために加え
られる。溶剤、可塑剤及びチキソ剤等は、その使用目的
に合うように、配合量が選択される。
The adhesive flux may contain a solvent, a plasticizer or a thixotropic agent. The solvent is added to adjust the curing temperature and the curing speed of the adhesive resin and to adjust the viscosity according to the application form. Plasticizers and thixotropic agents are also added to adjust the viscosity depending on the form of application. The amounts of the solvent, plasticizer, thixotropic agent and the like are selected according to the purpose of use.

【0049】接着性フラックスは、接着性樹脂、還元作
用をもたらす有機酸、カルボン酸、溶剤または硬化剤を
封入したマイクロカプセルの形態であってもよい。
The adhesive flux may be in the form of a microcapsule in which an adhesive resin, an organic acid, a carboxylic acid, a solvent or a curing agent for providing a reducing action is encapsulated.

【0050】<部品搭載基板の別の実施例>図8〜10
は本発明に係る部品搭載基板の別の実施例を示す平面図
である。図において、図において、図1〜3に示した構
成部分と同一の構成部分には、同一の参照符号を付して
ある。
<Another Embodiment of Component Mounting Board> FIGS.
FIG. 6 is a plan view showing another embodiment of the component mounting board according to the present invention. In the drawings, the same components as those shown in FIGS. 1 to 3 are denoted by the same reference numerals.

【0051】図8に示した実施例の特徴は、はんだ金属
膜(53、55、57、59)の形状が角形状(正方
形)であり、はんだ金属膜53及び55が、ランド2の
表面に間隔を隔てて配置され、はんだ金属膜57及び5
9が、ランド4の表面に間隔を隔てて配置されているこ
とである。
The feature of the embodiment shown in FIG. 8 is that the shape of the solder metal film (53, 55, 57, 59) is square (square), and the solder metal films 53 and 55 are formed on the surface of the land 2. The solder metal films 57 and 5 are arranged at intervals.
9 is arranged at an interval on the surface of the land 4.

【0052】図8において、はんだ金属膜(53〜5
9)は、その寸法が100μm×100μm程度であ
り、隣接するはんだ金属膜間の間隔は50μm程度であ
るものとする。
In FIG. 8, the solder metal film (53-5)
9) has a size of about 100 μm × 100 μm and an interval between adjacent solder metal films is about 50 μm.

【0053】図9は、円形状のはんだ金属膜群61、6
3が、それぞれランド2、4の上に5行3列にわたって
配置されている状態を示している。例えば、300μm
×500μmの矩形状「1005ランド」をランド2、
4とし、直径100μmΦの円形状はんだ金属膜とした
場合が、これに相当する。
FIG. 9 shows a group of solder metal films 61 and 6 having a circular shape.
3 shows a state in which they are arranged on lands 2 and 4 over 5 rows and 3 columns, respectively. For example, 300 μm
The land “1005 land” of × 500 μm is land 2,
4 and a case of a circular solder metal film having a diameter of 100 μmΦ corresponds to this.

【0054】図10は、角形状のはんだ金属膜群65、
67が、それぞれランド2、4の上に3行2列にわたっ
て配置されている状態を示している。
FIG. 10 shows a group of square solder metal films 65,
Reference numeral 67 denotes a state where they are arranged on the lands 2 and 4 over three rows and two columns.

【0055】図8〜10の実施例の何れも、図1〜3に
示した部品搭載基板1の場合と略同様の作用効果を奏す
る。
Each of the embodiments shown in FIGS. 8 to 10 has substantially the same operation and effect as those of the component mounting board 1 shown in FIGS.

【0056】<部品搭載基板の製造方法>図11〜図2
6は本発明に係る部品搭載基板1の製造プロセスを示し
ている。ここでは、ランド2とはんだ金属膜(9〜1
9)との積層膜についてのみ言及し、ランド4とはんだ
金属膜(21〜31)との積層膜については省略する。
<Method of Manufacturing Component Mounting Board> FIGS. 11 and 2
6 shows a manufacturing process of the component mounting board 1 according to the present invention. Here, the land 2 and the solder metal film (9-1 to 1)
9), and only the laminated film of the lands 4 and the solder metal films (21 to 31) is omitted.

【0057】まず、基板1の搭載面内に、ランド2を形
成させ、基板1の搭載面上でランド2の周囲に生じるス
ペースを埋める保護膜3を形成する。このプロセスは、
フォトリソグラフィ工程を主体とするプロセスであっ
て、ランド形成手段としては、既に、知られているもの
であるが、図11〜19を参照して説明する。
First, a land 2 is formed on the mounting surface of the substrate 1, and a protective film 3 is formed on the mounting surface of the substrate 1 so as to fill a space around the land 2. This process is
This is a process mainly including a photolithography step, which is already known as a land forming means, and will be described with reference to FIGS.

【0058】図11を参照すると、基板1の搭載面に、
Cu箔50が形成されている。このようなCu箔50を
有する基板1は銅箔貼り基板として従来よりよく知られ
ている。
Referring to FIG. 11, on the mounting surface of the substrate 1,
A Cu foil 50 is formed. The substrate 1 having such a Cu foil 50 is well known as a copper foil-laminated substrate.

【0059】次に、図12に示すように、Cu箔50の
全面にレジスト膜R1を塗布する。レジスト膜R1はカ
ーテンコート法またはスピンコート法等の手段によって
形成することができる。また、レジスト膜R1は市販さ
れている各種レジスト材料から選択して用いることがで
きる。
Next, as shown in FIG. 12, a resist film R1 is applied to the entire surface of the Cu foil 50. The resist film R1 can be formed by a means such as a curtain coating method or a spin coating method. Further, the resist film R1 can be used by selecting from various commercially available resist materials.

【0060】次に、図13に示すように、レジスト膜R
1の上に、予め、定められたマスクパターンを有するフ
ォトマスクM1を設置し、露光する。そして、従来より
公知の手段によって現像し、図14に示すように、特定
されたレジストマスクR11を形成する。この後、Cu
箔50の内、レジストマスクR11によって覆われてい
ないCu箔50の部分を、化学的エッチング等の手段に
よって除去する。これにより、図15に示すように、得
ようとするランドのパターンを有するCu箔5が、所定
の位置に形成される。
Next, as shown in FIG.
1. A photomask M1 having a predetermined mask pattern is set on 1 and exposed. Then, development is performed by a conventionally known means to form a specified resist mask R11 as shown in FIG. After this, Cu
The portion of the foil 50 that is not covered by the resist mask R11 is removed by a method such as chemical etching. Thereby, as shown in FIG. 15, a Cu foil 5 having a land pattern to be obtained is formed at a predetermined position.

【0061】次に、図16に示すように、Cu箔5を含
む基板1の全面にレジスト膜R2を塗布し、その後、図
17に示すように、レジスト膜R2の上にフォトマスク
M2を設置し、露光する。フォトマスクM2は抜きパタ
ーンがCu箔5の上に位置するように位置決め(ポジレ
ジストの場合)する。
Next, as shown in FIG. 16, a resist film R2 is applied to the entire surface of the substrate 1 including the Cu foil 5, and thereafter, as shown in FIG. 17, a photomask M2 is set on the resist film R2. And expose. The photomask M2 is positioned (in the case of a positive resist) so that the cut pattern is positioned on the Cu foil 5.

【0062】この後、現像することにより、図18に示
すように、露光を受けたCu箔5の上のレジストが除去
される。レジスト膜R2のうち、露光を受けない部分
は、そのまま残る。これにより、Cu箔5の周囲に生じ
るスペースを、レジスト膜R2で埋めた構造が得られ
る。この後、図19に示すように、Cu箔5の上にNi
膜33、Au膜35等をメッキ等の手段によって形成さ
せる。これにより、ランド2の周囲に生じるスペース
を、レジスト膜R2による保護膜3によって埋めた構造
が得られる。
Thereafter, by developing, as shown in FIG. 18, the resist on the exposed Cu foil 5 is removed. Portions of the resist film R2 that are not exposed remain. Thereby, a structure in which the space generated around the Cu foil 5 is filled with the resist film R2 is obtained. Thereafter, as shown in FIG.
The film 33, the Au film 35, and the like are formed by means such as plating. As a result, a structure in which the space generated around the land 2 is filled with the protective film 3 formed of the resist film R2 is obtained.

【0063】本発明に係る部品搭載基板の製造方法で
は、上述した公知プロセスに続いて、図20〜26に図
示されたプロセスが実行される。
In the method of manufacturing a component mounting board according to the present invention, the processes shown in FIGS.

【0064】このプロセスは、保護膜3の表面に、ラン
ド2を囲むように、レジスト膜を形成する工程を含む。
この工程は2種の異なるプロセスによって実行すること
ができる。1つはフォトリソグラフィ工程であり、他方
は印刷法である。まず、フォトリソグラフィ工程を採用
した場合について説明する。
This process includes a step of forming a resist film on the surface of the protective film 3 so as to surround the land 2.
This step can be performed by two different processes. One is a photolithography process and the other is a printing method. First, a case where a photolithography process is employed will be described.

【0065】この場合は、図20に示すように、ランド
2及び保護膜3の表面に、感光性レジスト膜R3を塗布
する。レジスト膜R3はネガでもポジでもよい。実施例
はネガ型の紫外線硬化型レジストを用いた場合を示して
いる。レジスト膜R3は、カーテン塗布法またはスピン
コート法等を適用し、例えば50μm程度の膜厚となる
ように塗布する。
In this case, as shown in FIG. 20, a photosensitive resist film R3 is applied to the surfaces of the lands 2 and the protective film 3. The resist film R3 may be negative or positive. The embodiment shows a case where a negative type ultraviolet curable resist is used. The resist film R3 is applied to a thickness of, for example, about 50 μm by applying a curtain coating method, a spin coating method, or the like.

【0066】次に、図21に示すように、レジスト膜R
3の上にフォトマスクM3を配置し、露光機を用いて、
レジスト膜R3を露光する。露光に当たっては、紫外線
領域の露光に留める。フォトマスクM3は、ランド2の
上方領域において、対応する部分が露光されないような
円形状のパターン群を有する。
Next, as shown in FIG.
3 and a photomask M3 was placed on it, and using an exposure machine,
The resist film R3 is exposed. Exposure is limited to exposure in the ultraviolet region. The photomask M3 has a circular pattern group such that a corresponding portion is not exposed in an area above the land 2.

【0067】次に、現像する。これにより、図22に示
すように、露光されなかったランド2の上方領域に対応
する部分において、レジスト膜R3が除去され、ランド
2が現れる。レジスト膜R3のうち、露光を受けた部分
は、レジスト膜(R31〜R34)として残る。
Next, development is performed. As a result, as shown in FIG. 22, the resist film R3 is removed in a portion corresponding to the area above the land 2 that has not been exposed, and the land 2 appears. The exposed portions of the resist film R3 remain as resist films (R31 to R34).

【0068】次に、図23に示すように、ランド2の上
のレジスト除去跡において、ランド2の上にはんだ金属
膜(9、11、13、15、17、19)を形成させ
る。はんだ金属膜(9〜19)は、35〜60μm程度
の最終厚みが得られるように形成する。はんだ金属膜
(9〜19)は、はんだレベラー法により形成すること
ができる。はんだ金属膜(9〜19)は、Sn、Cu、
Ag、Sb、Pb、Zn、In及びBiから選択するこ
とができる。Pbフリーのはんだペーストを得る場合に
は、はんだ粉末はPb以外のはんだ粉末で構成する。
Next, as shown in FIG. 23, solder metal films (9, 11, 13, 15, 17, 19) are formed on the lands 2 at the resist removal marks on the lands 2. The solder metal films (9 to 19) are formed so as to obtain a final thickness of about 35 to 60 μm. The solder metal films (9 to 19) can be formed by a solder leveler method. The solder metal films (9 to 19) are made of Sn, Cu,
It can be selected from Ag, Sb, Pb, Zn, In and Bi. To obtain a Pb-free solder paste, the solder powder is composed of a solder powder other than Pb.

【0069】次に、図24に示すように、はんだ金属膜
(9〜19)の表面を、例えば転圧手段LVを用いて、
レジスト膜(R31〜R34)の表面とほぼ同一の平面
位置となるように、平坦化する。これにより、図25に
示すように、はんだ金属膜(9〜19)の表面が、レジ
スト膜(R31〜R34)の表面とほぼ同一の平面位置
となるように平坦化される。
Next, as shown in FIG. 24, the surface of the solder metal film (9 to 19) is
The resist film (R31 to R34) is flattened so as to be at substantially the same plane position as the surface. Thereby, as shown in FIG. 25, the surface of the solder metal film (9 to 19) is flattened so as to be at substantially the same plane position as the surface of the resist film (R31 to R34).

【0070】この後、保護膜3の上に残っているレジス
ト膜(R31〜R34)を除去する。レジスト膜(R3
1〜R34)の除去に当たっては、レジスト材料にもよ
るが、例えば、5%NaOH溶液を用いることができ
る。
Thereafter, the resist films (R31 to R34) remaining on the protective film 3 are removed. Resist film (R3
In removing 1 to R34), for example, a 5% NaOH solution can be used, although it depends on the resist material.

【0071】これにより、図26に示すように、本発明
に係る部品搭載基板1が得られる。はんだ金属膜(9〜
19)の膜厚は、35〜60μm程度に設定される。本
発明の場合、はんだ金属膜(9〜19)の厚みは、平坦
化プロセス(図24、25)において、レジスト膜(R
31〜R34)の膜厚によって制御できる。しかも、は
んだ金属膜(9〜19)の表面は極めて平坦度(平滑
性)が高く、周縁がほぼ垂直に近い形で立ち上がる。
As a result, as shown in FIG. 26, the component mounting board 1 according to the present invention is obtained. Solder metal film (9 ~
The film thickness of 19) is set to about 35 to 60 μm. In the case of the present invention, the thickness of the resist film (R) in the planarization process (FIGS. 24 and 25)
31 to R34). In addition, the surface of the solder metal film (9 to 19) has extremely high flatness (smoothness) and rises in a shape in which the periphery is almost vertical.

【0072】印刷法を採用した場合は、図19に示すよ
うに、Cu箔5の上にNi膜33、Au膜35を形成さ
せ、基板1の搭載面上で、ランド2の周囲に生じるスペ
ースを、レジスト膜R2による保護膜3によって埋めた
後、図20、図21のプロセスを省略し、図22に示す
プロセスにおいて、ランド2の周囲にレジスト膜(R3
1〜R34)を、メタルマスクを用いたスクリーン印刷
等の手段によって形成する。レジスト膜(R31〜R3
4)としては、熱硬化性、溶剤剥離性、NaOH剥離性
レジストを用いるとよい。実施例では、NaOH剥離性
レジストを用いて、レジスト膜R31をスクリーン印刷
した。
When the printing method is adopted, as shown in FIG. 19, a Ni film 33 and an Au film 35 are formed on the Cu foil 5, and a space generated around the land 2 on the mounting surface of the substrate 1. Is buried with a protective film 3 made of a resist film R2, the processes of FIGS. 20 and 21 are omitted, and in the process shown in FIG. 22, a resist film (R3
1 to R34) are formed by means such as screen printing using a metal mask. Resist film (R31-R3
As 4), a thermosetting, solvent stripping, or NaOH stripping resist may be used. In the example, the resist film R31 was screen-printed using a NaOH strippable resist.

【0073】この後、図23〜図26に示すプロセスを
実行する。図26のプロセスでは、溶剤及びNaOH溶
液を用いて、レジスト膜(R31〜R34)を剥離する
ことができる。
Thereafter, the processes shown in FIGS. 23 to 26 are executed. In the process of FIG. 26, the resist films (R31 to R34) can be stripped using a solvent and a NaOH solution.

【0074】<はんだ金属膜の寸法限界値>次に、図1
〜3に示した部品搭載基板1における円形状はんだ金属
膜の寸法限界値について、実測データに基づいて検証す
る。表1は、はんだ金属膜の印刷性、平滑化後の性状、
および、レジスト剥離後の性状について示している。は
んだ金属膜の直径は、50μmΦ、100μmΦ、15
0μmΦ、200μmΦ、及び、250μmΦの5水準
に設定した。はんだ金属膜の膜厚は、100μm、80
μm、60μm、35μm、22μm、及び、8μmの
6水準に設定した。×は形成不可を意味し、△は形状不
良を意味し、○は形状やや良好を意味し、◎は形状良好
を意味する。
<Dimensional Limit of Solder Metal Film> Next, FIG.
The dimensional limit values of the circular solder metal film in the component mounting board 1 shown in Nos. 1 to 3 will be verified based on actually measured data. Table 1 shows the printability of the solder metal film, the properties after smoothing,
Also, the properties after the resist is stripped are shown. The diameter of the solder metal film is 50 μmΦ, 100 μmΦ, 15
Five levels of 0 μmφ, 200 μmφ, and 250 μmφ were set. The thickness of the solder metal film is 100 μm, 80
It was set to six levels of μm, 60 μm, 35 μm, 22 μm, and 8 μm. × means impossible to form, Δ means poor shape, ○ means slightly good shape, and ◎ means good shape.

【0075】表1に示すように、はんだ金属膜は、直径
が50μmΦの場合には、膜厚は35〜60μm程度が
望ましく、直径が100μmΦの場合には、膜厚は35
〜80μm程度が望ましく、直径が150μmΦの場合
には、膜厚は35〜60μm程度が望ましいことが分か
る。このように、50μmΦの穴径のメタルマスクに対
しても、はんだは充填可能であった。印刷後およびリフ
ロ−後にレジスト上に形成したはんだが見られたが、レ
ジスト剥離工程において除去可能であった。
As shown in Table 1, when the diameter of the solder metal film is 50 μmΦ, the thickness is desirably about 35 to 60 μm, and when the diameter is 100 μmΦ, the thickness is 35 μm.
It is understood that the thickness is preferably about 80 μm, and when the diameter is 150 μmΦ, the film thickness is preferably about 35 μm to 60 μm. Thus, the solder could be filled even in the metal mask having the hole diameter of 50 μmΦ. Solder formed on the resist after printing and reflow was seen, but could be removed in the resist stripping step.

【0076】直径が200μmΦ以上になると、8〜1
00μmの間で膜厚を調整しても、有効なはんだ金属膜
は得られなかった。200μmΦ以上になると、平滑化
工程において、溶融はんだが拡がってしまい、均一な平
滑化が困難になるからである。
When the diameter exceeds 200 μmΦ, 8 to 1
Even if the film thickness was adjusted between 00 μm, no effective solder metal film was obtained. If the diameter is 200 μmΦ or more, the molten solder spreads in the smoothing step, and uniform smoothing becomes difficult.

【0077】[0077]

【発明の効果】以上述べたように、本発明によれば、次
のような効果を得ることができる。 (a)はんだ金属成分の滲み出しを回避でき、従って、
搭載部品間隔を従来より縮小できる部品搭載基板、チッ
プ部品の搭載方法および部品搭載基板の製造方法を提供
することができる。 (b)メタルマスクの開口部の周縁と、ランドの周縁と
を位置合わせする必要がなく、はんだ金属膜を容易に形
成することができる部品搭載基板、チップ部品の搭載方
法および部品搭載基板の製造方法を提供することができ
る。
As described above, according to the present invention, the following effects can be obtained. (A) bleeding of the solder metal component can be avoided, and
It is possible to provide a component mounting board, a method for mounting chip components, and a method for manufacturing a component mounting board, which can reduce the space between mounted components as compared with the related art. (B) There is no need to align the periphery of the opening of the metal mask with the periphery of the land, and the component mounting substrate, the mounting method of the chip component, and the manufacturing of the component mounting substrate can easily form the solder metal film. A method can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る部品搭載基板の平面図である。FIG. 1 is a plan view of a component mounting board according to the present invention.

【図2】図1の2−2線に添った拡大部分断面図であ
る。
FIG. 2 is an enlarged partial sectional view taken along line 2-2 of FIG.

【図3】図1の3−3線に添った拡大部分断面図であ
る。
FIG. 3 is an enlarged partial sectional view taken along line 3-3 in FIG. 1;

【図4】本発明に係る部品搭載基板を用いたチップ部品
のはんだ付けプロセスを示す部分断面図である。
FIG. 4 is a partial sectional view showing a soldering process of a chip component using the component mounting board according to the present invention.

【図5】図4に示したプロセスの後のプロセスにおける
部分断面図である。
FIG. 5 is a partial cross-sectional view in a process after the process shown in FIG. 4;

【図6】図5の6−6線に沿った部分断面図である。FIG. 6 is a partial sectional view taken along line 6-6 in FIG. 5;

【図7】本発明に係る部品搭載基板にチップ部品をはん
だ付けした場合の隣接部品間距離(μm)と、隣接部品
ショート率(%)との関係を示す図である。
FIG. 7 is a view showing a relationship between a distance (μm) between adjacent components and a short-circuit ratio (%) of adjacent components when a chip component is soldered to the component mounting board according to the present invention.

【図8】本発明に係る部品搭載基板の別の実施例を示す
平面図である。
FIG. 8 is a plan view showing another embodiment of the component mounting board according to the present invention.

【図9】本発明に係る部品搭載基板の更に別の実施例を
示す平面図である。
FIG. 9 is a plan view showing still another embodiment of the component mounting board according to the present invention.

【図10】本発明に係る部品搭載基板の更に別の実施例
を示す平面図である。
FIG. 10 is a plan view showing still another embodiment of the component mounting board according to the present invention.

【図11】本発明に係る部品搭載基板の製造プロセスの
1つを示す図である。
FIG. 11 is a view showing one of the manufacturing processes of the component mounting board according to the present invention.

【図12】図11に図示したプロセスの後のプロセスを
示す図である。
FIG. 12 illustrates a process after the process illustrated in FIG. 11;

【図13】図12に図示したプロセスの後のプロセスを
示す図である。
FIG. 13 illustrates a process after the process illustrated in FIG. 12;

【図14】図13に図示したプロセスの後のプロセスを
示す図である。
FIG. 14 illustrates a process after the process illustrated in FIG. 13;

【図15】図14に図示したプロセスの後のプロセスを
示す図である。
FIG. 15 illustrates a process after the process illustrated in FIG. 14;

【図16】図15に図示したプロセスの後のプロセスを
示す図である。
FIG. 16 illustrates a process after the process illustrated in FIG. 15;

【図17】図16に図示したプロセスの後のプロセスを
示す図である。
FIG. 17 illustrates a process after the process illustrated in FIG. 16;

【図18】図17に図示したプロセスの後のプロセスを
示す図である。
FIG. 18 illustrates a process after the process illustrated in FIG. 17;

【図19】図18に図示したプロセスの後のプロセスを
示す図である。
FIG. 19 illustrates a process after the process illustrated in FIG. 18;

【図20】図19に図示したプロセスの後のプロセスを
示す図である。
FIG. 20 illustrates a process after the process illustrated in FIG. 19;

【図21】図20に図示したプロセスの後のプロセスを
示す図である。
FIG. 21 illustrates a process after the process illustrated in FIG. 20;

【図22】図21に図示したプロセスの後のプロセスを
示す図である。
FIG. 22 illustrates a process after the process illustrated in FIG. 21.

【図23】図22に図示したプロセスの後のプロセスを
示す図である。
FIG. 23 illustrates a process after the process illustrated in FIG. 22.

【図24】図23に図示したプロセスの後のプロセスを
示す図である。
FIG. 24 illustrates a process after the process illustrated in FIG. 23.

【図25】図24に図示したプロセスの後のプロセスを
示す図である。
FIG. 25 illustrates a process after the process illustrated in FIG. 24.

【図26】図25に図示したプロセスの後のプロセスを
示す図である。
FIG. 26 illustrates a process after the process illustrated in FIG. 25.

【符号の説明】[Explanation of symbols]

1 部品搭載基板 2、4 ランド 3 保護膜 9〜31 はんだ金属膜 45 チップ部品 41、43 フラックス DESCRIPTION OF SYMBOLS 1 Component mounting board 2, 4 Land 3 Protective film 9-31 Solder metal film 45 Chip component 41, 43 Flux

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも1つのランドと、複数のはん
だ金属膜とを含む部品搭載基板であって、 前記ランドは、基板面内に形成されており、 前記はんだ金属膜のそれぞれは、その平面積が前記ラン
ドの平面積よりも小さく、前記ランドの表面において、
互いに間隔を隔てて形成されている部品搭載基板。
1. A component mounting board including at least one land and a plurality of solder metal films, wherein the lands are formed in a substrate surface, and each of the solder metal films has a plane area. Is smaller than the plane area of the land, and on the surface of the land,
Component mounting boards formed at an interval from each other.
【請求項2】 請求項1に記載された部品搭載基板であ
って、 前記はんだ金属膜は、表面のほぼ全面が前記基板面に対
してほぼ平行な平坦面となっている部品搭載基板。
2. The component mounting board according to claim 1, wherein substantially the entire surface of the solder metal film has a flat surface substantially parallel to the substrate surface.
【請求項3】 請求項1または2の何れかに記載された
部品搭載基板であって、 前記はんだ金属膜の形状は、円形状、楕円形状または角
形状から選択された少なくとも一種を含む部品搭載基
板。
3. The component mounting board according to claim 1, wherein the shape of the solder metal film includes at least one selected from a circular shape, an elliptical shape, and a square shape. substrate.
【請求項4】 請求項1乃至3の何れかに記載された部
品搭載基板であって、 更に保護膜を含み、 前記保護膜は、前記基板面上に形成され、前記ランドの
周囲に生じるスペースを埋めている部品搭載基板。
4. The component mounting board according to claim 1, further comprising a protective film, wherein the protective film is formed on the substrate surface, and a space generated around the land. Is a component mounting board.
【請求項5】 請求項1乃至4の何れかに記載された部
品搭載基板であって、 前記はんだ金属膜は、Sn、Cu、Ag、Sb、Pb、
Zn、InまたはBiから選択された少なくとも一種を
含む部品搭載基板。
5. The component mounting board according to claim 1, wherein the solder metal film is formed of Sn, Cu, Ag, Sb, Pb,
A component mounting substrate including at least one selected from Zn, In, and Bi.
【請求項6】 部品搭載基板を製造する方法であって、 少なくとも1つの基板面の面内に、ランドを形成させ、
前記基板面上で前記ランドの周囲に生じるスペースを埋
める保護膜を形成し、 前記保護膜の表面に、前記ランドを囲むように、レジス
ト膜を形成し、 前記レジスト膜によって囲まれた前記ランドの上に、は
んだ金属膜を形成させ、 前記はんだ金属膜の表面を平坦化し、 前記保護膜の上から前記レジスト膜を除去する工程を含
む部品搭載基板の製造方法。
6. A method for manufacturing a component mounting board, comprising: forming a land in at least one board surface;
Forming a protective film on the substrate surface to fill a space generated around the land; forming a resist film on the surface of the protective film so as to surround the land; A method for manufacturing a component mounting board, comprising: forming a solder metal film thereon; planarizing a surface of the solder metal film; and removing the resist film from above the protective film.
【請求項7】 請求項6に記載された方法であって、 前記保護膜の表面に、前記ランドを囲むように、前記レ
ジスト膜を形成する工程は、塗布法、スピンコート法ま
たはカーテンコート法の何れかによって前記レジスト膜
を形成する工程を含む部品搭載基板の製造方法。
7. The method according to claim 6, wherein the step of forming the resist film on the surface of the protective film so as to surround the land includes a coating method, a spin coating method, or a curtain coating method. A method for manufacturing a component mounting board, comprising the step of forming the resist film by any one of the above.
【請求項8】 請求項6に記載された方法であって、 前記保護膜の表面に、前記ランドを囲むように、前記レ
ジスト膜を形成する工程は、 レジストを、前記ランド及び前記保護膜の表面に塗布
し、 前記レジストを露光し現像して、前記ランドの上に存在
する前記レジストを部分的に除去する工程を含む部品搭
載基板の製造方法。
8. The method according to claim 6, wherein the step of forming the resist film on the surface of the protective film so as to surround the land comprises: forming a resist on the land and the protective film. A method for manufacturing a component mounting board, comprising a step of applying the resist on a surface, exposing and developing the resist, and partially removing the resist existing on the lands.
【請求項9】 請求項6乃至8の何れかに記載された方
法であって、 前記はんだ金属膜は、Sn、Cu、Ag、Sb、Pb、
Zn、InまたはBiから選択された少なくとも一種を
含む部品搭載基板の製造方法。
9. The method according to claim 6, wherein the solder metal film is formed of Sn, Cu, Ag, Sb, Pb,
A method of manufacturing a component mounting board including at least one selected from Zn, In, and Bi.
【請求項10】 部品搭載基板上にチップ部品を搭載す
る方法であって、 前記部品搭載基板は、請求項6乃至9の何れかに記載さ
れた方法によって製造し、 前記部品搭載基板の上に、前記チップ部品をはんだ付け
する工程を含むチップ部品の搭載方法。
10. A method for mounting a chip component on a component mounting board, wherein the component mounting board is manufactured by the method according to claim 6, and the chip component is mounted on the component mounting board. And a method for mounting a chip component, comprising a step of soldering the chip component.
【請求項11】 請求項10に記載されたチップ部品の
搭載方法であって、 前記チップ部品をはんだ付けする前、接着性樹脂と、硬
化剤とを含有する接着性フラックスの層を形成する工程
を含むチップ部品の搭載方法。
11. The method for mounting a chip component according to claim 10, wherein a step of forming an adhesive flux layer containing an adhesive resin and a curing agent before soldering the chip component. The mounting method of chip parts including.
【請求項12】 請求項11に記載されたチップ部品の
搭載方法であって、 前記接着性フラックスの前記接着性樹脂は、熱硬化性樹
脂を含むチップ部品の搭載方法。
12. The method for mounting a chip component according to claim 11, wherein the adhesive resin of the adhesive flux contains a thermosetting resin.
【請求項13】 請求項12に記載されたチップ部品の
搭載方法であって、 前記熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂、
ポリイミド樹脂、シリコン樹脂、変性樹脂またはアクリ
ル樹脂から選択された少なくとも一種を含むチップ部品
の搭載方法。
13. The mounting method of a chip component according to claim 12, wherein the thermosetting resin is an epoxy resin, a phenol resin,
A method of mounting a chip component including at least one selected from a polyimide resin, a silicon resin, a modified resin, and an acrylic resin.
【請求項14】 請求項11乃至13のいずれかに記載
されたチップ部品の搭載方法であって、 前記硬化剤は、カルボン酸を含むチップ部品の搭載方
法。
14. The mounting method of a chip component according to claim 11, wherein the curing agent includes a carboxylic acid.
JP2000043362A 2000-02-21 2000-02-21 Component mounting board, method of manufacturing component mounting board and mounting method of chip component Withdrawn JP2001237528A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000043362A JP2001237528A (en) 2000-02-21 2000-02-21 Component mounting board, method of manufacturing component mounting board and mounting method of chip component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000043362A JP2001237528A (en) 2000-02-21 2000-02-21 Component mounting board, method of manufacturing component mounting board and mounting method of chip component

Publications (1)

Publication Number Publication Date
JP2001237528A true JP2001237528A (en) 2001-08-31

Family

ID=18566289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000043362A Withdrawn JP2001237528A (en) 2000-02-21 2000-02-21 Component mounting board, method of manufacturing component mounting board and mounting method of chip component

Country Status (1)

Country Link
JP (1) JP2001237528A (en)

Similar Documents

Publication Publication Date Title
KR100530965B1 (en) Printing mask, method of printing solder paste using printing mask, surface-mounted structural assembly, and method of manufacturing surface-mounted structural assembly
JP2008182279A (en) Method for forming solder bump and production of electronic part
US20080037233A1 (en) Printed wiring board and process for manufacturing the same
JP2000208911A (en) Manufacture of mounting substrate with solder resist layer formed with bump on electrode pad
EP1953821A2 (en) Semiconductor package substrate
KR20020092227A (en) A method of packaging electronic components with high reliability
JP2006210937A (en) Method for forming solder bump
JPH11191670A (en) Printed wiring board and manufacture thereof
JP2006173654A (en) Method for forming solder bump
JPH09232741A (en) Printed-wiring board
JPH07288375A (en) Circuit board
JP2001237528A (en) Component mounting board, method of manufacturing component mounting board and mounting method of chip component
JP2005150417A (en) Substrate for semiconductor device, its manufacturing method, and semiconductor device
JP2005159102A (en) Wiring board and its manufacturing method
JP2009135241A (en) Circuit board and manufacturing method thereof, and semiconductor device using the board
JP2010109325A (en) Method of improving yield of solder bump
JP2002217529A (en) Component-mounting substrate
JP2001189552A (en) Board mounted with part, method for manufacturing board mounted with electronic part device and part, and method for mounting chip part
JPH07326853A (en) Ball bump forming method for printed wiring board
TWM590841U (en) Circuit structure with seam-filling layer
JPH11191673A (en) Solder pre-coating method
JP2009196241A (en) Partially soldering amount increasing type metallic mask, its manufacturing method and screen printing method for cob employing partially soldering amount increasing type metallic mask
JPH10112580A (en) Printed circuit board
JP2005333162A (en) Method for forming solder bump
JP2006024858A (en) Printed-wiring board and method for manufacturing the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501