JP2001237409A

JP2001237409A - 固体撮像素子およびその製造方法

Info

Publication number: JP2001237409A
Application number: JP2000052283A
Authority: JP
Inventors: Koichi Tanigawa; 公一谷川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-02-24
Filing date: 2000-02-24
Publication date: 2001-08-31

Abstract

(57)【要約】【課題】出力回路の変換効率を向上させることにより、
感度や飽和信号量、取扱電荷量が増加された固体撮像素
子およびその製造方法を提供する。【解決手段】入射光を電気信号に光電変換する複数の受
光部と、電気信号を受け取る浮遊拡散層と、浮遊拡散層
の電位変化を検出する、駆動トランジスタと定電流トラ
ンジスタとを有するソースフォロワ増幅器とが集積化さ
れた固体撮像素子であって、ソースフォロワ増幅器の駆
動トランジスタは、ゲート電極１２とドレイン領域の境
界部分において、ゲート電極側面を含むゲート電極の一
部と、ドレイン領域の一部とを被覆する絶縁膜１８を有
し、絶縁膜下部のドレイン領域１３ａは、それ以外のド
レイン領域１３ｂに比較して、相対的に低不純物濃度で
ある固体撮像素子およびその製造方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子およ
びその製造方法に関し、特に、出力回路の変換効率を上
げることにより、単位画素サイズを縮小した場合にも高
い感度が得られる固体撮像素子およびその製造方法に関
する。

【０００２】

【従来の技術】図１に、従来のＣＣＤ固体撮像素子の全
体図を示す。図１に示すように、ＣＣＤ固体撮像素子は
入射光を受光して光電変換を行うフォトセンサ１０１
と、垂直転送ＣＣＤレジスタ（Ｖレジスタ）１０２を含
む撮像領域１０３と、Ｖレジスタ１０２から転送された
信号電荷を出力回路１０４に転送する水平転送ＣＣＤレ
ジスタ（Ｈレジスタ）１０５とを有する。フォトセンサ
１０１、Ｖレジスタ１０２およびそれらの間に形成され
た読み出しゲート１０６により、単位画素１０７が構成
される。

【０００３】現在、ＣＣＤ固体撮像素子においては、光
学系の小型化すなわちチップサイズの小型化と、多画素
化が強く望まれている。単位画素サイズを縮小せずに光
学系を小型化しようとすると、画素数を減少させなけれ
ばならないために解像度の低下が問題となる。また、単
位画素サイズを縮小せずに多画素化しようとすると、光
学系の拡大と、それによる製造コストの増加が避けられ
なくなる。したがって、解像度を維持しながら光学系を
小型化する、あるいは、製造コストを増加させずに多画
素化を実現するためには、単位画素サイズを縮小するの
が最も有効な手段である。

【０００４】しかしながら、単に単位画素サイズを縮小
した場合には、単位面積当たりの入射光量は変化しない
ため、単位画素サイズにほぼ比例して感度が低下する。
また、飽和信号量や垂直転送レジスタ（Ｖレジスタ）に
おける取扱電荷量も単位画素サイズに比例して減少す
る。

【０００５】感度を向上させる方法としては、センサー
上構造を変更もしくは最適化し、入射光の集光効率を上
げる方法が考えられる。また、ＣＣＤ固体撮像素子に内
蔵されている出力回路の構造を変更し、変換効率を上げ
る方法が考えられる。ここで、変換効率とは１個の信号
電子を何Ｖの電圧に変換できるかを示す値である。

【０００６】飽和信号量を増加させる方法としては、例
えば、入射光が光電変換された信号電荷を蓄積するセン
サー部のポテンシャルを深くする方法が考えられる。あ
るいは、センサー部をシリコン基板の表面近くに形成す
る方法が考えられる。また、出力回路の変換効率を高く
する方法も考えられる。

【０００７】しかしながら、センサー部のポテンシャル
を深くしたり、センサー部をシリコン基板の表面近くに
形成したりすると、センサーのｐｎ接合部における電界
が大きくなる。それにより、電子−正孔対が発生してノ
イズ成分が増加するという問題がある。

【０００８】Ｖレジスタの取扱電荷量を増加させる方法
としては、飽和信号量を増加させる方法と同様に、例え
ば、Ｖレジスタのポテンシャルを深くする方法が考えら
れる。あるいは、信号電荷の転送領域をシリコン基板の
表面近くに形成する方法が考えられる。また、出力回路
の変換効率を高くする方法が考えられる。さらに、Ｖレ
ジスタの転送ゲートとシリコン基板との間に形成される
絶縁膜を薄くして、容量を増加させる方法も考えられ
る。

【０００９】しかしながら、Ｖレジスタのポテンシャル
を深くしたり、信号電荷の転送領域をシリコン基板の表
面近くに形成したりすると、シリコン基板表面近傍にお
ける電界が大きくなり、不要な電子−正孔対が発生して
ノイズ成分が増加するという問題がある。また、転送ゲ
ートとシリコン基板との間に形成される絶縁膜の薄膜化
は、耐圧の低下を招くため、絶縁膜の薄膜化には限界が
ある。

【００１０】単位画素サイズの縮小に伴う上記の問題点
を同時に解決するためには、変換効率の向上が最も効果
的である。変換効率を上げると、少ない信号電荷量で大
きな出力が得られる。したがって、飽和信号量やＶレジ
スタ取扱電荷量を増加させ、固体撮像素子の感度を上げ
ることができる。

【００１１】図１に示すＣＣＤ固体撮像素子の出力回路
１０４部分の回路図を、図２に示す。図２に示すよう
に、ＣＣＤ固体撮像素子の出力回路には１組の駆動トラ
ンジスタ２１および定電流トランジスタ２２を１段のソ
ースフォロワ増幅器とする、３段のソースフォロワ増幅
器が形成されている。

【００１２】従来、出力回路の変換効率を向上させるこ
とを目的として、種々の方法が試みられている。例え
ば、図２のＣＣＤ固体撮像素子出力回路を構成するＭＯ
Ｓトランジスタにおいて、ゲート幅および／またはゲー
ト長を小さくする方法がある。図９に、図２において破
線で囲まれた初段ソースフォロワ増幅器の駆動トランジ
スタ２１であるＭＯＳトランジスタのソース領域Ｓ、ド
レイン領域Ｄおよびゲート電極Ｇの上面図を示す。

【００１３】図９（ａ）はゲート幅（Ｗ）および／また
はゲート長（Ｌ）が相対的に大きい場合を示し、図９
（ｂ）はゲート幅（Ｗ）および／またはゲート長（Ｌ）
が相対的に小さい場合を示す。図９（ａ）の場合に比較
して、図９（ｂ）の場合に変換効率は大きくなる。

【００１４】また、図１０（ａ）〜（ｄ）に示すよう
に、浮遊拡散層９（フローティングディフュージョン；
ＦＤ）におけるＡｌ配線２３の面積を縮小することによ
っても、変換効率は向上される。図１０（ａ）のＸ−
Ｘ’における断面図を図１０（ｃ）に、図１０（ｂ）の
Ｘ−Ｘ’における断面図を図１０（ｄ）にそれぞれ示
す。

【００１５】図１０（ｃ）および（ｄ）に示すように、
シリコン基板１の表層部分にｎ型不純物を含有する浮遊
拡散層９が形成されている。浮遊拡散層９において、Ｈ
レジスタから転送されてきた信号電荷が電圧変換され
る。シリコン基板１の上部には絶縁膜（ゲート酸化膜）
４を介してゲート電極１２が形成されている。

【００１６】ゲート電極１２上あるいは絶縁膜４を介し
たシリコン基板１上には、例えばＢＰＳＧ（ｂｏｒｏｐ
ｈｏｓｐｈｏｓｉｌｉｃａｔｅｇｌａｓｓ）膜あるい
はＰＳＧ（ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅｇｌａｓ
ｓ）膜からなる層間絶縁膜２４が形成されている。層間
絶縁膜２４にはコンタクトホール２５が形成されてい
る。Ａｌ配線２３はコンタクトホール２５内およびその
周囲の層間絶縁膜２４上にが形成され、シリコン基板１
表面に形成された浮遊拡散層９と、ポリシリコンからな
るゲート電極１２とを接続する。

【００１７】図１０（ａ）および（ｃ）は上面から見た
Ａｌ配線２３の面積が相対的に大きい場合を示し、図１
０（ｂ）および（ｄ）は上面から見たＡｌ配線２３の面
積が相対的に小さい場合を示す。図１０（ａ）および
（ｃ）の場合に比較して、図１０（ｂ）および（ｄ）の
場合はＡｌ配線２３と層間絶縁膜２４との寄生容量が小
さく、変換効率が高くなる。

【００１８】さらに、図１１（ａ）および（ｂ）に示す
ように、ｎ⁺拡散層である浮遊拡散層９の面積を縮小す
ることによっても、変換効率を上げることができる。図
１１の断面図は図１１（ｃ）および（ｄ）と同様の構成
を有する。図１１（ａ）は浮遊拡散層９の面積が相対的
に大きい場合を示し、図１１（ｂ）は浮遊拡散層９の面
積が相対的に小さい場合を示す。図１１（ａ）の場合に
比較して、図１１（ｂ）の場合に浮遊拡散層（ｎ⁺拡散
層）９の寄生容量が小さくなり、変換効率が高くなる。

【００１９】上記の従来の出力回路ＭＯＳトランジスタ
のソース／ドレイン領域およびゲート電極を含む断面図
を図１２（ａ）に示す。図１２（ａ）に示すように、ｎ
型シリコン基板１の表層部分にｐ−ウェル２が形成され
ている。ｐ−ウェル２の表層部分にｎ型ドレイン領域１
３およびｎ型ソース領域１４が形成されている。ｎ型ド
レイン領域１３とｎ型ソース領域１４との間のｎ型シリ
コン基板１上にはゲート酸化膜４を介してゲート電極１
２が形成されている。

【００２０】上記のＭＯＳトランジスタの形成方法につ
いて、図１２および図１３を参照して以下に説明する。
まず、図１２（ｂ）に示すように、ｎ型シリコン基板１
の表面部分にｐ型不純物を拡散させ、ｐウェル２を形成
する。また、アクティブ領域以外のシリコン基板１の表
面を、例えば選択的に酸化することにより素子分離領域
１５を形成する。さらに、ｐウェル２が形成されたｎ型
シリコン基板１上に、ゲート酸化膜４となるシリコン酸
化膜を形成する。

【００２１】次に、図１２（ｃ）に示すように、ゲート
酸化膜４の上層にゲート電極１２あるいは転送電極（不
図示）となるポリシリコン層１２ａを形成する。続い
て、図１２（ｄ）に示すように、レジスト（不図示）を
マスクとしてポリシリコン層１２ａをエッチングし、ゲ
ート電極１２と転送電極を形成する。

【００２２】次に、図１３（ａ）に示すように、ポリシ
リコンからなるゲート電極１２や転送電極の表面を酸化
して、絶縁膜１６を形成する。このとき、ＭＯＳトラン
ジスタのソース／ドレイン形成領域の表面にも酸化膜１
６が形成される。そこで、図１３（ｂ）に示すように、
例えばフッ酸（ＨＦ）を用いたライトエッチングを行
い、ソース／ドレイン形成領域上の酸化膜１６を除去す
る。

【００２３】続いて、図１３（ｃ）に示すように、シリ
コン基板１の表面を再度酸化して、所望の膜厚および膜
質を有する酸化膜１７を形成する。その後、図１３
（ｄ）に示すように、ｎ型不純物のイオン注入を行って
から、ｎ型不純物を熱拡散させることにより、ｎ型ソー
ス領域１４およびｎ型ドレイン領域１３が形成される。

【００２４】

【発明が解決しようとする課題】しかしながら、図９に
示すように、ＭＯＳトランジスタのゲート幅（Ｗ）やゲ
ート長（Ｌ）を縮小すれば変換効率は向上するが、１／
ｆノイズの増加やショートチャネル効果が起こるという
問題がある。したがって、ＭＯＳトランジスタのゲート
幅（Ｗ）やゲート長（Ｌ）を現状のサイズよりも縮小す
ることは困難である。

【００２５】また、図１０に示すように、浮遊拡散層９
に接続するＡｌ配線２３の面積を縮小しようとすると、
浮遊拡散層９のコンタクトホール２５とＡｌ配線２３と
の位置合わせを高精度に行うことが困難となる。浮遊拡
散層９のＡｌ配線２３は、コンタクトホール２５内を含
む層間絶縁膜２４上にＡｌ膜を堆積させた後、Ａｌ膜を
エッチングすることにより形成される。

【００２６】Ａｌ配線を微細化すると、エッチングマス
クを形成するためのリソグラフィー工程において位置合
わせを高精度に行うことが困難となる。したがって、Ａ
ｌ配線の接続不良を防止しながら、Ａｌ配線を現状のサ
イズ以下に縮小することは困難である。

【００２７】さらに、図１１に示すように浮遊拡散層９
のｎ⁺拡散層の面積を縮小した場合にも、ｎ⁺拡散層と
コンタクトホール２５との位置合わせが困難となり、ｎ
⁺拡散層とコンタクトホールとの電気的接続の信頼性が
低下する。また、浮遊拡散層の面積の縮小に伴い、コン
タクトホールも微細化する必要がある。浮遊拡散層のコ
ンタクトホールは現状でアスペクト比が１程度まで縮小
されており、コンタクトホール径をさらに縮小しようと
すると、コンタクトホール内にＡｌ配線を良好な被覆性
で形成することが出来なくなる。これにより、ｎ⁺拡散
層とＡｌ配線との電気的接続の信頼性が低下する。した
がって、浮遊拡散層（ｎ⁺拡散層）の面積を現状のサイ
ズ以下に縮小することも困難である。

【００２８】以上のように、変換効率を現状以上に向上
させる有効な手段がないために、現在、出力回路の変換
効率は頭打ち状態となっている。前述したように、出力
回路の変換効率を改善しない限り、感度や飽和信号量、
取扱電荷量を同時に増加させることは出来ない。

【００２９】ＣＣＤ固体撮像素子の単位画素サイズを縮
小して光学系の小型化や多画素化を実現するためには、
感度や飽和信号量、レジスタの取扱電荷量を増加させる
必要がある。したがって、ＣＣＤ固体撮像素子におい
て、他の特性を低下させずに出力回路の変換効率を向上
させる手段が強く望まれている。

【００３０】上記の従来の出力回路ＭＯＳトランジスタ
の形成方法によれば、図１２（ａ）に示すように、ゲー
ト電極１２と不純物濃度の高いｎ型ドレイン領域１３と
が、非常に近い距離Ｌ１で形成される。したがって、ゲ
ート電極１２とドレイン領域との間の寄生容量が大き
く、耐圧が低い状態となっている。

【００３１】本発明は上記の問題点に鑑みてなされたも
のであり、したがって本発明は、出力回路の変換効率を
向上させることにより、感度や飽和信号量、取扱電荷量
が増加された固体撮像素子およびその製造方法を提供す
ることを目的とする。

【００３２】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の固体撮像素子は、光が入射し、前記光を電
気信号に光電変換する複数の受光部と、前記電気信号を
受け取る浮遊拡散層と、前記浮遊拡散層の電位変化を検
出する、駆動トランジスタと定電流トランジスタとを有
するソースフォロワ増幅器とが集積化された固体撮像素
子であって、前記ソースフォロワ増幅器の前記駆動トラ
ンジスタは、ゲート電極とドレイン領域の境界部分にお
いて、前記ゲート電極側面を含む前記ゲート電極の一部
と、前記ドレイン領域の一部とを被覆する絶縁膜を有
し、前記絶縁膜下部の前記ドレイン領域は、前記絶縁膜
が形成されていない部分の前記ドレイン領域に比較し
て、相対的に低濃度の不純物を含有する領域であること
を特徴とする。

【００３３】本発明の固体撮像素子は、好適には、前記
ゲート電極側面を被覆する前記絶縁膜下部の前記ドレイ
ン領域は、前記不純物が導入されていない領域であるこ
とを特徴とする。本発明の固体撮像素子は、好適には、
前記ソースフォロワ増幅器は、一つの駆動トランジスタ
と一つの定電流トランジスタを有する一段のソースフォ
ロワ増幅器が複数接続された多段のソースフォロワ増幅
器であり、前記絶縁膜および低濃度の不純物を含有する
前記ドレイン領域は、前記浮遊拡散層に最も近接した１
段目のソースフォロワ増幅器の駆動トランジスタに形成
されていることを特徴とする。

【００３４】本発明の固体撮像素子は、好適には、前記
絶縁膜はシリコン窒化膜であることを特徴とする。本発
明の固体撮像素子は、好適には、前記受光部上に表面の
反射率を低減する低反射膜を有し、前記低反射膜と前記
絶縁膜は同一の層からなることを特徴とする。

【００３５】これにより、固体撮像素子の出力回路のソ
ースフォロワ増幅器において、駆動トランジスタのゲー
ト電極とドレイン領域との間の寄生容量を低減し、トラ
ンジスタの耐圧を向上させることができる。したがっ
て、出力回路の変換効率を向上させ、固体撮像素子の感
度や信号飽和量などの特性を向上させることができる。
また、出力回路の変換効率を向上させることにより、単
位画素サイズを縮小できるため、光学系縮小や多画素化
が可能となる。

【００３６】さらに、上記の目的を達成するため、本発
明の固体撮像素子の製造方法は、光が入射し、前記光を
電気信号に光電変換する複数の受光部と、前記電気信号
を受け取る浮遊拡散層と、前記浮遊拡散層の電位変化を
検出する、駆動トランジスタと定電流トランジスタとを
有するソースフォロワ増幅器とが集積化された固体撮像
素子の製造方法であって、前記駆動トランジスタを形成
する工程は、ソース形成領域とドレイン形成領域との間
の前記基板上にゲート電極を形成する工程と、前記ゲー
ト電極と前記ドレイン形成領域の境界部分において、前
記ゲート電極側面を含む前記ゲート電極の一部と、前記
ドレイン形成領域の一部とを被覆する絶縁膜を形成する
工程と、前記基板に前記絶縁膜を介して不純物を導入
し、前記ソース形成領域および前記絶縁膜が形成されて
いない部分の前記ドレイン形成領域に相対的に高濃度の
不純物を含有するソース領域およびドレイン領域をそれ
ぞれ形成し、前記絶縁膜下部の前記ドレイン形成領域に
相対的に低濃度の不純物を含有する低濃度ドレイン領域
を形成する工程とを有することを特徴とする。

【００３７】本発明の固体撮像素子の製造方法は、好適
には、前記ゲート電極側面を被覆する前記絶縁膜下部の
前記ドレイン形成領域には、前記不純物を導入しないこ
とを特徴とする。本発明の固体撮像素子の製造方法は、
好適には、前記ソースフォロワ増幅器は、一つの駆動ト
ランジスタと一つの定電流トランジスタを有する一段の
ソースフォロワ増幅器が複数接続された多段のソースフ
ォロワ増幅器であり、前記絶縁膜および前記低濃度ドレ
イン領域は、前記浮遊拡散層に最も近接した１段目のソ
ースフォロワ増幅器の駆動トランジスタに形成すること
を特徴とする。

【００３８】本発明の固体撮像素子の製造方法は、好適
には、前記絶縁膜はシリコン窒化膜であることを特徴と
する。本発明の固体撮像素子の製造方法は、好適には、
前記受光部上に表面の反射率を低減する低反射膜を形成
する工程を有し、前記低反射膜の形成と前記絶縁膜の形
成は同一の工程で行われることを特徴とする。

【００３９】これにより、固体撮像素子の出力回路のソ
ースフォロワ増幅器に、ゲート電極とドレイン領域との
間の寄生容量が低減され、耐圧が向上された駆動トラン
ジスタを形成することが可能となる。したがって、出力
回路の変換効率が向上され、感度や信号飽和量などの特
性が向上された固体撮像素子を製造することが可能とな
る。また、出力回路の変換効率が向上することにより、
単位画素サイズを縮小できるため、光学系縮小や多画素
化がなされた固体撮像素子を形成することができる。

【００４０】

【発明の実施の形態】以下に、本発明の固体撮像素子お
よびその製造方法の実施の形態について、図面を参照し
て説明する。（実施形態１）図１は、本実施形態のＣＣＤ固体撮像素
子の全体図である。図１に示すＣＣＤ固体撮像素子は、
入射光を受光して光電変換を行うフォトセンサ１０１
と、垂直転送ＣＣＤレジスタ（Ｖレジスタ）１０２とか
らなる撮像領域１０３と、Ｖレジスタ１０２から転送さ
れた信号電荷を出力回路１０４に転送する水平転送ＣＣ
Ｄレジスタ（Ｈレジスタ）１０５とを有する。フォトセ
ンサ１０１、Ｖレジスタ１０２およびそれらの間に形成
された読み出しゲート１０６により、単位画素１０７が
構成される。

【００４１】図１に示すＣＣＤ固体撮像素子の出力回路
１０４部分の回路図を、図２に示す。図２に示すよう
に、ＣＣＤ固体撮像素子の出力回路には１組の駆動トラ
ンジスタ２１および定電流トランジスタ２２を１段のソ
ースフォロワ増幅器とする、３段のソースフォロワ増幅
器が形成されている。

【００４２】図３は図１に示すＣＣＤ固体撮像素子のＨ
レジスタ１０５から出力回路１１にかけての断面図およ
び回路図である。ＣＣＤ固体撮像素子におけるＨレジス
タの最終段から出力回路にかけての構造について、図３
を参照して説明する。図３に示すように、ｎ型シリコン
基板１の表面部分にｐ型不純物を含有するｐウェル２が
形成され、ｐウェル２内に埋め込み型ＣＣＤの転送チャ
ネル領域３が形成されている。ｐウェル２上には、絶縁
膜（ゲート酸化膜）４を介して転送電極５、６、出力ゲ
ート電極７およびリセットゲート電極８が形成されてい
る。出力ゲート電極７は接地されている。

【００４３】転送電極５、６に転送パルスＨφ１、Ｈφ
２をそれぞれ印加することにより、信号電荷がＢ側から
Ａ側に向かって転送チャネル領域３を転送される。Ｂ側
からＡ側に向かって転送されてきた信号電荷は、出力ゲ
ート電極７の下部を通り、浮遊拡散層（フローティング
ディフュージョン：ＦＤ）９を通して出力回路で電圧に
変換される。その後、リセットゲート電極８にハイレベ
ルのパルス電圧が印加されることにより、電圧に変換さ
れた信号電荷がＶＲＧ電圧の印加されているリセットド
レイン領域１０へ排出される。

【００４４】浮遊拡散層９に転送されてきた信号電荷量
をＱ、浮遊拡散層容量をＣとすると、浮遊拡散層９の電
圧変化量ＶはＶ＝Ｑ／Ｃで表される。この電圧変化量Ｖ
は、３段のソースフォロワ増幅回路である出力回路１１
を経て、出力電圧ＶＯＵＴとして得られる。浮遊拡散層
容量Ｃが小さいほど、電荷から電圧への変換効率は向上
するため、電圧変化量Ｖは大きくなり、ＶＯＵＴ変化量
も大きくなる。すなわち、少ない信号電荷量から大きな
出力電圧が得られるようになる。

【００４５】この浮遊拡散層容量Ｃは、浮遊拡散層９と
リセットゲート電極８との間の寄生容量Ｃ１、浮遊拡散
層９と出力ゲート電極７との間の寄生容量Ｃ２、浮遊拡
散層９とｐウェルとの接合容量Ｃ３、浮遊拡散層９と初
段駆動ＭＯＳトランジスタＭ１のゲート電極とを接続す
るＡｌ配線がシリコン基板や近傍の金属配線、絶縁膜、
出力ゲート電極等との間に持つ寄生容量Ｃ４、初段駆動
ＭＯＳトランジスタＭ１のゲート電極とドレイン領域と
の間の寄生容量Ｃ５、初段駆動ＭＯＳトランジスタＭ１
のゲート電極とソース領域との間の寄生容量Ｃ６などの
和で表される。

【００４６】本実施形態のＣＣＤ固体撮像素子によれ
ば、上記の初段駆動トランジスタＭ１のゲート電極とド
レイン領域との間の寄生容量Ｃ５を低減することによ
り、変換効率を向上させ、同時に、ゲート電極とドレイ
ン領域との間の耐圧を向上させることができる。

【００４７】ソースフォロワ増幅器において、駆動トラ
ンジスタＭ１、Ｍ３、Ｍ５のソース端子は定電流トラン
ジスタＭ２、Ｍ４、Ｍ６のドレイン端子にそれぞれ接続
される。初段のソースフォロワ増幅器の増幅率をＡとす
ると、入力容量ＣＩＮは、ＣＩＮ＝Ｃ５＋Ｃ６（１−Ａ）・・・（１）と表される。

【００４８】ここで、一般にＡは１に極めて近いため
（１）式の第２項はほとんど無視できる。したがって、
ＣＩＮはほぼＣ５、すなわち初段駆動トランジスタＭ１
のゲート電極とドレイン領域との間の寄生容量に依存す
ることになる。このため、入力容量を低減するには初段
駆動トランジスタＭ１のゲート電極とドレイン領域との
間の寄生容量Ｃ５をできる限り小さくすることが望まし
い。

【００４９】図４（ａ）に本実施形態のＣＣＤ固体撮像
素子の出力回路ＭＯＳトランジスタの断面図を示す。図
４（ａ）に示すＭＯＳトランジスタは、ドレイン領域の
一部１３ａとゲート電極１２の側面および一部を被覆す
る形状の絶縁膜１８を有する。絶縁膜１８としては例え
ばシリコン窒化膜が用いられる。

【００５０】シリコン窒化膜が形成されていない部分の
ｎ型ドレイン領域１３ｂには、相対的に高濃度のｎ型不
純物が拡散されている。一方、絶縁膜１８下部のｎ型ド
レイン領域は、相対的に低濃度のｎ型不純物が拡散され
た低濃度ｎ型ドレイン領域１３ａとなっている。

【００５１】また、ゲート電極１２の側面を被覆する絶
縁膜１８の下部には、ｎ型不純物がほとんど導入されな
いため、ｎ型不純物濃度は低濃度ｎ型ドレイン領域１３
ａよりもさらに低くなっている。したがって、図４
（ａ）のＭＯＳトランジスタにおいて、ゲート電極１２
とｎ型ドレイン領域１３ａ、１３ｂとの距離は実質的に
Ｌ２で表される。

【００５２】上記のように、本実施形態のＣＣＤ固体撮
像素子の出力回路ＭＯＳトランジスタは、ゲート電極近
傍のドレイン領域の不純物濃度が低く、かつ、ゲート電
極とドレイン領域との距離が大きい。これにより、ゲー
ト電極とドレイン領域との寄生容量が低減され、ＭＯＳ
トランジスタの耐圧が向上される。したがって、ＣＣＤ
固体撮像素子の他の特性を低下させずに、出力回路の変
換効率を向上させることができる。すなわち、ＣＣＤ固
体撮像素子の小型化および多画素化が可能となる。

【００５３】以下に、上記の構造の出力回路ＭＯＳトラ
ンジスタの形成方法について、図面を参照して説明す
る。まず、図４（ｂ）に示すように、ｎ型シリコン基板
１の表面部分にｐ型不純物を拡散させ、ｐウェル２を形
成する。また、アクティブ領域以外のシリコン基板１の
表面を、例えば選択的に酸化することにより素子分離領
域１５を形成する。ｐウェル２が形成されたｎ型シリコ
ン基板１上に、ゲート酸化膜４となるシリコン酸化膜を
形成する。

【００５４】続いて、図４（ｃ）に示すように、ゲート
酸化膜４の上層にゲート電極１２あるいは転送電極（不
図示）となるポリシリコン層１２ａを形成する。その
後、図５（ａ）に示すように、レジスト（不図示）をマ
スクとしてポリシリコン層１２ａをエッチングし、ゲー
ト電極１２と転送電極を形成する。

【００５５】次に、図５（ｂ）に示すように、ポリシリ
コンからなるゲート電極１２や転送電極の表面を酸化し
て、絶縁膜１６を形成する。このとき、ＭＯＳトランジ
スタのソース／ドレイン形成領域の表面にも酸化膜１６
が形成される。そこで、図５（ｃ）に示すように、例え
ばフッ酸（ＨＦ）を用いたライトエッチングを行い、ソ
ース／ドレイン領域１３、１４表面の酸化膜１６を除去
する。続いて、図５（ｄ）に示すように、シリコン基板
１の表面を再度酸化して、所望の膜厚および膜質を有す
る酸化膜１７を形成する。

【００５６】次に、図６（ａ）に示すように、シリコン
窒化膜１８ａを例えばＣＶＤ法により堆積する。続い
て、図６（ｂ）に示すように、シリコン窒化膜１８ａを
エッチングして、ｎ型ドレイン形成領域とゲート電極１
２のそれぞれ一部を被覆する形状のシリコン窒化膜１８
とする。

【００５７】次に、図６（ｃ）に示すように、膜厚がｔ
₁である酸化膜１７を介してｎ型不純物をイオン注入す
る。これにより、シリコン窒化膜１８が形成されていな
い部分のｎ型ドレイン形成領域と、ｎ型ソース形成領域
には高濃度のｎ型不純物がイオン注入される。イオン注
入後、不純物を熱拡散させることにより、ｎ型ドレイン
領域１３ｂおよびｎ型ソース領域１４が形成される。

【００５８】一方、シリコン窒化膜１８が形成されてい
る部分のｎ型ドレイン形成領域には、シリコン窒化膜１
８および酸化膜１７を透過したイオンのみが注入され
る。図６（ｃ）に示すように、膜厚の合計がｔ₂（ｔ₂
＞ｔ₁）である絶縁膜を介してイオン注入が行われる。
これにより、ｎ型ドレイン領域１３ｂに比較して低濃度
のｎ型不純物が導入される。イオン注入後、不純物を熱
拡散させることにより、ｎ型ドレイン領域１３ｂよりも
ｎ型不純物濃度の低い低濃度ｎ型ドレイン領域１３ａが
形成される。

【００５９】上記のＭＯＳトランジスタの形成方法によ
れば、ゲート電極１２近傍で不純物濃度が低減されたｎ
型ドレイン領域１３ａを形成することができるため、Ｍ
ＯＳトランジスタのショートチャネル効果を防止するこ
とができる。また、図４（ａ）に示すように、ゲート電
極１２とｎ型ドレイン領域１３との距離Ｌ２を従来構造
よりも大きくすることができるため、ゲート電極１２と
ｎ型ドレイン領域１３との寄生容量を低減し、ゲート電
極−ドレイン領域間の耐圧を向上させることができる。

【００６０】本実施形態の固体撮像素子の製造方法によ
れば、出力回路に寄生容量が低減され、耐圧が向上され
たＭＯＳトランジスタを形成することができるため、変
換効率が向上された固体撮像素子を製造することが可能
となる。したがって、光学系の小型化および多画素化が
実現された固体撮像素子を製造することが可能となる。

【００６１】（実施形態２）本実施形態の固体撮像素子
は、出力回路に実施形態１に示すＭＯＳトランジスタを
有し、さらに、フォトセンサに低反射膜としてのシリコ
ン窒化膜を有する。これにより、受光部に入射する光量
を増加させることができる。

【００６２】本実施形態の固体撮像素子は、図１に示す
実施形態１の固体撮像素子と同様に、入射光を受光して
光電変換を行うフォトセンサ１０１と、Ｖレジスタ１０
２とからなる撮像領域１０３と、Ｖレジスタ１０２から
転送された信号電荷を出力回路１０４に転送するＨレジ
スタ１０５とを有する。フォトセンサ１０１、Ｖレジス
タ１０２およびそれらの間に形成された読み出しゲート
１０６により、単位画素１０７が構成される。

【００６３】図７に、本実施形態の固体撮像素子の撮像
領域の拡大図を示す。撮像領域のフォトセンサ１０１に
は、Ａｌ等からなる遮光膜１０８に開口部１０９が設け
られている。また、光電変換された信号の読み出しおよ
び転送を行う転送電極１１０ａ、１１０ｂが形成されて
いる。各開口部１０９の上部に、シリコン窒化膜からな
り入射光の反射を防止する低反射膜１１１ａ、１１１
ｂ、１１１ｃ、１１１ｄが形成されている。

【００６４】図８に、開口部１０７の断面図を示す。図
８に示すように、シリコン基板１上に絶縁膜４を介して
転送電極１１０が形成されている。転送電極１１０は層
間絶縁膜１１２によって被覆されている。開口部１０９
の層間絶縁膜１１２上には、シリコン窒化膜からなり入
射光の反射を防止する低反射膜１１１ａ、ｂ、ｃ、ｄが
形成されている。その上層に、保護膜１１３を介して、
表面を平坦化する絶縁膜１１４が形成されている。絶縁
膜１１４上にカラーフィルター１１５を介して、オンチ
ップレンズ１１６が形成されている。

【００６５】各開口部１０７にはマゼンダ、シアン、イ
エローおよびグリーンのいずれかのカラーフィルター１
１５が形成される。カラーフィルター１１５の４色に対
応させて、各開口部１０７の低反射膜１１１ａ、ｂ、
ｃ、ｄの膜厚や屈折率は互いに異なる値に調整されてい
てもよい。

【００６６】上記のように、フォトセンサの開口部に低
反射膜を形成することにより感度を向上させた固体撮像
素子は、特開平１０−２５６５１８号公報に記載されて
いる。実施形態１の固体撮像素子において、出力回路の
ゲート電極とドレイン領域のそれぞれ一部を被覆するシ
リコン窒化膜は、本実施形態の固体撮像素子のフォトセ
ンサに形成される低反射膜と共通のプロセスで形成する
ことが可能である。

【００６７】上記の本実施形態の固体撮像素子によれ
ば、出力回路における変換効率の向上と、入射光量の増
加により、固体撮像素子の感度をさらに向上させること
ができる。また、上記の本実施形態の固体撮像素子の製
造方法によれば、出力回路のＭＯＳトランジスタのゲー
ト電極とドレイン領域との境界部分を被覆するシリコン
窒化膜と、受光部に低反射膜として形成されるシリコン
窒化膜は、共通のプロセスで形成可能であるため、製造
工程数の増加を避けることができる。

【００６８】本発明の固体撮像素子およびその製造方法
の実施形態は、上記の説明に限定されない。例えば、ソ
ースフォロワ増幅器に形成される駆動トランジスタのゲ
ート電極の一部および側面と、低濃度ドレイン領域上を
被覆するシリコン窒化膜は、他の材料からなる絶縁膜に
変更することができる。その他、本発明の要旨を逸脱し
ない範囲で、種々の変更が可能である。

【００６９】

【発明の効果】本発明の固体撮像素子によれば、出力回
路のソースフォロワ増幅器において、駆動トランジスタ
のゲート電極とドレイン領域との間の寄生容量を低減
し、トランジスタの耐圧を向上させることができる。し
たがって、固体撮像素子の出力回路の変換効率を向上さ
せ、固体撮像素子の感度や信号飽和量などの特性を向上
させることができる。

【００７０】また、本発明の固体撮像素子の製造方法に
よれば、ソースフォロワ増幅器にゲート電極とドレイン
領域との寄生容量が低減され、耐圧が向上した駆動トラ
ンジスタを形成することができる。したがって、出力回
路の変換効率を向上させることができる。これにより、
単位画素サイズを縮小できるため、光学系縮小や多画素
化が実現された固体撮像素子を製造することが可能とな
る。

【図面の簡単な説明】

【図１】本発明および従来の固体撮像素子の全体を表す
概略図である。

【図２】本発明および従来の固体撮像素子の出力回路を
表す図である。

【図３】本発明の固体撮像素子のＨレジスタから出力回
路に至る断面図および回路図を示す。

【図４】（ａ）は本発明の実施形態１に係る固体撮像素
子の出力回路の駆動ＭＯＳトランジスタの断面図であ
り、（ｂ）および（ｃ）はその製造方法の製造工程を示
す断面図である。

【図５】（ａ）〜（ｄ）は本発明の実施形態１に係る固
体撮像素子の製造方法において、出力回路の駆動ＭＯＳ
トランジスタの製造工程を示す断面図である。

【図６】（ａ）〜（ｃ）は本発明の実施形態１に係る固
体撮像素子の製造方法における、出力回路の駆動ＭＯＳ
トランジスタの製造工程を示す断面図である。

【図７】本発明の実施形態２に係る固体撮像素子の撮像
領域の拡大図である。

【図８】本発明の実施形態２に係る固体撮像素子の撮像
領域の開口部周辺の断面図である。

【図９】固体撮像素子の出力回路の変換効率を向上させ
る従来の方法を説明するための、ＭＯＳトランジスタの
上面図であり、（ａ）はゲート長および／またはゲート
幅が大きい場合、（ｂ）はゲート長および／またはゲー
ト幅が小さい場合を示す。

【図１０】固体撮像素子の出力回路の変換効率を向上さ
せる従来の方法を説明するための、ＭＯＳトランジスタ
の上面図（（ａ）、（ｂ））および断面図（（ｂ）およ
び（ｄ））であり、（ａ）および（ｃ）はＡｌ配線の面
積が大きい場合、（ｂ）および（ｄ）はＡｌ配線の面積
が小さい場合を示す。

【図１１】固体撮像素子の出力回路の変換効率を向上さ
せる従来の方法を説明するための、ＭＯＳトランジスタ
の断面図であり、（ａ）は浮遊拡散層の面積が大きい場
合、（ｂ）は浮遊拡散層の面積が小さい場合を示す。

【図１２】（ａ）は従来の固体撮像素子の出力回路の駆
動ＭＯＳトランジスタの断面図であり、（ｂ）〜（ｄ）
はその製造方法の製造工程を示す断面図である。

【図１３】（ａ）〜（ｄ）は従来の固体撮像素子の製造
方法における、出力回路の駆動ＭＯＳトランジスタの製
造工程を示す断面図である。

【符号の説明】

１…ｎ型シリコン基板、２…ｐウェル、３…転送チャネ
ル領域、４…絶縁膜（ゲート酸化膜）、５、６…転送電
極、７…出力ゲート電極、８…リセットゲート電極、９
…浮遊拡散層、１０…リセットドレイン領域、１１…出
力回路、１２…ゲート電極、１２ａ…ポリシリコン層、
１３、１３ｂ…ｎ型ドレイン領域、１３ａ…低濃度ｎ型
ドレイン領域、１４…ｎ型ソース領域、１５…素子分離
領域、１６…絶縁膜、１７…酸化膜、１８、１８ａ…絶
縁膜（シリコン窒化膜）、２１…駆動トランジスタ、２
２…定電流トランジスタ、２３…Ａｌ配線、２４…層間
絶縁膜、２５…コンタクトホール、１０１…フォトセン
サ、１０２…Ｖレジスタ、１０３…撮像領域、１０４…
出力回路、１０５…Ｈレジスタ、１０６…読み出しゲー
ト、１０７…単位画素、１０８…遮光膜、１０９…開口
部、１１０ａ、１１０ｂ…転送電極、１１１ａ、ｂ、
ｃ、ｄ…低反射膜、１１２…層間絶縁膜、１１３…保護
膜、１１４…絶縁膜、１１５…カラーフィルター、１１
６…オンチップレンズ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 5/335 Ｆターム(参考） 4M118 AA01 AA10 AB01 BA13 DA03 DA32 DB06 DC05 DC08 DC10 DD04 DD07 DD20 EA08 FA06 FA33 GA07 GA08 GA09 GB03 GB07 GB11 GB18 GC09 GC14 GD04 GD07 5C024 CX41 CY47 GY01 5F040 DA04 DA11 DA16 DA20 DB01 DC01 EB02 EC07 EF02 EF14 EF18 FA05 FA07 FA10 FA12 FC02 FC16 5F088 BA03 BB03 EA04 HA01 JA13

Claims

【特許請求の範囲】

【請求項１】光が入射し、前記光を電気信号に光電変換
する複数の受光部と、前記電気信号を受け取る浮遊拡散層と、前記浮遊拡散層の電位変化を検出する、駆動トランジス
タと定電流トランジスタとを有するソースフォロワ増幅
器とが集積化された固体撮像素子であって、前記ソースフォロワ増幅器の前記駆動トランジスタは、
ゲート電極とドレイン領域の境界部分において、前記ゲ
ート電極側面を含む前記ゲート電極の一部と、前記ドレ
イン領域の一部とを被覆する絶縁膜を有し、前記絶縁膜下部の前記ドレイン領域は、前記絶縁膜が形
成されていない部分の前記ドレイン領域に比較して、相
対的に低濃度の不純物を含有する領域である固体撮像素
子。
【請求項２】前記ゲート電極側面を被覆する前記絶縁膜
下部の前記ドレイン領域は、前記不純物が導入されてい
ない領域である請求項１記載の固体撮像素子。
【請求項３】前記ソースフォロワ増幅器は、一つの駆動
トランジスタと一つの定電流トランジスタを有する一段
のソースフォロワ増幅器が複数接続された多段のソース
フォロワ増幅器であり、前記絶縁膜および低濃度の不純物を含有する前記ドレイ
ン領域は、前記浮遊拡散層に最も近接した１段目のソー
スフォロワ増幅器の駆動トランジスタに形成されている
請求項１記載の固体撮像素子。
【請求項４】前記絶縁膜はシリコン窒化膜である請求項
１記載の固体撮像素子。
【請求項５】前記受光部上に表面の反射率を低減する低
反射膜を有し、前記低反射膜と前記絶縁膜は同一の層か
らなる請求項１記載の固体撮像素子。
【請求項６】光が入射し、前記光を電気信号に光電変換
する複数の受光部と、前記電気信号を受け取る浮遊拡散層と、前記浮遊拡散層の電位変化を検出する、駆動トランジス
タと定電流トランジスタとを有するソースフォロワ増幅
器とが集積化された固体撮像素子の製造方法であって、前記駆動トランジスタを形成する工程は、ソース形成領
域とドレイン形成領域との間の前記基板上にゲート電極
を形成する工程と、前記ゲート電極と前記ドレイン形成領域の境界部分にお
いて、前記ゲート電極側面を含む前記ゲート電極の一部
と、前記ドレイン形成領域の一部とを被覆する絶縁膜を
形成する工程と、前記基板に前記絶縁膜を介して不純物を導入し、前記ソ
ース形成領域および前記絶縁膜が形成されていない部分
の前記ドレイン形成領域に相対的に高濃度の不純物を含
有するソース領域およびドレイン領域をそれぞれ形成
し、前記絶縁膜下部の前記ドレイン形成領域に相対的に
低濃度の不純物を含有する低濃度ドレイン領域を形成す
る工程とを有する固体撮像素子の製造方法。
【請求項７】前記ゲート電極側面を被覆する前記絶縁膜
下部の前記ドレイン形成領域には、前記不純物を導入し
ない請求項６記載の固体撮像素子の製造方法。
【請求項８】前記ソースフォロワ増幅器は、一つの駆動
トランジスタと一つの定電流トランジスタを有する一段
のソースフォロワ増幅器が複数接続された多段のソース
フォロワ増幅器であり、前記絶縁膜および前記低濃度ドレイン領域は、前記浮遊
拡散層に最も近接した１段目のソースフォロワ増幅器の
駆動トランジスタに形成する請求項６記載の固体撮像素
子の製造方法。
【請求項９】前記絶縁膜はシリコン窒化膜である請求項
６記載の固体撮像素子の製造方法。
【請求項１０】前記受光部上に表面の反射率を低減する
低反射膜を形成する工程を有し、前記低反射膜の形成と前記絶縁膜の形成は同一の工程で
行われる請求項６記載の固体撮像素子の製造方法。