JP2001230432A - Semiconductor device and manufacturing method therefor - Google Patents

Semiconductor device and manufacturing method therefor

Info

Publication number
JP2001230432A
JP2001230432A JP2000037928A JP2000037928A JP2001230432A JP 2001230432 A JP2001230432 A JP 2001230432A JP 2000037928 A JP2000037928 A JP 2000037928A JP 2000037928 A JP2000037928 A JP 2000037928A JP 2001230432 A JP2001230432 A JP 2001230432A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
flat surface
forming
spherical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000037928A
Other languages
Japanese (ja)
Inventor
Ken Ishida
研 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2000037928A priority Critical patent/JP2001230432A/en
Publication of JP2001230432A publication Critical patent/JP2001230432A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device whose yield is improved, manufacture is easy and reliability is high, to provide the semiconductor device whose reliability is high without the need of a special manufacturing device, and to provide the semiconductor device which prevents the increase of parasitic capacitance by the leading of wiring an whose performance and reliability are high. SOLUTION: A hemispherical semiconductor substrate and an element area formed on the flat face of the semiconductor substrate are installed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係り、特に半球状半導体を用いた半導体装
置の構造に関する。
The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a structure of a semiconductor device using a hemispherical semiconductor.

【0002】[0002]

【従来技術】従来、半導体集積回路は、チョクラルスキ
ー(Cz)法などによって引き上げ形成された半導体単
結晶インゴットを、スライスして、半導体ウェハを形成
し、鏡面研磨などの表面処理を行なった後、素子領域の
形成、配線層の形成を経て、ダイシングを行ない、半導
体チップを形成し、この半導体チップをパッケージング
して形成される。
2. Description of the Related Art Conventionally, a semiconductor integrated circuit is formed by slicing a semiconductor single crystal ingot pulled up by a Czochralski (Cz) method or the like, forming a semiconductor wafer, and performing a surface treatment such as mirror polishing. After forming an element region and forming a wiring layer, dicing is performed to form a semiconductor chip, and the semiconductor chip is packaged.

【0003】収率を向上するため、前記半導体インゴッ
トの大口径化は進む一方であり、300mmの大口径の
ものも実用化への準備が進められている。しかしなが
ら、大口径の単結晶を欠陥なしに引き上げるには大規模
な炉を始めとする特別の製造装置が必要であるうえ、温
度および引き上げ速度のコントロールが必要であり、大
口径化は限界にきている。
[0003] In order to improve the yield, the diameter of the semiconductor ingot has been increasing, and preparation for practical use of a semiconductor ingot having a large diameter of 300 mm has been advanced. However, pulling large-diameter single crystals without defects requires special equipment such as a large-scale furnace, and requires control of temperature and pulling speed. ing.

【0004】また、欠陥が多く、デバイスとして使用で
きない部分も多く、材料の無駄も、大きい。このような
状況のもとで、従来のウェハを出発材料とする半導体チ
ップのコスト低減には限界があった。
Further, there are many defects, many parts cannot be used as devices, and material waste is large. Under these circumstances, there has been a limit to the cost reduction of semiconductor chips using a conventional wafer as a starting material.

【0005】近年、単結晶シリコンなどの直径1mm以
下の球状の半導体(Ball Semiconductor)上に回路パタ
ーンを形成して半導体素子を製造する技術が提案されて
いる。しかしながら、球面上に回路を形成するのは、究
めて複雑な光学系のコントロールが必要であり、プロセ
ス技術の確立はまだ行なわれていないのが現状である。
In recent years, there has been proposed a technique of manufacturing a semiconductor device by forming a circuit pattern on a spherical semiconductor (Ball Semiconductor) having a diameter of 1 mm or less such as single crystal silicon. However, forming a circuit on a spherical surface requires control of an ultimately complicated optical system, and at present, no process technology has been established.

【0006】その1つとして、アルミ箔を用いて多数個
の半導体粒子を接続したソーラーアレーの製造方法が提
案されている(特開平6-13633号)。この方法で
は、図13に示すように、第1導電型表皮部と第2導電型
内部を有する半導体粒子207をアルミ箔の開口にアル
ミ箔201の両側から突出するように配置し、片側の表
皮部209を除去し、絶縁層221を形成する。次に第
2導電型内部211の一部およびその上の絶縁層221
を除去し、その除去された領域217に第2アルミ箔2
19を結合する。その平坦な領域217が導電部として
の第2アルミ箔219に対し良好なオーミック接触を提
供するようにしたものである。
As one of them, a method of manufacturing a solar array in which a large number of semiconductor particles are connected by using an aluminum foil has been proposed (Japanese Patent Laid-Open No. Hei 6-13633). In this method, as shown in FIG. 13, semiconductor particles 207 having a first conductivity type skin portion and a second conductivity type interior are arranged in an opening of an aluminum foil so as to protrude from both sides of aluminum foil 201, and a skin on one side is provided. The portion 209 is removed, and an insulating layer 221 is formed. Next
Part of 2-conductivity-type interior 211 and insulating layer 221 thereon
Is removed, and the second aluminum foil 2
Combine 19 The flat region 217 provides a good ohmic contact with the second aluminum foil 219 as a conductive portion.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、このよ
うな方法では、高密度配置には限界があり、また、アル
ミ箔への位置決めが困難であり、多数個の半導体粒子を
実装する場合には特に作業性が悪いという問題があっ
た。また、このような太陽電池には直流を交流に変換す
るインバーター回路が必要であるが、このインバータ回
路は、アルミ箔219を介して太陽電池に接続されるた
め、配線距離が長く、別の半導体チップとして用意しな
ければならないため、装置の小型化を阻む問題となって
いた。
However, in such a method, there is a limit in high-density arrangement, and it is difficult to position on an aluminum foil, and particularly when a large number of semiconductor particles are mounted. There was a problem that workability was poor. In addition, such a solar cell requires an inverter circuit for converting DC to AC. However, since this inverter circuit is connected to the solar cell via the aluminum foil 219, the wiring distance is long, and another semiconductor circuit is required. Since it must be prepared as a chip, there has been a problem that it is difficult to miniaturize the device.

【0008】さらにまた、論理回路チップとの接続に際
しても、太陽電池からの起電力の取り出し端子から、こ
の起電力で駆動される論理回路チップまでの配線長が大
きくなり、寄生容量の発生など、種々の問題を招いてい
た。
Further, when connecting to a logic circuit chip, the wiring length from the terminal for extracting the electromotive force from the solar cell to the logic circuit chip driven by the electromotive force is increased, and the occurrence of parasitic capacitance and the like are increased. This has led to various problems.

【0009】本発明は、前記実情に鑑みてなされたもの
で、収率の向上をはかり、製造が容易で、信頼性の高い
半導体装置を提供することを目的とする。特別な製造装
置を必要とすることなく、信頼性の高い半導体装置を提
供することを目的とする。また、配線の引き回しによる
寄生容量の増大を防ぎ、高性能で信頼性の高い半導体装
置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a highly reliable semiconductor device which is easy to manufacture and improves the yield. An object of the present invention is to provide a highly reliable semiconductor device without requiring a special manufacturing device. It is another object of the present invention to provide a high-performance and highly reliable semiconductor device by preventing an increase in parasitic capacitance due to wiring routing.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するた
め、本発明の第1の半導体装置は、球表面と平坦面とか
らなる半球状の半導体基板の平坦面内に素子領域を形成
してなることを具備したことを特徴とする。かかる構成
によれば、球状単結晶シリコンなどの半導体球を赤道近
くで切断し、この平坦面に素子領域を形成するようにし
ているため、処理工程が平面への処理となり、複雑な光
学系が不要であり、従来の光学系装置を用いてパターン
形成を行うことができる。また、半球体であり、半導体
チップに比べて機械的強度は極めて大きく、破損の恐れ
がなく、収率は大幅に向上する。
In order to achieve the above object, a first semiconductor device of the present invention comprises forming an element region in a flat surface of a semi-spherical semiconductor substrate having a spherical surface and a flat surface. Characterized in that: According to such a configuration, a semiconductor sphere such as a spherical single-crystal silicon is cut near the equator and an element region is formed on this flat surface. This is unnecessary, and the pattern can be formed using a conventional optical system device. Further, since it is a hemisphere, the mechanical strength is extremely large as compared with the semiconductor chip, there is no possibility of breakage, and the yield is greatly improved.

【0011】本発明の第2では、前記第1の半導体装置
において、さらに、前記平坦面の周縁に沿って外部接続
用のバンプを具備したことを特徴とする。かかる構成に
よれば、極めて安定な形状で半球を実装用基板上に面実
装することが可能となり、実装面積も小さく、安定な実
装が可能となる。
According to a second aspect of the present invention, in the first semiconductor device, a bump for external connection is further provided along a periphery of the flat surface. According to such a configuration, the hemisphere can be surface-mounted on the mounting substrate in an extremely stable shape, and the mounting area is small and stable mounting is possible.

【0012】本発明の第3では、前記第1の半導体装置
において、さらに、前記平坦面には、絶縁膜を介して再
配列配線が形成され、表面全体に外部接続用のバンプを
具備したことを特徴とする。かかる構成によれば、上記
効果に加え、平坦面全体を外部接続部として使用できる
ことになり、実装面積の増大を招くことなく、確実で安
定な接続を行うことが可能となる。さらにまた、配線長
さを均一にすることができ、配線長に起因する寄生容量
の増大を低減することが可能となる。
According to a third aspect of the present invention, in the first semiconductor device, a rearranged wiring is formed on the flat surface via an insulating film, and a bump for external connection is provided on the entire surface. It is characterized by. According to such a configuration, in addition to the above-described effects, the entire flat surface can be used as an external connection portion, and reliable and stable connection can be performed without increasing the mounting area. Furthermore, the wiring length can be made uniform, and an increase in parasitic capacitance caused by the wiring length can be reduced.

【0013】本発明の第4では、前記第1の半導体装置
において、さらに、前記半導体基板の球表面にも半導体
素子が形成されていることを特徴とする。かかる構成に
よれば、例えば、球表面には太陽電池あるいは発光素子
などを形成し、外部との接続および処理回路は平面部す
なわち平坦面に形成するようにすることができ、極めて
密度が高くかつ安定で信頼性の高い半導体装置を形成す
ることが可能となる。
In a fourth aspect of the present invention, in the first semiconductor device, a semiconductor element is further formed on a spherical surface of the semiconductor substrate. According to such a configuration, for example, a solar cell or a light-emitting element or the like is formed on the spherical surface, and the connection to the outside and the processing circuit can be formed on a flat surface, that is, a flat surface. A stable and highly reliable semiconductor device can be formed.

【0014】本発明の第5は、請求項4記載の半導体装
置において、前記球表面の半導体素子と、前記平坦面に
形成された素子領域の一部とは、電気的に接続されてい
ることを特徴とする。かかる構成によれば、半球内部で
球表面と平面部との回路を接続しているため、配線長の
低減をはかることができるとともに、占有面積が小さく
信頼性の高い半導体装置を提供することが可能となる。
According to a fifth aspect of the present invention, in the semiconductor device according to the fourth aspect, the semiconductor element on the spherical surface and a part of the element region formed on the flat surface are electrically connected. It is characterized by. According to this configuration, since the circuit between the spherical surface and the plane portion is connected inside the hemisphere, it is possible to reduce the wiring length and to provide a highly reliable semiconductor device with a small occupied area. It becomes possible.

【0015】本発明の第6は、請求項5記載の半導体装
置において、前記球表面には太陽電池が形成されてお
り、前記平坦面にはインバータ回路が形成されているこ
とを特徴とする。かかる構成によれば、占有面積の低減
を図ることができると共にかつ受光面積の大きい半導体
装置を得ることが可能となる。
According to a sixth aspect of the present invention, in the semiconductor device according to the fifth aspect, a solar cell is formed on the spherical surface, and an inverter circuit is formed on the flat surface. According to this configuration, it is possible to reduce the occupied area and obtain a semiconductor device having a large light receiving area.

【0016】本発明の第7は、請求項6記載の半導体装
置において、前記球表面に形成された第1導電型の半導
体層と、前記第1の半導体層と、pn接合を形成するよ
うに形成された第2導電型の半導体層と、前記第2の半
導体層表面に形成された透明導電膜からなる外側電極
と、前記第1導電型の半導体層に接続するとともに、表
面にとり出された内側電極とを具備してなる球状太陽電
池部と、前記平坦面に形成されたインバーター回路を形
成してなる半導体集積回路部とを具備し、前記球状太陽
電池部の外側電極および内側電極と、前記球状半導体集
積回路とが、前記半球内部で相互接続されていることを
特徴とする。かかる構成によれば、上記効果に加え、製
造が容易で信頼性の高い太陽電池を提供することが可能
となる。
According to a seventh aspect of the present invention, in the semiconductor device according to the sixth aspect, a pn junction is formed between the first conductivity type semiconductor layer formed on the surface of the sphere and the first semiconductor layer. The formed second conductive type semiconductor layer, an outer electrode made of a transparent conductive film formed on the surface of the second semiconductor layer, and connected to the first conductive type semiconductor layer and extracted to the surface A spherical solar cell portion comprising an inner electrode, and a semiconductor integrated circuit portion formed by forming an inverter circuit formed on the flat surface, an outer electrode and an inner electrode of the spherical solar cell portion, The spherical semiconductor integrated circuit is interconnected inside the hemisphere. According to such a configuration, in addition to the above effects, it is possible to provide a solar cell that is easy to manufacture and has high reliability.

【0017】また、前記球表面に発光ダイオードを形成
するとともに、前記平坦面に前記発光ダイオードの発光
を制御する制御回路を具備するようにしてもよい。かか
る構成によれば、占有面積が小さくかつ、全面発光が可
能となり、斜め方向からみても高輝度の発光装置を得る
ことが可能となる。さらにまた、前記発光ダイオードは
前記球表面全体にわたって形成するようにしてもよい。
Further, a light emitting diode may be formed on the surface of the sphere, and a control circuit for controlling light emission of the light emitting diode may be provided on the flat surface. According to such a configuration, the occupied area is small and light emission from the entire surface is possible, so that it is possible to obtain a light emitting device with high luminance even when viewed from an oblique direction. Furthermore, the light emitting diode may be formed over the entire surface of the sphere.

【0018】本発明の第8は、半導体球を形成する工程
と、前記半導体球を赤道近傍で2分割し、半球状半導体
を形成する切断工程と、前記半球状半導体の平坦面に、
所望の素子領域を形成する工程と、前記平坦面に配線層
を形成する工程とを含むことを特徴とする。かかる構成
によれば、1個の半導体球から2個の半球を得ることが
でき、材料の無駄をなくすことができる。
An eighth aspect of the present invention is a step of forming a semiconductor sphere, a step of dividing the semiconductor sphere into two near the equator to form a hemispherical semiconductor,
A step of forming a desired element region; and a step of forming a wiring layer on the flat surface. According to this configuration, two hemispheres can be obtained from one semiconductor sphere, and waste of material can be eliminated.

【0019】本発明の第9は、請求項8記載の半導体装
置の製造方法において、前記切断工程は、半導体球を、
トレイに一列に敷き詰める工程と、前記トレイ内に樹脂
を充填し、敷き詰められた前記半導体球と共に硬化せし
め、多数の半導体球を一体的に固着する工程と、樹脂で
固着された状態で位置決めを行い、各半導体球の中心を
通る平坦面を形成するように樹脂とともに切断する工程
とを含むことを特徴とする。かかる構成によれば、2分
割を行う際に、確実に高精度の位置決めを行うことがで
きるとともに、平坦面が集合体として平坦な面を構成す
るように分割することができ、後処理も容易となる。
According to a ninth aspect of the present invention, in the method of manufacturing a semiconductor device according to the eighth aspect, the cutting step includes:
A step of laying the tray in a row, filling the tray with a resin, curing together with the laid semiconductor balls, and integrally fixing a large number of semiconductor spheres, and performing positioning with the resin fixed. Cutting along with the resin so as to form a flat surface passing through the center of each semiconductor sphere. According to such a configuration, when performing the division into two, high-precision positioning can be reliably performed, and the flat surface can be divided so as to form a flat surface as an aggregate, and post-processing is also easy. Becomes

【0020】本発明の第10は、請求項9記載の半導体
装置の製造方法において、さらに前記樹脂を残した状態
で、平坦面を一体的に鏡面研磨する工程を含むことを特
徴とする。かかる構成によれば、平坦面のさらなる平坦
性を得ることが可能となる。
A tenth aspect of the present invention is the method of manufacturing a semiconductor device according to the ninth aspect, further comprising a step of integrally mirror-polishing the flat surface with the resin remaining. According to such a configuration, it is possible to obtain further flatness of the flat surface.

【0021】本発明の第11は、請求項10記載の半導
体装置の製造方法において、さらに前記素子領域の形成
工程および配線層の形成工程は前記樹脂を残したままの
状態で一体的に行われるようにしたことを特徴とする。
かかる構成によれば、多数の半導体装置を高度の位置精
度を維持しながら、一括処理を行うことが可能となり、
信頼性の高い半導体装置を極めて作業性よく形成するこ
とが可能となる。
According to an eleventh aspect of the present invention, in the method of manufacturing a semiconductor device according to the tenth aspect, the step of forming the element region and the step of forming a wiring layer are integrally performed while the resin remains. It is characterized by doing so.
According to this configuration, it is possible to perform batch processing while maintaining high positional accuracy for a large number of semiconductor devices,
A highly reliable semiconductor device can be formed with extremely high workability.

【0022】本発明の第12は、請求項11記載の半導
体装置の製造方法において、さらに前記樹脂を残したま
まの状態で一体的に前記配線層上の所定の領域にバンプ
を形成する工程を含むことを特徴とする。かかる構成に
よれば、平坦度の良好な状態でバンプを形成することが
できるため、実装信頼性の極めて高い半導体装置を提供
することが可能となる。
According to a twelfth aspect of the present invention, in the method of manufacturing a semiconductor device according to the eleventh aspect, there is further provided a step of integrally forming a bump in a predetermined region on the wiring layer while leaving the resin. It is characterized by including. According to such a configuration, since the bumps can be formed with good flatness, it is possible to provide a semiconductor device with extremely high mounting reliability.

【0023】望ましくは、請求項12記載の半導体装置
の製造方法において、前記平坦面にテープを貼着する工
程と、前記テープで固定したまま、前記樹脂を除去し、
前記半球体の球表面に所望の素子領域を形成する工程を
含むことを特徴とする。かかる構成によれば、テープで
一体的に固定し、球表面への素子形成を行うことができ
るため、高度の位置精度を維持しながら、一括処理を行
うことが可能となり、信頼性の高い半導体装置を極めて
作業性よく形成することが可能となる。
Preferably, in the method of manufacturing a semiconductor device according to claim 12, a step of attaching a tape to the flat surface, and removing the resin while fixing the tape.
A step of forming a desired element region on the spherical surface of the hemisphere. According to this configuration, since the element can be formed on the sphere surface by being integrally fixed with the tape, batch processing can be performed while maintaining high positional accuracy, and a highly reliable semiconductor can be obtained. The device can be formed with extremely high workability.

【0024】本発明の第13は、請求項8記載の半導体
装置の製造方法において、前記半導体球を形成する工程
は、少なくとも表面が第1導電型の半導体層を構成する
球状基板表面に、pn接合を形成するように形成された
第2導電型の半導体層と、前記第2の半導体層表面に形
成された透明導電膜からなる外側電極とを形成した多数
個のセルを用意する工程とを含み、前記半導体球を固着
する工程は透明樹脂を用いて固着する工程であり、前記
透明樹脂で固定したまま、前記平坦面に所望の素子領域
を形成する工程及び前記配線層を形成する工程を実行す
るようにしたことを特徴とする。かかる構成によれば、
表面を透明樹脂で固定し、平坦面に一括で素子領域を形
成することができるため、極めて作業性よく信頼性の高
い半導体装置を形成することが可能となる。
According to a thirteenth aspect of the present invention, in the method of manufacturing a semiconductor device according to the eighth aspect, the step of forming the semiconductor sphere comprises: forming a semiconductor substrate at least on a spherical substrate surface constituting a semiconductor layer of the first conductivity type; Preparing a plurality of cells in which a second conductivity type semiconductor layer formed to form a junction and an outer electrode formed of a transparent conductive film formed on the surface of the second semiconductor layer are formed. The step of fixing the semiconductor spheres is a step of fixing using a transparent resin, and the step of forming a desired element region on the flat surface and the step of forming the wiring layer while fixing with the transparent resin. It is characterized in that it is executed. According to such a configuration,
Since the surface can be fixed with a transparent resin and the element region can be collectively formed on a flat surface, a highly reliable semiconductor device with extremely high workability can be formed.

【0025】[0025]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。 実施形態1 本発明の第1の実施形態の太陽電池は、図1に斜視図、図
2に平面図を示すように、半球表面と、平坦面とで囲ま
れた半球状単結晶シリコン11の平面部11Fに、素子
領域を形成し、IC回路部11Rを構成するとともに、
接合用のバンプ2を形成したことを特徴とするものであ
る。なお球表面は金属膜11Mで被覆されている。
Next, embodiments of the present invention will be described in detail with reference to the drawings. Embodiment 1 A solar cell according to a first embodiment of the present invention is shown in FIG.
As shown in a plan view in FIG. 2, an element region is formed on a plane portion 11F of the hemispherical single-crystal silicon 11 surrounded by a hemispherical surface and a flat surface to constitute an IC circuit portion 11R.
It is characterized in that bumps 2 for bonding are formed. The sphere surface is covered with a metal film 11M.

【0026】図3は図1の要部断面を示す図である。こ
のIC回路部11Rは、素子分離絶縁膜111で囲まれ
た基板表面にソースドレイン領域112と、ゲート電極
113とを形成し、さらにソースドレイン領域にコンタ
クトするように配線114を形成してなるものである。
そしてこの半導体装置は、図4に示すように、配線パタ
ーン(図示せず)の形成されたプリント基板120上
に、バンプ2を介して実装される。そしてこのバンプ2
の回りはポリイミド樹脂121で封止されている。ここ
では例えば、IC回路部11RはロジックIC、メモリ
IC、RFコイルを並置して用いている。
FIG. 3 is a diagram showing a cross section of a main part of FIG. The IC circuit portion 11R is formed by forming a source / drain region 112 and a gate electrode 113 on a substrate surface surrounded by an element isolation insulating film 111, and further forming a wiring 114 so as to contact the source / drain region. It is.
Then, as shown in FIG. 4, the semiconductor device is mounted via a bump 2 on a printed board 120 on which a wiring pattern (not shown) is formed. And this bump 2
Is sealed with a polyimide resin 121. Here, for example, the IC circuit unit 11R uses a logic IC, a memory IC, and an RF coil juxtaposed.

【0027】次に、この半導体装置の製造方法について
説明する。まず、単結晶シリコン球11を形成する。そ
して図5(a)に示すように、直径1mmのn型単結晶シ
リコン球11の表面を鏡面研磨するとともに、洗浄し、
CVD法により、金属膜としてタングステン膜11Mを
形成する。ここでCVD工程は、細いチューブ内でシリ
コン球を搬送しながら、所望の反応温度に加熱されたW
F6ガスなどの反応性ガスを供給排出することにより、
薄膜形成を行うものである。ここでこの金属膜は表面保
護と放熱用である。
Next, a method of manufacturing the semiconductor device will be described. First, a single crystal silicon sphere 11 is formed. Then, as shown in FIG. 5A, the surface of the n-type single crystal silicon sphere 11 having a diameter of 1 mm is mirror-polished and washed,
A tungsten film 11M is formed as a metal film by a CVD method. Here, in the CVD process, while the silicon sphere is transported in a thin tube, W heated to a desired reaction temperature is used.
By supplying and discharging reactive gas such as F6 gas,
This is for forming a thin film. Here, this metal film is for surface protection and heat dissipation.

【0028】このようにして形成された、単結晶シリコ
ン球11を、図5(b)に示すように、トレイTに一列に
敷き詰めたのち、これのトレイTにワックス10を流し
込み、硬化させる。そして図5(c)に示すように、この
底面を位置決めし、球体のセルを、真ん中で分断するよ
うに中心からダイヤソーで切断する。この後、図5(d)
に示すように、切断面を鏡面研磨し、LOCOS法によ
り、素子分離絶縁膜111を形成し、素子領域を形成す
る。そして図5(e)に示すようにゲート絶縁膜、ゲート
電極113を順次形成し、これをパターニングし、この
ゲート電極をマスクとして不純物拡散を、ソースドレイ
ン領域112などを形成する。そして配線層114を形
成する。
The single-crystal silicon spheres 11 thus formed are spread in a row on a tray T as shown in FIG. 5B, and then the wax 10 is poured into the tray T and cured. Then, as shown in FIG. 5C, the bottom surface is positioned, and the spherical cell is cut with a diamond saw from the center so as to be divided in the middle. After this, FIG.
As shown in (1), the cut surface is mirror-polished, an element isolation insulating film 111 is formed by a LOCOS method, and an element region is formed. Then, as shown in FIG. 5E, a gate insulating film and a gate electrode 113 are sequentially formed, and are patterned. Using the gate electrode as a mask, impurity diffusion is performed to form a source / drain region 112 and the like. Then, the wiring layer 114 is formed.

【0029】そして最後に、半田バンプ2を形成し、ワ
ックス10を除去することにより1つづつに分断する。
このようにして図1および図2に示したような半導体装
置が完成する。
Finally, the solder bumps 2 are formed, and the wax 10 is removed to separate the solder bumps 2 one by one.
Thus, the semiconductor device as shown in FIGS. 1 and 2 is completed.

【0030】実装に際しては、配線パターンの形成され
たプリント基板上に位置決めし、加熱することにより、
容易に実装することが可能となる。かかる構成によれ
ば、平面上への素子形成のみであるため、従来のプロセ
スを使用することができ。容易に作業性よく形成するこ
とが可能となる。
At the time of mounting, it is positioned on a printed circuit board on which a wiring pattern is formed, and heated to
It can be easily mounted. According to such a configuration, since only the element is formed on a plane, a conventional process can be used. It can be easily formed with good workability.

【0031】また半球表面は金属膜11Mで覆われてい
るため、安定でかつ放熱もよい。さらにまた、複数のシ
リコン球を一体的に扱い処理することができ、しかもこ
のプロセスが平面プロセスのみでよいため、極めて作業
性が良好で信頼性の高いものとなる。また、球状のとき
にあらかじめ金属膜11Mの外側を樹脂膜で被覆してお
くようにしてもよい。また、分断後、最後に半球表面全
体を樹脂膜で被覆するようにしてもよい。
Since the hemispherical surface is covered with the metal film 11M, it is stable and has good heat radiation. Furthermore, a plurality of silicon spheres can be handled and processed integrally, and since this process only requires a planar process, the workability is extremely good and the reliability is high. In addition, when the metal film 11M is spherical, the outside of the metal film 11M may be covered with a resin film in advance. After the division, the entire hemispheric surface may be covered with a resin film.

【0032】なお、前記実施形態では、バンプ2は正方
形の周縁に沿って形成したが、図6に変形例を示すよう
に、平坦面を構成する円の周縁に沿って形成するように
してもよい。かかる構成によれば、より配線が容易とな
り、配線長を低減することができる。またデバイスによ
っては、配線長を均一にとることができ、配線容量のば
らつきを低減することが可能となる。
In the above embodiment, the bumps 2 are formed along the periphery of a square. However, as shown in a modification of FIG. 6, the bumps 2 may be formed along the periphery of a circle constituting a flat surface. Good. According to such a configuration, wiring becomes easier and the wiring length can be reduced. In addition, depending on the device, the wiring length can be made uniform, and the variation in wiring capacitance can be reduced.

【0033】また、図7に示すように、再配列配線構造
をとることにより、平坦面全体にバンプ2を形成するよ
うにしてもよい。
As shown in FIG. 7, a bump 2 may be formed on the entire flat surface by adopting a rearranged wiring structure.

【0034】実施形態2 次に本発明の第2の実施形態について説明する。この半
導体装置は、図8に示すように、半球状の単結晶シリコ
ンの球表面に太陽電池部30を形成するとともに、切断
面である平坦面にインバータ回路部20を形成してなる
ことを特徴とするものである。
Embodiment 2 Next, a second embodiment of the present invention will be described. As shown in FIG. 8, this semiconductor device is characterized in that a solar cell section 30 is formed on a spherical surface of hemispherical single-crystal silicon and an inverter circuit section 20 is formed on a flat surface that is a cut surface. It is assumed that.

【0035】すなわち、太陽電池部は、直径1mmのp
型半球状単結晶シリコンの球表面にn型多結晶シリコン
層12を形成し、pn接合を形成すると共に、さらにこ
の表面を覆うように酸化インジウム錫(ITO)からな
る透明導電膜からなる外側電極13を形成してなるもの
である。そしてこの外側電極にコンタクトするように、
平坦面の周縁部に電極部が形成されており、相対向して
形成された2つのバンプ2Sで外部との接続を行ってい
る。一方、p型半球状単結晶シリコンに接続されるよう
に平坦面にトランジスタ回路が形成されている。すなわ
ちこの太陽電池のp側は、内部で平坦面に形成されるイ
ンバータ回路のトランジスタのソースドレインの一方に
接続されている。このインバータ回路は平坦面に形成さ
れて、バンプ2Iによってプリント基板などの実装基板
への面実装が可能となるように構成されている。図9は
この半導体装置の変形例を示す図である。インバータ回
路部20のバンプ2Iは周縁部のみに形成するようにし
てもよい。
That is, the solar cell section has a 1 mm diameter p.
An outer electrode made of a transparent conductive film made of indium tin oxide (ITO) so that an n-type polycrystalline silicon layer 12 is formed on the spherical surface of the semi-spherical single-crystal silicon to form a pn junction and further cover this surface. 13 are formed. And so as to contact this outer electrode,
An electrode portion is formed on the periphery of the flat surface, and connection to the outside is made by two bumps 2S formed opposite to each other. On the other hand, a transistor circuit is formed on a flat surface so as to be connected to p-type hemispherical single-crystal silicon. That is, the p-side of this solar cell is connected to one of the source and drain of the transistor of the inverter circuit formed internally on a flat surface. This inverter circuit is formed on a flat surface, and is configured so that the surface can be mounted on a mounting board such as a printed board by the bump 2I. FIG. 9 is a diagram showing a modification of the semiconductor device. The bumps 2I of the inverter circuit section 20 may be formed only on the periphery.

【0036】次にこの半導体装置の製造方法について説
明する。まず、図10(a)に示すように、直径1mmの
p型単結晶シリコン球11の表面を鏡面研磨するととも
に、洗浄し、フォスフィンを含むシランなどの混合ガス
を用いたCVD法により、n型多結晶シリコン層12を
形成する。ここでCVD工程は、単結晶シリコン球を所
望の反応温度に加熱されたガス雰囲気中を搬送すること
により、容易に効率良く実行することができ、順次パイ
プ中を搬送しつつ雰囲気を切りかえることにより複数層
の薄膜形成を行うことが出来る。
Next, a method of manufacturing the semiconductor device will be described. First, as shown in FIG. 10A, the surface of a p-type single-crystal silicon sphere 11 having a diameter of 1 mm is mirror-polished, washed, and n-type is formed by a CVD method using a mixed gas such as silane containing phosphine. A polycrystalline silicon layer 12 is formed. Here, the CVD process can be easily and efficiently performed by transporting the single-crystal silicon spheres in a gas atmosphere heated to a desired reaction temperature, and by switching the atmosphere while sequentially transporting in a pipe. A plurality of thin films can be formed.

【0037】この後、図10(b)に示すように、スパッ
タリング法により、基板表面全体に膜厚1μm程度のI
TO薄膜13を形成する。
Thereafter, as shown in FIG. 10 (b), an I-type film having a thickness of about 1 μm is formed on the entire surface of the substrate by sputtering.
A TO thin film 13 is formed.

【0038】そして、このようにして形成された、図1
1(a)に示す太陽電池セル1を、図11(b)に示すよう
に、トレイTに一列に敷き詰めたのち、このトレイTに
透明樹脂からなるワックス15を流し込み、硬化させ
る。
Then, FIG. 1 thus formed is formed.
As shown in FIG. 11B, the solar cells 1 shown in FIG. 1A are spread in a line on a tray T, and a wax 15 made of a transparent resin is poured into the tray T and cured.

【0039】そして図11(c)に示すように、この底面
を位置決めし、球体のセルを、真ん中で分断するように
中心からダイヤソーで切断する。この後、図11(d)に
示すように、ワックスで固定したままで前記セルが上に
位置するように水平に配置し、LOCOS法により素子
分離絶縁膜111を形成する。
Then, as shown in FIG. 11C, the bottom surface is positioned, and the spherical cell is cut with a diamond saw from the center so as to be divided in the middle. Thereafter, as shown in FIG. 11D, the cells are horizontally arranged such that the cells are positioned above while being fixed with wax, and an element isolation insulating film 111 is formed by a LOCOS method.

【0040】そして、CVD法によりゲート酸化膜を形
成し、ゲート電極113を形成すると共に、ソースドレ
イン拡散を行い、ソースドレイン領域112を形成す
る。この後、図11(e)に示すように、通常のフォト
リソグラフィを用いて配線層114を形成する。
Then, a gate oxide film is formed by a CVD method, a gate electrode 113 is formed, and source / drain diffusion is performed to form a source / drain region 112. Thereafter, as shown in FIG. 11E, a wiring layer 114 is formed by using normal photolithography.

【0041】このようにして、素子領域を形成したの
ち、最後にバンプを形成し、図8に示したような太陽電
池が完成する。かかる構成によれば、pn接合および外
側電極の形成された球体をトレイに敷き詰めた状態で最
密配置状態に整列させ、これを透明樹脂で固めることに
より、位置精度よく固定し、これを一括して切断するこ
とにより、極めて高精度に半球体を得ることが可能とな
る。
After the element region is formed in this way, a bump is finally formed to complete the solar cell as shown in FIG. According to such a configuration, the sphere on which the pn junction and the outer electrode are formed is arranged in a close-packed state in a state where the sphere is spread on the tray, and is fixed with a transparent resin, thereby fixing the sphere with a high degree of positional accuracy. By cutting the hemisphere, it is possible to obtain a hemisphere with extremely high precision.

【0042】そして切断後、樹脂を除去することなくそ
のまま複数の半球状シリコンを一体的に固定したまま、
平坦面に通常のフォトリソグラフィ工程を用い、パター
ン露光を行い、トランジスタ回路からなるインバータ回
路を形成するようにしているため、複雑な光学系を必要
とすることなく極めて容易に信頼性の高い半導体装置を
提供することが可能となる。
After the cutting, a plurality of hemispherical silicons are fixed integrally without removing the resin.
A pattern exposure is performed on a flat surface using a normal photolithography process to form an inverter circuit composed of a transistor circuit. Therefore, a highly reliable semiconductor device can be extremely easily formed without a complicated optical system. Can be provided.

【0043】バンプを形成し、そのままプリント基板な
どの実装基板上に装着する様にすれば極めて位置精度よ
く、信頼性の高い太陽電池を提供することが可能とな
る。なお、前記実施の形態では、固定に用いた樹脂をそ
のまま残すようにしているため、信頼性が高く、高精度
に位置決めのなされた半導体装置を提供することが可能
となる。さらにまたこの樹脂は耐湿性を改善するという
効果も奏効可能である。
If the bumps are formed and are directly mounted on a mounting substrate such as a printed circuit board, a highly reliable solar cell with extremely high positional accuracy can be provided. In the above embodiment, since the resin used for fixing is left as it is, it is possible to provide a highly reliable semiconductor device which is positioned with high accuracy. Furthermore, this resin can also exert the effect of improving moisture resistance.

【0044】また、実装に先立ち樹脂は除去するように
してもよい。最密配置された半球体からなる高効率の太
陽電池を生産性良く形成することができる。
The resin may be removed prior to mounting. High-efficiency solar cells made of hemispheres arranged closest can be formed with high productivity.

【0045】さらにまた、分断された2つの集合体はそ
れぞれ1つづつの太陽電池として用いられるため、材料
に無駄が無く、生産性も極めて高いものとなる。また、
この方法によれば、球面に対してはマスク工程が不要で
ある。特に、球状体へのフォトリソグラフィ工程は露光
工程が極めて困難であるが、本発明の方法によれば、球
面に対してはフォトリソグラフィ工程を必要とすること
なく、極めて高効率の太陽電池を形成することが可能と
なる。
Furthermore, since the two separated assemblies are used as one solar cell, respectively, there is no waste of material and the productivity is extremely high. Also,
According to this method, a mask step is not required for a spherical surface. In particular, the photolithography process for a spherical body is extremely difficult to expose, but according to the method of the present invention, a highly efficient solar cell can be formed without the need for a photolithography process for a spherical surface. It is possible to do.

【0046】図13はこの太陽電池のプリント基板12
0への実装例である.ここで121は樹脂である。
FIG. 13 shows the printed circuit board 12 of this solar cell.
This is an example of mounting to 0. Here, 121 is a resin.

【0047】なお、前記実施の形態ではpn接合を形成
する半導体層として、単結晶シリコンを用いたが、これ
に限定されることなく、多結晶シリコン層あるいはアモ
ルファスシリコン層、さらにはGaAs,GaPなどの
化合物半導体層にも適用可能である。さらには、pn構
造のみならず、pin構造にも適用可能である。
In the above embodiment, single-crystal silicon is used as a semiconductor layer for forming a pn junction. However, the present invention is not limited to this. For example, a polycrystalline silicon layer or an amorphous silicon layer, and GaAs, GaP, etc. It is also applicable to the compound semiconductor layer of the above. Further, the present invention can be applied to not only a pn structure but also a pin structure.

【0048】この球状の半導体素子の製造に際し、各処
理工程を連結してライン化することが可能であるため、
生産性が極めて高いという特徴がある。
In the production of this spherical semiconductor device, each processing step can be connected to form a line.
It is characterized by extremely high productivity.

【0049】各工程では、活性ガス、不活性ガス等の気
体のみならず、水や各種溶液等の液体をも含む種々の雰
囲気で処理がなされる。このような処理工程を連結する
場合、被処理物を搬送する雰囲気を前工程から後工程に
持ち込まないようにしなければならないため、工程間に
おいて被処理物から前工程の雰囲気を除去し、そして後
工程に合わせた雰囲気に変換して被処理物を搬送すると
いった作業が必要であるが、差圧を利用したり、トルネ
ードを利用した雰囲気変換装置を用いることにより、搬
送しながら各処理工程が実行でき、極めて高速で作業性
よく信頼性の高い半導体装置を提供することが可能とな
る。
In each step, the treatment is performed in various atmospheres including not only gases such as active gas and inert gas, but also liquids such as water and various solutions. In the case of connecting such processing steps, it is necessary to prevent the atmosphere for transporting the workpiece from being carried from the previous step to the subsequent step. It is necessary to convert the atmosphere to the process and transport the workpiece.However, using a pressure difference or using an atmosphere converter that uses a tornado, each process can be performed while transporting. This makes it possible to provide a highly reliable semiconductor device which is extremely fast, has good workability, and is highly reliable.

【0050】また、配線容量を均一にする必要がある場
合には、中心に向かって同じ長さの配線を形成するよう
にすれば、配線長のばらつきに起因する配線容量のばら
つきを低減することが可能となる。
When it is necessary to make the wiring capacitance uniform, by forming the wiring of the same length toward the center, it is possible to reduce the variation of the wiring capacitance caused by the variation of the wiring length. Becomes possible.

【0051】[0051]

【発明の効果】以上説明してきたように、本発明によれ
ば、半球状半導体の平坦面に半導体集積回路を形成した
ことを特徴とする。例えば、平坦表面にインバータ回路
とを具備しているため、小型で高効率の半導体装置を提
供することが可能となる。
As described above, according to the present invention, a semiconductor integrated circuit is formed on a flat surface of a hemispherical semiconductor. For example, since an inverter circuit is provided on a flat surface, a small and highly efficient semiconductor device can be provided.

【0052】また、1個の球状半導体で光を受け易い表
面部は太陽電池部とし、受光量の小さい裏面部はインバ
ータ回路を構成するようにすることにより、より高効率
の太陽電池を得ることが可能となる。
In addition, a solar cell portion is formed on the surface portion of one spherical semiconductor which is easy to receive light, and a solar cell portion is formed on the back surface having a small amount of received light, thereby obtaining a solar cell with higher efficiency. Becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態の太陽電池を示す図FIG. 1 is a diagram showing a solar cell according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態の太陽電池を構成する
セルの断面図
FIG. 2 is a sectional view of a cell constituting the solar cell according to the first embodiment of the present invention.

【図3】本発明の第1の実施形態の太陽電池を構成する
セルの要部断面図
FIG. 3 is a sectional view of a main part of a cell constituting the solar cell according to the first embodiment of the present invention.

【図4】本発明の第1の実施形態の太陽電池を製造する
ための製造装置を示す図
FIG. 4 is a diagram showing a manufacturing apparatus for manufacturing the solar cell according to the first embodiment of the present invention.

【図5】本発明の第1の実施形態の太陽電池を構成する
セルの断面図
FIG. 5 is a sectional view of a cell constituting the solar cell according to the first embodiment of the present invention.

【図6】本発明の変形例を示す図FIG. 6 is a diagram showing a modification of the present invention.

【図7】本発明の変形例を示す図FIG. 7 is a diagram showing a modification of the present invention.

【図8】本発明の第2の実施形態の太陽電池を示す図FIG. 8 is a diagram showing a solar cell according to a second embodiment of the present invention.

【図9】本発明の第2の実施形態の太陽電池の変形例を
示す図
FIG. 9 is a view showing a modification of the solar cell according to the second embodiment of the present invention.

【図10】本発明の第2の実施形態の太陽電池の製造工
程を示す図
FIG. 10 is a diagram showing a manufacturing process of the solar cell according to the second embodiment of the present invention.

【図11】本発明の第2の実施形態の太陽電池の製造工
程を示す図
FIG. 11 is a diagram showing a manufacturing process of the solar cell according to the second embodiment of the present invention.

【図12】本発明の第2の実施形態の太陽電池の実装例
を示す図
FIG. 12 is a diagram showing a mounting example of a solar cell according to a second embodiment of the present invention.

【図13】従来例の太陽電池を示す図FIG. 13 shows a conventional solar cell.

【符号の説明】[Explanation of symbols]

11 単結晶シリコン球 11M 金属膜 2 バンプ 2S バンプ 2I バンプ 11R インバータ回路部 11F 平面部 111 素子分離絶縁膜 112 ソースドレイン領域 113 ゲート電極 114 配線 120 実装基板 11 p型単結晶シリコン球 12 n型多結晶シリコン層 13 外側電極 DESCRIPTION OF SYMBOLS 11 Single crystal silicon sphere 11M Metal film 2 Bump 2S bump 2I Bump 11R Inverter circuit part 11F Flat part 111 Element isolation insulating film 112 Source drain region 113 Gate electrode 114 Wiring 120 Mounting substrate 11 p-type single crystal silicon sphere 12 n-type polycrystal Silicon layer 13 Outer electrode

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 球表面と平坦面とからなる半球状の半導
体基板からなり、 前記平坦面内に、素子領域を形成してなることを特徴と
する半導体装置。
1. A semiconductor device comprising a hemispherical semiconductor substrate having a spherical surface and a flat surface, wherein an element region is formed in the flat surface.
【請求項2】 さらに、前記平坦面の周縁に沿って外部
接続用のバンプを具備したことを特徴とする請求項1記
載の半導体装置。
2. The semiconductor device according to claim 1, further comprising a bump for external connection along a peripheral edge of said flat surface.
【請求項3】 さらに、前記平坦面には、絶縁膜を介し
て再配列配線が形成され、表面全体に外部接続用のバン
プを具備したことを特徴とする請求項1記載の半導体装
置。
3. The semiconductor device according to claim 1, wherein rearranged wiring is formed on the flat surface via an insulating film, and bumps for external connection are provided on the entire surface.
【請求項4】 さらに、前記半導体基板の球表面にも半
導体素子が形成されていることを特徴とする請求項1乃
至3のいずれかに記載の半導体装置。
4. The semiconductor device according to claim 1, further comprising a semiconductor element formed on a spherical surface of said semiconductor substrate.
【請求項5】 前記球表面の半導体素子と、前記平坦面
に形成された素子領域の一部とは、電気的に接続されて
いることを特徴とする請求項4記載の半導体装置。
5. The semiconductor device according to claim 4, wherein the semiconductor element on the spherical surface and a part of the element region formed on the flat surface are electrically connected.
【請求項6】 前記球表面には太陽電池が形成されてお
り、前記平坦面にはインバータ回路が形成されているこ
とを特徴とする請求項5記載の半導体装置。
6. The semiconductor device according to claim 5, wherein a solar cell is formed on the spherical surface, and an inverter circuit is formed on the flat surface.
【請求項7】 前記球表面に形成された第1導電型の半
導体層と、前記第1の半導体層と、pn接合を形成する
ように形成された第2導電型の半導体層と、前記第2の
半導体層表面に形成された透明導電膜からなる外側電極
と、前記第1導電型の半導体層に接続するとともに、表
面にとり出された内側電極とを具備してなる球状太陽電
池部と、 前記平坦面に形成されたインバーター回路を形成してな
る半導体集積回路部とを具備し、 前記球状太陽電池部の外側電極および内側電極と、前記
球状半導体集積回路とが、前記半球内部で相互接続され
ていることを特徴とする請求項6記載の半導体装置。
7. A semiconductor layer of the first conductivity type formed on the surface of the sphere, the first semiconductor layer, a semiconductor layer of the second conductivity type formed to form a pn junction, and the semiconductor layer of the second conductivity type. An outer electrode made of a transparent conductive film formed on the surface of the second semiconductor layer, and a spherical solar cell portion comprising an inner electrode connected to the first conductive type semiconductor layer and taken out on the surface, A semiconductor integrated circuit portion formed by forming an inverter circuit formed on the flat surface, wherein an outer electrode and an inner electrode of the spherical solar cell portion and the spherical semiconductor integrated circuit are interconnected inside the hemisphere. 7. The semiconductor device according to claim 6, wherein:
【請求項8】 半導体球を形成する工程と、 前記半導体球を赤道近傍で2分割し、半球状半導体を形
成する切断工程と、 前記半球状半導体の平坦面に、所望の素子領域を形成す
る工程と、 前記平坦面に配線層を形成する工程とを含むことを特徴
とする半導体装置の製造方法。
8. A step of forming a semiconductor sphere; a step of dividing the semiconductor sphere into two near the equator to form a hemispherical semiconductor; and forming a desired element region on a flat surface of the hemispherical semiconductor. And a step of forming a wiring layer on the flat surface.
【請求項9】 前記切断工程は、半導体球を、トレイに
一列に敷き詰める工程と、 前記トレイ内に樹脂を充填し、敷き詰められた前記半導
体球と共に硬化せしめ、多数の半導体球を一体的に固着
する工程と、 樹脂で固着された状態で位置決めを行い、各半導体球の
中心を通る平坦面を形成するように樹脂とともに切断す
る工程とを含むことを特徴とする請求項8に記載の半導
体装置の製造方法。
9. The cutting step includes: laying semiconductor spheres in a line in a tray; filling the tray with a resin, curing the semiconductor spheres together with the laid semiconductor spheres, and integrally fixing a large number of semiconductor spheres. 9. The semiconductor device according to claim 8, further comprising: a step of performing positioning in a state of being fixed with the resin, and cutting together with the resin so as to form a flat surface passing through the center of each semiconductor sphere. Manufacturing method.
【請求項10】さらに前記樹脂を残した状態で、平坦面
を一体的に鏡面研磨する工程を含むことを特徴とする請
求項9に記載の半導体装置の製造方法。
10. The method of manufacturing a semiconductor device according to claim 9, further comprising the step of integrally mirror-polishing the flat surface with the resin remaining.
【請求項11】さらに前記素子領域の形成工程および配
線層の形成工程は前記樹脂を残したままの状態で一体的
に行われるようにしたことを特徴とする請求項10に記
載の半導体装置の製造方法。
11. The semiconductor device according to claim 10, wherein the step of forming the element region and the step of forming the wiring layer are integrally performed with the resin remaining. Production method.
【請求項12】さらに前記樹脂を残したままの状態で一
体的に前記配線層上の所定の領域にバンプを形成する工
程を含むことを特徴とする請求項11に記載の半導体装
置の製造方法。
12. The method of manufacturing a semiconductor device according to claim 11, further comprising the step of integrally forming a bump in a predetermined region on said wiring layer while leaving said resin. .
【請求項13】前記半導体球を形成する工程は、 少なくとも表面が第1導電型の半導体層を構成する球状
基板表面に、pn接合を形成するように形成された第2
導電型の半導体層と、前記第2の半導体層表面に形成さ
れた透明導電膜からなる外側電極とを形成した多数個の
セルを用意する工程とを含み、 前記半導体球を固着する工程は透明樹脂を用いて固着す
る工程であり、前記透明樹脂で固定したまま、前記平坦
面に所望の素子領域を形成する工程及び前記配線層を形
成する工程を実行するようにしたことを特徴とする請求
項8に記載の半導体装置の製造方法。
13. The step of forming a semiconductor sphere comprises: forming a pn junction on a surface of a spherical substrate having at least a surface constituting a semiconductor layer of the first conductivity type.
Preparing a plurality of cells in which a conductive type semiconductor layer and an outer electrode made of a transparent conductive film formed on the surface of the second semiconductor layer are provided; and the step of fixing the semiconductor sphere is transparent. A step of forming a desired element region on the flat surface and a step of forming the wiring layer while fixing with the transparent resin. Item 9. The method for manufacturing a semiconductor device according to item 8.
JP2000037928A 2000-02-16 2000-02-16 Semiconductor device and manufacturing method therefor Pending JP2001230432A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000037928A JP2001230432A (en) 2000-02-16 2000-02-16 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000037928A JP2001230432A (en) 2000-02-16 2000-02-16 Semiconductor device and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2001230432A true JP2001230432A (en) 2001-08-24

Family

ID=18561745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000037928A Pending JP2001230432A (en) 2000-02-16 2000-02-16 Semiconductor device and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2001230432A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014535166A (en) * 2011-10-14 2014-12-25 ディフテック レーザーズ インコーポレイテッド Planarized semiconductor particles positioned on a substrate
US9455307B2 (en) 2011-10-14 2016-09-27 Diftek Lasers, Inc. Active matrix electro-optical device and method of making thereof
US9601329B2 (en) 2014-06-04 2017-03-21 Diftek Lasers, Inc. Method of fabricating crystalline island on substrate
US10312310B2 (en) 2016-01-19 2019-06-04 Diftek Lasers, Inc. OLED display and method of fabrication thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014535166A (en) * 2011-10-14 2014-12-25 ディフテック レーザーズ インコーポレイテッド Planarized semiconductor particles positioned on a substrate
US9455307B2 (en) 2011-10-14 2016-09-27 Diftek Lasers, Inc. Active matrix electro-optical device and method of making thereof
US9601329B2 (en) 2014-06-04 2017-03-21 Diftek Lasers, Inc. Method of fabricating crystalline island on substrate
US10312310B2 (en) 2016-01-19 2019-06-04 Diftek Lasers, Inc. OLED display and method of fabrication thereof

Similar Documents

Publication Publication Date Title
US20210134731A1 (en) Embedded die on interposer packages
CN103400808B (en) The wafer level packaging structure of image sensor and method for packing
US20030151124A1 (en) Integrated circuit device
JP2004165191A (en) Semiconductor device, method of manufacturing semiconductor device, and camera system
CN102412219A (en) Integrated circuit packaging system with active surface heat removal and method of manufacture thereof
US10957656B2 (en) Integrated circuit packages with patterned protective material
US7755155B2 (en) Packaging structure and method for fabricating the same
JP3992126B2 (en) Manufacturing method of solar cell
US7087464B2 (en) Method and structure for a wafer level packaging
JP2002299546A (en) Chip-like electronic component, manufacturing method therefor, pseudo wafer used for manufacturing and manufacturing method therefor
JPH11150090A (en) Manufacture of semiconductor device
JP2001230432A (en) Semiconductor device and manufacturing method therefor
US8951905B2 (en) Semiconductor device and production method thereof
US11973001B2 (en) Semiconductor device and method of manufacture
JP2001177132A (en) Method of cutting globular body, and solar battery using the globular body and method of manufacturing the same
US20230298953A1 (en) Microelectronic assemblies including stiffeners around individual dies
US20220157878A1 (en) Electrical interconnection of image sensor package
JP4632694B2 (en) Wafer level package method and structure
TWI277184B (en) Flip-chip leadframe type package and fabrication method thereof
JP2001185744A (en) Solar cell and its manufacturing method
TWI249208B (en) Wafer level packaging process and wafer level chip scale package structure
CN214588742U (en) Antenna packaging structure with horizontal radiation direction
US11488931B2 (en) Encapsulated fan-in semiconductor package with heat spreader and method of manufacturing the same
US20240071937A1 (en) Semiconductor interconnect bridge packaging
JP3773754B2 (en) Sphere cutting device, sphere cutting method, semiconductor device manufacturing method using the same, and solar cell manufacturing method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070613

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080402