JP2001230343A - High frequency integrated circuit - Google Patents

High frequency integrated circuit

Info

Publication number
JP2001230343A
JP2001230343A JP2000041216A JP2000041216A JP2001230343A JP 2001230343 A JP2001230343 A JP 2001230343A JP 2000041216 A JP2000041216 A JP 2000041216A JP 2000041216 A JP2000041216 A JP 2000041216A JP 2001230343 A JP2001230343 A JP 2001230343A
Authority
JP
Japan
Prior art keywords
integrated circuit
mmic
frequency integrated
thin film
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000041216A
Other languages
Japanese (ja)
Inventor
Taku Fujita
卓 藤田
和晃 ▲高▼橋
Kazuaki Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Mobile Communications Co Ltd
Original Assignee
Matsushita Communication Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Communication Industrial Co Ltd filed Critical Matsushita Communication Industrial Co Ltd
Priority to JP2000041216A priority Critical patent/JP2001230343A/en
Publication of JP2001230343A publication Critical patent/JP2001230343A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a small-size, low-cost and good-characteristics high frequency integrated circuit, without needing any special structure or complicated manufarting process. SOLUTION: A BCB thin film 103 is laminated on a silicon substrate 101, through-holes 110 are provided through the film 103 to form hollows 109 for blocking a sealant 108 from flowing between an MMIC 106 and the silicon substrate 101 during mounting of the MMIC 106, MMIC mounting pads are formed, using a topmost layer wiring, the MMIC with bumps formed on signal lectrodes, GND electrodes, bias electrodes, etc., is flip-chip-mounted, and after the flip chip mounting, the sealant is injected between the MMIC and BCB film and cured to tightly fix the MMIC and block the sealant from penetrating into through-hole portions.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は高周波集積回路に関
し、特にマイクロ波、ミリ波帯無線システムの無線装置
に用いられるミリ波ICの実装構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency integrated circuit, and more particularly to a mounting structure of a millimeter-wave IC used in a radio device of a microwave or millimeter-wave band radio system.

【0002】[0002]

【従来の技術】従来、ミリ波ICの実装構造において、
封止材の注入を防ぐ構造として特開平10−64956
号公報や、特開平10−98134号公報に開示された
ものが知られている。また、実装基板の影響を軽減する
構造として特開平9−260583号公報に記載された
ものが知られている。
2. Description of the Related Art Conventionally, in a mounting structure of a millimeter wave IC,
JP-A-10-64956 discloses a structure for preventing injection of a sealing material.
And Japanese Patent Application Laid-Open No. 10-98134 are known. A structure described in Japanese Patent Application Laid-Open No. 9-260583 is known as a structure for reducing the influence of a mounting substrate.

【0003】図12〜図14に従来の実装構造を示す。
図12に示す構造において、半導体素子であるMMIC
1205は、誘電体基板1201上にフリップチップ実
装され、MMIC1205の電極は、配線用ピラー12
04によって誘電体基板1201上に絶縁層1202を
介して形成された配線1203と接続される。
FIGS. 12 to 14 show a conventional mounting structure.
In the structure shown in FIG.
1205 is flip-chip mounted on a dielectric substrate 1201, and the electrodes of the MMIC 1205 are
04 is connected to a wiring 1203 formed on a dielectric substrate 1201 via an insulating layer 1202.

【0004】この際、配線用ピラー1204をMMIC
1205の周辺を囲むように配置して封止空間1208
を形成することによって、補強材料1207がMMIC
1205の下方の電気・電子回路1206と接触するこ
とを防いでいる。
At this time, the wiring pillar 1204 is connected to the MMIC.
1205 so as to surround the periphery of the sealed space 1208.
By forming the reinforcing material 1207
It prevents contact with the electric / electronic circuit 1206 below 1205.

【0005】図13に示す構造においては、誘電体基板
1301の素子側パッド1302上にAuバンプ130
3を用いて素子側パッド1302でMMIC1306を
実装している。このとき、実装部分の外側に、ダム13
07を設けている。このダム1307により、補強材料
1308が電気・電子回路1304の下方に入り込むこ
とを防いでいる。
In the structure shown in FIG. 13, Au bumps 130 are formed on element side pads 1302 of a dielectric substrate 1301.
3, the MMIC 1306 is mounted on the element side pad 1302. At this time, the dam 13
07 is provided. The dam 1307 prevents the reinforcing material 1308 from entering below the electric / electronic circuit 1304.

【0006】図14に示す構造においては、実装領域に
空隙1404を形成した実装基板1401にバンプ14
02を用いてMMICチップ1403をフリップチップ
実装することで、MMIC1403の回路面と実装基板
1401の間隔を広くしており、これにより実装基板の
影響を軽減している。
In the structure shown in FIG. 14, a bump 14 is formed on a mounting substrate 1401 having a space 1404 formed in a mounting area.
By mounting the MMIC chip 1403 by flip-chip using No. 02, the distance between the circuit surface of the MMIC 1403 and the mounting substrate 1401 is widened, thereby reducing the influence of the mounting substrate.

【0007】[0007]

【発明が解決しようとする課題】従来の実装構造では、
多数の配線用ピラーや、ダムと呼ばれる突起部を実装部
分(ランド)以外の領域を含めてに多数形成してIC下
方に誘電体材料が入り込むことを防いでいる。多数の配
線用ピラーは、製造コストの増大や、ピラー間の不要な
結合の発生といった課題がある。また、特別な突起部の
形成は、製造工程の複雑化によるコスト増大といった課
題がある。また、封止材を用いずに基板に空隙を構成す
るだけでは熱、湿気、衝撃が影響して信頼性という点で
課題が残る。
In the conventional mounting structure,
A large number of wiring pillars and a large number of protrusions called dams are formed including regions other than the mounting portion (land) to prevent the dielectric material from entering below the IC. Many wiring pillars have problems such as an increase in manufacturing cost and generation of unnecessary coupling between pillars. In addition, the formation of a special projection has a problem such as an increase in cost due to a complicated manufacturing process. In addition, simply forming a gap in the substrate without using a sealing material is affected by heat, moisture, and impact, leaving a problem in terms of reliability.

【0008】本発明はかかる点に鑑みてなされたもので
あり、特別な構造や複雑な製造工程を必要とせず、小型
かつ安価に、良好な特性の高周波集積回路を提供するこ
とを目的とする。
The present invention has been made in view of the above circumstances, and has as its object to provide a small-sized, inexpensive, high-frequency integrated circuit having good characteristics without requiring a special structure or a complicated manufacturing process. .

【0009】[0009]

【課題を解決するための手段】本発明の高周波集積回路
は、誘電体薄膜を挟持した一対の配線層を含む積層体を
有する誘電体基板と、前記誘電体基板の前記配線層上に
実装された半導体素子と、前記半導体素子の下方に形成
された少なくとも一つの空洞領域と、前記積層体と前記
半導体素子との間に供給された封止部材と、を具備し、
前記空洞領域は、前記封止部材が前記半導体素子の下方
への侵入を防止できるような位置に形成される構成を採
る。
A high-frequency integrated circuit according to the present invention is provided with a dielectric substrate having a laminate including a pair of wiring layers sandwiching a dielectric thin film, and mounted on the wiring layer of the dielectric substrate. Semiconductor device, at least one cavity region formed below the semiconductor device, and a sealing member supplied between the stacked body and the semiconductor device,
The hollow region has a configuration in which the sealing member is formed at a position where the sealing member can be prevented from intruding below the semiconductor element.

【0010】本発明の高周波集積回路は、上記構成にお
いて、前記空洞領域の幅を前記半導体素子の幅より小さ
く設定する構成を採る。
The high-frequency integrated circuit according to the present invention, in the above configuration, employs a configuration in which the width of the cavity region is set smaller than the width of the semiconductor element.

【0011】これらの構成によれば、半導体素子上の配
線層からの放射損失を抑圧することができる。これによ
り、半導体素子の特性を劣化させることなく、小型かつ
安価な高周波集積回路を実現することができる。
According to these configurations, it is possible to suppress the radiation loss from the wiring layer on the semiconductor element. Thus, a small and inexpensive high-frequency integrated circuit can be realized without deteriorating the characteristics of the semiconductor element.

【0012】本発明の高周波集積回路は、上記構成にお
いて、前記空洞領域の幅を前記半導体素子の能動素子領
域下方に選択的に配置する構成を採る。
The high-frequency integrated circuit of the present invention has a configuration in the above configuration, wherein the width of the cavity region is selectively arranged below the active element region of the semiconductor element.

【0013】この構成によれば、半導体素子の能動素子
部下方にのみ選択的に空洞領域を設けるので、能動素子
電極間の不要な寄生容量が増加することを防ぐと共に、
封止部材が挿入される部分を増やすことによって半導体
素子の実装強度を高め、優れた特性を発揮させることが
できる。
According to this structure, since the cavity region is selectively provided only below the active element portion of the semiconductor element, unnecessary parasitic capacitance between the active element electrodes is prevented from increasing, and
By increasing the portion where the sealing member is inserted, the mounting strength of the semiconductor element can be increased, and excellent characteristics can be exhibited.

【0014】本発明の高周波集積回路は、上記構成にお
いて、前記空洞領域の幅を前記半導体素子の幅より小さ
く設定し、前記半導体素子は前記積層体における前記誘
電体基板側の配線層上に実装される構成を採る。
In the high frequency integrated circuit of the present invention, the width of the cavity region is set to be smaller than the width of the semiconductor element, and the semiconductor element is mounted on a wiring layer on the dielectric substrate side in the laminate. It adopts the configuration that is performed.

【0015】この構成によれば、回路の薄型化を図ると
共に、封止部材が侵入する隙間を狭くすることができ、
半導体素子下方に封止部材が侵入することをより効果的
に防止することができる。
According to this configuration, the thickness of the circuit can be reduced, and the gap into which the sealing member enters can be narrowed.
It is possible to more effectively prevent the sealing member from entering below the semiconductor element.

【0016】本発明の高周波集積回路は、上記構成にお
いて、前記空洞領域が、前記誘電体基板のみに形成され
ている構成を採る。
The high-frequency integrated circuit according to the present invention has the above-mentioned configuration, wherein the cavity region is formed only in the dielectric substrate.

【0017】この構成によれば、誘電体基板だけに空洞
領域を形成することにより、封止部材が侵入することに
よる強度を保ったまま、半導体素子下方の誘電体を薄く
することができ、その影響を軽減して優れた特性の高周
波集積回路を構成できる。
According to this configuration, by forming the cavity region only in the dielectric substrate, the dielectric under the semiconductor element can be thinned while maintaining the strength due to the penetration of the sealing member. The influence can be reduced to form a high-frequency integrated circuit having excellent characteristics.

【0018】本発明の高周波集積回路は、上記構成にお
いて、前記積層体が少なくとも2層の誘電体薄膜を有す
る多層構造である構成を採る。
The high-frequency integrated circuit of the present invention has the above-mentioned structure, wherein the laminate has a multilayer structure having at least two dielectric thin films.

【0019】この構成によれば、より効果的に放射を防
止することができる。特に、半導体素子下方のヴィアホ
ール内に基板と誘電率の異なる誘電体膜を積層すること
によってより効果的に放射を防止することができる。
According to this configuration, radiation can be more effectively prevented. In particular, radiation can be more effectively prevented by laminating a dielectric film having a different dielectric constant from the substrate in the via hole below the semiconductor element.

【0020】本発明の無線基地局装置は、上記構成の高
周波集積回路を備えたことを特徴とする。また、本発明
の無線端末装置は、上記構成の高周波集積回路を備えた
ことを特徴とする。また、本発明の無線計測装置は、上
記構成の高周波集積回路を備えたことを特徴とする。こ
れらの構成によれば、装置の小型化及び低価格化を実現
することができる。
A radio base station apparatus according to the present invention includes the high-frequency integrated circuit having the above configuration. Further, a wireless terminal device according to the present invention includes the high-frequency integrated circuit having the above configuration. Further, a wireless measurement device of the present invention is provided with the high-frequency integrated circuit having the above configuration. According to these configurations, it is possible to reduce the size and cost of the device.

【0021】ここで、空洞領域は、誘電体基板や誘電体
薄膜に対して貫通穴を形成して構成しても良く、誘電体
基板や誘電体薄膜に対して凹部や窪みを形成して構成し
ても良い。
Here, the cavity region may be formed by forming a through hole in the dielectric substrate or the dielectric thin film, or formed by forming a concave portion or a depression in the dielectric substrate or the dielectric thin film. You may.

【0022】[0022]

【発明の実施の形態】本発明の骨子は、半導体素子下方
への封止部材の侵入を防止するための空洞領域を形成
し、空洞領域の存在に起因する封止部材の毛細管現象で
半導体素子実装時に半導体素子下方への誘電体材料であ
る封止部材の侵入を防止することである。これにより、
特性劣化のない半導体素子の実装構造を実現し、小型か
つ安価に、良好な高周波集積回路を実現することができ
る。
BEST MODE FOR CARRYING OUT THE INVENTION The gist of the present invention is to form a hollow region for preventing a sealing member from penetrating below a semiconductor device, and to provide a semiconductor device by capillary action of the sealing member caused by the presence of the hollow region. An object of the present invention is to prevent a sealing member, which is a dielectric material, from entering below a semiconductor element during mounting. This allows
A mounting structure of a semiconductor element with no characteristic deterioration can be realized, and a small and inexpensive and excellent high-frequency integrated circuit can be realized.

【0023】以下、本発明の実施の形態について、添付
図面を参照して詳細に説明する。 (実施の形態1)図1は、本発明の実施の形態1に係る
高周波集積回路を示す断面図である。図1において、1
01は誘電体基板であるシリコン基板、103は誘電体
薄膜であるBCB(ベンゾシクロブテン)薄膜、10
2、104は第1及び第2の金属層でそれぞれシリコン
基板101とBCB薄膜103上の配線層として用いら
れる。第1の金属層102、BCB薄膜103、及び第
2の金属層104によりシリコン基板101に形成した
積層体を構成している。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. (Embodiment 1) FIG. 1 is a sectional view showing a high-frequency integrated circuit according to Embodiment 1 of the present invention. In FIG. 1, 1
01 is a silicon substrate as a dielectric substrate, 103 is a BCB (benzocyclobutene) thin film as a dielectric thin film, 10
Reference numerals 2 and 104 denote first and second metal layers, which are used as wiring layers on the silicon substrate 101 and the BCB thin film 103, respectively. The first metal layer 102, the BCB thin film 103, and the second metal layer 104 constitute a laminate formed on the silicon substrate 101.

【0024】105はシリコン基板上の第1の金属層1
02とBCB薄膜103上の第2の金属層104を導通
するヴィアホール、106はフリップチップ実装される
半導体素子であるマイクロ波/ミリ波集積回路(MMI
C)、107はバンプ、108は封止材である。バンプ
107の内側の領域の積層体部分には、空洞領域109
が形成されている。この空洞領域により、MMIC10
6を実装する際に、この部分に封止材108が流れ込む
ことを防止している。
Reference numeral 105 denotes a first metal layer 1 on a silicon substrate.
02 and a second metal layer 104 on the BCB thin film 103 are provided as via holes. Reference numeral 106 denotes a microwave / millimeter wave integrated circuit (MMI) which is a semiconductor element mounted on a flip chip.
C) and 107 are bumps and 108 is a sealing material. A cavity region 109 is provided in the layered portion in the region inside the bump 107.
Are formed. The MMIC 10
When mounting 6, the sealing material 108 is prevented from flowing into this portion.

【0025】本発明の高周波集積回路においては、それ
ぞれの誘電体の厚さは、例えばシリコン基板101が約
250μm〜1mm、BCB薄膜103が約5μm〜3
0μmとしている。
In the high frequency integrated circuit of the present invention, the thickness of each dielectric is, for example, about 250 μm to 1 mm for the silicon substrate 101 and about 5 μm to 3 mm for the BCB thin film 103.
It is 0 μm.

【0026】従来、マイクロ波帯やミリ波帯以上の高い
周波数のMMICを用いる場合、MMIC及び実装部分
(バンプ)の固定、防湿などのために封止材にて封止を
行うと、MMIC内の受動回路の特性変化や能動素子部
での寄生成分増加によってMMICの特性劣化が生じ
る。
Conventionally, when an MMIC having a higher frequency than the microwave band or the millimeter wave band is used, if the MMIC and the mounting portion (bump) are sealed with a sealing material for fixing and moistureproof, the inside of the MMIC is reduced. The characteristics of the MMIC are degraded due to the change in the characteristics of the passive circuit and the increase of the parasitic component in the active element portion.

【0027】さらに、シリコンやセラミックのような誘
電率の高い基板上にMMICをフリップチップ実装する
と、フェイスアップ実装時と比べてMMIC上方の誘電
率が大きくなる。これにより、電磁界がMMIC内部に
集中せず、引き回し配線や能動素子の電極からの放射が
大きくなり、例えば増幅用MMICでは利得の減少、入
出力端子の整合ずれといった性能劣化が生じる。
Further, when the MMIC is flip-chip mounted on a substrate having a high dielectric constant such as silicon or ceramic, the dielectric constant above the MMIC becomes larger than that in the face-up mounting. As a result, the electromagnetic field does not concentrate inside the MMIC, and the radiation from the routing wiring and the electrode of the active element increases. For example, in the amplifying MMIC, the performance is deteriorated such as a decrease in gain and a mismatch between input and output terminals.

【0028】そこで、本構造の高周波集積回路では、シ
リコン基板101上にBCB薄膜103を積層し、その
BCB薄膜103に空洞領域109を設けることによっ
て、MMIC106実装時に封止材108が毛細管現象
によりMMIC106とシリコン基板101の間に流れ
込まないようにしている。この空洞領域109は、BC
B薄膜103とそれを挟持する金属層とで構成する積層
体に貫通穴を形成することにより設けることができる。
Therefore, in the high frequency integrated circuit of this structure, the BCB thin film 103 is laminated on the silicon substrate 101 and the cavity region 109 is provided in the BCB thin film 103. And the silicon substrate 101. This cavity region 109 is made of BC
It can be provided by forming a through-hole in a laminate composed of the B thin film 103 and a metal layer sandwiching the B thin film 103.

【0029】本構造の高周波集積回路は、シリコン基板
101表面に配線として第1の金属層102を形成し、
その第1の金属層102上にBCBを塗布してBCB薄
膜103を形成する。さらにBCB薄膜103上にも配
線として第2の金属層104を形成して多層配線構造と
する。多層配線間はヴィアホール105を形成すること
により電気的に接続されている。また、MMIC106
が実装される部分の下方には、貫通穴を形成することに
より空洞領域109が形成されている。
In the high-frequency integrated circuit having this structure, a first metal layer 102 is formed as a wiring on the surface of a silicon substrate 101,
BCB is applied on the first metal layer 102 to form a BCB thin film 103. Further, a second metal layer 104 is formed as a wiring on the BCB thin film 103 to form a multilayer wiring structure. The multilayer wirings are electrically connected by forming via holes 105. Also, the MMIC 106
A cavity region 109 is formed below a portion where is mounted by forming a through hole.

【0030】なお、空洞領域109の大きさや形状は、
MMIC106の大きさや内部の配線、能動素子の配置
によって異なるが、高周波信号が通過する部分が取り除
かれていれば良く、封止材108が空洞領域109の存
在により毛細管現象で空洞領域109に侵入しない程度
に設定する。本実施の形態においては、MMIC106
の電極パットより内側を全て取り除いて空洞領域として
いる。
The size and shape of the cavity region 109 are as follows.
Although it depends on the size of the MMIC 106, the internal wiring, and the arrangement of the active elements, it is sufficient that the portion through which the high-frequency signal passes is removed, and the sealing material 108 does not enter the hollow region 109 due to the capillary phenomenon due to the presence of the hollow region 109. Set to about. In the present embodiment, the MMIC 106
The inside of the electrode pad is entirely removed to form a hollow region.

【0031】最上層の配線(ここでは第2の金属層10
4)上にMMIC実装用のパッドを形成し、その実装用
パッド上に、信号電極、GND電極、バイアス電極など
にバンプ107を形成したMMIC106をフリップチ
ップ実装する。バンプ107は、例えば直径80μm、
高さ45μmで形成する。
The uppermost wiring (here, the second metal layer 10
4) An MMIC mounting pad is formed thereon, and an MMIC 106 having a bump 107 formed on a signal electrode, a GND electrode, a bias electrode, or the like is flip-chip mounted on the mounting pad. The bump 107 has a diameter of, for example, 80 μm,
It is formed with a height of 45 μm.

【0032】MMIC106をフリップチップ実装した
後、封止材108をMMIC106とBCB薄膜103
との間に注入し、その後封止材108を固化することに
よって、MMIC106が外れることを防止する。通
常、封止材108は、毛細管現象を利用してMMIC1
06とBCB薄膜103の間に入り込むが、空洞領域1
09の部分は隙間が広がっているために封止材108が
入り込まず、MMIC106の受動回路及び能動素子部
の大半は封止材108と接触することがない。これによ
り、MMIC106の特性劣化を抑圧でき、小型かつ安
価に高周波集積回路を実現できる。
After the MMIC 106 is flip-chip mounted, the encapsulant 108 is attached to the MMIC 106 and the BCB thin film 103.
Then, the sealing material 108 is solidified to prevent the MMIC 106 from coming off. Normally, the sealing material 108 is formed of the MMIC 1 by utilizing the capillary phenomenon.
06 and the BCB thin film 103, but the cavity region 1
The sealing material 108 does not enter the portion 09 because the gap is widened, and most of the passive circuits and active element portions of the MMIC 106 do not come into contact with the sealing material 108. As a result, characteristic deterioration of the MMIC 106 can be suppressed, and a small and inexpensive high-frequency integrated circuit can be realized.

【0033】(実施の形態2)図2は、本発明の実施の
形態2に係る高周波集積回路を示す断面図である。図2
において実施の形態1と異なるのは、MMIC106の
実装用のパッドを最上層の配線層である第2の金属層1
04ではなく、内層、例えばシリコン基板101上の配
線層である第1の金属層102に形成し、バンプ107
が空洞領域201内に落ち込むように構成した点であ
る。
(Embodiment 2) FIG. 2 is a sectional view showing a high frequency integrated circuit according to Embodiment 2 of the present invention. FIG.
Is different from the first embodiment in that the mounting pad for the MMIC 106 is replaced with the second metal layer 1 which is the uppermost wiring layer.
04, instead of an inner layer, for example, a first metal layer 102 which is a wiring layer on a silicon substrate 101, and a bump 107
Is configured to fall into the hollow region 201.

【0034】実施の形態1と同様に構成されたBCB薄
膜103を含む積層体を形成したシリコン基板101上
に、MMIC106をフリップチップ実装する。実装後
にMMIC106の固定のために封止材108を注入す
る。このとき、実施の形態1の場合と異なり、MMIC
106とBCB薄膜103との間の隙間が比較的狭いた
め、MMIC106の下方に入り込む封止材108の量
をより少なくでき、MMIC106の受動回路及び能動
素子部の大半を封止材108と接触させないようにする
ことができる。これにより、MMIC106の特性劣化
をより効果的に抑圧することができ、小型かつ安価に高
周波集積回路を実現できる。
An MMIC 106 is flip-chip mounted on a silicon substrate 101 on which a laminate including a BCB thin film 103 configured in the same manner as in the first embodiment is formed. After mounting, a sealing material 108 is injected for fixing the MMIC 106. At this time, unlike the case of the first embodiment, the MMIC
Since the gap between the thin film 106 and the BCB thin film 103 is relatively small, the amount of the sealing material 108 entering below the MMIC 106 can be reduced, and most of the passive circuits and the active element portions of the MMIC 106 do not contact the sealing material 108. You can do so. As a result, the characteristic deterioration of the MMIC 106 can be more effectively suppressed, and a small-sized and inexpensive high-frequency integrated circuit can be realized.

【0035】なお、本実施の形態では、MMIC106
の下方のバンプ107の内側すべてを空洞領域とする場
合について説明しているが、図3に示すように、バンプ
107が嵌り込む空洞領域202aと封止材108を侵
入させない領域202bとを別々に形成する構造として
も同様に実施可能である。
In this embodiment, the MMIC 106
3 is described as a hollow area, but as shown in FIG. 3, a hollow area 202a in which the bump 107 fits and an area 202b in which the sealing material 108 does not enter are separately provided. The structure to be formed can be similarly implemented.

【0036】(実施の形態3)図4は、本発明の実施の
形態3に係る高周波集積回路を示す断面図である。図4
において実施の形態1と異なるのは、BCB薄膜103
の下方からシリコン基板101に連通した空洞領域30
1を設けた点である。
(Embodiment 3) FIG. 4 is a sectional view showing a high-frequency integrated circuit according to Embodiment 3 of the present invention. FIG.
Is different from the first embodiment in that the BCB thin film 103
Region 30 communicating with silicon substrate 101 from below
1 is provided.

【0037】このような構造とすることで、フリップチ
ップ実装時にMMIC106下方の封止材108が全く
存在しない構造を実現できるだけでなく、実装基板であ
るシリコン基板101の影響を取り除くことができるた
め、MMIC106の特性劣化を抑圧することができ、
小型かつ安価に高周波集積回路を実現できる。
By adopting such a structure, it is possible not only to realize a structure in which the sealing material 108 under the MMIC 106 does not exist at the time of flip-chip mounting, but also to eliminate the influence of the silicon substrate 101 as a mounting substrate. The characteristic deterioration of the MMIC 106 can be suppressed,
A high-frequency integrated circuit can be realized in a small size and at low cost.

【0038】なお、本実施の形態では、BCB薄膜10
3部分の空洞領域とシリコン基板101の空洞領域の形
状を同じとしているが、シリコン基板101の空洞領域
をBCB薄膜103部分の空洞領域よりも小さくしても
良い。
In this embodiment, the BCB thin film 10
Although the shapes of the three hollow regions and the hollow region of the silicon substrate 101 are the same, the hollow region of the silicon substrate 101 may be smaller than the hollow region of the BCB thin film 103 portion.

【0039】(実施の形態4)図5は、本発明の実施の
形態4に係る高周波集積回路を示す断面図である。図5
において実施の形態1と異なるのは、BCB薄膜103
部分の空洞領域の下方のシリコン基板101に窪み40
1を設けた点である。
(Embodiment 4) FIG. 5 is a sectional view showing a high-frequency integrated circuit according to Embodiment 4 of the present invention. FIG.
Is different from the first embodiment in that the BCB thin film 103
The recess 40 is formed in the silicon substrate 101 below the partial cavity region.
1 is provided.

【0040】このような構造とすることで、フリップチ
ップ実装時に封止材108がMMIC下方に流れ込まな
いだけでなく、実装基板であるシリコン基板101の影
響を取り除くことができるため、MMIC106の特性
劣化を抑圧することができ、小型かつ安価に高周波集積
回路を実現できる。
With such a structure, not only does the sealing material 108 not flow below the MMIC during flip-chip mounting, but also the influence of the silicon substrate 101 as a mounting substrate can be eliminated, so that the characteristics of the MMIC 106 deteriorate. , And a high-frequency integrated circuit that is small and inexpensive can be realized.

【0041】なお、本実施の形態では、窪み401のみ
を構成した場合について説明しているが、窪み401の
内側に金属膜を形成し、シールドすることで他の回路か
らの影響を受けないようにする構成としても良い。
In this embodiment, the case where only the depression 401 is formed is described. However, a metal film is formed inside the depression 401 and shielded so as not to be affected by other circuits. May be adopted.

【0042】また、本実施の形態では、BCB薄膜10
3部分の空洞領域とシリコン基板101の窪み401の
形状を同じとしているが、シリコン基板101の窪み4
01をBCB薄膜103部分の空洞領域よりも小さくし
ても良い。
In the present embodiment, the BCB thin film 10
Although the three hollow regions have the same shape as the recess 401 of the silicon substrate 101, the recess 4 of the silicon substrate 101 has the same shape.
01 may be smaller than the cavity area of the BCB thin film 103 portion.

【0043】(実施の形態5)図6は、本発明の実施の
形態5に係る高周波集積回路を示す断面図である。図6
において実施の形態3と異なるのは、空洞領域501を
BCB薄膜103よりシリコン基板101に設け、BC
B薄膜103に形成しない構成した点である。
(Embodiment 5) FIG. 6 is a sectional view showing a high-frequency integrated circuit according to Embodiment 5 of the present invention. FIG.
Is different from the third embodiment in that the cavity region 501 is provided on the silicon substrate 101 from the BCB thin film 103,
This is a point that it is not formed on the B thin film 103.

【0044】シリコン基板101に空洞領域501を形
成することによって、MMIC106下方の誘電体を薄
くし、その影響を小さくすることが可能となる。例え
ば、厚さ20μmのBCB膜(誘電率2.69)を誘電
体薄膜として用い、封止材(誘電率3.5)を注入して
厚さ45μmとした場合、MMIC106上の配線(マ
イクロストリップ線路構造)の実効誘電率は8.6とな
り、MMICの配線が空気中に露出する場合の8.4と
ほぼ等しくなる。
By forming the cavity region 501 in the silicon substrate 101, it is possible to reduce the thickness of the dielectric below the MMIC 106 and to reduce the influence thereof. For example, when a BCB film (dielectric constant 2.69) having a thickness of 20 μm is used as a dielectric thin film and a sealing material (dielectric constant 3.5) is injected to have a thickness of 45 μm, a wiring (microstrip) on the MMIC 106 is formed. The effective permittivity of the line structure is 8.6, which is almost equal to 8.4 when the wiring of the MMIC is exposed to the air.

【0045】このような構造とすることで、フリップチ
ップ実装時にもMMICの実効誘電率が大きく変化せ
ず、特性劣化を抑えることができるため、小型かつ安価
に高周波集積回路を実現できる。
By adopting such a structure, the effective dielectric constant of the MMIC does not largely change during flip-chip mounting, and characteristic deterioration can be suppressed. Therefore, a small-sized and inexpensive high-frequency integrated circuit can be realized.

【0046】(実施の形態6)図7は、本発明の実施の
形態6に係る高周波集積回路を示す断面図である。図7
において実施の形態1と異なるのは、MMIC106の
下方全面ではなく部分的に空洞領域601を形成した点
である。
(Embodiment 6) FIG. 7 is a sectional view showing a high frequency integrated circuit according to Embodiment 6 of the present invention. FIG.
The difference from the first embodiment lies in that the hollow region 601 is formed not partially but entirely below the MMIC 106.

【0047】実施の形態1では、MMIC106下方全
面に空洞領域を形成しているが、MMICの大きさの関
係や、MMIC上の回路保護又は固定などの理由によっ
て全面に空洞領域を形成できない場合など、部分的に空
洞領域601を形成することによっても、封止材108
によるMMIC106の特性劣化を軽減することが可能
である。
In the first embodiment, the hollow region is formed on the entire lower surface of the MMIC 106. However, when the hollow region cannot be formed on the entire surface due to the size of the MMIC, circuit protection or fixing on the MMIC, or the like. The sealing material 108 can also be formed by partially forming the cavity region 601.
It is possible to reduce the characteristic deterioration of the MMIC 106 due to the above.

【0048】低雑音増幅用MMICを例にとって説明す
ると、MMIC内部の整合回路部分にのみに空洞領域を
形成した場合、利得は劣化するが、周波数特性の変化を
小さく抑えられる。MMICの入力側整合回路部分にの
みに空洞領域を形成した場合、利得は劣化するが、低雑
音性は維持される。また、MMICの出力側整合回路部
分にのみに空洞領域を形成した場合、低雑音性は劣化す
るが、利得の変化は小さく抑えられる。なお、空洞領域
601に対応する金属層の部分は、取り除いて金属パタ
ーン除去部602とする。
In the case of the low-noise amplification MMIC as an example, when a cavity region is formed only in the matching circuit portion inside the MMIC, the gain is deteriorated but the change in the frequency characteristic can be suppressed to a small value. When the cavity region is formed only in the input-side matching circuit portion of the MMIC, the gain is deteriorated, but the low noise property is maintained. Further, when the cavity region is formed only in the output-side matching circuit portion of the MMIC, the change in gain is suppressed to a small degree, although the low noise property is deteriorated. Note that the metal layer portion corresponding to the cavity region 601 is removed to form a metal pattern removal portion 602.

【0049】このようにMMIC106の下方の一部に
選択的に空洞領域601を形成することで、MMIC1
06の特性劣化の原因である不要な寄生容量が増加する
ことを防ぐと共に、封止材108が挿入される部分を増
やすことによって強度を高め、優れた特性の高周波集積
回路を構成できる。これにより、優れた特性の高周波集
積回路を小型かつ安価に実現できる。
As described above, by selectively forming the cavity region 601 in a part below the MMIC 106, the MMIC 1
In addition to preventing an increase in unnecessary parasitic capacitance, which is a cause of the characteristic deterioration of No. 06, the strength is increased by increasing the portion where the sealing material 108 is inserted, and a high-frequency integrated circuit having excellent characteristics can be configured. Thus, a high-frequency integrated circuit having excellent characteristics can be realized in a small size and at low cost.

【0050】なお、本実施の形態では、BCB薄膜10
3に空洞領域を設けて封止材108部分とあわせて空洞
領域を形成するように構成した場合について説明してい
るが、図8に示すように、封止材108部分のみを取り
除いて空洞領域701を形成しても良く、図9に示すよ
うに、シリコン基板101、積層体、封止材108を連
続して空洞領域を設けた構成としても良い。なお、図8
において、702は、金属パターン除去部を示す。
In this embodiment, the BCB thin film 10
3, a case is described in which a cavity region is formed by forming a cavity region together with the sealing material 108 portion. However, as shown in FIG. 701 may be formed, and as shown in FIG. 9, a structure in which the silicon substrate 101, the stacked body, and the sealing material 108 are continuously provided with a cavity region may be employed. FIG.
In the figure, reference numeral 702 denotes a metal pattern removing unit.

【0051】(実施の形態7)図10は、本発明の実施
の形態7に係る高周波集積回路を示す断面図である。図
10において実施の形態1と異なるのは、誘電体薄膜を
多層構造とし、一部の層(ここでは、第1の金属層10
2、BCB薄膜103、第2の金属層104)に空洞領
域901を形成する構成とした点である。
(Embodiment 7) FIG. 10 is a sectional view showing a high-frequency integrated circuit according to Embodiment 7 of the present invention. 10 is different from the first embodiment in that the dielectric thin film has a multi-layer structure, and some layers (here, first metal layer 10
Second, a cavity region 901 is formed in the BCB thin film 103 and the second metal layer 104).

【0052】MMIC106をフリップチップ実装した
際の、MMIC106下方の誘電体の影響を小さくする
ためには、空洞領域901はできるだけ深いことが望ま
しく、例えば30GHz帯のMMICならば、数mm以
上あれば影響はほぼ無視できる。しかし、回路の薄型化
や、シリコン基板の上面、下面に形成された回路の接続
の点からもシリコン基板は1mm程度以上の厚さとする
ことは困難である。また、バンプを高くすると寄生成分
が増加してしまうので、例えば30GHz帯では100
μm以下が望ましい。
In order to reduce the influence of the dielectric below the MMIC 106 when the MMIC 106 is flip-chip mounted, it is desirable that the cavity region 901 be as deep as possible. Is almost negligible. However, it is difficult to reduce the thickness of the silicon substrate to about 1 mm or more from the viewpoint of reducing the thickness of the circuit and connecting the circuits formed on the upper and lower surfaces of the silicon substrate. Also, if the height of the bump is increased, the parasitic component increases.
μm or less is desirable.

【0053】本実施の形態では、空洞領域901を形成
するBCB薄膜103とは別に第2の誘電体薄膜902
を第1の金属層102とシリコン基板101との間に設
けて多層構造としている。このように、空洞901内に
シリコン基板101と誘電率の異なる第2の誘電体薄膜
902を積層することで、MMIC106上の回路から
放射された電界がシリコン基板101に広がるのを防い
でいる。第2の誘電体薄膜902としては、例えば厚さ
数μmのBCB薄膜(誘電率2.69)を用いていも良
い。
In this embodiment, the second dielectric thin film 902 is provided separately from the BCB thin film 103 forming the cavity region 901.
Is provided between the first metal layer 102 and the silicon substrate 101 to form a multilayer structure. By laminating the second dielectric thin film 902 having a different dielectric constant from the silicon substrate 101 in the cavity 901 as described above, the electric field radiated from the circuit on the MMIC 106 is prevented from spreading to the silicon substrate 101. As the second dielectric thin film 902, for example, a BCB thin film (dielectric constant 2.69) having a thickness of several μm may be used.

【0054】このように、空洞領域901内にシリコン
基板101と誘電率の異なる誘電体薄膜902を積層す
ることで、フリップチップ実装時にもMMICの特性劣
化を小さく抑えることができるため、小型かつ安価に高
周波集積回路を実現できる。
As described above, by stacking the dielectric thin film 902 having a different dielectric constant from the silicon substrate 101 in the cavity region 901, it is possible to suppress the characteristic deterioration of the MMIC even during flip-chip mounting, so that it is small and inexpensive. A high frequency integrated circuit can be realized.

【0055】(実施の形態8)図11は、本発明の上記
実施の形態1〜7に係る高周波集積回路を備えた無線端
末装置の概略構成を示すブロック図である。図11を用
いて、その構成と動作を説明する。
(Eighth Embodiment) FIG. 11 is a block diagram showing a schematic configuration of a wireless terminal device provided with a high-frequency integrated circuit according to the first to seventh embodiments of the present invention. The configuration and operation will be described with reference to FIG.

【0056】信号受信時は、アンテナ1001で受信さ
れた信号は、分波器1002を通って低雑音増幅器10
03にて増幅され、帯域通過フィルタ1004aにて不
要な周波数成分が除去される。この信号は、ミキサ10
05aにて局部発振器1009の信号を帯域通過フィル
タ1004bでフィルタリングした信号を用いてIF
(中間周波数)信号へと変換される。IF信号となった
受信信号は、変復調部1006にて復調信号に変換さ
れ、ベースバンド部1007にて通信データの処理が行
われる。
At the time of signal reception, the signal received by the antenna 1001 passes through the duplexer 1002,
03, and unnecessary frequency components are removed by the band-pass filter 1004a. This signal is supplied to the mixer 10
05a, the signal of the local oscillator 1009 is filtered by the band-pass filter 1004b,
(Intermediate frequency) signal. The received signal converted into an IF signal is converted into a demodulated signal by a modulation / demodulation unit 1006, and communication data is processed by a baseband unit 1007.

【0057】一方、送信時は、ベースバンド部1007
にて生成された通信データは、変復調部1006てにI
F信号に変換され、局部発振器1009の信号を用いて
ミキサ1005bにて送信信号に変換される。送信信号
は、不要周波数成分が帯域通過フィルタ1004c、1
004dにて除去されると共に、送信アンプ1008
a、1008bにて所望の大きさに増幅され、分波器1
002を通ってアンテナ1001より送信される。
On the other hand, when transmitting, the baseband unit 1007
The communication data generated by
The signal is converted into an F signal, and is converted into a transmission signal by mixer 1005b using the signal of local oscillator 1009. The transmission signal includes unnecessary frequency components in bandpass filters 1004c, 1004c,
004d and the transmission amplifier 1008
a, amplified to a desired size in 1008b,
002 and transmitted from the antenna 1001.

【0058】本構成において、低雑音増幅器1003、
ミキサ1005、送信アンプ1008に用いられるMM
IC又はトランジスタといった能動回路部に、実施の形
態1〜7にて説明した高周波集積回路を用いる。
In this configuration, the low noise amplifier 1003,
MM used for mixer 1005 and transmission amplifier 1008
The high frequency integrated circuit described in Embodiment Modes 1 to 7 is used for an active circuit unit such as an IC or a transistor.

【0059】本実施の形態の無線端末装置は、小型、低
コスト化に適したIC実装構造を有する高周波集積回路
を用いているので、小型、低コストに無線システムを実
現できるという有利な効果が得られる。
Since the radio terminal device of this embodiment uses a high-frequency integrated circuit having an IC mounting structure suitable for miniaturization and cost reduction, the radio terminal device has an advantageous effect of realizing a radio system at a small size and low cost. can get.

【0060】なお、本実施の形態では、本発明の高周波
集積回路を備えた無線端末装置について説明している
が、本発明の高周波集積回路を備えた無線基地局装置、
無線計測装置に用いても同様の効果が得られることは言
うまでもない。
Although the present embodiment describes a wireless terminal device provided with the high-frequency integrated circuit of the present invention, a wireless base station device provided with the high-frequency integrated circuit of the present invention,
It goes without saying that the same effect can be obtained even when used in a wireless measurement device.

【0061】本発明は上記実施の形態1〜8に限定され
ず種々変更して実施することが可能である。例えば、上
記実施の形態1〜8における各層や膜の材質や寸法など
には限定されず、適宜変更することができる。具体的に
は、上記実施の形態1〜8では、高い誘電率を有する基
板としてシリコン基板を用いた場合について説明してい
るが、本発明では、誘電体基板として、例えばセラミッ
ク基板、セラミック多層基板、GaAs基板などを用い
ても同様に実施可能である。また、上記実施の形態1〜
8では、誘電体薄膜としてベンゾシクロブテン薄膜を用
いた場合について説明しているが、本発明では、誘電体
薄膜として、他の誘電体薄膜、例えばポリイミド薄膜、
二酸化シリコン薄膜を用いても同様に実施可能である。
The present invention is not limited to the above-described first to eighth embodiments and can be implemented with various modifications. For example, the materials and dimensions of the layers and films in the first to eighth embodiments are not limited, and can be changed as appropriate. Specifically, in the first to eighth embodiments, the case where a silicon substrate is used as a substrate having a high dielectric constant is described. However, in the present invention, as a dielectric substrate, for example, a ceramic substrate, a ceramic multilayer substrate , A GaAs substrate or the like can be used. In addition, the first embodiment
8 describes the case where a benzocyclobutene thin film is used as the dielectric thin film, but in the present invention, as the dielectric thin film, another dielectric thin film, for example, a polyimide thin film,
The present invention can be similarly implemented using a silicon dioxide thin film.

【0062】また、上記実施の形態1〜8では、第1の
金属層102と第2の金属層104を配線層として用い
た場合について説明しているが、第1の金属層102を
接地導体とし、第2の金属層104をストリップ導体と
して用いたマイクロストリップ線路構造としても同様に
実施可能である。また、第2の金属層104を接地導体
及びストリップ導体として用いるコプレナー線路構造
や、第1の金属層102を接地導体とし、第2の金属層
104を接地導体及びストリップ導体として用いる接地
導体付きコプレナー線路構造としても同様に実施可能で
ある。
Further, in the first to eighth embodiments, the case where the first metal layer 102 and the second metal layer 104 are used as the wiring layers has been described. A microstrip line structure using the second metal layer 104 as a strip conductor can be similarly implemented. In addition, a coplanar line structure using the second metal layer 104 as a ground conductor and a strip conductor, or a coplanar with a ground conductor using the first metal layer 102 as a ground conductor and using the second metal layer 104 as a ground conductor and a strip conductor The present invention can be similarly implemented as a line structure.

【0063】また、上記実施の形態1〜8では、封止材
108の粘性について記載していないが、粘性の高い封
止材を用いることで注入量を調整することも可能であ
る。
In the first to eighth embodiments, the viscosity of the sealing material 108 is not described, but the injection amount can be adjusted by using a sealing material having a high viscosity.

【0064】[0064]

【発明の効果】以上のように本発明によれば、誘電体薄
膜を積層した誘電体基板にマイクロ波集積回路をフリッ
プチップ実装する際に、マイクロ波集積回路の下方に封
止材が入り込まないように誘電体薄膜に空洞領域を設け
ることによって、実装してもマイクロ波集積回路の特性
が劣化しないようにすることができる。このため、小型
かつ安価で高周波集積回路を実現することができる。
As described above, according to the present invention, when a microwave integrated circuit is flip-chip mounted on a dielectric substrate on which a dielectric thin film is laminated, a sealing material does not enter under the microwave integrated circuit. By providing the cavity region in the dielectric thin film as described above, it is possible to prevent the characteristics of the microwave integrated circuit from deteriorating even when it is mounted. Therefore, a small-sized and inexpensive high-frequency integrated circuit can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1に係る高周波集積回路を
示す断面図
FIG. 1 is a sectional view showing a high-frequency integrated circuit according to a first embodiment of the present invention;

【図2】本発明の実施の形態2に係る高周波集積回路を
示す断面図
FIG. 2 is a sectional view showing a high-frequency integrated circuit according to a second embodiment of the present invention;

【図3】本発明の実施の形態2に係る高周波集積回路を
示す断面図
FIG. 3 is a sectional view showing a high-frequency integrated circuit according to a second embodiment of the present invention;

【図4】本発明の実施の形態3に係る高周波集積回路を
示す断面図
FIG. 4 is a sectional view showing a high-frequency integrated circuit according to a third embodiment of the present invention;

【図5】本発明の実施の形態4に係る高周波集積回路を
示す断面図
FIG. 5 is a sectional view showing a high-frequency integrated circuit according to a fourth embodiment of the present invention;

【図6】本発明の実施の形態5に係る高周波集積回路を
示す断面図
FIG. 6 is a sectional view showing a high-frequency integrated circuit according to a fifth embodiment of the present invention;

【図7】本発明の実施の形態6に係る高周波集積回路を
示す断面図
FIG. 7 is a sectional view showing a high-frequency integrated circuit according to a sixth embodiment of the present invention;

【図8】本発明の実施の形態6に係る高周波集積回路を
示す断面図
FIG. 8 is a sectional view showing a high-frequency integrated circuit according to a sixth embodiment of the present invention;

【図9】本発明の実施の形態6に係る高周波集積回路を
示す断面図
FIG. 9 is a sectional view showing a high-frequency integrated circuit according to a sixth embodiment of the present invention;

【図10】本発明の実施の形態7に係る高周波集積回路
を示す断面図
FIG. 10 is a sectional view showing a high-frequency integrated circuit according to a seventh embodiment of the present invention;

【図11】本発明の高周波集積回路を備えた無線端末装
置の概略構成を示すブロック図
FIG. 11 is a block diagram showing a schematic configuration of a wireless terminal device provided with the high-frequency integrated circuit of the present invention.

【図12】従来の高周波集積回路を示す断面図FIG. 12 is a sectional view showing a conventional high-frequency integrated circuit.

【図13】従来の高周波集積回路を示す断面図FIG. 13 is a sectional view showing a conventional high-frequency integrated circuit.

【図14】従来の高周波集積回路を示す断面図FIG. 14 is a sectional view showing a conventional high-frequency integrated circuit.

【符号の説明】[Explanation of symbols]

101 シリコン基板 102 第1の金属層 103 BCB薄膜 104 第2の金属層 105 ヴィアホール 106 MMIC 107 バンプ 108 封止材 109,201,601,701,901 空洞領域 110,202,301,501,601,801 貫
通穴 401 窪み 602,702 金属パターン除去部 902 第2の誘電体薄膜 1001 アンテナ 1002 分波器 1003 低雑音増幅器 1004 帯域通過フィルタ 1005 ミキサ 1006 変復調部 1007 ベースバンド部 1008 送信アンプ
Reference Signs List 101 silicon substrate 102 first metal layer 103 BCB thin film 104 second metal layer 105 via hole 106 MMIC 107 bump 108 sealing material 109, 201, 601, 701, 901 cavity region 110, 202, 301, 501, 601 801 Through hole 401 Depression 602, 702 Metal pattern removal unit 902 Second dielectric thin film 1001 Antenna 1002 Duplexer 1003 Low noise amplifier 1004 Band pass filter 1005 Mixer 1006 Modulation / demodulation unit 1007 Baseband unit 1008 Transmission amplifier

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 誘電体薄膜を挟持した一対の配線層を含
む積層体を有する誘電体基板と、前記誘電体基板の前記
配線層上に実装された半導体素子と、前記半導体素子の
下方に形成された少なくとも一つの空洞領域と、前記積
層体と前記半導体素子との間に供給された封止部材と、
を具備し、前記空洞領域は、前記封止部材が前記半導体
素子の下方への侵入を防止できるような位置に形成され
ることを特徴とする高周波集積回路。
1. A dielectric substrate having a laminate including a pair of wiring layers sandwiching a dielectric thin film, a semiconductor element mounted on the wiring layer of the dielectric substrate, and formed below the semiconductor element. At least one cavity region, a sealing member supplied between the stacked body and the semiconductor element,
Wherein the cavity region is formed at a position where the sealing member can prevent the semiconductor element from intruding below the semiconductor element.
【請求項2】 前記空洞領域の幅を前記半導体素子の幅
より小さく設定することを特徴とする請求項1記載の高
周波集積回路。
2. The high-frequency integrated circuit according to claim 1, wherein a width of said cavity region is set smaller than a width of said semiconductor element.
【請求項3】 前記空洞領域の幅を前記半導体素子の能
動素子領域下方に選択的に配置することを特徴とする請
求項1記載の高周波集積回路。
3. The high-frequency integrated circuit according to claim 1, wherein a width of said cavity region is selectively arranged below an active device region of said semiconductor device.
【請求項4】 前記空洞領域の幅を前記半導体素子の幅
より小さく設定し、前記半導体素子は前記積層体におけ
る前記誘電体基板側の配線層上に実装されることを特徴
とする請求項1記載の高周波集積回路。
4. The semiconductor device according to claim 1, wherein a width of the cavity region is set smaller than a width of the semiconductor element, and the semiconductor element is mounted on a wiring layer on the dielectric substrate side in the stacked body. A high-frequency integrated circuit according to claim 1.
【請求項5】 前記空洞領域は、前記誘電体基板のみに
形成されていることを特徴とする請求項1記載の高周波
集積回路。
5. The high-frequency integrated circuit according to claim 1, wherein said cavity region is formed only in said dielectric substrate.
【請求項6】 前記積層体は、少なくとも2層の誘電体
薄膜を有する多層構造であることを特徴とする請求項1
から請求項5のいずれかに記載の高周波集積回路。
6. The laminate according to claim 1, wherein the laminate has a multilayer structure having at least two dielectric thin films.
A high-frequency integrated circuit according to any one of claims 1 to 5.
【請求項7】 請求項1から請求項6のいずれかに記載
の高周波集積回路を備えたことを特徴とする無線基地局
装置。
7. A radio base station apparatus comprising the high-frequency integrated circuit according to claim 1.
【請求項8】 請求項1から請求項6のいずれかに記載
の高周波集積回路を備えたことを特徴とする無線端末装
置。
8. A wireless terminal device comprising the high-frequency integrated circuit according to claim 1.
【請求項9】 請求項1から請求項6のいずれかに記載
の高周波集積回路を備えたことを特徴とする無線計測装
置。
9. A wireless measurement device comprising the high-frequency integrated circuit according to claim 1.
JP2000041216A 2000-02-18 2000-02-18 High frequency integrated circuit Withdrawn JP2001230343A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000041216A JP2001230343A (en) 2000-02-18 2000-02-18 High frequency integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000041216A JP2001230343A (en) 2000-02-18 2000-02-18 High frequency integrated circuit

Publications (1)

Publication Number Publication Date
JP2001230343A true JP2001230343A (en) 2001-08-24

Family

ID=18564483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000041216A Withdrawn JP2001230343A (en) 2000-02-18 2000-02-18 High frequency integrated circuit

Country Status (1)

Country Link
JP (1) JP2001230343A (en)

Similar Documents

Publication Publication Date Title
KR100634947B1 (en) High-frequency device
US6456172B1 (en) Multilayered ceramic RF device
US5629241A (en) Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
US7701728B2 (en) Electronic component module and radio comunications equipment
JP3331967B2 (en) Millimeter wave module
US5510758A (en) Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
KR100674793B1 (en) Multilayer ceramic device
US5450046A (en) Composite microwave circuit module assembly and its connection structure
KR100891763B1 (en) Semiconductor device
EP1094538A2 (en) Multilayered ceramic RF device
JP2790033B2 (en) Semiconductor device
JP2000124358A (en) High-frequency integrated circuit
KR100400588B1 (en) Apparatus for amplifying high frequency signal and method for manufacturing the same
JP4603527B2 (en) Modular component with capsule
JP4015746B2 (en) Semiconductor device
JP4190111B2 (en) High frequency module
US20200411418A1 (en) Semiconductor package structures for broadband rf signal chain
JP2006513564A (en) An element having an ultra-high frequency connection on a substrate
US7382198B2 (en) Differential amplifier circuitry formed on semiconductor substrate with rewiring technique
JP2001230343A (en) High frequency integrated circuit
JP2002009193A (en) Semiconductor device
JP4595240B2 (en) High frequency module substrate device and manufacturing method thereof
JPH06334137A (en) Hybrid integrated circuit and its manufacture
JP3334954B2 (en) High frequency semiconductor device
WO2004112136A1 (en) Electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070202

A977 Report on retrieval

Effective date: 20081020

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090205