JP2001223596A - 信号切替装置 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な構成で、複数の通信回線の切り替えを
することができる信号切替装置を提供することを課題と
する。 【解決手段】 信号切替装置は、送信データ信号ＴＸＤ
および通信制御信号ＲＴＳまたはＤＴＲを各入力端子に
入力し、通信制御信号のレベルに応じて、送信データ信
号のレベルを複数の出力端子に出力信号として順次出力
し、任意の出力信号をシリアルデータ通信出力とするデ
コーダ１と、デコーダ１の他の出力信号をラッチ信号と
して、通信制御信号のいずれかをシフトクロック信号ま
たはデータ信号として各入力端子に入力し、シフトクロ
ック信号によりデータ信号のレベルを順次シフトすると
共に、ラッチ信号によりデータ信号がラッチされ、出力
端子から所定のパラレルデータ出力を出力するシフトレ
ジスタ２とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、映像切替
システムにおいて、コンピュータで複数のＶＴＲ（ビデ
オテープレコーダー）に接続されたシリアルインターフ
ェースなどの通信回線の切り替え、切り替えた映像信号
をモニタに出力するための信号切替装置に関するもので
ある。

【０００２】

【従来の技術】従来、複数のＶＴＲを制御するためにパ
ーソナルコンピュータ（ＰＣ）からＶＴＲへパラレル信
号を出力するには、パーソナルコンピュータ（ＰＣ）に
専用の拡張ボード（カード）を増設するか、パラレル出
力ポートとしてプリンタ出力ポートを使用していた。

【０００３】この場合、パーソナルコンピュータ（Ｐ
Ｃ）などの端末装置側においてできるだけ簡単なハード
ウエアで複数のシリアル通信（ＲＳ−２３２ＣやＲＳ−
４２２Ａ）を切り替えたいという要求があった。

【０００４】また、Ｗｉｎｄｏｗｓ ＮＴなどのオペレ
ーティングシステム（ＯＳ）では、ハードウエアコント
ロールのためにデバイスドライバが必要となるが、この
デバイスドライバの開発は困難なことが多いため、パラ
レルポート拡張カードなどを簡単に端末装置にインスト
ールすることができない場合があった。一方で、ＲＳ−
２３２ＣのポートにアクセスするためのＡＰＩ（Ａｐｐ
ｌｉｃａｔｉｏｎ Ｐｒｏｇｒａｍｍｉｎｇ Ｉｎｔｅ
ｒｆａｃｅ）はＯＳに標準で搭載されているので、特別
なツールは必要ないため、積極的にこの機能を使いたい
という要求があった。

【０００５】また、通常、パーソナルコンピュータ（Ｐ
Ｃ）のシリアル通信ポートは、多くても２つ、最近の機
種では１つしか搭載されていないので、複数のシリアル
通信を使用する場合には、通信回線の切り替えが必要と
なっていた。

【０００６】また、パーソナルコンピュータ（ＰＣ）の
シリアル通信用のコネクタに接続されている出力ポート
は、ＴＸＤ（Ｔｒａｎｓｍｉｔ Ｄａｔａ：送信データ
信号）、ＤＴＲ（Ｄａｔａ Ｔｅｒｍｉｎａｌ Ｒｅａ
ｄｙ：送信準備信号）、およびＲＴＳ（Ｒｅｑｕｅｓｔ
Ｔｏ Ｓｅｎｄ：送信要求信号）の３本しかないた
め、そのままでは複雑な回線切替の制御を行うことがで
きなかった。

【０００７】また、市販の多ポート通信用ボード（また
はカード）は一般的に高価であり、しかも制御も複雑で
あった。

【０００８】このような要求に対応するため、本発明の
出願人は、先に、ＲＳ−２３２Ｃ回線を介して複数のビ
デオを切り替える特開平１１−２３２７２９号公報記載
のＶＴＲコントロールシステムを提案している。

【０００９】

【発明が解決しようとする課題】しかし、上述した従来
のＶＴＲコントロールシステムでは、簡易な信号の切り
替えをするだけでよい場合であっても、高度のソフトウ
エアの開発技術が必要であったり、ソフトウエアのデバ
ッグのために高価な機材を用いなくてはならないという
不都合があった。

【００１０】そこで、本発明は、かかる点に鑑みてなさ
れたものであり、簡単な構成で、複数の通信回線の切り
替えをすることができる信号切替装置を提供することを
課題とする。

【００１１】

【課題を解決するための手段】本発明の信号切替装置
は、送信データ信号、通信制御信号を用いて、所定のシ
リアルデータ通信出力と、パラレルデータ出力を切り替
える信号切替装置において、送信データ信号および通信
制御信号を各入力端子に入力し、通信制御信号のレベル
に応じて、送信データ信号のレベルを複数の出力端子に
出力信号として順次出力し、任意の出力信号をシリアル
データ通信出力とするデコーダ手段と、デコーダ手段の
他の出力信号をラッチ信号として、通信制御信号のいず
れかをシフトクロック信号またはデータ信号として各入
力端子に入力し、シフトクロック信号によりデータ信号
のレベルを順次シフトすると共に、ラッチ信号によりデ
ータ信号がラッチされ、出力端子から所定のパラレルデ
ータ出力を出力するパラレル出力手段とを備え、通信制
御信号のレベルに応じて、任意のシリアルデータ通信出
力とパラレルデータ出力とを切り替えるものである。

【００１２】従って本発明によれば、以下の作用をす
る。デコーダ手段は、送信データ信号および送信要求信
号または送信準備信号などの通信制御信号を各入力端子
に入力し、通信制御信号のレベルに応じて、送信データ
信号のレベルを複数の出力端子に出力信号として順次出
力し、任意の出力信号をシリアルデータ通信出力とす
る。

【００１３】また、パラレル出力手段は、デコーダ手段
の他の出力信号をラッチ信号として、通信制御信号のい
ずれか、ここでは送信要求信号をシフトクロック信号、
送信準備信号をデータ信号として各入力端子に入力し、
シフトクロック信号によりデータ信号のレベルを順次シ
フトすると共に、ラッチ信号によりデータ信号がラッチ
され、出力端子から所定のパラレルデータ出力を出力す
る。

【００１４】なお、映像切替システムにおいて、パーソ
ナルコンピュータと信号切替装置とはシリアル信号が伝
送される１本のシリアル通信線により接続され、信号切
替装置の被制御装置切り替え用の出力端子と被制御装置
とが、シリアル通信線により接続される。

【００１５】このようにして、この信号切替装置は、デ
コーダ手段により、送信要求信号または送信準備信号の
通信制御信号のレベルに応じて、任意のシリアルデータ
通信出力とパラレルデータ出力とをそれぞれ独立して切
り替える。

【００１６】この信号切替装置は、この送信データ信
号、送信要求信号および送信準備信号を使用して、切り
替えのためにデータの再転送をすることなく、各系統で
独立してシリアル通信の切り替えを行い、独立してパラ
レルデータを作り出す。

【００１７】

【発明の実施の形態】本実施の形態の信号切替装置は、
例えば、映像切替システムにおいて適用されるものであ
って、特に、ＲＳ−２３２Ｃなどのシリアル通信ライン
の通信制御信号とデコーダを組み合わせて、独立したシ
リアル通信回線の切り替えと、パラレル出力の制御を行
うものである。

【００１８】ここで、映像切替システムは、図示はしな
いが、パーソナルコンピュータ（ＰＣ）と、切替器と、
複数のＶＴＲと、セレクタと、テレビモニタとを有して
構成され、１台のパーソナルコンピュータ（ＰＣ）で切
替器を介して複数のＶＴＲを切り替え、切り替えに応じ
た映像／音声信号をセレクタを介してテレビモニタへ出
力するものである。本実施の形態の信号切替装置は切替
器に相当するものである。

【００１９】図１１は、本実施の形態の信号切替装置を
適用した映像／音声切替スイッチャーを示す図である。
図１１Ａにおいて、フロントパネル１１０には内部回路
の電源電圧の投入を行う電源スイッチ１１１と、入力信
号に対する出力信号の各クロスポイントにおける切り替
えを行う切替スイッチ１１２とが設けられている。

【００２０】図１１Ｂにおいて、リアパネル１１３には
ビデオ／オーディオ入力端子１１４−１と、ビデオ／オ
ーディオ出力端子１１４−２と、リファレンスビデオ入
力端子１１５と、パラレルリモート端子１１６と、Ｓ映
像入力端子１１７−１と、Ｓ映像出力端子１１７−２
と、ＡＣインレット１１８とが設けられている。

【００２１】ここで、パラレルリモート端子１１６は上
述した映像切替システムにおけるセレクタのコントロー
ルパネルと接続されるパラレル出力用端子である。

【００２２】また、ビデオ／オーディオ入出力端子はす
べて同軸ケーブル用端子であり、パラレルリモート端子
１１６はマルチピン端子（２５ピン）である。

【００２３】図１１Ｃはリモート端子のピン配列を示
し、図１１Ｄはリモート端子のピン名称を示している。
なお、上述した映像切替システムにおいて、ＶＴＲに接
続されるセレクタ内部のコントロールパネル側から選択
する動作モードをリモートモードといい、ＶＴＲ内部の
信号処理部であるＤＳＰ（デジタルシグナルプロセッサ
ー）側から選択する動作モードをローカルモードとい
う。ここでは、リモートモードにおけるセレクタ内部の
コントロールパネルへの制御信号を示している。

【００２４】なお、図示はしないが、映像切替システム
において、パーソナルコンピュータ（ＰＣ）とスイッチ
ャー（切替器）とはシリアル信号が伝送される１本のＲ
Ｓ−２３２Ｃ通信線により接続され、スイッチャー（切
替器）のＶＴＲ切り替え用の複数のＲＳ−２３２Ｃ出力
端子と複数のＶＴＲとが、複数本（最大８本）のＲＳ−
２３２Ｃ通信線により接続される。

【００２５】また、図示はしないが、内部にパーソナル
コンピュータ（ＰＣ）に相当するマイクロコンピュータ
を内蔵しているスイッチャー（切替器）では、パーソナ
ルコンピュータ（ＰＣ）および接続用のＲＳ−２３２Ｃ
通信線は必要がないが、以下の説明は、パーソナルコン
ピュータ（ＰＣ）とスイッチャー（切替器）とがＲＳ−
２３２Ｃ通信線で接続される場合についてのみ説明す
る。

【００２６】さらに、スイッチャー（切替器）におい
て、パーソナルコンピュータ（ＰＣ）から１つのシリア
ル通信信号が複数（最大８本）にＳ／Ｐ（シリアル／パ
ラレル）変換された信号が出力されるパラレルリモート
端子１１６と、セレクタのコントロールパネルとはコン
トロール線により接続されている。

【００２７】なお、図示はしないが、ＲＳ−２３２Ｃ端
子は、マルチピン構成（９ピンまたは１２ピン）となっ
ている。

【００２８】このように、上述したスイッチャーは、８
入力（ＩＮＰＵＴ １〜８）に対してそれぞれ２系統の
出力（ＯＵＴＰＵＴ １／２）切り替えと、各系統の出
力をそれぞれ無効（ＯＦＦ）にすることも可能である。
従って、最低でも、（８＋１）×２＝１８ビットのパラ
レル出力までを要求される可能性が出てきた。

【００２９】また、上述した映像切替システムにおい
て、このスイッチャーに接続する複数のＶＴＲについて
も、シリアルインターフェースの方式がＲＳ−２３２Ｃ
とＲＳ−４２２Ａとを混在して使用したいという要求も
あったため、従来の技術に示した特開平１１−２３２７
２９号公報記載のＶＴＲコントロールシステムの図１０
のＳＰ変換器の改良として、図１２のシリアル通信回路
およびパラレル出力回路を開発した。

【００３０】この図１２に示すシリアル通信回路および
パラレル出力回路は、本実施の形態の信号切替装置を説
明する前の前提となるものである。図１２が従来のＳＰ
変換器と異なる点は送信の際にＲＳ−２３２Ｃ用のアナ
ログマルチプレクサ１２２−１およびＲＳ−４２２Ａ用
のアナログマルチプレクサ１２２−３のイネーブル端子
Ｅの有効／無効の選択切り替えを、ＤＴＲ信号とシフト
レジスタ１２１−１出力（ＱＤ）の２信号のオアゲート
１２７−１の出力およびＤＴＲ信号とシフトレジスタ１
２１−１出力（ＱＨ）の２信号のオアゲート１２７−２
の出力を用いている点と、受信の際にＲＳ−２３２Ｃ用
のアナログマルチプレクサ１２２−２またはＲＳ−４２
２Ａ用のアナログマルチプレクサ１２２−４の受信信号
を抵抗器１２８−１および抵抗器１２８−２を介して１
本のラインで受信している点である。

【００３１】このようなシリアル通信回路およびパラレ
ル出力回路は、以下のような動作をする。図１２におい
て、シフトレジスタ１２１−１は送信の際にＲＳ−２３
２Ｃ用のアナログマルチプレクサ１２２−１およびＲＳ
−４２２Ａ用のアナログマルチプレクサ１２２−３のス
イッチの選択の動作をし、受信の際にＲＳ−２３２Ｃ用
のアナログマルチプレクサ１２２−２およびＲＳ−４２
２Ａ用のアナログマルチプレクサ１２２−４の動作をす
る。

【００３２】また、シフトレジスタ１２１−２は、図１
１Ｄに示したスイッチャーのパラレルリモートピンのＳ
ＥＬＥＣＴ１−１〜１−８までの選択制御を行い、シフ
トレジスタ１２１−３は、図１１Ｄに示したリモートピ
ンのＳＥＬＥＣＴ２−１〜２−８までの選択制御を行
い、シフトレジスタ１２１−４は、図１１Ｄに示したリ
モートピンのＳＥＬＥＣＴ１・ＯＦＦとＳＥＬＥＣＴ２
・ＯＦＦの選択制御を行う。

【００３３】シフトレジスタ１２１にデータをセットす
る手順は、まず、ＬＣＫをハイレベルＨにする（ＤＴＲ
は−１２Ｖ）。ここでクロックを立ち上げてもＳＣＫを
ハイレベルＨに固定しているので、前回と同じデータが
ラッチされているため問題はない。次に、ＤＡＴＡ（Ｔ
ＸＤ）とＳＣＫ（ＲＴＳ）を使ってデータをシフトす
る。３２ビット転送が終わったらＬＣＫをハイレベルＨ
からローレベルＬ、さらにハイレベルＨとして、ラッチ
させる。

【００３４】調歩同期式（ＵＡＲＴ）通信を行う場合
は、シフトレジスタ１２１をコントロールして、ＲＳ−
２３２Ｃならシフトレジスタ１２１−１の出力ＱＤをロ
ーレベルＬ、ＲＳ−４２２Ａならシフトレジスタ１２１
−１の出力ＱＨをローレベルＬにする。

【００３５】そして、シフトレジスタ１２１−１のＬＣ
ＫをローレベルＬにする（ＤＴＲは１２Ｖ）。

【００３６】これにより、オアゲート１２７−１または
オアゲート１２７−２を介して、選択したいＲＳ−２３
２Ｃ用のアナログマルチプレクサ１２２−１またはＲＳ
−４２２Ａ用のアナログマルチプレクサ１２２−３のイ
ネーブル端子＿Ｅ（ただし、＿＊はアクティブローを示
す。なお、回路図中では上付バーで図示する。）がロー
レベルＬとなり、イネーブル端子Ｅが有効に切り替えら
れる。

【００３７】なお、このとき、ＳＣＫ（ＲＴＳ）はシフ
ト時以外はハイレベルＨに保っておく。

【００３８】なお、パワーオン直後、シフトレジスタ１
２１に値が転送されるまで、場合によっては双方の、受
信の際のＲＳ−２３２Ｃ用のアナログマルチプレクサ１
２２−２またはＲＳ−４２２Ａ用のアナログマルチプレ
クサ１２２−４の受信信号がぶつかってしまうことが考
えられるので、異なる抵抗値の抵抗器１２８−１および
抵抗器１２８−２を介して簡易的に１本のラインで受信
している。

【００３９】なお、ぶつかる条件は、シフトレジスタ１
２１−１の出力ＱＤがローレベルＬかつ出力ＱＨがロー
レベルＬかつＬＣＫがローレベルＬのときのみである。

【００４０】なお、送信データ信号ＴＸＤは、電圧＋５
〜＋１５Ｖのときに２進データ値で「０」、電圧−５〜
−１５Ｖのときに２進データ値で「１」となる。すなわ
ち、ロジックレベルでは、「０」の場合にローレベル
Ｌ、「１」の場合にハイレベルＨとなる。

【００４１】また、通信制御信号である送信要求信号Ｒ
ＴＳおよび送信準備信号ＤＴＲは、電圧＋５〜＋１５Ｖ
のときに「オン」、電圧−５〜−１５Ｖのときに「オ
フ」となる。すなわち、ロジックレベルでは、「オン」
の場合にローレベルＬ、「オフ」の場合にハイレベルＨ
となる。

【００４２】また、送信データ信号ＴＸＤは、通信して
いない時間帯はハイレベルＨのアイドル状態を保持し、
通信開始と共にローレベルＬのスタートビットを先頭
に、例えば、「１０００００１０」の８ビットのデータ
ビットを転送し、この後、ハイレベルＨの１ビットのス
トップビットを転送するようになっている。

【００４３】このとき、通信制御信号である送信要求信
号ＲＴＳおよび送信準備信号ＤＴＲは、ＲＳ−２３２Ｃ
通信制御線により接続されている切替器に対して、パー
ソナルコンピュータ（ＰＣ）がデータ通信の準備ができ
ているかどうかを通知するために用意されている。

【００４４】図１２の回路は、この３つの送信データ信
号ＴＸＤ、送信要求信号ＲＴＳおよび送信準備信号ＤＴ
Ｒを使用して、切替器でシリアル通信の切り替えおよび
パラレルデータを作り出すものである。

【００４５】次に、ＲＳ−２３２ＣとＲＳ−４２２Ａの
切り替え手順を説明する。図１２のシリアル通信回路お
よびパラレル出力においてはシフトレジスタ１２１のＬ
ＣＫ端子（ＤＴＲ）とアナログマルチプレクサ１２２の
イネーブル端子＿Ｅとを共用しているので、手順を間違
えると誤った状態になってしまうので注意が必要であ
る。逆に、シフトレジスタ１２１のＬＣＫ端子（ＤＴ
Ｒ）とアナログマルチプレクサ１２２のイネーブル端子
＿Ｅとを共用しているので、ＴＸＤ，ＤＴＲおよびＲＴ
Ｓの３本の信号線のみでシフトレジスタ１２１とアナロ
グマルチプレクサ１２２のコントロールを行いかがら、
同時にＵＡＲＴ（調歩同期式）通信を可能とすることが
できる。

【００４６】第１に、シフトレジスタ１２１に転送デー
タＴＸＤを転送する。ＲＳ−２３２Ｃのときはシフトレ
ジスタ１２１−１の出力ＱＤをローレベルＬ、ＲＳ−４
２２Ａのときはシフトレジスタ１２１−１の出力ＱＨを
ローレベルＬにすることを考慮しながら、シフトレジス
タ１２１−１のＬＣＫをハイレベルＨにして、シフトレ
ジスタ１２１−１のＤＡＴＡとＳＣＫをコントロールし
て４つのアナログマルチプレクサ１２２−１〜１２２−
４に合計３２ビットを転送する。

【００４７】このとき、ＤＡＴＡはＳＣＫの立ち上がり
でシフトされる。ＳＣＫは３２ビットシフト後、ハイレ
ベルＨの状態に保っておくようにする。シフト終了後、
ＬＣＫをハイレベルＨからローレベルＬ、さらにハイレ
ベルＨとして、ラッチする。ＳＣＫ（ＲＴＳ）はラッチ
後ハイレベルＨの状態に保っておく。

【００４８】第２に、送信データ信号ＴＸＤまたは受信
データ信号ＲＸＤ用アナログマルチプレクサ１２２を選
択する。シフトレジスタ１２１−１の出力ＱＤまたはＱ
ＨのどちらかがローレベルＬになっている。そこで、オ
アゲート１２７につながっているＬＣＫ端子をローレベ
ルＬにする。その結果、選択されている方のアナログマ
ルチプレクサ１２２のイネーブル端子＿Ｅがローレベル
Ｌになり、アナログマルチプレクサ１２２が送信データ
信号ＴＸＤまたは受信データ信号ＲＸＤのラインに接続
される。

【００４９】第３に、ＲＳ−２３２ＣかＲＳ−４２２Ａ
の通信を行う。選択されているインターフェース方式の
アナログマルチプレクサ１２２を介して通信をすること
ができる。なお、この間もＳＣＫはハイレベルＨに保っ
ておくようにする。

【００５０】第４に、新しい転送データＴＸＤをシフト
レジスタ１２１に転送する。まず最初にシフトレジスタ
１２１のＬＣＫをハイレベルＨにする。シフトレジスタ
のＳＣＫはハイレベルＨのままだったので、ここでＬＣ
ＫをハイレベルＨにしても同じ第１の手順で求められた
値がシフトレジスタ１２１にラッチされる。続いて第１
の手順で送信データを転送する。

【００５１】なお、ＲＳ−２３２ＣまたはＲＳ−４２２
Ａの回線を切り替えるときも、シフトレジスタ１２１−
２による、図１１Ｄに示したスイッチャーのパラレルリ
モートピンのＳＥＬＥＣＴ１−１〜１−８までの選択制
御、シフトレジスタ１２１−３による、図１１Ｄに示し
たリモートピンのＳＥＬＥＣＴ２−１〜２−８までの選
択制御、シフトレジスタ１２１−４による、図１１Ｄに
示したリモートピンのＳＥＬＥＣＴ１・ＯＦＦとＳＥＬ
ＥＣＴ２・ＯＦＦの選択制御の選択情報を再送する必要
がある。

【００５２】同様に、上述したスイッチャーの選択だけ
を変えるときも、ＲＳ−２３２ＣまたはＲＳ−４２２Ａ
の回線の切り替え設定情報を再送する必要がある。ま
た、上述したり理由により、シフトレジスタ１２１−１
の出力ＱＤおよびＱＨを同時にローレベルＬにしないよ
うにする必要がある。

【００５３】このようにして、上述した図１２のシリア
ル通信回路およびパラレル出力を用いることにより、Ｒ
Ｓ−２３２ＣおよびＲＳ−４２２Ａを混在して使用する
場合において、ＲＳ−２３２Ｃのインターフェースケー
ブルにＶＴＲが８台、ＲＳ−４２２Ａのインターフェー
スケーブルにＶＴＲが８台まで接続可能となる。

【００５４】また、従来に比べて、シフトレジスタ１２
１を増設しているので、図１１に示したスイッチャーの
機能を充分にコントロールすることができる。

【００５５】しかし、上述した図１２のシリアル通信回
路およびパラレル出力を用いた場合には、以下のような
不都合がある。

【００５６】第１に、調歩同期式の出力切り替え用のス
イッチであるアナログマルチプレクサの出力を切り替え
るだけでよい場合にも、パラレルポートの出力用のシフ
トレジスタにシリアル出力用のデータを転送する必要が
あるという不都合がある。

【００５７】第２に、逆に、パラレルポートの出力用の
シフトレジスタに対する制御により、パラレルポートの
出力パターンを切り替えるだけのためにも、調歩同期式
の出力切り替え用のスイッチであるアナログマルチプレ
クサにパラレル出力用のデータを転送する必要があると
いう不都合がある。

【００５８】第３に、調歩同期式のシリアルインターフ
ェースのＲＳ−２３２Ｃの系統と、ＲＳ−４２２Ａの系
統を単純に切り替えるだけのためにも、すべてのデータ
を転送し直す必要があるという不都合がある。

【００５９】第４に、シフトレジスタ１２１−１のＱＤ
出力とＱＨ出力を同時にローレベルＬにしてしまうと、
ＲＳ−２３２ＣとＲＳ−４２２Ａの双方に送信データＴ
ＸＤが出力されてしまうという不都合があった。

【００６０】特に、電源投入時はシフトレジスタの出力
が不定なので、上述したように外部からのシリアル通信
線がぶつかっても大丈夫なように、双方の受信ラインに
抵抗器などを接続しておく必要があるという不都合があ
った。

【００６１】上述した第１、第２および第３の点の何れ
の場合も、あるブロックだけ切り替えたい場合でも、す
べてのビット（上述した例では３２ビット）すべてを転
送する必要があるため、プログラム上多少の処理時間の
無駄を生じてしまう。切り替えスピードが要求されない
用途では、図１２の例でも充分実用になるが、さらに上
述した３点を改良した本実施の形態の信号切替装置につ
いて以下に説明する。

【００６２】まず、上述した各点の不都合を解決するに
あたって、回路規模が大きくなってしまっては構成が複
雑になり、コストが上昇するため、ここでは、できるだ
け同じＩＣ（集積回路）の個数で改良することを考えて
いる。

【００６３】上述した図１２に示した回路では、アナロ
グマルチプレクサの選択を行う回路にオアゲートを使用
していたが、以下に示す本実施の形態では、オアゲート
のＩＣに替えて、デコーダＩＣを用いただけで、ＩＣの
個数を同じくして、上述した各点の不都合を解決するよ
うにした。

【００６４】図１は、本実施の形態の信号切替装置の構
成図である。図１において、信号切替装置は、パーソナ
ルコンピュータ（ＰＣ）のシリアル通信用のコネクタに
接続されている出力ポートから出力される、ＲＴＳ（Ｒ
ｅｑｕｅｓｔ Ｔｏ Ｓｅｎｄ：送信要求信号）、ＤＴ
Ｒ（Ｄａｔａ Ｔｅｒｍｉｎａｌ Ｒｅａｄｙ：送信準
備信号）、およびＴＸＤ（Ｔｒａｎｓｍｉｔ Ｄａｔ
ａ：送信データ信号）の３本のラインに対して設けら
れ、インバーターで構成されるＲＳ−２３２Ｃレシーバ
ー３、４、５と、シリアル通信およびパラレル出力のコ
ントロールを行うデコーダ１と、インバーターで構成さ
れ外部機器への出力用のＲＳ−２３２Ｃドライバー６
と、パラレルコントロール機器への出力用のシフトレジ
スタ２とを有して構成される。

【００６５】ここで、デコーダ１は、送信データ信号お
よび送信要求信号ＲＴＳまたは送信準備信号ＤＴＲなど
の通信制御信号を各入力端子Ａ，Ｂ，＿Ｇ（ただし、＿
＊はアクティブローを示す。）に入力し、通信制御信号
のレベルに応じて、送信データ信号のレベルを複数の出
力端子＿Ｙ０，＿Ｙ１，＿Ｙ２，＿Ｙ３に出力信号とし
て順次出力し、任意の出力信号＿Ｙ０をシリアルデータ
通信出力とするものである。

【００６６】また、シフトレジスタ２は、デコーダ１の
他の出力信号＿Ｙ３をラッチ信号＿ＬＣＫとして、通信
制御信号のいずれか、ここでは送信要求信号ＲＴＳをシ
フトクロック信号＿ＳＣＫ、送信準備信号ＤＴＲをデー
タ信号ＤＡＴＡとして各入力端子＿ＬＣＫ，＿ＳＣＫ，
ＤＡＴＡに入力し、シフトクロック信号＿ＳＣＫにより
データ信号ＤＡＴＡのレベルを順次シフトすると共に、
ラッチ信号＿ＬＣＫによりデータ信号ＤＡＴＡがラッチ
され、出力端子ＱＡ，ＱＢ，ＱＣ，ＱＤ，ＱＥ，ＱＦ，
ＱＧ，ＱＨから所定のパラレルデータ出力を出力する。

【００６７】なお、映像切替システムにおいて、パーソ
ナルコンピュータ（ＰＣ）と信号切替装置とはシリアル
信号が伝送される１本のＲＳ−２３２Ｃ通信線により接
続され、信号切替装置のＶＴＲ切り替え用のＲＳ−２３
２Ｃ出力端子とＶＴＲとが、ＲＳ−２３２Ｃ通信線によ
り接続される。

【００６８】このようにして、本実施の形態の信号切替
装置は、デコーダ１により、送信要求信号ＲＴＳまたは
送信準備信号ＤＴＲの通信制御信号のレベルに応じて、
任意のシリアルデータ通信出力＿Ｙ０とパラレルデータ
出力ＱＡ，ＱＢ，ＱＣ，ＱＤ，ＱＥ，ＱＦ，ＱＧ，ＱＨ
とを切り替える。

【００６９】本実施の形態の信号切替装置は、この３つ
の送信データ信号ＴＸＤ、送信要求信号ＲＴＳおよび送
信準備信号ＤＴＲを使用して、切り替えのためにデータ
の再転送をすることなく、各系統で独立してシリアル通
信の切り替えを行い、独立してパラレルデータを作り出
すことができる。

【００７０】図２は、デコーダ（７４ＸＸ１３９）１の
機能表である。図２において、結論づけられるのは、第
１に、ＡとＢの組み合わせで、＿Ｙ０〜＿Ｙ３出力の何
れか１つの出力のみがローレベルＬとなり、第２に、Ａ
とＢの組み合わせで選択した、＿Ｙ０〜＿Ｙ３出力は＿
Ｇの論理をそのまま出力する（＿ＧがローレベルＬなら
＿ＹはローレベルＬ、＿ＧがハイレベルＨなら＿Ｙもハ
イレベルＨになる）ということである。

【００７１】この２つの機能を使い分けることで、後述
するように、データの選択または選択されたデータの転
送に用いることができる。

【００７２】図３は、デコーダ（７４ＸＸ１３９）１の
ブロックであり、図４は、デコーダ（７４ＸＸ１３９）
１のピン配置である。図４に示すように、このＩＣに
は、図３に示すデコーダ（７４ＸＸ１３９）が２組内蔵
されている。

【００７３】図５は、シフトレジスタ（７４ＸＸ５９
５）２の機能表である。図５において、第１に、データ
信号ＤＡＴＡがローレベルＬで、シフトクロック信号＿
ＳＣＫの立ち上がりで出力ＱＡ〜ＱＨではローレベルＬ
がシフトレジスタにシフトされ、第２に、データ信号Ｄ
ＡＴＡがハイレベルＨで、シフトクロック信号＿ＳＣＫ
の立ち上がりで出力ＱＡ〜ＱＨではハイレベルＨがシフ
トレジスタにシフトされる。また、第３に、シフトクロ
ック信号＿ＳＣＫの立ち下がりで出力ＱＡ〜ＱＨではシ
フトレジスタに変化はない。

【００７４】また、第４に、ラッチ信号＿ＬＣＫの立ち
上がりで出力ＱＡ〜ＱＨではシフトレジスタのデータが
８ビットラッチに記憶（出力）され、第５に、ラッチ信
号＿ＬＣＫの立ち下がりで出力ＱＡ〜ＱＨではデータラ
ッチに変化はない。

【００７５】このように構成された本実施の形態の信号
切替装置の動作を以下に説明する。図１において、シフ
トレジスタ２にデータを転送する場合には、データ信号
ＤＡＴＡ（送信準備信号ＤＴＲ）とシフトクロック信号
＿ＳＣＫ（送信要求信号ＲＴＳ）をコントロールして、
１ビットずつシフトしていく。

【００７６】なお、ここでは送信準備信号ＤＴＲをデー
タ信号ＤＡＴＡに、送信要求信号ＲＴＳをシフトクロッ
ク信号＿ＳＣＫに割り当てているが、この逆にしても良
い。

【００７７】シフトした状態で、デコーダ１の＿Ｇ（送
信データ信号ＴＸＤ）をハイレベルＨに保っておくこと
で、＿Ｙ０〜＿Ｙ３はハイレベルＨのままとなるので、
図１中のデコーダ１出力の＿Ｙ０〜＿Ｙ３はハイレベル
Ｈを保っていることになる。

【００７８】次に、シフトレジスタ２にデータをラッチ
するときに、デコーダ１の入力Ａ＝ハイレベルＨ、入力
Ｂ＝ハイレベルＨの状態にして、入力＿Ｇをハイレベル
ＨからローレベルＬ、さらにハイレベルＨと変化させる
ことで、出力＿Ｙ３も同じくハイレベルＨからローレベ
ルＬ、さらにハイレベルＨと変化するため、シフトレジ
スタ２のラッチ信号＿ＬＣＫにパルスが加わり、このパ
ルスの立ち上がりでラッチ動作が行われる。

【００７９】次に、デコーダ１の入力Ａ＝ローレベル
Ｌ、入力Ｂ＝ローレベルＬの状態にすると、入力＿Ｇは
出力＿Ｙ０にそのまま出力されるので、送信データ信号
ＴＸＤを通常の調歩同期式シリアル通信として使用する
と、出力＿Ｙ０からはそのまま送信データ信号ＴＸＤラ
インからのデータが出力されるので、外部機器にＲＳ−
２３２Ｃシリアルインターフェースのデータとして通信
することができる。

【００８０】図６は、シフトレジスタにデータ転送し
て、ラッチするタイミングを示すタイミングチャートで
ある。図６ロに示すＡと図６ハに示すＢを共にハイレベ
ルＨにすることで、図６トに示す＿Ｙ３に図６イに示す
＿Ｇが出力される。＿Ｇをシフトレジスタ２のラッチ信
号＿ＬＣＫとして使用する。この＿Ｙ３の＿Ｇ出力の
間、調歩同期通信に使用する＿Ｙ０はハイレベルＨに保
たれる。

【００８１】図７は、ＲＳ−２３２Ｃ通信信号を出力す
る際の状態を示すタイミングチャートである。図７にお
いて、図７ロに示すＡと図７ハに示すＢを共にローレベ
ルＬにすることで、図７ニに示す＿Ｙ０に図７イに示す
＿Ｇが出力される。＿Ｇを調歩同期通信として使用する
回路に、＿Ｙ０を接続しておくことで、図７ホに示す＿
Ｙ１，図７ヘに示す＿Ｙ２，図７トに示す＿Ｙ３に影響
を与えることなく、通信をすることができる。

【００８２】このように、デコーダ１の入力ＡおよびＢ
の組み合わせで出力＿Ｙを使い分けることができる。

【００８３】さて、上述した図１に示したデコーダ１に
おいて、まだ使っていない出力＿Ｙ１と＿Ｙ２とがあ
る。この２つの出力は、入力ＡとＢとの組み合わせで、
＿Ｙ０のようにＲＳ−２３２Ｃのシリアル通信ラインを
そのまま伝送することにも使うことができるし、また、
＿Ｙ３のようにラッチ信号＿ＬＣＫを生成するために用
いることもできる。

【００８４】そこで、次に一例として、図８に、デコー
ダ１の出力＿Ｙ０をＲＳ−２３２Ｃのシリアル通信デー
タ用、＿Ｙ１をＲＳ−４２２Ａのシリアル通信データ
用、＿Ｙ２をシリアル通信回線の切り替えシフトレジス
タのラッチ信号用、＿Ｙ３をパラレル出力ポートの切り
替えシフトレジスタのラッチ信号用として用いた場合の
シリアル通信とパラレル出力の切替回路を示す。

【００８５】図８は、シリアル通信とパラレル出力の切
替回路である。図１０にパラレル制御ポートを示す。図
８において、切替回路は、パーソナルコンピュータ（Ｐ
Ｃ）のシリアル通信用のコネクタに接続されている出力
ポートから出力される、送信要求信号ＲＴＳ、送信準備
信号ＤＴＲ、および送信データ信号ＴＸＤの３本のライ
ンに対して設けられ、インバーターで構成されるＲＳ−
２３２Ｃレシーバー８０−１、８０−２、８０−３と、
アナログマルチプレクサ８３にイネーブル信号Ｓ１，Ｓ
２を供給するデコーダ８１−１と、アナログマルチプレ
クサ８３−１にＲＳ−２３２Ｃ通信データＳ３を供給ま
たはアナログマルチプレクサ８３−３にＲＳ−４２２Ａ
通信データＳ４を供給し、シフトレジスタ８２にシリア
ル通信切替ラッチ信号Ｓ５を供給し、シフトレジスタ１
００にパラレル出力切替ラッチ信号Ｓ６を供給するデコ
ーダ８１−２とを有して構成される。

【００８６】また、切替回路は、アナログマルチプレク
サ８３−１，８３−２にスイッチデータＳ７を供給し、
アナログマルチプレクサ８３−３，８３−４にスイッチ
データＳ８を供給するシフトレジスタ８２を有して構成
される。

【００８７】また、切替回路は、イネーブル信号Ｓ１に
より有効となり、ＲＳ−２３２Ｃ通信データＳ３をスイ
ッチデータＳ７により複数系統に切り替えて出力するア
ナログマルチプレクサ８３−１と、インバーターで構成
され外部機器への出力用のＲＳ−２３２Ｃドライバー８
４−１〜８４−８とを有して構成される。

【００８８】また、切替回路は、イネーブル信号Ｓ１に
より有効となり、ＲＳ−２３２Ｃ通信データＳ３をスイ
ッチデータＳ７により複数系統から切り替えて入力する
アナログマルチプレクサ８３−２と、インバーターで構
成され外部機器からの入力用のＲＳ−２３２Ｃレシーバ
ー８５−１〜８５−８とを有して構成される。

【００８９】また、切替回路は、イネーブル信号Ｓ２に
より有効となり、ＲＳ−４２２Ａ通信データＳ４をスイ
ッチデータＳ８により複数系統に切り替えて出力するア
ナログマルチプレクサ８３−３と、インバーターで構成
され外部機器への出力用のＲＳ−４２２Ａドライバー８
６−１〜８６−８とを有して構成される。

【００９０】また、切替回路は、イネーブル信号Ｓ２に
より有効となり、ＲＳ−４２２Ａ通信データＳ４をスイ
ッチデータＳ８により複数系統から切り替えて入力する
アナログマルチプレクサ８３−４と、インバーターで構
成され外部機器からの入力用のＲＳ−４２２Ａレシーバ
ー８７−１〜８７−８とを有して構成される。

【００９１】また、切替回路は、ＲＳ−２３２Ｃまたは
ＲＳ−４２２Ａ受信データをパーソナルコンピュータ
（ＰＣ）へ供給するためのＲＳ−２３２Ｃドライバー８
８を有して構成される。

【００９２】また、切替回路は、パラレル出力切替ラッ
チ信号Ｓ６、送信要求信号ＲＴＳまたは送信準備信号Ｄ
ＴＲによりデータシフトまたはデータラッチを行ってパ
ラレル制御ポート１０１から外部のスイッチコントロー
ル部へパラレル出力をするシフトレジスタ１００を有し
て構成される。

【００９３】ここで、デコーダ８１−２は図１における
デコーダ１に相当し、送信データ信号、および送信要求
信号ＲＴＳまたは送信準備信号ＤＴＲなどの通信制御信
号を各入力端子Ａ，Ｂ，＿Ｇ（ただし、＿＊はアクティ
ブローを示す。）に入力し、通信制御信号のレベルに応
じて、送信データ信号のレベルを複数の出力端子＿Ｙ
０，＿Ｙ１，＿Ｙ２，＿Ｙ３に出力信号として順次出力
し、任意の出力信号＿Ｙ０，＿Ｙ１をシリアルデータ通
信出力とするものである。

【００９４】また、シフトレジスタ１００は図１におけ
るシフトレジスタ２に相当し、デコーダ８１−２の他の
出力信号＿Ｙ３（パラレル出力切替ラッチ信号Ｓ６）を
ラッチ信号＿ＬＣＫとして、通信制御信号のいずれか、
ここでは送信要求信号ＲＴＳをデータ信号ＤＡＴＡとし
て、送信準備信号ＤＴＲをシフトクロック信号＿ＳＣＫ
として各入力端子＿ＬＣＫ，＿ＳＣＫ，ＤＡＴＡに入力
し、シフトクロック信号＿ＳＣＫによりデータ信号ＤＡ
ＴＡのレベルを順次シフトすると共に、ラッチ信号＿Ｌ
ＣＫによりデータ信号ＤＡＴＡがラッチされ、出力端子
ＱＡ，ＱＢ，ＱＣ，ＱＤ，ＱＥ，ＱＦ，ＱＧ，ＱＨから
所定のパラレルデータ出力を出力する。

【００９５】このように構成された切替回路のデータ転
送手順を以下に説明する。まず、第１に、送信データ信
号ＴＸＤをハイレベルＨにして、デコーダ８１−２の入
力＿ＧをハイレベルＨにする。

【００９６】次に、第２に、送信準備信号ＤＴＲ（ＣＬ
ＯＣＫ）と送信要求信号ＲＴＳ（ＤＡＴＡ）をコントロ
ールして、デコーダ８１−２の入力ＡとＢのレベルを変
化させることにより、シリアル通信用シフトレジスタ８
２またはパラレル出力用シフトレジスタ１００にデータ
を転送する。シリアル通信用シフトレジスタ８２および
パラレル出力用シフトレジスタ１００はＣＬＯＣＫの立
ち上がりでデータがシフトされる。

【００９７】第３に、シリアル通信用のシフトレジスタ
８２にデータをラッチしたい場合は、ＣＬＯＣＫ＝ロー
レベルＬ、ＤＡＴＡ＝ハイレベルＨにした後、送信デー
タ信号ＴＸＤラインをハイレベルＨからローレベルＬ、
さらにハイレベルＨと変化させる。パラレル出力用シフ
トレジスタ１００にデータをラッチしたい場合は、ＣＬ
ＯＣＫ＝ハイレベルＨ、ＤＡＴＡ＝ハイレベルＨにした
後、送信データ信号ＴＸＤラインをハイレベルＨからロ
ーレベルＬ、さらにハイレベルＨと変化させる。

【００９８】第４に、ＲＳ−２３２Ｃのシリアル通信回
線を使いたいときは、ＣＬＯＣＫ＝ローレベルＬ、ＤＡ
ＴＡ＝ローレベルＬにして、送信データ信号ＴＸＤライ
ンを使って、調歩同期式の通信を行う。ＲＳ−４２２Ａ
のシリアル通信回線を使いたいときは、ＣＬＯＣＫ＝ハ
イレベルＨ、ＤＡＴＡ＝ローレベルＬにして、送信デー
タ信号ＴＸＤラインを使って、調歩同期式の通信を行
う。

【００９９】なお、図８の切替回路の動作上の特徴とし
て以下の点がある。まず、ＲＳ−２３２Ｃ用のアナログ
マルチプレクサ８３−１，８３−２と、ＲＳ−４２２Ａ
用のアナログマルチプレクサ８３−３，８３−４は、双
方ともイネーブル端子＿Ｅ＝ローレベルＬでイネーブル
（有効）状態となる。イネーブル端子＿Ｅへ供給される
イネーブル信号Ｓ１，Ｓ２は、デコーダ８１−１の出力
＿Ｙ０と＿Ｙ１に割り当てられているので、双方が同時
にローレベルＬになることはないので、ＲＳ−２３２Ｃ
用のアナログマルチプレクサ８３−１，８３−２と、Ｒ
Ｓ−４２２Ａ用のアナログマルチプレクサ８３−３，８
３−４とが同時にイネーブル状態になることはない。

【０１００】また、デコーダ８１−２の出力＿Ｙ２（シ
リアル通信用シフトレジスタ８２へのシリアル通信切替
ラッチ信号Ｓ５）または＿Ｙ３（パラレル出力用シフト
レジスタ１００へのパラレル出力切替ラッチ信号Ｓ６）
が選択されているときは、＿Ｙ０および＿Ｙ１は共にハ
イレベルＨに固定されるので、上述した第３の転送手順
で送信データ信号ＴＸＤラインをハイレベルＨからロー
レベルＬ、さらにハイレベルＨと変化させても、ＲＳ−
２３２ＣまたはＲＳ−４２２Ａのシリアル通信ラインに
何等影響はない。

【０１０１】また、デコーダ８１−２の出力＿Ｙ２でシ
リアル通信用シフトレジスタ８２へのシリアル通信切替
ラッチ信号Ｓ５を選択、または＿Ｙ３でパラレル出力用
シフトレジスタ１００へのパラレル出力切替ラッチ信号
Ｓ６を選択することができるので、シリアル通信用シフ
トレジスタ８２とパラレル出力用シフトレジスタ１００
を独立でコントロールすることが可能となる。

【０１０２】従って、シリアル通信時は８ビット（接続
をずらせば６ビット）、パラレルだけなら２４ビットの
転送で済む（３２ビット転送する必要がない）。

【０１０３】なお、上述した第３の転送手順で送信デー
タ信号ＴＸＤラインをハイレベルＨからローレベルＬ、
さらにハイレベルＨと変化させたときに、シリアル通信
用のシフトレジスタ８２またはパラレル出力用シフトレ
ジスタ１００にデータがラッチされるので、変化させる
前に、不用意にＣＬＯＣＫ（ＤＴＲ）ラインを立ち上げ
ないように注意する必要がある。これは、ＣＬＯＣＫ
（ＤＴＲ）ラインを立ち上げてしまうと、その回数分だ
け上述したシフトレジスタのデータのシフト動作が進ん
でしまうためである。

【０１０４】この際、上述したシフトレジスタにおいて
一度ラッチ動作をしてしまえば、自由にＣＬＯＣＫ（Ｄ
ＴＲ）ラインとＤＡＴＡ（ＲＴＳ）ラインをデコーダ８
１−２の入力ＡおよびＢに対するコントロールとして使
用することが可能となる。

【０１０５】また、上述した第４の転送手順で、ＲＳ−
２３２Ｃのシリアル通信回線とＲＳ−４２２Ａのシリア
ル通信回線の選択もデコーダ８１−２の出力＿Ｙ０およ
び＿Ｙ１を用いて行っているので、アナログマルチプレ
クサ８３における切替出力チャンネル（１〜８）が変わ
らない限りＲＳ−２３２ＣとＲＳ−４２２Ａの選択は、
ＤＡＴＡ（デコーダ８１−２の入力Ｂ）＝ローレベルＬ
に固定しておいて、ＣＬＯＣＫ（デコーダ８１−２の入
力Ａ）＝ローレベルＬ、またはハイレベルＨにするだけ
で、送信データ信号ＴＸＤラインを使って、調歩同期式
の通信を行うことが可能となる。

【０１０６】また、後述する図９に示したように、ＲＳ
−２３２Ｃのシリアル通信回線とＲＳ−４２２Ａのシリ
アル通信回線の切り替えに、イネーブル端子＿Ｅにより
イネーブル（有効）とディスイネーブル（無効）とを切
り替えられるアナログマルチプレクサ８３を使用するの
で、送信データ信号ＴＸＤラインを直接アナログマルチ
プレクサ８３に接続して、構成および処理を簡略化する
ようにしてもよい。また、上述した図１０に示したよう
に、パラレル出力用のシフトレジスタ１００を１００−
１，１００−２，１００−３のように、パラレル制御ポ
ートに対応して自由にパラレル信号ラインを増設するこ
とができるので、事実上無制限に組み合わせ回路や順序
回路を構成して制御することが可能となる。

【０１０７】図９は、他のシリアル通信とパラレル出力
の切替回路である。図９の切替回路が図８と異なる点
は、デコーダ９１−２の任意の出力信号＿Ｙ０，＿Ｙ１
に替えて、送信データ信号ＴＸＤを直接、ＲＳ−２３２
Ｃ通信データＳ１３またはＲＳ−４２２Ａ通信データＳ
１４としてアナログマルチプレクサ９３−１およびアナ
ログマルチプレクサ９３−３に出力し、送信要求信号Ｒ
ＴＳまたは送信準備信号ＤＴＲなどの通信制御信号のレ
ベルに応じて、イネーブル信号Ｓ１，Ｓ２によりアナロ
グマルチプレクサ９３−１，９３−２またはアナログマ
ルチプレクサ９３−３，９３−４を選択的に有効または
無効とする点である。

【０１０８】このようにして、図８および図９の切替回
路において、ＲＳ−２３２Ｃの系統とＲＳ−４２２Ａの
系統をそれぞれ８回路の中から独立に選択することがで
き、特に、図９においては、イネーブル端子＿Ｅにイネ
ーブル信号Ｓ１，Ｓ２を供給することでＲＳ−２３２Ｃ
の系統のアナログマルチプレクサ９３−１，９３−２ま
たはＲＳ−４２２Ａの系統のアナログマルチプレクサ９
３−３，９３−４を選択的に有効または無効とするた
め、送信データ信号ＴＸＤを直接アナログマルチプレク
サ９３−１，９３−３に入力しても問題がない。なお、
データの選択のためのスイッチに７４ＸＸ４０５１以外
のＩＣを使用する場合や、ＲＳ−２３２Ｃ通信データＳ
１３またはＲＳ−４２２Ａ通信データＳ１４のシリアル
通信ラインを別の用途に流用する場合は図８のように接
続すればよい。

【０１０９】これにより、上述した図１２の回路で生じ
る不都合が解決されていることを以下のように確認す
る。まず、第１および第２の点は、デコーダ８１−２，
９１−２の入力ＡとＢの選択で、シリアル通信回線用の
シフトレジスタ８２、９２か、パラレル出力用のシフト
レジスタ１００のどちらかを選択してラッチをかけてデ
ータを保持して出力することができるので、独立して値
を設定することが可能となっていることが分かる。

【０１１０】シリアル通信回線のアナログマルチプレク
サのスイッチのみをコントロールする場合は、８ビット
（接続をつめれば６ビット）のみを転送するだけでよ
い。

【０１１１】また、２４ビットパラレル出力を設定する
場合も、その２４ビットのみを転送してラッチすること
が可能になっている。

【０１１２】従って、必要なシリアル通信回線またはパ
ラレル出力のみを選択してラッチの再設定ができるの
で、上述した第１および第２の点が解決されていること
が分かる。

【０１１３】また、第３の点は、デコーダ８１−２，９
１−２の入力ＡとＢの選択のみを変えるだけで、出力＿
Ｙ０と＿Ｙ１を自由にコントロールすることが可能なの
で、シフトレジスタを制御することなく、瞬時に送信デ
ータ信号ＴＸＤをＲＳ−２３２ＣまたはＲＳ−４２２Ａ
のシリアル通信回線につなぎ替えることができる。

【０１１４】なお、図８、図９では、２系統をＲＳ−２
３２ＣまたはＲＳ−４２２Ａのシリアル通信回線とに使
い分けたが、ＲＳ−２３２Ｃを２系統（１６回線すべて
ＲＳ−２３２Ｃ）、ＲＳ−４２２Ａ（１６回線すべてＲ
Ｓ−４２２Ａ）という組み合わせでも良い。

【０１１５】第４の点は、ＲＳ−２３２Ｃ用のアナログ
マルチプレクサ８３−１，８３−２、９３−１，９３−
２またはＲＳ−４２２Ａ用のアナログマルチプレクサ８
３−３，８３−４、９３−３，９３−４のアナログスイ
ッチのイネーブル端子＿Ｅにそれぞれデコーダ８１，９
１の出力＿Ｙ０，＿Ｙ１からイネーブル信号Ｓ１、Ｓ
２、Ｓ１１、Ｓ１２が供給されているので、図２に示し
たデコーダ（７４ＸＸ１３９）ＩＣの仕様としてイネー
ブル信号Ｓ１、Ｓ２、Ｓ１１、Ｓ１２が同時にローレベ
ルＬとなることは絶対にないので、解決されていること
が分かる。

【０１１６】なお、上述した本実施の形態では、信号切
替装置は映像切替システムにおけるＶＴＲとの接続の場
合を説明したが、ＲＳ−２３２ＣまたはＲＳ−４２２Ａ
インターフェースからコントロールすることが可能な測
定器、計測器、リモートコントロールユニットを順に制
御するような場合にも流用することができる。

【０１１７】このように、本実施の形態の信号切替装置
においては、デコーダやシフトレジスタは、汎用ＩＣの
みで構成されるので、余計なＩＣが必要とならないた
め、設計が比較的容易になる。また、この場合、マイク
ロコンピュータなどが内蔵されていないスイッチャーな
どの信号切替装置では、例えば、付加的に不要輻射など
の対策を考えることができるようになる。

【０１１８】また、本実施の形態の信号切替装置のすべ
ての制御は、パーソナルコンピュータ（ＰＣ）のソフト
ウエアに従うので、信号切替装置単体で見れば、デバッ
グなどの作業が必要ないため、短期間で設計を行うこと
ができる。

【０１１９】また、本実施の形態の信号切替装置は、簡
単な構成であるので、容易にＦＰＧＡ（Ｆｉｅｌｄ Ｐ
ｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）化、
ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅ
ｖｉｃｅ）化、ゲートアレイ化が可能となる。これによ
り、コストを低下させ、小型化を図ることができる。

【０１２０】また、本実施の形態の信号切替装置は、パ
ラレル出力端子を独立に制御することが可能になったの
で、そのパラレル出力の組み合わせや順序を工夫するこ
とにより、ほぼ無限の機能（処理スピードが問題になら
ない程度で）を搭載することも可能である。

【０１２１】また、本実施の形態の信号切替装置は、図
１１に示した映像／音声切替スイッチャーのコントロー
ルに適用する場合を想定したので、図１０に示すように
パラレル制御ポート１０１は２４ビットだけしか設けな
かったが、シフトレジスタ１００をさらに何段も増設す
ることにより、いくらでもビット数を増やすことが可能
である。

【０１２２】また、本実施の形態の信号切替装置は、図
１０に示したパラレル制御ポート１０１の先に、例えば
さらにパラレル制御ポートを拡張するＰＰＩ（パラレル
・ペリフェラル・インターフェース）のようなＩＣを接
続することで、増設することも可能である。

【０１２３】また、本実施の形態の信号切替装置は、デ
コーダの出力＿Ｙ０〜＿Ｙ３を使った信号選択について
も、ＲＳ−２３２Ｃの複数系統の切り替えのためのラッ
チ信号、ＲＳ−４２２Ａの複数系統の切り替えのための
ラッチ信号、ＲＳ−２３２ＣまたはＲＳ−４２２Ａのシ
リアル通信方式の切り替えのためのイネーブル信号、パ
ラレル出力用のラッチ信号の４つの機能として使用した
が、この組み合わせに限らず、必要に応じて、入れ替え
て使用したり、他の機能のために＿Ｙ０〜＿Ｙ３を独立
した４つの信号として応用することもできる。

【０１２４】

【発明の効果】この発明の信号切替装置は、送信データ
信号、通信制御信号を用いて、所定のシリアルデータ通
信出力と、パラレルデータ出力を切り替える信号切替装
置において、送信データ信号および通信制御信号を各入
力端子に入力し、通信制御信号のレベルに応じて、送信
データ信号のレベルを複数の出力端子に出力信号として
順次出力し、任意の出力信号をシリアルデータ通信出力
とするデコーダ手段と、デコーダ手段の他の出力信号を
ラッチ信号として、通信制御信号のいずれかをシフトク
ロック信号またはデータ信号として各入力端子に入力
し、シフトクロック信号によりデータ信号のレベルを順
次シフトすると共に、ラッチ信号によりデータ信号がラ
ッチされ、出力端子から所定のパラレルデータ出力を出
力するパラレル出力手段と、を備え、通信制御信号のレ
ベルに応じて、任意のシリアルデータ通信出力とパラレ
ルデータ出力とを切り替えるので、３つの送信データ信
号、通信制御信号を使用して、切り替えのためにデータ
の再転送をすることなく、各系統で独立してシリアル通
信の切り替えを行い、独立してパラレルデータを作り出
すことができるという効果を奏する。

【０１２５】また、この発明の信号切替装置は、上述に
おいて、通信制御信号は、送信要求信号および送信準備
信号であるので、送信要求信号および送信準備信号の組
み合わせをデコーダ手段で切り替えることができ、簡単
な構成で多様な信号の切り替えを行うことができるとい
う効果を奏する。

【０１２６】また、この発明の信号切替装置は、上述に
おいて、任意のシリアルデータ通信出力を選択的に複数
系統出力する複数のスイッチ手段と、デコーダ手段のさ
らに他の出力信号をラッチ信号として、通信制御信号の
いずれかをシフトクロック信号またはデータ信号として
各入力端子に入力し、シフトクロック信号によりデータ
信号のレベルを順次シフトすると共に、ラッチ信号によ
りデータ信号がラッチされ、出力端子から出力される所
定のパラレルデータ出力を複数のスイッチ手段の選択制
御信号として出力する選択制御手段と、を備え、通信制
御信号のレベルに応じて、選択制御信号により複数のス
イッチ手段から複数系統のシリアルデータ通信出力を選
択的に出力するので、通信制御信号のみで各ブロックを
選択して、シリアル通信の機能を損なうことなく、複数
系統のシリアル通信の切り替えを独立して行うことがで
きるという効果を奏する。

【０１２７】また、この発明の信号切替装置は、上述に
おいて、デコーダ手段からパラレル出力手段へのラッチ
信号または選択制御手段へのラッチ信号を用いて、通信
制御信号のレベルに応じて、パラレル出力手段のパラレ
ルデータ出力と選択制御手段の選択制御信号の出力とを
各々独立に制御するので、通信制御信号のみでシリアル
通信の選択またはパラレル出力をそれぞれ独立して行う
ことができるという効果を奏する。

【０１２８】また、この発明の信号切替装置は、上述に
おいて、通信制御信号を各入力端子に入力し、通信制御
信号のレベルに応じて、送信データ信号のレベルを複数
の出力端子に出力信号として順次出力し、任意の出力信
号を複数のスイッチ手段のシリアルデータ通信出力の有
効または無効を選択するイネーブル信号を出力するイネ
ーブル手段を設け、デコーダ手段の任意の出力信号に替
えて、送信データ信号を直接シリアルデータ通信出力と
して複数のスイッチ手段に出力し、通信制御信号のレベ
ルに応じて、イネーブル信号により複数のスイッチ手段
を選択的に有効または無効とするので、送信データ信号
ラインを直接スイッチ手段に接続して、構成および処理
を簡略化することができるという効果を奏する。

【図面の簡単な説明】

【図１】本実施の形態の信号切替装置の構成図である。

【図２】デコーダ（７４ＸＸ１３９）の機能表である。

【図３】デコーダ（７４ＸＸ１３９）のブロックであ
る。

【図４】デコーダ（７４ＸＸ１３９）のピン配置であ
る。

【図５】デコーダ（７４ＸＸ５９５）の機能表である。

【図６】シフトレジスタにデータ転送してラッチするタ
イミングを示すタイミングチャートであり、図６イはデ
コーダの入力＿Ｇ信号、図６ロはデコーダの入力Ａ信
号、図６ハはデコーダの入力Ｂ信号、図６ニはデコーダ
の出力＿Ｙ０信号、図６ホはデコーダの出力＿Ｙ１信
号、図６ヘはデコーダの出力＿Ｙ２信号、図６トはデコ
ーダの出力＿Ｙ３信号である。

【図７】ＲＳ−２３２Ｃ通信信号を出力する際の状態を
示すタイミングチャートであり、図７イはデコーダの入
力＿Ｇ信号、図７ロはデコーダの入力Ａ信号、図７ハは
デコーダの入力Ｂ信号、図７ニはデコーダの出力＿Ｙ０
信号、図７ホはデコーダの出力＿Ｙ１信号、図７ヘはデ
コーダの出力＿Ｙ２信号、図７トはデコーダの出力＿Ｙ
３信号である。

【図８】シリアル通信とパラレル出力の切替回路を示す
図である。

【図９】他のシリアル通信とパラレル出力の切替回路を
示す図である。

【図１０】パラレル制御ポートを示す図である。

【図１１】映像／音声切替スイッチャーを示す図であ
り、図１１Ａはフロントパネル、図１１Ｂはリアパネ
ル、図１１Ｃはリモート端子のピン配列、図１１Ｄはリ
モート端子のピン名称である。

【図１２】前提となるシリアル通信およびパラレル出力
の切替回路を示す図である。

【符号の説明】

１……デコーダ、２……シフトレジスタ、３〜５……Ｒ
Ｓ−２３２Ｃレシーバー、６……ＲＳ−２３２Ｃドライ
バー、８１……デコーダ、８２……シフトレジスタ、８
３……アナログマルチプレクサ、８４〜８７……ＲＳ−
２３２Ｃドライバー、８８……ＲＳ−２３２Ｃドライバ
ー、９１……デコーダ、９２……シフトレジスタ、９３
……アナログマルチプレクサ、９４〜９７……ＲＳ−２
３２Ｃドライバー、９８……ＲＳ−２３２Ｃドライバ
ー、１００シフトレジスタ、ＲＴＳ……送信要求信号、
ＤＴＲ……送信準備信号、ＴＸＤ……送信データ信号

Claims (5)

【特許請求の範囲】
1. 【請求項１】 送信データ信号、通信制御信号を用い
   て、所定のシリアルデータ通信出力と、パラレルデータ
   出力を切り替える信号切替装置において、 上記送信データ信号および上記通信制御信号を各入力端
   子に入力し、上記通信制御信号のレベルに応じて、上記
   送信データ信号のレベルを複数の出力端子に出力信号と
   して順次出力し、任意の上記出力信号をシリアルデータ
   通信出力とするデコーダ手段と、 上記デコーダ手段の他の出力信号をラッチ信号として、
   上記通信制御信号のいずれかをシフトクロック信号また
   はデータ信号として各入力端子に入力し、シフトクロッ
   ク信号によりデータ信号のレベルを順次シフトすると共
   に、ラッチ信号によりデータ信号がラッチされ、出力端
   子から所定のパラレルデータ出力を出力するパラレル出
   力手段と、 を備え、上記通信制御信号のレベルに応じて、任意のシ
   リアルデータ通信出力とパラレルデータ出力とを切り替
   えることを特徴とする信号切替装置。
2. 【請求項２】 請求項１記載の信号切替装置において、 上記通信制御信号は、送信要求信号および送信準備信号
   であることを特徴とする信号切替装置。
3. 【請求項３】 請求項１記載の信号切替装置において、 上記任意のシリアルデータ通信出力を選択的に複数系統
   出力する複数のスイッチ手段と、 上記デコーダ手段のさらに他の出力信号をラッチ信号と
   して、上記通信制御信号のいずれかをシフトクロック信
   号またはデータ信号として各入力端子に入力し、シフト
   クロック信号によりデータ信号のレベルを順次シフトす
   ると共に、ラッチ信号によりデータ信号がラッチされ、
   出力端子から出力される所定のパラレルデータ出力を上
   記複数のスイッチ手段の選択制御信号として出力する選
   択制御手段と、 を備え、上記通信制御信号のレベルに応じて、上記選択
   制御信号により上記複数のスイッチ手段から複数系統の
   上記シリアルデータ通信出力を選択的に出力することを
   特徴とする信号切替装置。
4. 【請求項４】 請求項３記載の信号切替装置において、 上記デコーダ手段から上記パラレル出力手段へのラッチ
   信号または上記選択制御手段へのラッチ信号を用いて、
   上記通信制御信号のレベルに応じて、上記パラレル出力
   手段のパラレルデータ出力と上記選択制御手段の選択制
   御信号の出力とを各々独立に制御することを特徴とする
   信号切替装置。
5. 【請求項５】 請求項３記載の信号切替装置において、 上記通信制御信号を各入力端子に入力し、上記通信制御
   信号のレベルに応じて、上記送信データ信号のレベルを
   複数の出力端子に出力信号として順次出力し、任意の上
   記出力信号を上記複数のスイッチ手段の上記シリアルデ
   ータ通信出力の有効または無効を選択するイネーブル信
   号を出力するイネーブル手段を設け、 上記デコーダ手段の任意の出力信号に替えて、上記送信
   データ信号を直接シリアルデータ通信出力として上記複
   数のスイッチ手段に出力し、上記通信制御信号のレベル
   に応じて、上記イネーブル信号により上記複数のスイッ
   チ手段を選択的に有効または無効とすることを特徴とす
   る信号切替装置。