JP2001223572A - Output circuit with current restriction function - Google Patents

Output circuit with current restriction function

Info

Publication number
JP2001223572A
JP2001223572A JP2000038215A JP2000038215A JP2001223572A JP 2001223572 A JP2001223572 A JP 2001223572A JP 2000038215 A JP2000038215 A JP 2000038215A JP 2000038215 A JP2000038215 A JP 2000038215A JP 2001223572 A JP2001223572 A JP 2001223572A
Authority
JP
Japan
Prior art keywords
current
circuit
output
voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000038215A
Other languages
Japanese (ja)
Inventor
Kazuaki Murota
和明 室田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2000038215A priority Critical patent/JP2001223572A/en
Publication of JP2001223572A publication Critical patent/JP2001223572A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a current restriction function which can reduce an output current restriction value even in an overcurrent state due to the shorting of an output terminal and the abnormality of a load and to protect a circuit element from overcurrent in an output circuit applied to a regulator circuit and a high side driver circuit. SOLUTION: In an output circuit B1, a current mirror circuit 3 forms mirror currents I1 and N.I1 from a power source 11, and supplies current I1 to a current control circuit 5 and current N.I1 to an output terminal. A current control circuit 4 has a control element Q3 and a current source 14 and controls current Ia flowing in the current source 14. A boltage control circuit 4 controls output voltage by a control element Q2 driven by a voltage source 12 and is connected between the output terminal and the current power source 14. When output voltage becomes lower than voltage source 12, the control element Q2 is turned off and current I2 is interrupted. Even if output becomes an overcurrent state, output current is restricted to N.Ia.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ハイサイドドライ
バ回路やシリーズレギュレータ回路に適用できる電流制
限機能付き出力回路に関し、特に、負荷の異常等による
過電流状態において、負荷に流れる電流値を抑えるよう
にした電流制限機能付き出力回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output circuit having a current limiting function applicable to a high-side driver circuit and a series regulator circuit, and more particularly to a method for suppressing a current value flowing through a load in an overcurrent state due to a load abnormality. And an output circuit with a current limiting function.

【0002】[0002]

【従来の技術】従来、レギュレータ回路や出力回路等、
出力を各種制御する出力制御回路には、これらに接続す
る負荷や出力ラインにおいて、その出力端子の地絡や負
荷の異常により過電流状態になったときに、回路素子を
保護するために、電流制限機能や過電流検知機能が設け
られている。
2. Description of the Related Art Conventionally, regulator circuits, output circuits, etc.
The output control circuit, which controls the output in various ways, protects the load and output lines connected to these devices from overcurrent when an overcurrent occurs due to a ground fault at the output terminal or an abnormal load. A limiting function and an overcurrent detection function are provided.

【0003】そこで、従来から用いられている、電源V
ccから直流出力電圧Vo を出力する出力回路又はレギュ
レータ回路において、これらの機能を有する例を説明す
る。図1に、電源Vccから直流出力電圧Vo を出力する
出力回路の例を示す。トランジスタQ1 が電源Vccと出
力端子との間に接続され、このトランジスタQ1 は出力
端子に出力電圧Vo が出力されるように調整している。
そして、このトランジスタQ1 の駆動回路が、抵抗
2 、抵抗R3 及びトランジスタQ3 とで形成されてお
り、抵抗R2 と抵抗R3 の接続点にトランジスタQ1
ベースが接続されている。このトランジスタQ3 のベー
スに、抵抗R4 と抵抗R5 の接続点が接続され、入力電
圧Vi が抵抗R4 と抵抗R5 で分圧されて印加される。
Therefore, a power supply V which has been conventionally used is
In the output circuit or a regulator circuit to output a DC output voltage V o from cc, it describes an example having these functions. Figure 1 shows an example of an output circuit for outputting the DC output voltage V o from the power source Vcc. Transistor Q 1 is connected between a power supply Vcc and an output terminal, the transistor Q 1 is are adjusted so that the output voltage V o at the output terminal is output.
Then, the driving circuit of the transistor Q 1 is, the resistance R 2, a resistor R 3 and the transistor Q 3 is formed in the base of the transistor Q 1 is connected to a connection point of the resistor R 2 and the resistor R 3 . The base of the transistor Q 3, is connected to a connection point between the resistor R 4 resistor R 5, the input voltage V i is applied is divided with resistance R 4 in the resistor R 5.

【0004】この様な回路構成による出力回路A1は、
ハイサイドドライバとなる。この出力回路A1におい
て、入力電圧Vi が供給されていないときは、トランジ
スタQ 3 がオフとなり、トランジスタQ1 が駆動されな
いため、出力端子では、出力電圧Vo は0電位となり、
出力電流Io は流れない。入力電圧Vi が供給される
と、トランジスタQ3 がオンとなって、トランジスタQ
1 がオンに駆動される。抵抗R2 と抵抗R3 によるバイ
アス電圧に応じてトランジスタQ1 の導通が制御され、
出力電圧Vo が出力され、出力電流Io が流れる。
The output circuit A1 having such a circuit configuration is
Become a high-side driver. In this output circuit A1
And the input voltage ViIs not supplied, the
Star Q ThreeIs turned off and the transistor Q1Is not driven
Therefore, at the output terminal, the output voltage VoBecomes 0 potential,
Output current IoDoes not flow. Input voltage ViIs supplied
And the transistor QThreeIs turned on and the transistor Q
1Is driven on. Resistance RTwoAnd resistance RThreeBy
The transistor Q according to the ass voltage1Is controlled,
Output voltage VoIs output, and the output current IoFlows.

【0005】この出力回路A1において、負荷の異常等
で過電流が流れないように、電流制限回路1が付加され
ている。この電流制限回路1は、トランジスタQ2 が抵
抗R 2 に並列に接続され、トランジスタQ2 のベース
は、電源VccとトランジスタQ 1 との間に挿入された抵
抗R1 の両端電圧でバイアスしており、抵抗R1 が出力
電流Io の電流検知を行っている。
In the output circuit A1, a load abnormality or the like occurs.
A current limiting circuit 1 is added to prevent overcurrent
ing. This current limiting circuit 1 includes a transistor QTwoBut
Anti-R TwoConnected in parallel toTwoBase of
Is the power supply Vcc and transistor Q 1Resistance inserted between
Anti-R1Is biased by the voltage between both ends of the resistor R.1Is output
Current IoCurrent detection.

【0006】そこで、出力電流Io が所定の範囲内にあ
るときは、抵抗R1 の両端電圧が小さく、トランジスタ
2 は導通しないため、トランジスタQ1 の駆動回路は
トランジスタQ1 を導通し続ける。ところが、出力電流
o が増大すると、抵抗R1の両端電圧が大きくなり、
トランジスタQ2 の導通度がリニアに変化していく。そ
うすると、トランジスタQ1 のベースバイアスが変化す
るため、出力電流が一定のIo =VBE(Q2 )/R1
なるように制御される。この様に、トランジスタQ2
よる電流制限回路1を設けることにより、過電流が負荷
に流れることを防止できる。
[0006] Therefore, when the output current I o is within a predetermined range, the voltage across the resistor R 1 is small, the transistor Q 2 is not conductive, the driving circuit of the transistor Q 1 is continuously conducting transistor Q 1 . However, the output current I o increases, the voltage across the resistor R 1 increases,
The conductivity of the transistor Q 2 will change to linear. Then, since the base bias of the transistor Q 1 is changed, the output current is controlled to be constant I o = V BE (Q 2 ) / R 1. Thus, by providing the current limiting circuit 1 by the transistor Q 2, thereby preventing an overcurrent from flowing to the load.

【0007】図1に示した電流制限回路1を有する出力
回路A1では、電流制限回路1を、抵抗R1 とトランジ
スタQ2 で実現しており、簡素な回路構成にできてい
る。しかし、ここで、出力電流Io の電流制限値Iomax
について見てみると、トランジスタQ2 のベース・エミ
ッタ間電圧をVBEとして、電流制限値Iomaxは、 Iomax=VBE/R1 で決まることになる。一般に、トランジスタは温度の影
響を受け易く、ベース・エミッタ間電圧VBEの温度変動
も約−2mV/℃と大きい。この式によれば、温度変動
に従って、電流制限値Iomaxも大きく変動することにな
る。
[0007] In the output circuit A1 includes a current limiting circuit 1 shown in FIG. 1, the current limiting circuit 1, it has realized a resistor R 1 and the transistor Q 2, is made in a simple circuit configuration. However, here, the current limit value I omax of the output current I o
Looking for the base-emitter voltage of the transistor Q 2 as V BE, the current limit value I omax will be determined by the I omax = V BE / R 1 . Generally, a transistor is easily affected by temperature, and the temperature fluctuation of the base-emitter voltage V BE is as large as about −2 mV / ° C. According to this equation, the current limit value Iomax also fluctuates greatly according to the temperature fluctuation.

【0008】また、電流制限値Iomaxの精度を上げるた
めに、図2に示すように、差動アンプAMP1 を用いた
電流制限回路2がある。図2において、出力回路A1の
回路構成は、図1と同様であり、同じ部分には同じ符号
を示した。そこで、電流制限回路2として、抵抗R1
トランジスタQ 2 の他に、差動アンプAMP1 と基準電
源VR を追加している。
The current limit value IomaxTo increase the accuracy of
For this purpose, as shown in FIG. 2, a differential amplifier AMP1 was used.
There is a current limiting circuit 2. In FIG. 2, the output circuit A1
The circuit configuration is the same as that of FIG.
showed that. Therefore, as the current limiting circuit 2, the resistor R1When
Transistor Q TwoIn addition, the differential amplifier AMP1 and the reference
Source VRHas been added.

【0009】図1の出力回路A1では、温度変動に伴う
ベース・エミッタ間電圧VBEの変動が電流制限値Iomax
に直接的に影響するものであったが、図2の出力回路A
1では、差動アンプAMP1 によって、抵抗R1 の両端
電圧と基準電圧VR とを比較するようになっている。そ
のため、トランジスタQ2 のベース・エミッタ間電圧V
BEが温度変動の影響を受けても、トランジスタQ2 は差
動アンプAMP1 によって駆動されるので、電流制限値
omaxへの影響はなく、精度を上げることができる。
In the output circuit A1 shown in FIG. 1, a change in the base-emitter voltage V BE caused by a temperature change is caused by the current limit value I omax.
The output circuit A of FIG.
In 1, the differential amplifier AMP1, is adapted to compare the voltage across the resistor R 1 and the reference voltage V R. For this reason, the transistor Q 2 base-emitter voltage V
Even under the influence of BE is temperature fluctuation, the transistor Q 2 is driven by the differential amplifier AMP1, no effect on the current limit value I omax, can improve the accuracy.

【0010】さらに、図2に示した出力回路A1に設け
た電流制限回路2をシリーズレギュレータ回路A2にも
適用し、電流制限値Iomaxの精度を上げた回路例を図3
に示した。このシリーズレギュレータ回路A2は、トラ
ンジスタQ1 を電源VccとコンデンサC1 との間に接続
し、トランジスタQ1 を制御することによって、コンデ
ンサC1 を介して出力電圧Vo を出力する。コンデンサ
1 と並列に抵抗R11と抵抗R12を接続し、コンデンサ
1 の両端電圧、つまり、出力電圧Vo を検出する。そ
して、差動アンプAMP2 が、抵抗R11と抵抗R12とか
ら検出した出力電圧Vo と基準電圧VREF とを比較し、
この比較結果に基づいてトランジスタQ1 を制御する。
この様な回路構成によって、シリーズレギュレータ回路
A2は、一定電圧Vo を出力する。
Further, a circuit example in which the current limiting circuit 2 provided in the output circuit A1 shown in FIG. 2 is applied to the series regulator circuit A2 to improve the accuracy of the current limiting value Iomax is shown in FIG.
It was shown to. The series regulator circuit A2 is connected to the transistor Q 1 between the power supply Vcc and the capacitor C 1, by controlling the transistor Q 1, and outputs an output voltage V o through the capacitor C 1. Connected to the capacitor C 1 and a resistor R 11 in parallel a resistor R 12, the voltage across the capacitor C 1, i.e., it detects the output voltage V o. Then, the differential amplifier AMP2 is, compared with the resistor R 11 and the resistor R 12 Metropolitan output voltage V o is detected from the reference voltage V REF,
Controls the transistor Q 1 on the basis of the comparison result.
By such a circuit configuration, the series regulator circuit A2 outputs a constant voltage V o.

【0011】ここで、シリーズレギュレータ回路A2に
おける電流制限値Iomaxを求めると、 Iomax=VR /R1 となり、温度変動の影響を受けないことが分かる。そし
て、出力電圧Vo は、 Vo =VREF (R11+R12)/ R12 となって、VREF が一定であるので、出力電圧Vo も一
定電圧である。
Here, when the current limit value I omax in the series regulator circuit A2 is obtained , it is found that I omax = V R / R 1 and is not affected by temperature fluctuation. Then, the output voltage V o is a V o = V REF (R 11 + R 12) / R 12, since V REF is constant, the output voltage V o is also a constant voltage.

【0012】このようなシリーズレギュレータ回路A2
に電流制限回路2が設けられているので、図2の出力回
路A1と同様に、電流制限値の精度を上げることができ
る。
Such a series regulator circuit A2
Since the current limiting circuit 2 is provided, the accuracy of the current limiting value can be improved, similarly to the output circuit A1 of FIG.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、これら
の出力回路A1又はシリーズレギュレータ回路A2に接
続した電流制限回路の抵抗R1 に精度の高い抵抗を用い
ると、さらに、電流制限値を高精度化を図ることができ
るが、トランジスタQ2 の制御回路が差動アンプAMP
1 による負帰還構成となっているため、電流制限回路内
で発振し易く、その対策のための回路を別途用意しなけ
ればならず、しかも複雑になるという欠点がある。
[SUMMARY OF THE INVENTION However, when these output circuits A1 or series regulator to the resistance R 1 of the current limiting circuit connected to the circuit A2 having a high-precision resistor, further higher precision current limit can be achieved, the differential control circuit of the transistor Q 2 is the amplifier aMP
1 has a disadvantage that oscillation is easy in the current limiting circuit, a circuit must be separately prepared for the countermeasure, and the circuit is complicated.

【0014】そこで、本発明は、ハイサイドドライバ回
路又はシリーズレギュレータ回路において、電流制限機
能を設けた出力回路とし、過電流状態になったときに、
回路素子を保護できるようにし、さらに電流制限値の精
度も向上することを目的とする。
Accordingly, the present invention provides an output circuit having a current limiting function in a high-side driver circuit or a series regulator circuit, which can be used when an overcurrent state occurs.
It is an object of the present invention to protect circuit elements and to improve the accuracy of a current limit value.

【0015】[0015]

【課題を解決するための手段】そこで、上記の課題を解
決するため、ハイサイドドライバ回路やシリーズレギュ
レータ回路に適用できる電流制限機能付き出力回路をカ
レントミラー回路、電流制御回路及び電圧制御回路から
構成し、前記カレントミラー回路は、電源からの電流に
基づいてミラー比が1:Nの第1電流と第2電流を形成
し、前記第2電流を出力端子に供給し、前記電流制御回
路は、第1電流制御素子と第1電流源を有し、前記第1
電流制御素子によって前記電流源に流れる前記第1電流
を制御し、前記電圧制御回路は、第1電圧源で駆動され
前記出力端子と前記第1電流源との間に接続された電圧
制御素子によって出力電圧を制御する。そして、前記出
力電圧が前記第1電圧源の電圧より高くなったとき、前
記電圧制御素子が動作することによって前記第1電流制
御素子に流れる前記第1電流を制御するようにして、負
荷電流が少ない時においては、第2電流すなわち出力電
流を少なくし、出力電流を制限できるようにした。
In order to solve the above-mentioned problems, an output circuit having a current limiting function applicable to a high-side driver circuit and a series regulator circuit comprises a current mirror circuit, a current control circuit and a voltage control circuit. The current mirror circuit forms a first current and a second current having a mirror ratio of 1: N based on a current from a power supply, supplies the second current to an output terminal, and the current control circuit includes: A first current control element and a first current source;
A current control element controls the first current flowing to the current source, and the voltage control circuit is driven by a first voltage source and connected by a voltage control element connected between the output terminal and the first current source. Control the output voltage. Then, when the output voltage becomes higher than the voltage of the first voltage source, the voltage control element operates to control the first current flowing through the first current control element, so that the load current is reduced. When the amount is small, the second current, that is, the output current is reduced, so that the output current can be limited.

【0016】また、前記カレントミラー回路の動作を停
止するために、前記第1電流源の電流を遮断するか又は
前記第1電流を停止する出力カット回路を接続して、出
力電圧をダウンさせるようにした。電圧/電流変換回路
を出力端子に接続し、第2電流源を制御して、過電流な
どにより出力電圧が低下するに従い、電流制限値が小さ
くなるようにした。
Further, in order to stop the operation of the current mirror circuit, the current of the first current source is cut off or an output cut circuit for stopping the first current is connected to lower the output voltage. I made it. The voltage / current conversion circuit is connected to the output terminal, and the second current source is controlled so that the current limit value decreases as the output voltage decreases due to overcurrent or the like.

【0017】前記第1電流源に並列に接続された第3電
流源と、該第3電流源を制御する第2電流制御素子を含
むショート制御回路を接続し、前記出力電圧に応じて前
記第3電流源の電流を出力し、前記出力電圧が所定電圧
に低下したとき、前記第2電流制御素子によって前記第
3電流源の電流を遮断することによって、出力電圧が規
定値以下になると電流制限値を小さくするようにした。
A third current source connected in parallel to the first current source and a short control circuit including a second current control element for controlling the third current source are connected, and the third current source is connected to the third current source in accordance with the output voltage. The current of the third current source is output, and when the output voltage drops to a predetermined voltage, the current of the third current source is cut off by the second current control element. The value was reduced.

【0018】さらに、前記電源電圧の立ち上がり又は前
記カレントミラー回路の立ち上がりを検知し、所定時間
経過後に前記第3電流源の電流を遮断することにより、
出力電圧の立ち上がりを早くした。
Further, by detecting the rise of the power supply voltage or the rise of the current mirror circuit and interrupting the current of the third current source after a lapse of a predetermined time,
The output voltage rises faster.

【0019】[0019]

【発明の実施の形態】本発明による実施形態について、
各実施形態別に図4乃至図31を参照して説明する。 〔第1の実施形態〕図4に、第1の実施形態による出力
回路B1を示す。この出力回路B1は、カレントミラー
回路3、電圧制御回路4及び電流制御回路5を基本回路
構成とし、電源11から供給される電圧Vccを定電圧V
o として出力するものであり、この出力回路B1は電圧
レギュレータ回路及びハイサイドドライバ回路として使
用することができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments according to the present invention will be described.
Each embodiment will be described with reference to FIGS. [First Embodiment] FIG. 4 shows an output circuit B1 according to a first embodiment. The output circuit B1 includes a current mirror circuit 3, a voltage control circuit 4, and a current control circuit 5 as basic circuit configurations, and a voltage Vcc supplied from a power supply 11 is a constant voltage Vcc.
to output the result as o, the output circuit B1 can be used as a voltage regulator circuit and the high-side driver circuit.

【0020】カレントミラー回路3は、PNPトランジ
スタQ1a及びPNPトランジスタQ 1bで構成され、電圧
Vccの電源11に接続される。そして、そのミラー比が
1:Nに設定されているので、トランジスタQ1aに流れ
る電流I1 とすると、トランジスタQ1bには、N・I1
の電流が流れる。トランジスタQ1bのコレクタは出力端
子に接続される。
The current mirror circuit 3 has a PNP transistor
Star Q1aAnd PNP transistor Q 1bConsists of a voltage
It is connected to the power supply 11 of Vcc. And the mirror ratio is
1: N, the transistor Q1aFlow
Current I1Then, the transistor Q1bHas NI1
Current flows. Transistor Q1bIs the output terminal
Connected to child.

【0021】電圧制御回路4は、PNPトランジスタQ
2 と電圧Va の電圧源12からなり、トランジスタQ2
のエミッタがトランジスタQ1bのコレクタと出力端子に
接続される。トランジスタQ2 のベースは電圧Va でバ
イアスされる。電流制御回路5は、NPNトランジスタ
3 、電圧Vb の電圧源13及び電流Ia の電流源14
で構成され、トランジスタQ3 のコレクタがトランジス
タQ1aのコレクタに接続される。トランジスタQ3 のベ
ースは、電圧Vb でバイアスされ、そして、電流源14
には、その電流Ia が流れ、トランジスタQ3 を流れる
電流I1 とトランジスタQ2 を流れる電流I2 とが合成
さるように接続する。
The voltage control circuit 4 includes a PNP transistor Q
2 and a voltage source 12 of a voltage Va, and a transistor Q 2
Is connected to the collector and output terminal of the transistor Q1b . The base of transistor Q 2 is biased with voltage V a. The current control circuit 5 includes an NPN transistor Q 3 , a voltage source 13 for the voltage Vb , and a current source 14 for the current Ia.
In the configuration, the collector of the transistor Q 3 is connected to the collector of the transistor Q 1a. The base of transistor Q 3 are biased by a voltage V b, and the current source 14
The, the current I a flows a current I 2 flowing in the current I 1 and the transistor Q 2 to which flows through the transistor Q 3 is connected to monkey synthesis.

【0022】また、図4に示した電流制御回路5におけ
る電流源14の具体的回路例を図5に示す。トランジス
タQ3 のエミッタに抵抗Ra を接続する。この抵抗Ra
に流れる電流Ia を定電流とするためには、電圧源13
を定電圧Vb1とすればよい。このように構成された出力
回路B1において、トランジスタQ2 のベース・エミッ
タ間電圧をVBEとすると、その出力電圧Vo は、 Vo =VBE+Va となる。電圧源12の電圧Va を変えることにより、出
力電圧Vo を制御することができる。また、電流制御回
路5の出力電流である電流I1 は、 I1 =Ia −I2 であり、トランジスタQ2 に流れる電流I2 は、出力電
流をIo とすると、 I2 =N×I1 −Io となるので、 I1 =(Ia +Io )/(N+1) となる。そこで、出力電流Io が最大となる場合を考え
るため、負荷に異常があって出力回路B1の出力端子が
接地されたとする。そうすると、トランジスタQ 2 はオ
フとなり、電流I2 は流れなくなる。そのため、最大と
なるのは、I2 =0のとき、つまり、トランジスタQ1b
に流れる電流N・I1 の全てが負荷に流れるときである
ので、その電流制限値Iomaxは、上式の関係から、 Iomax=N×Ia となる。
In the current control circuit 5 shown in FIG.
FIG. 5 shows a specific circuit example of the current source 14. Transis
TA QThreeResistor RaConnect. This resistance Ra
Current I flowing throughaIs set to a constant current, the voltage source 13
Is constant voltage Vb1And it is sufficient. Output configured in this way
In the circuit B1, the transistor QTwoBase Emi
Voltage between terminalsBEThen, the output voltage VoIs Vo= VBE+ Va Becomes Voltage V of voltage source 12aBy changing
Force voltage VoCan be controlled. In addition, the current control circuit
Current I which is the output current of path 51Is I1= Ia-ITwo And the transistor QTwoCurrent I flowing throughTwoIs the output power
Flow IoThen ITwo= N × I1-Io So I1= (Ia+ Io) / (N + 1). Therefore, the output current IoIs the largest
Therefore, the output terminal of the output circuit B1 is
Assume that it is grounded. Then, the transistor Q TwoHa
And the current ITwoWill not flow. Therefore, the maximum
Becomes ITwo= 0, that is, the transistor Q1b
Current NI flowing through1Is when everything flows to the load
Therefore, the current limit value IomaxIs given by Iomax= N × Ia Becomes

【0023】図4に示した回路構成としたことによっ
て、負荷が接地にショートして過電流状態になっても、
最大に流れる電流を電流制限値Iomaxに抑えることがで
きる。また、出力回路B1では、トランジスタQ2 に流
れる電流I2 を電流制御回路5の電流源14に接続して
流しているので、出力電流Io が小さいときには、カレ
ントミラーの電流を減少させて消費電流を低減すること
ができる。
With the circuit configuration shown in FIG. 4, even if the load is short-circuited to the ground and an overcurrent occurs,
The maximum current flowing can be suppressed to the current limit value Iomax . Further, the output circuit B1, since the flow to connect the current I 2 flowing through the transistor Q 2 to the current source 14 of the current control circuit 5, when the output current I o is small, consumes reduces the current of the current mirror The current can be reduced.

【0024】また、電流源14の電流Ia を変えると、
最大出力電流Iomaxの大きさを調整でき、負荷に異常が
生じて過大電流が流れてしまう場合に、その出力電流I
o を電流制限値Iomaxに抑えることができる。次に、図
4に示された出力回路B1をシリーズレギュレータ回路
B2に適用した場合を図6に示す。図6において、図4
と同じ部分について同じ符号を付した。
[0024] In addition, changing the current I a of the current source 14,
The magnitude of the maximum output current Iomax can be adjusted. When an abnormal current occurs in the load and an excessive current flows, the output current Iomax can be adjusted.
o can be suppressed to the current limit value I omax . Next, FIG. 6 shows a case where the output circuit B1 shown in FIG. 4 is applied to a series regulator circuit B2. In FIG. 6, FIG.
The same reference numerals are given to the same parts as.

【0025】シリーズレギュレータ回路B2でも、図4
に示したと同様に、カレントミラー回路3、電圧制御回
路4及び電流制御回路5を基本回路構成とし、出力端子
にコンデンサC1 が接続されており、電源11から供給
される電圧Vccを定電圧Voとして出力するものであ
る。シリーズレギュレータ回路B2が図4に示された出
力回路B1と異なるところは、電圧制御回路5である。
出力回路B1の電圧制御回路5では、電圧源Va がトラ
ンジスタQ2 のベースに接続されていたが、シリーズレ
ギュレータ回路B2の電圧制御回路5では、出力電圧V
o が所定電圧になるように、トランジスタQ 2 を制御し
ていることである。
FIG. 4 also shows the series regulator circuit B2.
In the same manner as shown in FIG.
The circuit 4 and the current control circuit 5 have a basic circuit configuration, and an output terminal
Capacitor C1Is connected and supplied from power supply 11.
Voltage Vcc to constant voltage VoOutput as
You. The series regulator circuit B2 is shown in FIG.
The difference from the power circuit B1 is the voltage control circuit 5.
In the voltage control circuit 5 of the output circuit B1, the voltage source VaBut tiger
Transistor QTwoConnected to the base of the
In the voltage control circuit 5 of the regulator circuit B2, the output voltage V
oSo that the transistor Q has a predetermined voltage. TwoControl
That is.

【0026】具体的には、出力電圧Vo を出力電圧設定
用抵抗R11及び抵抗R12で検出し、差動アンプAMP1
でその検出した電圧と電圧源15の基準電圧VREF とを
比較される。この比較結果によりトランジスタQ2 が制
御され、設定された出力電圧を出力する。この出力電圧
o は、図3に示したシリーズレギュレータ回路30の
場合と同様であり、 Vo =VREF (R11+R12)/R12 となる。電流で見た動作も図4に示した出力回路B1と
同様であり、出力電流I o についての電流制限値Iomax
も、同様に決められる。
Specifically, the output voltage VoThe output voltage setting
Resistance R11And resistance R12And the differential amplifier AMP1
And the reference voltage V of the voltage source 15REFAnd
Be compared. According to the comparison result, the transistor QTwoBut
And outputs the set output voltage. This output voltage
VoCorresponds to the series regulator circuit 30 shown in FIG.
As in the case, Vo= VREF(R11+ R12) / R12 Becomes The operation as seen from the current is the same as that of the output circuit B1 shown in FIG.
Similarly, the output current I oCurrent limit value I foromax
Is similarly determined.

【0027】次に、図4に示した出力回路B1におい
て、出力カット回路を設け、電流制御回路の定電流源の
動作を停止させることにより、出力電圧Vo をダウンさ
せる場合について、図7を参照して説明する。図7に示
した出力回路B3は、図4に示したと同様に、カレント
ミラー回路3、電圧制御回路4及び電流制御回路5を基
本構成回路とし、電源11から供給される電圧Vccを定
電圧Vo として出力するものである。図7において、図
4と同じ部分について同じ符号を付している。
Next, in the output circuit B1 shown in FIG. 4, the output cut circuit provided by stopping the operation of the constant current source of the current control circuit, for the case in which down the output voltage V o, Figure 7 It will be described with reference to FIG. The output circuit B3 shown in FIG. 7 has a current mirror circuit 3, a voltage control circuit 4 and a current control circuit 5 as basic constituent circuits, and converts the voltage Vcc supplied from the power supply 11 into a constant voltage V Output as o . 7, the same parts as those in FIG. 4 are denoted by the same reference numerals.

【0028】出力回路B3では、図4に示した電流制御
回路5と接地との間に、出力カット回路6を挿入した。
この出力カット回路6は、入力電圧Vi で制御される出
力カット用スイッチSW1 が備えられ、そのスイッチS
1 が電流制御回路5の電流源14と接地との間に接続
される。出力カットするために、入力電圧Vi でスイッ
チSW1 をオフにすると、電流源14の電流Ia は流れ
なくなる。そうすると、トランジスタQ3 の電流I1
流れなくなり、当然トランジスタQ1aの電流I1 も流れ
ないから、ミラー関係にあるトランジスタQ1bの電流N
・I1 も停止する。従って、出力電圧Vo がダウンす
る。
In the output circuit B3, an output cut circuit 6 is inserted between the current control circuit 5 shown in FIG. 4 and the ground.
The output cut circuit 6, an output cut switch SW 1 in which is controlled by the input voltage V i provided, the switch S
W 1 is connected between ground and the current source 14 of the current control circuit 5. To output cut, turning off the switch SW 1 at the input voltage V i, the current I a of the current source 14 does not flow. Then, the transistor Q 3 current I 1 stops flowing, and because of course does not flow even current I 1 of transistor Q 1a, the current N of the transistor Q 1b in mirror relationship
· I 1 is also stopped. Therefore, the output voltage Vo decreases .

【0029】ここで、図7に示した電圧制御回路4と出
力カット回路6について具体的な回路構成とした出力回
路B3を、図8に示す。同図において、図7と同じ部分
には同じ符号が付してある。図8で、具体的回路構成を
示したのは、電圧制御回路4の電圧源12と、出力カッ
ト回路6のスイッチSW1 とその駆動部である。
FIG. 8 shows an output circuit B3 having a specific circuit configuration for the voltage control circuit 4 and the output cut circuit 6 shown in FIG. In the figure, the same parts as those in FIG. 7 are denoted by the same reference numerals. In Figure 8, that shown a specific circuit configuration, the voltage source 12 of the voltage control circuit 4, a switch SW 1 and a driving portion of the output cut circuit 6.

【0030】電圧制御回路4を見ると、トランジスタQ
2 のベースに電圧Va を供給する電圧源12は、抵抗R
21、PNPトランジスタQ21及び電流源16で構成され
ている。トランジスタQ21のエミッタは、抵抗R21を介
して電源11に接続され、電圧Vccが供給される。そし
て、そのコレクタは、電流源16を介して接地される。
トランジスタQ21のベースは、トランジスタQ2 のベー
スに接続される。
Looking at the voltage control circuit 4, the transistor Q
Voltage source for supplying the second base voltage V a 12, the resistance R
21 , a PNP transistor Q 21 and a current source 16. The emitter of the transistor Q 21 is connected to the power source 11 through a resistor R 21, a voltage Vcc is supplied. The collector is grounded via the current source 16.
The base of transistor Q 21 is connected to the base of the transistor Q 2.

【0031】また、出力カット回路6を見ると、出力カ
ット用スイッチとして機能するNPNトランジスタQ4
で構成され、そのコレクタが電流制御回路5の電流源1
4に、そして、そのエミッタが接地にそれぞれ接続され
る。さらに、トランジスタQ 4 のベースには、抵抗R61
及び抵抗R62で分圧した入力電圧Vi が印加される。な
お、図8では、電流源14には、図5で示したと同様
に、抵抗Ra を用いている。
Looking at the output cut circuit 6, the output power
NPN transistor Q that functions as a switch for powerFour
Whose collector is the current source 1 of the current control circuit 5.
4 and their emitters are connected to ground, respectively.
You. Further, the transistor Q FourThe base of the resistor R61
And resistance R62Input voltage V divided byiIs applied. What
In FIG. 8, the current source 14 has the same configuration as that shown in FIG.
And the resistor RaIs used.

【0032】そこで、出力カット回路6に入力される入
力電圧Vi がHのときは、トランジスタQ4 がオンとな
り、トランジスタQ4 を介して電流Ia が流れる。そう
すると、電流I1 及び電流I2 も流すことができるよう
になる。この場合、出力回路B3の動作は、図4に示し
た出力回路B1と同様である。このとき、電流源16に
流れる電流がI21であり、トランジスタQ21のベース・
エミッタ間電圧をVBE(Q21)とすると、電圧源12の
電圧Va は、 Va =Vcc−R21×I21−VBE(Q21) である。出力回路B3の出力電圧Vo は、トランジスタ
2 のベース・エミッタ間電圧をVBE(Q2 )とする
と、 Vo =Va +VBE(Q2 ) である。例えば、出力回路B3を同一半導体チップ内に
集積して形成する場合には、VBE(Q2 )≒V
BE(Q21)であるから、結果として、出力電圧Vo は、 Vo =Vcc−R21×I21 となる。これは、電流源16の電流I21を可変にすれ
ば、出力電圧Vo を変更できることを示し、さらに、ト
ランジスタQ2 のベース・エミッタ間電圧VBE(Q 2
が、トランジスタQ21のベース・エミッタ間電圧V
BE(Q21)と相殺されるので、出力電圧Vo はベース・
エミッタ間電圧と無関係となり、温度変動の影響を受け
ない。
Therefore, the input to the output cut circuit 6 is
Force voltage ViIs H, the transistor QFourIs on
Transistor QFourThrough the current IaFlows. so
Then, the current I1And current ITwoSo that it can also flow
become. In this case, the operation of the output circuit B3 is shown in FIG.
This is the same as the output circuit B1. At this time, the current source 16
The flowing current is Itwenty oneAnd the transistor Qtwenty oneBase of
Emitter voltage is VBE(Qtwenty one), The voltage source 12
Voltage VaIs Va= Vcc-Rtwenty one× Itwenty one-VBE(Qtwenty one). Output voltage V of output circuit B3oIs the transistor
QTwoThe base-emitter voltage of VBE(QTwo)
And Vo= Va+ VBE(QTwo). For example, the output circuit B3 is provided in the same semiconductor chip.
When forming in an integrated manner, VBE(QTwo) ≒ V
BE(Qtwenty one), As a result, the output voltage VoIs Vo= Vcc-Rtwenty one× Itwenty one Becomes This is the current I of the current source 16twenty oneVariable
Output voltage VoCan be changed, and
Transistor QTwoBase-emitter voltage VBE(Q Two)
Is the transistor Qtwenty oneBase-emitter voltage V
BE(Qtwenty one), The output voltage VoIs the base
Being independent of the emitter-to-emitter voltage and affected by temperature fluctuations
Absent.

【0033】一方、出力カット回路6に入力される入力
電圧Vi がLのときは、トランジスタQ4 がオフとな
り、電流源14からの電流Ia を断とする。そうする
と、電流I1 及び電流I2 も流すことができなくなり、
出力回路B3はレギュレータとして機能を停止すること
になり、出力電圧Vo はダウンし、出力端子は負荷を介
して接地電位となる。
On the other hand, the input voltage V i which is input to the output cut circuit 6 when the L, the transistor Q 4 is turned off, and disconnects the current I a from the current source 14. Then, the current I 1 and the current I 2 cannot flow, and
The output circuit B3 stops functioning as a regulator, the output voltage Vo drops , and the output terminal goes to the ground potential via the load.

【0034】以上のように、図8に示した出力回路B3
では、出力カット回路6を電流源14に接続し、その電
流Ia を断として出力回路B3の動作を停止させたが、
次の図9に、出力回路30のカレントミラー回路3の動
作を停止させて、出力電圧V o をダウンさせる場合にお
ける基本回路構成ついて示す。図中、図8の基本回路構
成を示す図7と同じ部分には同じ符号を付した。
As described above, the output circuit B3 shown in FIG.
Then, the output cut circuit 6 is connected to the current source 14 and
Style IaTo stop the operation of the output circuit B3,
FIG. 9 shows the operation of the current mirror circuit 3 of the output circuit 30.
Operation is stopped and the output voltage V oTo bring down
The basic circuit configuration is shown below. In the figure, the basic circuit configuration of FIG.
The same parts as those shown in FIG.

【0035】図9に示した出力回路B4では、図7に示
した出力カット回路6をカレントミラー回路3に接続し
たものであり、その他の回路構成は、図7の出力回路B
3の回路構成と同様である。カレントミラー回路3を形
成するトランジスタQ1aと並列になるように、出力カッ
ト回路6のスイッチSW1 をトランジスタQ1aのベース
とエミッタに接続する。
In the output circuit B4 shown in FIG. 9, the output cut circuit 6 shown in FIG. 7 is connected to the current mirror circuit 3, and the other circuit configuration is the same as the output circuit B shown in FIG.
3 is the same as the circuit configuration of FIG. So that in parallel with the transistor Q 1a to form a current mirror circuit 3, connecting the switch SW 1 of the output cut circuit 6 to the base and emitter of the transistor Q 1a.

【0036】ここで、出力カット回路6の入力電圧Vi
によって、スイッチSW1 をオン・オフさせるが、スイ
ッチSW1 がオフのときには、出力回路B4は、図7に
示した出力回路B3と同様の動作をし、出力電圧Vo
出力する。一方、スイッチSW1 がオンのときには、ト
ランジスタQ1aのベースとエミッタを短絡し、さらに、
トランジスタQ1bのベースを電源電圧Vccとする。その
ため、トランジスタQ1bをオフとし、電流N・I1 が流
すことを停止する。結果として、出力電圧Vo はダウン
となり、出力端子は負荷を介して接地電位となる。
Here, the input voltage V i of the output cut circuit 6
By, but turning on or off the switch SW 1, when the switch SW 1 is turned off, the output circuit B4 is the same operation as the output circuit B3 shown in FIG. 7, and outputs an output voltage V o. On the other hand, when the switch SW 1 is turned on, shorting the base and emitter of the transistor Q 1a, furthermore,
The base of the transistor Q1b is set to the power supply voltage Vcc. Therefore, the transistor Q 1b is turned off, and the flow of the current N · I 1 is stopped. As a result, the output voltage V o becomes down, the output terminal becomes the ground potential through the load.

【0037】また、図9の出力回路B4の具体的回路構
成を、図10に示す。図10に示した具体的回路構成
は、図8に示した出力回路B3と同様であり、ただ、出
力カット回路6を、電流源14に接続するのではなく、
カレントミラー回路3を形成するトランジスタQ1aと並
列に接続したことが異なっており、そして、トランジス
タQ1aが電源11のVcc側に接続されている関係から、
スイッチSW1 であるトランジスタQ4 に、NPNトラ
ンジスタでなく、PNPトランジスタを用いている。
FIG. 10 shows a specific circuit configuration of the output circuit B4 in FIG. The specific circuit configuration shown in FIG. 10 is the same as the output circuit B3 shown in FIG. 8, except that the output cut circuit 6 is not connected to the current source 14,
The difference is that the transistor Q 1a forming the current mirror circuit 3 is connected in parallel with the transistor Q 1a , and since the transistor Q 1a is connected to the Vcc side of the power supply 11,
The transistor Q 4 is a switch SW 1, instead of the NPN transistors, it is used PNP transistor.

【0038】出力カット回路6に入力される入力電圧V
i をHにすると、トランジスタQ4はオフとなり、この
場合は、図4の出力回路B1と同様の動作となり、出力
端子から出力電圧Vo が出力される。一方、出力カット
回路6に入力される入力電圧Vi をLにすると、トラン
ジスタQ4 はオンとなる。そのため、図9の出力回路の
動作で説明したように、カレントミラー回路の動作を停
止することになるので、出力電圧Vo をダウンさせる。
The input voltage V input to the output cut circuit 6
When i to H, the transistor Q 4 are turned off, in this case, the same operation as the output circuit B1 in FIG. 4, the output voltage V o from the output terminal is output. On the other hand, when the input voltage V i which is input to the output cut circuit 6 L, and the transistor Q 4 are turned on. Therefore, as described in the operation of the output circuit of FIG. 9, it means to stop the operation of the current mirror circuit, bring down the output voltage V o.

【0039】なお、図10においても、電圧制御回路4
の具体的回路構成を示しているが、図8に示した出力回
路B3における電圧制御回路4と同様である。この様
に、図9及び図10に示した出力回路B4では、出力カ
ット回路6でカレントミラー回路の動作を直接停止する
ようにしたので、高温時に、トランジスタQ1bに流れる
リーク電流等が出力電流Io として流れることがない。
In FIG. 10, the voltage control circuit 4
8 is the same as the voltage control circuit 4 in the output circuit B3 shown in FIG. As described above, in the output circuit B4 shown in FIGS. 9 and 10, since the operation of the current mirror circuit is directly stopped by the output cut circuit 6, the leakage current or the like flowing through the transistor Q1b at the time of high temperature becomes the output current. It does not flow as Io .

【0040】以上、第1の実施形態による出力回路B1
乃至B4について、それらの出力電圧−負荷電流特性
を、図11に示す。横軸は、負荷電流、つまり、出力電
流Ioを示し、縦軸は、出力電圧Vo を示している。図
示の特性は、電流制限時の出力電圧Vo の負荷特性を示
しており、電流制限値Iomaxで垂下特性となっている。
As described above, the output circuit B1 according to the first embodiment
FIG. 11 shows the output voltage-load current characteristics of B4 to B4. The horizontal axis, the load current, i.e., shows the output current I o, the vertical axis represents the output voltage V o. The characteristics shown in the figure show the load characteristics of the output voltage V o when the current is limited, and the characteristics are drooping at the current limit value I omax .

【0041】これまで説明してきた第1の実施形態によ
れば、ハイサイドドライバ回路やシリーズレギュレータ
回路に適用でき、電流制限機能を有する出力回路を構成
でき、電圧制御回路からの電流を電流制御回路に接続す
ることにより、出力電流Ioが少ないときには、カレン
トミラー回路の電流を減少させて、消費電流を低減で きる。〔第2の実施形態〕第1の実施形態による電流制
限機能を有する出力回路B1乃至B4では、図11に示
したように、その出力電圧−負荷電流特性において、垂
下特性となる。しかし、この特性では、出力電圧Vo
接地にショートしたときにも、電流制限値Iomaxに、 Iomax=N×Ia の電流が流れてしまう。このため、出力素子であるトラ
ンジスタQ1bにも、このIomaxが流れることになる。ト
ランジスタQ1bでの電力損失をPとすると、P=Vcc×
omaxが発生する。電源電圧Vccが高いときには、素子
自体の発熱が大きくなり、熱破壊する恐れがある。
According to the first embodiment described so far, the present invention can be applied to a high-side driver circuit or a series regulator circuit, and can constitute an output circuit having a current limiting function. When the output current Io is small, the current of the current mirror circuit can be reduced to reduce current consumption. [Second Embodiment] In the output circuits B1 to B4 having a current limiting function according to the first embodiment, as shown in FIG. 11, the output voltage-load current characteristic has a drooping characteristic. However, this characteristic, even when the output voltage V o is short-circuited to ground, the current limit value I omax, I omax = N × become current I a flows. Therefore, even in the transistor Q 1b is output element, so that the I omax flows. Assuming that the power loss in the transistor Q 1b is P, P = Vcc ×
I omax occurs. When the power supply voltage Vcc is high, the element itself generates a large amount of heat and may be thermally damaged.

【0042】そこで、第2の実施形態では、図4に示し
た出力回路に電圧/電流変換回路を設けることにより、
出力電圧Vo に応じて、電流源14の電流値Ia を変化
させるようにした。出力電圧Vo がショートしても、電
流制限値Iomaxを小さくすることができる。図12に、
図4に示した出力回路構成に電圧/電流変換回路を設け
た出力回路を示した。図12に示した出力回路C1の基
本回路構成は図4の出力回路B1と同様であり、図4と
同じ部分に同じ符号を付した。
Therefore, in the second embodiment, a voltage / current conversion circuit is provided in the output circuit shown in FIG.
In accordance with the output voltage V o, and to vary the current value I a current source 14. Even shorted output voltage V o is, it is possible to reduce the current limit value I omax. In FIG.
An output circuit in which a voltage / current conversion circuit is provided in the output circuit configuration shown in FIG. 4 is shown. The basic circuit configuration of the output circuit C1 shown in FIG. 12 is the same as that of the output circuit B1 of FIG. 4, and the same parts as those of FIG.

【0043】電圧/電流変換回路7は、電流源14と並
列に接続された可変の電流源17を有する。そして、電
流源17は出力電圧Vo の大きさに応じて、電流Ia2
流す。図4に示した出力回路B1では、電流源14に電
流Ia が流れるが、図12に示した出力回路C1では、
その電流Ia を、電流源17の電流をIa2とすると、 Ia =Ia1+Ia2 とした。
The voltage / current conversion circuit 7 has a variable current source 17 connected in parallel with the current source 14. Then, the current source 17 in accordance with the magnitude of the output voltage V o, a current flows I a2. In the output circuit B1 shown in FIG. 4, the current Ia flows through the current source 14, but in the output circuit C1 shown in FIG.
The current Ia is defined as Ia = Ia1 + Ia2 , where the current of the current source 17 is Ia2 .

【0044】これにより、出力電圧Vo がある一定値よ
り小さいときには、電流Ia2を小さくして、電流Ia
小さくする。図12に示した出力回路C1における電圧
/電流変換回路7の具体的回路構成を、図13に示す。
出力回路C1自体は、第1の実施形態で用いられた具体
的回路構成を採用できるものであって、図13では、電
流源14に、抵抗Ra1を用いた場合を示した。
[0044] Thus, when there is an output voltage V o it is smaller than a predetermined value, by reducing the current I a2, to reduce the current I a. FIG. 13 shows a specific circuit configuration of the voltage / current conversion circuit 7 in the output circuit C1 shown in FIG.
The output circuit C1 itself can adopt the specific circuit configuration used in the first embodiment. FIG. 13 shows the case where the resistor Ra1 is used for the current source 14.

【0045】電圧/電流変換回路7は、NPNトランジ
スタQa1及びQa2、抵抗Ra2からなり、トランジスタQ
a1とトランジスタQa2のベース同志が接続され、カレン
トミラー回路を形成している。そのミラー比は、ここで
は、1:1に設定されている。このミラー比を変えれ
ば、検出感度を変えることができる。トランジスタQa1
のコレクタは抵抗Ra1に接続され、電流Ia から電流I
a2を分流する。一方のトランジスタQa2のコレクタは抵
抗Ra2を介して出力端子に接続されている。抵抗Ra2
は、ミラー電流Ia2が流れている。
The voltage / current conversion circuit 7 comprises NPN transistors Q a1 and Q a2 and a resistor R a2.
a1 and the bases of the transistors Qa2 are connected to each other to form a current mirror circuit. Here, the mirror ratio is set to 1: 1. By changing the mirror ratio, the detection sensitivity can be changed. Transistor Q a1
Is connected to the resistor R a1 , and the current I a
Divide a2 . The collector of one transistor Qa2 is connected to the output terminal via a resistor Ra2 . A mirror current Ia2 flows through the resistor Ra2 .

【0046】次に、電圧/電流変換回路7の動作につい
て説明する。通常、出力電圧Vo の大きさは、電圧制御
回路4によって制御される。出力電圧Vo は、前述した
ように、 Vo =Va +VBE(Q2 ) である。ここで、トランジスタQa1とトランジスタQa2
のミラー比を、1:1としているので、電流Ia2は、 Ia2=(Vo −VBE(Qa2))/Ra2 となる。一方、電流源14を流れる電流Ia1は、トラン
ジスタQ3 のベース・エミッタ間電圧をVBE(Q3 )と
すると、 Ia1=(Vb −VBE(Q3 ))/Ra1 となる。これらから、電流Ia を求めると、 Ia =Ia1+Ia2 =(Vb −VBE(Q3 ))/Ra1+(Vo −VBE(Qa2))/Ra2 となる。そうすると、電圧源Vb を定電圧源にすると、
電流Ia1は定電流となって一定である。そして、出力電
圧Vo が変化すると、トランジスタQa2のバイアスが変
わり流れる電流を変えるので、電流Ia2も出力電圧Vo
の変化に応じて変化する。
Next, the operation of the voltage / current conversion circuit 7 will be described. Usually, the magnitude of the output voltage V o is controlled by the voltage control circuit 4. The output voltage V o, as described above, is V o = V a + V BE (Q 2). Here, transistor Q a1 and transistor Q a2
A mirror ratio of 1: Since the 1, current I a2 becomes I a2 = (V o -V BE (Q a2)) / R a2. On the other hand, the current I a1 to flow through the current source 14, when the base-emitter voltage of the transistor Q 3 and V BE (Q 3), the I a1 = (V b -V BE (Q 3)) / R a1 . These, when determining the current I a, the I a = I a1 + I a2 = (V b -V BE (Q 3)) / R a1 + (V o -V BE (Q a2)) / R a2. Then, if the voltage source Vb is a constant voltage source,
The current Ia1 is constant and constant. When the output voltage V o is changed, because changing the current flowing change the bias of the transistors Q a2, current I a2 even if the output voltage V o
It changes according to the change of.

【0047】それ故、前述したと同様に、 Vo =Va +VBE(Q2 ) であるので、出力回路C2の電流制限値Iomaxは、 Iomax=N×Ia =N×(Ia1+Ia2) =N×〔(Vb −VBE(Q3 ))/Ra1 +(Va +VBE(Q2 )−VBE(Qa2))/Ra2〕 となる。ここで、出力電圧Vo が接地にショートした場
合、Vo <VBE(Qa2)になると、トランジスタQa2
オフとなってIa2=0となるので、その時のショート電
流Ishort は、 Ishort =N×Ia =N×〔(Vb −VBE(Q3 )〕/Ra1 となる。
Therefore, as described above, since V o = V a + V BE (Q 2 ), the current limit value I omax of the output circuit C2 is I omax = N × I a = N × (I a1 + I a2) = N × [(V b -V BE (Q 3 )) / R a1 + (V a + V BE (Q 2) -V BE (Q a2)) / R a2 ] and becomes. Here, when the output voltage V o is short-circuited to the ground, when V o <V BE (Q a2 ), the transistor Q a2 is turned off and I a2 = 0, so the short-circuit current I short at that time is I short = N × I a = N × [(V b −V BE (Q 3 )] / R a1

【0048】この場合の出力回路C2における出力電圧
−負荷電流特性を図13に示す。縦軸と横軸は、図11
の場合と同様であり、縦軸は出力電圧を、そして、横軸
は負荷電流をそれぞれ示している。出力電圧Vo が、V
o <VBE(Qa2)の範囲では、前述したように、電流I
sh ort で一定となる。出力電圧Vo が大きくなるV
BE(Qa2)≦Vo の範囲では、トランジスタQa2が導通
して、出力電圧Vo が大きさに応じて電流Ia2を流す。
出力電圧Vo が大きくなると出力電流も増大して行く。
負荷に故障があって、過大電流が流れる場合、前述した
ように、Vo =Va +VBE(Q2 )のとき、最大の電流
制限値Iomaxとなる。
FIG. 13 shows output voltage-load current characteristics of the output circuit C2 in this case. The vertical and horizontal axes are shown in FIG.
The vertical axis indicates the output voltage, and the horizontal axis indicates the load current. Output voltage V o is, V
o In the range of <V BE (Q a2 ), the current I
It becomes constant at sh ort. V output voltage V o increases
The range of BE (Q a2) ≦ V o , the transistor Q a2 becomes conductive, current flows I a2 in accordance with the output voltage V o in size.
And the output current output voltage V o increases also continue to increase.
There is a fault in the load, when an excessive current flows, as described above, when V o = V a + V BE of (Q 2), the maximum current limit value I omax.

【0049】このような出力電圧−負荷電流特性とした
ので、出力電圧Vo が小さい場合、電流制限値Iomax
小さくすることができ、出力素子での電力消費を低減す
ることができる。そして、出力が接地にショートし、出
力電圧が0Vになっても、ある程度のショート電流を流
しておくことになる。これにより、次ぎに出力回路を立
ち上げる時に起動不良を防止できる。
[0049] Such output voltage - since the load current characteristic, when the output voltage V o is small, it is possible to reduce the current limit value I omax, it is possible to reduce power consumption in the output device. Then, even if the output is short-circuited to the ground and the output voltage becomes 0 V, a certain amount of short-circuit current flows. As a result, a start-up failure can be prevented when the output circuit is started next time.

【0050】次に、出力回路C2における電圧/電流変
換回路7では、出力電圧Vo がVo<VBE(Qa2)の範
囲で、ショート電流Ishort を一定値としたが、出力電
圧V o =0のとき、ショート電流Ishort がある大きさ
を有すれば良いので、図15に示した出力回路C3で
は、電圧/電流変換回路7aの動作を、出力電圧Vo
0のときに、ショート電流Ishort となるようにした。
Next, the voltage / current change in the output circuit C2 will be described.
In the conversion circuit 7, the output voltage VoIs Vo<VBE(Qa2) Range
, The short-circuit current IshortIs a constant value, but the output power
Pressure V o= 0, the short current IshortThere is a size
Since the output circuit C3 shown in FIG.
Indicates the operation of the voltage / current conversion circuit 7a as the output voltage Vo=
0, the short-circuit current IshortIt was made to become.

【0051】出力回路C3の基本的な回路構成は、図1
3に示した出力回路C2と同様であり、同じ部分には同
じ符号を付した。ただ、電圧/電流変換回路7では、ト
ランジスタQa2のコレクタが抵抗Ra1接続され、出力電
圧Vo の大きさによってトランジスタQa2に流れる電流
a2が制御されるものであったが、図15に示される電
圧/電流変換回路7aでは、トランジスタQa2に流れる
電流Ia2に対するミラー電流が流れるようにした。
The basic circuit configuration of the output circuit C3 is shown in FIG.
3 is the same as the output circuit C2 shown in FIG. 3, and the same parts are denoted by the same reference numerals. However, in the voltage / current converting circuit 7, the collector of the transistor Q a2 is connected resistors R a1, but were those current I a2 flowing through the transistor Q a2 is controlled by the magnitude of the output voltage V o, 15 In the voltage / current conversion circuit 7a, a mirror current with respect to the current Ia2 flowing through the transistor Qa2 flows.

【0052】電源11にエミッタが接続されるPNPト
ランジスタQa3及びQa4でカレントミラー回路を形成
し、そのミラー比を1:1に設定してある。このミラー
比を変えると、検出感度を変えられる。このトランジス
タQa3のコレクタがトランジスタQa2のコレクタに接続
されている。一方、トランジスタQa4のコレクタはNP
NトランジスタQa5のコレクタに接続され、トランジス
タQa5のエミッタには抵抗をRa2が接続されている。出
力端子には、抵抗Ra3及びRa4が接続され、出力電圧V
o を検出できるようになっている。この検出電圧は、差
動アンプAMPで抵抗Ra2の両端電圧と比較され、差動
アンプAMPの比較出力で、トランジスタQa5の導通を
制御する。
A current mirror circuit is formed by PNP transistors Q a3 and Q a4 whose emitters are connected to the power supply 11, and the mirror ratio is set to 1: 1. By changing the mirror ratio, the detection sensitivity can be changed. The collector of the transistor Q a3 is connected to the collector of the transistor Q a2. On the other hand, the collector of the transistor Qa4 is NP
The resistor R a2 is connected to the collector of the N-transistor Q a5 and the emitter of the transistor Q a5 . The output terminals are connected to resistors Ra3 and Ra4 , and output voltage V
o can be detected. The detected voltage is compared with the voltage across the resistor Ra2 by the differential amplifier AMP, and the conduction of the transistor Qa5 is controlled by the comparison output of the differential amplifier AMP.

【0053】電圧/電流変換回路7aは、図13の電圧
/電流変換回路7と異なり、出力電圧Vo が0≦Vo
範囲で動作することである。図16に示す出力回路C3
の出力電圧−負荷電流特性を参照して、電圧/電流変換
回路7aの動作を説明する。通常、出力電圧Vo は、前
述したように、 Vo =Va +VBE(Q2 ) である。トランジスタQa1及びトランジスタQa2と、ト
ランジスタQa3及びトランジスタQa4のミラー比が1:
1であるので、電圧/電流変換回路7aの出力電流Ia2
は、 Ia2=Vo ×Ra4/(Ra3+Ra4)/Ra2 となる。そうすると、電流Ia は、 Ia1=(Vb −VBE(Q3 ))/Ra1 であるので、 Ia =Ia1+Ia2 =(Vb −VBE(Q3 ))/Ra1 +Vo ×Ra4/(Ra3+Ra4)/Ra2 となる。ここで、電圧源13を定電圧Vb にすると、電
流源14に流れる電流I a1は一定となる。そして、トラ
ンジスタQa2に流れる電流Ia2は出力電圧Vo に応じて
変化する。
The voltage / current conversion circuit 7a operates according to the voltage of FIG.
/ Current conversion circuit 7 differs from output voltage VoIs 0 ≦ Voof
Is to work in a range. Output circuit C3 shown in FIG.
Voltage / current conversion with reference to the output voltage-load current characteristics of
The operation of the circuit 7a will be described. Normally, the output voltage VoIs before
As mentioned, Vo= Va+ VBE(QTwo). Transistor Qa1And transistor Qa2And
Transistor Qa3And transistor Qa4Mirror ratio of 1:
1, the output current I of the voltage / current conversion circuit 7a isa2
Is Ia2= Vo× Ra4/ (Ra3+ Ra4) / Ra2 Becomes Then, the current IaIs Ia1= (Vb-VBE(QThree)) / Ra1 Then Ia= Ia1+ Ia2 = (Vb-VBE(QThree)) / Ra1 + Vo× Ra4/ (Ra3+ Ra4) / Ra2 Becomes Here, the voltage source 13 is set to a constant voltage VbIf you set
Current I flowing through source 14 a1Is constant. And tiger
Transistor Qa2Current I flowing througha2Is the output voltage VoIn response to the
Change.

【0054】そうすると、電流制限値Iomaxは、 Iomax=N×Ia =N×(Ia1+Ia2) =N×〔(Vb −VBE(Q3 ))/Ra1 +Vo ×Ra4/(Ra3+Ra4)/Ra2〕 となる。これにより、出力が接地にショートしたときに
流れるショート電流Ish ort は、Vo =0のとき、Ia2
=0となるため、 Ishort =N×Ia1 =N×〔(Vb −VBE(Q3 ))/Ra1〕 となる。出力電圧Vo が大きくなると、電流制限値I
omaxも増大してゆき、VoがVa +VBE(Q2 )になっ
たとき、最大となる。
[0054] Then, the current limit value I omax is, I omax = N × I a = N × (I a1 + I a2) = N × [(V b -V BE (Q 3 )) / R a1 + V o × R a4 / ( Ra3 + Ra4 ) / Ra2 ]. As a result, the short-circuit current I sh ort that output flows when shorted to ground, when the V o = 0, I a2
= 0, so that I short = N × I a1 = N × [(V b −V BE (Q 3 )) / R a1 ]. When the output voltage V o increases, the current limit value I
omax also Yuki increased, when the V o becomes V a + V BE (Q 2 ), the maximum.

【0055】これまで説明してきた第2の実施形態によ
れば、ハイサイドドライバ回路やシリーズレギュレータ
回路に適用できる電流制限機能を有する出力回路におい
て、負荷に異常等があって出力電圧が接地にショートし
ても、過電流を電流制限値I omaxに抑えられ、電圧/電
流変換回路7及び7aを接続したことにより、出力電圧
o が0Vでもショート電流Ishort を確保できる。 〔第3の実施形態〕第2の実施形態の出力回路C1で
は、電圧/電流変換回路7を設けて、出力電圧Vo が小
さいとき、電流制限値Iomaxを小さくして電力損失を低
減したが、この出力回路C1を、出力電圧が電源電圧に
よって変化するようなレギュレータ回路やハイサイドス
イッチ回路に適用した場合には、電流制限値Iomaxが電
源電圧の変化に従って変化することになる。そのため、
出力回路における電流制限機能を果たせない場合があ
る。
According to the second embodiment described so far,
High-side driver circuit and series regulator
Output circuit with current limiting function applicable to circuits
Output voltage is short-circuited to ground
Even if the overcurrent is omaxVoltage / electricity
By connecting the current conversion circuits 7 and 7a, the output voltage
VoIs short-circuit current IshortCan be secured. [Third Embodiment] In the output circuit C1 of the second embodiment,
Is provided with a voltage / current conversion circuit 7 so that the output voltage VoIs small
The current limit value IomaxTo reduce power loss
Although the output voltage is reduced to the power supply voltage
Therefore, the regulator circuit or high side
When applied to a switch circuit, the current limit value IomaxIs
It will change according to the change of the source voltage. for that reason,
In some cases, the current limit function cannot be performed in the output circuit.
You.

【0056】そこで、第3の実施形態では、電圧/電流
変換回路にリミッタ機能を付与することによって、出力
電圧Vo が電源電圧の変化によって変動しても、電流制
限機能を保持できるようにした。図17に、第3の実施
形態による出力回路D1を示す。図17に示した出力回
路D1の基本回路構成は、図9に示した出力回路B4と
同様の出力回路構成に適用した場合を示し、カレントミ
ラー回路3、電圧制御回路4、電流制限回路5及び出力
カット回路6からなる。図17中、図9と同じ部分には
同じ符号を付した。
[0056] Therefore, in the third embodiment, by applying a limiter function to the voltage / current conversion circuit, the output voltage V o is also changed by a change in the power supply voltage, and to be able to hold a current limiting function . FIG. 17 shows an output circuit D1 according to the third embodiment. The basic circuit configuration of the output circuit D1 shown in FIG. 17 shows a case where it is applied to the same output circuit configuration as the output circuit B4 shown in FIG. 9, and the current mirror circuit 3, the voltage control circuit 4, the current limiting circuit 5, An output cut circuit 6 is provided. 17, the same parts as those in FIG. 9 are denoted by the same reference numerals.

【0057】リミッタ機能付き電圧/電流変換回路8
は、図12に示した出力回路C1に用いた電圧/電流変
換回路7にリミッタ機能を追加したものである。そのリ
ミッタ機能として、検出した出力電圧Vo が所定値にな
ったとき、電流源17の電流I a2にリミットをかけるよ
うにした。出力回路D1の具体的回路構成である出力回
路D2を図18に示す。出力回路D2自体の基本的な具
体的回路構成は、図13の出力回路C2の場合と同様で
ある。
Voltage / current conversion circuit 8 with limiter function
Is the voltage / current change used in the output circuit C1 shown in FIG.
The conversion circuit 7 is provided with a limiter function. That
The output voltage VoIs the specified value
The current I of the current source 17 a2Put a limit on
Caught. An output circuit which is a specific circuit configuration of the output circuit D1
The road D2 is shown in FIG. Basic components of the output circuit D2 itself
The physical circuit configuration is the same as that of the output circuit C2 in FIG.
is there.

【0058】リミッタ機能付き電圧/電流変換回路8
は、NPNトランジスタQa1及びQa2、PNPトランジ
スタQa3、抵抗Ra21 及びRa22 、そして電圧源Vc
構成されている。トランジスタQa1とトランジスタQa2
とで、カレントミラー回路を形成し、トランジスタQa1
のコレクタを電流源13の抵抗Ra1に接続している。こ
の構成は、前述の図13の電圧/電流変換回路7と同様
であり、そのミラー比を1:1に設定している。
Voltage / current conversion circuit 8 with limiter function
Is, NPN transistors Q a1 and Q a2, PNP transistor Q a3, resistor R a21 and R a22, and is constituted by a voltage source V c. Transistor Q a1 and transistor Q a2
With the above, a current mirror circuit is formed, and the transistor Q a1 is formed.
Is connected to the resistor Ra1 of the current source 13. This configuration is the same as that of the voltage / current conversion circuit 7 in FIG. 13 described above, and its mirror ratio is set to 1: 1.

【0059】そして、トランジスタQa2のコレクタは、
抵抗Ra21 と抵抗Ra22 を介して、出力端子に接続され
る。この抵抗Ra21 と抵抗Ra22 の接続点と接地との間
に、トランジスタQa3を接続し、そのベースに電圧源1
8の電圧Vc を供給する。このように構成したリミッタ
機能付き電圧/電流変換回路8の動作を説明する。ここ
で、出力電圧Vo が低くなり、抵抗Ra21 と抵抗Ra22
の接続点の電位が、Vc +VBE(Qa3)以下になると、
トランジスタQa3がオフとなる。このトランジスタQa3
が動作していないときには、前述した電圧/電流変換回
路7と同様となり、電流Ia2は、 Ia2=(Vo −VBE(Qa2))/(Ra21 +Ra22 ) である。そこで、出力電圧Vo が上昇し、抵抗Ra21
抵抗Ra22 の接続点の電位が、Vc +VBE(Qa3)以上
になると、トランジスタQa3がオンとなり、動作する。
そうすると、トランジスタQa3は、トランジスタQa2
流れていた電流I a2を抵抗Ra22 からバイパスする。こ
れは、トランジスタQa2に流れていた電流Ia2をリミッ
トしたことになる。
Then, the transistor Qa2The collector of
Resistance Ra21And resistance Ra22Is connected to the output terminal
You. This resistance Ra21And resistance Ra22Connection point and ground
And transistor Qa3And a voltage source 1 at its base.
8 voltage VcSupply. Limiter configured in this way
The operation of the voltage / current conversion circuit with function 8 will be described. here
And the output voltage VoAnd the resistance Ra21And resistance Ra22
Is at Vc+ VBE(Qa3)
Transistor Qa3Is turned off. This transistor Qa3
Is not operating, the voltage / current conversion circuit described above is used.
It becomes the same as the road 7 and the current Ia2Is Ia2= (Vo-VBE(Qa2)) / (Ra21+ Ra22). Therefore, the output voltage VoRises and the resistance Ra21When
Resistance Ra22Is at Vc+ VBE(Qa3)that's all
, The transistor Qa3Turns on and operates.
Then, the transistor Qa3Is the transistor Qa2To
Current I flowing a2Is the resistance Ra22Bypass from. This
This is the transistor Qa2Current I flowing througha2The Remi
That's it.

【0060】このように、電流Ia2の電流制限値は、抵
抗Ra21 と抵抗Ra22 の接続点の電位がVc +VBE(Q
a3)にクランプされることから、電流Ia2の電流制限値
a2 max は、 Ia2max =(Vc +VBE(Qa3)−VBE(Qa2))/Ra21 ≒Vc /Ra21 となる。このとき、出力の出力電流制限値Iomaxは、 Iomax=N×Ia =N×(Ia1+Ia2max ) =N×〔(Vb −VBE(Q3 ))/Ra1+Vc /Ra21 〕 となり、電圧/電流変換回路8の検出電圧をVc +VBE
(Qa3)でクランプされて、電流Ia2が電流制限値I
a2max に制限される。
As described above, the current limit value of the current I a2 is such that the potential at the connection point between the resistors Ra 21 and Ra 22 is V c + V BE (Q
from being clamped to a3), the current limit value I a2 max current I a2 is, I a2max = (V c + V BE (Q a3) -V BE (Q a2)) / R a21 ≒ V c / R a21 Becomes At this time, the output current limiting value I omax outputs, I omax = N × I a = N × (I a1 + I a2max) = N × [(V b -V BE (Q 3 )) / R a1 + V c / R a21 ], and the detection voltage of the voltage / current conversion circuit 8 is V c + V BE
(Q a3 ), the current I a2 becomes the current limit value I
Limited to a2max .

【0061】なお、出力が接地にショートしたときに流
れるショート電流Ishort は、前述したように、出力回
路C2の場合における図14の出力電圧−負荷電流特性
に示されたものと同様である。 〔第4の実施形態〕第2の実施形態における電圧/電流
変換回路7によると、出力が接地にショートし出力電圧
がVo =0となっても、ある程度のショート電流I
short を流れるようにした。
The short-circuit current I short flowing when the output is short-circuited to the ground is the same as the output voltage-load current characteristic shown in FIG. 14 in the case of the output circuit C2, as described above. [Fourth Embodiment] According to the voltage / current conversion circuit 7 in the second embodiment, even if the output is short-circuited to the ground and the output voltage becomes V o = 0, a certain short-circuit current I
Made short flow.

【0062】これに対して、第4の実施形態では、出力
が所定の電圧以下に低下したときに、出力端子が接地に
ショートしたと判断するようにし、そのときの出力電流
制限値Iomaxを下げるショート制御回路を設けた。図1
9に、第4の実施形態による出力回路E1の基本回路構
成を示す。この基本回路構成は、図4に示された出力回
路B1と同様であり、図中、同じ部分には同じ符号を付
した。
On the other hand, in the fourth embodiment, when the output drops below a predetermined voltage, it is determined that the output terminal is short-circuited to the ground, and the output current limit value Iomax at that time is determined. A short-circuit control circuit is provided. FIG.
FIG. 9 shows a basic circuit configuration of an output circuit E1 according to the fourth embodiment. This basic circuit configuration is the same as that of output circuit B1 shown in FIG. 4, and the same parts in the figure are denoted by the same reference numerals.

【0063】この出力回路E1では、出力端子と接地と
の間にショート制御回路9を接続している。ショート制
御回路9は、電圧源13の電圧Vb で制御される電流I
a を分流する電流源19と、出力電圧Vo が所定電圧に
なったことを検知し、所定電圧以下においてオフとする
スイッチSW2 を有している。出力電圧Vo が所定電圧
以下になると、電流Ia がIa1に減少することにより、
電流制限値Iomaxを下げている。
In the output circuit E1, the short control circuit 9 is connected between the output terminal and the ground. Short control circuit 9, the current is controlled by the voltage V b of the voltage source 13 I
a current source 19 diverts a, detects that the output voltage V o reaches a predetermined voltage, a switch SW 2 to OFF at a predetermined voltage or less. When the output voltage V o becomes equal to or lower than the predetermined voltage, when a current I a is reduced to I a1,
The current limit value Iomax is reduced.

【0064】図19に示した出力回路E2の具体的回路
構成を図20に示す。ここでは、電流源14に、図5で
示した抵抗Ra1による場合を示した。ショート制御回路
9は、NPNトランジスタQa 、そして抵抗Ra2、Rx1
及びRx2で構成されている。トランジスタQa のコレク
タは抵抗Ra2を介して電流源14の抵抗Ra1に接続さ
れ、抵抗Rx1及び抵抗Rx2は出力端子と接地との間に接
続されている。そして、抵抗Rx1及び抵抗Rx2の接続点
の電位をトランジスタQ a のベースに供給している。
Specific circuit of output circuit E2 shown in FIG.
The configuration is shown in FIG. Here, the current source 14 shown in FIG.
The indicated resistance Ra1The case was shown. Short control circuit
9 is an NPN transistor QaAnd the resistance Ra2, Rx1
And Rx2It is composed of Transistor QaCollection of
Is a resistor Ra2Through the resistor R of the current source 14a1Connected to
And the resistance Rx1And resistance Rx2Is connected between the output terminal and ground.
Has been continued. And the resistance Rx1And resistance Rx2Connection point
Potential of the transistor Q aSupply to the base.

【0065】通常、出力電圧Vo が出力端子に出力され
ているときには、抵抗Rx1及び抵抗Rx2の接続点の電位
が高いため、トランジスタQa は導通しており、電流I
a2が流れている。この場合、電流Ia は、 Ia =Ia1+Ia2 であり、このときの電流制限値Iomaxは、前述のよう
に、 Iomax=N×(Ia1+Ia2) である。ここで、出力電圧Vo が低下し、 Vo ×Rx2/(Rx1+Rx2)<VBE(Qa ) の条件になると、トランジスタQa がオフになる。そう
すると、電流Ia2は流れなくなる。それ故、このときの
ショート電流Ishort は、 Ishort =N×Ia1 である。この様子を示すと、図21の出力電圧−負荷電
流特性となる。出力電圧Vo が、VBE(Qa )×(Rx1
+Rx2)/Rx2以下のときには、ショート電流I short
を流し、それ以上のときは、電流制限値Iomaxを流す。
出力電圧Vo が接地にショートしなくても、出力電圧V
o が所定電圧より小さければ、ショート電流Ishort
流すようにした。
Normally, the output voltage VoIs output to the output terminal.
The resistance Rx1And resistance Rx2Potential at connection point
The transistor QaIs conducting and the current I
a2Is flowing. In this case, the current IaIs Ia= Ia1+ Ia2 And the current limit value I at this timeomaxIs as described above
And Iomax= N × (Ia1+ Ia2). Here, the output voltage VoDecreases, and Vo× Rx2/ (Rx1+ Rx2) <VBE(Qa), The transistor QaTurns off. so
Then, the current Ia2Will not flow. Therefore, at this time
Short current IshortIs Ishort= N × Ia1 It is. This state is shown in FIG.
Flow characteristics. Output voltage VoIs VBE(Qa) × (Rx1
+ Rx2) / Rx2In the following cases, the short-circuit current I short
And if it is greater than that, the current limit value IomaxFlow.
Output voltage VoOutput voltage V
oIs smaller than the predetermined voltage, the short-circuit current IshortTo
I let it flow.

【0066】図20に示した出力回路E2では、ショー
ト電流Ishort は、出力電圧Vo が、VBE(Qa )×
(Rx1+Rx2)/Rx2以下かどうかで流れ、一段階であ
る。これを、出力電圧Vo の複数の所定値に対応して、
出力電流Io を多段階に変化させ、ショート電流I
short を流すようにした出力回路E3を説明する。その
出力回路E3を、2段階で出力電圧を検知する場合につ
いて、図22に示す。
[0066] In the output circuit E2 shown in FIG. 20, a short current I short, the output voltage V o is, V BE (Q a) ×
The flow is one step, depending on whether or not (R x1 + R x2 ) / R x2 or less. This corresponding to a plurality of predetermined values of the output voltage V o,
The output current Io is changed in multiple steps, and the short-circuit current Io
An output circuit E3 in which short flows are described. FIG. 22 shows a case where the output voltage of the output circuit E3 is detected in two stages.

【0067】図22に示した出力回路E3は、図19の
出力回路E1を図6のシリーズレギュレータ回路に適用
した場合を示している。その出力回路E3の基本回路構
成は、シリーズレギュレータ回路B2と同様であり、同
じ部分には同じ符号を付した。そして、電流源14に
は、図5に示した抵抗Ra1を用いた。出力回路E3は、
シリーズレギュレータ回路B2の出力端子にショート制
御回路9aの検出側を接続し、そのショート制御回路9
aの制御出力を電流源14の抵抗Ra1に接続している。
The output circuit E3 shown in FIG. 22 shows a case where the output circuit E1 of FIG. 19 is applied to the series regulator circuit of FIG. The basic circuit configuration of the output circuit E3 is the same as that of the series regulator circuit B2, and the same parts are denoted by the same reference numerals. The current source 14 used was the resistor Ra1 shown in FIG. The output circuit E3 is
The detection side of the short control circuit 9a is connected to the output terminal of the series regulator circuit B2,
a is connected to the resistor R a1 of the current source 14.

【0068】ショート制御回路9aは、2つの電流路を
形成しており、一つは、NPNトランジスタQa2と抵抗
a2で、他方は、NPNトランジスタQa3と抵抗Ra3
それぞれ構成している。これらの電流路は電流源14の
抵抗Ra1に接続されている。さらに、出力電圧Vo と第
1電圧Vx1を比較するコンパレータCMP1 と、出力電
圧Vo と第2電圧Vx2を比較するコンパレータCMP2
とを備えている。コンパレータCMP1 の出力でトラン
ジスタQa2を制御し、コンパレータCMP2の出力でト
ランジスタQa3を制御する。ここで、第1電圧Vx1及び
第2電圧Vx2はVx1<Vx2とする。
The short control circuit 9a forms two current paths, one is composed of an NPN transistor Qa2 and a resistor Ra2 , and the other is composed of an NPN transistor Qa3 and a resistor Ra3 . . These current paths are connected to the resistor Ra1 of the current source 14. Furthermore, a comparator for comparing a comparator CMP1 for comparing the output voltage V o and the first voltage V x1, the output voltage V o and the second voltage V x2 CMP2
And Controls transistors Q a2 at the output of the comparator CMP1, and controls the transistor Q a3 at the output of the comparator CMP2. Here, the first voltage V x1 and the second voltage V x2 are set to V x1 <V x2 .

【0069】出力回路E3の出力電圧−負荷電流特性を
示す図23を参照して、ショート制御回路9aの動作に
ついて説明する。出力電圧Vo が高いときは、電流Ia2
及びIa3が流れている。このときの電流制限値はIomax
である。そして、出力電圧Vo が低下していくと、コン
パレータCMP2が第2電圧Vx2を検知し、トランジス
タQa3をオフにし、電流Ia3を流さなくなる。この場合
には、電流制限値はIomidである。次いで、出力電圧V
oがさらに低下すると、コンパレータCMP1 が第1電
圧Vx1を検知してトランジスタQa2をオフにする。出力
電圧Vo が第1電圧Vx1以下になったとき、出力電圧V
o が接地にショートしなくても、出力電圧Vo が接地に
ショートしたと同様なものとして、ショート電流I
short を流すようにした。
Referring to FIG. 23 showing the output voltage-load current characteristics of output circuit E3, the operation of short control circuit 9a will be described. When the high output voltage V o, the current I a2
And I a3 are flowing. The current limit value at this time is I omax
It is. When the output voltage V o is lowered, the comparator CMP2 senses a second voltage V x2, to turn off the transistor Q a3, not current flows I a3. In this case, the current limit value is Iomid . Then, the output voltage V
When o further decreases, the comparator CMP1 detects the first voltage V x1 and turns off the transistor Q a2 . When the output voltage V o is equal to or less than the first voltage V x1, the output voltage V
o even if not short-circuited to the ground, as the output voltage V o those similar to the short-circuited to the ground, short current I
Made short flow.

【0070】なお、ショート制御回路9aでは、コンパ
レータCMP1 及びコンパレータCMP2を用いて、2
段階で出力電圧Vo を比較するようにしているので、こ
れらのコンパレータが切り換わる際に、チャタリングを
起こすことがある。このチャタリングを防止するため
に、コンパレータにヒステリシス特性を持たせるとよ
い。
Note that the short control circuit 9a uses the comparators CMP1 and CMP2 to
Since so as to compare the output voltage V o at step, when the switching of these comparators may cause chattering. In order to prevent the chattering, the comparator may have a hysteresis characteristic.

【0071】また、電流源とコンパレータの組を複数用
意し、電流Ia を多段階で変化するように制御してもよ
い。 〔第5の実施形態〕第2乃至第4の実施形態に示した出
力回路では、回路の立ち上げ時において、出力電圧Vo
は0Vから上昇していくことになるため、回路の電源を
オンにしたとき、その瞬間の出力電流制限値は低い状態
(Ishort )になっている。出力回路をシリーズレギュ
レータ回路に適用した場合、通常、出力電圧の安定化の
ため出力端子に大容量のコンデンサを接続している。そ
のため、電流制限値が小さいと、出力の立ち上がりに時
間がかかるという問題がある。
[0071] In addition, a set of current sources and comparators preparing a plurality may be controlled to vary the current I a in multiple stages. [Fifth Embodiment] In the output circuits shown in the second to fourth embodiments, the output voltage V o is set when the circuit starts up.
Is increased from 0 V, so that when the power supply of the circuit is turned on, the output current limit value at that moment is in a low state (I short ). When the output circuit is applied to a series regulator circuit, a large-capacity capacitor is usually connected to the output terminal for stabilizing the output voltage. Therefore, if the current limit value is small, there is a problem that it takes time for the output to rise.

【0072】そこで、第5の実施形態では、電源電圧が
立ち上がってから所定の期間は電流制限値を大きくする
ことにより、電源の立ち上げ時の出力電圧の立ち上がり
スピードを早め、上記問題を解決した。第5の実施形態
による出力回路F1の基本回路構成を図24に示す。こ
の出力回路F1の回路構成は、図19に示した出力回路
E1と同様であり、同じ部分には同じ符号を付した。さ
らに、出力回路F1は図19に示した出力回路E1をシ
リーズレギュレータ回路に適用しており、出力端子に大
容量のコンデンサC1 が接続されている。
Therefore, in the fifth embodiment, the current limiting value is increased for a predetermined period after the power supply voltage has risen, so that the rising speed of the output voltage when the power supply starts up is increased, thereby solving the above problem. . FIG. 24 shows a basic circuit configuration of an output circuit F1 according to the fifth embodiment. The circuit configuration of the output circuit F1 is the same as that of the output circuit E1 shown in FIG. 19, and the same parts are denoted by the same reference numerals. Further, the output circuit F1 is applied to the output circuit E1 shown in FIG. 19 in the series regulator circuit, a capacitor C 1 of a large capacity is connected to the output terminal.

【0073】出力回路F1の出力端子には、ショート制
御回路9が接続されている。出力電圧Vo の大きさに応
じて、ショート制御回路9内にあるスイッチSW2 のオ
ン・オフを制御することにより、電流源19の電流Ia2
の導通・非導通を行っている。一方、出力回路F1の電
源11には、第5の実施形態の特徴である電源電圧検知
制御回路20が接続されている。電源電圧検知制御回路
20は、電源電圧検知回路21とタイマ回路を有し、電
源電圧検知回路21で電源11の電源電圧Vccの大きさ
を検知する。そして、タイマ回路22は、電源11の立
ち上げ時において、検知回路21で所定値を検出する所
定時間後にスイッチSW3 をオンにする。このスイッチ
SW3 は、電流源19の電流Ia2の導通・非導通を制御
することができ、スイッチSW2 と並列に接続されてい
る。このスイッチSW3 を制御し、電源立ち上げ時から
所定時間だけオンにすることにより、電流Ia をIa1
a2に大きくする。そして、所定時間後には、スイッチ
SW3 をオフとして、電流Ia をIa1に小さくする。そ
のため、電源立ち上げ時から所定時間内では、電流制限
値がIomaxとなってコンデンサC1 の充電を早くするこ
とができる。
The output terminal of the output circuit F1 is short-circuited.
The control circuit 9 is connected. Output voltage VoAccording to the size of
The switch SW in the short control circuit 9TwoNo
By controlling turn-off, the current Ia2
Is turned on and off. On the other hand, the output circuit F1
The power supply 11 has a power supply voltage detection which is a feature of the fifth embodiment.
The control circuit 20 is connected. Power supply voltage detection control circuit
Reference numeral 20 includes a power supply voltage detection circuit 21 and a timer circuit.
The magnitude of the power supply voltage Vcc of the power supply 11 by the power supply voltage detection circuit 21
Is detected. Then, the timer circuit 22 activates the power supply 11.
At the time of hoisting, the detection circuit 21 detects a predetermined value.
Switch SW after fixed timeThreeTurn on. This switch
SWThreeIs the current I of the current source 19a2Control of conduction and non-conduction of
Switch SWTwoConnected in parallel with
You. This switch SWThreeControl from the time the power is turned on
By turning on for a predetermined time, the current IaTo Ia1+
I a2To be larger. After a predetermined time, the switch
SWThreeIs turned off and the current IaTo Ia1To be smaller. So
Therefore, the current is limited within a predetermined time after the power is turned on.
Value is IomaxBecomes capacitor C1Charge the battery faster
Can be.

【0074】その出力回路F1の具体的回路構成を出力
回路F2として図25に示す。ショート制御回路9は図
20の出力回路E2におけるショート制御回路9の回路
構成と同様であり、その動作においても同様である。ま
た、電源電圧検知制御回路20の電源電圧検知回路21
は、NPNトランジスタQy1、抵抗Ry1、Ry2及びRy3
で構成され、抵抗Ry1が電源11に接続されている。そ
して抵抗Ry2と抵抗Ry3の接続点の電位がトランジスタ
y1のベースに供給され、その電位の高さによりトラン
ジスタQy1の導通を制御する。
FIG. 25 shows a specific circuit configuration of the output circuit F1 as an output circuit F2. The short-circuit control circuit 9 has the same circuit configuration as that of the short-circuit control circuit 9 in the output circuit E2 in FIG. 20, and also has the same operation. Also, the power supply voltage detection circuit 21 of the power supply voltage detection control circuit 20
Are the NPN transistor Q y1 , the resistors R y1 , R y2 and R y3
, And the resistor R y1 is connected to the power supply 11. The potential at the connection point of the resistors R y2 and the resistor R y3 is supplied to the base of the transistor Q y1, controls the conduction of transistor Q y1 by the height of the potential.

【0075】さらに、電源電圧検知制御回路20のタイ
マ回路22は、コンデンサCy と、抵抗Ry2及び抵抗R
y3で形成している。抵抗Ry2と抵抗Ry3の接続点の電位
が、電源立ち上げ時から所定時間後にトランジスタQy1
をオンとするように、コンデンサCy 、抵抗Ry2及び抵
抗Ry3による時定数を設定しておく。電源電圧検知制御
回路20内にあるスイッチSW3 は、NPNトランジス
タQ y2であり、そのベースがトランジスタQy1のコレク
タに接続されている。トランジスタQy2のコレクタは、
ショート制御回路9のトランジスタQx のコレクタとと
もに、電流源19の抵抗Ra2に接続されている。トラン
ジスタQy2は、トランジスタQy1がオフのときオンとな
る。そのため、トランジスタQy1が電源立ち上げ時から
所定時間後にオンとなるので、そのとき、トランジスタ
y2はオフとなって、電流Ia2を流さなくなり、電流I
a として電流Ia1を流す。
Further, the power supply voltage detection control circuit 20
The circuit 22 includes a capacitor CyAnd the resistance Ry2And resistance R
y3It is formed by. Resistance Ry2And resistance Ry3Potential at connection point
Is a predetermined time after the power is turned on.y1
So that the capacitor C is turned on.y, Resistance Ry2And
Anti-Ry3Set the time constant according to. Power supply voltage detection control
Switch SW in circuit 20ThreeIs NPN Transis
TA Q y2And its base is transistor Qy1Collection of
Connected to the Transistor Qy2The collector of
Transistor Q of short control circuit 9xWith the collector
The resistance R of the current source 19a2It is connected to the. Tran
Jista Qy2Is the transistor Qy1Is on when is off
You. Therefore, the transistor Qy1From when the power is turned on
It turns on after a predetermined time,
Qy2Is turned off and the current Ia2And the current I
aCurrent Ia1Flow.

【0076】このように構成された出力回路F2の動作
を、図26及び図27のタイミングチャートを参照して
説明する。図26のタイミングチャートは、出力回路F
2が負荷に異常のない正常状態で電源立ち上げされる場
合を示している。図26において、(a) は電源11の電
源電圧Vccのオン状態を、(b) はタイマ回路22のコン
デンサCy の両端電圧Vcyを、(c) はトランジスタQy1
のオン・オフを、(d) はトランジスタQy2のオン・オフ
を、(e) は出力電圧Vo の立ち上げ状態を、(f) はショ
ート制御回路9のトランジスタQx のオン・オフを、そ
して、(g) は電流Ia の変化をそれぞれ表している。
The operation of the output circuit F2 thus configured will be described with reference to the timing charts of FIGS. 26 and 27. The timing chart of FIG.
2 shows a case where the power supply is started in a normal state where there is no abnormality in the load. In FIG. 26, (a) is the ON state of the power supply voltage Vcc of the power supply 11, the (b) is the voltage across V cy of the capacitor C y of the timer circuit 22, (c) the transistor Q y1
Of the on-off, the (d) of the on-off of the transistor Q y2, (e) is a start-up state of the output voltage V o, (f) is turned on and off of the transistor Q x of short control circuit 9 and represents (g), respectively the change of the current I a.

【0077】ここで、時間t1 に出力回路F2を立ち上
げを開始したとする。電源11が時間t1 で即立ち上が
ったとしても、出力端子に接続されたコンデンサC1
大容量のため、その電圧Vo は(e) に示されるようにゆ
っくりと立ち上がっていく。一方、(a) に示されるよう
に時間t1 で電源11が立ち上がると、トランジスタQ
y2は即オンになる。しかし、タイマ回路22のコンデン
サCy の両端電圧Vcyが、(b) に示されるように所定の
時定数で立ち上がっていくため、トランジスタQy1はオ
フとなっている。このため、(g) に示されるように時間
1 の時点で電流Ia としてIa1+Ia2が流れる。
[0077] and here, it has started up the output circuit F2 to time t 1. Be a power supply 11 rises immediately at time t 1, capacitor C 1 connected to the output terminal for a large capacity, its voltage V o will rise slowly as shown in (e). On the other hand, when the power supply 11 rises at time t 1 as shown in FIG.
y2 turns on immediately. However, the voltage across V cy of the capacitor C y of the timer circuit 22, since we rise with a predetermined time constant as shown in (b), the transistor Q y1 is off. Therefore, it flows I a1 + I a2 as the current I a at time t 1 as shown in (g).

【0078】(e) に示されるように出力電圧Vo が上昇
し、所定電圧になると、時間t2 において、(f) に示さ
れるようにショート制御回路9のトランジスタQx がオ
ンとなるが、このときには既に、トランジスタQy2がオ
ンとなっているため、電流I a の大きさに影響を与える
ことなく、Ia1+Ia2のままである。出力電圧Vo がさ
らに上昇すると、(b) に示されるように、タイマ回路2
2のコンデンサCy の両端電圧Vcyも高くなるので、時
間t3 において、トランジスタQy1をオフからオンにす
る。これにより、トランジスタQy2がオンからオフにな
る。しかし、時間t3 の時点では、既にトランジスタQ
x がオンとなっているため電流Ia に影響せず、Ia1
a2のままである。
As shown in (e), the output voltage VoRises
When a predetermined voltage is reached, time tTwoIn (f),
The transistor Q of the short control circuit 9 isxBut
However, at this time, the transistor Qy2But
The current I aAffect the size of
Without, Ia1+ Ia2Remains. Output voltage VoGasa
Then, as shown in (b), the timer circuit 2
2 capacitor CyVoltage VcyWill also be higher,
Interval tThreeIn the transistor Qy1Turn off to on
You. Thereby, the transistor Qy2From on to off
You. However, time tThreeAt the time of the transistor Q
xIs on, the current IaDoes not affecta1+
Ia2Remains.

【0079】電源電圧検知制御回路20を備えていない
場合には、時間t2 までトランジスタQx がオンとなら
ないため、電流Ia としてIa1しか流れない。第5の実
施形態によれば、電源立ち上げ時からIa1+Ia2の電流
を流すことができるので、電源立ち上げ時における出力
電圧の立ち上がりスピードを早くすることができる。次
に、図27のタイミングチャートを参照して、出力回路
F2の動作を、出力がショートしているか、又は負荷が
故障している場合について説明する。同図中の(a) 乃至
(g) は、図26の(a) 乃至(g) と同様のチャートを示し
ている。
[0079] In the case without the supply voltage detection control circuit 20, the transistor Q x is because not turned ON, I a1 only flows as a current I a to the time t 2. According to the fifth embodiment, since the current of I a1 + I a2 can flow from the time of power-on, the speed of rising of the output voltage at the time of power-on can be increased. Next, the operation of the output circuit F2 in the case where the output is short-circuited or the load has failed will be described with reference to the timing chart of FIG. (A) through
(g) shows a chart similar to (a) to (g) of FIG.

【0080】ここで、時間t1 に出力回路F2を立ち上
げを開始したとする。電源11が時間t1 で即立ち上が
ったとしても、出力端子の出力がショートしている等の
場合には、その電圧Vo は(e) に示されるように立ち上
がらず、0Vのままである。一方、(a) に示されるよう
に時間t1 で電源11が立ち上がると、トランジスタQ
y2は即オンになる。しかし、タイマ回路22のコンデン
サCy の両端電圧Vcyが、(b) に示されるように所定の
時定数で立ち上がっていくため、トランジスタQy1はオ
フとなっている。このため、(g) に示されるように時間
1 の時点で電流Ia としてIa1+Ia2が流れる。
[0080] and here, it has started up the output circuit F2 to time t 1. It is a power supply 11 rises immediately at time t 1, when such an output of the output terminal is short-circuited, the voltage V o is not rise as shown in (e), remain 0V. On the other hand, when the power supply 11 rises at time t 1 as shown in FIG.
y2 turns on immediately. However, the voltage across V cy of the capacitor C y of the timer circuit 22, since we rise with a predetermined time constant as shown in (b), the transistor Q y1 is off. Therefore, it flows I a1 + I a2 as the current I a at time t 1 as shown in (g).

【0081】(e) に示されるように出力電圧Vo は0V
のままであるので、(f) に示されるようにショート制御
回路9のトランジスタQx もオフのままであるが、この
ときには既に、トランジスタQy2はオンとなっているた
め、電流Ia の大きさはIa1+Ia2のままである。出力
電圧Vo は相変わらず0Vであるが、電源11は電圧V
ccを供給しているので、(b) に示されるように、タイマ
回路22のコンデンサCy の両端電圧Vcyも高くなる。
そうすると、時間t3 において、トランジスタQy1をオ
フからオンにするので、トランジスタQy2はオンからオ
フとなる。しかし、ショート制御回路9のトランジスタ
x もオフのままであるため、時間t3 の時点で、電流
源19には電流が流れなくなる。これにより、電流Ia
は、Ia1+Ia2の大きさからIa1の大きさに減少するこ
とになる。
[0081] The output voltage V o, as shown in (e) is 0V
Since remains, the transistor Q x short control circuit 9, as shown in (f) which is still off, because it has already transistor Q y2 is turned on at this time, the current I a size The value remains at I a1 + I a2 . Although the output voltage V o is still 0V, power supply 11 is voltage V
because it is providing cc, as shown in (b), the voltage across V cy of the capacitor C y of the timer circuit 22 also increases.
Then, at time t 3, since the turning on transistor Q y1 from OFF, the transistor Q y2 is turned off from on. However, since also the transistor Q x short control circuit 9 remains off, at time t 3, no current flows through the current source 19. Thus, the current I a
Will decrease from the magnitude of I a1 + I a2 to the magnitude of I a1 .

【0082】出力がショートしている等の場合、電源電
圧検知制御回路20を備えていないと、電流Ia として
a1+Ia2の電流を流し続けることになり、電流制限値
は高い状態(Iomax)となってしまうが、第5の実施形
態によれば、電源立ち上げ時からIa1+Ia2の電流が流
れても、タイマー回路22の作動により、電流Ia の大
きさをIa1+Ia2からIa1に小さくでき、電流制限値を
低い状態(Ishort )に抑えることができる。
[0082] When such an output is short-circuited, when not provided with the power supply voltage detection control circuit 20, will continue to flow a current of I a1 + I a2 as the current I a, the current limit is high state (I omax ), according to the fifth embodiment, even if a current of I a1 + I a2 flows from the time of power-on, the timer circuit 22 operates to reduce the magnitude of the current I a to I a1 + I a. a2 can be reduced to Ia1 , and the current limit value can be suppressed to a low state ( Ishort ).

【0083】なお、以上では、出力回路をシリーズレギ
ュレータ回路に適用した場合で説明したが、この出力回
路をハイサイドスイッチ回路に適用することもできる。 〔第6の実施形態〕第5の実施形態による図24及び図
25に示した出力回路F1及びF2では、電源11の電
源電圧の立ち上げを検知し、電源立ち上げ時からIa1
a2の電流を流せるようにして、出力電圧の立ち上げを
早くするものであったが、第6の実施形態では、出力カ
ット回路を有するシリーズレギュレータ回路やハイサイ
ドスイッチ回路に適用した場合において、出力電圧の立
ち上げを早くしようとするものである。
Although the above description has been given of the case where the output circuit is applied to a series regulator circuit, the output circuit can be applied to a high-side switch circuit. Sixth Embodiment In the output circuits F1 and F2 according to the fifth embodiment shown in FIGS. 24 and 25, the rise of the power supply voltage of the power supply 11 is detected, and I a1 +
As flown a current of I a2, but was to quickly rise of the output voltage, in the sixth embodiment, in the case of application to a series regulator circuit and the high-side switch circuit having an output cut circuit, This is to speed up the rise of the output voltage.

【0084】出力カット回路を有するレギュレータ回路
に適用した第6の実施形態による出力回路G1を、図2
8に示す。出力回路G1の基本的回路構成は、図24に
示した出力回路F1の回路構成は同様であるが、出力回
路F1では、電源電圧検知制御回路20が電源11に接
続され、電源立ち上げ時からタイマ回路を作動させてい
るのに対し、出力回路G1では、出力カット回路を有す
るオン入力検知制御回路23が接続されており、この出
力カット回路6に入力されるオン入力を検知することが
特徴である。なお、図28中において、図24と同様の
部分には同じ符号を付した。
An output circuit G1 according to a sixth embodiment applied to a regulator circuit having an output cut circuit is shown in FIG.
FIG. The basic circuit configuration of the output circuit G1 is the same as that of the output circuit F1 shown in FIG. 24. However, in the output circuit F1, the power supply voltage detection control circuit 20 is connected to the power supply 11 and While the timer circuit is operated, the output circuit G1 is connected to an on-input detection control circuit 23 having an output cut circuit, and detects an on-input input to the output cut circuit 6. It is. In FIG. 28, the same parts as those in FIG. 24 are denoted by the same reference numerals.

【0085】出力回路G1の出力端子には、ショート制
御回路9が接続されている。負荷に異常等がない定常状
態にあっては、電流Ia としてIa1+Ia2が流れ、電流
制限値はIomaxとなっている。負荷に異常等があり、出
力電圧Vo が0となると、スイッチSW2 をオフにして
電流源9の電流Ia2を停止し、電流Ia としてIa1が流
れ、電流制限値をIshort にするようになっている。
The output control circuit 9 is connected to the output terminal of the output circuit G1. In the steady state with no abnormality in the load, the I a1 + I a2 as the current I a flowing, current limit has a I omax. There is a problem such as the load, the output voltage V o is 0, to stop the current I a2 of the current source 9 to turn off the switch SW 2, I a1 to flow as current I a, the current limit value I short It is supposed to.

【0086】出力回路G1のカレントミラー回路3を形
成するトランジスタQ1aのエミッタとコレクタとの間
に、出力カット回路6のスイッチSW1 が接続されてい
る。このスイッチSW1 を入力電圧Vi でオン・オフ制
御する。スイッチSW1 がオンになると、カレントミラ
ー回路3の動作が停止し、出力回路G1の出力端子から
出力電流Io は流れない。
[0086] Between the emitter and the collector of the transistor Q 1a to form a current mirror circuit 3 of the output circuit G1, the switch SW 1 of the output cut circuit 6 is connected. The on-off control of the switch SW 1 at the input voltage V i. When the switch SW 1 is turned on, the operation of the current mirror circuit 3 is stopped, the output current I o from the output terminal of the output circuit G1 does not flow.

【0087】一方、出力カット回路6の入力には、オン
入力検知制御回路23が接続されている。このオン入力
検値制御回路23は、入力電圧Vi のH・Lを検知する
オン入力検知回路24と、このオン入力検知回路24が
入力電圧Vi の検知によって動作するタイマ回路25を
含んでいる。そして、スイッチSW3 が、ショート制御
回路9のスイッチSW2 と同様に、電流源19に接続さ
れており、タイマ回路25が、このスイッチSW3 を制
御する。
On the other hand, an on-input detection control circuit 23 is connected to the input of the output cut circuit 6. This on the input detection value control circuit 23 includes an ON input detection circuit 24 for detecting the H · L of the input voltage V i, comprise a timer circuit 25 for the on-input detection circuit 24 is operated by the detection of the input voltage V i I have. Then, the switch SW 3 is, similar to the switch SW 2 of the short control circuit 9 is connected to a current source 19, the timer circuit 25 controls the switch SW 3.

【0088】オン入力検知回路24は、入力電圧Vi
HからLに変化したことを検知すると、タイマ回路25
の動作を開始させる。このとき、スイッチSW3 はオン
となって、電流源19の電流Ia2を流すため、電流Ia
としてはIa1+Ia2が流れる。次に所定時間経過する
と、タイマ回路25は、スイッチSW3 からオフにす
る。そうすると、電流源19の電流Ia2を流さなくなる
ため、電流Ia としてはI a1が流れる。ここで、オン入
力検知制御回路23の動作は終了する。
The ON input detection circuit 24 detects the input voltage ViBut
When detecting the change from H to L, the timer circuit 25
The operation of is started. At this time, the switch SWThreeIs on
The current I of the current source 19a2The current Ia
As Ia1+ Ia2Flows. Then a predetermined time elapses
And the timer circuit 25 includes a switch SWThreeOff from
You. Then, the current I of the current source 19 isa2Stop flowing
Therefore, the current IaAs I a1Flows. Here, turn on
The operation of the force detection control circuit 23 ends.

【0089】図28に示した出力回路G1の具体的回路
構成を、シリーズレギュレータ回路に適用した出力回路
G2として図29に示した。この出力回路G2の基本的
部分は、図25に示した出力回路F2の具体的回路構成
と同様であり、同じ部分には同じ符号を付した。図24
に示した出力回路F2では、電源11に電源電圧検知制
御回路20が接続されていたのと異なり、図29の出力
回路G2では、出力カット回路6がカレントミラー回路
3に接続され、その出力カット回路6の入力にオン入力
検知制御回路23が接続されているものである。
FIG. 29 shows a specific circuit configuration of the output circuit G1 shown in FIG. 28 as an output circuit G2 applied to a series regulator circuit. The basic part of the output circuit G2 is the same as the specific circuit configuration of the output circuit F2 shown in FIG. 25, and the same parts are denoted by the same reference numerals. FIG.
In the output circuit F2 shown in FIG. 29, the power supply voltage detection control circuit 20 is connected to the power supply 11, and in the output circuit G2 of FIG. 29, the output cut circuit 6 is connected to the current mirror circuit 3, The ON input detection control circuit 23 is connected to the input of the circuit 6.

【0090】出力カット回路6は、PNPトランジスタ
4 及びQ5 と、抵抗R61及びR62から構成され、トラ
ンジスタQ4 のエミッタとコレクタが、カレントミラー
回路3を形成するトランジスタQ1aのエミッタとコレク
タにそれぞれ接続されている。トランジスタQ4 のベー
スは、トランジスタQ5 のコレクタに接続され、さら
に、トランジスタQ5 のベースは、抵抗R61と抵抗R62
の接続点に接続されている。そして、トランジスタQ5
のベースには、抵抗R61を介して入力される入力電圧V
i が供給される。
The output cut circuit 6 includes PNP transistors Q 4 and Q 5 and resistors R 61 and R 62. The emitter and the collector of the transistor Q 4 are connected to the emitter of the transistor Q 1 a forming the current mirror circuit 3. Each is connected to a collector. The base of transistor Q 4 are connected to the collector of the transistor Q 5, further the base of the transistor Q 5, the resistor R 61 and the resistor R 62
Connected to the connection point. And the transistor Q 5
Has an input voltage V input through a resistor R61.
i is supplied.

【0091】ここで、入力電圧Vi がLの場合、トラン
ジスタQ5 がオンになるため、トランジスタQ4 のベー
ス電位が電源電圧Vccとなって、トランジスタQ4 はオ
フになる。このときは、カレントミラー回路3が動作を
し、出力端子に出力電流Ioを供給する。一方、入力電
圧Vi がHの場合、トランジスタQ5 がオフになるた
め、トランジスタQ4 のベース電位が接地電位となっ
て、トランジスタQ4 はオンになる。このときは、カレ
ントミラー回路3の動作を停止し、出力端子に出力電流
o を供給しない。
[0091] Here, when the input voltage V i is L, the transistor Q 5 is turned on, is the base potential of the transistor Q 4 is a power supply voltage Vcc, the transistor Q 4 are turned off. In this case, the current mirror circuit 3 is operating, and supplies an output current I o to an output terminal. On the other hand, when the input voltage V i is H, the transistor Q 5 is to become off, and the base potential of the transistor Q 4 is at ground potential, the transistor Q 4 are turned on. At this time, the operation of the current mirror circuit 3 is stopped, and the output current Io is not supplied to the output terminal.

【0092】オン入力検知制御回路23のオン入力検知
回路24は、PNPトランジスタQ 6 、抵抗R61及びR
62で構成されており、トランジスタQ6 のベースが抵抗
61とR62の接続点に接続され、抵抗R61を介して入力
電圧Vi が供給される。入力電圧Vi がLであれば、ト
ランジスタQ6 はオンになり、Hであれば、オフになる
というように、トランジスタQ6 によって入力電圧Vi
を検知する。
ON input detection of ON input detection control circuit 23
The circuit 24 includes a PNP transistor Q 6, Resistance R61And R
62And the transistor Q6The base of the resistor
R61And R62And the resistor R61Input via
Voltage ViIs supplied. Input voltage ViIf L is
Transistor Q6Turns on, and if H, turns off
So, transistor Q6Input voltage Vi
Is detected.

【0093】オン入力検知制御回路23のスイッチSW
3 は、NPNトランジスタQy1及びQy2と、抵抗Ry1
y2及びRy3で構成され、トランジスタQy1のコレクタ
は、電流源19に接続されており、そのベースは、トラ
ンジスタQy2のコレクタに接続されている。そして、ト
ランジスタQy2のベースは、抵抗Ry2と抵抗Ry3の接続
点に接続され、抵抗Ry1には、トランジスタQ6 のコレ
クタが接続されている。
Switch SW of ON input detection control circuit 23
3 is an NPN transistor Q y1 and Q y2 , a resistor R y1 ,
Is composed of R y2 and R y3, the collector of the transistor Q y1 is connected to the current source 19, its base is connected to the collector of the transistor Q y2. The base of the transistor Q y2 is connected to the resistor R y2 to the connection point of the resistors R y3, the resistor R y1, the collector of the transistor Q 6 is connected.

【0094】トランジスタQ6 が入力電圧Vi のH・L
に応じてオン・オフすることにより、トランジスタQy1
のオン・オフを制御することができる。オン入力検知制
御回路23のタイマ回路25は、コンデンサCy と、抵
抗Ry2及びRy3で構成されている。トランジスタQy2
ベースが接続された抵抗Ry2と抵抗Ry3の接続点の電位
は、トランジスタQ6 がオンになった時点から所定の時
定数をもって上昇し、所定時間にトランジスタQy2をオ
ンにする。このとき、トランジスタQy1をオフにして、
電流源19からの電流Ia2を流さなくする。
[0094] of the transistor Q 6 is an input voltage V i H · L
The transistor Q y1 is turned on / off in response to
Can be turned on and off. Timer circuit 25 on the input detection control circuit 23, a capacitor C y and the resistance R y2 and R y3. The potential at the connection point between the resistor R y2 and the resistor R y3 to which the base of the transistor Q y2 is connected rises with a predetermined time constant from the time when the transistor Q 6 is turned on, and turns on the transistor Q y2 for a predetermined time. I do. At this time, the transistor Q y1 is turned off,
To not shed the current I a2 from the current source 19.

【0095】このように構成された出力回路G2の動作
を、図30及び図31に示したタイミングチャートを参
照して説明する。図30のタイミングチャートは、出力
回路G2が負荷に異常のない正常状態で電源立ち上げさ
れる場合を示している。図30において、(a) は出力カ
ット回路6への入力電圧のVi の入力状態を、(b) はト
ランジスタQ5 とトランジスタQ 6 のオン・オフを、
(c) はタイマ回路22のコンデンサCy の両端電圧Vcy
を、(d) はトランジスタQy1のオン・オフを、(e) はト
ランジスタQy2のオン・オフを、(f) は出力電圧Vo
立ち上げ状態を、(g) はショート制御回路9のトランジ
スタQx のオン・オフを、そして、(h) は電流Ia の変
化をそれぞれ表している。
Operation of output circuit G2 configured as described above
With reference to the timing charts shown in FIGS. 30 and 31.
It will be described in the light of the above. The timing chart of FIG.
Circuit G2 is powered up in normal condition with no load abnormalities.
Is shown. In FIG. 30, (a) is the output
V of the input voltage to the reset circuit 6i(B)
Transistor QFiveAnd transistor Q 6On / off
(c) is the capacitor C of the timer circuit 22.yVoltage Vcy
And (d) shows the transistor Qy1On and off, and (e)
Transistor Qy2(F) is the output voltage Voof
(G) shows the transient state of the short control circuit 9.
Star QxAnd (h) is the current IaStrange
, Respectively.

【0096】ここで、時間t1 に出力回路G2を立ち上
げるため、出力カット回路6への入力電圧Vi をHから
Lにする。カレントミラー回路3から出力電流Io が流
れるが、出力端子に接続されたコンデンサC1 は大容量
のため、その電圧Vo は(f)に示されるようにゆっくり
と立ち上がっていく。一方、(e) に示されるように時間
1 でトランジスタQy2は即オンになる。しかし、タイ
マ回路22のコンデンサCy の両端電圧Vcyが、(c) に
示されるように所定の時定数で立ち上がっていくため、
トランジスタQy1はオフとなっている。このため、(h)
に示されるように時間t1 の時点で電流Ia としてIa1
+Ia2が流れる。
[0096] Here, to launch an output circuit G2 to time t 1, to L input voltage V i to the output cut circuit 6 from H. Flows an output current I o from the current mirror circuit 3, a capacitor C 1 connected to the output terminal for a large capacity, its voltage V o will rise slowly as shown in (f). On the other hand, the transistor Q y2 becomes immediately turned on at time t 1 as shown in (e). However, since the voltage across V cy of the capacitor C y of the timer circuit 22, will stand up at a predetermined time constant as shown (c), the
Transistor Qy1 is off. Therefore, (h)
I a1 as the current I a at time t 1 as shown in
+ I a2 flows.

【0097】(f) に示されるように出力電圧Vo が上昇
し、所定電圧になると、時間t2 において、(g) に示さ
れるようにショート制御回路9のトランジスタQx がオ
ンとなるが、このときには既に、トランジスタQy2がオ
ンとなっているため、電流I a の大きさに影響を与える
ことなく、Ia1+Ia2のままである。出力電圧Vo がさ
らに上昇すると、(c) に示されるように、タイマ回路2
2のコンデンサCy の両端電圧Vcyも高くなるので、時
間t3 において、トランジスタQy1をオフからオンにな
る。これにより、トランジスタQy2がオンからオフにな
る。しかし、時間t3 の時点では、既にトランジスタQ
x がオンとなっているため電流Ia に影響せず、Ia1
a2のままである。
As shown in (f), the output voltage VoRises
When a predetermined voltage is reached, time tTwoIn (g)
The transistor Q of the short control circuit 9 isxBut
However, at this time, the transistor Qy2But
The current I aAffect the size of
Without, Ia1+ Ia2Remains. Output voltage VoGasa
Then, as shown in (c), the timer circuit 2
2 capacitor CyVoltage VcyWill also be higher,
Interval tThreeIn the transistor Qy1From off to on
You. Thereby, the transistor Qy2From on to off
You. However, time tThreeAt the time of the transistor Q
xIs on, the current IaDoes not affecta1+
Ia2Remains.

【0098】オン入力検知制御回路23を備えていない
場合には、時間t2 までトランジスタQx がオンとなら
ないため、電流Ia としてIa1しか流れない。第6の実
施形態によれば、出力カット回路6をオフにした出力回
路G2の立ち上げ時からIa1+Ia2の電流を流すことが
できるので、出力回路立ち上げ時における出力電圧の立
ち上がりスピードを早くすることができる。
[0098] If not provided with an on input sense control circuit 23, and since they are not time t 2 until the transistor Q x is on and, I a1 only flows as a current I a. According to the sixth embodiment, since the current of I a1 + I a2 can flow from the start of the output circuit G2 with the output cut circuit 6 turned off, the rising speed of the output voltage at the start of the output circuit can be reduced. Can be faster.

【0099】次に、図31のタイミングチャートを参照
して、出力回路G2の動作を、出力がショートしている
か、又は負荷が故障している場合について説明する。同
図中の(a) 乃至(h) は、図30の(a) 乃至(h) と同様の
チャートを示している。ここで、時間t1 に出力回路G
2を立ち上げを開始したとする。出力カット回路6をオ
フにして出力回路G2が時間t1 で即立ち上がったとし
ても、出力端子の出力がショートしている等の場合に
は、その電圧Vo は(f) に示されるように立ち上がら
ず、0Vのままである。一方、(a) に示されるように時
間t1 で出力回路G2が立ち上がると、トランジスタQ
y2は即オンになる。しかし、タイマ回路22のコンデン
サCy の両端電圧Vcyが、(c) に示されるように所定の
時定数で立ち上がっていくため、トランジスタQy1はオ
フとなっている。このため、(h) に示されるように時間
1 の時点で電流Ia としてIa1+Ia2が流れる。
Next, the operation of the output circuit G2 in the case where the output is short-circuited or the load has failed will be described with reference to the timing chart of FIG. (A) to (h) in the same drawing show charts similar to (a) to (h) in FIG. Output circuit G Here, the time t 1
Suppose that the start of 2 starts. An output cut circuit 6 turns off as the output circuit G2 rises immediately at time t 1, when such an output of the output terminal is short-circuited, the voltage V o, as shown in (f) It does not rise and remains at 0V. On the other hand, when the output circuit G2 rises at time t 1 as shown in FIG.
y2 turns on immediately. However, since the voltage V cy across the capacitor C y of the timer circuit 22 rises with a predetermined time constant as shown in (c), the transistor Q y1 is off. Therefore, flows I a1 + I a2 as the current I a at time t 1 as shown in (h).

【0100】(f) に示されるように出力電圧Vo は0V
のままであるので、(g) に示されるようにショート制御
回路9のトランジスタQx もオフのままであるが、この
ときには既に、トランジスタQy2はオンとなっているた
め、電流Ia の大きさはIa1+Ia2のままである。出力
電圧Vo は相変わらず0Vであるが、電源11は電圧V
ccを供給しているので、(c) に示されるように、タイマ
回路22のコンデンサCy の両端電圧Vcyも高くなる。
そうすると、時間t3 において、トランジスタQy1をオ
フからオンにするので、トランジスタQy2はオンからオ
フとなる。しかし、ショート制御回路9のトランジスタ
x もオフのままであるため、時間t3 の時点で、電流
源19には電流が流れなくなる。これにより、電流Ia
は、Ia1+Ia2の大きさからIa1の大きさに減少するこ
とになる。
[0100] The output voltage V o, as shown in (f) is 0V
Since remains, the transistor Q x short control circuit 9, as shown in (g) which is still off, because it has already transistor Q y2 is turned on at this time, the current I a size The value remains at I a1 + I a2 . Although the output voltage V o is still 0V, power supply 11 is voltage V
because it is providing cc, as shown (c), the voltage across V cy of the capacitor C y of the timer circuit 22 also increases.
Then, at time t 3, since the turning on transistor Q y1 from OFF, the transistor Q y2 is turned off from on. However, since also the transistor Q x short control circuit 9 remains off, at time t 3, no current flows through the current source 19. Thus, the current I a
Will decrease from the magnitude of I a1 + I a2 to the magnitude of I a1 .

【0101】出力がショートしている等の場合、オン入
力検知制御回路23を備えていないと、電流Ia として
a1+Ia2の電流を流し続けることになり、電流制限値
は高い状態(Iomax)となってしまうが、第6の実施形
態によれば、電源立ち上げ時からIa1+Ia2の電流が流
れても、タイマー回路22の作動により、電流Ia の大
きさをIa1+Ia2からIa1に小さくでき、電流制限値を
低い状態(Ishort )に抑えることができる。
[0102] When such an output is short-circuited, if not provided with an on input sense control circuit 23, will continue to flow a current of I a1 + I a2 as the current I a, the current limit is high state (I omax) and turned to cause, but according to the sixth embodiment, even when the current of I a1 + I a2 flows from when the power supply is turned on, by the operation of the timer circuit 22, the magnitude of the current I a I a1 + I a2 can be reduced to Ia1 , and the current limit value can be suppressed to a low state ( Ishort ).

【0102】なお、以上では、出力回路をシリーズレギ
ュレータ回路に適用した場合で説明したが、この出力回
路をハイサイドスイッチ回路に適用することもできる。
In the above description, the case where the output circuit is applied to a series regulator circuit has been described. However, this output circuit can be applied to a high-side switch circuit.

【0103】[0103]

【発明の効果】以上のように、本発明の実施形態による
出力回路をシリーズレギュレータ回路又はハイサイドド
ライバ回路等に適用するれば、出力端子の接地へのショ
ートや負荷の異常等により過電流状態になっても、電流
制限値を低くできる電流制限機能を有するので、過電流
から回路素子を保護することができる。
As described above, if the output circuit according to the embodiment of the present invention is applied to a series regulator circuit, a high-side driver circuit, or the like, an overcurrent state due to a short-circuit to the ground of the output terminal, an abnormal load, etc. In this case, the circuit element can be protected from overcurrent because it has a current limiting function capable of lowering the current limiting value.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来例による電流制限機能付きハイサイドドラ
イバ回路の図である。
FIG. 1 is a diagram of a high-side driver circuit with a current limiting function according to a conventional example.

【図2】従来例による電流制限機能付きハイサイドドラ
イバ回路の図である。
FIG. 2 is a diagram of a high-side driver circuit with a current limiting function according to a conventional example.

【図3】従来例による電流制限機能付きシリーズレギュ
レータ回路の図である。
FIG. 3 is a diagram of a series regulator circuit with a current limiting function according to a conventional example.

【図4】本発明の第1の実施形態による電流制限機能付
き出力回路の図である。
FIG. 4 is a diagram of an output circuit with a current limiting function according to the first embodiment of the present invention.

【図5】本発明の実施形態に使用する電流源の回路図で
ある。
FIG. 5 is a circuit diagram of a current source used in the embodiment of the present invention.

【図6】本発明の第1の実施形態による電流制限機能付
きシリーズレギュレータ回路の図である。
FIG. 6 is a diagram of a series regulator circuit with a current limiting function according to the first embodiment of the present invention.

【図7】本発明の第1の実施形態による電流制限機能付
きハイサイドドライバ回路の図である。
FIG. 7 is a diagram of a high-side driver circuit with a current limiting function according to the first embodiment of the present invention.

【図8】図7における電流制限機能付きハイサイドドラ
イバ回路の具体的回路構成を示す図である。
8 is a diagram showing a specific circuit configuration of a high-side driver circuit with a current limiting function in FIG. 7;

【図9】本発明の第1の実施形態による出力カット回路
を有する電流制限機能付きハイサイドドライバ回路の図
である。
FIG. 9 is a diagram of a high-side driver circuit with a current limiting function having an output cut circuit according to the first embodiment of the present invention.

【図10】図9における電流制限機能付きハイサイドド
ライバ回路の具体的回路構成を示す図である。
10 is a diagram showing a specific circuit configuration of a high-side driver circuit with a current limiting function in FIG. 9;

【図11】本発明の第1の実施形態による出力回路の出
力電圧−負荷電流特性を示す図である。
FIG. 11 is a diagram showing output voltage-load current characteristics of the output circuit according to the first embodiment of the present invention.

【図12】本発明の第2の実施形態による電流制限機能
付きハイサイドドライバ回路の図である。
FIG. 12 is a diagram of a high-side driver circuit with a current limiting function according to a second embodiment of the present invention.

【図13】図12における電流制限機能付きハイサイド
ドライバ回路の具体的回路構成を示す図である。
13 is a diagram showing a specific circuit configuration of a high-side driver circuit with a current limiting function in FIG.

【図14】本発明の第2の実施形態による出力回路の出
力電圧−負荷電流特性を示す図である。
FIG. 14 is a diagram showing output voltage-load current characteristics of the output circuit according to the second embodiment of the present invention.

【図15】本発明の第2の実施形態による他の電流制限
機能付きハイサイドドライバ回路の具体的回路構成を示
す図である。
FIG. 15 is a diagram showing a specific circuit configuration of another high-side driver circuit with a current limiting function according to the second embodiment of the present invention.

【図16】本発明の第2の実施形態による他の出力回路
の出力電圧−負荷電流特性を示す図である。
FIG. 16 is a diagram showing output voltage-load current characteristics of another output circuit according to the second embodiment of the present invention.

【図17】本発明の第3の実施形態による出力カット回
路を有する電流制限機能付きハイサイドドライバ回路の
図である。
FIG. 17 is a diagram of a high-side driver circuit with a current limiting function having an output cut circuit according to a third embodiment of the present invention.

【図18】図17における電流制限機能付きハイサイド
ドライバ回路の具体的回路構成を示す図である。
18 is a diagram showing a specific circuit configuration of a high-side driver circuit with a current limiting function in FIG.

【図19】本発明の第4の実施形態による電流制限機能
付きハイサイドドライバ回路の図である。
FIG. 19 is a diagram of a high-side driver circuit with a current limiting function according to a fourth embodiment of the present invention.

【図20】図19における電流制限機能付きハイサイド
ドライバ回路の具体的回路構成を示す図である。
20 is a diagram showing a specific circuit configuration of a high-side driver circuit with a current limiting function in FIG. 19;

【図21】本発明の第4の実施形態による出力回路の出
力電圧−負荷電流特性を示す図である。
FIG. 21 is a diagram showing output voltage-load current characteristics of an output circuit according to a fourth embodiment of the present invention.

【図22】本発明の第4の実施形態による電流制限機能
付きシリーズレギュレータ回路の具体的回路構成を示す
図である。
FIG. 22 is a diagram showing a specific circuit configuration of a series regulator circuit with a current limiting function according to a fourth embodiment of the present invention.

【図23】本発明の第4の実施形態によるシリーズレギ
ュレータ回路の出力電圧−負荷電流特性を示す図であ
る。
FIG. 23 is a diagram showing output voltage-load current characteristics of a series regulator circuit according to a fourth embodiment of the present invention.

【図24】本発明の第5の実施形態による電流制限機能
付きシリーズレギュレータ回路の図である。
FIG. 24 is a diagram of a series regulator circuit with a current limiting function according to a fifth embodiment of the present invention.

【図25】図24における電流制限機能付きシリーズレ
ギュレータ回路の具体的回路構成を示す図である。
25 is a diagram showing a specific circuit configuration of a series regulator circuit with a current limiting function in FIG. 24.

【図26】本発明の第5の実施形態による出力回路の正
常状態での動作を示すタイミングチャートである。
FIG. 26 is a timing chart showing an operation of the output circuit according to the fifth embodiment in a normal state.

【図27】本発明の第5の実施形態による出力回路の異
常状態での動作を示すタイミングチャートである。
FIG. 27 is a timing chart showing an operation of the output circuit according to the fifth embodiment in an abnormal state.

【図28】本発明の第6の実施形態による出力カット回
路を有する電流制限機能付きシリーズレギュレータ回路
の図である。
FIG. 28 is a diagram of a series regulator circuit with a current limiting function having an output cut circuit according to a sixth embodiment of the present invention.

【図29】図28における電流制限機能付きシリーズレ
ギュレータ回路の具体的回路構成を示す図である。
29 is a diagram showing a specific circuit configuration of a series regulator circuit with a current limiting function in FIG. 28.

【図30】本発明の第6の実施形態による出力回路の正
常状態での動作を示すタイミングチャートである。
FIG. 30 is a timing chart showing an operation of the output circuit according to the sixth embodiment in a normal state.

【図31】本発明の第6の実施形態による出力回路の異
常状態での動作を示すタイミングチャートである。
FIG. 31 is a timing chart showing an operation of the output circuit according to the sixth embodiment in an abnormal state.

【符号の説明】[Explanation of symbols]

3…カレントミラー回路 4…電圧制御回路 5…電流制御回路 6…出力カット回路 7、7a…電圧/電流変換回路 8…リミッタ機能付き電圧/電流変換回路 9…ショート制御回路 11…電源 12、13、15、18…電圧源 14、16、17、19…電流源 20…電源電圧検知制御回路 21…電源電圧検知回路 22…タイマ回路 23…オン入力検知制御回路 24…オン入力検知回路 Q1a、Q1b、Q2 、Q3 …トランジスタ Ra 、Ra1、Ra2…抵抗 C1 、Cy …コンデンサ SW1、SW1、SW2…スイッチ I1 、I2 、Ia …電流 Va 、Vb 、Vcc…電圧DESCRIPTION OF SYMBOLS 3 ... Current mirror circuit 4 ... Voltage control circuit 5 ... Current control circuit 6 ... Output cut circuit 7, 7a ... Voltage / current conversion circuit 8 ... Voltage / current conversion circuit with limiter function 9 ... Short control circuit 11 ... Power supply 12, 13 , 15, 18 ... voltage source 14, 16, 17, 19 ... current source 20 ... power supply voltage detection control circuit 21 ... power supply voltage detection circuit 22 ... timer circuit 23 ... ON input detection control circuit 24 ... ON input detection circuit Q1a , Q 1b, Q 2, Q 3 ... transistor R a, R a1, R a2 ... resistance C 1, C y ... capacitor SW1, SW1, SW2 ... switch I 1, I 2, I a ... current V a, V b, V cc ... voltage

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5H420 NA17 NB02 NB24 NB26 NB36 NC03 NC26 NE15 5J055 AX26 AX64 BX18 DX03 EY01 EY17 EZ16 FX04 FX05 FX19 GX01 GX02 5J091 AA01 CA57 FA01 FA04 HA08 HA25 HA29 HA38 KA00 KA05 KA07 KA09 KA17 KA20 KA47 MA21 TA02 TA06  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5H420 NA17 NB02 NB24 NB26 NB36 NC03 NC26 NE15 5J055 AX26 AX64 BX18 DX03 EY01 EY17 EZ16 FX04 FX05 FX19 GX01 GX02 5J091 AA01 CA57 FA01 FA04 HA08 HA25 HA29 KA07 KA07 KA07 KA07 KA00 MA21 TA02 TA06

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 カレントミラー回路、電流制御回路及び
電圧制御回路を有する電流制限機能付き出力回路であっ
て、 前記カレントミラー回路は、電源からの電流に基づいて
ミラー比が1:Nの第1電流と第2電流を形成し、前記
第1電流は前記電流制御回路より供給されるとともに、
前記第2電流を出力端子に供給し、 前記電流制御回路は、第1電流制御素子と第1電流源を
有し、前記第1電流制御素子によって前記第1電流源に
流れる前記第1電流を制御し、 前記電圧制御回路は、前記出力端子に接続され、出力電
圧を制御する、電流制限機能付き出力回路。
1. An output circuit with a current limiting function having a current mirror circuit, a current control circuit, and a voltage control circuit, wherein the current mirror circuit has a first mirror having a mirror ratio of 1: N based on a current from a power supply. Forming a second current with the current, wherein the first current is supplied from the current control circuit;
Supplying the second current to an output terminal, wherein the current control circuit has a first current control element and a first current source, and controls the first current flowing through the first current source by the first current control element. An output circuit with a current limiting function, wherein the voltage control circuit is connected to the output terminal and controls an output voltage.
【請求項2】 前記出力回路が、ハイサイドドライバ回
路である請求項1に記載の電流制限機能付き出力回路。
2. The output circuit with a current limiting function according to claim 1, wherein said output circuit is a high-side driver circuit.
【請求項3】 前記出力回路が、シリーズレギュレータ
回路である請求項1に記載の電流制限機能付き出力回
路。
3. The output circuit according to claim 1, wherein the output circuit is a series regulator circuit.
【請求項4】 前記電圧制御回路は、前記出力端子と前
記第1電流源との間に接続され第1電圧源で駆動される
電圧制御素子を有し、前記第1電圧源に対する前記出力
電圧の状態に応じて、前記電圧制御素子の駆動状態が変
化することによって前記電流源に流れる前記第1電流を
制御できる請求項1に記載の電流制限機能付き出力回
路。
4. The voltage control circuit includes a voltage control element connected between the output terminal and the first current source, the voltage control element being driven by the first voltage source, and the output voltage with respect to the first voltage source. 2. The output circuit with a current limiting function according to claim 1, wherein the first current flowing through the current source can be controlled by changing a driving state of the voltage control element according to the state.
【請求項5】 前記電流制御回路は、前記第1電流源の
電流を遮断する出力カット回路を有し、該出力カット回
路の作動により前記カレントミラー回路の動作を停止す
る請求項1に記載の電流制限機能付き出力回路。
5. The current control circuit according to claim 1, wherein the current control circuit has an output cut circuit that cuts off the current of the first current source, and the operation of the current mirror circuit is stopped by the operation of the output cut circuit. Output circuit with current limit function.
【請求項6】 前記カレントミラー回路は、前記第1電
流を停止する出力カット回路を有し、該出力カット回路
の作動により前記カレントミラー回路の動作を停止する
請求項1に記載の電流制限機能付き出力回路。
6. The current limiting function according to claim 1, wherein the current mirror circuit has an output cut circuit for stopping the first current, and the operation of the current mirror circuit is stopped by the operation of the output cut circuit. With output circuit.
【請求項7】 前記出力電圧に応じて変化する電流を出
力する第2電流源を含む電圧/電流変換回路を有し、前
記第2電流源が前記第1電流源に並列に接続され、前記
第1電流を制御する請求項1に記載の電流制限機能付き
出力回路。
7. A voltage / current conversion circuit including a second current source that outputs a current that varies according to the output voltage, wherein the second current source is connected in parallel to the first current source, The output circuit with a current limiting function according to claim 1, which controls the first current.
【請求項8】 前記電圧/電流変換回路は、前記出力電
圧が所定電圧以下のとき、前記第2電流源の電流を遮断
する請求項7に記載の電流制限機能付き出力回路。
8. The output circuit with a current limiting function according to claim 7, wherein the voltage / current conversion circuit cuts off the current of the second current source when the output voltage is equal to or lower than a predetermined voltage.
【請求項9】 前記電圧/電流変換回路は、所定電圧に
なった前記出力電圧を検出したとき、その検出電圧をク
ランプするリミッタ回路を有し、前記検出電圧に応じて
前記第2電流源の電流を制御する請求項7に記載の電流
制限機能付き出力回路。
9. The voltage / current conversion circuit has a limiter circuit that clamps the detected voltage when the output voltage reaches a predetermined voltage, and the voltage / current conversion circuit detects the output voltage according to the detected voltage. The output circuit with a current limiting function according to claim 7, which controls a current.
【請求項10】 前記第1電流源に並列に接続された第
3電流源と、該第3電流源を制御する第2電流制御素子
を含むショート制御回路を有し、前記ショート制御回路
は、前記出力電圧に応じて前記第3電流源の電流を出力
し、前記出力電圧が所定電圧に低下したとき、前記第2
電流制御素子によって前記第3電流源の電流を遮断する
請求項1に記載の電流制限機能付き出力回路。
10. A short current control circuit including a third current source connected in parallel to the first current source, and a second current control element for controlling the third current source, wherein the short control circuit comprises: Outputting a current of the third current source in accordance with the output voltage, and when the output voltage drops to a predetermined voltage,
2. The output circuit with a current limiting function according to claim 1, wherein the current of the third current source is cut off by a current control element.
【請求項11】 前記第3電流源は、前記第1電流源に
それぞれ並列に接続された複数の電流源を含み、前記シ
ョート制御回路は、前記出力電圧に応じて前記複数の電
流源の電流を出力し、前記出力電圧が低下したとき、設
定された複数の所定電圧に対応して順次前記複数の各電
流源の電流を遮断する請求項10に記載の電流制限機能
付き出力回路。
11. The third current source includes a plurality of current sources connected in parallel to the first current source, respectively, and the short control circuit controls a current of the plurality of current sources in accordance with the output voltage. 11. The output circuit with a current limiting function according to claim 10, wherein when the output voltage decreases, the current of each of the plurality of current sources is sequentially cut off in accordance with the set plurality of predetermined voltages. 12.
【請求項12】 電源電圧検知回路、タイマ回路及び第
3電流制御素子を含む電源電圧検知制御回路を有し、前
記電源電圧検知回路は電源電圧の立ち上がりを検知し、
この立ち上がり時に駆動開始されるタイマ回路は、所定
時間経過後に前記第3電流制御素子を制御して前記第3
電流源の電流を遮断する請求項11に記載の電流制限機
能付き出力回路。
12. A power supply voltage detection control circuit including a power supply voltage detection circuit, a timer circuit, and a third current control element, wherein the power supply voltage detection circuit detects a rise of the power supply voltage,
The timer circuit which is started to drive at the time of the rise controls the third current control element after a lapse of a predetermined time, and
The output circuit with a current limiting function according to claim 11, wherein the current of the current source is cut off.
【請求項13】 入力電圧によって前記第1電流を停止
する出力カット回路が前記カレントミラー回路に接続さ
れ、前記入力電圧を検知するオン入力検知回路と、この
検知時点から駆動開始するタイマ回路と、該タイマ回路
によって前記第3電流源を制御する第4電流制御素子と
を有し、前記タイマ回路は、前記検知時点から所定時間
経過後に、第4電流制御素子を制御して前記第3電流源
の電流を遮断する請求項11に記載の電流制限機能付き
出力回路。
13. An on-input detecting circuit connected to the current mirror circuit for stopping the first current in response to an input voltage, detecting an input voltage, a timer circuit starting driving from the detection time, A fourth current control element for controlling the third current source by the timer circuit, wherein the timer circuit controls the fourth current control element after a lapse of a predetermined time from the detection point in time to control the third current source. The output circuit with a current limiting function according to claim 11, wherein the current is cut off.
JP2000038215A 2000-02-10 2000-02-10 Output circuit with current restriction function Withdrawn JP2001223572A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000038215A JP2001223572A (en) 2000-02-10 2000-02-10 Output circuit with current restriction function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000038215A JP2001223572A (en) 2000-02-10 2000-02-10 Output circuit with current restriction function

Publications (1)

Publication Number Publication Date
JP2001223572A true JP2001223572A (en) 2001-08-17

Family

ID=18561981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000038215A Withdrawn JP2001223572A (en) 2000-02-10 2000-02-10 Output circuit with current restriction function

Country Status (1)

Country Link
JP (1) JP2001223572A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003094287A (en) * 2001-09-27 2003-04-03 Brother Ind Ltd Machine tool
KR100460721B1 (en) * 2002-06-29 2004-12-08 학교법인 한국정보통신학원 Bias current control circuit of the power amplifier
JP2009200770A (en) * 2008-02-21 2009-09-03 Sharp Corp Power amplifier
JPWO2008152785A1 (en) * 2007-06-08 2010-08-26 パナソニック株式会社 Fast recovery circuit
JP2016142598A (en) * 2015-01-30 2016-08-08 富士通テン株式会社 Control circuit and device equipped with the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003094287A (en) * 2001-09-27 2003-04-03 Brother Ind Ltd Machine tool
JP4506065B2 (en) * 2001-09-27 2010-07-21 ブラザー工業株式会社 Machine Tools
KR100460721B1 (en) * 2002-06-29 2004-12-08 학교법인 한국정보통신학원 Bias current control circuit of the power amplifier
JPWO2008152785A1 (en) * 2007-06-08 2010-08-26 パナソニック株式会社 Fast recovery circuit
JP5081238B2 (en) * 2007-06-08 2012-11-28 パナソニック株式会社 Fast recovery circuit
JP2009200770A (en) * 2008-02-21 2009-09-03 Sharp Corp Power amplifier
JP2016142598A (en) * 2015-01-30 2016-08-08 富士通テン株式会社 Control circuit and device equipped with the same

Similar Documents

Publication Publication Date Title
JP3240216B2 (en) Detection circuit, device and power supply circuit for detecting voltage fluctuation with respect to set value
JP4589966B2 (en) Power supply control device and semiconductor device
JP4890126B2 (en) Voltage regulator
CN106484017B (en) Semiconductor integrated circuit for voltage stabilizer
JPH01193909A (en) Circuit for detecting and protecting state of semiconductor element
US5495155A (en) Device in a power delivery circuit
CN101178606B (en) Voltage supply circuit
US7978010B2 (en) Boost operational amplifier
KR20050038569A (en) Constant voltage power supply unit
JP2002132358A (en) Stabilized power circuit
US6710584B2 (en) Series regulator
JP4497742B2 (en) Voltage detection circuit
JP2001223572A (en) Output circuit with current restriction function
US20060208773A1 (en) Circuit arrangement with a transistor having a reduced reverse current
US20010015638A1 (en) Current control circuit
US20220382306A1 (en) Low dropout linear regulator with high power supply rejection ratio
JP4622133B2 (en) Overcurrent protection circuit
JP2002353786A (en) Comparator circuit
JPH04295222A (en) Stabilized power supply circuit
JP4403288B2 (en) Regulator circuit
US20220390492A1 (en) Overcurrent detection circuit and drive circuit
CN220511295U (en) Current-limiting protection circuit and emergency lighting equipment thereof
JP3602425B2 (en) Shunt regulator circuit
JP2605803Y2 (en) Overload detection circuit
JP4401593B2 (en) Level shift circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501