JP2001219797A - Control device - Google Patents

Control device

Info

Publication number
JP2001219797A
JP2001219797A JP2000032186A JP2000032186A JP2001219797A JP 2001219797 A JP2001219797 A JP 2001219797A JP 2000032186 A JP2000032186 A JP 2000032186A JP 2000032186 A JP2000032186 A JP 2000032186A JP 2001219797 A JP2001219797 A JP 2001219797A
Authority
JP
Japan
Prior art keywords
input
pld
data
output
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000032186A
Other languages
Japanese (ja)
Inventor
Hiroyuki Takahashi
弘行 高橋
Kiyoshi Tsuchiyama
浄之 土山
Kenji Kamijo
賢治 上條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mazda Motor Corp
Original Assignee
Mazda Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mazda Motor Corp filed Critical Mazda Motor Corp
Priority to JP2000032186A priority Critical patent/JP2001219797A/en
Publication of JP2001219797A publication Critical patent/JP2001219797A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Feedback Control In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a control device that can flexibly respond to the number of input/output apparatuses to be connected, has good expansion property, and is economical. SOLUTION: A control unit 1 comprises a power supply unit 11, a body unit 12, and input/output units 13. The plurality of input/output units 13 having a common hardware structure are interconnected in a daisy-chain shape in response to the number of input/output apparatuses to be connected, and logic circuits of PLD (PLCD1, PLCD2) of the interconnected units are programmed according to specifications of the input/output apparatuses to be connected.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、制御装置に関し、
例えば自動車等の移動体に搭載され、その移動体に関す
る各種制御を行う制御装置に関する。
TECHNICAL FIELD The present invention relates to a control device,
For example, the present invention relates to a control device mounted on a moving body such as an automobile and performing various controls on the moving body.

【0002】[0002]

【従来の技術】従来より、コンピュータ技術を応用した
制御装置の分野では、外部より入力された各種のセンサ
出力信号に応じて、所定のアクチュエータを制御する処
理が広く行われている。
2. Description of the Related Art Conventionally, in the field of control devices to which computer technology is applied, processing for controlling a predetermined actuator in accordance with various sensor output signals input from the outside has been widely performed.

【0003】このような制御装置において、外部のセン
サやアクチュエータとの接続は、所定の入出力インタフ
ェースを介して行う必要が有る。このため、接続すべき
外部機器の様々な仕様に合った複数種類の入出力インタ
フェースを用意したり、或いは、複数の外部機器を通信
ラインを介して接続する場合には、採用する通信ライン
の仕様上の制約から、接続可能な外部機器の数量を考慮
しなければならないこともある。
In such a control device, it is necessary to connect to an external sensor or actuator via a predetermined input / output interface. For this reason, when preparing a plurality of types of input / output interfaces corresponding to various specifications of the external device to be connected, or when connecting a plurality of external devices via a communication line, the specifications of the communication line to be adopted Due to the above limitations, the number of connectable external devices may need to be considered.

【0004】[0004]

【発明が解決しようとする課題】また、近年、代表的な
移動体である自動車の分野においては、ナビゲーション
システム、走行支援システム、或いはITS(Intellige
nt Transport Systems)等の様々な制御システムが開発
されており、順次実用化しつつあるが、これらのシステ
ムが全ての自動車に一挙に搭載される訳ではないので、
一般的には、それらのシステムを実現する専用の制御装
置を個別に搭載することが予想される。
In recent years, in the field of automobiles, which are typical moving bodies, navigation systems, driving support systems, or ITS (Intellige
nt Transport Systems) and other control systems have been developed and are being put to practical use.However, since these systems are not installed in all vehicles at once,
Generally, it is expected that dedicated control devices for realizing those systems will be individually mounted.

【0005】しかしながら、専用の制御装置を、収納ス
ペースに限りがある車両に複数台搭載することは困難で
あり、且つ制御装置を何種類も購入することはユーザに
とって大きな負担となるため、各種の制御システムを1
つの制御装置にて実現可能なパフォーマンスを備えると
共に、拡張性及び経済性に優れた制御装置が望まれる。
[0005] However, it is difficult to mount a plurality of dedicated control devices in a vehicle having a limited storage space, and it is burdensome for a user to purchase several types of control devices. One control system
There is a demand for a control device that has performance that can be realized by one control device and that is excellent in expandability and economy.

【0006】そこで本発明は、接続すべき入出力機器の
数量に柔軟に対応可能な、拡張性及び経済性に優れた制
御装置の提供を目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a control device which can flexibly cope with the number of input / output devices to be connected and which is excellent in expandability and economy.

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る制御装置は、以下の構成を特徴とす
る。
To achieve the above object, a control device according to the present invention has the following configuration.

【0008】即ち、第1の通信ケーブルを用いてディー
ジーチェーン状に接続可能な少なくとも1つの入出力ユ
ニットと、前記入出力ユニットに第2の通信ケーブルを
介して接続され、その第2の通信ケーブルを介して入力
される入力データに応じて所定の制御演算を行うと共
に、その演算結果に応じた制御出力データを該第2の通
信ケーブルに送出する演算制御ユニットとを備える。
That is, at least one input / output unit that can be connected in a daisy chain using a first communication cable, and the second communication cable is connected to the input / output unit via a second communication cable. And a control unit for performing a predetermined control operation in accordance with input data input through the second communication cable and transmitting control output data corresponding to the operation result to the second communication cable.

【0009】好ましくは、前記入出力ユニットは、所望
の論理回路をプログラム可能なPLDと、前記PLDに
プログラムされた論理回路に応じて、前記PLDとのデ
ータ転送が可能な複数種類の入出力回路と、前記PLD
にプログラムされた論理回路に応じて、前記演算制御ユ
ニットへのデータ転送方向を制御する双方向バッファ
と、前記双方向バッファと、前記第1または第2の通信
ケーブルとを接続可能な第1のコネクタと、前記双方向
バッファ及び前記PLDを、前記第1の通信ケーブルに
接続可能な第2のコネクタとを備えると良い。
Preferably, the input / output unit includes a PLD capable of programming a desired logic circuit, and a plurality of types of input / output circuits capable of transferring data with the PLD according to the logic circuit programmed in the PLD. And the PLD
A bidirectional buffer for controlling a data transfer direction to the arithmetic and control unit in accordance with a logic circuit programmed in the first and second communication cables; It is preferable to include a connector and a second connector capable of connecting the bidirectional buffer and the PLD to the first communication cable.

【0010】この場合、好ましくは前記双方向バッファ
は、デフォルト状態において、前記第1のコネクタを介
して前記第1または第2の通信ケーブルから入力される
データを、前記PLD及び前記第2のコネクタに転送可
能に制御されており、複数の前記入出力ユニットがディ
ージーチェーン状に接続された状態において、前記演算
制御ユニットが前記第2の通信ケーブルに送出した制御
出力データは、それら複数の前記入出力ユニットに対し
て略同時に転送されると良い。
[0010] In this case, preferably, in a default state, the bidirectional buffer transfers data input from the first or second communication cable via the first connector to the PLD and the second connector. When the plurality of input / output units are connected in a daisy chain, the control output data sent from the arithmetic and control unit to the second communication cable is controlled by the plurality of input / output units. It is good to be transmitted to an output unit almost simultaneously.

【0011】また、例えば前記PLDには、予め個別の
識別番号が付与されており、前記演算制御ユニットより
送出された制御出力データには、前記PLDを特定する
識別番号データが含まれる場合において、前記PLD
は、前記第1のコネクタを介して入力された前記識別番
号データに応じて、前記双方向バッファのデータ転送方
向を制御すると良い。
Further, for example, when the PLD is given an individual identification number in advance, and the control output data sent from the arithmetic and control unit includes the identification number data for specifying the PLD, The PLD
Preferably, the data transfer direction of the bidirectional buffer is controlled according to the identification number data input via the first connector.

【0012】また、例えば前記第1または第2のコネク
タに接続されるところの、前記第1の通信ケーブルの端
部に設けられたコネクタは、前記第1または第2のコネ
クタに接続されると共に、前記入出力ユニットの内側面
に当接した状態で収納されると良い。
Also, for example, a connector provided at an end of the first communication cable, which is connected to the first or second connector, is connected to the first or second connector. It is preferable that the input / output unit is housed in a state in which the input / output unit is in contact with the inner surface.

【0013】[0013]

【発明の効果】上記の本発明によれば、接続すべき入出
力機器の数量に柔軟に対応可能な、拡張性及び経済性に
優れた制御装置の提供が実現する。
According to the present invention, it is possible to provide a control device which can flexibly correspond to the number of input / output devices to be connected and which is excellent in expandability and economy.

【0014】即ち、請求項1の発明によれば、共通のハ
ードウエア構成を備える入出力ユニットを、接続すべき
入出力機器の数量に応じて必要数量だけ接続することに
より、拡張性及び経済性に優れた制御装置を実現するこ
とができる。
That is, according to the first aspect of the present invention, by connecting the required number of input / output units having a common hardware configuration according to the number of input / output devices to be connected, expandability and economy can be improved. This makes it possible to realize a control device that is excellent in quality.

【0015】また、請求項2の発明によれば、接続すべ
き入出力機器の様々な仕様に柔軟に対応することができ
る。
Further, according to the second aspect of the present invention, it is possible to flexibly cope with various specifications of input / output devices to be connected.

【0016】また、請求項3乃至請求項6によれば、制
御演算ユニットと複数の入出力ユニット間でのデータ転
送を、簡単な回路構成によって実現することができる。
According to the third to sixth aspects, the data transfer between the control operation unit and the plurality of input / output units can be realized by a simple circuit configuration.

【0017】また、請求項7によれば、前記第1または
第2のコネクタにロック機構が無いタイプを採用した場
合においても、振動による当該コネクタの脱落を確実に
防止することができる。
Further, according to the present invention, even when the first or second connector does not have a lock mechanism, it is possible to reliably prevent the connector from falling off due to vibration.

【0018】[0018]

【発明の実施の形態】以下、本発明に係る制御装置の一
実施形態を、図面を参照して詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a control device according to the present invention will be described in detail with reference to the drawings.

【0019】はじめに、本実施形態における制御ユニッ
ト(制御装置)の全体の構成を、図1及び図2を参照し
て説明する。
First, the overall configuration of a control unit (control device) according to the present embodiment will be described with reference to FIGS.

【0020】図1は、本実施形態における制御ユニット
の全体構成を示す簡易斜視図であり、制御ユニット1
は、電源供給を行う電源ユニット11、当該制御ユニッ
トの演算制御を司る本体ユニット12、そして各種セン
サ及びアクチュエータとの入出力を制御する入出力(I
/O)ユニット13の各ユニットが積み重ねられた形状
を有する。
FIG. 1 is a simplified perspective view showing the overall configuration of a control unit according to this embodiment.
Is a power supply unit 11 for supplying power, a main unit 12 for performing arithmetic control of the control unit, and an input / output (I / O) for controlling input / output with various sensors and actuators.
/ O) Unit 13 has a stacked shape.

【0021】図2は、本実施形態における制御ユニット
の全体構成を示すブロック図である。
FIG. 2 is a block diagram showing the overall configuration of the control unit in this embodiment.

【0022】同図において、電源ユニット11は、不図
示の外部電源ライン(例えば、車載バッテリ)から供給
される直流電圧を、本体ユニット12及び入出力ユニッ
ト13を駆動する所定の電圧に変換するDC−DCコン
バータ、そのDC−DCコンバータの出力電圧を監視或
いは安定化させる回路等の一般的な電源供給モジュール
としての機能を備えており、本体ユニット12及び入出
力ユニット13への電源供給を行う。また、電源ユニッ
ト11は、収納スペースの関係から、大容量の記憶装置
としてハードディスク装置(以下、HDD)を備えてい
る。
In FIG. 1, a power supply unit 11 converts a DC voltage supplied from an external power supply line (not shown) (for example, a vehicle battery) into a predetermined voltage for driving the main unit 12 and the input / output unit 13. It has a function as a general power supply module such as a DC converter and a circuit for monitoring or stabilizing the output voltage of the DC-DC converter, and supplies power to the main unit 12 and the input / output unit 13. In addition, the power supply unit 11 includes a hard disk device (hereinafter, HDD) as a large-capacity storage device due to storage space.

【0023】次に、本体ユニット12は、マザーボード
12Aと拡張ボード12Bとにより構成されている。
Next, the main unit 12 includes a motherboard 12A and an expansion board 12B.

【0024】マザーボード12Aは、ブートROMに予
め格納されたプログラムをCPU12Cが実行すること
によって起動し、その後は、RAM(本実施形態では、
SIMMタイプを採用)を一時記憶領域として使用しな
がら、電源装置11内のHDD等に予め格納されている
OS(オペレーション・システム)プログラム及びアプ
リケーションプログラム等をCPU12Cが実行する。
The motherboard 12A is started up by the CPU 12C executing a program stored in the boot ROM in advance, and thereafter, the RAM (in the present embodiment,
While using the SIMM type as a temporary storage area, the CPU 12C executes an OS (operation system) program, an application program, and the like stored in advance in an HDD or the like in the power supply device 11.

【0025】また、マザーボード12Aには、外部との
入出力インタフェースとして、IDE(Integrated Driv
e Electronics)拡張インタフェース及びPCI(Periphe
ralComponent Interconnect)インタフェース、携帯型の
所定の記憶媒体の読み書きを行うメディアドライバ、P
CMCIA等の所定のPCカードの読み書きを行うPC
カードインタフェース、ツイストペア線による通信を行
うツイストペアドライバが設けられると共に、後述する
入出力ユニット13との接続を行うための入出力コネク
タを備えており、これらの入出力インタフェースを介し
たデータの送受信は、PCIメモリコントローラ及びP
CI_TO_ISAブリッジを介して行われる。
The motherboard 12A has an integrated drive (IDE) as an input / output interface with the outside.
e Electronics) Extended Interface and PCI (Periphe
ralComponent Interconnect) interface, a media driver that reads and writes a predetermined portable storage medium,
PC that reads and writes certain PC cards such as CMCIA
A card interface and a twisted pair driver for performing communication using a twisted pair line are provided, and an input / output connector for connecting to an input / output unit 13 described later is provided. PCI memory controller and P
This is done via the CI_TO_ISA bridge.

【0026】尚、図2に示すマザーボード12Aが備え
る各種入出力インタフェースの構成は一例であり、この
装置構成に限られるものではなく、本実施形態に係る制
御装置を実現するためには、少なくとも入出力ユニット
13との接続を行うための入出力コネクタを備えていれ
ば良い。
The configuration of the various input / output interfaces provided on the motherboard 12A shown in FIG. 2 is merely an example, and is not limited to this device configuration. To implement the control device according to the present embodiment, at least It suffices if an input / output connector for connecting to the output unit 13 is provided.

【0027】上述したマザーボード12Aの機能構成
は、基本的には、現在では一般的な所謂ボードコンピュ
ータの機能構成を備えており、本実施形態における各ブ
ロックの詳細な説明は省略する。但し、本実施形態にお
けるマザーボード12Aの回路構成上の特徴として、S
IMMソケットに装着する複数枚のメモリカードのうち
少なくとも1枚のメモリカードにはフラッシュメモリが
実装されており、そのフラッシュメモリのカードは、C
PU12Cの主記憶領域の一部として、他のメモリカー
ドと共通に管理される。このため、当該フラッシュメモ
リのアドレス領域にOSプログラム、アプリケーション
プログラム、並びに各ユニットの識別番号(アドレス)
等のパラメータを予め格納しておき、ブートROMによ
る起動時に当該フラッシュメモリのアドレス領域を参照
するように構成しておけば、電源ユニット11からの電
源供給が開始されたときには、制御ユニット1としての
機能の実行を、一般的なハードディスクを用いた起動と
比較して僅かな時間で開始することができる。
The above-described functional configuration of the motherboard 12A basically has a functional configuration of a so-called board computer that is common at present, and a detailed description of each block in the present embodiment will be omitted. However, as a feature of the circuit configuration of the motherboard 12A in the present embodiment, S
A flash memory is mounted on at least one of the plurality of memory cards mounted in the IMM socket.
As a part of the main storage area of the PU 12C, it is managed in common with other memory cards. Therefore, the OS program, the application program, and the identification number (address) of each unit are stored in the address area of the flash memory.
Are stored in advance and the address area of the flash memory is referred to when the boot ROM starts up, so that when the power supply from the power supply unit 11 is started, the control unit 1 The execution of the function can be started in a short time as compared with the startup using a general hard disk.

【0028】拡張ボード12Bは、マザーボード12A
のPCI拡張インタフェースと接続されるPCI_TO
_ISAブリッジを備えると共に、そのブリッジモジュ
ールに接続される複数種類の外部通信インタフェースを
備える。本実施形態では、係る複数種類の外部通信イン
タフェースとして、IEEE1394、USB(Univers
ai Serial Bus)、CAN(Controller Area Network)、
或いは工業用ネットワークの各コントローラを備え、こ
れらの外部通信インタフェースには、制御ユニット1の
メンテナンス機器や、各種機能を実現するための外部機
器が接続される。
The expansion board 12B is connected to the motherboard 12A.
PCI_TO connected to a PCI extension interface
_ISA bridge, and a plurality of types of external communication interfaces connected to the bridge module. In the present embodiment, IEEE 1394, USB (Universal) are used as the plurality of types of external communication interfaces.
ai Serial Bus), CAN (Controller Area Network),
Alternatively, each controller of the industrial network is provided, and maintenance equipment of the control unit 1 and external equipment for realizing various functions are connected to these external communication interfaces.

【0029】また、拡張ボード12Bは、センサデー
タ、制御出力データ、システム設定データ等を蓄積する
ためのNVRAMを備える。
The extension board 12B includes an NVRAM for storing sensor data, control output data, system setting data, and the like.

【0030】そして、入出力ユニット13は、センサや
アクチュエータが接続されるインタフェースボードであ
り、上述した本体ユニット12をシステム全体の制御を
司るメインユニットとする制御システムに必要な入出力
点数(センサ及びアクチュエータの数量)に応じて、複
数個をディージーチェーン状に接続することができる
(詳細は後述する)。
The input / output unit 13 is an interface board to which sensors and actuators are connected, and the number of input / output points (sensors and sensors) required for a control system in which the above-described main unit 12 is a main unit that controls the entire system. Depending on the number of actuators), a plurality can be connected in a daisy chain (details will be described later).

【0031】<入出力ユニット13>ここで、本実施形
態における入出力ユニット13の特徴について詳細に説
明する。
<Input / Output Unit 13> Here, the features of the input / output unit 13 in the present embodiment will be described in detail.

【0032】(ハードウエア構成)図3は、本実施形態
における入出力ユニット13のハードウエア構成を示す
ブロック図である。
(Hardware Configuration) FIG. 3 is a block diagram showing a hardware configuration of the input / output unit 13 in the present embodiment.

【0033】同図に示すように、入出力ユニット13
は、制御用の論理回路素子として、2つのPLD (Prog
rammable Logic Device)を備える。PLDは、デジタル
回路において実行させるべき論理回路をプログラム可能
な可変論理回路素子であり、本実施形態では一例として
CPLD(Complex Programmable Logic Device)を採用
するが、FPGA (Field Programmable Gate Array)等
を採用しても良い。尚、PLCD1とPLCD2とは、
連絡バスによって接続されており、必要に応じて(具体
的には、PLCD1及びPLCD2にプログラムされた
論理回路に応じて)、動作タイミングの協調を取ること
ができる。
As shown in FIG.
Are two PLDs (Prog
rammable Logic Device). A PLD is a variable logic circuit element that can program a logic circuit to be executed in a digital circuit. In the present embodiment, a CPLD (Complex Programmable Logic Device) is used as an example, but an FPGA (Field Programmable Gate Array) or the like is used. You may. Note that PLCD1 and PLCD2 are
They are connected by a communication bus, and can coordinate the operation timing as needed (specifically, according to the logic circuits programmed in the PLCD 1 and the PLCD 2).

【0034】また、入出力ユニット13には、外部のセ
ンサより出力されたアナログ信号をデジタルデータに変
換するA/D変換器131、マザーボード12Aから転
送されたデジタルデータをアナログ信号に変換して外部
のアクチュエータに対して出力するD/A変換器13
2、センサ出力信号の比較を行う比較回路133、スイ
ッチ信号や2値レベルシリアル通信を行う入力回路13
4、アクチュエータの駆動を行う出力ドライバ135、
そしてコンソールコンピュータ等の外部装置とのデジタ
ルデータの入出力状態を切り替える双方向デジタルバッ
ファ136が備えられており、それら複数種類の入出力
回路と、2つのPLD(PLCD1,PLCD2)と
は、制御バスによって基板上で接続されている。
The input / output unit 13 has an A / D converter 131 for converting an analog signal output from an external sensor into digital data, and converts digital data transferred from the motherboard 12A into an analog signal and outputs the analog signal. D / A converter 13 that outputs to the actuator
2. a comparison circuit 133 for comparing sensor output signals; an input circuit 13 for performing switch signal and binary level serial communication
4. an output driver 135 for driving the actuator;
A bidirectional digital buffer 136 for switching the input / output state of digital data with an external device such as a console computer is provided. The plurality of types of input / output circuits and two PLDs (PLCD1, PLCD2) are connected to a control bus. Are connected on the substrate.

【0035】入出力ユニット13には、マザーボード1
2AのPCI_TO_ISAブリッジとのデータの送受
信、または他の(上流の)入出力ユニット13とのデー
タの送受信を行うためのケーブル側コネクタ14Bが接
続される基板側コネクタ13Bと、他の(下流の)入出
力ユニット13とのデータの送受信を行うためのケーブ
ル側コネクタ14Cが接続される基板側コネクタ13C
とが設けられている。
The input / output unit 13 includes a motherboard 1
A board-side connector 13B to which a cable-side connector 14B for transmitting / receiving data to / from the PCI_TO_ISA bridge of 2A or transmitting / receiving data to / from another (upstream) input / output unit 13 is connected to another (downstream) Board-side connector 13C to which cable-side connector 14C for transmitting and receiving data to and from input / output unit 13 is connected
Are provided.

【0036】また、双方向デジタルバッファ137は、
PLCD1及び/またはPLCD2の制御によって入出
力状態が切り替えられるバッファであり、このバッファ
を介して、基板側コネクタ13BとPLCD1及びPL
CD2とは、アドレス・制御データバスによって基板上
で接続されており、且つPLCD1及びPLCD2と基
板側コネクタ13Cとは、当該アドレス・制御データバ
スによって基板上で接続されている。
The bidirectional digital buffer 137 is
A buffer whose input / output state is switched under the control of the PLCD1 and / or PLCD2, and through this buffer, the board-side connector 13B and the PLCD1 and PL
The CD2 is connected on the board by an address / control data bus, and the PLCD1 and PLCD2 and the board-side connector 13C are connected on the board by the address / control data bus.

【0037】更に、入出力ユニット13の裏面側には、
図3には不図示の基板側コネクタ13B及び基板側コネ
クタ13Cが表面側と対象な位置に設けられており、複
数の入出力ユニット13による後述するディージーチェ
ーン状の連結を実現している。
Further, on the back side of the input / output unit 13,
In FIG. 3, a board-side connector 13B and a board-side connector 13C, not shown, are provided at target positions on the front side, and a daisy-chain connection described later by the plurality of input / output units 13 is realized.

【0038】上記の図3に示す入出力ユニット13のハ
ードウエアは、当該ユニットを複数使用する場合におい
ても共通のハードウエアであり、個々の入出力ユニット
13が実現すべき機能は、2つのPLD(PLCD1,
PLCD2)に予めプログラムされた論理回路によって
実現される。従って、個々の入出力ユニット13には、
上述した複数種類(本実施形態では6種類)の入出力回
路が物理的には全て備えられるが、PLDにプログラム
された論理回路によっては実際には機能しない回路(即
ち、ソフトウエア的には結線された状態にない回路)も
ある。
The hardware of the input / output unit 13 shown in FIG. 3 is common hardware even when a plurality of units are used, and the function to be realized by each input / output unit 13 is two PLDs. (PLCD1,
This is realized by a logic circuit programmed in advance in the PLCD 2). Therefore, each input / output unit 13 has
Although a plurality of types (six types in this embodiment) of the above-described input / output circuits are physically all provided, a circuit that does not actually function depending on a logic circuit programmed in the PLD (that is, a connection in terms of software). Some circuits are not in the state of being performed.

【0039】尚、2つのPLDに書き込まれた論理回路
は、設計者が所定のプログラミング装置を用いて所定の
プログラム言語であるHDL(Hardware Description La
nguage)によって予め記述したものであるが、係るPL
Dの機能自体については現在では一般的であるため、説
明を省略する。
The logic circuit written in the two PLDs can be written in a HDL (Hardware Description Ladder) which is a predetermined programming language by a designer using a predetermined programming device.
nguage), but the PL
The function D itself is currently common, and a description thereof will be omitted.

【0040】次に、上述した共通のハードウエア構成を
有する入出力ユニット13が、ディージーチェーン状に
複数接続された場合について説明する。
Next, a case where a plurality of input / output units 13 having the above-mentioned common hardware configuration are connected in a daisy chain will be described.

【0041】図4は、マザーボード12Aに3枚の入出
力ユニット13が接続された状態を説明する概念図であ
り、入出力ユニット13の基板の表裏面に設けられた基
板側コネクタ13B及び基板側コネクタ13Cにより、
3枚の入出力ユニット13がディージーチェーン状に接
続された状態を示している。
FIG. 4 is a conceptual diagram illustrating a state in which three input / output units 13 are connected to the motherboard 12A. A board-side connector 13B and a board-side connector 13B provided on the front and back surfaces of the board of the input / output unit 13 are shown. By the connector 13C,
This shows a state in which three input / output units 13 are connected in a daisy chain.

【0042】図5は、マザーボード12Aに3枚の入出
力ユニット13が接続された場合のハードウエアの接続
状態を示す図であり、図4に例示する状態に対応する。
FIG. 5 is a diagram showing a connection state of hardware when three input / output units 13 are connected to the motherboard 12A, and corresponds to the state illustrated in FIG.

【0043】接続ケーブル14には、ケーブル側コネク
タ14Bまたはケーブル側コネクタ14Cが設けられて
おり、それらのコネクタが入出力ユニット13の基板側
コネクタ13Bまたは基板側コネクタ13Cと連結され
ることにより、図5の接続状態が実現する。
The connection cable 14 is provided with a cable-side connector 14B or a cable-side connector 14C, and these connectors are connected to the board-side connector 13B or the board-side connector 13C of the input / output unit 13 so that 5 connection states are realized.

【0044】接続ケーブル14には、アドレス・制御デ
ータバスに対応する信号線が含まれている。また、それ
ぞれの入出力ユニット13上に設けられた2つのPLD
(PLCD1,PLCD2)には、予めアドレス(識別
番号)が付与されており、マザーボード12AのCPU
12Cは、そのアドレスのテーブルが格納された所定の
メモリ領域を参照することにより、アクセスしたいPL
Dをアドレスによって特定することができる。
The connection cable 14 includes signal lines corresponding to the address / control data bus. Also, two PLDs provided on each input / output unit 13
(PLCD1, PLCD2) are given addresses (identification numbers) in advance, and the CPU of the motherboard 12A
12C refers to a predetermined memory area in which a table of the address is stored, and thereby,
D can be specified by the address.

【0045】一方、入出力ユニット13及びそのPLD
においても、自ユニット及び自PLDのアドレスを所定
のメモリ領域に記憶しておき、CPU12Cより受信し
たアドレスデータが、予め記憶しているアドレスと一致
したときには、自PLDが指定されたことを認識するこ
とができる。
On the other hand, the input / output unit 13 and its PLD
Also, the addresses of the own unit and the own PLD are stored in a predetermined memory area, and when the address data received from the CPU 12C matches the address stored in advance, it is recognized that the own PLD is designated. be able to.

【0046】ここで、上記の如くアドレスデータによっ
て特定可能な入出力ユニット13とCPU12Cとの関
係において、一例として、CPU12Cが、図5に示す
3つの入出力ユニット13のうち入出力ユニット2のP
LCD1からセンサ出力データを入手する場合を説明す
る。
Here, as an example, in the relationship between the input / output unit 13 and the CPU 12C which can be specified by the address data as described above, for example, the CPU 12C determines whether the input / output unit 2 of the three input / output units 13 shown in FIG.
A case where sensor output data is obtained from the LCD 1 will be described.

【0047】入出力ユニット2に接続されたあるセンサ
のアナログ出力信号は、A/D変換器131にてセンサ
出力データとしてデジタルデータに変換された後、PL
CD1の不図示の記憶領域に格納される。この記憶領域
のデータの更新は、当該センサの所定のスキャン周期に
応じて、マザーボード12AのCPU12Cの制御とは
無関係に行うことができる。
An analog output signal of a certain sensor connected to the input / output unit 2 is converted into digital data as sensor output data by an A / D converter 131 and then converted to a digital signal.
It is stored in a storage area (not shown) of the CD1. Updating of the data in the storage area can be performed in accordance with a predetermined scan cycle of the sensor, regardless of the control of the CPU 12C of the motherboard 12A.

【0048】このように適宜更新されるセンサ出力デー
タを、CPU12Cが入手する場合、CPU12Cは、
まず、入出力ユニット2のPLCD1を特定するアドレ
スデータと、センサ出力データを出力する旨の所定の制
御信号とを、接続ケーブル14に送出する。このとき、
それぞれの入出力ユニット13が備えるデジタルバッフ
ァ137の切り替え方向は、当該ユニットの「外部から
内部」の方向(デフォルト状態)であるため、接続ケー
ブル14に送出されたアドレスデータ及び制御信号は、
当該各ユニットのデジタルバッファ137及びアドレス
・制御データバスを介して、3枚の入出力ユニット13
の全てのPLDに略同時に転送される。
When the CPU 12C obtains the sensor output data which is appropriately updated as described above, the CPU 12C
First, address data specifying the PLCD 1 of the input / output unit 2 and a predetermined control signal for outputting sensor output data are sent to the connection cable 14. At this time,
Since the switching direction of the digital buffer 137 included in each input / output unit 13 is the direction from the outside to the inside of the unit (the default state), the address data and control signal transmitted to the connection cable 14 are:
The three input / output units 13 via the digital buffer 137 and the address / control data bus of each unit
Are transferred almost simultaneously to all PLDs.

【0049】このとき、入出力ユニット1のPLCD1
及びPLCD2は、当該アドレスデータ及び制御信号を
略同時のタイミングで受信するが、その受信したアドレ
スデータは予め格納されている自身のアドレスデータと
は一致しないため、当該制御信号に対応する動作は行わ
ないが、そのアドレスデータ及び制御信号を参照するこ
とにより、自分より下流の入出力ユニットからセンサ出
力データが送出されることを認識することができるの
で、入出力ユニット1のデジタルバッファ137の切り
替え方向を当該ユニットの「内部から外部」の方向に切
り替える。そしてこの場合、当該センサ出力データの送
出が完了したら、入出力ユニット1のデジタルバッファ
137の切り替え方向は、デフォルトの「外部から内
部」の方向に切り替えられる。
At this time, the PLCD 1 of the input / output unit 1
And the PLCD 2 receive the address data and the control signal at substantially the same timing, but since the received address data does not match its own pre-stored address data, the operation corresponding to the control signal is performed. However, by referring to the address data and the control signal, it is possible to recognize that the sensor output data is transmitted from the input / output unit downstream from the own device, so that the switching direction of the digital buffer 137 of the input / output unit 1 is changed. In the direction “from inside to outside” of the unit. Then, in this case, when the transmission of the sensor output data is completed, the switching direction of the digital buffer 137 of the input / output unit 1 is switched to the default “outside to inside” direction.

【0050】また、入出力ユニット3のPLCD1及び
PLCD2は、当該アドレスデータ及び制御信号を略同
時のタイミングで受信するが、その受信したアドレスデ
ータは予め格納されている自身のアドレスデータとは一
致しないため、当該制御信号に対応する動作は行わない
と共に、そのアドレスデータ及び制御信号を参照するこ
とにより、自分より上流の入出力ユニットからセンサ出
力データが送出されることを認識することができるの
で、入出力ユニット3のデジタルバッファ137の切り
替え方向は「外部から内部」のデフォルトのままとす
る。
The PLCD 1 and PLCD 2 of the input / output unit 3 receive the address data and the control signal at substantially the same timing, but the received address data does not match its own pre-stored address data. Therefore, the operation corresponding to the control signal is not performed, and by referring to the address data and the control signal, it is possible to recognize that the sensor output data is transmitted from the input / output unit upstream of the own device. The switching direction of the digital buffer 137 of the input / output unit 3 is kept at the default of “from outside to inside”.

【0051】そして、入出力ユニット2のPLCD2
は、当該アドレスデータ及び制御信号を略同時のタイミ
ングで受信するが、その受信したアドレスデータは予め
格納されているアドレスデータとは一致しないため、当
該制御信号に対応する動作は行わないが、もう一方のP
LCD1は、他のPLDと略同時のタイミングで当該ア
ドレスデータ及び制御信号を受信すると、その受信した
アドレスデータは予め格納されているアドレスデータと
一致するため、当該制御信号に対応する動作を行うべ
く、入出力ユニット2のデジタルバッファ137の切り
替え方向を当該ユニットの「内部から外部」の方向に切
り替えると共に、所定の記憶領域に格納されているセン
サ出力データを接続ケーブル14に送出する。そしてこ
の場合、当該センサ出力データの送出が完了したら、入
出力ユニット2のデジタルバッファ137の切り替え方
向は、デフォルトの「外部から内部」の方向に切り替え
られる。
The PLCD 2 of the input / output unit 2
Receives the address data and the control signal at substantially the same timing, but the received address data does not match the address data stored in advance, so that the operation corresponding to the control signal is not performed. One P
When the LCD 1 receives the address data and the control signal at substantially the same timing as another PLD, the received address data matches the address data stored in advance, so that the operation corresponding to the control signal is performed. The switching direction of the digital buffer 137 of the input / output unit 2 is switched from “inside to outside” of the unit, and the sensor output data stored in a predetermined storage area is transmitted to the connection cable 14. Then, in this case, when the transmission of the sensor output data is completed, the switching direction of the digital buffer 137 of the input / output unit 2 is switched to the default “outside to inside” direction.

【0052】このような手順により、マザーボード12
AのCPU12Cはセンサ出力データを入手する。上述
した例はセンサ出力データの場合であるが、アドレス
(識別番号)を利用した同様な手順によって各種データ
の送受信がマザーボード12AのCPU12Cと複数の
入出力ユニット13との間で行われる。このため、ハー
ドウエアとしては共通の入出力ユニット13を図5に示
す如く所望の枚数だけディージーチェーン状に連結する
と共に、データ転送については、それらユニット上に設
けられたPLDのアドレス(識別番号)を用いてアクセ
スすることにより、任意のシステム規模を実現すること
ができる。
According to such a procedure, the motherboard 12
The CPU 12C of A obtains the sensor output data. Although the above-described example is a case of sensor output data, transmission and reception of various data are performed between the CPU 12C of the motherboard 12A and the plurality of input / output units 13 by a similar procedure using an address (identification number). For this reason, as shown in FIG. 5, a desired number of common input / output units 13 are connected in a daisy chain as hardware, and for data transfer, addresses (identification numbers) of PLDs provided on those units are used. , An arbitrary system scale can be realized.

【0053】次に、複数の入出力ユニット13を、図4
に示した如く上下方向に積み上げて連結するために本実
施形態にて採用した構造について説明する。
Next, a plurality of input / output units 13 are
The structure adopted in this embodiment for stacking and connecting in the vertical direction as shown in FIG.

【0054】図6は、本実施形態における入出力ユニッ
ト13の概略構造を示す上面図である(尚、基板13D
の詳細な表現は省略している)。また、図7は、2つの
入出力ユニット13が重ね合わされた状態における内部
の状態を示す概略断面図であり、図6に示すA−A断面
において2つの入出力ユニット13が連結された状態を
示す。
FIG. 6 is a top view showing a schematic structure of the input / output unit 13 in this embodiment (note that the substrate 13D is not shown).
Is omitted.) FIG. 7 is a schematic cross-sectional view showing an internal state in a state where the two input / output units 13 are superimposed. FIG. 7 shows a state where the two input / output units 13 are connected in the AA cross section shown in FIG. Show.

【0055】シャシー13Aは、図6に示すように、入
出力ユニット13の外枠形状を構成しており、本実施形
態では、軽量であり且つ放熱性に優れるアルミ素材を採
用している。このシャシー13Aの内側面には、基板側
コネクタ13B及び基板側コネクタ13Cが装着された
基板13Dがネジ止め等によって実装されるが、図4及
び図5を参照して上述したディージーチェーン状の連結
を実現すべく、個々の基板13Dの実装に先立って、図
7に示すようにケーブル14のケーブル側コネクタ14
B及びケーブル側コネクタ14Cを接続し、その状態で
個々の基板13Dの実装を行う。そして、実装状態にお
いて、基板13Dに接続されたケーブル14のケーブル
側コネクタ14B及びケーブル側コネクタ14Cは、図
6及び図7に示すようにシャシー13Aの一内側面に当
接した状態で固定される。これにより、脱落防止用のロ
ック機構の無いコネクタを採用することができるので、
入出力ユニット13の面積を最小限にできると共に、作
動状態において制御ユニット1に振動や衝撃が加えられ
ても、ケーブル14が脱落することを防止することがで
きる。
As shown in FIG. 6, the chassis 13A has an outer frame shape of the input / output unit 13. In this embodiment, a lightweight aluminum material having excellent heat dissipation is employed. A board 13D to which the board-side connector 13B and the board-side connector 13C are mounted is mounted on the inner surface of the chassis 13A by screwing or the like. However, the daisy-chain connection described above with reference to FIGS. Prior to mounting the individual substrates 13D, the cable-side connector 14 of the cable 14 as shown in FIG.
B and the cable-side connector 14C are connected, and the individual boards 13D are mounted in this state. Then, in the mounted state, the cable-side connector 14B and the cable-side connector 14C of the cable 14 connected to the board 13D are fixed in a state of contacting one inner side surface of the chassis 13A as shown in FIGS. . As a result, it is possible to adopt a connector without a locking mechanism for preventing falling off,
The area of the input / output unit 13 can be minimized, and the cable 14 can be prevented from falling off even when vibration or impact is applied to the control unit 1 in the operating state.

【0056】尚、本実施形態では、ケーブル側コネクタ
14B及びケーブル側コネクタ14Cにコネクタの接続
方向に対して直角方向にケーブルが接続されるタイプを
採用したが、このタイプに限られるものではなく、コネ
クタの接続方向と並行にケーブルが接続されるタイプを
採用した場合であっても、同様な脱落防止の効果を享受
することができる。
In this embodiment, the type in which the cables are connected to the cable-side connector 14B and the cable-side connector 14C in a direction perpendicular to the connection direction of the connectors is adopted. However, the present invention is not limited to this type. Even when a type in which a cable is connected in parallel with the connection direction of the connector is employed, the same effect of preventing dropping can be enjoyed.

【0057】(PLD内部の論理回路)次に、上述した
特徴を有する入出力ユニット13のPLDに、必要に応
じてプログラムする論理回路の特徴について説明する。
(Logic Circuit Inside PLD) Next, a description will be given of features of a logic circuit which is programmed as necessary in the PLD of the input / output unit 13 having the above-described features.

【0058】図8は、入出力ユニット13のPLDにお
ける制御ロジックカウンタの共有処理の構成を示すブロ
ック図であり、一例として、自動車の各種センサ出力を
入出力ユニット13を用いて入手する場合の回路例を示
している。
FIG. 8 is a block diagram showing a configuration of a process of sharing a control logic counter in the PLD of the input / output unit 13. As an example, a circuit in a case where various sensor outputs of an automobile are obtained using the input / output unit 13. An example is shown.

【0059】本実施形態に係る制御ユニットを車載用の
制御装置として使用する場合は、一般に、検出周期が大
きく異なる各種センサの出力信号を検出する必要があ
る。そこで、本実施形態では、入出力ユニット13のP
LD(PLCD1またはPLCD2)に、扱うべき複数
種類の検出周期をカウントするためのそれぞれ異なる所
定の信号を生成すべく、それら複数種類の検出周期でカ
ウントする複数のカウンタと、所定の基本周波数で発振
するオシレータとの間に、当該各周期の最大公約数とな
る周期をカウントする共通の基本周期カウンタを設け
る。このような論理回路をプログラミングすることによ
り、オーバーフロー信号を1単位時間として共有するこ
とができるので、PLDの仕様として予め定められてい
る所定量のロジック資源を効率的に使用することができ
る。
When the control unit according to the present embodiment is used as an on-vehicle control device, it is generally necessary to detect output signals of various sensors having greatly different detection periods. Therefore, in the present embodiment, P
In order to generate a plurality of different predetermined signals for counting a plurality of types of detection periods to be handled in the LD (PLCD1 or PLCD2), a plurality of counters counting at the plurality of types of detection periods and an oscillation at a predetermined basic frequency And a common basic period counter for counting the period that is the greatest common divisor of each period. By programming such a logic circuit, the overflow signal can be shared as one unit time, so that a predetermined amount of logic resources predetermined as PLD specifications can be used efficiently.

【0060】図9は、入出力ユニット13のPLDにお
ける複数種類のセンサからのシリアル通信入力処理の構
成を示すブロック図であり、一例として、自動車の各種
センサ出力を入出力ユニット13を用いて入手する場合
の回路例を示している。また、図10は、図9に示すシ
リアル通信入力処理を説明するタイムチャートである。
FIG. 9 is a block diagram showing a configuration of serial communication input processing from a plurality of types of sensors in the PLD of the input / output unit 13. As an example, various sensor outputs of a vehicle are obtained using the input / output unit 13. An example of a circuit in the case of performing this is shown. FIG. 10 is a time chart for explaining the serial communication input processing shown in FIG.

【0061】本実施形態に係る制御ユニットを車載用の
制御装置として使用する場合は、一般に、仕様が大きく
異なる各種センサの非同期なシリアル出力信号を検出す
る必要がある。そこで、本実施形態では、数msec単
位の所定時間を予め設定したアイドル検出器に、センサ
から受信する非同期のシリアル出力信号(データ)を監
視させ、順次出力されるシリアルデータ群に含まれるア
イドル期間Tiを検出することにより、検出すべきシリ
アル出力信号の区切りを検出する。そして、検出した1
群のシリアル出力信号は、シリアル・パラレル変換器に
てパラレルデータの形式に変換した後、所定のメモリ領
域に格納する。このような論理回路を1つのセンサに対
して1組用意すれば、各種センサのシリアル出力信号に
容易に対応することができる。
When the control unit according to this embodiment is used as a vehicle-mounted control device, it is generally necessary to detect asynchronous serial output signals of various sensors having greatly different specifications. Therefore, in the present embodiment, an idle detector in which a predetermined time of a unit of several milliseconds is set in advance monitors an asynchronous serial output signal (data) received from the sensor, and an idle period included in a serial data group output sequentially. By detecting Ti, a break of the serial output signal to be detected is detected. And the detected 1
The serial output signals of the group are converted into a parallel data format by a serial / parallel converter, and then stored in a predetermined memory area. If one set of such a logic circuit is prepared for one sensor, it is possible to easily cope with serial output signals of various sensors.

【0062】<本体ユニット12のハードウエア>次
に、本実施形態における本体ユニット12のハードウエ
アの特徴について説明する。
<Hardware of Main Unit 12> Next, features of the hardware of the main unit 12 in this embodiment will be described.

【0063】図11は、本実施形態における本体ユニッ
ト12の実装状態を示す図である。
FIG. 11 is a diagram showing a mounting state of the main unit 12 in this embodiment.

【0064】同図に示すように、本体ユニット12のマ
ザーボード12Aの上面には、放熱シート12Eを介し
て、動作中のCPU12C、キャッシュ12D等に発生
する熱をシャシー12Hに誘導するアルミ製の放熱板1
2Fが設けられており、制御ユニット1として略密閉状
態で使用された場合の効率的な放熱を実現している。ま
た、放熱板12Fの端部がネジ止めされるシャシー12
Hの側面には、ステー取り付け穴12Gが設けられてい
るので、このステー取り付け穴を用いて、アルミ等の金
属製のステーによって支持部材(例えば自動車のボデ
ィ)に取り付ければ、更に良好な放熱を実現することが
できる。
As shown in the figure, on the upper surface of the motherboard 12A of the main unit 12, an aluminum heat radiator for guiding heat generated in the operating CPU 12C, the cache 12D, etc. to the chassis 12H via a heat radiating sheet 12E. Board 1
2F is provided to realize efficient heat radiation when the control unit 1 is used in a substantially closed state. Also, the chassis 12 to which the end of the heat sink 12F is screwed.
Since a stay mounting hole 12G is provided on the side surface of H, if the stay mounting hole is used to mount to a supporting member (for example, the body of an automobile) with a metal stay such as aluminum, better heat radiation can be achieved. Can be realized.

【0065】このように、上述した本実施形態によれ
ば、接続すべき入出力機器の数量に応じて入出力ユニッ
ト13をディージーチェーン状に連結し、それら連結さ
れたユニットのPLDの論理回路を当該接続すべき入出
力機器の仕様に応じてプログラムすることにより、様々
な制御システムに柔軟に対応することができ、優れた拡
張性を実現できると共に、ハードウエアとしては共通の
入出力ユニット13の量産効果により、優れた経済性を
実現することができる。
As described above, according to the above-described embodiment, the input / output units 13 are connected in a daisy chain in accordance with the number of input / output devices to be connected, and the PLD logic circuits of the connected units are connected. By programming according to the specification of the input / output device to be connected, it is possible to flexibly cope with various control systems, realize excellent expandability, and as a hardware, a common input / output unit 13 is used. Excellent economic efficiency can be realized by the mass production effect.

【0066】<実施形態の変形例>次に、上述した本実
施形態の放熱に関する変形例を説明する。
<Modification of Embodiment> Next, a modification of the above-described embodiment relating to heat radiation will be described.

【0067】図12は、本実施形態の変形例としての放
熱構造を説明する図であり、制御ユニット1として密閉
構造を採らず、より積極的な放熱を行う場合を示してい
る。
FIG. 12 is a view for explaining a heat radiation structure as a modification of the present embodiment, and shows a case where a more aggressive heat radiation is performed without using a closed structure as the control unit 1.

【0068】即ち、本変形例では、入出力ユニット13
の一側面に吸気口を設け、電源ユニット11には排気フ
ァン11Aを設け、各ユニットの仕切り板には通気穴を
設ける構造を採用する。その際、通気穴の位置は、図1
2に示すように隣接する2つのユニットにおいて水平方
向に異なる位置に設ける。これにより、発熱量が一番少
ない入出力ユニット13から、発熱量が一番大きな電源
ユニット11に向かう空気の対流を起こすことができる
ので、効果的な排熱が実現する。
That is, in this modification, the input / output unit 13
The power supply unit 11 is provided with an exhaust fan 11A, and the partition plate of each unit is provided with a vent hole. At this time, the position of the ventilation hole is as shown in FIG.
2, two adjacent units are provided at different positions in the horizontal direction. Thereby, convection of air from the input / output unit 13 having the smallest heat generation toward the power supply unit 11 having the largest heat generation can be caused, so that effective exhaust heat is realized.

【0069】尚、制御ユニット1作動時における排気フ
ァン11Aを用いた積極的な放熱構造は、必要に応じて
電源ユニット11だけに備えても良い。
Incidentally, the positive heat dissipation structure using the exhaust fan 11A when the control unit 1 is operated may be provided only in the power supply unit 11 if necessary.

【0070】また、上述した本実施形態及びその変形例
においては、制御ユニット1を構成するに際して、電源
ユニット11を含む構成として説明したが、必要な電源
供給が外部より直接受けられる場合には、本体ユニット
12と、必要数量の入出力ユニット13とによって制御
ユニットを構成しても良い。
In the above-described embodiment and its modifications, the control unit 1 is described as including the power supply unit 11. However, when the necessary power supply can be directly received from the outside, The control unit may be configured by the main unit 12 and the required number of input / output units 13.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実施形態における制御ユニットの全体構成を
示す簡易斜視図である。
FIG. 1 is a simplified perspective view showing the overall configuration of a control unit according to the present embodiment.

【図2】本実施形態における制御ユニットの全体構成を
示すブロック図である。
FIG. 2 is a block diagram illustrating an overall configuration of a control unit according to the present embodiment.

【図3】本実施形態における入出力ユニット13のハー
ドウエア構成を示すブロック図である。
FIG. 3 is a block diagram illustrating a hardware configuration of an input / output unit 13 according to the present embodiment.

【図4】マザーボード12Aに3枚の入出力ユニット1
3が接続された状態を説明する概念図である。
FIG. 4 shows three input / output units 1 on a motherboard 12A.
FIG. 3 is a conceptual diagram illustrating a state where 3 is connected.

【図5】マザーボード12Aに3枚の入出力ユニット1
3が接続された場合のハードウエアの接続状態を示す図
である。
FIG. 5 shows three input / output units 1 on a motherboard 12A.
FIG. 3 is a diagram showing a connection state of hardware when 3 is connected.

【図6】本実施形態における入出力ユニット13の概略
構造を示す上面図である。
FIG. 6 is a top view showing a schematic structure of an input / output unit 13 in the embodiment.

【図7】2つの入出力ユニット13が重ね合わされた状
態における内部の状態を示す概略断面図である。
FIG. 7 is a schematic sectional view showing an internal state in a state where two input / output units 13 are superimposed.

【図8】入出力ユニット13のPLDにおける制御ロジ
ックカウンタの共有処理の構成を示すブロック図であ
る。
FIG. 8 is a block diagram illustrating a configuration of a sharing process of a control logic counter in the PLD of the input / output unit 13.

【図9】入出力ユニット13のPLDにおける複数種類
のセンサからのシリアル通信入力処理の構成を示すブロ
ック図である。
FIG. 9 is a block diagram illustrating a configuration of serial communication input processing from a plurality of types of sensors in the PLD of the input / output unit 13.

【図10】図9に示すシリアル通信入力処理を説明する
タイムチャートである。
FIG. 10 is a time chart illustrating the serial communication input processing shown in FIG. 9;

【図11】本実施形態における本体ユニット12の実装
状態を示す図である。
FIG. 11 is a diagram showing a mounting state of the main unit 12 in the embodiment.

【図12】本実施形態の変形例としての放熱構造を説明
する図である。
FIG. 12 is a diagram illustrating a heat dissipation structure as a modification of the present embodiment.

【符号の説明】[Explanation of symbols]

1:制御ユニット, 11:電源ユニット, 12:本体ユニット, 12A:マザーボード, 12B:拡張ボード, 12C:CPU, 12F:放熱板, 13:入出力ユニット, 13B,13C:基板側コネクタ, 14B,14C:ケーブル側コネクタ, 14:ケーブル, 131:A/D変換器, 132:D/A変換器, 133:比較回路, 134:入力回路, 135:出力ドライバ, 136,137:双方向デジタルバッファ, 1: control unit, 11: power supply unit, 12: main unit, 12A: motherboard, 12B: expansion board, 12C: CPU, 12F: heat sink, 13: input / output unit, 13B, 13C: board side connector, 14B, 14C : Cable side connector, 14: Cable, 131: A / D converter, 132: D / A converter, 133: Comparison circuit, 134: Input circuit, 135: Output driver, 136, 137: Bidirectional digital buffer,

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上條 賢治 広島県安芸郡府中町新地3番1号 マツダ 株式会社内 Fターム(参考) 5B014 EB01 FA16 FB03 GA26 GC06 GD16 GD19 GD32 GD48 GE04 GE05 HC01 HC13 5B061 FF07 FF23 GG01 5H004 GA33 GA34 GA40 GB12 MA06 MA29 MA30 MA39 MA41 MA52 MA58 MA60  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Kenji Kamijo 3-1 Shinchi, Fuchu-cho, Aki-gun, Hiroshima F-term in Mazda Co., Ltd. (reference) 5B014 EB01 FA16 FB03 GA26 GC06 GD16 GD19 GD32 GD48 GE04 GE05 HC01 HC13 5B061 FF07 FF23 GG01 5H004 GA33 GA34 GA40 GB12 MA06 MA29 MA30 MA39 MA41 MA52 MA58 MA60

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 第1の通信ケーブルを用いてディージー
チェーン状に接続可能な少なくとも1つの入出力ユニッ
トと、 前記入出力ユニットに第2の通信ケーブルを介して接続
され、その第2の通信ケーブルを介して入力される入力
データに応じて所定の制御演算を行うと共に、その演算
結果に応じた制御出力データを該第2の通信ケーブルに
送出する演算制御ユニットと、を備えることを特徴とす
る制御装置。
1. An at least one input / output unit connectable in a daisy chain using a first communication cable; and a second communication cable connected to the input / output unit via a second communication cable. And a control unit for performing a predetermined control operation in accordance with input data input through the second communication cable and transmitting control output data in accordance with the operation result to the second communication cable. Control device.
【請求項2】 前記入出力ユニットは、 所望の論理回路をプログラム可能なPLDと、 前記PLDにプログラムされた論理回路に応じて、前記
PLDとのデータ転送が可能な複数種類の入出力回路
と、 前記PLDにプログラムされた論理回路に応じて、前記
演算制御ユニットへのデータ転送方向を制御する双方向
バッファと、 前記双方向バッファと、前記第1または第2の通信ケー
ブルとを接続可能な第1のコネクタと、 前記双方向バッファ及び前記PLDを、前記第1の通信
ケーブルに接続可能な第2のコネクタと、を備えること
を特徴とする請求項1記載の制御装置。
2. The I / O unit comprises: a PLD capable of programming a desired logic circuit; and a plurality of types of I / O circuits capable of transferring data with the PLD according to the logic circuit programmed in the PLD. A bidirectional buffer that controls a data transfer direction to the arithmetic and control unit in accordance with a logic circuit programmed in the PLD; and a bidirectional buffer that can be connected to the first or second communication cable. The control device according to claim 1, further comprising: a first connector; and a second connector capable of connecting the bidirectional buffer and the PLD to the first communication cable.
【請求項3】 前記双方向バッファは、デフォルト状態
において、前記第1のコネクタを介して前記第1または
第2の通信ケーブルから入力されるデータを、前記PL
D及び前記第2のコネクタに転送可能に制御されてお
り、 複数の前記入出力ユニットがディージーチェーン状に接
続された状態において、前記演算制御ユニットが前記第
2の通信ケーブルに送出した制御出力データは、それら
複数の前記入出力ユニットに対して略同時に転送される
ことを特徴とする請求項2記載の制御装置。
3. The bidirectional buffer, in a default state, transmits data input from the first or second communication cable via the first connector to the PL.
D and control output data transmitted to the second communication cable by the arithmetic and control unit when the plurality of input / output units are connected in a daisy chain. 3. The control device according to claim 2, wherein the data is transferred to the plurality of input / output units at substantially the same time.
【請求項4】 前記入出力ユニット及び前記PLDに
は、予め個別の識別番号が付与されており、 前記演算制御ユニットより送出された制御出力データに
は、前記PLDを特定する識別番号データが含まれ、 前記PLDは、前記第1のコネクタを介して入力された
前記識別番号データに応じて、前記双方向バッファのデ
ータ転送方向を制御することを特徴とする請求項2また
は請求項3記載の制御装置。
4. The input / output unit and the PLD are provided with individual identification numbers in advance, and control output data sent from the arithmetic and control unit includes identification number data for specifying the PLD. 4. The PLD according to claim 2, wherein the PLD controls a data transfer direction of the bidirectional buffer according to the identification number data input via the first connector. Control device.
【請求項5】 前記PLDは、入力された前記識別番号
データが自PLDの識別番号を表しており、且つ前記制
御出力データが該自PLDからのデータ送信を指示する
旨を表わすときに、前記双方向バッファの制御状態を、
前記第1のコネクタからのデータ送出が可能な方向に切
り替えることを特徴とする請求項4記載の制御装置。
5. The PLD, when the input identification number data represents an identification number of the own PLD, and the control output data indicates that data transmission from the own PLD is instructed. The control state of the bidirectional buffer is
The control device according to claim 4, wherein the switching is performed in a direction in which data can be transmitted from the first connector.
【請求項6】 前記PLDは、入力された前記識別番号
データが自PLDとは異なる下流に接続された他の前記
入出力ユニット上のPLDを表わす場合に、その入出力
ユニットからのデータ送信を指示する旨を前記制御出力
データが表わすときに、前記双方向バッファの制御状態
を、前記第1のコネクタからのデータ送出が可能な方向
に切り替えることを特徴とする請求項4記載の制御装
置。
6. The PLD transmits data from the input / output unit when the input identification number data indicates a PLD on another input / output unit connected downstream which is different from the own PLD. 5. The control device according to claim 4, wherein when the control output data indicates that the instruction is given, the control state of the bidirectional buffer is switched to a direction in which data can be transmitted from the first connector.
【請求項7】 前記第1または第2のコネクタに接続さ
れるところの、前記第1の通信ケーブルの端部に設けら
れたコネクタは、前記第1または第2のコネクタに接続
されると共に、前記入出力ユニットの内側面に当接した
状態で収納されることを特徴とする請求項1記載の制御
装置。
7. A connector provided at an end of the first communication cable, which is connected to the first or second connector, is connected to the first or second connector, The control device according to claim 1, wherein the control device is housed in a state of being in contact with an inner surface of the input / output unit.
JP2000032186A 2000-02-09 2000-02-09 Control device Withdrawn JP2001219797A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000032186A JP2001219797A (en) 2000-02-09 2000-02-09 Control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000032186A JP2001219797A (en) 2000-02-09 2000-02-09 Control device

Publications (1)

Publication Number Publication Date
JP2001219797A true JP2001219797A (en) 2001-08-14

Family

ID=18556832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000032186A Withdrawn JP2001219797A (en) 2000-02-09 2000-02-09 Control device

Country Status (1)

Country Link
JP (1) JP2001219797A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003017078A1 (en) * 2001-08-16 2003-02-27 Kabushiki Kaisha Intercommunications Mobile terminal simm socket and information transmitting/receiving system utilizing the same
JP2007175856A (en) * 2005-11-29 2007-07-12 Seiko Epson Corp Installation method for robot control device and robot control device
JP2009009559A (en) * 2007-05-29 2009-01-15 Schneider Electric Industries Sas Device for controlling point-to-point communication between transmission bus and module
JP2015072584A (en) * 2013-10-02 2015-04-16 セイコーNpc株式会社 Detection device and signal detection module
JP2017136924A (en) * 2016-02-02 2017-08-10 矢崎総業株式会社 Vehicular circuit body
WO2017135267A1 (en) * 2016-02-02 2017-08-10 矢崎総業株式会社 Circuit body for vehicle

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003017078A1 (en) * 2001-08-16 2003-02-27 Kabushiki Kaisha Intercommunications Mobile terminal simm socket and information transmitting/receiving system utilizing the same
JP2007175856A (en) * 2005-11-29 2007-07-12 Seiko Epson Corp Installation method for robot control device and robot control device
JP2009009559A (en) * 2007-05-29 2009-01-15 Schneider Electric Industries Sas Device for controlling point-to-point communication between transmission bus and module
JP2015072584A (en) * 2013-10-02 2015-04-16 セイコーNpc株式会社 Detection device and signal detection module
JP2017136924A (en) * 2016-02-02 2017-08-10 矢崎総業株式会社 Vehicular circuit body
WO2017135266A1 (en) * 2016-02-02 2017-08-10 矢崎総業株式会社 Circuit for vehicle
WO2017135267A1 (en) * 2016-02-02 2017-08-10 矢崎総業株式会社 Circuit body for vehicle
JP2017136925A (en) * 2016-02-02 2017-08-10 矢崎総業株式会社 Vehicular circuit body
US10266130B2 (en) 2016-02-02 2019-04-23 Yazaki Corporation Circuit for vehicle
US10676051B2 (en) 2016-02-02 2020-06-09 Yazaki Corporation Circuit for vehicle

Similar Documents

Publication Publication Date Title
US5608884A (en) Commonly housed multiple processor type computing system and method of manufacturing the same
US6272584B1 (en) System board with consolidated EEPROM module
US5729683A (en) Programming memory devices through the parallel port of a computer system
US5894579A (en) Power management system and method
EP1557076A2 (en) Systems and methods for providing a dynamically modular processing unit
US6256683B1 (en) Methods and apparatus for providing direct memory access control
JP2001219797A (en) Control device
JP2007034910A (en) Multi-cpu system and scheduler
US7539610B2 (en) Microcomputer logic development
US6622210B2 (en) Microcontroller with improved access efficiency of instructions
US20030009532A1 (en) Multiprocessor system having a shared main memory
US20090063725A1 (en) Direct memory access system
JP2001290754A (en) Computer system
JPH04359335A (en) Memory access system
US20050273530A1 (en) Combined optical storage and flash card reader apparatus using sata port and accessing method thereof
US7596651B2 (en) Multi-character adapter card
JPH11316628A (en) Data exchange device
JP2007018259A (en) Pci system
JPH11288401A (en) Programmable controller
JP2007233878A (en) Information processor
RU2157U1 (en) COMPUTER MODULE
JP2006107086A (en) Flexible control system
CN118192388A (en) Universal modularized spliced plug-in type area optimization controller and access verification method
JP3449156B2 (en) Module device
JPH10320021A (en) Programmable controller and positioning controller

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501