RU2157U1 - COMPUTER MODULE - Google Patents
COMPUTER MODULE Download PDFInfo
- Publication number
- RU2157U1 RU2157U1 RU94038959/20U RU94038959U RU2157U1 RU 2157 U1 RU2157 U1 RU 2157U1 RU 94038959/20 U RU94038959/20 U RU 94038959/20U RU 94038959 U RU94038959 U RU 94038959U RU 2157 U1 RU2157 U1 RU 2157U1
- Authority
- RU
- Russia
- Prior art keywords
- communication device
- circuit board
- calculator
- printed circuit
- microprocessor
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
Вычислительный модуль для персональных электронно-вычислительных машин, содержащий устройство связи и вычислитель, который включает в себя микропроцессор и блок памяти, соединенные 64-разрядной шиной данных и 32-разрядной шиной адреса, отличающийся тем, что устройство связи выполнено в виде двухкилобайтного буферного 16-разрядного устройства связи, соединенного с микропроцессором с помощью 16 разрядов указанной шины данных и 14 разрядов указанной шины адреса, и реализовано на одной многослойной печатной плате, соединенной с другой многослойной печатной платой, на которой реализован вычислитель, при этом многослойная печатная плата вычислителя выполнена с резервными посадочными местами для установки различных типов корпусов микросхем блока памяти, причем каждая плата снабжена разъемным соединителем для подключения питания.A computing module for personal electronic computers containing a communication device and a calculator, which includes a microprocessor and a memory unit connected by a 64-bit data bus and a 32-bit address bus, characterized in that the communication device is made in the form of a two-kilobyte buffer 16- bit communication device connected to the microprocessor using 16 bits of the specified data bus and 14 bits of the specified address bus, and is implemented on one multilayer printed circuit board connected to another multilayer an efficient printed circuit board on which the calculator is implemented, while the multi-layer printed circuit board of the calculator is made with redundant footprints for installing various types of memory chip microcircuit cases, each circuit board having a detachable connector for power supply.
Description
вычиспитЕльный моаупьsubtractive moaup
Попезная модель относится к встраиваемым соедствам вычислительной техники и предназначена дпя повышения производительности персональных электронно-вычислительных машин (ПЭВМ) типа PC/AT, имеющих в своей конструкции шину типа ISA, свободный слот и достаточное по габаритам место, требуемое поп устанавливаемый модуль.The drive model belongs to the built-in connections of computer technology and is designed to increase the performance of personal electronic computers (PCs) of the PC / AT type, which have in their design an ISA bus, an empty slot and sufficient space for the size required by the pop-up module installed.
Известны аналогичные зарубежные вычислительные модулиакселераторы (далее по тексту - модули): NUMBER SMASHeR-860, AL860, Star-860. Они состоят из микропроцессора, блока памяти и устройства связи (адаптера) с ПЭВМ типа PC/flT /1/. При этом микропроцессор соединен с блоком памяти 64 разрядной шиной данных и 32 разрядной шиной адреса. Модули реализованы конструктивно на одной плате.Similar foreign computational modules are known as accelerators (hereinafter referred to as modules): NUMBER SMASHeR-860, AL860, Star-860. They consist of a microprocessor, a memory unit and a communication device (adapter) with a PC type PC / flT / 1 /. In this case, the microprocessor is connected to the memory block by a 64-bit data bus and a 32-bit address bus. Modules are implemented constructively on one board.
Недостатком указанных модулей является одноплатный вариант выполнения, который не позволяет реализовать полностью пропускнуюThe disadvantage of these modules is a single-board version of the implementation, which does not allow to implement fully throughput
спообность шины ISA и обеспечить достаточный объем памяти.the ability of the ISA bus and provide sufficient memory.
Наиболее близким по техничеокой сущности к описываемой модели является модуль iSPC-860 /1/. Данный модуль-акселератор состоит из микропроцессора, блока памяти и устройства связи с ПЭВМ типа РС/ЯТ. ПРИ этом микропроцессор соединен с блоком памяти 64 разрядной шиной данных и 32 разрядной шиной адреса. Модульакселератор выполнен на двух многослойных печатных платах , каждая из которых не может быть модифицирована (модернизирована) без изменения другой, так как каждая плата не является функционально законченным узлом. При этом электропитание модуля-акселератора осуществляется через разъем только одной платы.The closest in technical essence to the described model is the iSPC-860/1 / module. This accelerator module consists of a microprocessor, a memory unit and a communication device with a PC / YT type personal computer. In this case, the microprocessor is connected to the memory block with a 64-bit data bus and a 32-bit address bus. The accelerator module is made on two multilayer printed circuit boards, each of which cannot be modified (modernized) without changing the other, since each board is not a functionally complete assembly. In this case, the accelerator module is powered through the connector of only one board.
Недостатком прототипа являетоя то, что каждая плата не может быть модифицирована (модернизирована) без изменения другой, так как каждая плата не является функционально законченным узлом, а злактропитание модуля-акселератора осуществляется чеоез разъем только одной платы.The disadvantage of the prototype is that each board cannot be modified (modernized) without changing the other, since each board is not a functionally complete node, and the accelerator module is powered by the connector of only one board.
Решаемой технической задачей является расширение вычислительных возможностей, повышение быстродействия ПЭВМ типа РС/ЯТ.The technical problem to be solved is the expansion of computational capabilities, increasing the speed of PC / YAT type computers.
МПК G 06 F 15/72IPC G 06 F 15/72
Поставленная задача решается следующим образом. В вычиспитепьном модуле для персональных электронно-вычислительных машин , содержащем устройство связи и вычислитель, который включает в себя микропроцессор и блок памяти, соединенные 64 разрядной шиной данных и 32 разрядной шиной адреса, устройство связи выполнено в виде двухкилобайтного буферного 16 разрядного устройства связи, соединенного с микропроцессором с помощью 16 разрядов указанной шины данных и 14 разрядов указанной шины адреса, и реализовано на одной многослойной печатной плате, соединенной с другой многослойной печатной платой, на которой реализован вычислитель. Многослойная печатная плата вычислителя выполнена с резервными посадочными местами для установки различных типов корпусов микросхем блока памяти. Каждая плата снабжена разъемным соединит.елем для подключения питания .The problem is solved as follows. In a computing module for personal electronic computers containing a communication device and a calculator, which includes a microprocessor and a memory unit connected by a 64-bit data bus and a 32-bit address bus, the communication device is made in the form of a two-kilobyte buffer 16-bit communication device connected to the microprocessor using 16 bits of the specified data bus and 14 bits of the specified address bus, and is implemented on one multilayer printed circuit board connected to another multilayer printed circuit board oh, on which the calculator is implemented. The multilayer printed circuit board of the calculator is made with redundant footprints for installing various types of cases of microchips of the memory block. Each board is equipped with a detachable connector for connecting power.
Отличительными от прототипа являются следующие признаки: устройство связи выполнено в виде двухкилобайтного буферного 16 разрядного устройства связи, соединенного с микропроцессором с помощью 16 разрядов указанной шины данных и 14 разрядов указанной шины адреса, и реализовано на одной многослойной печатной плате, соединенной с другой многослойной печатной платой, на которой реализован вычислитель. Многослойная печатная плата вычислителя выполнена с резервными посадочными местами для установки различных типов корпусов микросхем блока памяти. Каждая плата снабжена разъемным соединителем для подключения питания.Distinctive features of the prototype are the following features: the communication device is made in the form of a two-kilobyte buffer 16-bit communication device connected to the microprocessor using 16 bits of the specified data bus and 14 bits of the specified address bus, and is implemented on one multilayer printed circuit board connected to another multilayer printed circuit board on which the calculator is implemented. The multilayer printed circuit board of the calculator is made with redundant footprints for installing various types of cases of microchips of the memory block. Each board is equipped with a plug-in connector for connecting power.
Указанная совокупность признаков позволяет расширить вычислительные возможности ПЭВМ типа РС/ЯТ при решении научнотехнических задач, ранее недоступных для этого класса машин, благодаря возможности одновременного выполнения двух различных задач модулем и ПЭВМ, простоте установки в любую ПЭВМ, имеющую шину типа ISA.The indicated set of features makes it possible to expand the computing capabilities of a PC / YT type personal computer when solving scientific and technical problems previously unavailable for this class of machines, due to the possibility of simultaneously performing two different tasks with a module and a personal computer, and simplicity of installation in any personal computer having an ISA bus.
Полезная модель поясняется следующими рисунками: на фиг.1 представлена структурная схема вычислительного модуля для персональных электронно-вычислительных машин (далее по тексту вычислительный модуль), на фиг.2 - структурная схема блока памяти, на фиг.З - структурная схема устройства связи с ПЭВМ, на ФИГ.4 вид сверху вычислительного модуля.The utility model is illustrated by the following figures: Fig. 1 shows a structural diagram of a computing module for personal electronic computers (hereinafter referred to as a computational module), Fig. 2 is a structural diagram of a memory unit, and Fig. 3 is a structural diagram of a communication device with a personal computer , FIG. 4 is a top view of the computing module.
Вычиспитепьный модупь (фиг.1) содержит устройство 1 связи и вычислитепь, включающий в себя микропроцессор 2 и блок 3 памяти , соединенные 64 разрядной шиной 4 данных и 32 разрядной шиной 5 адреса. Устройство 1 связи выполнено в виде двухкилобайтного буферного 16 разрядного устройства связи, соединенного с микропроцессором 2 с помощы-о 16 разрядов указанной шины 4 данных и 14 разрядов указанной шины 5 адреса.The computational module (Fig. 1) contains a communication device 1 and a computing device including a microprocessor 2 and a memory unit 3 connected by a 64 bit data bus 4 and a 32 bit address bus 5. The communication device 1 is made in the form of a two-kilobyte buffer 16-bit communication device connected to the microprocessor 2 using 16 bits of the specified data bus 4 and 14 bits of the specified address bus 5.
Блок 3 памяти (фиг 2) состоит из блока 6 микросхем динамического оперативного запоминающего устройства (ООЗУ) и буфера 7 данных. Контроллер 8 ООЗУ обеспечивает управление микросхемами блока 6 и буфером 7 данных. В нем реализованы все основные схемы управления, необходимые для управления микросхемами блока 6 и буфером 7 данных. Буфер 7 данных обеспечивает развязку шины 4 данных вычислителя и блока 6 для уменьшения нагрузки на шину 4 вычислителя и обеспечения конвейерного режима доступа к блоку 6.The memory block 3 (FIG. 2) consists of a block 6 of chips of dynamic random access memory (RAM) and a data buffer 7. The RAM controller 8 provides control of the microchips of the block 6 and the data buffer 7. It implements all the basic control schemes necessary for controlling the microchips of block 6 and the data buffer 7. The data buffer 7 provides isolation of the data bus 4 of the calculator and block 6 to reduce the load on the bus 4 of the calculator and provide a pipelined access mode to block 6.
Устройство 1 связи с ПЭВМ (фИг.З) состоит из блока 9 статического оперативного запоминающего устройства (СтОЗУ), устройства 10 управления, буферов 11 и 12 адреса и буферов 13 и 14 данных. Блок 9 статического ОЗУ выполняет функцию временного хранения пересылаемых данных при обменах между ПЭВМ и вычислителем. Он представляет собой однопортовое ОЗУ объемом 2 Кбайта с организацией . Для микропроцессора 2 вычислителя и ПЭВМ блок 9 статического ОЗУ отображается в адресном пространстве оперативной памяти (ОП). Устройство 10 управления выполняет функции арбитрирования при попытке одновременного обращения к блоку 9 статического ОЗУ, управление буферами 11 и 12 адреса и буферами 13 и 14 данных, генерацию необходимых управляющих сигналов для вычислителя, а также реализует аппаратный протокол обмена сообщениями между вычислителем и ПЭВМ. Программный доступ к устройству 10 управления осуществляется по двум адресам портов: управления и состояния. Эти два порта отображены в ПЭВМ на область портсв ввода-вывода,а в вычислителе на область ОП. Буфера 11 и 12 адреса служат для трансляции адреса от ПЭВМ и вычислителя на шину 5 адреса устройства 1 связи с ПЭВМ и позволяют осуществлять бесконфликтный доступ к блоку 9 статического ОЗУ. Буфера 13 и 14 данных служат для трансляции Данных от ПЭВМ иThe device 1 for communication with a personal computer (FIG. 3) consists of a block 9 of static random access memory (STOZU), a control device 10, address buffers 11 and 12, and data buffers 13 and 14. Block 9 of static RAM performs the function of temporarily storing the transmitted data during exchanges between the PC and the computer. It is a 2 Kbyte single-port RAM with an organization. For microprocessor 2 of the calculator and the PC unit 9 of static RAM is displayed in the address space of random access memory (OP). The control device 10 performs the functions of arbitration when trying to simultaneously access the static RAM unit 9, manage the address buffers 11 and 12 and data buffers 13 and 14, generate the necessary control signals for the calculator, and also implement a hardware messaging protocol between the calculator and the PC. Program access to the control device 10 is carried out at two port addresses: control and status. These two ports are displayed in the PC on the I / O port area, and in the computer on the OP area. The address buffers 11 and 12 are used to translate the addresses from the PC and the calculator to the address bus 5 of the PC communication device 1 and allow for conflict-free access to the static RAM unit 9. Buffers 13 and 14 of the data are used to transmit data from the PC and
/W/5Г . вычислителя на шину 4 данных устройства 1 связи с ПЭВМ и позвопяют избежать конфликтов по данным между ПЭВМ и вычиспителем. Устройство 1 связи реализовано на одной многослойной печатной плате 15 (фиг.4), соединенной с другой многослойной печатной платой 16, на которой реализован вычислитель. Плата 16 жестко закреплена на плате 15 параллельно ей при помоиди стоек 17. Многослойная печатная плата 16 вычислителя выполнена с резервными посадочными местами для установки различных типов корпусов микросхем блока 3 памяти. Каждая плата 15,16 снабжена разъемным соединителем для подключения питания (на фиг. 4 не показаны). При установке вычислительного модуля в ПЭВМ плата 15 устанавливается в разъем расширения шины типа ISA (на ФИГ. 4 не показан). На плате 15 установлена планка-заглушка 18, обязательная для всех плат, вставляемых в разъем расширения шины типа ISA для сохранения условий вентиляции внутри ПЭВМ. Платы 15,16 связаны между собой электрически разъемным соединителем 19. Вычислитель реализован, на высокопроизводительном RISCмикропроцессоре 2 i860 фирмы Iлtei Corporation /2/, соединенном о блоком 3 памяти 64 разрядной шиной 4 данных и 32 разрядной шиной 5 адреса. Связь вычислителя с ПЭВМ осуществляется через устройство 1 связи. Устройство 1 связи выполнено в виде двухкилобайтного буферного устройства 1 связи, соединенного с микропроцессором 2 с помощью 16 разрядов шины 4 данных и 14 разрядов шины 5 адреса. Особенностью вычислительного мрдуля является использование устройства 1 связи буферного типа, которое обеспечивает возможность полудуплексного обмена информацией вычислительного модуля и ПЭВМ. На МНОГОСЛОЙНОЙ печатной плате 16 вычислителя предусмотрены посадочные места (на фИг.4 не показаны) под два различных типа микросхем (DIP и 2IP) блока 3 памяти, поэтому при необходимости, не меняя ее конструкции, можно устанавливать различные типы микросхем блока 3 памяти, увеличивая тем оамым объем оперативной памяти от 2 до 8 Мбайт. Питание подключается автономно к устройству 1 связи и .вычислителю. Устройство 1 связи и вычислитель снабжены разъемными соединителями для подключения питания./ W / 5G. the calculator on the data bus 4 of the device 1 communication with the PC and allow avoiding conflicts on the data between the PC and the calculator. The communication device 1 is implemented on one multilayer printed circuit board 15 (Fig. 4) connected to another multilayer printed circuit board 16 on which a calculator is implemented. The board 16 is rigidly fixed to the board 15 parallel to it when the racks are 17. The multilayer printed circuit board 16 of the calculator is made with redundant footprints for installing various types of microcircuit cases of the memory unit 3. Each board 15.16 is equipped with a detachable connector for connecting power (not shown in FIG. 4). When installing the computing module in a PC board 15 is installed in the expansion connector of the bus type ISA (not shown in FIG. 4). On the board 15, a dummy plug 18 is installed, which is mandatory for all boards inserted into the expansion connector of the ISA bus to maintain ventilation conditions inside the PC. The boards 15.16 are interconnected by an electrically detachable connector 19. The computer is implemented on a high-performance RISC microprocessor 2 i860 from Ilti Corporation / 2 / connected to a memory block 3 by a 64-bit data bus 4 and a 32-bit address bus 5. The communication of the computer with the PC is carried out through the communication device 1. The communication device 1 is made in the form of a two-kilobyte buffer communication device 1, connected to the microprocessor 2 using 16 bits of the data bus 4 and 14 bits of the address bus 5. A feature of computing mrdul is the use of a communication device 1 of the buffer type, which provides the possibility of half-duplex exchange of information of the computing module and the PC. On the MULTILAYER PCB 16 of the calculator, there are seats (not shown in FIG. 4) for two different types of microchips (DIP and 2IP) of the memory block 3, therefore, if necessary, without changing its design, you can install various types of microchips of the memory block 3, increasing Thus, the amount of RAM from 2 to 8 MB. The power is connected independently to the communication device 1 and the calculator. The communication device 1 and the computer are equipped with detachable connectors for connecting power.
Вычиспительный модупь не является самостоятельным устройством и эксплуатируется в составе ПЭВМ. Установка вычислительного модуля в ПЭВМ не требует дополнительных блоков питания, обдува воздухом и переделок конструкции ПЭВМ. По производительности вычислительный модуль, в соответствии с ГОСТ 16325-88, относится к 6 классу (высшему), по объему оперативной памяти к 5 классу.The computational modup is not an independent device and is operated as part of a personal computer. Installing the computing module in a PC does not require additional power supplies, blowing air and redesigning the PC. In terms of performance, the computing module, in accordance with GOST 16325-88, belongs to class 6 (higher), in terms of RAM to class 5.
Вычислительный модуль работает следушщим образом.The computing module operates as follows.
Программы и данные из ПЭВМ поступают в устройство 1 связи. После этого микропроцессор 2 по шине 4 данных перемещает данные из устройства 1 связи в блок 3 памяти для обработки. В процессе выполнения программы микропроцессор 2 накапливает результаты обработки данных в блоке 3 памяти. По окончании программы микропроцессор 2 по шине 4 данных перемещает результаты из блока 3 памяти в буфер устройства 1 связи, откуда они считывются ПЭВМ. Адресация данных в блок 3 памяти и устройство 1 связи производится микропроцессором 2 по однонаправленной шине 5 адреса.Programs and data from the PC are received in the communication device 1. After that, the microprocessor 2 on the data bus 4 moves the data from the communication device 1 to the memory unit 3 for processing. In the process of executing the program, the microprocessor 2 accumulates the data processing results in the memory unit 3. At the end of the program, the microprocessor 2 transfers the results from the memory unit 3 to the buffer of the communication device 1 via the data bus 4, from where they are read by the PC. Data is addressed to the memory unit 3 and the communication device 1 by microprocessor 2 via the unidirectional address bus 5.
Взаимодействие с пользователем происходит следующим образом. При помощи исполняемой на HOST-ЭВМ (главной ЭВМ) служебной программы-сервера, взаимодействующей со вспомогательной программой-загрузчиком, исполняемой микропроцессором 2, объектный код исполняемой на вычислительном модуле прикладной (пользовательской) программы-клиента размещается в блоке 3 памяти и запускается на исполнение. При этом программа-сервер остается резидентной в памяти HOST-ЭВМ до завершения работы программыклиента, исполняя его запросы по доступу к ресурсам HOST-ЭВМ и ее операционной системе. Протокол взаимодействия между программами, выполняемыми на заявляемом вычислительном модуле и HOST-ЭВМ, на аппаратном уровне поддерживается устройством 1 связи вычислительного модуля.Interaction with the user is as follows. Using the server utility executable on a HOST-computer (main computer) interacting with the auxiliary loader program executed by microprocessor 2, the object code executable on the computing module of the application (user) client program is placed in the memory block 3 and is launched for execution. In this case, the server program remains resident in the memory of the HOST-computer until the client program is completed, executing its requests for access to the resources of the HOST-computer and its operating system. The protocol of interaction between programs running on the claimed computing module and the HOST-computer, at the hardware level, is supported by the communication device 1 of the computing module.
Вычислительный модуль может применяться: -в системах автоматизированного проектирования;The computing module can be used: -in computer-aided design systems;
-для реализации сложных графических систем;-for the implementation of complex graphic systems;
-для управления сложными технологическими процессами,-for managing complex technological processes,
Технические характеристики Specifications
Тактовая частота, МГцClock frequency, MHz
Пиковая производительность микр (МкПР)Peak mic performance (MkPR)
Объем ОЗУ,-МбайтRAM capacity, -MB
Интенсивность обменов по шине С ОЗУ-МкПР ), Мбайт/сExchange rate on the bus C RAM-MkPR), MB / s
Интенсивность обмена по шине ( УС-МкПР ), Мбайт/сBus exchange rate (US-MkPR), MB / s
Объем буфера УС, Кбайт Разрядность внешней шины, битThe volume of the buffer, US, KB Bit depth of the external bus, bit
Интенсивность обмена по внешней ( УС-ПЭВМ ), Мбайт/оExternal exchange rate (US-PC), MB / o
4040
26.6 3326.6 33
120 MIPS (80 MFLOPS-t-40 MIPS)120 MIPS (80 MFLOPS-t-40 MIPS)
2 и 82 and 8
160160
100 125100 125
50 60 60 2 1650 60 60 2 16
не менее 2.5 вычислитепьногс модуля : no less than 2.5 calculation module temperatures:
1/ сточн1/11 и информации j принятые во внимание при оформпении заявки:1 / item1 / 11 and information j taken into account when filling out the application:
1,Thiel Т., PC-Karte mit i860, // Microcomputer - 1990, № 2-7 (аналоги и прототип).1, Thiel T., PC-Karte mit i860, // Microcomputer - 1990, No. 2-7 (analogues and prototype).
2.i860 MICROPROCESSOR HARDWARE REFERENCE MANUAL, INTEL Corporation, 1989, Order Number: 240330-002.2.i860 MICROPROCESSOR HARDWARE REFERENCE MANUAL, INTEL Corporation, 1989, Order Number: 240330-002.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU94038959/20U RU2157U1 (en) | 1994-09-29 | 1994-09-29 | COMPUTER MODULE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU94038959/20U RU2157U1 (en) | 1994-09-29 | 1994-09-29 | COMPUTER MODULE |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2157U1 true RU2157U1 (en) | 1996-05-16 |
Family
ID=48264477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU94038959/20U RU2157U1 (en) | 1994-09-29 | 1994-09-29 | COMPUTER MODULE |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2157U1 (en) |
-
1994
- 1994-09-29 RU RU94038959/20U patent/RU2157U1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7533210B2 (en) | Virtual communication interfaces for a micro-controller | |
US7103704B2 (en) | Exporting 12C controller interfaces for 12C slave devices using IPMI micro-controller | |
KR970004523B1 (en) | Personal computer system | |
US20020087614A1 (en) | Programmable tuning for flow control and support for CPU hot plug | |
US7506077B2 (en) | Unified controller having host and device functionality | |
JPH09114539A (en) | Circuit, system and method for control of clock | |
EP0080890A2 (en) | Interface circuit for subsystem controller | |
KR980010805A (en) | Universal Computer Architecture Processor Subsystem | |
KR100263633B1 (en) | Computer system providing a universal architecture adaptive to a variety of processor types and bus protocols | |
EP0898227A1 (en) | Semaphore in system I/O space | |
CN101452430B (en) | Communication method between multi-processors and communication device comprising multi-processors | |
US6122747A (en) | Intelligent subsystem interface for modular hardware system | |
US5671443A (en) | Direct memory access acceleration device for use in a data processing system | |
KR980010804A (en) | Signal Processing Protocol Converter between Processor and High Performance System Bus | |
WO1992001987A1 (en) | Interface system for data transfer with remote peripheral independently of host processor backplane | |
RU2157U1 (en) | COMPUTER MODULE | |
US6701387B1 (en) | Adaptive data fetch prediction algorithm | |
CN116401065A (en) | Server, heterogeneous equipment and data processing device thereof | |
US5313597A (en) | System for controlling communications among a computer processing unit and a plurality of peripheral devices | |
CN115718529A (en) | Reinforced computer mainboard system based on loongson CPU COME module | |
CN1391178A (en) | Multiple CPU system with shared memory | |
CN113886312A (en) | PCIE bus addressing method and device | |
IL281540B2 (en) | Data processing apparatus having multiple processors and multiple interfaces | |
WO1988003679A2 (en) | Data buffer/switch | |
JPH0954748A (en) | Computer system and dma controller used for the system |