JP2001218118A - Ccd driver - Google Patents

Ccd driver

Info

Publication number
JP2001218118A
JP2001218118A JP2000026896A JP2000026896A JP2001218118A JP 2001218118 A JP2001218118 A JP 2001218118A JP 2000026896 A JP2000026896 A JP 2000026896A JP 2000026896 A JP2000026896 A JP 2000026896A JP 2001218118 A JP2001218118 A JP 2001218118A
Authority
JP
Japan
Prior art keywords
ccd
voltage
circuit
power supply
supply circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000026896A
Other languages
Japanese (ja)
Other versions
JP3939064B2 (en
Inventor
Koji Tanimoto
孝司 谷本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000026896A priority Critical patent/JP3939064B2/en
Priority to TW090101860A priority patent/TW503620B/en
Priority to US09/775,402 priority patent/US6787751B2/en
Priority to KR10-2001-0005228A priority patent/KR100404063B1/en
Publication of JP2001218118A publication Critical patent/JP2001218118A/en
Priority to KR10-2003-0026570A priority patent/KR100428909B1/en
Priority to US10/902,223 priority patent/US7183815B2/en
Application granted granted Critical
Publication of JP3939064B2 publication Critical patent/JP3939064B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a CCD driver that can warrant its stable operation even when application of a high voltage is temporarily required to drive a CCD. SOLUTION: A low voltage generating charge pump 210 and a control section 230 configure a power supply circuit that provides a prescribed boosted voltage VSS to a vertical driver 240 being a drive circuit and an electronic shutter 250. The control section 230 of this power supply circuit applies interleave control to a boosted voltage clock CLK to apply constant voltage control to the voltage VSS. In the case of vertical transfer operation of a CCD image sensor 100 requiring a large current, the thinning of the boosted voltage clock CLK (constant voltage control) is inhibited before the operation so as to temporarily over-boost (pre-charge) the voltage VSS.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、固体撮像素子であ
るCCD(Charge Coupled Device )を駆動するCCD
駆動装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CCD for driving a CCD (Charge Coupled Device) which is a solid-state image pickup device.
It relates to a driving device.

【0002】[0002]

【従来の技術】周知のように、各種カメラ等の撮像素子
としてCCDイメージセンサが広く用いられている。そ
して、このCCDイメージセンサとしては、 (イ)光の利用効率を高める。 (ロ)画素の高密度化(高解像度化)を容易とする。 等々の意図のもとに、光電変換を行う撮像部と該光電変
換された電荷を一時的に蓄えておく蓄積部とを素子内に
分離して配置したフレームトランスファ型のものが知ら
れている。
2. Description of the Related Art As is well known, CCD image sensors are widely used as image pickup devices for various cameras and the like. And, as this CCD image sensor, (a) the light use efficiency is enhanced. (B) It is easy to increase the density (higher resolution) of pixels. For example, there is known a frame transfer type in which an imaging unit that performs photoelectric conversion and a storage unit that temporarily stores the photoelectrically converted charges are separately arranged in an element. .

【0003】このフレームトランスファ型CCDは、上
記撮像部及び蓄積部に加え、この蓄積部に蓄えられた電
荷を出力するための水平転送部を備えて構成されるもの
で、大きくは、(1)撮像部にて光電変換された電荷を
所定のタイミングで一括して蓄積部に転送する動作(垂
直転送)、及び(2)蓄積部に転送、蓄積された電荷を
水平転送部を通じて1行ずつ高速に出力部に転送する動
作(水平転送)、といった2つの動作を繰り返し実行す
る。
The frame transfer type CCD is provided with a horizontal transfer section for outputting charges stored in the storage section in addition to the image pickup section and the storage section. An operation (vertical transfer) of collectively transferring the charges photoelectrically converted by the imaging unit to the storage unit at a predetermined timing (2) transferring the charges to the storage unit and transferring the stored charges at high speed line by line through the horizontal transfer unit (Transfer to the output unit) (horizontal transfer).

【0004】そして、フレームトランスファ型CCDの
こうした動作を実現するために、その駆動回路も、上記
撮像部及び蓄積部に設けられた各ゲートに対して上記垂
直転送のためのパルスを印加する垂直ドライバ、及び上
記蓄積部及び水平転送部に設けられた各ゲートに対して
上記水平転送のためのパルスを印加する水平ドライバを
それぞれ備える構成となっている。
In order to realize such an operation of the frame transfer type CCD, the driving circuit is also provided with a vertical driver for applying the pulse for vertical transfer to each gate provided in the image pickup section and the storage section. , And a horizontal driver that applies a pulse for the horizontal transfer to each gate provided in the storage unit and the horizontal transfer unit.

【0005】なお、上記垂直ドライバ及び水平ドライバ
からそれぞれ出力される各パルスの発生タイミングは、
システムクロックに基づいてそれら用途に応じたタイミ
ングクロックを生成するタイミング発生回路からの出力
に応じて決定される。
The timing of generating each pulse output from the vertical driver and the horizontal driver is as follows.
It is determined according to an output from a timing generation circuit that generates a timing clock corresponding to the application based on the system clock.

【0006】また、上記垂直ドライバ及び水平ドライバ
からそれぞれ出力される各パルスの波高値、すなわちパ
ルス電圧は、システム電圧、あるいは該システム電圧を
所定に昇、降圧する電源回路を通じて、それぞれ必要と
される電圧レベルが確保される。
The peak value of each pulse output from the vertical driver and the horizontal driver, that is, a pulse voltage, is required through a system voltage or a power supply circuit that raises and lowers the system voltage in a predetermined manner. The voltage level is secured.

【0007】[0007]

【発明が解決しようとする課題】フレームトランスファ
型CCDにあってはこのように、垂直ドライバから印加
されるパルスに基づいてその撮像信号、すなわち撮像部
にて光電変換された電荷の蓄積部への垂直転送が行わ
れ、さらに水平ドライバから印加されるパルスに基づい
て同転送、蓄積された電荷の水平転送部を通じた水平転
送が行われる。
As described above, in the frame transfer type CCD, the image pickup signal based on the pulse applied from the vertical driver, that is, the charge photoelectrically converted by the image pickup unit is stored in the storage unit. The vertical transfer is performed, and based on the pulse applied from the horizontal driver, the same transfer and the horizontal transfer of the accumulated charges through the horizontal transfer unit are performed.

【0008】ただし通常、上記蓄積部への垂直転送には
高電圧が必要とされるため、たとえ上記電源回路を通じ
てその必要とされる電圧が確保されている場合であれ、
同垂直転送時には、それに伴って一時的に大きな電圧降
下が生じるようになる。しかも、こうして電圧降下が生
じた場合にはその所望とされる電圧への復帰にも所要の
時間を要するようになる。
Normally, however, a high voltage is required for the vertical transfer to the storage section, and therefore, even if the required voltage is secured through the power supply circuit,
At the time of the vertical transfer, a large voltage drop temporarily occurs. In addition, when such a voltage drop occurs, it takes time to return to the desired voltage.

【0009】いずれにせよ、上記垂直転送に際してこの
ような電圧降下が生じる場合には、同垂直転送にかかる
動作そのものに及ぼす影響も無視できないものとなる。
なお、こうしたフレームトランスファ型CCDに限ら
ず、光電変換を行う撮像段と該光電変換された電荷を水
平転送部に転送する転送段とが各々並列結合されてなる
インターライン型CCDにあっても、その電荷転送には
やはり高電圧が必要とされるものであり、これを駆動す
る装置としてのこうした実情も、概ね共通したものとな
っている。
In any case, when such a voltage drop occurs during the vertical transfer, the effect on the operation itself of the vertical transfer cannot be ignored.
Not only the frame transfer type CCD but also an interline type CCD in which an imaging stage for performing photoelectric conversion and a transfer stage for transferring the photoelectrically converted charge to a horizontal transfer unit are respectively connected in parallel. A high voltage is still required for the charge transfer, and such a situation as a device for driving the charge is almost common.

【0010】本発明は、上記実情に鑑みてなされたもの
であり、その目的は、CCDの駆動に際し、一時的に高
電圧の印加が必要とされる場合であれ、その安定した動
作を保証するCCD駆動装置を提供することにある。
The present invention has been made in view of the above circumstances, and has as its object to assure stable operation of a CCD even when a high voltage is required to be applied temporarily when driving the CCD. An object of the present invention is to provide a CCD driving device.

【0011】[0011]

【課題を解決するための手段】以下、上記目的を達成す
るための手段及びその作用効果について記載する。請求
項1記載の発明は、CCDに電荷転送用のパルスを印加
する駆動回路と、この駆動回路に前記パルスの生成に必
要とされる電圧を付与する電源回路とを備えるCCD駆
動装置において、前記CCDの電荷転送動作に先立ち、
前記電源回路から前記駆動回路に付与する電圧を一時的
に過昇圧させる過昇圧手段を設けたことをその要旨とす
る。
The means for achieving the above object and the effects thereof will be described below. The invention according to claim 1 is a CCD driving device comprising: a driving circuit for applying a charge transfer pulse to a CCD; and a power supply circuit for applying a voltage required for generating the pulse to the driving circuit. Prior to the charge transfer operation of the CCD,
The gist of the invention is to provide an over-boosting means for temporarily over-boosting the voltage applied from the power supply circuit to the driving circuit.

【0012】CCDの電荷転送動作には高電圧が必要と
されることは前述の通りであるが、CCD駆動装置とし
てのこうした構成によれば、この電荷転送動作に伴って
前記電圧降下が生じる前に、電源回路から駆動回路に付
与される電圧が一時的に過昇圧されるため、同電圧降下
が最小限に抑制されるようになる。また、こうして電圧
降下が最小限に抑制されることで、所望とされる電圧へ
の復帰時間も大幅に短縮され、CCDの安定した動作が
保証されるようになる。なおここで、昇圧とは、駆動回
路に付与する電圧が正電圧であればこれを正側に持ち上
げ、同駆動回路に付与する電圧が負電圧であればこれを
負側に引き下げることをいう。
As described above, a high voltage is required for the charge transfer operation of the CCD. However, according to such a configuration as the CCD driving device, before the voltage drop occurs due to the charge transfer operation, In addition, since the voltage applied from the power supply circuit to the drive circuit is temporarily excessively boosted, the voltage drop is minimized. In addition, since the voltage drop is minimized, the time required to return to a desired voltage is greatly reduced, and stable operation of the CCD is guaranteed. Here, boosting means that if the voltage applied to the drive circuit is a positive voltage, the voltage is raised to the positive side, and if the voltage applied to the drive circuit is a negative voltage, the voltage is reduced to the negative side.

【0013】請求項2記載の発明は、請求項1記載の発
明において、前記電源回路は、前記駆動回路に付与する
電圧を定電圧化する定電圧制御手段を備え、前記過昇圧
手段は、その過昇圧動作に際して前記定電圧制御手段を
非能動とすることをその要旨とする。
According to a second aspect of the present invention, in the first aspect of the present invention, the power supply circuit includes a constant voltage control means for making a voltage applied to the drive circuit constant, and the over-boost means comprises The gist of the present invention is to make the constant voltage control means inactive during the over-boost operation.

【0014】上記構成によれば、電源回路から駆動回路
に付与する電圧についてこれを一時的に過昇圧させる場
合であれ、同電圧の定電圧化と過昇圧との好適な両立を
図ることができる。
According to the above configuration, even when the voltage applied from the power supply circuit to the drive circuit is temporarily over-boosted, it is possible to preferably balance the constant voltage with the over-boost. .

【0015】請求項3記載の発明は、請求項2記載の発
明において、前記電源回路はチャージポンプ式昇圧回路
を備えてなり、前記定電圧制御手段は、このチャージポ
ンプ式昇圧回路に印加するクロックを間引きすることで
前記駆動回路に付与する電圧を定電圧化するものであ
り、前記過昇圧手段は、前記定電圧制御手段による前記
クロックの間引きを禁止することで前記駆動回路に付与
する電圧を一時的に過昇圧させるものであることをその
要旨とする。
According to a third aspect of the present invention, in the second aspect, the power supply circuit includes a charge pump type booster circuit, and the constant voltage control means applies a clock applied to the charge pump type booster circuit. The voltage applied to the drive circuit is reduced to a constant voltage by thinning out, and the over-boosting means inhibits the thinning-out of the clock by the constant voltage control means to reduce the voltage applied to the drive circuit. The gist is that the pressure is temporarily increased.

【0016】上記構成によれば、電源回路をコンパクト
に形成することができるとともに、チャージポンプ式昇
圧回路に印加するクロックを間引くといった、比較的簡
素な制御を通じて上述した定電圧化と過昇圧との両立が
可能となる。
According to the above configuration, the power supply circuit can be made compact, and the above-mentioned constant voltage and over-boost can be achieved through relatively simple control such as thinning out the clock applied to the charge pump type booster circuit. Both are possible.

【0017】請求項4記載の発明は、請求項1〜3のい
ずれかに記載の発明において、前記CCDは光電変換を
行う撮像部と該光電変換された電荷を一時的に蓄えてお
く蓄積部とが素子内に分離して配置されたフレームトラ
ンスファ型のCCDであり、前記駆動回路は、同CCD
の前記撮像部から前記蓄積部に対する電荷の一括転送を
行う垂直ドライバであることをその要旨とする。
According to a fourth aspect of the present invention, in the first aspect of the present invention, the CCD is an imaging unit that performs photoelectric conversion and a storage unit that temporarily stores the photoelectrically converted charge. Are frame transfer type CCDs separately disposed in the device, and the driving circuit is
The gist of the present invention is that the vertical driver performs batch transfer of charges from the imaging unit to the storage unit.

【0018】上記構成によれば、フレームトランスファ
型CCDの前述した垂直転送に伴う電圧降下を好適に抑
制することができるようになり、ひいては同フレームト
ランスファ型CCDの駆動装置として、その安定した動
作を保証することができるようになる。
According to the above configuration, it is possible to preferably suppress the voltage drop caused by the above-described vertical transfer of the frame transfer type CCD, and as a result, the stable operation of the frame transfer type CCD driving device can be achieved. You can be assured.

【0019】請求項5記載の発明は、請求項1〜4のい
ずれかに記載の発明において、前記駆動回路と前記電源
回路とは1チップの半導体集積回路装置として一体化さ
れてなることをその要旨とする。
According to a fifth aspect of the present invention, in the first aspect of the present invention, the drive circuit and the power supply circuit are integrated as a one-chip semiconductor integrated circuit device. Make a summary.

【0020】上記構成によれば、CCD駆動装置として
のコストの低減や歩留まりの向上を図ることができるよ
うになる。また、同構成は、上記請求項3記載の発明や
上記請求項4記載の発明に適用されることで、その実現
がより容易となるものであり、特に同構成が上記請求項
4記載の発明に適用されることは、フレームトランスフ
ァ型CCDの駆動回路のうち、半導体集積回路装置とし
て、より高い耐圧構造が要求される垂直ドライバと、半
導体集積回路装置としては本来が高い耐圧構造が要求さ
れる電源回路とが1チップとして一体化されることでも
あり、同半導体集積回路装置としての構造的な、あるい
はその製造方法的な観点から見ても格別の意義がある。
According to the above configuration, it is possible to reduce the cost of the CCD driving device and improve the yield. The same configuration is applied to the invention described in claim 3 and the invention described in claim 4, thereby making it easier to realize the configuration. In particular, the same configuration is applied to the invention described in claim 4. In a frame transfer type CCD driving circuit, a vertical driver that requires a higher breakdown voltage structure is required as a semiconductor integrated circuit device, and a semiconductor integrated circuit device is originally required to have a higher breakdown voltage structure. This is because the power supply circuit and the power supply circuit are integrated as one chip, which has a special significance from the viewpoint of the structure of the semiconductor integrated circuit device or the manufacturing method thereof.

【0021】請求項6記載の発明は、請求項5記載の発
明において、前記電源回路は、前記CCDからの撮像信
号出力が停止されている期間を利用して励振されること
をその要旨とする。
According to a sixth aspect of the present invention, in the fifth aspect of the present invention, the gist is that the power supply circuit is excited using a period during which the image pickup signal output from the CCD is stopped. .

【0022】上述のように、駆動回路と電源回路とを1
チップの半導体集積回路装置として一体化する場合、電
源回路の励振に用いられる信号(昇圧クロック)がCC
Dから出力される撮像信号に飛び込むなど、ノイズ発生
の原因となることが懸念される。この点、上記構成によ
れば、CCDが撮像信号を出力しない期間を利用して電
源回路の励振が行われるため、これら各回路を1チップ
の半導体集積回路装置として一体化する場合であって
も、こうしたノイズの発生は好適に回避されるようにな
る。
As described above, the drive circuit and the power supply circuit
When integrated as a semiconductor integrated circuit device of a chip, a signal (step-up clock) used to excite a power supply circuit is CC.
There is a concern that this may cause noise, such as jumping into an image pickup signal output from D. In this regard, according to the above configuration, since the power supply circuit is excited using the period during which the CCD does not output the imaging signal, even when these circuits are integrated as a one-chip semiconductor integrated circuit device. , The occurrence of such noise is preferably avoided.

【0023】[0023]

【発明の実施の形態】以下、本発明にかかるCCD駆動
装置を前述したフレームトランスファ型CCDの駆動装
置として具体化した一実施の形態について、図1〜図3
に従って説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment in which a CCD driving device according to the present invention is embodied as the above-described frame transfer type CCD driving device will be described with reference to FIGS.
It will be described according to.

【0024】図1は、本実施形態の駆動装置、及びその
駆動対象となるCCDイメージセンサについてその構成
を示すブロック図である。図1に示されるCCDイメー
ジセンサ100は、光電変換を行う撮像部110と、こ
の光電変換された電荷を一時的に蓄えておく蓄積部12
0と、同蓄積部120に蓄えられた電荷を図示しない出
力部に出力するための水平転送部130とを有して構成
されている。
FIG. 1 is a block diagram showing the configuration of the driving device of the present embodiment and the CCD image sensor to be driven. The CCD image sensor 100 shown in FIG. 1 includes an imaging unit 110 that performs photoelectric conversion, and a storage unit 12 that temporarily stores the photoelectrically converted charges.
0, and a horizontal transfer unit 130 for outputting the charge stored in the storage unit 120 to an output unit (not shown).

【0025】ここで、これら撮像部110、蓄積部12
0及び水平転送部130の機能、動作について更に説明
する。まず、撮像部110では、照射された光像に対応
した光電変換が行われる。そして、この光電変換により
発生する電荷の量は光の強度と蓄積時間とに比例するた
め、同光電変換によって各画素毎に発生する電荷のパタ
ーンに対応して撮像信号が形成される。
Here, the imaging unit 110 and the storage unit 12
The function and operation of the horizontal transfer unit 130 will be further described. First, in the imaging unit 110, photoelectric conversion corresponding to the emitted light image is performed. Since the amount of charge generated by the photoelectric conversion is proportional to the light intensity and the storage time, an imaging signal is formed corresponding to the pattern of the charge generated for each pixel by the photoelectric conversion.

【0026】この画素毎に光電変換された電荷は、前述
した垂直転送の期間に、蓄積部120に対し1フレーム
毎に高速転送(フレームシフト)される。このフレーム
シフトの終了時には、上記撮像部110にて光電変換さ
れた電荷が全て蓄積部120に移されているため、この
蓄積部120には、上記撮像部110に発生した電荷パ
ターンと同様の電荷パターンが形成されるようになる。
そして、この蓄積部に形成された電荷パターンは次に、
前述した水平転送動作を通じて図示しない信号処理系に
出力される。
The charge photoelectrically converted for each pixel is transferred to the storage section 120 at high speed (frame shift) for each frame during the above-described vertical transfer. At the end of the frame shift, since all the charges photoelectrically converted by the imaging unit 110 have been transferred to the storage unit 120, the same charge pattern as the charge pattern generated in the imaging unit 110 is stored in the storage unit 120. A pattern is formed.
Then, the charge pattern formed in this storage portion is
The signal is output to a signal processing system (not shown) through the horizontal transfer operation described above.

【0027】この水平転送に際しては、蓄積部120に
一時的に蓄積された電荷パターンが、水平転送部130
によって1ライン毎に高速に出力部(図示略)に転送さ
れ、この出力部に転送された信号が、当該CCDイメー
ジセンサ100の撮像信号として上記信号処理系に出力
される。そして、この水平転送期間を利用して、上記撮
像部110による次の光像に対しての光電変換が実行さ
れる。
At the time of this horizontal transfer, the charge pattern temporarily stored in the storage section 120 is transferred to the horizontal transfer section 130.
Thus, the signal is transferred to an output unit (not shown) at high speed line by line, and the signal transferred to the output unit is output to the signal processing system as an imaging signal of the CCD image sensor 100. Then, using this horizontal transfer period, the photoelectric conversion of the next light image by the imaging unit 110 is performed.

【0028】一方、CCDイメージセンサ100にあっ
ては、撮像部110の非光電変換期間に発生した不要電
荷をドレイン(図示略)に排出するといった電子シャッ
タ動作も行われる。
On the other hand, in the CCD image sensor 100, an electronic shutter operation of discharging unnecessary charges generated during a non-photoelectric conversion period of the imaging unit 110 to a drain (not shown) is also performed.

【0029】次に、CCDイメージセンサ100のこう
した動作を実現する本実施形態の駆動装置について説明
する。同図1に示されるように、本実施形態の駆動装置
は、大きくは、電源・駆動回路IC200と、水平ドラ
イバ300と、タイミング発生部400とを備えて構成
される。このうち、電源・駆動回路IC200は、電源
回路を構成する低電圧発生用チャージポンプ210及び
高電圧発生用チャージポンプ220及び制御部230
と、駆動回路を構成する垂直ドライバ240及び電子シ
ャッタ250とが、1チップのIC(半導体集積回路装
置)として一体化されたものである。
Next, a description will be given of a driving device of the present embodiment for realizing such an operation of the CCD image sensor 100. As shown in FIG. 1, the driving device according to the present embodiment includes a power supply / driving circuit IC 200, a horizontal driver 300, and a timing generator 400. The power supply / drive circuit IC 200 includes a low-voltage generation charge pump 210, a high-voltage generation charge pump 220, and a control unit 230 that constitute a power supply circuit.
And a vertical driver 240 and an electronic shutter 250 constituting a drive circuit are integrated as a one-chip IC (semiconductor integrated circuit device).

【0030】ここで、垂直ドライバ240は、CCDイ
メージセンサ100の上記撮像部110及び蓄積部12
0にそれぞれ設けられているゲート(図示せず)に駆動
パルス(フレームシフトパルス)FSPを出力すること
で、前記電荷の垂直転送を行わせる回路であり、また電
子シャッタ250は、上記撮像部110に対し必要に応
じて上述した電荷の排出のための駆動パルスESPを出
力することで、上記電子シャッタ動作を実現させるため
の回路である。これら垂直ドライバ240及び電子シャ
ッタ250から出力される上記各駆動パルスFSP,E
SPの出力タイミングは、タイミング発生部400から
出力されるタイミング信号TV,TSに応じてそれぞれ
決定される。また、同垂直ドライバ240及び電子シャ
ッタ250から出力される上記駆動パルスFSP,ES
Pの波高値、すなわちパルス電圧は、電源回路を構成す
る上記低電圧発生用チャージポンプ210の出力電圧V
SS(例えば−6V)、及びシステム電源電圧VDD
(例えば3.3V)を通じて確保される。
Here, the vertical driver 240 is connected to the image pickup unit 110 and the storage unit 12 of the CCD image sensor 100.
0 is a circuit for performing a vertical transfer of the charge by outputting a drive pulse (frame shift pulse) FSP to a gate (not shown) provided in each of the imaging units 110. This is a circuit for realizing the above-mentioned electronic shutter operation by outputting a drive pulse ESP for discharging the above-mentioned electric charges as needed. Each of the drive pulses FSP, E output from the vertical driver 240 and the electronic shutter 250
The output timing of the SP is determined according to the timing signals TV and TS output from the timing generator 400, respectively. The drive pulses FSP and ES output from the vertical driver 240 and the electronic shutter 250
The peak value of P, that is, the pulse voltage is the output voltage V of the low-voltage generation charge pump 210 constituting the power supply circuit.
SS (for example, −6 V) and the system power supply voltage VDD
(For example, 3.3 V).

【0031】この低電圧発生用チャージポンプ210
は、同じく電源回路を構成する上記制御部230から印
加される昇圧クロックCLK1に基づいて負電圧側への
昇圧動作を行うものであり、例えば図2に例示する回路
として構成されている。ちなみに、この図2に例示する
チャージポンプ回路においては、上記制御部230から
印加される昇圧クロックCLK1によって、その出力電
圧VSSが、例えばコンデンサ211においては「−
3.3V」まで、またコンデンサ212においては「−
6.6V」まで、更にコンデンサ213においては「−
9.9V」まで、理論上は昇圧される。なお、この昇圧
クロックCLK1は、タイミング発生部400から出力
されるクロックCLKが制御部230を通じて間引きさ
れたものであり、同制御部230では、低電圧発生用チ
ャージポンプ210の出力電圧VSSをモニタしつつ、
これが所定の電圧、例えば「−6V」に保持されるよう
に上記クロックCLKの間引き態様をコントロールする
ことで、この出力電圧VSSについての定電圧制御を実
行している。また、同図2に例示するチャージポンプ回
路において、上記各コンデンサ211、212及び21
3等は、電源・駆動回路IC200に対して外付けされ
ている。
This low voltage generating charge pump 210
Performs a boosting operation to the negative voltage side based on a boosting clock CLK1 applied from the control unit 230 which also forms a power supply circuit, and is configured as, for example, a circuit illustrated in FIG. Incidentally, in the charge pump circuit illustrated in FIG. 2, the output voltage VSS is, for example, “−” in the capacitor 211 by the boost clock CLK1 applied from the control unit 230.
3.3 V ”, and the capacitor 212 has“ −
6.6V ", and the capacitor 213 has"-
9.9V "in theory. The boosted clock CLK1 is obtained by thinning out the clock CLK output from the timing generator 400 through the controller 230. The controller 230 monitors the output voltage VSS of the low-voltage generation charge pump 210. While
The constant voltage control of the output voltage VSS is executed by controlling the thinning mode of the clock CLK so that the output voltage VSS is maintained at a predetermined voltage, for example, “−6 V”. Further, in the charge pump circuit illustrated in FIG.
3 and the like are external to the power supply / drive circuit IC 200.

【0032】また、高電圧発生用チャージポンプ220
も、基本的には上記低電圧発生用チャージポンプ210
と同等のチャージポンプ回路を有して構成されるもの
で、これも同様に、上記制御部230を通じてその出力
電圧VBが定電圧制御されている。なお、この出力電圧
VB(例えば+8V)は、CCDイメージセンサ100
に対するバイアス電圧として利用される。
The charge pump 220 for generating high voltage
Basically, the low-voltage generation charge pump 210
In the same manner, the output voltage VB of the charge pump circuit is controlled by the control unit 230 at a constant voltage. Note that this output voltage VB (for example, +8 V) is
Is used as a bias voltage for.

【0033】一方、水平ドライバ300は、CCDイメ
ージセンサ100の上記蓄積部120及び水平転送部1
30にそれぞれ設けられているゲート(図示略)に駆動
パルスHTPを出力することで前記電荷の水平転送を行
わせる回路である。この水平ドライバ300から出力さ
れる駆動パルスHTPの出力タイミングは、タイミング
発生部400から出力されるタイミング信号THに応じ
て決定される。また、CCDイメージセンサ100の上
述した垂直転送動作には高電圧が必要とされるために、
その駆動パルス(フレームシフトパルス)FSPの生成
にも、上記電源回路による昇圧が必要とされたが、同C
CDイメージセンサ100の水平転送動作にはそれほど
高い電圧は必要とされない。このため、この水平ドライ
バ300から出力される上記駆動パルスHTPの波高
値、すなわちパルス電圧は、システム電源電圧VDD
(例えば3.3V)のみによって確保されている。
On the other hand, the horizontal driver 300 is connected to the storage section 120 and the horizontal transfer section 1 of the CCD image sensor 100.
30 is a circuit for performing the horizontal transfer of the electric charge by outputting a drive pulse HTP to a gate (not shown) provided in each of the gates 30. The output timing of the drive pulse HTP output from the horizontal driver 300 is determined according to the timing signal TH output from the timing generator 400. In addition, since the above-described vertical transfer operation of the CCD image sensor 100 requires a high voltage,
The generation of the driving pulse (frame shift pulse) FSP also required the boosting by the power supply circuit.
A very high voltage is not required for the horizontal transfer operation of the CD image sensor 100. Therefore, the peak value of the driving pulse HTP output from the horizontal driver 300, that is, the pulse voltage is equal to the system power supply voltage VDD.
(For example, 3.3 V).

【0034】ところで、本実施形態においては前述した
ように、電源回路を構成する低電圧発生用チャージポン
プ210及び高電圧発生用チャージポンプ220及び制
御部230と、駆動回路を構成する垂直ドライバ240
及び電子シャッタ250とを1チップの電源・駆動回路
IC200として一体化したことで、それら駆動回路と
電源回路とを一括して製造することが可能となり、CC
D駆動装置としてのコストの低減や歩留まりの向上を図
ることができるようになっている。また、これら駆動回
路や電源回路が別途の半導体集積回路装置として形成さ
れる場合には、基板等に対するそれら装置の搭載上の制
約も避けがたいものとなるが、本実施形態の同構成によ
れば、こうした問題も回避され、CCD駆動装置として
の更なる小型化を促進するものともなっている。
In the present embodiment, as described above, the low-voltage generation charge pump 210 and the high-voltage generation charge pump 220 and the control unit 230 constituting the power supply circuit, and the vertical driver 240 constituting the drive circuit
By integrating the electronic shutter 250 and the electronic shutter 250 as a one-chip power supply / drive circuit IC 200, the drive circuit and the power supply circuit can be manufactured collectively.
The cost and the yield of the D drive device can be reduced. Further, when these drive circuits and power supply circuits are formed as separate semiconductor integrated circuit devices, it is inevitable to restrict the mounting of these devices on a substrate or the like. If such a problem is avoided, the size of the CCD driving device can be further reduced.

【0035】ただし、こうして駆動回路と電源回路とが
一体化される場合、電源回路の励振に用いられる信号、
すなわち昇圧クロックCLK1及びCLK2がCCDイ
メージセンサ100から出力される撮像信号に飛び込む
など、ノイズの発生の原因となることが新たに懸念され
る。
However, when the drive circuit and the power supply circuit are integrated as described above, a signal used for exciting the power supply circuit,
That is, there is a new concern that the boosted clocks CLK1 and CLK2 may cause noise, such as jumping into an image pickup signal output from the CCD image sensor 100.

【0036】そこで、本実施形態においては、上記CC
Dイメージセンサ100から撮像信号の出力が停止され
ている期間を利用して、上記タイミング発生部400か
ら上記制御部230に昇圧クロックCLKが印加される
ように、同タイミング発生部400のタイミング設定が
なされている。
Therefore, in the present embodiment, the above CC
The timing of the timing generator 400 is set so that the boost clock CLK is applied from the timing generator 400 to the controller 230 using the period in which the output of the imaging signal from the D image sensor 100 is stopped. It has been done.

【0037】また、こうしたCCDイメージセンサ10
0の駆動に際しては、その垂直転送動作が高負荷で行わ
れることに起因して高電圧が必要とされるため、たとえ
上記電源回路を通じてその必要とされる電圧が確保され
ている場合であれ、同垂直転送時には、それに伴って一
時的に大きな電圧降下が生じることも懸念される。しか
も、こうして電圧降下が生じた場合には、その所望とさ
れる電圧への復帰にも所要の時間を要するようになる。
そしていずれにせよ、こうした電圧降下が生じる場合に
は、同垂直転送にかかる動作そのものに及ぼす影響も無
視できないものとなる。
The CCD image sensor 10
When driving 0, a high voltage is required due to the vertical transfer operation being performed under a high load, so even if the required voltage is secured through the power supply circuit, At the time of the vertical transfer, there is a concern that a large voltage drop may temporarily occur. In addition, when such a voltage drop occurs, it takes time to return to the desired voltage.
In any case, when such a voltage drop occurs, the effect on the operation pertaining to the vertical transfer itself cannot be ignored.

【0038】そこで、本実施形態においては、昇圧クロ
ックCLKの上記態様でのタイミング設定に併せて、C
CDイメージセンサ100の上記垂直転送動作に先立
ち、電源回路、特に低電圧発生用チャージポンプ210
から垂直ドライバ240や電子シャッタ250に付与さ
れる電圧VSSを一時的に過昇圧させるようにしてい
る。そして本実施形態において、この過昇圧は、上記垂
直転送動作の直前に、タイミング発生部400から電源
回路を構成する制御部230に対してプリチャージ指令
信号PCGを送り、同制御部230では、このプリチャ
ージ指令信号PCGが加えられることに基づいて、所定
期間、低電圧発生用チャージポンプ210に対する上述
した定電圧制御を停止する、すなわち上記昇圧クロック
CLKの間引きを停止する、といった動作によって実現
される。
Therefore, in the present embodiment, in addition to the timing setting of the boosted clock CLK in the above-described mode, C
Prior to the vertical transfer operation of the CD image sensor 100, a power supply circuit, in particular, a low-voltage generation charge pump 210
, The voltage VSS applied to the vertical driver 240 and the electronic shutter 250 is temporarily increased excessively. In the present embodiment, this over-boost is performed by sending a precharge command signal PCG from the timing generation section 400 to the control section 230 constituting the power supply circuit immediately before the vertical transfer operation. Based on the addition of the precharge command signal PCG, this is realized by an operation of stopping the above-described constant voltage control on the low-voltage generation charge pump 210 for a predetermined period, that is, stopping the thinning out of the boost clock CLK. .

【0039】図3は、本実施形態のCCD駆動装置のこ
うしたタイミング設定、及び過昇圧(プリチャージ)に
かかる動作態様を示したものであり、以下、同図3を併
せ参照して、同CCD駆動装置のこれらタイミング設定
動作、並びに過昇圧動作を更に詳述する。
FIG. 3 shows the operation of the timing setting and the over-boosting (precharge) of the CCD driving apparatus according to the present embodiment. Referring to FIG. The timing setting operation and the over-boost operation of the drive device will be described in further detail.

【0040】まず図3(a)に示されるように、撮像信
号は、1撮像画像中の1水平ライン毎の信号(1ライン
データ)として水平転送される。ここで、このデータ転
送に際しては周知のように、各1ラインデータが転送さ
れる毎に水平ブランキング期間が設けられ、また1撮像
画像分のラインデータ(インターレース式を想定してい
るため、実際には1フィールド分のデータ)が転送され
る毎に垂直ブランキング期間が設けられる。これら水平
ブランキング期間及び垂直ブランキング期間は、CRT
(Cathode Ray Tube)表示装置の走査
特性に対応させるために設けられるものである。
First, as shown in FIG. 3A, an image signal is horizontally transferred as a signal (one line data) for each horizontal line in one captured image. In this data transfer, as is well known, a horizontal blanking period is provided each time one line of data is transferred, and line data for one captured image (interlace type is assumed. Is provided with a vertical blanking period every time one field of data is transferred. These horizontal blanking period and vertical blanking period
(Cathode Ray Tube) is provided to correspond to the scanning characteristics of the display device.

【0041】このような撮像信号の転送態様に対し、本
実施形態のCCD駆動装置では上述のように、その出力
停止期間、すなわち上記水平ブランキング期間及び垂直
ブランキング期間を利用して、基本的には図3(b)に
示される態様で、タイミング発生部400から制御部2
30に対する昇圧クロックCLKの印加が行われる。な
お、この図3(b)は、制御部230から低電圧発生用
チャージポンプ210に印加される昇圧クロックCLK
1についてその印加態様を示したものであり、実際に
は、同制御部230を通じて、上述した定電圧制御を行
うためのクロックの間引きが行われている。
As described above, the CCD driving apparatus according to the present embodiment basically utilizes the output suspension period, that is, the horizontal blanking period and the vertical blanking period, to transfer such an image pickup signal. In the mode shown in FIG. 3B, the timing generator 400
30 is applied with the boost clock CLK. FIG. 3B shows a step-up clock CLK applied from the control unit 230 to the low-voltage generation charge pump 210.
1 shows the application mode, and in fact, the control unit 230 performs the thinning of the clock for performing the above-described constant voltage control.

【0042】このように、CCDイメージセンサ100
から撮像信号が出力されない期間を利用して電源回路の
励振が行われるようにすることで、その励振に用いられ
る信号(昇圧クロック)が撮像信号に飛び込むなどによ
るノイズの発生は好適に回避されるようになる。
As described above, the CCD image sensor 100
The excitation of the power supply circuit is performed using a period during which no image signal is output from the device, so that generation of noise due to a signal (boost clock) used for the excitation jumping into the image signal is preferably avoided. Become like

【0043】一方、本実施形態のCCD駆動装置にあっ
ては、CCDイメージセンサ100の前記垂直転送動作
に先立ち、例えば図3(c)に示される態様にて、タイ
ミング発生部400から制御部230に対しプリチャー
ジ指令信号PCGが送られる。
On the other hand, in the CCD driving device of the present embodiment, prior to the vertical transfer operation of the CCD image sensor 100, for example, the timing generator 400 controls the controller 230 in the manner shown in FIG. , A precharge command signal PCG is sent.

【0044】こうしてプリチャージ指令信号PCGが送
られることにより、これを受けた制御部230では上述
のように、定電圧制御、すなわちクロックの間引きを一
時的に停止する。これにより低電圧発生用チャージポン
プ210では、その最大昇圧能力近傍まで、出力電圧V
SSの過昇圧(プリチャージ)が行われるようになる。
この態様を図3(e)に実線PGとして示す。
When the precharge command signal PCG is transmitted in this manner, the control unit 230 receiving the precharge command signal temporarily stops the constant voltage control, that is, the clock thinning, as described above. As a result, in the low-voltage generation charge pump 210, the output voltage V
The SS is over-boosted (precharged).
This aspect is shown as a solid line PG in FIG.

【0045】そしてその後、図3(d)に示される態様
で、上記フレームシフトパルスFSPの出力に基づく垂
直転送動作が開始されると、その大きな電流消費によっ
て、上記出力電圧VSSには、図3(e)に実線VDと
して示すような電圧降下が生じるようになる。この電圧
降下VDは、上記垂直転送動作の実行期間にわたって継
続されることとなるが、本実施形態では、予め上記出力
電圧VSSに対する過昇圧(プリチャージ)が行われて
いることから、その影響も最小限に抑えられ、しかもそ
の後、上記制御部230による定電圧制御が再開された
としても、その目標とする制御電圧(例えば−6V)へ
の復帰時間は大幅に短縮されるようになる。
After that, when the vertical transfer operation based on the output of the frame shift pulse FSP is started in the mode shown in FIG. 3D, the large current consumption causes the output voltage VSS to change to the level shown in FIG. A voltage drop occurs as shown by the solid line VD in FIG. This voltage drop VD is continued over the execution period of the vertical transfer operation. However, in this embodiment, since the output voltage VSS is preliminarily boosted (precharged), its influence is also reduced. Even if the constant voltage control by the control unit 230 is restarted after that, the return time to the target control voltage (for example, -6 V) is greatly reduced.

【0046】なお、図3(e)に2点鎖線にて示す上記
出力電圧VSSの推移は、同電圧VSSにこうした過昇
圧(プリチャージ)を行わなかった場合の推移を示すも
のであり、この場合には、上記電圧降下VDによって出
力電圧VSSが大きく減衰し、またその後の目標制御電
圧への復帰にも長い時間を要するようになる。そしてこ
の場合、垂直転送動作そのものに及ぼす影響が無視でき
なくなることも前述したとおりである。
The transition of the output voltage VSS indicated by the two-dot chain line in FIG. 3E shows the transition when the voltage VSS is not overcharged (precharged). In this case, the output voltage VSS is greatly attenuated by the voltage drop VD, and it takes a long time to return to the target control voltage thereafter. In this case, the effect on the vertical transfer operation itself cannot be ignored as described above.

【0047】以上説明したように、本実施形態にかかる
CCD駆動装置よれば、以下に列記するような多くの優
れた効果が得られるようになる。 (1)CCDイメージセンサ100の垂直転送動作に伴
って電圧降下が生じる前に、電源回路(低電圧発生回路
210)から駆動回路(垂直ドライバ240、電子シャ
ッタ250)に出力される電圧VSSが一時的に過昇圧
されるため、同電圧降下が最小限に抑制されるようにな
る。また、こうして電圧降下が最小限に抑制されること
で、目標とされる制御電圧への復帰時間も大幅に短縮さ
れ、CCDイメージセンサ100の安定した動作が保証
されるようになる。
As described above, according to the CCD driving apparatus of the present embodiment, many excellent effects as listed below can be obtained. (1) Before a voltage drop occurs due to the vertical transfer operation of the CCD image sensor 100, the voltage VSS output from the power supply circuit (the low voltage generation circuit 210) to the drive circuit (the vertical driver 240, the electronic shutter 250) temporarily Since the voltage is excessively boosted, the voltage drop is minimized. In addition, since the voltage drop is suppressed to the minimum, the time required to return to the target control voltage is greatly reduced, and the stable operation of the CCD image sensor 100 is ensured.

【0048】(2)電源回路に上記出力電圧VSSを定
電圧化する制御部230を設け、上記過昇圧に際しては
この定電圧化を非能動とする構成としたことにより、電
源回路から駆動回路に出力する電圧VSSについてこれ
を一時的に過昇圧させる場合であれ、同電圧VSSの定
電圧化と過昇圧との好適な両立を図ることができる。
(2) The power supply circuit is provided with a control section 230 for converting the output voltage VSS to a constant voltage, and the constant voltage is made inactive at the time of over-boosting. Even in the case where the output voltage VSS is temporarily over-boosted, it is possible to preferably achieve both constant voltage and over-boosting of the same voltage VSS.

【0049】(3)電源回路にチャージポンプ式の昇圧
回路を採用するとともに、制御部230は、このチャー
ジポンプ式昇圧回路に印加するクロックを間引きするこ
とで上記定電圧化を行い、しかも上記過昇圧に際しては
このクロックの間引きを禁止する構成としたことで、電
源回路をコンパクトに形成することができるとともに、
比較的簡素な制御を通じて上述した定電圧化と過昇圧と
の両立が可能となる。
(3) The charge pump type booster circuit is employed for the power supply circuit, and the control unit 230 performs the above constant voltage by thinning out the clock applied to the charge pump type booster circuit. The configuration in which the thinning of the clock is prohibited during boosting makes it possible to form a compact power supply circuit,
Through the relatively simple control, it is possible to achieve both the constant voltage and the over-boost described above.

【0050】(4)垂直転送動作に起因する電圧降下が
特に懸念されるフレームトランスファ型のCCDに上記
駆動装置を適用したことで、同フレームトランスファ型
CCDの安定した動作を保証することができる。
(4) By applying the driving device to a frame transfer type CCD in which a voltage drop due to a vertical transfer operation is particularly concerned, a stable operation of the frame transfer type CCD can be guaranteed.

【0051】(5)駆動回路を構成する垂直ドライバ2
40及び電子シャッタ250と、電源回路を構成する低
電圧発生用チャージポンプ210及び高電圧発生用チャ
ージポンプ220及び制御部230とを、1チップの半
導体集積回路(IC)として一体化したことで、CCD
駆動装置としてのコストの低減や歩留まりの向上を図る
ことができるようになる。
(5) Vertical driver 2 constituting drive circuit
40 and the electronic shutter 250, and the low-voltage generation charge pump 210, the high-voltage generation charge pump 220, and the control unit 230, which constitute the power supply circuit, are integrated as a one-chip semiconductor integrated circuit (IC). CCD
It is possible to reduce the cost as a driving device and improve the yield.

【0052】(6)また、フレームトランスファ型CC
Dの駆動回路のうち、半導体集積回路装置として、より
高い耐電圧構造が要求される垂直ドライバ240や電子
シャッタ250と、半導体集積回路装置としては本来が
高い耐圧構造が要求される電源回路とを1チップとして
一体化したことで、構造的に、あるいは、製造方法的に
もその実現が容易である。
(6) Also, a frame transfer type CC
Among the drive circuits of D, the vertical driver 240 and the electronic shutter 250 that require a higher withstand voltage structure as the semiconductor integrated circuit device, and the power supply circuit that originally requires the higher withstand voltage structure as the semiconductor integrated circuit device By being integrated as one chip, it is easy to realize the structure or the manufacturing method.

【0053】(7)CCDイメージセンサ100からの
撮像信号の出力が停止されている期間を利用して電源回
路が励振されるようにしたことで、上記各回路を1チッ
プの半導体集積回路装置として一体化する場合であって
も、それに起因するノイズの発生を回避することができ
る。
(7) Since the power supply circuit is excited using the period during which the output of the image pickup signal from the CCD image sensor 100 is stopped, each of the above circuits is used as a one-chip semiconductor integrated circuit device. Even in the case of integration, it is possible to avoid generation of noise due to the integration.

【0054】(8)図3に示されるように、CCDイメ
ージセンサ100からの撮像信号出力が停止されている
期間のうち、特に垂直転送が行われる前後には、通常大
きなブランク期間が存在する。このため上述のように、
CCDイメージセンサ100からの撮像信号出力が停止
されている期間を利用して電源回路が励振される場合で
あれ、該ブランク期間を最大限に利用した効率のよい過
昇圧(プリチャージ)がおこなわれる。
(8) As shown in FIG. 3, there is usually a large blank period, especially before and after the vertical transfer is performed, during the period in which the image signal output from the CCD image sensor 100 is stopped. Therefore, as described above,
Even when the power supply circuit is excited using the period in which the output of the imaging signal from the CCD image sensor 100 is stopped, an efficient over-boost (precharge) using the blank period to the maximum is performed. .

【0055】なお、上記実施形態は以下のように変更し
て実施してもよい。 ・上記実施形態においては、プリチャージ指令信号PC
Gが図3(c)に示される態様をもって送出されるとし
たが、その立下り時期は同態様に限られるものではな
い。同プリチャージ指令信号PCGは要は、少なくとも
フレームシフトパルスFSPの出力開始時期までその立
上り期間が保持されていればよい。
The above embodiment may be modified and implemented as follows. In the above embodiment, the precharge command signal PC
It is assumed that G is transmitted in the manner shown in FIG. 3C, but the fall time is not limited to the same manner. In short, the precharge command signal PCG only needs to keep its rising period at least until the output start timing of the frame shift pulse FSP.

【0056】・上記実施形態においては電源回路と駆動
回路を構成する垂直ドライバ240や電子シャッタ25
0とが1チップのICとして構成される場合について例
示したが、それら各回路が各別のチップとして構成され
るものについても、本発明は同様に適用することができ
る。
In the above embodiment, the vertical driver 240 and the electronic shutter 25 constituting the power supply circuit and the drive circuit
Although the case where 0 and 1 are configured as a one-chip IC has been illustrated, the present invention can be similarly applied to a case where each circuit is configured as a separate chip.

【0057】・またその場合、それらの回路の配置、搭
載態様等によっては、必ずしも電源回路の励振時期や、
励振期間を制限する必要もない。 ・上記実施形態においては、フレームトランスファ型の
CCDに上記駆動装置を適用する場合について示した
が、本発明にかかるCCD駆動装置は、前記インターラ
イン型のCCDについても同様に適用することができ
る。
In this case, depending on the arrangement of these circuits, the mounting mode, etc., the excitation timing of the power supply circuit,
There is no need to limit the excitation period. In the above embodiment, the case where the above-described driving device is applied to the frame transfer type CCD has been described. However, the CCD driving device according to the present invention can be similarly applied to the above-mentioned interline type CCD.

【0058】・上記実施形態においては、電源回路にチ
ャージポンプ式昇圧回路を採用したが、他の昇圧回路も
適宜採用可能である。またその場合、その定電圧制御の
手法としても、それら採用する昇圧回路に応じた手法を
採用することができる。昇圧回路として要は、過昇圧さ
れる分を見込んで、定電圧制御される電圧よりも高い昇
圧能力を有する回路でありさえすればよい。
In the above embodiment, the charge pump type booster circuit is used as the power supply circuit, but other booster circuits can be used as appropriate. Further, in that case, as a method of the constant voltage control, a method according to the booster circuit employed can be employed. What is essential is that the boosting circuit only needs to be a circuit having a boosting ability higher than the voltage controlled by the constant voltage in anticipation of the over boosting.

【0059】・更に、電源回路は必ずしも定電圧制御さ
れている必要はなく、その出力電圧を一時的に過昇圧す
る手段を備えるものであればよい。 ・その他、上記実施形態においては、システム電源電圧
VDDとして例えば「+3.3V」が用いられ、電源回
路の出力電圧VSSとして例えば「−6V」が用いられ
るとしたが、これら電圧の設定は任意である。また、上
記実施形態においては、CRT走査特性に同期するかた
ちで撮像信号の転送を行う場合について示したが、この
転送態様についても任意に変更可能である。
Further, the power supply circuit does not necessarily need to be controlled at a constant voltage, but may be any one provided with a means for temporarily increasing the output voltage. In the above embodiment, for example, “+3.3 V” is used as the system power supply voltage VDD, and “−6 V” is used as the output voltage VSS of the power supply circuit. However, these voltages can be set arbitrarily. is there. Further, in the above-described embodiment, the case where the imaging signal is transferred in synchronization with the CRT scanning characteristic has been described. However, the transfer mode can be arbitrarily changed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にかかるCCD駆動装置一実施形態を示
すブロック図。
FIG. 1 is a block diagram showing one embodiment of a CCD driving device according to the present invention.

【図2】同実施形態の低電圧発生用チャージポンプの具
体例を示す回路図。
FIG. 2 is a circuit diagram showing a specific example of the low-voltage generation charge pump of the embodiment.

【図3】同実施形態の動作態様を示すタイミングチャー
ト。
FIG. 3 is a timing chart showing an operation mode of the embodiment.

【符号の説明】[Explanation of symbols]

100…CCDイメージセンサ、110…撮像部、12
0…蓄積部、130…水平転送部、200…電源・駆動
回路IC、210低電圧発生用チャージポンプ、220
…高電圧発生用チャージポンプ、230…制御部、24
0…垂直ドライバ、250…電子シャッタ、300…水
平ドライバ、400…タイミング発生部。
100: CCD image sensor, 110: imaging unit, 12
0: accumulation unit, 130: horizontal transfer unit, 200: power supply / drive circuit IC, 210 low-voltage generation charge pump, 220
... Charge pump for generating high voltage, 230 ... Control unit, 24
0: vertical driver, 250: electronic shutter, 300: horizontal driver, 400: timing generator.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】CCDに電荷転送用のパルスを印加する駆
動回路と、この駆動回路に前記パルスの生成に必要とさ
れる電圧を付与する電源回路とを備えるCCD駆動装置
において、 前記CCDの電荷転送動作に先立ち、前記電源回路から
前記駆動回路に付与する電圧を一時的に過昇圧させる過
昇圧手段を設けたことを特徴とするCCD駆動装置。
1. A CCD driving apparatus comprising: a driving circuit for applying a charge transfer pulse to a CCD; and a power supply circuit for applying a voltage required for generating the pulse to the driving circuit. An overdrive means for temporarily overboosting the voltage applied from the power supply circuit to the drive circuit prior to the transfer operation.
【請求項2】前記電源回路は、前記駆動回路に付与する
電圧を定電圧化する定電圧制御手段を備え、前記過昇圧
手段は、その過昇圧動作に際して前記定電圧制御手段を
非能動とする請求項1記載のCCD駆動装置。
2. The power supply circuit includes constant voltage control means for converting a voltage applied to the drive circuit into a constant voltage, and the over-boost means makes the constant-voltage control means inactive during the over-boost operation. The CCD driving device according to claim 1.
【請求項3】前記電源回路はチャージポンプ式昇圧回路
を備えてなり、前記定電圧制御手段は、このチャージポ
ンプ式昇圧回路に印加するクロックを間引きすることで
前記駆動回路に付与する電圧を定電圧化するものであ
り、前記過昇圧手段は、前記定電圧制御手段による前記
クロックの間引きを禁止することで前記駆動回路に付与
する電圧を一時的に過昇圧させるものである請求項2記
載のCCD駆動装置。
3. The power supply circuit includes a charge pump type booster circuit, and the constant voltage control means reduces a voltage applied to the drive circuit by thinning out a clock applied to the charge pump type booster circuit. 3. The method according to claim 2, wherein the voltage is increased, and the over-boost means temporarily over-boosts the voltage applied to the drive circuit by inhibiting the thinning of the clock by the constant voltage control means. CCD drive.
【請求項4】請求項1〜3のいずれかに記載のCCD駆
動装置において、 前記CCDは光電変換を行う撮像部と該光電変換された
電荷を一時的に蓄えておく蓄積部とが素子内に分離して
配置されたフレームトランスファ型のCCDであり、 前記駆動回路は、同CCDの前記撮像部から前記蓄積部
に対する電荷の一括転送を行う垂直ドライバを含むこと
を特徴とするCCD駆動装置。
4. The CCD driving device according to claim 1, wherein said CCD has an image pickup unit for performing photoelectric conversion and a storage unit for temporarily storing the photoelectrically converted electric charges. A CCD which is a frame transfer type CCD which is separately disposed, wherein the driving circuit includes a vertical driver which transfers charges from the imaging unit to the storage unit of the CCD collectively.
【請求項5】請求項1〜4のいずれかに記載のCCD駆
動装置において、 前記駆動回路と前記電源回路とは1チップの半導体集積
回路装置として一体化されてなることを特徴とするCC
D駆動装置。
5. The CCD driving device according to claim 1, wherein said driving circuit and said power supply circuit are integrated as a one-chip semiconductor integrated circuit device.
D drive.
【請求項6】前記電源回路は、前記CCDからの撮像信
号出力が停止されている期間を利用して励振される請求
項5記載のCCD駆動装置。
6. The CCD driving apparatus according to claim 5, wherein the power supply circuit is excited using a period during which the output of the imaging signal from the CCD is stopped.
JP2000026896A 2000-02-04 2000-02-04 CCD drive unit Expired - Lifetime JP3939064B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000026896A JP3939064B2 (en) 2000-02-04 2000-02-04 CCD drive unit
TW090101860A TW503620B (en) 2000-02-04 2001-01-31 Drive apparatus for CCD image sensor
US09/775,402 US6787751B2 (en) 2000-02-04 2001-02-01 Drive apparatus for CCD image sensor
KR10-2001-0005228A KR100404063B1 (en) 2000-02-04 2001-02-03 Drive apparatus for ccd image sensor
KR10-2003-0026570A KR100428909B1 (en) 2000-02-04 2003-04-26 Drive apparatus for ccd image sensor
US10/902,223 US7183815B2 (en) 2000-02-04 2004-07-29 Drive apparatus for CCD image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000026896A JP3939064B2 (en) 2000-02-04 2000-02-04 CCD drive unit

Publications (2)

Publication Number Publication Date
JP2001218118A true JP2001218118A (en) 2001-08-10
JP3939064B2 JP3939064B2 (en) 2007-06-27

Family

ID=18552558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000026896A Expired - Lifetime JP3939064B2 (en) 2000-02-04 2000-02-04 CCD drive unit

Country Status (1)

Country Link
JP (1) JP3939064B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259611B2 (en) 2004-06-29 2007-08-21 Sanyo Electric Co., Ltd. Step-up / step-down circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259611B2 (en) 2004-06-29 2007-08-21 Sanyo Electric Co., Ltd. Step-up / step-down circuit

Also Published As

Publication number Publication date
JP3939064B2 (en) 2007-06-27

Similar Documents

Publication Publication Date Title
JP4905501B2 (en) Driving method of solid-state imaging device
US6787751B2 (en) Drive apparatus for CCD image sensor
JP2006019971A (en) Cmos image sensor capable of reducing noise due to charge pump operation
JP2006270593A (en) Driving method of solid-state image sensor
KR100543482B1 (en) Charge transfer device
JP4248192B2 (en) Image signal processing device
TW200908309A (en) Solid-state imaging element, solid-state imaging device, camera, and drive method
US10728478B2 (en) Electronic device
JP3452444B2 (en) Driver circuit
JP3057530B2 (en) Solid-state imaging device and driving method thereof
JP3939065B2 (en) CCD drive unit
JP3939064B2 (en) CCD drive unit
JP3600103B2 (en) Buffer circuit and driver including buffer circuit
JP2002149247A (en) Voltage boosting system and image pickup device equipped with the same
TW201517626A (en) Image sensor including spread spectrum charge pump
JP2001078100A (en) Power source circuit
US7176971B2 (en) Solid-state image pickup device and electronic information apparatus
JP3263584B2 (en) Imaging device
US6674469B1 (en) Driving method for solid-state image pickup device
US5898460A (en) Solid-state imaging device
JP2003298957A (en) Booster circuit and imaging apparatus employing the same
JP3376140B2 (en) Drive voltage pulse generator for solid-state imaging device
US4823191A (en) Image-sensing apparatus
JP3449823B2 (en) Driving method of solid-state imaging device
JP2004088323A (en) Imaging apparatus

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070327

R151 Written notification of patent or utility model registration

Ref document number: 3939064

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term