JP2001217652A - Crystal oscillation circuit - Google Patents

Crystal oscillation circuit

Info

Publication number
JP2001217652A
JP2001217652A JP2000026636A JP2000026636A JP2001217652A JP 2001217652 A JP2001217652 A JP 2001217652A JP 2000026636 A JP2000026636 A JP 2000026636A JP 2000026636 A JP2000026636 A JP 2000026636A JP 2001217652 A JP2001217652 A JP 2001217652A
Authority
JP
Japan
Prior art keywords
circuit
inverting amplifier
crystal
amplifier circuit
crystal oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000026636A
Other languages
Japanese (ja)
Inventor
Nobuaki Tsuji
信昭 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2000026636A priority Critical patent/JP2001217652A/en
Publication of JP2001217652A publication Critical patent/JP2001217652A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a crystal oscillation circuit which can suppress an excitation level, while holding the gain of an inverting amplifier circuit and reduce the magnitude of a current flowing into the crystal vibrator. SOLUTION: The crystal oscillation circuit is constituted, by connecting inverting amplifier circuits (2, 10) and phase shift circuits (3, 4, 5, 6), including a crystal vibrator 3 between the input/output terminals of the inverting amplifier circuits, which have limiter circuits (D1, D2) at their output parts.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は水晶発振回路に係
り、特にLSI上のインバータを用いて水晶発振子を含
む他の回路素子をLSIに外付けすることにより構成す
るのに好適な水晶発振回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a crystal oscillating circuit, and more particularly to a crystal oscillating circuit suitable for externally connecting another circuit element including a crystal oscillator to an LSI using an inverter on the LSI. About.

【0002】[0002]

【従来の技術】CMOSインバータを用いた従来の水晶
発振回路の基本構成を図4に示す。同図において、水晶
発振回路は、CMOSインバータ1と、CMOSインバ
ータ1の入出力端間に接続された帰還抵抗2とからなる
反転増幅回路と、この反転増幅回路の入出力端間に接続
される水晶振動子3、抵抗4及びコンデンサ5、6から
なる移相回路とを有している。CMOSインバータ1
は、PMOSトランジスタQ1と、NMOSトランジス
タQ2とからなり、PMOSトランジスタQ1のソース
には電源電圧VDD(例えば5V)が供給され、NMOS
トランジスタQ2のソースには電源電圧Vss(例えば、
0V)が供給される。PMOSトランジスタQ1とNM
OSトランジスタQ2のゲートは入力端子100に接続
されており、PMOSトランジスタQ1とNMOSトラ
ンジスタQ2のドレインは出力端子101に接続されて
いる。
2. Description of the Related Art FIG. 4 shows a basic configuration of a conventional crystal oscillation circuit using a CMOS inverter. In FIG. 1, the crystal oscillation circuit includes an inverting amplifier circuit including a CMOS inverter 1 and a feedback resistor 2 connected between the input and output terminals of the CMOS inverter 1, and is connected between the input and output terminals of the inverting amplifier circuit. And a phase shift circuit including a crystal oscillator 3, a resistor 4, and capacitors 5 and 6. CMOS inverter 1
Comprises a PMOS transistor Q1 and an NMOS transistor Q2. The source of the PMOS transistor Q1 is supplied with a power supply voltage VDD (for example, 5 V).
The source of the transistor Q2 has a power supply voltage Vss (for example,
0V) is supplied. PMOS transistor Q1 and NM
The gate of the OS transistor Q2 is connected to the input terminal 100, and the drains of the PMOS transistor Q1 and the NMOS transistor Q2 are connected to the output terminal 101.

【0003】なお、CMOSインバータ1はLSI内に
形成されており、帰還抵抗2と、反転増幅回路の入出力
端間に接続される水晶振動子3、抵抗4及びコンデンサ
5、6からなる移相回路は入力端子100、出力端子1
01を介して外付けされる。
The CMOS inverter 1 is formed in an LSI, and has a feedback resistor 2 and a phase shifter composed of a crystal oscillator 3, a resistor 4, and capacitors 5, 6 connected between input and output terminals of an inverting amplifier circuit. The circuit has input terminal 100, output terminal 1
01 externally.

【0004】[0004]

【発明が解決しようとする課題】上記構成において、発
振動作時に反転増幅器の出力振幅は電源電圧VDDと電源
電圧Vssとの間でフルスイングする。この結果、ノード
N1に流入する、すなわち、水晶振動子3に流入する電
流量が大きくなる。水晶振動子3の等価回路を図5に示
す。同図に示すように、水晶振動子3はインダクタンス
L1、コンデンサC1及び抵抗CIの直列回路とコンデ
ンサC0とを並列接続した回路として表わされる。
In the above configuration, the output amplitude of the inverting amplifier makes a full swing between the power supply voltage VDD and the power supply voltage Vss during the oscillation operation. As a result, the amount of current flowing into the node N1, that is, the amount of current flowing into the crystal resonator 3 increases. FIG. 5 shows an equivalent circuit of the crystal unit 3. As shown in the figure, the crystal resonator 3 is represented as a circuit in which a series circuit of an inductance L1, a capacitor C1, and a resistor CI and a capacitor C0 are connected in parallel.

【0005】このとき、図4に示す従来の水晶発振回路
の励振レベルXは水晶振動子3に流入する電流の瞬時値
Idの最大値をIdmaxとすると、X=(Idmax/√2)2
×CIとなる。したがって、電流値Idmaxが大きいと、
水晶発振回路の励振レベルXが大きくなってしまい、場
合によっては、水晶振動子が熱破壊される虞れがあると
いう問題が有った。本発明はこのような事情に鑑みてな
されたものであり、反転増幅回路のゲインを保持しつつ
励振レベルを抑制することができ、水晶振動子に流入す
る電流量を小さくすることができる水晶発振回路を提供
することを目的とする。
At this time, assuming that the maximum value of the instantaneous value Id of the current flowing into the crystal oscillator 3 is Idmax, the excitation level X of the conventional crystal oscillation circuit shown in FIG. 4 is X = (Idmax / √2) 2
× CI. Therefore, if the current value Idmax is large,
The excitation level X of the crystal oscillation circuit becomes large, and in some cases, there is a problem that the crystal resonator may be thermally destroyed. The present invention has been made in view of such circumstances, and it is possible to suppress the excitation level while maintaining the gain of the inverting amplifier circuit, and to reduce the amount of current flowing into the crystal resonator. It is intended to provide a circuit.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載の発明は、反転増幅回路と、該反転
増幅回路の入出力端間に水晶振動子を含む移相回路を接
続してなる水晶発振回路において、前記反転増幅回路
は、出力部にリミッタ回路を有することを特徴とする。
In order to achieve the above object, according to the first aspect of the present invention, there is provided an inverting amplifier circuit and a phase shift circuit including a crystal oscillator between input and output terminals of the inverting amplifier circuit. In the connected crystal oscillation circuit, the inverting amplifier circuit has a limiter circuit in an output unit.

【0007】また、請求項2に記載の発明は、反転増幅
回路と、該反転増幅回路の入出力端間に水晶振動子を含
む移相回路を接続してなる水晶発振回路において、前記
反転増幅回路は、CMOSインバータを含んで構成さ
れ、該CMOSインバータを構成するPMOSトランジ
スタのドレインとNMOSトランジスタのドレインとを
二つの整流素子を順方向に直列接続した直列回路を介し
て接続し、該直列回路における前記二つの整流素子の接
続点を前記反転増幅回路の出力端としたことを特徴とす
る。
According to a second aspect of the present invention, there is provided a crystal oscillation circuit comprising an inverting amplifier circuit and a phase shift circuit including a crystal oscillator connected between input and output terminals of the inverting amplifier circuit. The circuit includes a CMOS inverter, and connects the drain of the PMOS transistor and the drain of the NMOS transistor forming the CMOS inverter via a serial circuit in which two rectifying elements are connected in series in the forward direction. Wherein the connection point of the two rectifying elements is an output terminal of the inverting amplifier circuit.

【0008】また、請求項3に記載の発明は、請求項2
に記載の水晶発振回路において、前記整流素子は、ダイ
オード接続されたMOSトランジスタであることを特徴
とする。
[0008] Further, the invention described in claim 3 is based on claim 2.
Wherein the rectifying element is a diode-connected MOS transistor.

【0009】請求項1乃至3に記載の水晶発振回路によ
れば、反転増幅回路と、該反転増幅回路の入出力端間に
水晶振動子を含む移相回路を接続してなる水晶発振回路
において、前記反転増幅回路の出力部にリミッタ回路を
設けるようにしたので、反転増幅回路のゲインを保持し
つつ励振レベルを抑制することができ、水晶振動子に流
入する電流量を小さくすることができる。
According to the crystal oscillation circuit of the present invention, there is provided a crystal oscillation circuit in which an inverting amplifier circuit and a phase shift circuit including a crystal oscillator are connected between input and output terminals of the inverting amplifier circuit. Since the limiter circuit is provided at the output section of the inverting amplifier circuit, the excitation level can be suppressed while maintaining the gain of the inverting amplifier circuit, and the amount of current flowing into the crystal resonator can be reduced. .

【0010】[0010]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。本発明の実施の形態に係る
水晶発振回路の構成を図1に示す。尚、図1において図
4に示した従来の水晶回路の構成要素と同一の機能を有
する要素については同一の符号を付してある。本発明の
実施の形態に係る水晶発振回路が図4に示した従来の水
晶回路と構成上、異なるのは、反転増幅回路と、該反転
増幅回路の入出力端間に水晶振動子を含む移相回路を接
続してなる水晶発振回路において、反転増幅回路の出力
部にリミッタ回路を設けた点であり、その他の構成は同
様である。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows a configuration of a crystal oscillation circuit according to an embodiment of the present invention. In FIG. 1, components having the same functions as the components of the conventional crystal circuit shown in FIG. 4 are denoted by the same reference numerals. The crystal oscillation circuit according to the embodiment of the present invention is different from the conventional crystal circuit shown in FIG. 4 in configuration in terms of an inverting amplifier circuit and a transfer circuit including a crystal oscillator between input and output terminals of the inverting amplifier circuit. In the crystal oscillation circuit having the phase circuits connected, a limiter circuit is provided at the output section of the inverting amplifier circuit, and other configurations are the same.

【0011】図1において、水晶発振回路は、CMOS
インバータ10と、CMOSインバータ10の入出力端
間に接続された帰還抵抗2とからなる反転増幅回路と、
この反転増幅回路の入出力端間に接続される水晶振動子
3、抵抗4及びコンデンサ5、6からなる移相回路とを
有している。CMOSインバータ10は、PMOSトラ
ンジスタQ1と、NMOSトランジスタQ2と、PMO
SトランジスタQ1のドレインとNMOSトランジスタ
Q2のドレインとの間に接続された二つの整流素子とし
てのダイオードD1、D2を順方向に直列接続した直列
回路とからなり、PMOSトランジスタQ1のソースに
は電源電圧VDD(例えば5V)が供給され、NMOSト
ランジスタQ2のソースには電源電圧Vss(例えば、0
V)が供給される。
In FIG. 1, the crystal oscillation circuit is a CMOS
An inverting amplifier circuit comprising an inverter 10 and a feedback resistor 2 connected between the input and output terminals of the CMOS inverter 10;
It has a crystal oscillator 3, a resistor 4, and capacitors 5 and 6 connected between the input and output terminals of the inverting amplifier circuit. The CMOS inverter 10 includes a PMOS transistor Q1, an NMOS transistor Q2, a PMO
A series circuit in which diodes D1 and D2 as two rectifiers are connected in series in the forward direction and connected between the drain of the S transistor Q1 and the drain of the NMOS transistor Q2, and the source of the PMOS transistor Q1 is a power supply voltage. VDD (for example, 5 V) is supplied, and the source of the NMOS transistor Q2 is supplied with the power supply voltage Vss (for example, 0 V).
V).

【0012】PMOSトランジスタQ1とNMOSトラ
ンジスタQ2のゲートは入力端子100に接続されてお
り、PMOSトランジスタQ1とNMOSトランジスタ
Q2のドレインは出力端子101に接続されている。な
お、CMOSインバータ10はLSI内に形成されてお
り、帰還抵抗2と、反転増幅回路の入出力端間に接続さ
れる水晶振動子3、抵抗4及びコンデンサ5、6からな
る移相回路は入力端子100、出力端子101を介して
外付けされる。ダイオードD1、D2の直列回路は、ダ
イオードのオフセット電圧特性によりCMOSインバー
タ10の出力電圧の振幅を制限するリミッタとして機能
する。ダイオードの電圧(V)−電流(I)特性を図2
に示す。同図においてVFはオフセット電圧である。
The gates of the PMOS transistor Q1 and the NMOS transistor Q2 are connected to an input terminal 100, and the drains of the PMOS transistor Q1 and the NMOS transistor Q2 are connected to an output terminal 101. The CMOS inverter 10 is formed in an LSI, and a phase shift circuit composed of a feedback resistor 2 and a crystal oscillator 3, a resistor 4, and capacitors 5 and 6 connected between input and output terminals of an inverting amplifier circuit has an input. It is externally connected via a terminal 100 and an output terminal 101. The series circuit of the diodes D1 and D2 functions as a limiter that limits the amplitude of the output voltage of the CMOS inverter 10 according to the offset voltage characteristics of the diodes. FIG. 2 shows the voltage (V) -current (I) characteristics of the diode.
Shown in In the figure, VF is an offset voltage.

【0013】上記構成において、電源投入時に入力端子
100より熱雑音等の雑音成分が入力されると、CMO
Sインバータ10及び帰還抵抗2により構成される反転
増幅回路により増幅されるが、ダイオードD1、D2の
直列回路により構成されるリミッタにより振幅制限され
る。すなわち、入力端子100に入力される交流電圧の
変化に応じて図3に示すように、PMOSトランジスタ
Q1がオンとなる区間では出力端子101にダイオード
D1を介して電流が流れ出し、出力端子101における
出力電圧は、電源電圧VDDよりマイナス側にオフセット
電圧VFだけ振幅制限され、また、NMOSトランジス
タQ2がオンとなる区間では出力端子101よりダイオ
ードD2、NMOSトランジスタQ2を介して電源Vss
側に電流が流れ込むこととなるため、出力端子101に
おける出力電圧は、電源電圧Vssよりプラス側にオフセ
ット電圧VF分だけ振幅制限されることとなる。
In the above configuration, when a noise component such as thermal noise is input from the input terminal 100 when the power is turned on, the CMO
The signal is amplified by an inverting amplifier circuit composed of the S inverter 10 and the feedback resistor 2, but the amplitude is limited by a limiter composed of a series circuit of diodes D1 and D2. That is, as shown in FIG. 3, in the section where the PMOS transistor Q1 is turned on, a current flows to the output terminal 101 via the diode D1 according to the change of the AC voltage input to the input terminal 100, and the output at the output terminal 101 The voltage is amplitude-limited to the negative side from the power supply voltage VDD by the offset voltage VF. In a section where the NMOS transistor Q2 is turned on, the power supply Vss is output from the output terminal 101 via the diode D2 and the NMOS transistor Q2.
Therefore, the output voltage at the output terminal 101 is amplitude-limited to the plus side from the power supply voltage Vss by the offset voltage VF.

【0014】このように、本実施の形態に係る水晶発振
回路によれば、従来の反転増幅器では、出力端子101
における出力振幅が電源電圧VDDと電源電圧Vssとの間
でフルスイングしていたのに対して、本実施の形態に係
る水晶発振回路では、出力端子101における出力振幅
はダイオードD1、D2のオフセット電圧VFだけクリ
ップされた電圧波形となるので、反転増幅回路のゲイン
を保持しつつ励振レベルを抑制することができ、水晶振
動子に流入する電流量を小さくすることができる。な
お、ダイオードD1、D2はMOSトランジスタをダイ
オード接続することにより形成するようにしてもよい。
As described above, according to the crystal oscillation circuit according to the present embodiment, in the conventional inverting amplifier, the output terminal 101
Output swing at the full swing between the power supply voltage VDD and the power supply voltage Vss, whereas in the crystal oscillation circuit according to the present embodiment, the output amplitude at the output terminal 101 is the offset voltage of the diodes D1 and D2. Since the voltage waveform is clipped by VF, the excitation level can be suppressed while maintaining the gain of the inverting amplifier circuit, and the amount of current flowing into the crystal resonator can be reduced. The diodes D1 and D2 may be formed by connecting MOS transistors in a diode manner.

【0015】また、本実施の形態では、反転増幅回路を
CMOSインバータを1段だけで構成しているが、これ
に限らず、複数段構成とし、最終段のCMOSインバー
タの出力部に既述したリミッタを設けるようにしてもよ
い。さらに、本実施の形態では、反転増幅回路を、CM
OSインバータを用いて構成しているが、バイポーラト
ランジスタを用いて構成しても同様の効果が得られる。
Further, in the present embodiment, the inverting amplifier circuit is constituted by only one CMOS inverter. However, the present invention is not limited to this configuration. A limiter may be provided. Further, in the present embodiment, the inverting amplifier circuit is
Although the configuration is made using the OS inverter, a similar effect can be obtained by using a bipolar transistor.

【0016】[0016]

【発明の効果】以上に説明したように、 請求項1乃至
3に記載の水晶発振回路によれば、反転増幅回路と、該
反転増幅回路の入出力端間に水晶振動子を含む移相回路
を接続してなる水晶発振回路において、前記反転増幅回
路の出力部にリミッタ回路を設けるようにしたので、反
転増幅回路のゲインを保持しつつ励振レベルを抑制する
ことができ、水晶振動子に流入する電流量を小さくする
ことができる。
As described above, according to the crystal oscillation circuit according to any one of claims 1 to 3, a phase shift circuit including an inverting amplifier circuit and a crystal oscillator between input and output terminals of the inverting amplifier circuit. Since the limiter circuit is provided at the output section of the inverting amplifier circuit in the crystal oscillator circuit connected to the above, the excitation level can be suppressed while maintaining the gain of the inverting amplifier circuit, and the current flowing into the crystal oscillator can be suppressed. The amount of current generated can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態に係る水晶発振回路の構
成を示す回路図。
FIG. 1 is a circuit diagram showing a configuration of a crystal oscillation circuit according to an embodiment of the present invention.

【図2】 図1に示した水晶発振回路にリミッタとして
使用されるダイオードの電圧−電流特性を示す特性図。
FIG. 2 is a characteristic diagram showing voltage-current characteristics of a diode used as a limiter in the crystal oscillation circuit shown in FIG.

【図3】 図1に示した水晶発振回路における反転増幅
器の出力電圧波形を示す図。
FIG. 3 is a diagram showing an output voltage waveform of an inverting amplifier in the crystal oscillation circuit shown in FIG.

【図4】 従来の水晶発振回路の構成を示す回路図。FIG. 4 is a circuit diagram showing a configuration of a conventional crystal oscillation circuit.

【図5】 図4に示す水晶発振回路における水晶振動子
の等価回路を示す回路図。
FIG. 5 is a circuit diagram showing an equivalent circuit of a crystal resonator in the crystal oscillation circuit shown in FIG.

【符号の説明】[Explanation of symbols]

1、10 CMOSインバータ 2 帰還抵抗 3 水晶振動子 5、6 コンデンサ D1、D2 ダイオード Q1 PMOSトランジスタ Q2 NMOSトランジスタ 100 入力端子 101 出力端子 1, 10 CMOS inverter 2 feedback resistor 3 crystal oscillator 5, 6 capacitor D1, D2 diode Q1 PMOS transistor Q2 NMOS transistor 100 input terminal 101 output terminal

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 反転増幅回路と、該反転増幅回路の入出
力端間に水晶振動子を含む移相回路を接続してなる水晶
発振回路において、 前記反転増幅回路は、出力部にリミッタ回路を有するこ
とを特徴とする水晶発振回路。
1. A crystal oscillation circuit comprising an inverting amplifier circuit and a phase shift circuit including a crystal oscillator connected between input and output terminals of the inverting amplifier circuit, wherein the inverting amplifier circuit has a limiter circuit in an output section. A crystal oscillation circuit comprising:
【請求項2】 反転増幅回路と、該反転増幅回路の入出
力端間に水晶振動子を含む移相回路を接続してなる水晶
発振回路において、 前記反転増幅回路は、CMOSインバータを含んで構成
され、該CMOSインバータを構成するPMOSトラン
ジスタのドレインとNMOSトランジスタのドレインと
を二つの整流素子を順方向に直列接続した直列回路を介
して接続し、該直列回路における前記二つの整流素子の
接続点を前記反転増幅回路の出力端としたことを特徴と
する水晶発振回路。
2. A crystal oscillation circuit comprising an inverting amplifier circuit and a phase shift circuit including a crystal oscillator connected between input and output terminals of the inverting amplifier circuit, wherein the inverting amplifier circuit includes a CMOS inverter. A drain of a PMOS transistor and a drain of an NMOS transistor constituting the CMOS inverter are connected via a series circuit in which two rectifying elements are connected in series in a forward direction, and a connection point of the two rectifying elements in the series circuit. Is the output terminal of the inverting amplifier circuit.
【請求項3】 前記整流素子は、ダイオード接続された
MOSトランジスタであることを特徴とする請求項2に
記載の水晶発振回路。
3. The crystal oscillation circuit according to claim 2, wherein the rectifier is a diode-connected MOS transistor.
JP2000026636A 2000-02-03 2000-02-03 Crystal oscillation circuit Pending JP2001217652A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000026636A JP2001217652A (en) 2000-02-03 2000-02-03 Crystal oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000026636A JP2001217652A (en) 2000-02-03 2000-02-03 Crystal oscillation circuit

Publications (1)

Publication Number Publication Date
JP2001217652A true JP2001217652A (en) 2001-08-10

Family

ID=18552350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000026636A Pending JP2001217652A (en) 2000-02-03 2000-02-03 Crystal oscillation circuit

Country Status (1)

Country Link
JP (1) JP2001217652A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116180B2 (en) 2002-11-01 2006-10-03 Sharp Kabushiki Kaisha Voltage-controlled oscillator and integrated circuit device provided with it
JP2013062755A (en) * 2011-09-15 2013-04-04 Renesas Electronics Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116180B2 (en) 2002-11-01 2006-10-03 Sharp Kabushiki Kaisha Voltage-controlled oscillator and integrated circuit device provided with it
JP2013062755A (en) * 2011-09-15 2013-04-04 Renesas Electronics Corp Semiconductor device

Similar Documents

Publication Publication Date Title
US6229403B1 (en) Voltage-controlled oscillator
JP5061857B2 (en) Piezoelectric oscillator
US5469116A (en) Clock generator circuit with low current frequency divider
JP2002033644A (en) Micro power rc oscillator
TWI689172B (en) Low power crystal oscillator
US20060197610A1 (en) Voltage controlled oscillator
EP1284046B1 (en) Oscillator circuit
JP3625918B2 (en) Voltage generation circuit
US20080238561A1 (en) Piezoelectric oscillator
KR960003087A (en) Crystal oscillation circuit
KR100618059B1 (en) Integrated circuit comprising an oscillator
JP2005198084A (en) Differential oscillation circuit
JP2001217652A (en) Crystal oscillation circuit
US7928810B2 (en) Oscillator arrangement and method for operating an oscillating crystal
JP2003283305A (en) Oscillation circuit with temperature compensation
US6828868B2 (en) Semiconductor device having an oscillating circuit
JP4643838B2 (en) Integrated circuit for voltage controlled oscillator
JP6611007B2 (en) Level shift circuit
JP5035017B2 (en) Oscillator circuit
JP3221231B2 (en) Voltage controlled oscillator and PLL circuit
GB2136651A (en) Improvements in or relating to oscillators
JP2626589B2 (en) Oscillation circuit
US10924061B1 (en) Low-noise low-emission crystal oscillator and method thereof
JPH03283905A (en) Piezoelectric oscillator
US5675294A (en) Single pin crystal oscillator circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060919