JP2001209067A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JP2001209067A
JP2001209067A JP2000017071A JP2000017071A JP2001209067A JP 2001209067 A JP2001209067 A JP 2001209067A JP 2000017071 A JP2000017071 A JP 2000017071A JP 2000017071 A JP2000017071 A JP 2000017071A JP 2001209067 A JP2001209067 A JP 2001209067A
Authority
JP
Japan
Prior art keywords
light
shielding layer
region
thin film
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000017071A
Other languages
Japanese (ja)
Other versions
JP3419374B2 (en
Inventor
Kenji Sera
賢二 世良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000017071A priority Critical patent/JP3419374B2/en
Publication of JP2001209067A publication Critical patent/JP2001209067A/en
Application granted granted Critical
Publication of JP3419374B2 publication Critical patent/JP3419374B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device which can solve problems caused by the leak current by light in a thin film transistor. SOLUTION: In the active matrix liquid crystal display device incorporating a thin film transistor having a LDD region, a semiconductor layer which constitutes the thin film transistor is formed in the region between a lower light-shielding layer and an upper light-shielding layer, where a part of the light entering from a back light and reflected or transmitted between the lower light-shielding layer and the upper light-shielding layer passes to enter the LDD region of the thin film transistor. Thus, the light entering the LDD region is cut.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置に関
し、特に、薄膜トランジスタを組み込んだアクティブマ
トリックス型液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to an active matrix type liquid crystal display device incorporating a thin film transistor.

【0002】[0002]

【従来の技術】近年、壁掛けTVや投射型TVあるいは
OA機器用ディスプレイとして液晶パネルを用いた各種
液晶表示装置の開発が行われている。液晶パネルの中で
もアクティブ素子である薄膜トランジスタを液晶表示装
置に組み込んだアクティブマトリックス型液晶ディスプ
レイは、走査線数が増加してもコントラストや応答速度
が低下しない等の利点から高品位のOA機器用表示装置
やハイビジョン用表示装置を実現する上で有力であり、
液晶プロジェクション等の投射型液晶ディスプレイにお
いては大画面表示が容易に得られる利点を有している。
2. Description of the Related Art In recent years, various liquid crystal display devices using a liquid crystal panel as a display for a wall-mounted TV, a projection TV or an OA device have been developed. Among active liquid crystal panels, an active matrix type liquid crystal display in which a thin film transistor, which is an active element, is incorporated in a liquid crystal display device is a high-quality display device for OA equipment because of its advantages that the contrast and the response speed do not decrease even if the number of scanning lines increases. And high-definition display devices,
A projection type liquid crystal display such as a liquid crystal projection has an advantage that a large screen display can be easily obtained.

【0003】通常、液晶プロジェクション用途に使用さ
れるライトバルブ用アクティブマトリックス型液晶表示
装置は、小さな素子に強力な光を入射してTFTにより
液晶をスイッチングすることにより画素毎のON/OF
Fを行って、透過する光を画像情報に応じて制御し透過
した光をレンズなどの光学素子を介してスクリーンに拡
大投影しているが、その際、TFTの半導体活性層への
入射光による影響はもちろんのこと、レンズ等の光学系
からの反射光によってもTFT部のチャネル部や、特に
LDD(Lightly Doped Drain)領
域において光励起により発生する光リーク電流が問題と
なっている。
In general, an active matrix type liquid crystal display device for a light valve used for liquid crystal projection uses an ON / OF for each pixel by injecting strong light into a small element and switching the liquid crystal by a TFT.
F, the transmitted light is controlled in accordance with the image information, and the transmitted light is enlarged and projected on a screen through an optical element such as a lens. Not only the influence but also the light reflected from the optical system such as a lens causes a problem of a light leak current generated by light excitation in a channel portion of the TFT portion, particularly in an LDD (Lightly Doped Drain) region.

【0004】この問題はプロジェクタの小型化、高輝度
化が進むとともにライトバルブへの入射輝度が大きく増
加しており加速度的に問題となってきている。
[0004] This problem is becoming a problem at an accelerated rate as the size of the projector and the increase in the brightness of the projector have progressed, and the brightness of light incident on the light valve has greatly increased.

【0005】従来、このようなライトバルブ用アクティ
ブマトリックス型液晶表示装置では、図6に示すよう
に、ゲート線107とデータ線105とをそれぞれ直交
するようにマトリックス状に配し、ゲート線107とデ
ータ線105で区画される領域に画素電極であるITO
等の透明電極を、ゲート線107とデータ線105との
交差する部分にTFTを、それぞれ形成している。
Conventionally, in such an active matrix type liquid crystal display device for a light valve, as shown in FIG. 6, gate lines 107 and data lines 105 are arranged in a matrix so as to be orthogonal to each other. ITO, which is a pixel electrode,
TFTs are formed at the intersections of the gate lines 107 and the data lines 105, respectively.

【0006】データ線105には、TFTのソース領域
109に信号供給するためのデータ線−TFTコンタク
トが形成されており、画素電極であるITOとドレイン
電極とは、ITO−TFTコンタクトで接続されてい
る。また、TFTのチャネル部103とソース・ドレイ
ン電極109との間にはLDD領域108が形成されて
いる。
The data line 105 is provided with a data line-TFT contact for supplying a signal to the source region 109 of the TFT, and the pixel electrode ITO and the drain electrode are connected by the ITO-TFT contact. I have. An LDD region 108 is formed between the channel 103 of the TFT and the source / drain electrode 109.

【0007】ガラス基板等の透明絶縁性基板上に下地絶
縁膜を介して形成される下部遮光層102とTFT上部
にもうけられたブラックマトリックス層106を有す
る。つまり、液晶層をはさんでTFTの対抗基板側から
入射する場合、ブラックマトリックス層106で入射光
を遮光し、下部遮光層102で光学系などからの反射光
を遮光している。
A lower light-shielding layer 102 formed on a transparent insulating substrate such as a glass substrate via a base insulating film, and a black matrix layer 106 provided on the TFT are provided. That is, when the light enters from the substrate opposite to the TFT with the liquid crystal layer interposed therebetween, the incident light is blocked by the black matrix layer 106 and the reflected light from the optical system or the like is blocked by the lower light shielding layer 102.

【0008】ブラックマトリックス層は、絶縁膜層をは
さんでTFT基板側に形成する場合と、対向基板側に形
成する場合と、があるが、ブラックマトリックスをTF
Tの対抗基板側に形成する場合、2枚の基板の重ね合わ
せ精度として10μm程度をみこんで対抗基板側を大き
くしなければならないため開口率が大きくできないとい
う問題点がある。したがって開口率をたかめるためTF
Tと同一基板側にブラックマトリックスを設ける場合が
主流となりつつある。
A black matrix layer is formed on the TFT substrate side with an insulating film layer interposed therebetween, and is formed on the counter substrate side.
In the case of forming on the counter substrate side of T, there is a problem that the aperture ratio cannot be increased because the counter substrate side must be increased to allow about 10 μm as the overlay accuracy of the two substrates. Therefore, to increase the aperture ratio, TF
The case where a black matrix is provided on the same substrate side as T is becoming mainstream.

【0009】[0009]

【発明が解決しようとする課題】TFTと同一基板側に
ブラックマトリックスを設ける場合、半導体装置製造工
程を利用して高い位置合わせ精度を得るため前記のよう
な大きなマージンは見込む必要はないが、二つの遮光層
とTFTの位置関係に関しては考慮されておらず、2つ
の遮光層間での多重反射などによるTFTへの到達光等
に対する遮光対策は十分でなかった。特に、装置の小型
化高輝度化とともにこのような上下遮光層間を多重反射
してTFTに到達する光量が大きくなり、遮光性が十分
に確保されていないという問題が明らかになってきた。
In the case where a black matrix is provided on the same substrate side as the TFT, it is not necessary to expect such a large margin as described above in order to obtain high alignment accuracy using the semiconductor device manufacturing process. No consideration has been given to the positional relationship between the two light-shielding layers and the TFT, and measures to shield light reaching the TFT due to multiple reflections between the two light-shielding layers and the like have not been sufficient. In particular, with the miniaturization and high luminance of the device, the amount of light that reaches the TFT by multiple reflection between the upper and lower light-shielding layers becomes large, and the problem that the light-shielding property is not sufficiently ensured has become apparent.

【0010】特に、ゲート線の形成領域では下部遮光層
及びブラックマトリックスも十分に形成できているため
遮光は十分であるが、LDD領域などは開口率を高める
ために遮光層、ブラックマトリックス層共に幅が制限さ
れる。このため、ソース・ドレインに挟まれたポリシリ
コン層のLDD領域では、ブラックマトリックス層のエ
ッジ部分からの入射光が下部遮光層で反射しないように
位置関係を決めているが、光学系からの反射に対しては
十分でなく、この反射光がブラックマトリックで反射さ
れ下部遮光層との間で多重反射しTFTに到達するとい
う問題が発生していた。もちろん、入射光及び反射光の
方向成分は、ゲート線方向に平行な成分のみでなく様々
な方向成分を含むものであり、ゲート線下のチャネル領
域に入射するおそれもある。
In particular, the lower light-shielding layer and the black matrix are sufficiently formed in the gate line formation region, so that the light-shielding is sufficient. However, in the LDD region and the like, both the light-shielding layer and the black matrix layer have a width to increase the aperture ratio. Is limited. For this reason, in the LDD region of the polysilicon layer sandwiched between the source and the drain, the positional relationship is determined so that incident light from the edge portion of the black matrix layer is not reflected by the lower light shielding layer. However, there has been a problem that the reflected light is reflected by the black matrix, is reflected multiple times with the lower light shielding layer, and reaches the TFT. Of course, the directional components of the incident light and the reflected light include not only a component parallel to the gate line direction but also various directional components, and may enter a channel region below the gate line.

【0011】このような問題を解決する手段として特願
平10−354845号では、下部遮光層の端部をテー
パ形状とし、下部遮光層とデータ線とを兼ねる上部遮光
層との位置関係を規定することが提案されている。また
特願平11−109979号では、TFTのチャネル長
方向の側面近傍に形成される層間膜にダミーコンタクト
を形成し、そのダミーコンタクトの側壁に形成される配
線材料により側壁をも遮光する構造が提案されている。
As a means for solving such a problem, Japanese Patent Application No. 10-354845 discloses a method in which the lower light-shielding layer is tapered at the end and defines the positional relationship between the lower light-shielding layer and the upper light-shielding layer which also serves as a data line. It has been proposed to. Japanese Patent Application No. 11-109979 discloses a structure in which a dummy contact is formed in an interlayer film formed near the side surface of a TFT in the channel length direction, and the side wall is also shielded from light by a wiring material formed on the side wall of the dummy contact. Proposed.

【0012】これらの手段はいずれも有効な手段ではあ
るが、その特徴的な構造を作製するためにあらたな工程
が必要であり、製造工程が複雑化するという問題点を有
していた。
Although all of these means are effective means, a new step is required for producing a characteristic structure thereof, and there has been a problem that the manufacturing process becomes complicated.

【0013】本発明の第1の目的は、TFTの光リーク
電流に起因する問題を解決することができる液晶表示装
置を提供することである。
A first object of the present invention is to provide a liquid crystal display device which can solve the problem caused by the light leakage current of the TFT.

【0014】本発明の第2の目的は、ゲート線下のチャ
ネル領域における入射光の入射を有効に防止することが
できる液晶表示装置を提供することである。
A second object of the present invention is to provide a liquid crystal display device capable of effectively preventing incident light from entering a channel region below a gate line.

【0015】本発明の第3の目的は、併せてその製造を
効率化することができる液晶表示装置を提供することで
ある。
A third object of the present invention is to provide a liquid crystal display device capable of efficiently manufacturing the same.

【0016】[0016]

【課題を解決するための手段】本発明の第1の視点にお
いては、透明絶縁性基板上に積層する下部遮光層と、前
記下部遮光層上の領域内に第1層間膜を介して形成さ
れ、LDD領域及びソース/ドレイン領域を有するSi
半導体層からなる薄膜トランジスタと、前記薄膜トラン
ジスタ上にゲート絶縁膜を介して形成されるゲート電極
と、前記ゲート電極上層に第2層間膜を介して積層する
とともに、前記薄膜トランジスタの一のソース/ドレイ
ン領域に接続されるデータ線と、前記データ線上層に第
3層間絶縁膜を介して形成される上部遮光層と、前記上
部遮光層上層に第4層間絶縁膜を介して形成され、前記
薄膜トランジスタの他のソース/ドレイン領域に接続さ
れる画素電極と、を備える液晶表示装置において、前記
下部遮光層と前記上部遮光層との間の領域であって、バ
ックライトから入射する光のうち前記下部遮光層と前記
上部遮光層との間を反射ないし通過して前記薄膜トラン
ジスタの前記LDD領域に入射する光の通過する領域に
前記薄膜トランジスタを構成する前記半導体層を配設
し、かかる入射光を遮光することを特徴とする。
According to a first aspect of the present invention, there is provided a lower light-shielding layer laminated on a transparent insulating substrate, and formed in a region on the lower light-shielding layer via a first interlayer film. Having LDD region and source / drain region
A thin film transistor including a semiconductor layer, a gate electrode formed on the thin film transistor via a gate insulating film, and a second interlayer film on the gate electrode, and a source / drain region of one of the thin film transistors A data line to be connected, an upper light-shielding layer formed on the data line via a third interlayer insulating film, and an upper light-shielding layer formed on the upper light-shielding layer via a fourth interlayer insulating film; A liquid crystal display device comprising: a pixel electrode connected to a source / drain region; a region between the lower light-shielding layer and the upper light-shielding layer; The thin film transistor is placed in a region through which light that is reflected or passed through the upper light blocking layer and enters the LDD region of the thin film transistor passes. And disposing the semiconductor layer constituting the data, characterized by shielding such incident light.

【0017】本発明の第2の視点においては、透明絶縁
性基板上に積層する下部遮光層と、前記下部遮光層上の
領域内に第1層間膜を介して形成され、LDD領域及び
ソース/ドレイン領域を有するSi半導体層からなる薄
膜トランジスタと、前記薄膜トランジスタ上にゲート絶
縁膜を介して形成されるゲート電極と、前記ゲート電極
上に第2層間膜を介して積層するとともに、前記薄膜ト
ランジスタの一のソース/ドレイン領域に接続されるデ
ータ線と、前記データ線上に第3層間絶縁膜を介して形
成される上部遮光層と、前記上部遮光層上に第4層間絶
縁膜を介して形成され、前記薄膜トランジスタの他のソ
ース/ドレイン領域に接続される画素電極と、を備える
液晶表示装置において、前記下部遮光層上の領域内に前
記第1層間膜を介して配設されるとともに、前記薄膜ト
ランジスタと同一の層に分離して少なくとも前記LDD
領域側方を覆うように形成され、Si半導体からなる所
定数の第2半導体層を備え、前記薄膜トランジスタと前
記第2半導体層との間に前記ゲート絶縁膜ないし前記第
2層間膜が介在することを特徴とする。
According to a second aspect of the present invention, a lower light-shielding layer laminated on a transparent insulating substrate, and a first interlayer film formed in a region on the lower light-shielding layer via a first interlayer film, and an LDD region and a source / source region are formed. A thin film transistor formed of a Si semiconductor layer having a drain region, a gate electrode formed on the thin film transistor via a gate insulating film, and a layer stacked on the gate electrode via a second interlayer film; A data line connected to a source / drain region, an upper light-shielding layer formed on the data line via a third interlayer insulating film, and an upper light-shielding layer formed on the upper light-shielding layer via a fourth interlayer insulating film; A pixel electrode connected to another source / drain region of the thin film transistor, wherein the first interlayer film is interposed in a region on the lower light shielding layer. Together are arranged Te, at least the LDD separated in the same layer as the thin film transistor
The semiconductor device includes a predetermined number of second semiconductor layers formed of a Si semiconductor and formed so as to cover the side of the region, and the gate insulating film or the second interlayer film is interposed between the thin film transistor and the second semiconductor layer. It is characterized by.

【0018】また、前記液晶表示装置において、前記第
2半導体層は、前記薄膜トランジスタを形成する工程と
同一工程で形成されることが好ましい。
Further, in the liquid crystal display device, it is preferable that the second semiconductor layer is formed in the same step as the step of forming the thin film transistor.

【0019】また、前記液晶表示装置において、前記ソ
ース・ドレイン電極領域は、前記第2半導体層と接続す
ることが好ましい。
In the liquid crystal display device, it is preferable that the source / drain electrode region is connected to the second semiconductor layer.

【0020】また、前記液晶表示装置において、前記第
2半導体層は、ソース・ドレイン電極領域であることが
好ましい。
In the liquid crystal display device, it is preferable that the second semiconductor layer is a source / drain electrode region.

【0021】また、前記液晶表示装置において、前記ゲ
ート電極は、少なくとも前記下部遮光層側がシリコン材
料で構成され、前記基板に斜めから入射し、前記下部遮
光膜と前記上部遮光膜とで多重反射して前記薄膜トラン
ジスタの前記LDD領域に入射する光を吸収することが
好ましい。
Further, in the liquid crystal display device, the gate electrode is made of a silicon material at least on the lower light-shielding layer side, enters the substrate obliquely, and is multiply reflected by the lower light-shielding film and the upper light-shielding film. Preferably, the light incident on the LDD region of the thin film transistor is absorbed.

【0022】本発明の第3の視点においては、透明絶縁
性基板上に積層する下部遮光層と、前記下部遮光層上の
領域内に第1層間膜を介して形成され、LDD領域及び
ソース/ドレイン領域を有するSi半導体層からなる薄
膜トランジスタと、前記薄膜トランジスタ上にゲート絶
縁膜を介して形成されるゲート電極と、前記ゲート電極
上層に第2層間膜を介して積層するとともに、前記薄膜
トランジスタの一のソース/ドレイン領域に接続される
データ線と、前記データ線上層に第3層間絶縁膜を介し
て形成される上部遮光層と、前記上部遮光層上層に第4
層間絶縁膜を介して形成され、前記薄膜トランジスタの
他のソース/ドレイン領域に接続される画素電極と、を
備える液晶表示装置において、前記ゲート電極は、少な
くとも前記下部遮光層側がシリコン材料から構成されて
おり、前記薄膜トランジスタの少なくとも前記LDD領
域の側方にも配され、前記LDD領域の側方を覆うよう
に形成されることを特徴とする。
According to a third aspect of the present invention, a lower light-shielding layer laminated on a transparent insulating substrate, and a first interlayer film formed in a region on the lower light-shielding layer with an LDD region and a source / light source. A thin film transistor including a Si semiconductor layer having a drain region, a gate electrode formed on the thin film transistor via a gate insulating film, and a second interlayer film stacked on the gate electrode, and one of the thin film transistors A data line connected to the source / drain region; an upper light-shielding layer formed on the data line via a third interlayer insulating film;
A pixel electrode formed through an interlayer insulating film and connected to another source / drain region of the thin film transistor, wherein the gate electrode has at least the lower light-shielding layer side made of a silicon material. The thin film transistor is also arranged at least on the side of the LDD region, and is formed so as to cover the side of the LDD region.

【0023】また、前記液晶表示装置において、前記デ
ータ線は、前記ゲート電極ないし前記第2半導体層の上
面を前記第2層間膜を介して前記下部遮光層と同じ領域
をもって覆うことが好ましい。
In the liquid crystal display device, it is preferable that the data line covers an upper surface of the gate electrode or the second semiconductor layer with the same region as the lower light shielding layer via the second interlayer film.

【0024】[0024]

【発明の実施の形態】本発明に係る液晶表示装置は、そ
の好ましい一実施の形態において、本構造により上下遮
光層間で多重反射により浸入する光をTFT側面に設置
された半導体層で吸収遮光し、TFTに到達する光を低
減させ、画素をスイッチするTFTの光リーク電流に起
因する問題が解決される。本発明による形態では製造過
程において半導体層を分離して同時に形成できるので、
遮光に用いるため新たな工程を追加することなく遮光効
果を獲得できるという利点を持つ。
BEST MODE FOR CARRYING OUT THE INVENTION In a preferred embodiment of the liquid crystal display device according to the present invention, according to the present structure, light penetrating by multiple reflection between upper and lower light-shielding layers is absorbed and blocked by a semiconductor layer provided on the side surface of the TFT. This reduces the light reaching the TFT and solves the problem caused by the light leakage current of the TFT that switches the pixel. In the embodiment according to the present invention, the semiconductor layers can be separated and formed simultaneously in the manufacturing process,
Since it is used for shading, there is an advantage that a shading effect can be obtained without adding a new process.

【0025】[0025]

【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention;

【0026】まず、図1を参照して、本発明の実施例1
に係る液晶表示装置について説明する。図1は、本発明
の実施例1に係る多結晶シリコン薄膜トランジスタを用
いた液晶表示装置の構造を模式的に示す図であり、
(a)は平面図、(b)はA−A´間における断面図で
ある。
First, referring to FIG. 1, a first embodiment of the present invention will be described.
Will be described. FIG. 1 is a diagram schematically showing a structure of a liquid crystal display device using a polycrystalline silicon thin film transistor according to Example 1 of the present invention,
(A) is a plan view, and (b) is a cross-sectional view between AA ′.

【0027】図1に示す液晶表示装置1は、以下の工程
により製造される。まず、ガラス基板(図示せず)の上
にガラス基板をカバーする下地絶縁膜(図示せず)を形
成する。これはガラス基板からの不純物の拡散を防ぐた
めである。続いて、この上部に下部遮光層2を形成す
る。この上に第1の層間絶縁膜(図示せず)を形成した
のち薄膜トランジスタのチャネル部となる薄膜半導体層
3を形成する。この薄膜半導体層3は、CVD等の方法
を用いてアモルファスシリコン(a−Si)を成膜した
のちに、熱処理あるいはレーザ結晶化等の方法を用いて
良質の多結晶シリコン膜(p−Si)とすることにより
形成する。
The liquid crystal display device 1 shown in FIG. 1 is manufactured by the following steps. First, a base insulating film (not shown) for covering the glass substrate is formed on a glass substrate (not shown). This is to prevent diffusion of impurities from the glass substrate. Subsequently, a lower light-shielding layer 2 is formed on the upper portion. After forming a first interlayer insulating film (not shown) on this, a thin film semiconductor layer 3 to be a channel portion of the thin film transistor is formed. The thin film semiconductor layer 3 is formed by depositing amorphous silicon (a-Si) using a method such as CVD and then using a method such as heat treatment or laser crystallization to form a high-quality polycrystalline silicon film (p-Si). It forms by doing.

【0028】本実施例では、この後、薄膜トランジスタ
の島状領域を形成するとともに、トランジスのチャネル
及びLDD領域8近傍両側の下部遮光層2パターン内に
遮光層エッジからの浸入光を遮蔽するように半導体層4
を用いて遮蔽パターンを形成することを特徴としてい
る。このとき、この遮蔽パターンは、薄膜トランジスタ
とは分離させるとともに、特にLDD領域8への光の浸
入を遮蔽するように形成する。
In this embodiment, thereafter, island-shaped regions of the thin-film transistor are formed, and light entering from the light-shielding layer edge is shielded in the lower light-shielding layer 2 pattern on both sides near the transistor channel and the LDD region 8. Semiconductor layer 4
Is used to form a shielding pattern. At this time, the shielding pattern is formed so as to be separated from the thin film transistor and to shield light intrusion into the LDD region 8 in particular.

【0029】この後、ゲート絶縁膜(図示せず)、ゲー
ト電極7、第2の層間絶縁膜(図示せず)を順次形成し
たのち、Alで形成されるデータ線5を形成する。この
データ線は薄膜トランジスタの一方のソース・ドレイン
にコンタクトホール(図示せず)を介して接続する。さ
らに、この上部に第3の層間絶縁膜(図示せず)を介し
てブラックマトリックス6となるAlを形成する。そし
て最後に、第4の層間絶縁膜(図示せず)を介して透明
電極(図示せず)を形成して素子が完成する。このとき
この透明電極はコンタクトホール等を介して薄膜トラン
ジスタのもう一方のソース・ドレインに接続されるよう
に形成する。
Thereafter, a gate insulating film (not shown), a gate electrode 7, and a second interlayer insulating film (not shown) are sequentially formed, and then a data line 5 made of Al is formed. This data line is connected to one source / drain of the thin film transistor via a contact hole (not shown). Further, Al serving as a black matrix 6 is formed on this via a third interlayer insulating film (not shown). Finally, a transparent electrode (not shown) is formed via a fourth interlayer insulating film (not shown) to complete the device. At this time, the transparent electrode is formed so as to be connected to the other source / drain of the thin film transistor via a contact hole or the like.

【0030】薄膜トランジスタのLDD領域及びチャネ
ル領域に光を照射すると、光によるキャリアが生成さ
れ、これがリーク電流となり正常なスイッチ動作ができ
なくなる。この問題は、とくに画素スイッチトランジス
タで生じる。そこで、画素スイッチを形成する薄膜トラ
ンジスタ、特にLDD領域、チャネル領域への照射光を
極力低減する必要がある。特に、強力な照射光下で使用
される液晶ライトバルブ用TFT基板等では、TFTの
上下を遮光し直接光の照射を遮光する方法がとられてい
るが、この場合でも、遮光パタン側面からの多重反射に
より浸入する光が問題となる。
When light is applied to the LDD region and the channel region of the thin film transistor, carriers are generated by the light, and this causes a leak current to make it impossible to perform a normal switching operation. This problem occurs especially in the pixel switch transistor. Therefore, it is necessary to minimize the irradiation light to the thin film transistor forming the pixel switch, particularly to the LDD region and the channel region. In particular, in the case of a TFT substrate for a liquid crystal light valve used under strong irradiation light, a method is adopted in which the upper and lower portions of the TFT are shielded from light so that direct light irradiation is shielded. Light entering due to multiple reflection becomes a problem.

【0031】この問題に対して、本実施例の液晶表示装
置では、薄膜トランジスタのチャネル、LDD領域の側
面近傍に半導体層を用いて光遮蔽層を形成することによ
り解決している。すなわち、図1の半導体遮光層4で
は、側面から多重反射で浸入してくる光を吸収すること
により遮光する。本手段は従来のメタル等の遮光層と異
なり、光を反射させるのではなく吸収することによりT
FTへ到達する光を低減させるため、より有効に不要な
光を遮光することができる。特に、半導体遮光層は問題
となる青光に対して吸収率が高く、低減効果が高い。
This problem is solved in the liquid crystal display device of the present embodiment by forming a light shielding layer using a semiconductor layer near the channel of the thin film transistor and the side surface of the LDD region. That is, the semiconductor light-shielding layer 4 of FIG. 1 blocks light by absorbing light that enters from the side surface by multiple reflection. This means is different from a conventional light-shielding layer made of metal or the like in that it absorbs light rather than reflects it so that T
Since the light reaching the FT is reduced, unnecessary light can be more effectively blocked. In particular, the semiconductor light-shielding layer has a high absorptance to the problematic blue light, and has a high reduction effect.

【0032】次に、本発明の実施例2に係る液晶表示装
置について、図2を参照して説明する。図2は、本発明
の実施例2に係る多結晶シリコン薄膜トランジスタを用
いた液晶表示装置の構造を模式的に示す図であり、
(a)は平面図、(b)はB−B´間における断面図で
ある。
Next, a liquid crystal display device according to a second embodiment of the present invention will be described with reference to FIG. FIG. 2 is a diagram schematically showing a structure of a liquid crystal display device using a polycrystalline silicon thin film transistor according to Example 2 of the present invention,
(A) is a plan view, and (b) is a cross-sectional view along BB '.

【0033】本実施例と前記実施例1との相違点は、余
分な光を遮光する半導体層4を形成する領域を変えたこ
とであり、その他の構成、製造方法等については前記実
施例1と同様である。
The difference between the present embodiment and the first embodiment is that the region where the semiconductor layer 4 for shielding extraneous light is formed is changed, and other structures and manufacturing methods are the same as those of the first embodiment. Is the same as

【0034】図2に示すように、本実施例の液晶表示装
置11は、ガラス基板の上に下地絶縁膜(図示せず)を
形成し、下部遮光層2及び第1の層間絶縁膜(図示せ
ず)を形成したのち、薄膜トランジスタのチャネル部と
なる薄膜半導体層3を形成する。ここで本実施例では、
薄膜トランジスタの島状領域を形成すると共に、トラン
ジスのLDD領域8近傍両側の下部遮光層2パターン内
に半導体層4が残るように遮蔽パターンを形成すること
を特徴としている。
As shown in FIG. 2, in the liquid crystal display device 11 of this embodiment, a base insulating film (not shown) is formed on a glass substrate, and the lower light shielding layer 2 and the first interlayer insulating film (FIG. (Not shown), a thin film semiconductor layer 3 to be a channel portion of the thin film transistor is formed. Here, in this embodiment,
It is characterized in that an island-shaped region of the thin film transistor is formed, and a shielding pattern is formed so that the semiconductor layer 4 remains in the lower light shielding layer 2 pattern on both sides near the LDD region 8 of the transistor.

【0035】このあと、ゲート絶縁膜(図示せず)、ゲ
ート電極7、第2の層間絶縁膜(図示せず)を順次形成
したのち、Alで形成されるデータ線5を形成する。さ
らにこの上部に第3の層間絶縁膜を介してブラックマト
リックスとなるAlを形成6する。そして最後に、第4
の層間絶縁膜(図示せず)を介して透明電極(図示せ
ず)を形成して素子が完成する。
Thereafter, a gate insulating film (not shown), a gate electrode 7, and a second interlayer insulating film (not shown) are sequentially formed, and then a data line 5 made of Al is formed. Further, Al serving as a black matrix is formed 6 on this via a third interlayer insulating film. And finally, the fourth
A transparent electrode (not shown) is formed via an interlayer insulating film (not shown) to complete the device.

【0036】このように、遮光パタンをLDD側面のみ
に形成する方法によっても、遮光の効果を高く維持する
ことができる。これは、LDD領域の電界が強く、より
光の影響を受けやすい領域であるからだけでなく、チャ
ネル領域はゲート線上にあり、遮光パタンも広く十分な
遮光対策がとれているからである(この場合のゲート線
は金属膜を想定)。これに対して、LDD領域は開口率
を高くするため遮光パタンに制限があり、遮光エッジか
らの多重反射光の影響を受けやすい。したがって本実施
例の構造によっても十分に遮光することが可能になる。
As described above, the light-shielding effect can be maintained at a high level by the method of forming the light-shielding pattern only on the side surfaces of the LDD. This is not only because the LDD region is a region where the electric field is strong and is more susceptible to light, but also because the channel region is on the gate line and the light-shielding pattern is wide and sufficient light-shielding measures are taken. In this case, the gate line is assumed to be a metal film). On the other hand, the LDD region has a limited light-shielding pattern in order to increase the aperture ratio, and is easily affected by multiple reflected light from the light-shielded edge. Therefore, it is possible to sufficiently shield light even with the structure of this embodiment.

【0037】次に、本発明の実施例3に係る液晶表示装
置について、図3を参照して説明する。図3は、本発明
の実施例3に係る多結晶シリコン薄膜トランジスタを用
いた液晶表示装置の構造を模式的に示す図であり、
(a)は平面図、(b)はC−C´間における断面図で
ある。
Next, a liquid crystal display device according to a third embodiment of the present invention will be described with reference to FIG. FIG. 3 is a diagram schematically illustrating a structure of a liquid crystal display device using a polycrystalline silicon thin film transistor according to Embodiment 3 of the present invention.
(A) is a plan view, and (b) is a cross-sectional view between CC '.

【0038】本実施例と前記実施例1との相違点は、同
様に余分な光を遮光する半導体層3を形成する領域を変
えたことであり、その他の構成、製造方法等については
前記実施例1と同様である。
The difference between the present embodiment and the first embodiment is that the region where the semiconductor layer 3 for shielding extraneous light is formed is similarly changed. Same as Example 1.

【0039】図3に示すように、本実施例の液晶表示装
置21は、ガラス基板(図示せず)の上に下地絶縁膜
(図示せず)、下部遮光層2及び第1の層間絶縁膜(図
示せず)を形成したのち、薄膜トランジスタのチャネル
部となる薄膜半導体層3を形成する。ここで本実施例で
は、薄膜トランジスタの島状領域を形成すると共に、ト
ランジスのチャネル及びLDD領域近傍両側の下部遮光
層パターン内に半導体層4が残り、かつ、遮光パタ−ン
がデータ線側に接続されるように遮蔽パターンを形成す
ることを特徴としている。
As shown in FIG. 3, the liquid crystal display device 21 of this embodiment has a base insulating film (not shown), a lower light shielding layer 2 and a first interlayer insulating film on a glass substrate (not shown). After forming (not shown), a thin film semiconductor layer 3 to be a channel portion of the thin film transistor is formed. In this embodiment, the island-like region of the thin film transistor is formed, the semiconductor layer 4 remains in the lower light-shielding layer pattern on both sides near the transistor channel and the LDD region, and the light-shielding pattern is connected to the data line side. It is characterized in that a shielding pattern is formed as described above.

【0040】このあと、ゲート絶縁膜(図示せず)、ゲ
ート電極7、第2の層間絶縁膜(図示せず)を順次形成
したのち、データ線5を形成する。さらに、この上部に
第3の層間絶縁膜(図示せず)を介してブラックマトリ
ックス6を形成し、第4の層間絶縁膜(図示せず)を介
して透明電極(図示せず)を形成して素子が完成する。
Thereafter, a gate insulating film (not shown), a gate electrode 7, and a second interlayer insulating film (not shown) are sequentially formed, and then a data line 5 is formed. Further, a black matrix 6 is formed on this via a third interlayer insulating film (not shown), and a transparent electrode (not shown) is formed via a fourth interlayer insulating film (not shown). The element is completed.

【0041】このように遮光パタ−ンをデータ線側に接
続しても遮光の効果を得ることができる。すなわち、孤
立パターンの場合には、半導体活性層と同じためにゲー
ト線の電位により電界効果等による影響が懸念される。
しかしながら本実施例のようにデータ線側に接続されて
いると、このような影響を軽減することができる。光発
生電荷が液晶を駆動させる透明電極側にもれると問題に
なるが、データ線側に接続されている場合には問題とな
らない。このとき遮光パタンは不純物を含む場合と含ま
ない場合とどちらでも効果が得ることができる。
As described above, even when the light-shielding pattern is connected to the data line, the light-shielding effect can be obtained. That is, in the case of an isolated pattern, since it is the same as the semiconductor active layer, there is a concern that the potential of the gate line may affect the electric field effect.
However, if the connection is made on the data line side as in this embodiment, such an effect can be reduced. A problem occurs when the photo-generated charges leak to the transparent electrode side for driving the liquid crystal, but does not cause a problem when the charges are connected to the data line side. At this time, the effect can be obtained regardless of whether the light-shielding pattern contains impurities or not.

【0042】また、図4に示す本発明の他の構成のよう
に、データ線5のAlの幅をこのLDD及びチャネル領
域近傍で拡大(延在)する構造でも効果を奏することが
でき、また、図5に示す構成ように、ゲート電極7がシ
リコン材料で構成されている場合、ゲート電極でこのよ
うな遮光パターンを形成することによっても同様の効果
を得ることができる。
Also, as in the other configuration of the present invention shown in FIG. 4, the effect can be exerted even in a structure in which the width of Al of data line 5 is enlarged (extended) in the vicinity of the LDD and the channel region. As shown in FIG. 5, when the gate electrode 7 is made of a silicon material, a similar effect can be obtained by forming such a light shielding pattern with the gate electrode.

【0043】更に、ゲート電極として下層面にシリコン
層を有するゲート電極層を用いることにより、下からの
反射光を同様に吸収して同様の効果を得ることができ
る。特にゲート電極を用いて同様の遮光パターンを形成
する場合には、本発明の実施例1のように同一層で形成
する場合と比較して、遮光パターンと半導体とのスペー
スを小さくすることができるため、より遮光の効果を高
めることができるという利点を有する。
Further, by using a gate electrode layer having a silicon layer on the lower surface as a gate electrode, reflected light from below can be similarly absorbed and the same effect can be obtained. In particular, when a similar light-shielding pattern is formed using a gate electrode, the space between the light-shielding pattern and the semiconductor can be reduced as compared with the case where the same light-shielding pattern is formed in the same layer as in Embodiment 1 of the present invention. Therefore, there is an advantage that the light-shielding effect can be further enhanced.

【0044】なお、図2、図3、図5の構成において、
データ線のAlの幅を図4のように拡大する構造でも同
様の効果が得られることを確認している。
Incidentally, in the configuration of FIGS. 2, 3 and 5,
It has been confirmed that the same effect can be obtained even in a structure in which the width of Al of the data line is enlarged as shown in FIG.

【0045】[0045]

【発明の効果】以上説明したように、本発明の構成によ
れば、光が強くなるにつれ反射光が幾重にも多重反射し
てトランジスタに到達するという問題を回避することが
できるという効果を奏する。その理由は、トランジスタ
に用いる半導体層と同じ材料で遮光することにより、光
吸収効率を高くすることができ、余分な光を選択的に吸
収して遮光することができるからである。
As described above, according to the structure of the present invention, there is an effect that it is possible to avoid the problem that, as the light becomes stronger, the reflected light is multiply reflected and reaches the transistor. . The reason is that light shielding can be performed with the same material as the semiconductor layer used for the transistor, whereby light absorption efficiency can be increased, and excess light can be selectively absorbed to block light.

【0046】また、本発明の構成により、トランジスタ
に影響の少ない赤光等はあまり吸収せず、効率的な遮光
効果を実現し、また、同時に半導体層をそのまま使用す
ることにより、パターンの変更のみで遮光構造を実現す
ることができ、工程の増加を招かないという効果も奏す
る。
Further, according to the structure of the present invention, red light or the like having little influence on the transistor is not absorbed so much that an efficient light-shielding effect is realized. Accordingly, a light-shielding structure can be realized, and an effect of not increasing the number of steps can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1にかかる液晶表示装置の構造
を模式的に示す図であり、(a)は平面図、(b)はA
−A´間における断面図である。
FIGS. 1A and 1B are diagrams schematically showing a structure of a liquid crystal display device according to a first embodiment of the present invention, wherein FIG. 1A is a plan view and FIG.
It is sectional drawing between -A '.

【図2】本発明の実施例2にかかる液晶表示装置の構造
を模式的に示す図であり、(a)は平面図、(b)はB
−B´間における断面図である。
FIGS. 2A and 2B are diagrams schematically illustrating a structure of a liquid crystal display device according to a second embodiment of the present invention, wherein FIG. 2A is a plan view and FIG.
It is sectional drawing between -B '.

【図3】本発明の実施例3にかかる液晶表示装置の構造
を模式的に示す図であり、(a)は平面図、(b)はC
−C´間における断面図である。
3A and 3B are diagrams schematically illustrating a structure of a liquid crystal display device according to a third embodiment of the present invention, wherein FIG. 3A is a plan view and FIG.
It is sectional drawing between -C '.

【図4】本発明の他の実施例にかかる液晶表示装置の構
造を模式的に示す図であり、(a)は平面図、(b)は
D−D´線における断面図である。
4A and 4B are diagrams schematically illustrating a structure of a liquid crystal display device according to another embodiment of the present invention, wherein FIG. 4A is a plan view and FIG. 4B is a cross-sectional view taken along line DD ′.

【図5】本発明の他の実施例にかかる液晶表示装置の構
造を模式的に示す図であり、(a)は平面図、(b)は
E−E´線における断面図である。
5A and 5B are diagrams schematically illustrating a structure of a liquid crystal display device according to another embodiment of the present invention, wherein FIG. 5A is a plan view and FIG. 5B is a cross-sectional view taken along line EE ′.

【図6】従来の液晶表示装置の構造を模式的に示す図で
あり、(a)は平面図、(b)はX−X´線における断
面図である。
6A and 6B are diagrams schematically showing a structure of a conventional liquid crystal display device, wherein FIG. 6A is a plan view and FIG. 6B is a cross-sectional view taken along line XX ′.

【符号の説明】[Explanation of symbols]

1、11、21、31、41、101 液晶表示装置 2、102 遮光層(下部遮光層) 3、103 半導体層(チャネル部) 4 半導体層(遮光用) 5、105 データ線 6、106 ブラックマトリックス層 7、107 ゲート線(ゲート電極) 8、108 LDD領域 9、109 ソース/ドレイン領域 1, 11, 21, 31, 41, 101 Liquid crystal display device 2, 102 Light shielding layer (lower light shielding layer) 3, 103 Semiconductor layer (channel portion) 4 Semiconductor layer (for light shielding) 5, 105 Data line 6, 106 Black matrix Layer 7, 107 Gate line (gate electrode) 8, 108 LDD region 9, 109 Source / drain region

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 JA24 JB23 JB24 JB32 JB33 JB51 JB52 KA04 KA07 MA29 MA30 NA17 NA22 PA09 PA13 RA05 5C094 AA16 AA25 BA02 BA44 ED15 5F110 AA06 BB01 CC02 DD02 DD11 EE09 GG02 GG13 GG44 HL03 HM15 NN44 NN48 PP01 PP03 ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference) 2H092 JA24 JB23 JB24 JB32 JB33 JB51 JB52 KA04 KA07 MA29 MA30 NA17 NA22 PA09 PA13 RA05 5C094 AA16 AA25 BA02 BA44 ED15 5F110 AA06 BB01 CC02 DD02 DD11 EE09 GG02 NN03 NN03 PP03

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】透明絶縁性基板上に積層する下部遮光層
と、 前記下部遮光層上の領域内に第1層間膜を介して形成さ
れ、LDD領域及びソース/ドレイン領域を有するSi
半導体層からなる薄膜トランジスタと、 前記薄膜トランジスタ上にゲート絶縁膜を介して形成さ
れるゲート電極と、 前記ゲート電極上層に第2層間膜を介して積層するとと
もに、前記薄膜トランジスタの一のソース/ドレイン領
域に接続されるデータ線と、 前記データ線上層に第3層間絶縁膜を介して形成される
上部遮光層と、 前記上部遮光層上層に第4層間絶縁膜を介して形成さ
れ、前記薄膜トランジスタの他のソース/ドレイン領域
に接続される画素電極と、を備える液晶表示装置におい
て、 前記下部遮光層と前記上部遮光層との間の領域であっ
て、バックライトから入射する光のうち前記下部遮光層
と前記上部遮光層との間を反射ないし通過して前記薄膜
トランジスタの前記LDD領域に入射する光の通過する
領域に前記薄膜トランジスタを構成する前記半導体層を
配設し、かかる入射光を遮光することを特徴とする液晶
表示装置。
A lower light-shielding layer laminated on a transparent insulating substrate; and a Si formed in a region on the lower light-shielding layer via a first interlayer film and having an LDD region and a source / drain region.
A thin film transistor including a semiconductor layer, a gate electrode formed on the thin film transistor via a gate insulating film, and a second interlayer film stacked on the gate electrode and a source / drain region of one of the thin film transistors A data line to be connected, an upper light-shielding layer formed on the data line via a third interlayer insulating film, and an upper light-shielding layer formed on the upper light-shielding layer via a fourth interlayer insulating film, A liquid crystal display device comprising: a pixel electrode connected to a source / drain region; a region between the lower light-shielding layer and the upper light-shielding layer; The thin film transistor is placed in a region through which light incident on the LDD region of the thin film transistor after being reflected or passed through the upper light shielding layer passes. The liquid crystal display device, characterized in that by disposing the semiconductor layer constituting the register, shields such incident light.
【請求項2】透明絶縁性基板上に積層する下部遮光層
と、 前記下部遮光層上の領域内に第1層間膜を介して形成さ
れ、LDD領域及びソース/ドレイン領域を有するSi
半導体層からなる薄膜トランジスタと、 前記薄膜トランジスタ上にゲート絶縁膜を介して形成さ
れるゲート電極と、 前記ゲート電極上に第2層間膜を介して積層するととも
に、前記薄膜トランジスタの一のソース/ドレイン領域
に接続されるデータ線と、 前記データ線上に第3層間絶縁膜を介して形成される上
部遮光層と、 前記上部遮光層上に第4層間絶縁膜を介して形成され、
前記薄膜トランジスタの他のソース/ドレイン領域に接
続される画素電極と、 を備える液晶表示装置において、 前記下部遮光層上の領域内に前記第1層間膜を介して配
設されるとともに、前記薄膜トランジスタと同一の層に
分離して少なくとも前記LDD領域側方を覆うように形
成され、Si半導体からなる所定数の第2半導体層を備
え、 前記薄膜トランジスタと前記第2半導体層との間に前記
ゲート絶縁膜ないし前記第2層間膜が介在することを特
徴とする液晶表示装置。
A lower light-shielding layer laminated on a transparent insulating substrate; and a Si formed in a region on the lower light-shielding layer via a first interlayer film and having an LDD region and a source / drain region.
A thin film transistor formed of a semiconductor layer, a gate electrode formed on the thin film transistor via a gate insulating film, and stacked on the gate electrode via a second interlayer film, and in one source / drain region of the thin film transistor A data line to be connected, an upper light-shielding layer formed on the data line via a third interlayer insulating film, and an upper light-shielding layer formed on the upper light-shielding layer via a fourth interlayer insulating film;
A liquid crystal display device comprising: a pixel electrode connected to another source / drain region of the thin film transistor; and a pixel electrode disposed in a region on the lower light-shielding layer via the first interlayer film. A predetermined number of second semiconductor layers formed of a Si semiconductor and formed so as to cover at least the side of the LDD region separately in the same layer, wherein the gate insulating film is provided between the thin film transistor and the second semiconductor layer; A liquid crystal display device having the second interlayer film interposed therebetween.
【請求項3】前記第2半導体層は、前記薄膜トランジス
タを形成する工程と同一工程で形成されることを特徴と
する請求項2記載の液晶表示装置。
3. The liquid crystal display device according to claim 2, wherein said second semiconductor layer is formed in the same step as the step of forming said thin film transistor.
【請求項4】前記ソース・ドレイン電極領域は、前記第
2半導体層と接続することを特徴とする請求項2又は3
記載の液晶表示装置。
4. The semiconductor device according to claim 2, wherein said source / drain electrode region is connected to said second semiconductor layer.
The liquid crystal display device as described in the above.
【請求項5】前記第2半導体層は、ソース・ドレイン電
極領域であることを特徴とする請求項4記載の液晶表示
装置。
5. The liquid crystal display device according to claim 4, wherein said second semiconductor layer is a source / drain electrode region.
【請求項6】前記ゲート電極は、少なくとも前記下部遮
光層側がシリコン材料で構成され、前記基板に斜めから
入射し、前記下部遮光膜と前記上部遮光膜とで多重反射
して前記薄膜トランジスタの前記LDD領域に入射する
光を吸収することを特徴とする請求項1乃至5のいずれ
か一に記載の液晶表示装置。
6. The LDD of the thin film transistor, wherein at least the lower light-shielding layer side of the gate electrode is made of a silicon material, enters the substrate obliquely, and is multiple-reflected by the lower light-shielding film and the upper light-shielding film. The liquid crystal display device according to claim 1, wherein light incident on the region is absorbed.
【請求項7】透明絶縁性基板上に積層する下部遮光層
と、 前記下部遮光層上の領域内に第1層間膜を介して形成さ
れ、LDD領域及びソース/ドレイン領域を有するSi
半導体層からなる薄膜トランジスタと、 前記薄膜トランジスタ上にゲート絶縁膜を介して形成さ
れるゲート電極と、 前記ゲート電極上層に第2層間膜を介して積層するとと
もに、前記薄膜トランジスタの一のソース/ドレイン領
域に接続されるデータ線と、 前記データ線上層に第3層間絶縁膜を介して形成される
上部遮光層と、 前記上部遮光層上層に第4層間絶縁膜を介して形成さ
れ、前記薄膜トランジスタの他のソース/ドレイン領域
に接続される画素電極と、を備える液晶表示装置におい
て、 前記ゲート電極は、少なくとも前記下部遮光層側がシリ
コン材料から構成されており、前記薄膜トランジスタの
少なくとも前記LDD領域の側方にも配され、前記LD
D領域の側方を覆うように形成されることを特徴とする
液晶表示装置。
7. A lower light-shielding layer laminated on a transparent insulating substrate, and Si formed in a region on the lower light-shielding layer via a first interlayer film and having an LDD region and a source / drain region.
A thin film transistor including a semiconductor layer, a gate electrode formed on the thin film transistor via a gate insulating film, and a second interlayer film stacked on the gate electrode and a source / drain region of one of the thin film transistors A data line to be connected, an upper light-shielding layer formed on the data line via a third interlayer insulating film, and an upper light-shielding layer formed on the upper light-shielding layer via a fourth interlayer insulating film, A pixel electrode connected to a source / drain region, wherein at least the lower light-shielding layer side of the gate electrode is made of a silicon material, and at least a side of the LDD region of the thin film transistor. Said LD
A liquid crystal display device formed so as to cover the side of the D region.
【請求項8】前記データ線は、前記ゲート電極ないし前
記第2半導体層の上面を前記第2層間膜を介して前記下
部遮光層と同じ領域をもって覆うことを特徴とする請求
項1乃至7のいずれか一に記載の液晶表示装置。
8. The data line according to claim 1, wherein the data line covers the upper surface of the gate electrode or the second semiconductor layer with the same region as the lower light shielding layer via the second interlayer film. The liquid crystal display device according to any one of the above.
JP2000017071A 2000-01-26 2000-01-26 Liquid crystal display Expired - Fee Related JP3419374B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000017071A JP3419374B2 (en) 2000-01-26 2000-01-26 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000017071A JP3419374B2 (en) 2000-01-26 2000-01-26 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2001209067A true JP2001209067A (en) 2001-08-03
JP3419374B2 JP3419374B2 (en) 2003-06-23

Family

ID=18544109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000017071A Expired - Fee Related JP3419374B2 (en) 2000-01-26 2000-01-26 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3419374B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004004722A (en) * 2002-04-25 2004-01-08 Seiko Epson Corp Electrooptical device and electronic equipment
JP2005159115A (en) * 2003-11-27 2005-06-16 Nec Corp Thin film transistor array substrate and active matrix type liquid crystal display device
JP2006126873A (en) * 2002-04-25 2006-05-18 Seiko Epson Corp Optoelectronic device and electronic equipment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004004722A (en) * 2002-04-25 2004-01-08 Seiko Epson Corp Electrooptical device and electronic equipment
JP2006126873A (en) * 2002-04-25 2006-05-18 Seiko Epson Corp Optoelectronic device and electronic equipment
JP2005159115A (en) * 2003-11-27 2005-06-16 Nec Corp Thin film transistor array substrate and active matrix type liquid crystal display device
JP4645022B2 (en) * 2003-11-27 2011-03-09 日本電気株式会社 Thin film transistor array substrate and active matrix liquid crystal display device

Also Published As

Publication number Publication date
JP3419374B2 (en) 2003-06-23

Similar Documents

Publication Publication Date Title
US7027109B2 (en) TFT array substrate and active-matrix addressing liquid-crystal display device
JP3503685B2 (en) Liquid crystal display device and manufacturing method thereof
KR100481590B1 (en) Electrooptic device, projection type display and method for manufacturing electrooptic device
JP3356429B2 (en) Liquid crystal display device and liquid crystal projector device
JP2002108248A (en) Electro-optical device, substrate therefor, and projection type display device
US6449022B1 (en) Liquid crystal display
JP2001119027A (en) Thin-film transistor for liquid crystal display, and manufacturing method therefor
US20090147203A1 (en) Active matrix type liquid crystal display having aluminum and silver metal layers
JP2003131261A (en) Thin film transistor array substrate and active matrix type liquid crystal display device
JP3127619B2 (en) Active matrix substrate
JP4655943B2 (en) Electro-optical device, manufacturing method thereof, and conductive layer connection structure
JP3332083B2 (en) Liquid crystal display
JP2002149089A (en) Optoelectronic device and projection type display
JP3796973B2 (en) Electro-optical device and projection display device
JP2005045017A (en) Active matrix substrate and indicating device equipped with it
US7045398B2 (en) Manufacturing method for electro-optical device, electro-optical device, manufacturing method for semiconductor device, semiconductor device, projection-type display apparatus, and electronic apparatus
JP4645022B2 (en) Thin film transistor array substrate and active matrix liquid crystal display device
JP2003323134A (en) Electro-optical device and electronic apparatus
JP2001265253A (en) Electro-optical device
JP3419374B2 (en) Liquid crystal display
JP2001092378A (en) Active matrix substrate
JP2003140566A (en) Electrooptical device, its manufacturing method and electronic equipment
JP2004302475A (en) Thin film transistor array substrate and active matrix type liquid crystal display device
JP4977927B2 (en) Thin film transistor and liquid crystal display device using the same
JP2001264816A (en) Liquid crystal light valve

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030318

R150 Certificate of patent or registration of utility model

Ref document number: 3419374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees