JP2001202872A - Electric field emission type electron source and method of manufacturing the same - Google Patents

Electric field emission type electron source and method of manufacturing the same

Info

Publication number
JP2001202872A
JP2001202872A JP2000386356A JP2000386356A JP2001202872A JP 2001202872 A JP2001202872 A JP 2001202872A JP 2000386356 A JP2000386356 A JP 2000386356A JP 2000386356 A JP2000386356 A JP 2000386356A JP 2001202872 A JP2001202872 A JP 2001202872A
Authority
JP
Japan
Prior art keywords
cathode
substrate
film
silicon oxide
electron source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000386356A
Other languages
Japanese (ja)
Inventor
Keisuke Koga
啓介 古賀
Yoshikazu Hori
義和 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000386356A priority Critical patent/JP2001202872A/en
Publication of JP2001202872A publication Critical patent/JP2001202872A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the maximum current value being applied to a cathode from lowering in all cases that a tower type of cathode is finely thinned. SOLUTION: A drawer electrode 19A is formed on a silicon substrate 11 through a lower dioxide silicon film 16A and an upper dioxide silicon film 18A, which have a circular opening at a cathode forming area, respectively. A tower type of cathode 17 is formed inside of the lower dioxide silicon film 16A, the upper dioxide silicon film 18A, and the drawer electrode 19A, and a leading end of the cathode 17 has a steep portion of 2 nm radius formed by a crystal anisotropy etching process and thermal oxide of silicon process. An area surface, which is exposed through the openings of the lower dioxide silicon film 16A and the upper dioxide silicon film 18A in the silicon substrate 11, and a surface of the cathode 17 are coated with a thin surface coating film 20 formed from materials of lower work function.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子線励起のレー
ザ、平面型の固体表示素子、及び超高速の微小真空素子
等への応用が期待される冷陰極電子源等の電界放出型電
子源に関し、特に、集積化及び低電圧化が実現可能な半
導体応用の電界放出型電子源及びその製造方法に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission type electron source such as a cold cathode electron source which is expected to be applied to an electron beam pumped laser, a flat solid-state display device, an ultra-high speed micro vacuum device, and the like. In particular, the present invention relates to a field emission type electron source for semiconductor application capable of realizing integration and low voltage, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体に対する微細加工技術の進展によ
り、微小な電界放出型電子源を製造することが可能にな
ったので、真空マイクロエレクトロニクス技術の開発が
盛んになりつつある。より低い駆動電圧で動作可能な高
性能な電界放出型電子源を実現するために、LSI技術
を応用して微細化された引出し電極及び急峻な先端を有
する陰極の作成等のアプローチが行なわれている。
2. Description of the Related Art Advances in microfabrication technology for semiconductors have made it possible to manufacture minute field-emission electron sources, and vacuum microelectronics technology has been actively developed. In order to realize a high-performance field-emission electron source that can operate at a lower driving voltage, approaches such as creation of a miniaturized extraction electrode and a cathode having a sharp tip by applying LSI technology have been performed. I have.

【0003】以下、第1の従来例として、ヨーロッパ公
開公報:637050A2に示されている、シリコン基
板を用いて形成された微小な電界放出型電子源及びその
製造方法について図11〜図13を参照しながら説明す
る。
[0003] As a first conventional example, a minute field emission type electron source formed using a silicon substrate and a method of manufacturing the same, which are disclosed in European Patent Publication No. 637050A2, are shown in FIGS. I will explain while.

【0004】まず、図11(a)に示すように、シリコ
ン結晶よりなるシリコン基板101の(100)表面に
熱酸化法により酸化シリコン膜102を形成した後、該
酸化シリコン膜102の上にフォトレジスト膜103を
形成する。
First, as shown in FIG. 11A, a silicon oxide film 102 is formed on a (100) surface of a silicon substrate 101 made of silicon crystal by a thermal oxidation method. A resist film 103 is formed.

【0005】次に、図11(b)に示すように、フォト
リソグラフィ法によりフォトレジスト膜103を約1μ
mの径を有する円板状のエッチングマスク103Aに加
工する。その後、ドライエッチング法によりエッチング
マスク103Aを酸化シリコン膜102に転写して円盤
状体102Aを形成した後、エッチングマスク103A
を除去する。
Next, as shown in FIG. 11B, a photoresist film 103 is formed by photolithography to a thickness of about 1 μm.
It is processed into a disk-shaped etching mask 103A having a diameter of m. Thereafter, the etching mask 103A is transferred to the silicon oxide film 102 by a dry etching method to form a disc-shaped body 102A, and then the etching mask 103A is formed.
Is removed.

【0006】次に、円盤状体102Aをマスクとしてシ
リコン基板101に対して異方性ドライエッチングを行
なうことにより、図11(c)に示すように、円盤状体
102Aの下にシリコン基板101よりなる円柱状体1
04Aを形成した後、該円柱状体104Aに結晶異方性
エッチングを行なうことにより、図11(d)に示すよ
うに、側面が(331)面を含む面で形成され且つ頂部
が互いに連続してなる一対の円錐体よりなる鼓状体10
4Bを形成する。
Next, the silicon substrate 101 is subjected to anisotropic dry etching using the disk-shaped body 102A as a mask, so that the silicon substrate 101 is placed below the disk-shaped body 102A as shown in FIG. Cylindrical body 1
After the formation of the substrate 04A, the columnar body 104A is subjected to crystal anisotropic etching to form a side surface including a (331) plane and a top portion continuous with each other as shown in FIG. Drum 10 consisting of a pair of cones
4B is formed.

【0007】次に、図12(a)に示すように、鼓状体
104B及びシリコン基板101の表面に薄い第1の熱
酸化膜105を形成した後、円盤状体102Aをマスク
としてシリコン基板101に対して異方性ドライエッチ
ングを行なうことにより、図12(b)に示すように、
鼓状体104Bを鼓状の柱状体104Cに変形させる。
Next, as shown in FIG. 12A, after a thin first thermal oxide film 105 is formed on the surface of the drum-shaped body 104B and the silicon substrate 101, the silicon substrate 101A is formed by using the disk-shaped body 102A as a mask. By performing anisotropic dry etching on the substrate, as shown in FIG.
The drum-shaped body 104B is transformed into a drum-shaped columnar body 104C.

【0008】次に、図12(c)に示すように、熱酸化
法により鼓状の柱状体104C及びシリコン基板101
の表面に第2の熱酸化膜106を形成することにより、
鼓状の柱状体104Cの内部に、微小な径を持ち且つ急
峻な先端部を有するタワー形状の陰極107を形成す
る。
Next, as shown in FIG. 12C, a drum-shaped columnar body 104C and a silicon substrate 101 are formed by a thermal oxidation method.
By forming the second thermal oxide film 106 on the surface of
A tower-shaped cathode 107 having a small diameter and a steep tip is formed inside the drum-shaped columnar body 104C.

【0009】次に、図12(d)に示すように、蒸着法
により、円盤状体102Aの上及び該円盤状体102A
の周辺のシリコン基板101の上に、絶縁膜108及び
金属膜109を順次堆積する。
Next, as shown in FIG. 12 (d), the upper surface of the disk 102A and the upper surface of the disk 102A are formed by vapor deposition.
An insulating film 108 and a metal film 109 are sequentially deposited on the silicon substrate 101 in the vicinity of the above.

【0010】次に、図13に示すように、第2の熱酸化
膜106に対してウェットエッチングを行なうことによ
り、円盤状体102A及び該円盤状体102Aの上に堆
積されている絶縁膜108及び金属膜109を除去する
と、タワー形状の陰極107が露出すると共に、円盤状
体102Aの径と同寸の内径を有する金属膜109より
なる引き出し電極109Aが形成される。
Next, as shown in FIG. 13, the second thermal oxide film 106 is subjected to wet etching to form the disc-shaped body 102A and the insulating film 108 deposited on the disc-shaped body 102A. Then, when the metal film 109 is removed, the tower-shaped cathode 107 is exposed, and an extraction electrode 109A made of the metal film 109 having the same inner diameter as the diameter of the disc-shaped body 102A is formed.

【0011】以下、第2の従来例としては、特開平6−
231675号公報に示されている低仕事関数材料を用
いた電界効果型電子源の製造方法について説明する。
Hereinafter, as a second conventional example, Japanese Patent Application Laid-Open No.
A method for manufacturing a field-effect electron source using a low work function material disclosed in Japanese Patent No. 231675 will be described.

【0012】特開平6−231675号公報には、第1
の従来例で説明した陰極のサイズの縮小化や陰極構造の
改良によるアプローチだけでなく、低仕事関数材料を陰
極の先端部に選択的に形成して、陰極性能の向上を図る
試みが提案されている。この電界放出型電子源の製造方
法は、陰極を形成した後に、陰極の先端部の表面に低仕
事関数材料を斜め蒸着法により選択的に形成し、その
後、熱処理を施してシリサイド化を行なうものであっ
て、結果的に陰極の先端部の仕事関数を低下させること
により、電子放出効率を大きく向上させようとするもの
である。
Japanese Patent Application Laid-Open No. 6-231675 describes the first
In addition to the approach described in the conventional example of reducing the size of the cathode and improving the cathode structure, an attempt to improve the cathode performance by selectively forming a low work function material at the tip of the cathode has been proposed. ing. This method of manufacturing a field emission type electron source comprises forming a cathode, selectively forming a low work function material on the surface of the tip of the cathode by oblique deposition, and then performing heat treatment to silicide. Then, the electron emission efficiency is greatly improved by reducing the work function of the tip portion of the cathode as a result.

【0013】[0013]

【発明が解決しようとする課題】ところで、第1の従来
例に係る電界放出型電子源は、微小な径を持ち且つ急峻
な先端部を有するタワー形状の陰極を備えているため
に、低い電圧での動作は可能であるが、以下に説明する
ような問題を有している。
By the way, the field emission type electron source according to the first conventional example has a tower-shaped cathode having a minute diameter and a steep tip, so that a low voltage is required. Is possible, but has the following problems.

【0014】電界放出型電子源を実用化する上で要求さ
れる重要な性能の1つに電子放出の安定性及び均一性が
ある。
One of the important performances required for putting a field emission electron source into practical use is the stability and uniformity of electron emission.

【0015】ところが、第1の従来例においては、陰極
の放出電流は、動作時の真空雰囲気や陰極先端部の表面
状態の影響を強く受け、電流放出中に電流放出部の表面
の物性的性質、例えば仕事関数等が変化してしまい、結
果的に動作電流が大幅に変化してしまう。このため、前
述した電子放出の安定性及び均一性の要求性能を満たし
ていなかった。これは、動作中に放出電子が陰極近傍の
残留ガスと衝突してイオンを発生させ、このイオンが陰
極先端部に衝突することによって、陰極先端部の表面状
態を変化させてしまうものと考えられる。
However, in the first conventional example, the emission current of the cathode is strongly affected by the vacuum atmosphere during operation and the surface condition of the tip of the cathode. For example, the work function or the like changes, and as a result, the operating current greatly changes. For this reason, the above-mentioned required performance of stability and uniformity of electron emission was not satisfied. This is thought to be because the emitted electrons collide with the residual gas near the cathode during operation to generate ions, and the ions collide with the cathode tip, thereby changing the surface state of the cathode tip. .

【0016】そこで、これらの電流変動を抑制するため
に、陰極を大規模に集積して個々の電子放出変動を平均
化することにより放出電流を安定化させる方法や、陰極
の電極に電流抑制効果をもつFET等の素子を付加する
ことにより電流変動を強制的に抑制する方法等が提案さ
れている。
Therefore, in order to suppress these current fluctuations, a method of stabilizing the emission current by integrating the cathodes on a large scale and averaging the individual electron emission fluctuations, and a method for suppressing the current fluctuation in the cathode electrodes. There has been proposed a method of forcibly suppressing a current fluctuation by adding an element such as an FET having the following.

【0017】しかしながら、これらの方法は、素子設計
の自由度を低下させたり、新たな素子構造の追加を必要
とする等の理由により、製造コストの大幅な上昇を招く
ので実用上の大きな課題となっている。
However, these methods cause a great increase in manufacturing cost due to a decrease in the degree of freedom in element design and a necessity of adding a new element structure. Has become.

【0018】また、第2の従来例に示される、陰極の先
端部に選択的に低仕事関数材料よりなる表面被覆膜が形
成されてなるタワー形状の陰極においては、以下に説明
するような問題がある。すなわち、タワー形状の陰極
は、陰極から放出されるエミッション電流がタワーの根
本部分に集中するため、大電流動作を行なった場合、電
流が集中するタワーの根元部分において大きなジュール
熱が発生する。基板抵抗とタワーの断面積とによって決
まる許容値を越えて電流が流れる場合、発生したジュー
ル熱によって陰極の温度が上昇し、陰極を構成する材料
の融点を超える温度に達した場合には、陰極が溶解して
素子が破壊される恐れがある。
Further, in a tower-shaped cathode shown in the second conventional example in which a surface coating film made of a material having a low work function is selectively formed on the tip of the cathode, as described below. There's a problem. That is, in the tower-shaped cathode, the emission current emitted from the cathode is concentrated at the root portion of the tower. Therefore, when a large current operation is performed, large Joule heat is generated at the root portion of the tower where the current is concentrated. If the current exceeds the allowable value determined by the substrate resistance and the cross-sectional area of the tower, the temperature of the cathode rises due to the generated Joule heat, and if the temperature exceeds the melting point of the material constituting the cathode, the cathode May be dissolved and the element may be destroyed.

【0019】以上説明したように、動作電流を低減する
べく陰極を微細化するに伴って、陰極に流すことができ
る最大電流値も低下してしまい、大電流動作を行なう上
で大きな障害になるのである。
As described above, as the size of the cathode is reduced in order to reduce the operating current, the maximum current value that can be passed through the cathode is also reduced, which is a major obstacle in performing a large current operation. It is.

【0020】また、第2の従来例のように、斜め蒸着法
により陰極の先端部に低仕事関数材料を選択的に形成し
た後、熱処理を施こすことにより、陰極先端部にシリサ
イド膜を形成する方法は、前記の課題を解決しうる可能
性を有しているが、シリサイド膜が金属膜の蒸着プロセ
ス及びその後の熱処理による反応プロセスを用いている
ので、次のような問題がある。
Further, as in the second conventional example, a low work function material is selectively formed at the tip of the cathode by oblique vapor deposition, and then heat treatment is performed to form a silicide film at the tip of the cathode. Although this method has the potential to solve the above-mentioned problem, it has the following problems since the silicide film uses a deposition process of a metal film and a reaction process by a subsequent heat treatment.

【0021】一般に、蒸着法による膜の形成は、蒸着源
がポイントソース(点源)であるためにウェハ内での膜
厚バラツキが発生しやすい。また、その後の熱処理によ
るシリサイド膜形成プロセスは、蒸着した金属と下地の
シリコン基板との界面における結晶反応を利用している
ため、膜厚バラツキや温度の不均一性によってシリサイ
ド反応の進行速度やシリサイド膜質にバラツキが生じや
すく、微小な形状が要求される陰極の先端部の形成に問
題を有している。
In general, when a film is formed by a vapor deposition method, a film thickness variation in a wafer is likely to occur because the vapor deposition source is a point source. In addition, since the silicide film formation process by the subsequent heat treatment utilizes the crystal reaction at the interface between the deposited metal and the underlying silicon substrate, the progress of the silicide reaction and the silicide The film quality tends to vary, and there is a problem in forming the tip of the cathode, which requires a minute shape.

【0022】陰極の先端部の微構造、特に先端部の曲率
半径は、電子放出の際の動作電圧特性に大きな影響を与
えるパラメータである。先端部の曲率半径以外の陰極構
造が同じであると仮定して電界集中係数を比較する計算
を行なった場合、先端部の曲率半径が10nmから2n
mへ変化することによって、電界集中係数は2倍になっ
てしまう。前記の第2の従来例によると、シリサイドプ
ロセスのバラツキの影響により、10nm程度の陰極の
先端部の曲率半径のバラツキが容易に発生してしまい、
結果として素子特性のバラツキが発生し、実用上の大き
な課題となっている。
The microstructure at the tip of the cathode, particularly the radius of curvature at the tip, is a parameter that has a large effect on the operating voltage characteristics during electron emission. When calculations are performed to compare the electric field concentration coefficients assuming that the cathode structure other than the radius of curvature of the tip is the same, the radius of curvature of the tip is 10 nm to 2n.
By changing to m, the electric field concentration coefficient is doubled. According to the second conventional example, a variation in the radius of curvature of the tip of the cathode of about 10 nm easily occurs due to the influence of the variation in the silicide process,
As a result, variations in element characteristics occur, which is a major problem in practical use.

【0023】前記に鑑み、本発明は、タワー形状の陰極
を微細化しても、陰極に流すことができる最大電流値が
低下しないようにすることを第1の目的とし、陰極先端
部の形状に若干のバラツキがあっても、電子の放出が良
好に行なわれ電子放出の際の動作電圧特性のバラツキが
低減するようにすることを第2の目的とする。
In view of the above, it is a first object of the present invention to prevent the maximum current value that can be supplied to the cathode from being reduced even when the tower-shaped cathode is miniaturized. A second object is to make it possible to emit electrons well and to reduce variations in operating voltage characteristics at the time of electron emission, even if there is a slight variation.

【0024】[0024]

【課題を解決するための手段】前記の第1の目的を達成
するため、第1の発明は、陰極の表面及び基板における
引き出し電極の開口部に露出した部分の表面に低仕事関
数材料よりなる表面被覆層を形成するものである。
According to a first aspect of the present invention, a low work function material is formed on a surface of a cathode and a surface of a portion of a substrate exposed to an opening of an extraction electrode. It forms a surface coating layer.

【0025】本発明に係る第1の電界放出型電子源は、
基板と、該基板上に絶縁膜を介して形成され陰極形成領
域に開口部を有する引き出し電極と、基板上における引
き出し電極の開口部内に形成されたタワー形状の陰極
と、該陰極の表面及び基板における引き出し電極の開口
部に露出した部分の表面に連続して形成された低仕事関
数材料よりなる表面被覆層とを備えている。
The first field emission type electron source according to the present invention comprises:
A substrate, an extraction electrode formed on the substrate via an insulating film and having an opening in a cathode formation region, a tower-shaped cathode formed in the opening of the extraction electrode on the substrate, a surface of the cathode, and a substrate And a surface coating layer made of a low work function material continuously formed on the surface of the portion exposed to the opening of the extraction electrode.

【0026】第1の電界放出型電子源によると、陰極の
表面及び基板における引き出し電極の開口部に露出した
部分の表面には低仕事関数材料よりなる表面被覆層が連
続して形成されているため、基板抵抗とタワー形状の陰
極の断面積によって決まる電流許容値が大きくなるの
で、タワー形状の陰極を微細化しても陰極の根元部分に
電流が集中する事態を回避することができる。
According to the first field emission type electron source, a surface coating layer made of a low work function material is continuously formed on the surface of the cathode and the surface of the substrate exposed at the opening of the extraction electrode. Therefore, the allowable current value determined by the substrate resistance and the cross-sectional area of the tower-shaped cathode increases, so that even when the tower-shaped cathode is miniaturized, it is possible to avoid a situation where current is concentrated at the base of the cathode.

【0027】第1の電界放出型電子源において、低仕事
関数材料は、Cr、Mo、Nb、Ta、Ti、W若しく
はZrよりなる高融点金属材料、又は該高融点金属材料
の炭化物、窒化物若しくは珪素化物を含むことが好まし
い。
In the first field emission type electron source, the low work function material is a high melting point metal material made of Cr, Mo, Nb, Ta, Ti, W or Zr, or a carbide or nitride of the high melting point metal material. Alternatively, it is preferable to contain a silicide.

【0028】前記の第2の目的を達成するため、第2の
発明は、陰極の表面部に不純物が高濃度に含まれた高濃
度不純物層を形成するものである。
In order to achieve the second object, the second invention is to form a high-concentration impurity layer containing a high concentration of impurities on the surface of the cathode.

【0029】本発明に係る第2の電界放出型電子源は、
基板と、該基板上に絶縁膜を介して形成され陰極形成領
域に開口部を有する引き出し電極と、基板上における引
き出し電極の開口部内に形成された陰極と、該陰極の表
面部に形成され基板の不純物濃度よりも高い不純物濃度
を有する高濃度不純物層とを備えている。
The second field emission type electron source according to the present invention comprises:
A substrate, an extraction electrode formed on the substrate via an insulating film and having an opening in a cathode formation region, a cathode formed in the opening of the extraction electrode on the substrate, and a substrate formed on a surface portion of the cathode. And a high-concentration impurity layer having an impurity concentration higher than that of

【0030】第2の電界放出型電子源によると、陰極の
表面部に高濃度不純物層が形成されているため、陰極の
表面部から電子の放出が良好に行なわれる。
According to the second field emission type electron source, since the high concentration impurity layer is formed on the surface of the cathode, electrons can be satisfactorily emitted from the surface of the cathode.

【0031】第2の電界放出型電子源において、陰極は
タワー形状を有しており、高濃度不純物層は陰極の表面
部及び基板における引き出し電極の開口部に露出した部
分の表面部に連続して形成されていることが好ましい。
In the second field emission type electron source, the cathode has a tower shape, and the high-concentration impurity layer is continuous with the surface of the cathode and the surface of the substrate exposed at the opening of the extraction electrode. It is preferable that it is formed.

【0032】第2の電界放出型電子源において、高濃度
不純物層は10kΩ以下のシート抵抗を有していること
が好ましい。
In the second field emission electron source, the high concentration impurity layer preferably has a sheet resistance of 10 kΩ or less.

【0033】本発明に係る第1の電界放出型電子源の製
造方法は、基板上に形成されたエッチングマスクを用い
て基板に対してエッチングを行なって、基板上にタワー
形状の陰極を形成する陰極形成工程と、基板上に全面的
に絶縁膜及び導電膜を順次堆積した後、エッチングマス
ク上の絶縁膜及び導電膜をリフトオフすることにより、
陰極の周囲に開口部を有する引き出し電極を形成する工
程と、陰極の表面及び基板における引き出し電極の開口
部に露出した部分の表面に低仕事関数材料よりなる表面
被覆層を形成する表面被覆層形成工程とを備えている。
In the first method of manufacturing a field emission type electron source according to the present invention, a substrate is etched using an etching mask formed on the substrate to form a tower-shaped cathode on the substrate. A cathode forming step, and after sequentially depositing an insulating film and a conductive film over the entire surface of the substrate, by lifting off the insulating film and the conductive film on the etching mask,
Forming an extraction electrode having an opening around the cathode; and forming a surface coating layer made of a low work function material on the surface of the cathode and the surface of the substrate exposed to the opening of the extraction electrode. And a process.

【0034】第1の電界放出型電子源の製造方法による
と、タワー形状の陰極及び該陰極の周囲に開口部を有す
る引き出し電極を形成した後に低仕事関数材料よりなる
表面被覆層を形成するため、陰極の表面及び基板におけ
る引き出し電極の開口部に露出した部分の表面に連続し
て低仕事関数材料よりなる表面被覆層を確実に形成する
ことができる。
According to the first method for manufacturing a field emission type electron source, a tower-shaped cathode and an extraction electrode having an opening around the cathode are formed, and then a surface coating layer made of a low work function material is formed. In addition, a surface coating layer made of a low work function material can be reliably formed continuously on the surface of the cathode and the surface of the portion of the substrate exposed to the opening of the extraction electrode.

【0035】第1の電界放出型電子源の製造方法におい
て、表面被覆層形成工程は、堆積方向指向性を有するコ
リメートスパッタ法により表面被覆層を形成する工程を
含むことが好ましい。
In the first method for manufacturing a field emission type electron source, the step of forming a surface coating layer preferably includes a step of forming a surface coating layer by a collimated sputtering method having deposition directionality.

【0036】本発明に係る第2の電界放出型電子源の製
造方法は、基板上に形成されたエッチングマスクを用い
て基板に対してエッチングを行なって基板上に陰極を形
成する陰極形成工程と、基板上に全面的に絶縁膜及び導
電膜を順次堆積した後、エッチングマスク上の絶縁膜及
び導電膜をリフトオフすることにより、陰極の周囲に開
口部を有する引き出し電極を形成する工程と、陰極の表
面部に基板の不純物濃度よりも高い不純物濃度を有する
高濃度不純物層を形成する高濃度不純物層形成工程とを
備えている。
A second method for manufacturing a field emission type electron source according to the present invention includes a cathode forming step of forming a cathode on a substrate by etching the substrate using an etching mask formed on the substrate. Forming an extraction electrode having an opening around the cathode by lifting off the insulating film and the conductive film on the etching mask after sequentially depositing the insulating film and the conductive film on the entire surface of the substrate; A high-concentration impurity layer forming step of forming a high-concentration impurity layer having an impurity concentration higher than the impurity concentration of the substrate on the surface of the substrate.

【0037】第2の電界放出型電子源の製造方法による
と、陰極及び該陰極の周囲に開口部を有する引き出し電
極を形成した後に高濃度不純物層を形成するため、陰極
の表面に選択的に高濃度不純物層を形成することができ
る。
According to the second method for manufacturing a field emission electron source, a high-concentration impurity layer is formed after a cathode and a lead electrode having an opening around the cathode are formed. A high-concentration impurity layer can be formed.

【0038】第2の電界放出型電子源の製造方法におい
て、高濃度不純物層形成工程は、陰極の表面に、不純物
元素を含む堆積膜を形成する工程と、瞬間熱処理法によ
り堆積膜に含まれる不純物元素を陰極の表面部に固相拡
散させて陰極の表面部に高濃度不純物層を形成する工程
と、堆積膜を除去する工程とを含むことが好ましい。
In the second method for manufacturing a field emission type electron source, the step of forming a high concentration impurity layer includes the step of forming a deposited film containing an impurity element on the surface of the cathode, and the step of forming the deposited film by the instantaneous heat treatment. It is preferable to include a step of forming a high-concentration impurity layer on the surface of the cathode by solid-phase diffusion of the impurity element on the surface of the cathode, and a step of removing the deposited film.

【0039】第2の電界放出型電子源の製造方法におい
て、高濃度不純物層形成工程は、不純物元素を陰極の表
面部にイオン注入することにより、陰極の表面部に高濃
度不純物層を形成する工程を含むことが好ましい。
In the second method for manufacturing a field emission type electron source, the high concentration impurity layer forming step forms a high concentration impurity layer on the surface of the cathode by ion-implanting an impurity element into the surface of the cathode. Preferably, a step is included.

【0040】[0040]

【発明の実施の形態】(第1の実施形態)以下、本発明
の第1実施形態に係る電界放出型電子源の構造について
図1を参照しながら説明する。図1(a)は、図1
(b)におけるI−I線の断面構造を示し、図1(b)
は平面構造を示している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) Hereinafter, the structure of a field emission type electron source according to a first embodiment of the present invention will be described with reference to FIG. FIG. 1A shows FIG.
FIG. 1B shows a cross-sectional structure taken along the line II in FIG.
Indicates a planar structure.

【0041】図1(a),(b)に示すように、シリコ
ンの結晶よりなるシリコン基板11の上には、アレイ状
の陰極形成領域にそれぞれ円形状の開口部を有する下部
酸化シリコン膜16A及び上部酸化シリコン膜18Aよ
りなる絶縁膜を介して引き出し電極19Aが形成されて
いる。この場合、引き出し電極19Aの開口部の径は下
部酸化シリコン膜16A及び上部酸化シリコン膜18A
の開口部の径よりも小さく、下部酸化シリコン膜16A
及び上部酸化シリコン膜18Aの開口部周面は引き出し
電極19Aの開口部周面よりも後退している。
As shown in FIGS. 1A and 1B, on a silicon substrate 11 made of silicon crystal, a lower silicon oxide film 16A having a circular opening in an array-shaped cathode formation region. In addition, a lead electrode 19A is formed via an insulating film made of the upper silicon oxide film 18A. In this case, the diameter of the opening of the extraction electrode 19A is equal to the lower silicon oxide film 16A and the upper silicon oxide film 18A.
The lower silicon oxide film 16A is smaller than the diameter of the opening of
The peripheral surface of the opening of the upper silicon oxide film 18A is recessed from the peripheral surface of the opening of the extraction electrode 19A.

【0042】下部酸化シリコン膜16A、上部酸化シリ
コン膜18A及び引き出し電極19Aの開口部の内部に
は、円形断面を持つタワー形状の陰極17が形成されて
おり、該陰極17の先端部は結晶異方性エッチングとシ
リコンの熱酸化プロセスとによって形成された半径2n
m以下の急峻な形状を有している。
A tower-shaped cathode 17 having a circular cross section is formed inside the openings of the lower silicon oxide film 16A, the upper silicon oxide film 18A, and the extraction electrode 19A. Radius 2n formed by anisotropic etching and thermal oxidation process of silicon
It has a steep shape of not more than m.

【0043】シリコン基板11における下部酸化シリコ
ン膜16A及び上部酸化シリコン膜18Aの開口部に露
出した領域及び陰極17の表面は、高融点金属材料又は
その化合物材料よりなる低仕事関数材料からなる薄い表
面被覆膜20により覆われている。低仕事関数材料とし
ては、Cr、No、Nb、Ta、Ti、W若しくはZr
等の高融点金属材料、又はこれらの高融点金属材料の炭
化物、窒化物若しくは珪化物等の化合物材料が1つ又は
2つ以上含まれているものを適宜用いることができ、こ
れにより、陰極17表面の物理的及び化学的性質を向上
させることが可能となる。例えば、表面被覆膜20とし
てTiN膜をスパッタ法により陰極17の表面に10n
m程度の厚さに形成すると、下地の陰極17の先端部の
急峻な形状がほぼ残存し、急峻な形状を有するTiN膜
により被覆された陰極17を実現することができる。シ
リコンの仕事関数が4.8eV程度であるのに対して、
TiNの仕事関数は2.9eV程度と見積もられ、陰極
17の先端部表面の仕事関数を大幅に低減できる。この
結果、電子放出に必要な引き出し電圧を大幅に低下させ
ることが可能となる。また、表面被覆膜20を構成する
前記の被覆材料は、シリコンに比べて化学的性質が安定
であると考えられるため、電子放出動作時の電流の安定
性向上にも効果があると考えられる。
The regions of the silicon substrate 11 exposed to the openings of the lower silicon oxide film 16A and the upper silicon oxide film 18A and the surface of the cathode 17 have a thin surface made of a refractory metal material or a low work function material made of a compound material thereof. It is covered with the coating film 20. Examples of low work function materials include Cr, No, Nb, Ta, Ti, W and Zr.
And the like, or a material containing one or two or more compound materials such as carbide, nitride or silicide of these high melting point metal materials can be appropriately used. The physical and chemical properties of the surface can be improved. For example, a TiN film is formed on the surface of the cathode 17 by sputtering as a surface coating film 20 by sputtering.
When formed to a thickness of about m, the steep shape at the tip of the underlying cathode 17 is almost left, and the cathode 17 covered with the steeply shaped TiN film can be realized. While the work function of silicon is about 4.8 eV,
The work function of TiN is estimated to be about 2.9 eV, and the work function of the tip surface of the cathode 17 can be greatly reduced. As a result, it is possible to greatly reduce the extraction voltage required for electron emission. In addition, since the coating material constituting the surface coating film 20 is considered to be more stable in chemical properties than silicon, it is also considered to be effective in improving the stability of current during electron emission operation. .

【0044】また、図1(a)に示すように、下部酸化
シリコン膜16A及び上部酸化シリコン膜18Aよりな
る絶縁膜を引き出し電極19Aよりも後退させておく
と、表面被覆膜20が陰極17の全表面に形成されてい
ても、陰極17と引き出し電極19Aとの絶縁性が良好
に保たれ、短絡不良を引き起こすことはない。特に、大
規模の素子を集積したエミッタアレイ構造においては、
素子の歩留まりの向上及び素子動作の信頼性の向上を図
るために極めて有効な構造である。
As shown in FIG. 1A, when the insulating film composed of the lower silicon oxide film 16A and the upper silicon oxide film 18A is recessed from the extraction electrode 19A, the surface coating film 20 becomes , The insulation between the cathode 17 and the extraction electrode 19A is kept good, and short-circuiting does not occur. In particular, in an emitter array structure in which large-scale elements are integrated,
This is an extremely effective structure for improving the yield of devices and the reliability of device operation.

【0045】以下、第1実施形態に係る電界放出型電子
源の製造方法について図5〜図7を参照しながら説明す
る。
Hereinafter, a method of manufacturing the field emission type electron source according to the first embodiment will be described with reference to FIGS.

【0046】まず、図5(a)に示すように、シリコン
結晶よりなるシリコン基板11の(100)面に熱酸化
法により第1の酸化シリコン膜12を形成した後、該第
1の酸化シリコン膜12の上にフォトレジスト膜13を
堆積する。
First, as shown in FIG. 5A, a first silicon oxide film 12 is formed on a (100) plane of a silicon substrate 11 made of silicon crystal by a thermal oxidation method. A photoresist film 13 is deposited on the film 12.

【0047】次に、図5(b)に示すように、フォトレ
ジスト膜13にフォトリソグラフィ法を行なって、約
0.5μmの径を有するディスク形状のレジストマスク
13Aを形成した後、該レジストマスク13Aを用いて
第1の酸化シリコン膜12に対して異方性のドライエッ
チングを行うことにより、第1の酸化シリコン膜12に
レジストマスク13Aを転写して酸化シリコンマスク1
2Aを形成する。
Next, as shown in FIG. 5B, the photoresist film 13 is subjected to photolithography to form a disk-shaped resist mask 13A having a diameter of about 0.5 μm. The resist mask 13A is transferred to the first silicon oxide film 12 by performing anisotropic dry etching on the first silicon oxide film 12 using the
Form 2A.

【0048】次に、図5(c)に示すように、レジスト
マスク13Aを除去した後、酸化シリコンマスク12A
を用いてシリコン基板11に対して異方性ドライエッチ
ングを行なってシリコン基板11の表面に円柱状体14
Aを形成する。
Next, as shown in FIG. 5C, after removing the resist mask 13A, the silicon oxide mask 12A is removed.
Anisotropic dry etching is performed on the silicon substrate 11 by using
Form A.

【0049】次に、図5(d)に示すように、結晶異方
性の性質を持つエッチング溶液、例えばエチレンジアミ
ンとピロカテコール水溶液とを用いて円柱状体14Aに
対してウェットエッチングを行なって、側面が(33
1)面を含む面よりなり且つ中央部がくびれた形状の鼓
状体14Bを形成する。この場合、予め、結晶の方位角
度から酸化シリコンマスク12Aの径及びくびれ部の深
さを最適に設計することにより、くびれ部の径が0.1
μm程度の微構造の鼓状体14Bを均一に且つ再現性良
く形成することができる。
Next, as shown in FIG. 5D, the columnar body 14A is wet-etched by using an etching solution having a crystalline anisotropy property, for example, ethylenediamine and an aqueous solution of pyrocatechol. The side is (33
1) A drum-shaped body 14B having a surface including a surface and having a constricted central portion is formed. In this case, the diameter of the constricted portion is set to 0.1 by designing the diameter of the silicon oxide mask 12A and the depth of the constricted portion in advance from the azimuthal angle of the crystal.
The drum-shaped body 14B having a microstructure of about μm can be formed uniformly and with good reproducibility.

【0050】次に、図6(a)に示すように、鼓状体1
4Bのくびれ部保護のために、熱酸化法により鼓状体1
4Bの側壁に例えば厚さ10nm程度の薄い第2の酸化
シリコン膜15を形成した後、再び酸化シリコンマスク
12Aを用いてシリコン基板11に対して異方性のドラ
イエッチングを行なってシリコン基板11を垂直にエッ
チングすることにより、図6(b)に示すように、シリ
コン基板11の表面に鼓状の柱状体14Cを形成する。
Next, as shown in FIG.
To protect the constriction of 4B, the drum-shaped body 1 is thermally oxidized.
After a thin second silicon oxide film 15 having a thickness of, for example, about 10 nm is formed on the side wall of 4B, the silicon substrate 11 is again subjected to anisotropic dry etching using the silicon oxide mask 12A to remove the silicon substrate 11 By performing vertical etching, a drum-shaped columnar body 14C is formed on the surface of the silicon substrate 11, as shown in FIG.

【0051】次に、図6(c)に示すように、熱酸化法
により鼓状の柱状体14C及びシリコン基板11の表面
に例えば厚さ100nm程度の第3の酸化シリコン膜1
6を形成することにより、鼓状の柱状体14Cの内部に
陰極17を形成する。このように、鼓状の柱状体14C
の表面に第3の酸化シリコン膜16を形成する理由は、
陰極17の先端部を先鋭化するためと、後述する引き出
し電極下部の絶縁膜の絶縁性を強化するためである。こ
の場合、酸化シリコンの融点よりも低い温度、例えば9
50℃程度の温度条件で熱酸化を行なうと、熱酸化時に
シリコンよりなる陰極17と第3の酸化シリコン膜16
との界面付近にストレスが発生するので、極めて急峻な
形状の先端部を持つ陰極17を形成することができる。
また、熱酸化法により形成したシリコン酸化膜は、他の
方法例えば、蒸着法により形成したシリコン酸化膜より
も膜質に優れているため、高い絶縁抵抗を持っている。
この結果、後述の引き出し電極に電圧を印加する際の絶
縁性に優れ、高信頼性の素子を形成することができる。
Next, as shown in FIG. 6C, the third silicon oxide film 1 having a thickness of, for example, about 100 nm is formed on the surfaces of the drum-shaped pillars 14C and the silicon substrate 11 by a thermal oxidation method.
By forming 6, the cathode 17 is formed inside the drum-shaped columnar body 14C. Thus, the drum-shaped columnar body 14C
The reason for forming the third silicon oxide film 16 on the surface of
This is because the tip of the cathode 17 is sharpened and the insulating property of the insulating film below the extraction electrode described later is strengthened. In this case, a temperature lower than the melting point of silicon oxide, for example, 9
When thermal oxidation is performed under a temperature condition of about 50 ° C., a cathode 17 made of silicon and a third silicon oxide film 16
Since stress is generated in the vicinity of the interface between the cathode 17 and the cathode 17, it is possible to form the cathode 17 having a very steep tip.
In addition, a silicon oxide film formed by a thermal oxidation method has a higher insulation resistance because it has better film quality than a silicon oxide film formed by another method, for example, a vapor deposition method.
As a result, it is possible to form a highly reliable element having excellent insulation when a voltage is applied to the extraction electrode described later.

【0052】次に、図6(d)に示すように、酸化シリ
コンマスク12Aを介して絶縁膜として用いる第4の酸
化シリコン膜18及び引き出し電極として用いる導電性
膜19を真空蒸着法により順次堆積する。第4の酸化シ
リコン膜18を真空蒸着する際に、オゾンガスを導入す
ることによって、絶縁性に優れた良質なシリコン酸化膜
を形成することができる。また、導電性膜19としてN
b金属膜を用いれば、後述のリフトオフプロセスに際し
て、均一性に優れた引き出し電極を形成することができ
る。
Next, as shown in FIG. 6D, a fourth silicon oxide film 18 used as an insulating film and a conductive film 19 used as a lead electrode are sequentially deposited by a vacuum evaporation method via a silicon oxide mask 12A. I do. By introducing an ozone gas when the fourth silicon oxide film 18 is vacuum-deposited, a high-quality silicon oxide film having excellent insulating properties can be formed. In addition, as the conductive film 19, N
By using the b-metal film, it is possible to form a lead electrode having excellent uniformity during a lift-off process described later.

【0053】次に、図7(a)に示すように、バッファ
ード弗酸溶液を用いて超音波雰囲気中でウェットエッチ
ングを行なって、陰極17の側壁部及び酸化シリコンマ
スク12Aを選択的に除去することにより、酸化シリコ
ンマスク12Aの上に堆積した導電性膜19をリフトオ
フすると共に、微小な開口を持つ引き出し電極19A及
び陰極17を露出させる。この場合、ウェットエッチン
グの時間を第3及び第4の酸化シリコン膜16,18が
オーバーエッチングされる程度に調整することにより、
下部酸化シリコン膜16A及び上部酸化シリコン膜18
Aの開口部周面を引き出し電極19Aの開口部周面より
も後退させることができる。
Next, as shown in FIG. 7A, wet etching is performed in an ultrasonic atmosphere using a buffered hydrofluoric acid solution to selectively remove the side wall of the cathode 17 and the silicon oxide mask 12A. By doing so, the conductive film 19 deposited on the silicon oxide mask 12A is lifted off, and the extraction electrode 19A and the cathode 17 having minute openings are exposed. In this case, by adjusting the wet etching time to such an extent that the third and fourth silicon oxide films 16 and 18 are over-etched,
Lower silicon oxide film 16A and upper silicon oxide film 18
The peripheral surface of the opening A can be retracted from the peripheral surface of the opening of the extraction electrode 19A.

【0054】次に、図7(b)に示すように、全面にス
パッタ法を用いて低仕事関数を持つ金属材料又は該金属
材料の化合物材料からなる被覆材料により表面被覆膜2
0を形成すると、第1の実施形態に係る電界放出型電子
源が得られる。
Next, as shown in FIG. 7 (b), the surface coating film 2 is made of a metal material having a low work function or a coating material made of a compound material of the metal material by sputtering over the entire surface.
When 0 is formed, the field emission type electron source according to the first embodiment is obtained.

【0055】以上のように、スパッタ法を用いることに
より、高融点金属材料又は高融点金属材料の化合物材料
からなる被覆材料を用いても、陰極17の上に被覆特性
に優れた表面被覆膜20を形成することができる。
As described above, by using the sputtering method, even if a coating material made of a high melting point metal material or a compound material of a high melting point metal material is used, a surface coating film having excellent coating characteristics can be formed on the cathode 17. 20 can be formed.

【0056】また、表面被覆膜20の厚さを10nm程
度以下に制御することによって、下地の陰極17の構造
を精密に反映した表面形状を得ることができる。この結
果、表面被覆膜20が形成した後においても、先端部が
nmオーダの微構造を有する陰極17を得ることができ
る。
By controlling the thickness of the surface coating film 20 to about 10 nm or less, a surface shape that accurately reflects the structure of the underlying cathode 17 can be obtained. As a result, even after the surface coating film 20 is formed, it is possible to obtain the cathode 17 having a microstructure with a tip portion on the order of nm.

【0057】また、表面被覆膜20を形成する際に、堆
積方向の指向性が良好なコリメートスパッタ法を用いる
ことによって、引き出し電極19Aの開口部が微小であ
っても、表面被覆膜20を、陰極17の表面のみでな
く、シリコン基板11における引き出し電極19Aの開
口部に露出した底部にも均一に形成することができる。
従って、より低い動作電圧が期待できる微小な素子構造
にも表面被覆プロセスを適用することが可能になり、素
子の高性能化を図る上で有利となる。
When the surface coating film 20 is formed by using a collimated sputtering method having good directivity in the deposition direction, even if the opening of the extraction electrode 19A is minute, the surface coating film 20 can be formed. Can be uniformly formed not only on the surface of the cathode 17 but also on the bottom portion of the silicon substrate 11 exposed to the opening of the extraction electrode 19A.
Therefore, it is possible to apply the surface coating process even to a minute element structure in which a lower operating voltage can be expected, which is advantageous in improving the performance of the element.

【0058】また、前記の製造方法は、プロセスの均一
性及び再現性に優れており、微小寸法を有する電界放出
型電子源アレイを高精度且つ高密度に形成することが可
能になる。
Further, the above-described manufacturing method is excellent in process uniformity and reproducibility, and makes it possible to form a field emission type electron source array having minute dimensions with high precision and high density.

【0059】さらに、シリコンからなる陰極17の表面
上に、低仕事関数をもつ高融点金属材料又は高融点金属
材料の化合物材料よりなる被覆材料を高精度に形成でき
るため、従来に比べて電子放出のための動作電圧を大き
く低減することができる。
Further, since a coating material made of a high melting point metal material having a low work function or a compound material of a high melting point metal material can be formed on the surface of the cathode 17 made of silicon with higher precision, the electron emission is smaller than in the conventional case. Operating voltage can be greatly reduced.

【0060】(第2の実施形態)以下、本発明の第2実
施形態に係る電界放出型電子源の構造について図2を参
照しながら説明する。図2(a)は、図2(b)におけ
るII−II線の断面構造を示し、図2(b)は平面構造を
示している。
(Second Embodiment) Hereinafter, a structure of a field emission type electron source according to a second embodiment of the present invention will be described with reference to FIG. FIG. 2A shows a cross-sectional structure taken along the line II-II in FIG. 2B, and FIG. 2B shows a planar structure.

【0061】図2(a),(b)に示すように、シリコ
ンの結晶よりなるシリコン基板11の上には、アレイ状
の陰極形成領域にそれぞれ円形状の開口部を有する下部
酸化シリコン膜16A及び上部酸化シリコン膜18Aよ
りなる絶縁膜を介して引き出し電極19Aが形成されて
いる。この場合、引き出し電極19Aの開口部の径は下
部酸化シリコン膜16A及び上部酸化シリコン膜18A
の開口部の径よりも小さく、下部酸化シリコン膜16A
及び上部酸化シリコン膜18Aの開口部周面は引き出し
電極19Aの開口部周面よりも後退している。
As shown in FIGS. 2A and 2B, on a silicon substrate 11 made of silicon crystal, a lower silicon oxide film 16A having a circular opening in an array-shaped cathode formation region. In addition, a lead electrode 19A is formed via an insulating film made of the upper silicon oxide film 18A. In this case, the diameter of the opening of the extraction electrode 19A is equal to the lower silicon oxide film 16A and the upper silicon oxide film 18A.
The lower silicon oxide film 16A is smaller than the diameter of the opening of
The peripheral surface of the opening of the upper silicon oxide film 18A is recessed from the peripheral surface of the opening of the extraction electrode 19A.

【0062】下部酸化シリコン膜16A、上部酸化シリ
コン膜18A及び引き出し電極19Aの開口部の内部に
は、円形断面を持つタワー形状の陰極17が形成されて
おり、該陰極17の先端部は結晶異方性エッチングとシ
リコンの熱酸化プロセスとによって形成された半径2n
m以下の急峻な形状を有している。
A tower-shaped cathode 17 having a circular cross section is formed inside the openings of the lower silicon oxide film 16A, the upper silicon oxide film 18A, and the lead electrode 19A. Radius 2n formed by anisotropic etching and thermal oxidation process of silicon
It has a steep shape of not more than m.

【0063】シリコン基板11における下部酸化シリコ
ン膜16A及び上部酸化シリコン膜18Aの開口部に露
出した領域の表面部及び陰極17の表面部には、シリコ
ン基板11と同じ導電型で且つシリコン基板11よりも
不純物濃度が高い高濃度不純物層22が薄く形成されて
いる。
The surface of the region of the silicon substrate 11 exposed to the openings of the lower silicon oxide film 16A and the upper silicon oxide film 18A and the surface of the cathode 17 are of the same conductivity type as the silicon substrate 11 and Also, the high-concentration impurity layer 22 having a high impurity concentration is formed thin.

【0064】シリコン基板11の導電型としてn型、高
濃度不純物層22の不純物としてリンを用い且つ高濃度
不純物層22のシート抵抗を10kΩ以下にすることに
より、陰極17の先端の電子放出効率を大幅に向上させ
ることができる。この結果、所定の電子放出量に必要な
引き出し電圧を大幅に低下させたり、又は所定の引き出
し電圧における電子放出量を大幅に増加させることが可
能となる。
By using n-type as the conductivity type of the silicon substrate 11 and phosphorus as an impurity of the high-concentration impurity layer 22 and setting the sheet resistance of the high-concentration impurity layer 22 to 10 kΩ or less, the electron emission efficiency at the tip of the cathode 17 is improved. It can be greatly improved. As a result, it is possible to significantly reduce the extraction voltage required for a predetermined electron emission amount, or to significantly increase the electron emission amount at a predetermined extraction voltage.

【0065】以下、第2実施形態に係る電界放出型電子
源の製造方法について図8〜図10を参照しながら説明
する。
Hereinafter, a method for manufacturing the field emission type electron source according to the second embodiment will be described with reference to FIGS.

【0066】まず、図8(a)に示すように、シリコン
結晶よりなるシリコン基板11の(100)面に熱酸化
法により第1の酸化シリコン膜12を形成した後、該第
1の酸化シリコン膜12の上にフォトレジスト膜13を
堆積する。
First, as shown in FIG. 8A, a first silicon oxide film 12 is formed on the (100) plane of a silicon substrate 11 made of silicon crystal by a thermal oxidation method, and then the first silicon oxide film 12 is formed. A photoresist film 13 is deposited on the film 12.

【0067】次に、図8(b)に示すように、フォトレ
ジスト膜13にフォトリソグラフィ法を行なって、約
0.5μmの径を有するディスク形状のレジストマスク
13Aを形成した後、該レジストマスク13Aを用いて
第1の酸化シリコン膜12に対して異方性のドライエッ
チングを行うことにより、第1の酸化シリコン膜12に
レジストマスク13Aを転写して酸化シリコンマスク1
2Aを形成する。
Next, as shown in FIG. 8B, a photolithography method is performed on the photoresist film 13 to form a disk-shaped resist mask 13A having a diameter of about 0.5 μm. The resist mask 13A is transferred to the first silicon oxide film 12 by performing anisotropic dry etching on the first silicon oxide film 12 using the
Form 2A.

【0068】次に、図8(c)に示すように、レジスト
マスク13Aを除去した後、酸化シリコンマスク12A
を用いてシリコン基板11に対して異方性ドライエッチ
ングを行なってシリコン基板11の表面に円柱状体14
Aを形成する。
Next, as shown in FIG. 8C, after removing the resist mask 13A, the silicon oxide mask 12A is removed.
Anisotropic dry etching is performed on the silicon substrate 11 by using
Form A.

【0069】次に、図8(d)に示すように、結晶異方
性の性質を持つエッチング溶液、例えばエチレンジアミ
ンとピロカテコール水溶液とを用いて円柱状体14Aに
対してウェットエッチングを行なって、側面が(33
1)面を含む面よりなり且つ中央部がくびれた形状の鼓
状体14Bを形成する。この場合、予め、結晶の方位角
度から酸化シリコンマスク12Aの径及びくびれ部の深
さを最適に設計することにより、くびれ部の径が0.1
μm程度の微構造の鼓状体14Bを均一に且つ再現性良
く形成することができる。
Next, as shown in FIG. 8D, the columnar body 14A is wet-etched using an etching solution having a crystalline anisotropy property, for example, ethylenediamine and an aqueous solution of pyrocatechol. The side is (33
1) A drum-shaped body 14B having a surface including a surface and having a constricted central portion is formed. In this case, the diameter of the constricted portion is set to 0.1 by designing the diameter of the silicon oxide mask 12A and the depth of the constricted portion in advance from the azimuthal angle of the crystal.
The drum-shaped body 14B having a microstructure of about μm can be formed uniformly and with good reproducibility.

【0070】次に、図9(a)に示すように、鼓状体1
4Bのくびれ部保護のために、熱酸化法により鼓状体1
4Bの側壁に例えば厚さ10nm程度の薄い第2の酸化
シリコン膜15を形成した後、再び酸化シリコンマスク
12Aを用いてシリコン基板11に対して異方性のドラ
イエッチングを行なってシリコン基板11を垂直にエッ
チングすることにより、図9(b)に示すように、シリ
コン基板11の表面に鼓状の柱状体14Cを形成する。
Next, as shown in FIG.
To protect the constriction of 4B, the drum-shaped body 1 is thermally oxidized.
After a thin second silicon oxide film 15 having a thickness of, for example, about 10 nm is formed on the side wall of 4B, the silicon substrate 11 is again subjected to anisotropic dry etching using the silicon oxide mask 12A to remove the silicon substrate 11 By performing vertical etching, a drum-shaped columnar body 14C is formed on the surface of the silicon substrate 11, as shown in FIG. 9B.

【0071】次に、図9(c)に示すように、熱酸化法
により鼓状の柱状体14C及びシリコン基板11の表面
に例えば厚さ100nm程度の第3の酸化シリコン膜1
6を形成することにより、鼓状の柱状体14Cの内部に
陰極17を形成する。このように、鼓状の柱状体14C
の表面に第3の酸化シリコン膜16を形成する理由は、
陰極17の先端部を先鋭化するためと、後述する引き出
し電極下部の絶縁膜の絶縁性を強化するためである。こ
の場合、酸化シリコンの融点よりも低い温度、例えば9
50℃程度の温度条件で熱酸化を行なうと、熱酸化時に
シリコンよりなる陰極17と第3の酸化シリコン膜16
との界面付近にストレスが発生するので、極めて急峻な
形状の先端部を持つ陰極17を形成することができる。
また、熱酸化法により形成したシリコン酸化膜は、他の
方法例えば、蒸着法により形成したシリコン酸化膜より
も膜質に優れているため、高い絶縁抵抗を持っている。
この結果、後述の引き出し電極に電圧を印加する際の絶
縁性に優れ、高信頼性の素子を形成することができる。
Next, as shown in FIG. 9C, the third silicon oxide film 1 having a thickness of, for example, about 100 nm is formed on the surface of the drum-shaped columnar body 14C and the silicon substrate 11 by a thermal oxidation method.
By forming 6, the cathode 17 is formed inside the drum-shaped columnar body 14C. Thus, the drum-shaped columnar body 14C
The reason for forming the third silicon oxide film 16 on the surface of
This is because the tip of the cathode 17 is sharpened and the insulating property of the insulating film below the extraction electrode described later is strengthened. In this case, a temperature lower than the melting point of silicon oxide, for example, 9
When thermal oxidation is performed under a temperature condition of about 50 ° C., a cathode 17 made of silicon and a third silicon oxide film 16
Since stress is generated in the vicinity of the interface between the cathode 17 and the cathode 17, it is possible to form the cathode 17 having a very steep tip.
In addition, a silicon oxide film formed by a thermal oxidation method has a higher insulation resistance because it has better film quality than a silicon oxide film formed by another method, for example, a vapor deposition method.
As a result, it is possible to form a highly reliable element having excellent insulation when a voltage is applied to the extraction electrode described later.

【0072】次に、図9(d)に示すように、酸化シリ
コンマスク12Aを介して絶縁膜として用いる第4の酸
化シリコン膜18及び引き出し電極として用いる導電性
膜19を真空蒸着法により順次堆積する。第4の酸化シ
リコン膜18を真空蒸着する際に、オゾンガスを導入す
ることによって、絶縁性に優れた良質なシリコン酸化膜
を形成することができる。また、導電性膜19としてN
b金属膜を用いれば、後述のリフトオフプロセスに際し
て、均一性に優れた引き出し電極を形成することができ
る。
Next, as shown in FIG. 9D, a fourth silicon oxide film 18 used as an insulating film and a conductive film 19 used as a lead electrode are sequentially deposited by a vacuum evaporation method via a silicon oxide mask 12A. I do. By introducing an ozone gas when the fourth silicon oxide film 18 is vacuum-deposited, a high-quality silicon oxide film having excellent insulating properties can be formed. In addition, as the conductive film 19, N
By using the b-metal film, it is possible to form a lead electrode having excellent uniformity during a lift-off process described later.

【0073】次に、図10(a)に示すように、バッフ
ァード弗酸溶液を用いて超音波雰囲気中でウェットエッ
チングを行なって、陰極17の側壁部及び酸化シリコン
マスク12Aを選択的に除去することにより、酸化シリ
コンマスク12Aの上に堆積した導電性膜19をリフト
オフすると共に、微小な開口を持つ引き出し電極19A
及び陰極17を露出させる。この場合、ウェットエッチ
ングの時間を第3及び第4の酸化シリコン膜16,18
がオーバーエッチングされる程度に調整することによ
り、下部酸化シリコン膜16A及び上部酸化シリコン膜
18Aの開口部周面を引き出し電極19Aの開口部周面
よりも後退させることができる。
Next, as shown in FIG. 10A, wet etching is performed in an ultrasonic atmosphere using a buffered hydrofluoric acid solution to selectively remove the side wall of the cathode 17 and the silicon oxide mask 12A. As a result, the conductive film 19 deposited on the silicon oxide mask 12A is lifted off, and the extraction electrode 19A having a minute opening is lifted off.
And the cathode 17 is exposed. In this case, the wet etching time is set to the third and fourth silicon oxide films 16 and 18.
Is adjusted to the extent that is overetched, the peripheral surfaces of the openings of the lower silicon oxide film 16A and the upper silicon oxide film 18A can be retracted from the peripheral surfaces of the openings of the extraction electrode 19A.

【0074】次に、図10(b)に示すように、陰極1
7を含むシリコン基板11の全面に亘って高濃度不純物
元素を含有するガラス層、例えばリンガラス層21を堆
積した後、瞬時熱加熱法(RTA法)を用いてリンガラ
ス層21に対して適度な熱処理を行なうことにより、リ
ンガラス層21に含まれる不純物元素を陰極17の表面
部に固層拡散させて、図10(c)に示すように、陰極
17の表面に高濃度不純物層22を形成する。これによ
り、陰極17の表面に抵抗率が10kΩ以下のシート抵
抗を有する高濃度不純物層22を数十nm程度の深さに
均一に形成できる。その後、リンガラス層21を除去す
ると第2の実施形態に係る電界放出型電子源が得られ
る。
Next, as shown in FIG.
After a glass layer containing a high-concentration impurity element, for example, a phosphorus glass layer 21 is deposited over the entire surface of the silicon substrate 11 including the silicon substrate 7, the instantaneous thermal heating method (RTA method) is used to appropriately adjust the phosphorus glass layer 21. By performing a heat treatment, the impurity element contained in the phosphorus glass layer 21 is diffused into the surface of the cathode 17 in a solid layer, and the high concentration impurity layer 22 is formed on the surface of the cathode 17 as shown in FIG. Form. Thus, the high-concentration impurity layer 22 having a sheet resistance with a resistivity of 10 kΩ or less can be uniformly formed on the surface of the cathode 17 to a depth of about several tens nm. Thereafter, when the phosphorus glass layer 21 is removed, a field emission type electron source according to the second embodiment is obtained.

【0075】尚、前記の第2の実施形態の製造方法にお
いては、リンガラス層21を用いた固層拡散法により高
濃度不純物層22を形成したが、これに代えて、陰極1
7の表面に不純物元素を低エネルギーのイオン注入法を
用いて導入した後、熱処理を施して、不純物元素を活性
化させることにより、高濃度不純物層22を形成しても
よい。この場合、例えば、イオン注入の際の加速エネル
ギーとして5keV程度の条件を用いて不純物元素であ
るリンをイオン注入することによって、陰極17の表面
に数十nm程度の深さをもつ高濃度不純物層22を均一
に形成することができる。
In the manufacturing method of the second embodiment, the high-concentration impurity layer 22 is formed by the solid diffusion method using the phosphor glass layer 21.
The impurity element may be introduced into the surface of the substrate 7 using a low-energy ion implantation method, and then heat-treated to activate the impurity element, thereby forming the high-concentration impurity layer 22. In this case, for example, a high-concentration impurity layer having a depth of about several tens nm is implanted into the surface of the cathode 17 by ion-implanting phosphorus as an impurity element under the condition of about 5 keV as acceleration energy at the time of ion implantation. 22 can be formed uniformly.

【0076】以上のように、第2実施形態に係る電界放
出電子源の製造方法によると、陰極17の表面に高濃度
不純物層22を均一に且つ生産性良く形成することがで
きる。また、陰極17の先端部の不純物濃度を高く設定
することができるため、電子放出効率が著しく向上し、
この結果、所定の電子放出量に必要な引き出し電圧を大
幅に低下させたり、又は所定の引き出し電圧における電
子放出量を大幅に増加させることが可能となる。
As described above, according to the method of manufacturing the field emission electron source according to the second embodiment, the high-concentration impurity layer 22 can be uniformly formed on the surface of the cathode 17 with high productivity. Further, since the impurity concentration at the tip of the cathode 17 can be set high, the electron emission efficiency is significantly improved,
As a result, it is possible to significantly reduce the extraction voltage required for a predetermined electron emission amount, or to significantly increase the electron emission amount at a predetermined extraction voltage.

【0077】尚、前記第1及び第2の実施形態に係る電
界放出型電子源の製造方法においては、陰極17の急峻
な先端部を実現するため、結晶異方性エッチング及び熱
酸化プロセスを用いて、シリコン結晶よりなるシリコン
基板11の(100)面の上に陰極17及び引き出し電
極19Aを形成したが、これに代えて、例えば、ガラス
基板上に低温でポリシリコン膜を形成した後、該ポリシ
リコン膜における電界放出電子源を形成する所定領域
に、例えばレーザアニール等の熱処理を施すことによ
り、所定領域のポリシリコン膜の結晶化を行なう方法を
採用することも可能である。このようにすると、安価な
ガラス基板の上に大面積を持つ電界放出電子源のアレイ
を形成することが可能になる。
In the method of manufacturing the field emission type electron source according to the first and second embodiments, a crystal anisotropic etching and a thermal oxidation process are used to realize a steep tip of the cathode 17. Thus, the cathode 17 and the lead electrode 19A were formed on the (100) plane of the silicon substrate 11 made of silicon crystal. Alternatively, for example, after forming a polysilicon film on a glass substrate at a low temperature, It is also possible to adopt a method of crystallizing the polysilicon film in a predetermined region by performing a heat treatment such as laser annealing on a predetermined region of the polysilicon film where the field emission electron source is to be formed. This makes it possible to form a large-area array of field emission electron sources on an inexpensive glass substrate.

【0078】また、第1又は第2の実施形態におけるシ
リコン基板11に代えて、他の半導体材料、例えばGa
As等の化合物半導体よりなる基板を用いることも可能
である。
In place of the silicon substrate 11 in the first or second embodiment, another semiconductor material, for example, Ga
It is also possible to use a substrate made of a compound semiconductor such as As.

【0079】さらに、第1及び第2の実施形態において
は、陰極17はタワー形状であり、引き出し電極19A
の開口部も円形状であるが、陰極17の形状及び引き出
し電極19の開口部の形状は限定されるものではない。
以下、陰極17の形状が第1の実施形態及び第2の実施
形態と異なる実施形態について説明する。
Further, in the first and second embodiments, the cathode 17 has a tower shape and the extraction electrode 19A
Are also circular, but the shape of the cathode 17 and the shape of the opening of the extraction electrode 19 are not limited.
Hereinafter, an embodiment in which the shape of the cathode 17 is different from the first embodiment and the second embodiment will be described.

【0080】(第3の実施形態)以下、本発明の第3実
施形態に係る電界放出型電子源の構造について図3を参
照しながら説明する。図3(a)は、図3(b)におけ
るIII −III 線の断面構造を示し、図3(b)は平面構
造を示している。
(Third Embodiment) Hereinafter, a structure of a field emission type electron source according to a third embodiment of the present invention will be described with reference to FIG. FIG. 3A shows a cross-sectional structure taken along line III-III in FIG. 3B, and FIG. 3B shows a planar structure.

【0081】図3(a),(b)に示すように、シリコ
ンの結晶よりなるシリコン基板11の上には、アレイ状
に配置された矩形状の陰極形成領域にそれぞれ開口部を
有する下部酸化シリコン膜16A及び上部酸化シリコン
膜18Aよりなる絶縁膜を介して引き出し電極19Aが
形成されている。この場合、引き出し電極19Aの開口
部の各辺の長さは下部酸化シリコン膜16A及び上部酸
化シリコン膜18Aの開口部の対応する各辺の長さより
も小さく、下部酸化シリコン膜16A及び上部酸化シリ
コン膜18Aの開口部周面は引き出し電極19Aの開口
部周面よりも後退している。
As shown in FIGS. 3A and 3B, on a silicon substrate 11 made of silicon crystal, a lower oxide having openings in rectangular cathode forming regions arranged in an array is provided. A lead electrode 19A is formed via an insulating film composed of the silicon film 16A and the upper silicon oxide film 18A. In this case, the length of each side of the opening of the extraction electrode 19A is smaller than the length of each side of the opening of the lower silicon oxide film 16A and the upper silicon oxide film 18A, and the lower silicon oxide film 16A and the upper silicon oxide The peripheral surface of the opening of the film 18A is recessed from the peripheral surface of the opening of the extraction electrode 19A.

【0082】下部酸化シリコン膜16A、上部酸化シリ
コン膜18A及び引き出し電極19Aの開口部の内部に
は、ウェッジ構造の陰極17が形成されている。
A cathode 17 having a wedge structure is formed inside the openings of the lower silicon oxide film 16A, the upper silicon oxide film 18A and the lead electrode 19A.

【0083】シリコン基板11における下部酸化シリコ
ン膜16A及び上部酸化シリコン膜18Aの開口部に露
出した領域の表面部及び陰極17の表面部には、シリコ
ン基板11と同じ導電型で且つシリコン基板11よりも
不純物濃度が高い高濃度不純物層22が浅く形成されて
いる。
The surface of the region of the silicon substrate 11 exposed to the openings of the lower silicon oxide film 16A and the upper silicon oxide film 18A and the surface of the cathode 17 are of the same conductivity type as the silicon substrate 11, and Also, the high concentration impurity layer 22 having a high impurity concentration is formed shallowly.

【0084】(第4の実施形態)以下、本発明の第4実
施形態に係る電界放出型電子源の構造について図4を参
照しながら説明する。図4(a)は、図4(b)におけ
るIII −III 線の断面構造を示し、図4(b)は平面構
造を示している。
(Fourth Embodiment) Hereinafter, a structure of a field emission type electron source according to a fourth embodiment of the present invention will be described with reference to FIG. FIG. 4A shows a cross-sectional structure taken along line III-III in FIG. 4B, and FIG. 4B shows a planar structure.

【0085】図4(a),(b)に示すように、シリコ
ンの結晶よりなるシリコン基板11の上には、アレイ状
に配置された円形状の陰極形成領域にそれぞれ開口部を
有する下部酸化シリコン膜16A及び上部酸化シリコン
膜18Aよりなる絶縁膜を介して引き出し電極19Aが
形成されている。この場合、引き出し電極19Aの開口
部の径は下部酸化シリコン膜16A及び上部酸化シリコ
ン膜18Aの開口部の径よりも小さく、下部酸化シリコ
ン膜16A及び上部酸化シリコン膜18Aの開口部周面
は引き出し電極19Aの開口部周面よりも後退してい
る。
As shown in FIGS. 4A and 4B, on a silicon substrate 11 made of silicon crystal, a lower oxide having openings in circular cathode forming regions arranged in an array is provided. A lead electrode 19A is formed via an insulating film composed of the silicon film 16A and the upper silicon oxide film 18A. In this case, the diameter of the opening of the extraction electrode 19A is smaller than the diameter of the opening of the lower silicon oxide film 16A and the upper silicon oxide film 18A, and the peripheral surfaces of the openings of the lower silicon oxide film 16A and the upper silicon oxide film 18A are drawn. It is recessed from the peripheral surface of the opening of the electrode 19A.

【0086】下部酸化シリコン膜16A、上部酸化シリ
コン膜18A及び引き出し電極19Aの開口部の内部に
は円錐形状の陰極17が形成されている。
A conical cathode 17 is formed inside the openings of the lower silicon oxide film 16A, the upper silicon oxide film 18A and the extraction electrode 19A.

【0087】シリコン基板11における下部酸化シリコ
ン膜16A及び上部酸化シリコン膜18Aの開口部に露
出した領域の表面部及び陰極17の表面部には、シリコ
ン基板11と同じ導電型で且つシリコン基板11よりも
不純物濃度が高い高濃度不純物層22が浅く形成されて
いる。
The surface of the region of the silicon substrate 11 exposed to the openings of the lower silicon oxide film 16A and the upper silicon oxide film 18A and the surface of the cathode 17 are of the same conductivity type as the silicon substrate 11 and Also, the high concentration impurity layer 22 having a high impurity concentration is formed shallowly.

【0088】[0088]

【発明の効果】第1の電界放出型電子源によると、基板
抵抗とタワー形状の陰極の断面積によって決まる電流許
容値が大きくなるため、タワー形状の陰極を微細化して
も陰極の根元部分に電流が集中する事態を回避できるの
で、陰極の根元部分にジュール熱が発生する事態を回避
でき、これにより、大電流で陰極を駆動しても、陰極が
溶融して素子が破壊する恐れがなくなる。
According to the first field emission type electron source, the allowable current value determined by the substrate resistance and the cross-sectional area of the tower-shaped cathode becomes large. Therefore, even if the tower-shaped cathode is miniaturized, it remains at the base of the cathode. Since a situation in which current is concentrated can be avoided, a situation in which Joule heat is generated at the base of the cathode can be avoided, so that even when the cathode is driven with a large current, there is no danger of the cathode melting and element breakdown. .

【0089】第1の電界放出型電子源において、低仕事
関数材料を、Cr、Mo、Nb、Ta、Ti、W若しく
はZrよりなる高融点金属材料又は該高融点金属材料の
炭化物、窒化物若しくは珪素化物を含むものに限定する
と、これらの低仕事関数材料は、シリコンよりなる半導
体装置のプロセスにおいて通常用いられ且つシリコン基
板との反応性に優れた材料であるため、表面被覆膜を均
一且つ生産性良く形成できるので素子を高性能化できる
と共に、通常のシリコンよりなる半導体装置のプロセス
において受け入れられやすいので、産業的に有用であ
る。
In the first field emission type electron source, the low work function material is a high melting point metal material made of Cr, Mo, Nb, Ta, Ti, W or Zr or a carbide, nitride or When limited to those containing silicide, these low work function materials are generally used in the process of semiconductor devices made of silicon and have excellent reactivity with the silicon substrate, so that the surface coating film can be formed uniformly and Since the element can be formed with high productivity, the element can have high performance. In addition, the element can be easily accepted in a process of a semiconductor device made of ordinary silicon, and thus is industrially useful.

【0090】第2の電界放出型電子源によると、陰極の
表面部から電子の放出が良好に行なわれるので、素子の
消費電力を低減することができる。
According to the second field emission type electron source, electrons can be emitted from the surface of the cathode satisfactorily, so that the power consumption of the device can be reduced.

【0091】第2の電界放出型電子源において、陰極が
タワー形状を有しており、高濃度不純物層が陰極の表面
及び基板における引き出し電極の開口部に露出した部分
の表面に形成されていると、第1の電界放出型電子源と
同様、基板抵抗とタワー形状の陰極の断面積によって決
まる電流許容値が大きくなり、タワー形状の陰極を微細
化しても陰極の根元部分にジュール熱が発生する事態を
回避できるので、大電流で陰極を駆動しても、陰極が溶
融して素子が破壊する恐れがなくなる。
In the second field-emission electron source, the cathode has a tower shape, and the high-concentration impurity layer is formed on the surface of the cathode and on the surface of the substrate exposed at the opening of the extraction electrode. As in the case of the first field emission electron source, the allowable current value determined by the substrate resistance and the cross-sectional area of the tower-shaped cathode increases, and even when the tower-shaped cathode is miniaturized, Joule heat is generated at the base of the cathode. Therefore, even if the cathode is driven with a large current, there is no danger that the cathode will melt and the element will be destroyed.

【0092】第2の電界放出型電子源において、高濃度
不純物層が10kΩ以下のシート抵抗を有していると、
電子放出を著しく向上できるので、素子の消費電力を大
きく低下させることができる。
In the second field emission type electron source, if the high concentration impurity layer has a sheet resistance of 10 kΩ or less,
Since the electron emission can be significantly improved, the power consumption of the device can be greatly reduced.

【0093】第1の電界放出型電子源の製造方法による
と、陰極の表面及び基板における引き出し電極の開口部
に露出した部分の表面に連続して低仕事関数材料よりな
る表面被覆層を有する第1の電界放出型電子源を簡易且
つ再現性良く製造することができる。
According to the first method for manufacturing a field emission type electron source, a surface coating layer made of a low work function material is continuously provided on the surface of the cathode and the surface of the portion of the substrate exposed to the opening of the extraction electrode. One field emission electron source can be manufactured simply and with good reproducibility.

【0094】第1の電界放出型電子源の製造方法におい
て、表面被覆層形成工程が、堆積方向指向性を有するコ
リメートスパッタ法により表面被覆層を形成する工程を
含むと、コリメートスパッタ法は堆積性能に優れている
ため、素子が微細化して引き出し電極の開口部の径が小
さくなっても、表面被覆層を確実に堆積することができ
るので、素子の信頼性が向上する。
In the first method for manufacturing a field emission type electron source, if the step of forming a surface coating layer includes a step of forming a surface coating layer by a collimated sputtering method having deposition directionality, the collimated sputtering method has a deposition performance. Therefore, even if the element is miniaturized and the diameter of the opening of the extraction electrode is reduced, the surface coating layer can be reliably deposited, and the reliability of the element is improved.

【0095】第2の電界放出型電子源の製造方法による
と、陰極の表面に選択的に高濃度不純物層を形成するこ
とができるため、陰極の表面部に高濃度不純物層を有す
る第2の電界放出型電子源を簡易かつ再現性良く製造す
ることができる。
According to the second method for manufacturing a field emission type electron source, a high-concentration impurity layer can be selectively formed on the surface of the cathode. A field emission electron source can be manufactured easily and with good reproducibility.

【0096】第2の電界放出型電子源の製造方法におい
て、高濃度不純物形成工程が、陰極の表面に不純物元素
を含む堆積膜を形成した後、瞬間熱処理法により堆積膜
に含まれる不純物元素を陰極の表面部に固相拡散させる
工程を含むと、陰極の表面部に選択的に高濃度不純物層
を確実に形成することができる。
In the second method for manufacturing a field emission type electron source, the high concentration impurity forming step comprises forming a deposited film containing the impurity element on the surface of the cathode, and then removing the impurity element contained in the deposited film by an instantaneous heat treatment method. When the step of solid-phase diffusion on the surface of the cathode is included, the high-concentration impurity layer can be selectively formed on the surface of the cathode without fail.

【0097】第2の電界放出型電子源の製造方法におい
て、高濃度不純物形成工程が、不純物元素を陰極の表面
部にイオン注入することにより、陰極の表面部に高濃度
不純物層を形成する工程を含むと、陰極の表面部に選択
的に高濃度不純物層を確実に形成することができる。
In the second method of manufacturing a field emission type electron source, the high concentration impurity forming step is a step of forming a high concentration impurity layer on the surface of the cathode by ion-implanting an impurity element into the surface of the cathode. In this case, the high-concentration impurity layer can be reliably formed selectively on the surface of the cathode.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る電界放出型電子
源を示し、(a)は(b)におけるI−I線の断面図で
あり、(b)は平面図である。
FIGS. 1A and 1B show a field emission type electron source according to a first embodiment of the present invention, wherein FIG. 1A is a cross-sectional view taken along the line II in FIG. 1B, and FIG.

【図2】本発明の第2の実施形態に係る電界放出型電子
源を示し、(a)は(b)におけるII−II線の断面図で
あり、(b)は平面図である。
FIGS. 2A and 2B show a field emission type electron source according to a second embodiment of the present invention, wherein FIG. 2A is a cross-sectional view taken along the line II-II in FIG.

【図3】本発明の第3の実施形態に係る電界放出型電子
源を示し、(a)は(b)におけるIII −III 線の断面
図であり、(b)は平面図である。
3A and 3B show a field emission type electron source according to a third embodiment of the present invention, wherein FIG. 3A is a cross-sectional view taken along line III-III in FIG. 3B, and FIG. 3B is a plan view.

【図4】本発明の第4の実施形態に係る電界放出型電子
源を示し、(a)は(b)における IV− IV線の断面
図であり、(b)は平面図である。
FIGS. 4A and 4B show a field emission electron source according to a fourth embodiment of the present invention, wherein FIG. 4A is a cross-sectional view taken along the line IV-IV in FIG.

【図5】(a)〜(d)は本発明の第1の実施形態に係
る電界放出型電子源の製造方法の各工程を示す断面図で
ある。
FIGS. 5A to 5D are cross-sectional views showing each step of a method for manufacturing a field emission electron source according to the first embodiment of the present invention.

【図6】(a)〜(d)は本発明の第1の実施形態に係
る電界放出型電子源の製造方法の各工程を示す断面図で
ある。
FIGS. 6A to 6D are cross-sectional views illustrating respective steps of a method for manufacturing a field emission electron source according to the first embodiment of the present invention.

【図7】(a),(b)は本発明の第1の実施形態に係
る電界放出型電子源の製造方法の各工程を示す断面図で
ある。
FIGS. 7A and 7B are cross-sectional views showing steps of a method for manufacturing a field emission electron source according to the first embodiment of the present invention.

【図8】(a)〜(d)は本発明の第2の実施形態に係
る電界放出型電子源の製造方法の各工程を示す断面図で
ある。
FIGS. 8A to 8D are cross-sectional views showing each step of a method for manufacturing a field emission electron source according to a second embodiment of the present invention.

【図9】(a)〜(d)は本発明の第2の実施形態に係
る電界放出型電子源の製造方法の各工程を示す断面図で
ある。
FIGS. 9A to 9D are cross-sectional views showing steps of a method for manufacturing a field emission electron source according to a second embodiment of the present invention.

【図10】(a)〜(c)は本発明の第2の実施形態に
係る電界放出型電子源の製造方法の各工程を示す断面図
である。
FIGS. 10A to 10C are cross-sectional views illustrating steps of a method for manufacturing a field emission electron source according to a second embodiment of the present invention.

【図11】(a)〜(d)は従来の電界放出型電子源の
製造方法の各工程を示す断面図である。
FIGS. 11A to 11D are cross-sectional views showing steps of a conventional method for manufacturing a field emission electron source.

【図12】(a)〜(d)は従来の電界放出型電子源の
製造方法の各工程を示す断面図である。
12 (a) to 12 (d) are cross-sectional views showing steps of a conventional method for manufacturing a field emission electron source.

【図13】従来の電界放出型電子源の製造方法の各工程
を示す断面図である。
FIG. 13 is a cross-sectional view showing each step of a conventional method for manufacturing a field emission electron source.

【符号の説明】[Explanation of symbols]

11 シリコン基板 12 第1の酸化シリコン膜 12A 酸化シリコンマスク 13 フォトレジスト膜 13A レジストマスク 14A 円柱状体 14B 鼓状体 14C 鼓状の柱状体 15 第2の酸化シリコン膜 16 第3の酸化シリコン膜 17 陰極 18 第4の酸化シリコン膜 19 導電性膜 19A 引き出し電極 20 表面被覆膜 21 リンガラス層 22 高濃度不純物層 Reference Signs List 11 silicon substrate 12 first silicon oxide film 12A silicon oxide mask 13 photoresist film 13A resist mask 14A columnar body 14B drum-shaped body 14C drum-shaped columnar body 15 second silicon oxide film 16 third silicon oxide film 17 Cathode 18 Fourth silicon oxide film 19 Conductive film 19A Leader electrode 20 Surface coating film 21 Phosphorus glass layer 22 High concentration impurity layer

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板と、該基板上に絶縁膜を介して形成
され陰極形成領域に開口部を有する引き出し電極と、前
記基板上における前記引き出し電極の開口部内に形成さ
れた陰極と、該陰極の表面部に形成され前記基板の不純
物濃度よりも高い不純物濃度を有する高濃度不純物層と
を備えていることを特徴とする電界放出型電子源。
1. A substrate, a lead electrode formed on the substrate via an insulating film and having an opening in a cathode forming region, a cathode formed in the opening of the lead electrode on the substrate, and the cathode And a high-concentration impurity layer having an impurity concentration higher than the impurity concentration of the substrate.
【請求項2】 前記陰極はタワー形状を有しており、前
記高濃度不純物層は前記陰極の表面部及び前記基板にお
ける前記引き出し電極の開口部に露出した部分の表面部
に連続して形成されていることを特徴とする請求項1に
記載の電界放出型電子源。
2. The cathode has a tower shape, and the high concentration impurity layer is formed continuously on a surface of the cathode and a surface of a portion of the substrate exposed to an opening of the extraction electrode. The field emission type electron source according to claim 1, wherein:
【請求項3】 前記高濃度不純物層は10kΩ以下のシ
ート抵抗を有していることを特徴とする請求項1又は2
に記載の電界放出型電子源。
3. The high-concentration impurity layer has a sheet resistance of 10 kΩ or less.
3. A field emission type electron source according to claim 1.
【請求項4】 基板上に形成されたエッチングマスクを
用いて前記基板に対してエッチングを行なって前記基板
上に陰極を形成する陰極形成工程と、 前記基板上に全面的に絶縁膜及び導電膜を順次堆積した
後、前記エッチングマスク上の前記絶縁膜及び導電膜を
リフトオフすることにより、前記陰極の周囲に開口部を
有する引き出し電極を形成する工程と、 前記陰極の表面部に前記基板の不純物濃度よりも高い不
純物濃度を有する高濃度不純物層を形成する高濃度不純
物層形成工程とを備えていることを特徴とする電界放出
型電子源の製造方法。
4. A cathode forming step of performing etching on the substrate using an etching mask formed on the substrate to form a cathode on the substrate; and an insulating film and a conductive film over the entire surface of the substrate. Forming an extraction electrode having an opening around the cathode by lifting off the insulating film and the conductive film on the etching mask; and depositing impurities on the surface of the cathode on the etching mask. Forming a high-concentration impurity layer having an impurity concentration higher than the impurity concentration.
【請求項5】 前記高濃度不純物層形成工程は、 前記陰極の表面に、不純物元素を含む堆積膜を形成する
工程と、 前記堆積膜に含まれる不純物元素を前記陰極の表面部に
固相拡散させて前記陰極の表面部に前記高濃度不純物層
を形成する工程と、 前記堆積膜を除去する工程とを含むことを特徴とする請
求項4に記載の電界放出型電子源の製造方法。
5. The step of forming a high-concentration impurity layer, comprising: forming a deposition film containing an impurity element on the surface of the cathode; and solid-phase diffusion of the impurity element contained in the deposition film onto the surface of the cathode. The method for manufacturing a field emission type electron source according to claim 4, further comprising: a step of forming the high concentration impurity layer on the surface of the cathode; and a step of removing the deposited film.
【請求項6】 前記高濃度不純物層形成工程は、不純物
元素を前記陰極の表面部にイオン注入することにより、
前記陰極の表面部に前記高濃度不純物層を形成する工程
を含むことを特徴とする請求項4に記載の電界放出型電
子源の製造方法。
6. The step of forming a high-concentration impurity layer, wherein the impurity element is ion-implanted into a surface portion of the cathode,
5. The method according to claim 4, further comprising a step of forming the high concentration impurity layer on a surface of the cathode.
JP2000386356A 1996-04-15 2000-12-20 Electric field emission type electron source and method of manufacturing the same Pending JP2001202872A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000386356A JP2001202872A (en) 1996-04-15 2000-12-20 Electric field emission type electron source and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9260296 1996-04-15
JP8-92602 1996-04-15
JP2000386356A JP2001202872A (en) 1996-04-15 2000-12-20 Electric field emission type electron source and method of manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9045697A Division JP3160547B2 (en) 1996-04-15 1997-04-09 Method of manufacturing field emission electron source

Publications (1)

Publication Number Publication Date
JP2001202872A true JP2001202872A (en) 2001-07-27

Family

ID=26434000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000386356A Pending JP2001202872A (en) 1996-04-15 2000-12-20 Electric field emission type electron source and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2001202872A (en)

Similar Documents

Publication Publication Date Title
KR100442982B1 (en) Field-emission electron source and method of manufacturing the same
US6326221B1 (en) Methods for manufacturing field emitter arrays on a silicon-on-insulator wafer
JPH0850850A (en) Field emission type electron emission element and its manufacture
US6069018A (en) Method for manufacturing a cathode tip of electric field emission device
JP2900837B2 (en) Field emission type cold cathode device and manufacturing method thereof
JP3160547B2 (en) Method of manufacturing field emission electron source
JPH1050205A (en) Field emission type electron source and its manufacture
JP3012517B2 (en) Electron emitting device and method of manufacturing the same
JP2001202872A (en) Electric field emission type electron source and method of manufacturing the same
JP3622406B2 (en) Cold electron-emitting device and manufacturing method thereof
JP3502883B2 (en) Cold electron-emitting device and method of manufacturing the same
JPH11339637A (en) Field emission electron element and its manufacture
KR100275524B1 (en) Method for fabricating field emission display using silicidation process
JP3826539B2 (en) Method for manufacturing cold electron-emitting device
JPH09134664A (en) Field emission type electron source and its manufacture
JPH05242796A (en) Manufacture of electron emission element
JP3945049B2 (en) Method for manufacturing cold electron-emitting device
JP4151861B2 (en) Cold electron-emitting device and manufacturing method thereof
JPH08329832A (en) Electron emitting element and its manufacture
JP3144297B2 (en) Vacuum micro device and manufacturing method thereof
JP4241766B2 (en) Cold electron emitter for lighting lamp
JP3457054B2 (en) Method of manufacturing rod-shaped silicon structure
JPH08190856A (en) Manufacture of field emission cold cathode
JPH04262337A (en) Manufacture of electric field emitting cathode
JPH11224595A (en) Cold electron emission element and its manufacture