JP2001196415A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP2001196415A JP2001196415A JP2000006478A JP2000006478A JP2001196415A JP 2001196415 A JP2001196415 A JP 2001196415A JP 2000006478 A JP2000006478 A JP 2000006478A JP 2000006478 A JP2000006478 A JP 2000006478A JP 2001196415 A JP2001196415 A JP 2001196415A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- corrosion
- bonding pad
- resistant metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は半導体装置および
半導体装置の製造方法に関し、特に透明樹脂モールドパ
ッケージや中空パッケージなどの耐湿性に欠けるパッケ
ージに収納される、遮光を必要とする半導体装置および
半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device, and more particularly to a semiconductor device and a semiconductor device which need to be shielded from light and which are housed in a package having a low moisture resistance such as a transparent resin mold package or a hollow package. And a method for producing the same.
【０００２】[0002]
【従来の技術】たとえば、特開平９−９７８９２号公報
や、特開平１１−２１４６６３号公報において、信号処
理回路部を備え、多層配線構造を有する半導体装置が開
示されている。2. Description of the Related Art For example, Japanese Patent Application Laid-Open Nos. 9-97892 and 11-214663 disclose semiconductor devices having a signal processing circuit section and a multilayer wiring structure.
【０００３】図８は、従来技術における半導体装置の具
体的構成を示す模式断面図である。図を参照して、半導
体装置は、信号処理回路が形成されている信号処理回路
部１６と、ボンディングパッド部１７とを含む。ボンデ
ィングパッド部１７に対し、ワイヤなどが接続され、外
部との間で信号のやり取りが行なわれる。FIG. 8 is a schematic sectional view showing a specific configuration of a semiconductor device according to the prior art. Referring to the figure, the semiconductor device includes a signal processing circuit section 16 in which a signal processing circuit is formed, and a bonding pad section 17. A wire or the like is connected to the bonding pad portion 17 to exchange signals with the outside.
【０００４】半導体装置は下から順に、Ｐ型基板１、Ｎ
型エピタキシャル層４、ＳｉＯ2膜１１、層間絶縁膜１
２および表面保護絶縁膜１３の積層構造により形成され
ている。Ｐ型基板１およびＮ型エピタキシャル層４の所
定位置に、Ｎ型埋込拡散層２と、Ｐ型埋込拡散層３と、
Ｐ型拡散層５，８と、Ｎ型拡散層６，７とが形成されて
いる。The semiconductor device is composed of a P-type substrate 1, an N
Type epitaxial layer 4, SiO 2 film 11, interlayer insulating film 1
2 and a layered structure of the surface protection insulating film 13. At predetermined positions of the P-type substrate 1 and the N-type epitaxial layer 4, an N-type buried diffusion layer 2, a P-type buried diffusion layer 3,
P-type diffusion layers 5 and 8 and N-type diffusion layers 6 and 7 are formed.
【０００５】ＳｉＯ2膜層１１および層間絶縁膜層１２
の所定の位置にメタル配線部９，１０（これらはアルミ
ニウム層である）が通されている。メタル配線部９，１
０は、Ｎ型拡散層６，７やＰ型拡散層５，８と電気的に
接続され、電気的な配線を行なうために用いられてい
る。[0005] SiO 2 film layer 11 and interlayer insulating film layer 12
Metal wiring portions 9 and 10 (these are aluminum layers) are passed through predetermined positions. Metal wiring section 9.1
Numeral 0 is electrically connected to the N-type diffusion layers 6 and 7 and the P-type diffusion layers 5 and 8 and is used for electric wiring.
【０００６】これらのメタル配線部９，１０を含む半導
体装置の表面は、表面保護絶縁膜１３により被覆される
ため、外気と接することはない。また、ボンディングパ
ッド部１７にはメタル９ｂ，１０ｂが積層構造により形
成されている。メタル９ｂ，１０ｂの表面は、表面保護
絶縁膜１３の代わりに耐腐食性金属１４ｂ，１８ｂによ
り覆われている。この耐腐食性金属１４ｂ，１８ｂは、
外部と電気的接続を行なうだけではなく、メタル９ｂ，
１０ｂが外気と触れることを遮断し、メタル９ｂ，１０
ｂが腐食することを防止している。Since the surface of the semiconductor device including these metal wiring portions 9 and 10 is covered with a surface protection insulating film 13, it does not come into contact with the outside air. Metals 9b and 10b are formed in the bonding pad portion 17 in a laminated structure. The surfaces of the metals 9b and 10b are covered with corrosion-resistant metals 14b and 18b instead of the surface protection insulating film 13. These corrosion resistant metals 14b and 18b
In addition to making electrical connections with the outside, metal 9b,
10b prevents contact with the outside air, and the metal 9b, 10b
b is prevented from corroding.
【０００７】また、この耐腐食性金属は、ボンディング
パッド部１７以外も覆っている。すなわち、耐腐食性金
属１４，１８は、シリコン基板（特に、信号処理回路や
受光素子を内蔵している場合はそのまわり）に光が入射
することを防いでいる。これにより、光キャリアによっ
て寄生電流が発生し回路が誤動作することが防止され
る。Further, the corrosion-resistant metal covers other than the bonding pad portion 17. That is, the corrosion-resistant metals 14 and 18 prevent light from entering the silicon substrate (especially when a signal processing circuit or a light receiving element is incorporated). This prevents a circuit from malfunctioning due to a parasitic current generated by the optical carrier.
【０００８】[0008]
【発明が解決しようとする課題】従来の半導体装置で
は、最上層の耐腐食性金属層１４，１４ｂ，１８，１８
ｂを少なくとも以下の２つの目的に使用していた。すな
わち、１つ目は、ボンディングパッド部１７を外気と遮
断し腐食を防ぐ目的であり、２つ目は遮光膜としての目
的である。また、最上層は耐腐食性の金属により構成さ
れるため、それ自身腐食しないという特徴も有してい
る。In the conventional semiconductor device, the uppermost corrosion-resistant metal layers 14, 14b, 18, 18 are formed.
b was used for at least the following two purposes. That is, the first purpose is to block the bonding pad portion 17 from the outside air to prevent corrosion, and the second purpose is to serve as a light shielding film. Further, since the uppermost layer is made of a corrosion-resistant metal, it has a feature that it does not corrode itself.
【０００９】ここで、ボンディングパッド部１７上の耐
腐食性金属層１４ｂには、メタル層９ｂ，１０ｂとの間
の密着性を向上させ、さらにボンディングパッド部１７
上の表面保護絶縁膜１３とメタル層１０ｂとの間の段差
のカバーレッジをよくするため、チタン−タングステン
合金が用いられている。Here, the corrosion-resistant metal layer 14b on the bonding pad portion 17 has improved adhesion between the metal layers 9b and 10b,
A titanium-tungsten alloy is used to improve the coverage of the step between the upper surface protection insulating film 13 and the metal layer 10b.
【００１０】このまま、ワイヤをチタン−タングステン
合金の上に付着させようとしても、ワイヤが付着しにく
く、付着しても取れやすいという問題がある。また、チ
タン−タングステン合金はワイヤボンドの際割れやす
く、割れたところから水分がしみ込むという問題（耐湿
性の問題）がある。[0010] Even if it is attempted to attach the wire on the titanium-tungsten alloy as it is, there is a problem that the wire is difficult to attach and is easy to remove even if attached. In addition, the titanium-tungsten alloy has a problem that it is easily broken at the time of wire bonding, and that moisture penetrates from the broken portion (a problem of moisture resistance).
【００１１】このため、従来の技術においては、チタン
−タングステン合金の上に耐腐食性金属１８ｂ（たとえ
ば、金など）を付着させ、ワイヤボンドしやすくしてい
た。For this reason, in the prior art, a corrosion-resistant metal 18b (for example, gold) is attached on a titanium-tungsten alloy to facilitate wire bonding.
【００１２】金は、軟らかくかつワイヤボンドしやすい
特徴を有している。しかしながら、耐腐食性金属として
用いられる金や白金などはコストが高い。さらに金属層
（耐腐食性金属層１４ｂ，１８ｂ）を二重につけること
で、半導体装置の製造工程数が増加することとなり、製
造コストおよび製造時間をともに上昇させる原因となっ
ていた。Gold has the characteristics of being soft and easy to wire bond. However, gold or platinum used as a corrosion-resistant metal is expensive. Further, by providing the metal layers (corrosion-resistant metal layers 14b and 18b) twice, the number of manufacturing steps of the semiconductor device is increased, which causes both the manufacturing cost and the manufacturing time to increase.
【００１３】さらに、ボンディングパッド上に耐腐食性
金属１４ｂ，１８ｂを設けた場合、ボンディングパッド
部１７上の耐腐食性金属１４ｂ，１８ｂと遮光膜として
用いている耐腐食性金属１４，１８との間に隙間１９が
でき、ここから光がシリコン基板に入ることになる。こ
のため、ボンディングパッド部１７のまわりには発生し
た光キャリアの影響を受ける素子（たとえば、信号処理
回路や受光素子など）を配置できないといった制約があ
った。Further, when the corrosion-resistant metals 14b and 18b are provided on the bonding pads, the corrosion-resistant metals 14b and 18b on the bonding pad portion 17 and the corrosion-resistant metals 14 and 18 used as the light-shielding film are combined. There is a gap 19 between which light enters the silicon substrate. For this reason, there is a restriction that an element (for example, a signal processing circuit or a light receiving element) affected by the generated optical carrier cannot be arranged around the bonding pad portion 17.
【００１４】これを防ぐために、メタル層１０ｂを遮光
膜として用いている耐腐食性金属１４，１８の下まで延
ばし、隙間１９を埋めるという方法が考えられるが、こ
の場合には、ボンディングパッド部１７の領域が大きく
なり、チップサイズが拡大するという新たな問題を招い
ていた。In order to prevent this, it is conceivable to extend the metal layer 10b to below the corrosion-resistant metals 14 and 18 used as a light-shielding film to fill the gap 19, but in this case, the bonding pad 17 is used. Area has become large, causing a new problem that the chip size increases.
【００１５】また、図８に示される構造では耐腐食性金
属１４，１８が保護絶縁膜により保護されていないた
め、たとえば静電気などにより帯電しやすいという問題
があり、また耐腐食性金属１４，１８とメタル層１０と
の間に寄生の容量が新たに発生し、これを無視できない
という問題があった。Further, in the structure shown in FIG. 8, since the corrosion resistant metals 14 and 18 are not protected by the protective insulating film, there is a problem that they are easily charged by, for example, static electricity and the like. There is a problem that a parasitic capacitance is newly generated between the metal layer and the metal layer 10 and cannot be ignored.
【００１６】この発明は上述の問題点に鑑みてなされた
ものであり、その第１の目的は、耐湿性に強く効率よく
遮光できる遮光膜を有する半導体装置を低コストで提供
することである。The present invention has been made in view of the above-mentioned problems, and a first object of the present invention is to provide a semiconductor device having a light-shielding film which has high moisture resistance and can efficiently shield light at low cost.
【００１７】この発明の第２の目的は、耐湿性に強く効
率よく遮光できる遮光膜を有する半導体装置を少ない製
造工程で提供することである。A second object of the present invention is to provide a semiconductor device having a light-shielding film which has high moisture resistance and can efficiently shield light with a small number of manufacturing steps.
【００１８】この発明の第３の目的は、耐湿性に強く効
率よく遮光できる遮光膜の持つ寄生容量をできる限り減
らした半導体装置を提供することである。A third object of the present invention is to provide a semiconductor device in which the parasitic capacitance of a light-shielding film which has high moisture resistance and can efficiently shield light is reduced as much as possible.
【００１９】[0019]
【課題を解決するための手段】上記目的を達成するため
この発明のある局面に従うと、半導体装置は、同一の半
導体基板上に信号処理回路部とボンディングパッド部と
を備えた、多層配線構造を有する半導体装置であって、
少なくとも１層の耐腐食性金属配線を備え、ボンディン
グパッド部以外の部分に最上層の耐腐食性金属が形成さ
れていることを特徴とする。According to one aspect of the present invention, there is provided a semiconductor device having a multi-layer wiring structure including a signal processing circuit portion and a bonding pad portion on the same semiconductor substrate. A semiconductor device having
At least one layer of corrosion-resistant metal wiring is provided, and the uppermost layer of corrosion-resistant metal is formed in a portion other than the bonding pad portion.
【００２０】この発明によると、半導体装置が少なくと
も１層の耐腐食性金属配線を備え、ボンディングパッド
部以外の部分に最上層の耐腐食性金属が形成されている
ため、耐湿性に強く効率よく遮光できる遮光膜を有する
半導体装置を低コストで提供することが可能となる。According to the present invention, the semiconductor device is provided with at least one layer of the corrosion-resistant metal wiring, and the uppermost layer of the corrosion-resistant metal is formed in a portion other than the bonding pad portion. A semiconductor device having a light-blocking film capable of blocking light can be provided at low cost.
【００２１】好ましくは、耐腐食性金属はチタン−タン
グステン合金であることを特徴とする。Preferably, the corrosion resistant metal is a titanium-tungsten alloy.
【００２２】このように、チタン−タングステン合金を
用いることにより、比較的低コストで半導体装置を提供
することが可能となる。As described above, by using a titanium-tungsten alloy, a semiconductor device can be provided at a relatively low cost.
【００２３】好ましくは半導体装置は、ボンディングパ
ッド部を形成するメタル構造のうち少なくとも１層の構
造が、最上層の耐腐食性金属と重なることを特徴とす
る。Preferably, the semiconductor device is characterized in that at least one of the metal structures forming the bonding pad portion overlaps the uppermost corrosion-resistant metal.
【００２４】このように、ボンディングパッド部を形成
するメタル構造のうち少なくとも１層の構造を最上層の
耐腐食性金属と重なるようにすることで、効率的な遮光
を行なうことができる半導体装置を提供することが可能
となる。As described above, by making at least one of the metal structures forming the bonding pad portion overlap with the uppermost corrosion-resistant metal, a semiconductor device capable of efficiently shielding light is provided. Can be provided.
【００２５】好ましくは、最上層の耐腐食性金属は、遮
光が必要な部分にのみ形成される。このように、遮光が
必要な部分のみに最上層の耐腐食性金属を形成すること
で、遮光膜の持つ寄生容量をできる限り減らした半導体
装置を提供することが可能となる。Preferably, the corrosion-resistant metal in the uppermost layer is formed only in a portion where light shielding is required. As described above, by forming the uppermost layer of the corrosion-resistant metal only in the portion where light shielding is required, it is possible to provide a semiconductor device in which the parasitic capacitance of the light shielding film is reduced as much as possible.
【００２６】好ましくは、最上層の耐腐食性金属は、半
導体基板と接続され、定電位に保たれることを特徴とす
る。Preferably, the corrosion-resistant metal in the uppermost layer is connected to the semiconductor substrate and is kept at a constant potential.
【００２７】このように、最上層の耐腐食性金属を半導
体基板と接続し、定電位に保つことで、低コストで耐湿
性に強く、効率よく遮光できかつ寄生容量の少ない遮光
膜を持つ半導体装置を提供することが可能となる。As described above, by connecting the corrosion-resistant metal of the uppermost layer to the semiconductor substrate and maintaining the same at a constant potential, a semiconductor having a light-shielding film that is low in cost, has high moisture resistance, can efficiently shield light, and has little parasitic capacitance. A device can be provided.
【００２８】この発明の他の局面に従うと、半導体装置
の製造方法は、半導体基板上に絶縁膜を形成する工程
と、絶縁膜上に耐腐食性金属層を形成する工程と、絶縁
膜および耐腐食性金属のうちボンディングパッド上に形
成されている部分を除去する工程とを備える。According to another aspect of the present invention, a method of manufacturing a semiconductor device comprises the steps of forming an insulating film on a semiconductor substrate, forming a corrosion-resistant metal layer on the insulating film, Removing a portion of the corrosive metal formed on the bonding pad.
【００２９】この発明によると、耐湿性に強く効率よく
遮光できる遮光膜を有する半導体装置を少ない製造工程
で提供することが可能となる。According to the present invention, it is possible to provide a semiconductor device having a light-shielding film having high moisture resistance and capable of efficiently shielding light with a small number of manufacturing steps.
【００３０】この発明のさらに他の局面に従うと、半導
体装置の製造方法は、半導体基板上に絶縁膜を形成する
工程と、絶縁膜のうち、ボンディングパッド上に形成さ
れている部分を開口する工程と、開口が行なわれた半導
体基板に耐腐食性金属を形成する工程と、耐腐食性金属
のうち、ボンディングパッド上に形成されている部分を
除去する工程とを備える。According to still another aspect of the present invention, a method of manufacturing a semiconductor device includes a step of forming an insulating film on a semiconductor substrate and a step of opening a portion of the insulating film formed on a bonding pad. Forming a corrosion-resistant metal on the semiconductor substrate having the opening formed therein, and removing a portion of the corrosion-resistant metal formed on the bonding pad.
【００３１】この発明によると、耐湿性に強く効率よく
遮光できる遮光膜を有する半導体装置を少ない製造工程
で提供することが可能となる。According to the present invention, it is possible to provide a semiconductor device having a light-shielding film having high moisture resistance and capable of efficiently shielding light with a small number of manufacturing steps.
【００３２】好ましくは、半導体装置の製造方法は、ボ
ンディングパッド上の酸化膜を除去する工程をさらに備
える。Preferably, the method for manufacturing a semiconductor device further includes a step of removing an oxide film on the bonding pad.
【００３３】このように、ボンディングパッド上の酸化
膜を除去することで、ボンディングパッドにおけるコン
タクト抵抗を下げることが可能となる。As described above, by removing the oxide film on the bonding pad, the contact resistance at the bonding pad can be reduced.
【００３４】[0034]
【発明の実施の形態】［第１の実施の形態］図１は、本
発明の第１の実施の形態における半導体装置の具体的構
成を示す模式断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS [First Embodiment] FIG. 1 is a schematic sectional view showing a specific structure of a semiconductor device according to a first embodiment of the present invention.
【００３５】図を参照して、半導体装置は、信号処理回
路が形成されている信号処理回路部１６と、ボンディン
グパッド部１７とに大別される。半導体装置は、従来技
術と同様に下から順に、Ｐ型基板１、Ｎ型エピタキシャ
ル層４、ＳｉＯ2膜１１、層間絶縁膜１２、表面保護絶
縁膜１３および耐腐食性膜（最上層の耐腐食性金属）１
４の積層構造により形成されている。Referring to the drawings, the semiconductor device is roughly divided into a signal processing circuit section 16 in which a signal processing circuit is formed, and a bonding pad section 17. The semiconductor device is composed of a P-type substrate 1, an N-type epitaxial layer 4, an SiO 2 film 11, an interlayer insulating film 12, an interlayer insulating film 12, a surface protection insulating film 13, and a corrosion-resistant film (corrosion-resistant film of the uppermost layer) in order from the bottom as in the prior art. Metal) 1
4 are formed.
【００３６】Ｐ型基板１およびＮ型エピタキシャル層４
の所定の位置にＮ型埋込拡散層２、Ｐ型埋込拡散層３、
Ｐ型拡散層５，８、およびＮ型拡散層６，７が形成され
ている。P-type substrate 1 and N-type epitaxial layer 4
N-type buried diffusion layer 2, P-type buried diffusion layer 3,
P-type diffusion layers 5 and 8 and N-type diffusion layers 6 and 7 are formed.
【００３７】ＳｉＯ2膜層１１および層間絶縁膜層１２
の所定の位置に、耐腐食性金属層１５（耐腐食性金属配
線）およびメタル層９（アルミニウム層）の積層構造を
持つ１層目メタル層と、メタル層１０による２層目メタ
ル層（アルミニウム層）とが通されている。SiO 2 film layer 11 and interlayer insulating film layer 12
In a predetermined position, a first metal layer having a laminated structure of a corrosion-resistant metal layer 15 (corrosion-resistant metal wiring) and a metal layer 9 (aluminum layer), and a second metal layer (aluminum Layer).
【００３８】１層目メタル層と、２層目メタル層と、Ｎ
型拡散層６，７やＰ型拡散層５，８とが電気的に接続さ
れ、電気的な配線を行なうために用いられている。The first metal layer, the second metal layer, and N
D-type diffusion layers 6 and 7 and P-type diffusion layers 5 and 8 are electrically connected to each other, and are used for electric wiring.
【００３９】このように、本実施の形態における半導体
装置は、同一の半導体基板上に信号処理回路部１６とボ
ンディングパッド部１７とを備えた、多層配線構造を有
する半導体装置であり、少なくとも１層の耐腐食性金属
配線を備えている。また、ボンディングパッド部１７以
外の部分に、最上層の耐腐食性金属１４が形成されてい
る。As described above, the semiconductor device according to the present embodiment is a semiconductor device having a multi-layer wiring structure including the signal processing circuit section 16 and the bonding pad section 17 on the same semiconductor substrate, and has at least one layer. Corrosion-resistant metal wiring. The uppermost layer of the corrosion-resistant metal 14 is formed in a portion other than the bonding pad portion 17.
【００４０】ここで、耐腐食性金属層１５として、たと
えばチタン−タングステン合金などが用いられる。ま
た、浅い拡散を用いる場合によく見られるように、メタ
ル層９のアルミニウムが基板に拡散侵入しないよう保護
するバリアメタルとして耐腐食性金属層１５を兼ねるこ
とができる。また、表面保護絶縁膜１３の上には耐腐食
性金属１４が形成されており、これをたとえば信号処理
回路や受光素子などの光の入射により誤作動を起こす回
路の遮光に用いることができる。Here, as the corrosion-resistant metal layer 15, for example, a titanium-tungsten alloy or the like is used. In addition, as is often seen when shallow diffusion is used, the corrosion-resistant metal layer 15 can also serve as a barrier metal that protects the aluminum of the metal layer 9 from diffusing into the substrate. In addition, a corrosion-resistant metal 14 is formed on the surface protection insulating film 13, and can be used for, for example, shielding a signal processing circuit, a light-receiving element, or the like that malfunctions due to the incidence of light.
【００４１】この、耐腐食性金属は、Ａｕ、Ｐｔ、Ｃ
ｕ、ＴｉＷ、ＴｉＮなど耐腐食性の金属であれば何でも
よい。たとえば、チタン−タングステン合金を用いる
と、比較的低コストでかつ段差に対してカバーレッジよ
く被覆を行なうことができる。また、チタン−タングス
テン合金を用いると、たとえばメタル層９および１０と
電気的な接続をする場合にも密着性よく接続を行なうこ
とができる。The corrosion resistant metal is Au, Pt, C
Any material can be used as long as it is a corrosion-resistant metal such as u, TiW, and TiN. For example, when a titanium-tungsten alloy is used, coating can be performed at a relatively low cost and with good coverage on steps. Also, when a titanium-tungsten alloy is used, for example, when electrical connection is made with the metal layers 9 and 10, the connection can be made with good adhesion.
【００４２】ここで、この耐腐食性金属１４による遮光
膜をボンディングパッド部１７以外のすべての場所に形
成してもよいし、しなくてもよい。この耐腐食性金属１
４を特定の遮光を必要とする信号処理回路や受光素子な
ど（遮光が必要な部分）の上のみに配置することで、メ
タル層９，１０との間の層間ショートを防ぎ、さらにメ
タル層９，１０との間の寄生容量を減らすことが望まし
い。Here, the light-shielding film made of the corrosion-resistant metal 14 may or may not be formed in all places except the bonding pad portion 17. This corrosion resistant metal 1
4 is disposed only on a signal processing circuit or a light receiving element (part requiring light shielding) that requires a specific light shielding, thereby preventing an interlayer short between the metal layers 9 and 10 and furthermore, , 10 are desirably reduced.
【００４３】また、ボンディングパッド部１７には、耐
腐食性金属層１５ｂ、メタル層９ｂおよびメタル層１０
ｂが設けられている。The bonding pad portion 17 includes a metal layer 15b, a metal layer 9b, and a metal layer 10b.
b is provided.
【００４４】ボンディングパッド部１７上には、表面保
護絶縁膜１３および耐腐食性金属１４は形成されておら
ず、これにより外部との電気的接続が可能となる。ま
た、ボンディングパッド部１７の１層目には耐腐食性金
属である耐腐食性金属層１５ｂがあるため、パッドが外
気に触れアルミニウムの腐食が進んでも断線が発生しな
い。また、ボンディングパッド部１７を構成するメタル
構造のうち少なくとも１層の構造を図１または図４に示
されるように、表面保護絶縁膜１３上に形成されている
耐腐食性金属１４と重なり合う構造にすることで、ボン
ディングパッド部１７の周辺から半導体基板に漏れる光
をボンディングパッド領域をほとんど広げることなく遮
断することができる。The surface protection insulating film 13 and the corrosion-resistant metal 14 are not formed on the bonding pad portion 17, so that an electrical connection with the outside can be made. Further, since the corrosion-resistant metal layer 15b, which is a corrosion-resistant metal, is provided in the first layer of the bonding pad portion 17, even if the pad is exposed to the outside air and the corrosion of aluminum proceeds, no disconnection occurs. In addition, as shown in FIG. 1 or FIG. 4, the structure of at least one layer of the metal structure constituting the bonding pad portion 17 is changed to a structure overlapping with the corrosion-resistant metal 14 formed on the surface protection insulating film 13. By doing so, light leaking from the periphery of the bonding pad portion 17 to the semiconductor substrate can be blocked without substantially expanding the bonding pad region.
【００４５】次に、図１に示される半導体装置の製造工
程について説明する。図２および図３は、図１の半導体
装置を製造するための工程を示す図である。まず、図２
に示されるように、Ｐ型半導体基板１とＮ型エピタキシ
ャル層４とを有する半導体基板上に拡散が行なわれる。
さらに、耐腐食性金属１５（チタン−タングステン層）
およびメタル層９，９ａ（アルミニウム層）からなる１
層目配線がなされる。層間絶縁膜１２を挟んで、アルミ
ニウムからなるメタル層１０，１０ａにより２層目配線
がなされる。その上から、表面保護絶縁膜１３で半導体
基板全体が覆われる。Next, the steps of manufacturing the semiconductor device shown in FIG. 1 will be described. 2 and 3 are views showing steps for manufacturing the semiconductor device of FIG. First, FIG.
As shown in (1), diffusion is performed on a semiconductor substrate having a P-type semiconductor substrate 1 and an N-type epitaxial layer 4.
Furthermore, corrosion resistant metal 15 (titanium-tungsten layer)
And a metal layer 9, 9a (aluminum layer)
Layer wiring is performed. A second-layer wiring is formed by the metal layers 10 and 10a made of aluminum with the interlayer insulating film 12 interposed therebetween. From above, the entire semiconductor substrate is covered with the surface protection insulating film 13.
【００４６】さらに、チタン−タングステン合金層１４
がスパッタリング法により形成される。次に、図３に示
されるように、フォトレジスト１９が塗布され、ボンデ
ィングパッド部１７が開口するようにパターニングされ
る。最後に、チタン−タングステン層１４および表面保
護絶縁膜１３がエッチングされることにより、図１に示
される半導体装置が製造される。Further, the titanium-tungsten alloy layer 14
Is formed by a sputtering method. Next, as shown in FIG. 3, a photoresist 19 is applied and patterned so that the bonding pad portion 17 is opened. Finally, the titanium-tungsten layer 14 and the surface protection insulating film 13 are etched to manufacture the semiconductor device shown in FIG.
【００４７】図８に示される従来技術においては、表面
保護絶縁膜１３のボンディングパッド部を開口する工程
と、チタン−タングステン層および金層を形成する工程
の２度のフォトリソグラフィ工程を経る必要があった
が、上述の本実施の形態における工程では、一度のフォ
トリソグラフィ工程で従来技術と同様の機能を有する半
導体装置を実現することができる。In the prior art shown in FIG. 8, it is necessary to go through two photolithography steps of a step of opening a bonding pad portion of the surface protection insulating film 13 and a step of forming a titanium-tungsten layer and a gold layer. However, in the above-described steps in the present embodiment, a semiconductor device having the same function as that of the related art can be realized by one photolithography step.
【００４８】本実施の形態における最大の効果は、図８
に示される従来技術のように高価な金層１８，１８ｂを
設ける工程をその工程ごと削除したことである。これに
より、従来技術に比べ本実施の形態においては、材料費
および工程数の大幅な削減が実現される。さらに上述の
工程を経ることによりさらに一度のフォトリソグラフィ
工程を削除することができる。これにより、本実施の形
態においては大幅に半導体装置の製造コストと製造時間
とを削減することができる。The greatest effect of this embodiment is shown in FIG.
The step of providing the expensive gold layers 18 and 18b as in the prior art shown in FIG. As a result, in the present embodiment, the material cost and the number of steps are significantly reduced as compared with the related art. Further, through the above-described steps, one more photolithography step can be omitted. Thereby, in this embodiment, the manufacturing cost and the manufacturing time of the semiconductor device can be significantly reduced.
【００４９】［第２の実施の形態］図４は、本発明の第
２の実施の形態における半導体装置の構造を示す模式断
面図である。[Second Embodiment] FIG. 4 is a schematic sectional view showing the structure of a semiconductor device according to a second embodiment of the present invention.
【００５０】この実施の形態においては、耐腐食性金属
１４をメタル層１０ａ、メタル層９ａおよび耐腐食性金
属層１５ａと接続し、Ｐ型拡散層８ａおよびＰ型拡散層
３ａを介して、耐腐食性金属１４を半導体基板と接続さ
せている。これにより、耐腐食性金属１４を定電位に保
つことができ、寄生容量を減らすことができる。ここで
メタル層１０ａの耐腐食性金属１４と接続される場所
は、耐腐食性金属１４により外気と遮断されているた
め、腐食しにくい構造となっている。In this embodiment, corrosion-resistant metal 14 is connected to metal layer 10a, metal layer 9a and corrosion-resistant metal layer 15a, and is connected via P-type diffusion layer 8a and P-type diffusion layer 3a. The corrosive metal 14 is connected to the semiconductor substrate. Thereby, the corrosion resistant metal 14 can be kept at a constant potential, and the parasitic capacitance can be reduced. Here, the portion of the metal layer 10a connected to the corrosion-resistant metal 14 is shielded from the outside air by the corrosion-resistant metal 14, and thus has a structure that is hardly corroded.
【００５１】図５から図７は、図４に示される半導体装
置の製造工程を示す図である。まず、図５に示されるよ
うに、Ｐ型半導体１とＮ型エピタキシャル層４上に上述
の第１の実施の形態と同様に拡散および１層目、２層目
メタル配線がなされる。その上から表面保護絶縁膜１３
が形成される。FIGS. 5 to 7 are views showing the steps of manufacturing the semiconductor device shown in FIG. First, as shown in FIG. 5, diffusion and first-layer and second-layer metal wiring are performed on the P-type semiconductor 1 and the N-type epitaxial layer 4 in the same manner as in the first embodiment. From above, the surface protection insulating film 13
Is formed.
【００５２】次に、フォトリソグラフィによりボンディ
ングパッド部１７と基板コンタクト部２０とが開口する
ようにパターニングが行なわれ、エッチングが行なわれ
ることで、図６に示されるような表面保護絶縁膜１３の
必要な部分のみが開口された構造が形成される。Next, patterning is performed by photolithography so that the bonding pad portion 17 and the substrate contact portion 20 are opened, and etching is performed, so that the surface protection insulating film 13 as shown in FIG. Thus, a structure is formed in which only the essential portions are opened.
【００５３】さらに、図７に示されるように、チタン−
タングステン合金がスパッタリング法により形成され
る。さらに、フォトリソグラフィによりボンディングパ
ッド部のみが開口するようにパターニングが行なわれ、
加水硫酸などでチタン−タングステン合金のエッチング
が行なわれる。Further, as shown in FIG.
A tungsten alloy is formed by a sputtering method. Further, patterning is performed by photolithography so that only the bonding pad portion is opened,
Etching of the titanium-tungsten alloy is performed by using sulfuric acid or the like.
【００５４】さらに、ボンディングパッド部１７のメタ
ル層１０ｂの上にできたアルミナ（Ａｌ2Ｏ3；酸化膜）
を取り去ることでボンディングパッド部におけるコンタ
クト抵抗を下げる。そして、フォトレジストを適当な剥
離液で除去することで図４に示される半導体装置の構造
を製造することができる。Further, alumina (Al 2 O 3 ; oxide film) formed on the metal layer 10b of the bonding pad portion 17
The contact resistance at the bonding pad portion is reduced by removing the contact. Then, by removing the photoresist with an appropriate stripper, the structure of the semiconductor device shown in FIG. 4 can be manufactured.
【００５５】この工程によれば、従来の工程と比べ新た
なフォトリソグラフィ工程を追加することなく、低コス
トで耐湿性に強く、効率よく遮光ができかつ寄生容量の
少ない遮光膜を持つ半導体装置を提供することができ
る。According to this step, a semiconductor device having a light-shielding film which is low in cost, has high moisture resistance, can efficiently shield light, and has small parasitic capacitance can be provided without adding a new photolithography step as compared with the conventional step. Can be provided.
【００５６】以上のように、本発明を実施することによ
り、耐湿性に強く、信号処理回路上に入射する光による
誤動作が起こりにくい半導体装置を、従来よりも低コス
トで提供することが可能となる。As described above, by implementing the present invention, it is possible to provide a semiconductor device which has high moisture resistance and is less likely to malfunction due to light incident on a signal processing circuit at a lower cost than before. Become.
【００５７】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。The embodiments disclosed this time are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
【図１】 本発明の第１の実施の形態における半導体装
置の構成を示す模式断面図である。FIG. 1 is a schematic sectional view showing a configuration of a semiconductor device according to a first embodiment of the present invention.
【図２】 図１の半導体装置の第１の製造工程を示す図
である。FIG. 2 is a diagram illustrating a first manufacturing process of the semiconductor device of FIG. 1;
【図３】 図１の半導体装置の第２の製造工程を示す図
である。FIG. 3 is a view showing a second manufacturing step of the semiconductor device of FIG. 1;
【図４】 第２の実施の形態における半導体装置の構成
を示す模式断面図である。FIG. 4 is a schematic cross-sectional view illustrating a configuration of a semiconductor device according to a second embodiment.
【図５】 図４の半導体装置の第１の製造工程を示す図
である。FIG. 5 is a diagram showing a first manufacturing step of the semiconductor device of FIG. 4;
【図６】 図４の半導体装置の第２の製造工程を示す図
である。FIG. 6 is a view showing a second manufacturing process of the semiconductor device of FIG. 4;
【図７】 図４の半導体装置の第３の製造工程を示す図
である。FIG. 7 is a view showing a third manufacturing step of the semiconductor device of FIG. 4;
【図８】 従来の半導体装置の構造を示す模式断面図で
ある。FIG. 8 is a schematic sectional view showing the structure of a conventional semiconductor device.
１ Ｐ型半導体基板、２ Ｎ型埋込拡散層、３ Ｐ型埋
込分離拡散層、４ Ｎ型エピタキシャル層、５ Ｐ型拡
散層、６ Ｎ型拡散層、７ Ｎ型拡散層、８Ｐ型分離拡
散層、９ １層目メタル層（アルミニウム）、１０ ２
層目メタル層（アルミニウム）、１１ ＳｉＯ2膜、１
２ 層間絶縁膜、１３ 表面保護絶縁膜、１４ 耐腐食
性金属層（チタン−タングステン合金）、１５ 耐腐食
性金属層（チタン−タングステン合金）、１６ 信号処
理回路部、１７ ボンディングパッド部、１８ 金層、
１９ フォトレジスト、２０ 基板コンタクト部。1 P-type semiconductor substrate, 2 N-type buried diffusion layer, 3 P-type buried separation diffusion layer, 4 N-type epitaxial layer, 5 P-type diffusion layer, 6 N-type diffusion layer, 7 N-type diffusion layer, 8 P-type separation Diffusion layer, 9th metal layer (aluminum), 10 2
1st metal layer (aluminum), 11 SiO 2 film, 1
2 interlayer insulating film, 13 surface protection insulating film, 14 corrosion-resistant metal layer (titanium-tungsten alloy), 15 corrosion-resistant metal layer (titanium-tungsten alloy), 16 signal processing circuit section, 17 bonding pad section, 18 gold layer,
19 Photoresist, 20 Substrate contact.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保 勝 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 大久保 勇 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 4M118 AA08 BA02 CA32 FC09 GB06 GB11 GB15 GB17 HA12 HA30 5F033 HH08 JJ01 JJ08 JJ13 JJ15 JJ17 JJ23 JJ33 KK01 PP15 VV07 XX18 XX33 XX34 5F044 EE04 EE06 EE08 EE21 ──────────────────────────────────────────────────続 き Continued on front page (72) Inventor Masaru Kubo 22-22, Nagaikecho, Abeno-ku, Osaka-shi, Osaka Inside (72) Inventor Isamu Okubo 22-22, Nagaikecho, Abeno-ku, Osaka-shi, Osaka F term (reference) 4M118 AA08 BA02 CA32 FC09 GB06 GB11 GB15 GB17 HA12 HA30 5F033 HH08 JJ01 JJ08 JJ13 JJ15 JJ17 JJ23 JJ33 KK01 PP15 VV07 XX18 XX33 XX34 5F044 EE04 EE06 EE08 EE21
Claims (8)
ボンディングパッド部とを備えた、多層配線構造を有す
る半導体装置であって、 少なくとも１層の耐腐食性金属配線を備え、 前記ボンディングパッド部以外の部分に最上層の耐腐食
性金属が形成されていることを特徴とする、半導体装
置。1. A semiconductor device having a multi-layer wiring structure provided with a signal processing circuit portion and a bonding pad portion on the same semiconductor substrate, comprising: at least one corrosion-resistant metal wiring; A semiconductor device, wherein an uppermost corrosion-resistant metal is formed in a portion other than a portion.
テン合金であることを特徴とする、請求項１に記載の半
導体装置。2. The semiconductor device according to claim 1, wherein the corrosion-resistant metal is a titanium-tungsten alloy.
タル構造のうち少なくとも１層の構造が、前記最上層の
耐腐食性金属と重なることを特徴とする、請求項１また
は２に記載の半導体装置。3. The semiconductor device according to claim 1, wherein at least one of the metal structures forming the bonding pad portion overlaps the uppermost corrosion-resistant metal.
要な部分にのみ形成される、請求項１〜３のいずれかに
記載の半導体装置。4. The semiconductor device according to claim 1, wherein the corrosion-resistant metal in the uppermost layer is formed only in a portion requiring light shielding.
体基板と接続され、定電位に保たれることを特徴とす
る、請求項１〜４のいずれかに記載の半導体装置。5. The semiconductor device according to claim 1, wherein the corrosion-resistant metal in the uppermost layer is connected to the semiconductor substrate and is kept at a constant potential.
と、 前記絶縁膜上に耐腐食性金属層を形成する工程と、 前記絶縁膜および耐腐食性金属のうちボンディングパッ
ド上に形成されている部分を除去する工程とを備えた、
半導体装置の製造方法。6. A step of forming an insulating film on a semiconductor substrate, a step of forming a corrosion-resistant metal layer on the insulating film, and a step of forming on the bonding pad of the insulating film and the corrosion-resistant metal. Removing the portion that is
A method for manufacturing a semiconductor device.
と、 前記絶縁膜のうち、ボンディングパッド上に形成されて
いる部分を開口する工程と、 前記開口が行なわれた半導体基板に耐腐食性金属を形成
する工程と、 前記耐腐食性金属のうち、前記ボンディングパッド上に
形成されている部分を除去する工程とを備えた、半導体
装置の製造方法。7. A step of forming an insulating film on a semiconductor substrate; a step of opening a portion of the insulating film formed on a bonding pad; A method of manufacturing a semiconductor device, comprising: a step of forming a metal; and a step of removing a portion of the corrosion-resistant metal formed on the bonding pad.
去する工程をさらに備えた、請求項７に記載の半導体装
置の製造方法。8. The method according to claim 7, further comprising a step of removing an oxide film on the bonding pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000006478A JP3463014B2 (en) | 2000-01-14 | 2000-01-14 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000006478A JP3463014B2 (en) | 2000-01-14 | 2000-01-14 | Semiconductor device and method of manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001196415A true JP2001196415A (en) | 2001-07-19 |
| JP3463014B2 JP3463014B2 (en) | 2003-11-05 |
Family
ID=18535003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000006478A Expired - Fee Related JP3463014B2 (en) | 2000-01-14 | 2000-01-14 | Semiconductor device and method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3463014B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286094A (en) * | 2004-03-30 | 2005-10-13 | Sanyo Electric Co Ltd | Optical semiconductor integrated circuit device |
| JP2006253422A (en) * | 2005-03-10 | 2006-09-21 | Sony Corp | Solid state imaging device |
| JP2009253235A (en) * | 2008-04-11 | 2009-10-29 | Texas Instr Japan Ltd | Semiconductor device |
| US8008779B2 (en) | 2003-03-27 | 2011-08-30 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor device manufacturing method |
| JP2016171297A (en) * | 2015-03-12 | 2016-09-23 | ソニー株式会社 | Solid-state imaging device, manufacturing method, and electronic device |
-
2000
- 2000-01-14 JP JP2000006478A patent/JP3463014B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8008779B2 (en) | 2003-03-27 | 2011-08-30 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor device manufacturing method |
| JP2005286094A (en) * | 2004-03-30 | 2005-10-13 | Sanyo Electric Co Ltd | Optical semiconductor integrated circuit device |
| JP2006253422A (en) * | 2005-03-10 | 2006-09-21 | Sony Corp | Solid state imaging device |
| JP2009253235A (en) * | 2008-04-11 | 2009-10-29 | Texas Instr Japan Ltd | Semiconductor device |
| JP2016171297A (en) * | 2015-03-12 | 2016-09-23 | ソニー株式会社 | Solid-state imaging device, manufacturing method, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3463014B2 (en) | 2003-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5707894A (en) | Bonding pad structure and method thereof | |
| US20030134453A1 (en) | Process and structure improvements to shellcase style packaging technology | |
| KR100393140B1 (en) | Semiconductor device | |
| JP3967199B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002198374A (en) | Semiconductor device and its fabrication method | |
| US5291374A (en) | Semiconductor device having an opening and method of manufacturing the same | |
| JP5474534B2 (en) | Passivation and contact surrounded by polyimide and method of manufacturing the same | |
| US6127715A (en) | Photodetector element containing circuit element and manufacturing method thereof | |
| JP2004363217A (en) | Semiconductor device | |
| JP3648585B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3463014B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP3106493B2 (en) | Semiconductor device | |
| JP3481415B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3763715B2 (en) | Light receiving element and semiconductor laser device | |
| JPH01316949A (en) | Corrosion resistant bonding pad | |
| JP4740536B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6322464B2 (en) | ||
| JPH07201909A (en) | Semiconductor device | |
| JP2000228485A (en) | Semiconductor device of chip-on-chip structure and semiconductor chip | |
| JP3213507B2 (en) | Semiconductor device | |
| JP2008066450A (en) | Semiconductor device | |
| JPH0794548A (en) | Semiconductor device and fabrication thereof | |
| JP3785290B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0621061A (en) | Semiconductor device | |
| JP2001094043A (en) | Semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030805 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |