JP2001195030A - 表示方法及び表示ドライバ装置 - Google Patents
表示方法及び表示ドライバ装置Info
- Publication number
- JP2001195030A JP2001195030A JP36744499A JP36744499A JP2001195030A JP 2001195030 A JP2001195030 A JP 2001195030A JP 36744499 A JP36744499 A JP 36744499A JP 36744499 A JP36744499 A JP 36744499A JP 2001195030 A JP2001195030 A JP 2001195030A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- image processing
- display data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- User Interface Of Digital Computer (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵ側で画像処理を行わなくても所定の画
像処理を行う表示方法及び表示ドライバ装置を提供す
る。 【解決手段】 表示画面１に対応する表示データをドラ
イバ３を介して表示装置に送出する表示方法において、
前記表示画面１に対応する表示データを表示メモリに書
込み、前記ドライバ３は、前記表示メモリに格納された
表示データを読み出して所定の画像処理を加えて表示装
置に送出するようにする。
像処理を行う表示方法及び表示ドライバ装置を提供す
る。 【解決手段】 表示画面１に対応する表示データをドラ
イバ３を介して表示装置に送出する表示方法において、
前記表示画面１に対応する表示データを表示メモリに書
込み、前記ドライバ３は、前記表示メモリに格納された
表示データを読み出して所定の画像処理を加えて表示装
置に送出するようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置など
の各種表示装置に表示データを送出して表示する表示方
法及び表示ドライバ装置に関し、特に、小型液晶表示装
置等に用いて好適なものである。
の各種表示装置に表示データを送出して表示する表示方
法及び表示ドライバ装置に関し、特に、小型液晶表示装
置等に用いて好適なものである。
【０００２】
【従来の技術】従来より、液晶表示装置には、ＣＰＵか
ら送られるデータを処理して表示装置の送出する表示ド
ライバＩＣが使用されている。この表示ドライバＩＣ
は、ＣＰＵからの表示データを一画面分格納する表示メ
モリを有し、これに格納された表示データをセグメント
毎に分解して表示装置の各セグメントに送出するように
機能する。
ら送られるデータを処理して表示装置の送出する表示ド
ライバＩＣが使用されている。この表示ドライバＩＣ
は、ＣＰＵからの表示データを一画面分格納する表示メ
モリを有し、これに格納された表示データをセグメント
毎に分解して表示装置の各セグメントに送出するように
機能する。
【０００３】
【発明が解決しようとする課題】このような液晶表示装
置に画像処理したデータを表示しようとする場合、特
に、小型携帯端末などに搭載されたＣＰＵが非力である
ため、画像処理に時間がかかるという問題がある。本発
明はこのような事情に鑑み、ＣＰＵ側で画像処理を行わ
なくても所定の画像処理を行う表示方法及び表示ドライ
バ装置を提供することを課題とする。
置に画像処理したデータを表示しようとする場合、特
に、小型携帯端末などに搭載されたＣＰＵが非力である
ため、画像処理に時間がかかるという問題がある。本発
明はこのような事情に鑑み、ＣＰＵ側で画像処理を行わ
なくても所定の画像処理を行う表示方法及び表示ドライ
バ装置を提供することを課題とする。
【０００４】
【課題を解決するための手段】上記課題を解決する本発
明の第１の態様は、表示画面に対応する表示データをド
ライバを介して表示装置に送出する表示方法において、
前記表示画面に対応する表示データを表示メモリに書込
み、前記ドライバは、前記表示メモリに格納された表示
データを読み出して所定の画像処理を加えて表示装置に
送出するようにしたことを特徴とする表示方法にある。
明の第１の態様は、表示画面に対応する表示データをド
ライバを介して表示装置に送出する表示方法において、
前記表示画面に対応する表示データを表示メモリに書込
み、前記ドライバは、前記表示メモリに格納された表示
データを読み出して所定の画像処理を加えて表示装置に
送出するようにしたことを特徴とする表示方法にある。
【０００５】本発明の第２の態様は、第１の態様におい
て、さらに、画像処理を加えたデータと画像処理を加え
ないデータとを所定のタイミングで交互に送出するよう
にしたことを特徴とする表示方法にある。本発明の第３
の態様は、第１又は２の態様において、前記画像処理
は、前記表示メモリに格納された表示データの中の特定
の指定色を所定の変更色に変更することであることを特
徴とする表示方法にある。
て、さらに、画像処理を加えたデータと画像処理を加え
ないデータとを所定のタイミングで交互に送出するよう
にしたことを特徴とする表示方法にある。本発明の第３
の態様は、第１又は２の態様において、前記画像処理
は、前記表示メモリに格納された表示データの中の特定
の指定色を所定の変更色に変更することであることを特
徴とする表示方法にある。
【０００６】本発明の第４の態様は、第１〜３の何れか
の態様において、表示メモリには、前記表示画面にそれ
ぞれ対応する第１表示データと第２表示データとを書込
み可能であり、前記画像処理は、前記第１表示データと
前記第２表示データとを使用して行うことを特徴とする
表示方法にある。本発明の第５の態様は、第４の態様に
おいて、前記表示メモリに書き込む場合に、一つの表示
データを前記第１表示データとすると共にその反転デー
タを前記第２表示データとすることを特徴とする表示方
法にある。
の態様において、表示メモリには、前記表示画面にそれ
ぞれ対応する第１表示データと第２表示データとを書込
み可能であり、前記画像処理は、前記第１表示データと
前記第２表示データとを使用して行うことを特徴とする
表示方法にある。本発明の第５の態様は、第４の態様に
おいて、前記表示メモリに書き込む場合に、一つの表示
データを前記第１表示データとすると共にその反転デー
タを前記第２表示データとすることを特徴とする表示方
法にある。
【０００７】本発明の第６の態様は、第４又は５の態様
において、前記表示メモリは、前記第１表示データを格
納する領域と、前記第２表示データを格納する領域とが
別々にアドレス制御されていることを特徴とする表示方
法にある。本発明の第７の態様は、第４〜６の何れかの
態様において、前記画像処理は、前記第１表示データと
前記第２表示データとを合成する処理であることを特徴
とする表示方法にある。
において、前記表示メモリは、前記第１表示データを格
納する領域と、前記第２表示データを格納する領域とが
別々にアドレス制御されていることを特徴とする表示方
法にある。本発明の第７の態様は、第４〜６の何れかの
態様において、前記画像処理は、前記第１表示データと
前記第２表示データとを合成する処理であることを特徴
とする表示方法にある。
【０００８】本発明の第８の態様は、第７の態様におい
て、前記画像処理は、前記第１表示データと前記第２表
示データとを重ね合わせる際に、上に重ね合わせるデー
タの特定の指定色を透明とすることを特徴とする表示方
法にある。本発明の第９の態様は、第４〜８の何れかの
態様において、前記画像処理は、前記第１表示データと
前記第２表示データを論理演算して送出することを特徴
とする表示方法にある。
て、前記画像処理は、前記第１表示データと前記第２表
示データとを重ね合わせる際に、上に重ね合わせるデー
タの特定の指定色を透明とすることを特徴とする表示方
法にある。本発明の第９の態様は、第４〜８の何れかの
態様において、前記画像処理は、前記第１表示データと
前記第２表示データを論理演算して送出することを特徴
とする表示方法にある。
【０００９】本発明の第１０の態様は、第９の態様にお
いて、前記論理演算が、ＸＯＲ、ＡＮＤ、ＯＲ及びＮＯ
Ｔから選択されることを特徴とする表示方法にある。本
発明の第１１の態様は、表示画面に対応する表示データ
を表示装置に送出する表示ドライバ装置において、前記
表示画面に対応する表示データを書き込む表示メモリ
と、前記表示メモリに格納された表示データを読み出し
て所定の画像処理を加える画像処理手段と、この画像処
理手段が送出したデータを表示装置に送出するドライバ
手段とを具備することを特徴とする表示ドライバ装置に
ある。
いて、前記論理演算が、ＸＯＲ、ＡＮＤ、ＯＲ及びＮＯ
Ｔから選択されることを特徴とする表示方法にある。本
発明の第１１の態様は、表示画面に対応する表示データ
を表示装置に送出する表示ドライバ装置において、前記
表示画面に対応する表示データを書き込む表示メモリ
と、前記表示メモリに格納された表示データを読み出し
て所定の画像処理を加える画像処理手段と、この画像処
理手段が送出したデータを表示装置に送出するドライバ
手段とを具備することを特徴とする表示ドライバ装置に
ある。
【００１０】本発明の第１２の態様は、第１１の態様に
おいて、前記画像処理手段は、画像処理を加えたデータ
と画像処理を加えないデータとを所定のタイミングで交
互に送出する機能を有することを特徴とする表示ドライ
バ装置にある。本発明の第１３の態様は、第１１又は１
２の態様において、前記画像処理手段が行う画像処理
は、前記表示メモリに格納された表示データの中の特定
の指定色を所定の変更色に変更することであることを特
徴とする表示ドライバ装置にある。
おいて、前記画像処理手段は、画像処理を加えたデータ
と画像処理を加えないデータとを所定のタイミングで交
互に送出する機能を有することを特徴とする表示ドライ
バ装置にある。本発明の第１３の態様は、第１１又は１
２の態様において、前記画像処理手段が行う画像処理
は、前記表示メモリに格納された表示データの中の特定
の指定色を所定の変更色に変更することであることを特
徴とする表示ドライバ装置にある。
【００１１】本発明の第１４の態様は、第１１〜１３の
何れかの態様において、前記表示メモリには、前記表示
画面にそれぞれ対応する第１表示データと第２表示デー
タとを書込み可能であり、前記画像処理手段は、前記第
１表示データと前記第２表示データとを使用して画像処
理を行うことを特徴とする表示ドライバ装置にある。本
発明の第１５の態様は、第１４の態様において、前記表
示メモリに書き込む場合に、一つの表示データを前記第
１表示データとすると共にその反転データを前記第２表
示データとする第２の画像処理手段を具備することを特
徴とする表示ドライバ装置にある。
何れかの態様において、前記表示メモリには、前記表示
画面にそれぞれ対応する第１表示データと第２表示デー
タとを書込み可能であり、前記画像処理手段は、前記第
１表示データと前記第２表示データとを使用して画像処
理を行うことを特徴とする表示ドライバ装置にある。本
発明の第１５の態様は、第１４の態様において、前記表
示メモリに書き込む場合に、一つの表示データを前記第
１表示データとすると共にその反転データを前記第２表
示データとする第２の画像処理手段を具備することを特
徴とする表示ドライバ装置にある。
【００１２】本発明の第１６の態様は、第１４又は１５
の態様において、前記表示メモリは、前記第１表示デー
タを格納する第１のメモリと、前記第２表示データを格
納すると共に前記第１のメモリとは別にアドレス制御さ
れている第２のメモリとからなることを特徴とする表示
ドライバ装置にある。本発明の第１７の態様は、第１４
〜１６の何れかの態様において、前記画像処理手段は、
前記第１表示データと前記第２表示データとを重ね合わ
せることを特徴とする表示ドライバ装置にある。
の態様において、前記表示メモリは、前記第１表示デー
タを格納する第１のメモリと、前記第２表示データを格
納すると共に前記第１のメモリとは別にアドレス制御さ
れている第２のメモリとからなることを特徴とする表示
ドライバ装置にある。本発明の第１７の態様は、第１４
〜１６の何れかの態様において、前記画像処理手段は、
前記第１表示データと前記第２表示データとを重ね合わ
せることを特徴とする表示ドライバ装置にある。
【００１３】本発明の第１８の態様は、第１７の態様に
おいて、前記画像処理手段は、前記第１表示データと前
記第２表示データとを重ね合わせる際に、上に重ね合わ
せるデータの特定の指定色を透明とすることを特徴とす
る表示ドライバ装置にある。本発明の第１９の態様は、
第１４〜１８の何れかの態様において、前記画像処理手
段は、前記第１表示データと前記第２表示データを論理
演算することにより画像処理することを特徴とする表示
ドライバ装置にある。
おいて、前記画像処理手段は、前記第１表示データと前
記第２表示データとを重ね合わせる際に、上に重ね合わ
せるデータの特定の指定色を透明とすることを特徴とす
る表示ドライバ装置にある。本発明の第１９の態様は、
第１４〜１８の何れかの態様において、前記画像処理手
段は、前記第１表示データと前記第２表示データを論理
演算することにより画像処理することを特徴とする表示
ドライバ装置にある。
【００１４】本発明の第２０の態様は、第１９の態様に
おいて、前記論理演算が、ＸＯＲ、ＡＮＤ、ＯＲ及びＮ
ＯＴから選択されることを特徴とする表示ドライバ装置
にある。かかる本発明の表示方法及び表示ドライバ装置
によると、ＣＰＵとは関係なく、表示データを変更する
ことなく所望の画像処理を行うことができる。
おいて、前記論理演算が、ＸＯＲ、ＡＮＤ、ＯＲ及びＮ
ＯＴから選択されることを特徴とする表示ドライバ装置
にある。かかる本発明の表示方法及び表示ドライバ装置
によると、ＣＰＵとは関係なく、表示データを変更する
ことなく所望の画像処理を行うことができる。
【００１５】
【発明の実施の形態】以下、実施形態に基づいて説明す
る。 （実施形態１）図１には、実施形態１に係る表示ドライ
バ装置を、携帯端末などの表示装置に搭載した例を示
す。
る。 （実施形態１）図１には、実施形態１に係る表示ドライ
バ装置を、携帯端末などの表示装置に搭載した例を示
す。
【００１６】図１に示すように、表示装置である液晶表
示装置（ＬＣＤ）１は、一画面からなり、これにはドラ
イバＩＣ３がコモン配線４及びセグメント配線５により
接続されている。また、ドライバＩＣ３には、バス６を
介してＭＰＵ７が接続されている。ここで、ドライバＩ
Ｃ３の構成の一例を図２に示す。ドライバＩＣ３は、コ
マンドレジスタ、コマンドデコーダ等を含む制御回路１
１を含み、ＭＰＵアクセス用アドレスジェネレータ１
２，表示メモリ用アドレスジェネレータ１３、Ｘ，Ｙア
ドレスを発生させるアドレスセレクタ１４、Ｘ，Ｙアド
レスを制御するメモリコントローラ１５を具備し、これ
らにより表示メモリ１６Ａ、１６Ｂがそれぞれ別々にア
ドレス制御されている。
示装置（ＬＣＤ）１は、一画面からなり、これにはドラ
イバＩＣ３がコモン配線４及びセグメント配線５により
接続されている。また、ドライバＩＣ３には、バス６を
介してＭＰＵ７が接続されている。ここで、ドライバＩ
Ｃ３の構成の一例を図２に示す。ドライバＩＣ３は、コ
マンドレジスタ、コマンドデコーダ等を含む制御回路１
１を含み、ＭＰＵアクセス用アドレスジェネレータ１
２，表示メモリ用アドレスジェネレータ１３、Ｘ，Ｙア
ドレスを発生させるアドレスセレクタ１４、Ｘ，Ｙアド
レスを制御するメモリコントローラ１５を具備し、これ
らにより表示メモリ１６Ａ、１６Ｂがそれぞれ別々にア
ドレス制御されている。
【００１７】また、ドライバ３は、ＭＰＵインターフェ
ース１８を有する。このＭＰＵインターフェース１８に
は、ＭＰＵ７からの各種信号線、例えば、アドレス信号
線（Ａ）、データ信号線（Ｄ）、イネーブル信号線
（Ｅ）、チップセレクト信号線（ＣＳ１，ＣＳ２）、リ
ード信号線（ＲＤ）、及びライト信号線（ＷＲ）等が接
続されており、各種信号が制御回路１１等に入力され
る。なお、データ信号は、データバッファ１９を介して
表示メモリ１６Ａ、１６Ｂ等に格納される。
ース１８を有する。このＭＰＵインターフェース１８に
は、ＭＰＵ７からの各種信号線、例えば、アドレス信号
線（Ａ）、データ信号線（Ｄ）、イネーブル信号線
（Ｅ）、チップセレクト信号線（ＣＳ１，ＣＳ２）、リ
ード信号線（ＲＤ）、及びライト信号線（ＷＲ）等が接
続されており、各種信号が制御回路１１等に入力され
る。なお、データ信号は、データバッファ１９を介して
表示メモリ１６Ａ、１６Ｂ等に格納される。
【００１８】また、表示メモリ１６Ａ、１６Ｂの入力側
の画像処理手段として、画像処理インプット１１１を具
備し、表示メモリ１６Ａ、１６Ｂの出力側の画像処理手
段として、パレット比較回路１１２及び画像処理アウト
プット１１３を具備し、画像処理アウトプット１１３に
は、ブリンク制御回路１１４が付随している。また、こ
のドライバＩＣ３は、カラーＬＣＤ用のドライバを前提
としているので、画像処理アウトプット１１３から表示
データバッファ２１に出力されたデータは、色分解部１
２１により色分解されてＬＣＤタイミングジェネレータ
２４に送られる。送られたデータは、ＬＣＤタイミング
ジェネレータ２４から、レベルシフタＳ２２及びセグメ
ントドライバ２３に出力される。このセグメントドライ
バ２３からの表示装置への出力のタイミングはＬＣＤタ
イミングジェネレータ２４により行われ、これからの制
御信号は、レベルシフタＳ２２及びセグメントドライバ
２３と共にレベルシフタＣ２５及びコモンドライバ２６
に送出される。さらに、ＬＣＤ１駆動のための電源回路
２７及び発信回路２８が内蔵されている。なお、このＬ
ＣＤタイミングジェネレータ２４は、階調制御も兼ねる
ものである。
の画像処理手段として、画像処理インプット１１１を具
備し、表示メモリ１６Ａ、１６Ｂの出力側の画像処理手
段として、パレット比較回路１１２及び画像処理アウト
プット１１３を具備し、画像処理アウトプット１１３に
は、ブリンク制御回路１１４が付随している。また、こ
のドライバＩＣ３は、カラーＬＣＤ用のドライバを前提
としているので、画像処理アウトプット１１３から表示
データバッファ２１に出力されたデータは、色分解部１
２１により色分解されてＬＣＤタイミングジェネレータ
２４に送られる。送られたデータは、ＬＣＤタイミング
ジェネレータ２４から、レベルシフタＳ２２及びセグメ
ントドライバ２３に出力される。このセグメントドライ
バ２３からの表示装置への出力のタイミングはＬＣＤタ
イミングジェネレータ２４により行われ、これからの制
御信号は、レベルシフタＳ２２及びセグメントドライバ
２３と共にレベルシフタＣ２５及びコモンドライバ２６
に送出される。さらに、ＬＣＤ１駆動のための電源回路
２７及び発信回路２８が内蔵されている。なお、このＬ
ＣＤタイミングジェネレータ２４は、階調制御も兼ねる
ものである。
【００１９】ここで、画像処理インプット１１１は、デ
ータバッファ１９からの表示データを表示メモリ１６Ａ
及び１６Ｂに出力する際に、何れかのメモリにはデータ
をネガポジ反転させて出力する機能を有する。また、パ
レット比較回路１１２は、表示メモリ１６Ａ及び１６Ｂ
それぞれからの表示データに特定の画像処理を加えるも
ので、例えば、特定の指定色を透明色に変更して出力し
たり、特定の指定色を他の変更色に変更したりする。な
お、指定色以外のデータはそのまま出力する。
ータバッファ１９からの表示データを表示メモリ１６Ａ
及び１６Ｂに出力する際に、何れかのメモリにはデータ
をネガポジ反転させて出力する機能を有する。また、パ
レット比較回路１１２は、表示メモリ１６Ａ及び１６Ｂ
それぞれからの表示データに特定の画像処理を加えるも
ので、例えば、特定の指定色を透明色に変更して出力し
たり、特定の指定色を他の変更色に変更したりする。な
お、指定色以外のデータはそのまま出力する。
【００２０】画像処理アウトプット１１３は、パレット
比較回路１１２で必要に応じて処理された表示メモリ１
６Ａ及び１６Ｂからの表示データに所定の画像処理を加
えるもので、表示メモリ１６Ａ及び１６Ｂからのデータ
を所定の方式で合成したり、両者を論理演算したりす
る。また、付随するブリンク制御回路１１４は、画像処
理アウトプット１１３の制御を発信回路２８からの信号
に基づいて所定のタイミングでオンオフするものであ
る。
比較回路１１２で必要に応じて処理された表示メモリ１
６Ａ及び１６Ｂからの表示データに所定の画像処理を加
えるもので、表示メモリ１６Ａ及び１６Ｂからのデータ
を所定の方式で合成したり、両者を論理演算したりす
る。また、付随するブリンク制御回路１１４は、画像処
理アウトプット１１３の制御を発信回路２８からの信号
に基づいて所定のタイミングでオンオフするものであ
る。
【００２１】このようなパレット比較回路１１２及び画
像処理アウトプット１１３の回路構成の一例を図３に示
す。なお、この回路構成は、ＬＣＤの一つのセグメント
に対応するもので、セグメントの数だけ必要である。ま
た、各表示データは８ビット単位で入ってくるが、図示
は１ビット単位であり、図中の８の数字は８ビットの処
理を行うことを示している。
像処理アウトプット１１３の回路構成の一例を図３に示
す。なお、この回路構成は、ＬＣＤの一つのセグメント
に対応するもので、セグメントの数だけ必要である。ま
た、各表示データは８ビット単位で入ってくるが、図示
は１ビット単位であり、図中の８の数字は８ビットの処
理を行うことを示している。
【００２２】ここで、パレット比較回路１１２は、ＡＮ
Ｄ回路１３１及び１３２と、これらの出力が入力される
ＯＲ回路１３３とを有する。ＡＮＤ回路１３１及び１３
２の一方の入力端子にはそれぞれ表示メモリ１６Ａ及び
１６Ｂからの表示データが入力し、他方の端子には、色
指定部１４０からの信号が、ＡＮＤ回路１３５及びイン
バータ１３６を介して入力するようになっている。
Ｄ回路１３１及び１３２と、これらの出力が入力される
ＯＲ回路１３３とを有する。ＡＮＤ回路１３１及び１３
２の一方の入力端子にはそれぞれ表示メモリ１６Ａ及び
１６Ｂからの表示データが入力し、他方の端子には、色
指定部１４０からの信号が、ＡＮＤ回路１３５及びイン
バータ１３６を介して入力するようになっている。
【００２３】色指定部１４０は、表示メモリ１６Ｂから
の表示データが一方の入力端子に入力されるＸＯＲ回路
１４１を具備し、このＸＯＲ回路１４１の何れかの他方
の入力端子には透明指定色データが入力されるようにな
っており、一致した場合に、例えば、Ｌ信号をＯＲ回路
１４２に出力する。従って、メモリデータ１６Ｂの表示
データが指定色の場合には、ＯＲ回路１４２からのＬ信
号がＡＮＤ回路１３５に入力されるようになる。
の表示データが一方の入力端子に入力されるＸＯＲ回路
１４１を具備し、このＸＯＲ回路１４１の何れかの他方
の入力端子には透明指定色データが入力されるようにな
っており、一致した場合に、例えば、Ｌ信号をＯＲ回路
１４２に出力する。従って、メモリデータ１６Ｂの表示
データが指定色の場合には、ＯＲ回路１４２からのＬ信
号がＡＮＤ回路１３５に入力されるようになる。
【００２４】ＡＮＤ回路１３５からのＬ信号はインバー
タ１３６によりＡＮＤ回路１３１には入力されないが、
ＡＮＤ回路１３２に入力される。この場合、ＡＮＤ回路
１３２で指定色が透明データに変更され、ＯＲ回路１３
３で、表示メモリ１６Ａの背景データの上に、表示メモ
リ１６Ｂの表示データの指定色が透明データとなったデ
ータが重ね合わせられて合成される。
タ１３６によりＡＮＤ回路１３１には入力されないが、
ＡＮＤ回路１３２に入力される。この場合、ＡＮＤ回路
１３２で指定色が透明データに変更され、ＯＲ回路１３
３で、表示メモリ１６Ａの背景データの上に、表示メモ
リ１６Ｂの表示データの指定色が透明データとなったデ
ータが重ね合わせられて合成される。
【００２５】また、ＡＮＤ回路１３５の他方の入力端子
にはブリンク制御回路１１４からのブリンク制御信号
（Ｈ信号）が所定のタイミングで入り、Ｈ信号が入力さ
れた場合には、ＡＮＤ回路１３２からのデータはＯＲ回
路１３３に入らず、表示メモリ１６Ａの表示データがそ
のまま表示される。従って、ブリンク信号のタイミング
で、二種類のデータが点滅して表示されることになる。
にはブリンク制御回路１１４からのブリンク制御信号
（Ｈ信号）が所定のタイミングで入り、Ｈ信号が入力さ
れた場合には、ＡＮＤ回路１３２からのデータはＯＲ回
路１３３に入らず、表示メモリ１６Ａの表示データがそ
のまま表示される。従って、ブリンク信号のタイミング
で、二種類のデータが点滅して表示されることになる。
【００２６】なお、表示メモリ１６Ｂの表示データに指
定色が存在しない場合には、ＡＮＤ回路１３５にＬ信号
が入力されず、元のデータがそのまま合成されることに
なる。図３は、２５６色又は２５６階調の例であるが、
１６色又は１６階調の場合は、ＸＯＲ回路１４１が４回
路でよく、フルカラーの場合には、ＸＯＲ回路１４１が
２４回路必要となる。
定色が存在しない場合には、ＡＮＤ回路１３５にＬ信号
が入力されず、元のデータがそのまま合成されることに
なる。図３は、２５６色又は２５６階調の例であるが、
１６色又は１６階調の場合は、ＸＯＲ回路１４１が４回
路でよく、フルカラーの場合には、ＸＯＲ回路１４１が
２４回路必要となる。
【００２７】一方、論理演算回路１１３は、ＡＮＤ回路
１５１、ＯＲ回路１５２、ＸＯＲ回路１５３及びＮＯＴ
回路１５４の論理演算回路を有し、表示メモリ１６Ａの
表示データと表示メモリ１６Ｂの表示データとを所定の
論理演算する。これらＡＮＤ回路１５１、ＯＲ回路１５
２及びＸＯＲ回路１５３は何れかを選択するように制御
され、ＮＯＴ回路１５４はこれらに加えて又は単独で選
択できるようになっている。
１５１、ＯＲ回路１５２、ＸＯＲ回路１５３及びＮＯＴ
回路１５４の論理演算回路を有し、表示メモリ１６Ａの
表示データと表示メモリ１６Ｂの表示データとを所定の
論理演算する。これらＡＮＤ回路１５１、ＯＲ回路１５
２及びＸＯＲ回路１５３は何れかを選択するように制御
され、ＮＯＴ回路１５４はこれらに加えて又は単独で選
択できるようになっている。
【００２８】また、このように論理演算されたデータ
は、ＡＮＤ回路１５５で表示メモリ１６Ａの表示データ
に重ね合わせ合成されてＯＲ回路１５６に出力されるよ
うになている。また、表示メモリ１６Ａの表示データは
そのままＡＮＤ回路１５７からＯＲ回路１５６に出力さ
れるようになっている。さらに、これらの重ね合わせ合
成されたデータか、合成されないデータかは、ＡＮＤ回
路１５７にそのまま入力される共にＡＮＤ回路１５６に
はインバータ１５８を介して入力されるブリンク信号に
より切り替えられ、所定のタイミングで点滅する。
は、ＡＮＤ回路１５５で表示メモリ１６Ａの表示データ
に重ね合わせ合成されてＯＲ回路１５６に出力されるよ
うになている。また、表示メモリ１６Ａの表示データは
そのままＡＮＤ回路１５７からＯＲ回路１５６に出力さ
れるようになっている。さらに、これらの重ね合わせ合
成されたデータか、合成されないデータかは、ＡＮＤ回
路１５７にそのまま入力される共にＡＮＤ回路１５６に
はインバータ１５８を介して入力されるブリンク信号に
より切り替えられ、所定のタイミングで点滅する。
【００２９】なお、パレット制御回路及び論理演算回路
での画像処理は何れかが選択できるように、ＯＲ回路１
５６にはインバータ１５９を介して、ＯＲ回路１３３に
はそのまま画像処理制御信号で制御できるようになって
いる。このようなドライバＩＣ３を用いることにより、
表示メモリ１６Ａ及び１６Ｂの表示データを変更するこ
となく、所望の画像処理を行うことができる。また、上
述したように表示メモリ１６Ａ及び１６Ｂをそれぞれ別
々にアドレス制御できるものとしたので、同時書込みが
できて高速処理が可能となるが、アドレス制御が同一の
メモリに両者のデータを格納して用いることもできる。
また、画像処理によっては、例えば、特定の指定色のみ
を変更し、さらに、元のデータと変更データとをブリン
クさせるような場合には、表示データは一種類でよく、
この場合には、表示メモリも一領域あればよい。
での画像処理は何れかが選択できるように、ＯＲ回路１
５６にはインバータ１５９を介して、ＯＲ回路１３３に
はそのまま画像処理制御信号で制御できるようになって
いる。このようなドライバＩＣ３を用いることにより、
表示メモリ１６Ａ及び１６Ｂの表示データを変更するこ
となく、所望の画像処理を行うことができる。また、上
述したように表示メモリ１６Ａ及び１６Ｂをそれぞれ別
々にアドレス制御できるものとしたので、同時書込みが
できて高速処理が可能となるが、アドレス制御が同一の
メモリに両者のデータを格納して用いることもできる。
また、画像処理によっては、例えば、特定の指定色のみ
を変更し、さらに、元のデータと変更データとをブリン
クさせるような場合には、表示データは一種類でよく、
この場合には、表示メモリも一領域あればよい。
【００３０】また、このような画像処理を加えるのは画
面全体ではなくて特定の領域のデータのみに画像処理を
加えることも可能である。この場合、横に延びる帯状の
領域を選択することもできるし、矩形の領域を選択する
こともできる。以下に、このようなドライバＩＣ３によ
る画像処理の出力例を示す。まず、下記表１には、所定
の指定色（指定色はレジスタに登録する）のみを透明色
に変えて重ね合わせ合成した例で、上の例は上画面指定
データに透明色がない場合、下の例は、透明色を含む場
合を示す。また、ブリンク１は重ね合わせ合成した場
合、ブリンク２は合成しない場合を示す。なお、ブリン
クしない場合には、ブリンク１の表示となる。
面全体ではなくて特定の領域のデータのみに画像処理を
加えることも可能である。この場合、横に延びる帯状の
領域を選択することもできるし、矩形の領域を選択する
こともできる。以下に、このようなドライバＩＣ３によ
る画像処理の出力例を示す。まず、下記表１には、所定
の指定色（指定色はレジスタに登録する）のみを透明色
に変えて重ね合わせ合成した例で、上の例は上画面指定
データに透明色がない場合、下の例は、透明色を含む場
合を示す。また、ブリンク１は重ね合わせ合成した場
合、ブリンク２は合成しない場合を示す。なお、ブリン
クしない場合には、ブリンク１の表示となる。
【００３１】
【表１】
【００３２】下記表２は、論理演算回路により各種演算
を行った例を示す。ブリンク１，２については、表１と
同様である。なお、ＮＯＴ処理は、ＸＯＲ処理、ＡＮＤ
処理、ＯＲ処理の結果に対しても作用し、また、ブリン
クは、ＮＯＴ処理、ＸＯＲ処理、ＡＮＤ処理、ＯＲ処理
の何れかに作用する。なお、背景画面指定と上画面指定
の表示メモリを逆にすることも可能である。
を行った例を示す。ブリンク１，２については、表１と
同様である。なお、ＮＯＴ処理は、ＸＯＲ処理、ＡＮＤ
処理、ＯＲ処理の結果に対しても作用し、また、ブリン
クは、ＮＯＴ処理、ＸＯＲ処理、ＡＮＤ処理、ＯＲ処理
の何れかに作用する。なお、背景画面指定と上画面指定
の表示メモリを逆にすることも可能である。
【００３３】
【表２】
【００３４】下記表３は指定色を所定の色に変更した例
であり、表示メモリ１６Ａ又は１６Ｂの何れかのデータ
を使用する。例えば、背景色を白とし、黒で文字を有す
る表示データの場合、指定色を黒としなければ画像処理
は行われないが、指定色を黒とし、変更色を赤とした場
合（変更色はレジスタに指定する）には、ブリンクをか
けると、白背景に黒文字と赤文字とが交互に点滅表示さ
れる。
であり、表示メモリ１６Ａ又は１６Ｂの何れかのデータ
を使用する。例えば、背景色を白とし、黒で文字を有す
る表示データの場合、指定色を黒としなければ画像処理
は行われないが、指定色を黒とし、変更色を赤とした場
合（変更色はレジスタに指定する）には、ブリンクをか
けると、白背景に黒文字と赤文字とが交互に点滅表示さ
れる。
【００３５】
【表３】
【００３６】（他の実施形態）上述した実施形態１で
は、表示装置を一画面としたが、これに限定されず、例
えば、表示装置を上下二画面としても良い。このような
例を図４に示す。なお、図４は、表示ドライバ装置を、
携帯端末などの表示装置に搭載した例を示す図である。
は、表示装置を一画面としたが、これに限定されず、例
えば、表示装置を上下二画面としても良い。このような
例を図４に示す。なお、図４は、表示ドライバ装置を、
携帯端末などの表示装置に搭載した例を示す図である。
【００３７】図４に示すように、表示装置である液晶表
示装置（ＬＣＤ）１は、上画面用ＬＣＤ１Ａ及び下画面
用ＬＣＤ１Ｂの上下に画面からなり、それぞれには、表
示ドライバとして上ドライバＩＣ３Ａ及び下ドライバＩ
Ｃ３Ｂが上下コモン配線４Ａ，４Ｂ及び上下セグメント
配線５Ａ，５Ｂにより接続されている。また、上下ドラ
イバＩＣ３Ａ，３Ｂには、バス６を介してＭＰＵ７が接
続されており、さらに、上下ドライバＩＣ３Ａ，３Ｂを
選択するためのチップセレクトラインとしてのＣＳ１及
びＣＳ２がそれぞれ接続されている。
示装置（ＬＣＤ）１は、上画面用ＬＣＤ１Ａ及び下画面
用ＬＣＤ１Ｂの上下に画面からなり、それぞれには、表
示ドライバとして上ドライバＩＣ３Ａ及び下ドライバＩ
Ｃ３Ｂが上下コモン配線４Ａ，４Ｂ及び上下セグメント
配線５Ａ，５Ｂにより接続されている。また、上下ドラ
イバＩＣ３Ａ，３Ｂには、バス６を介してＭＰＵ７が接
続されており、さらに、上下ドライバＩＣ３Ａ，３Ｂを
選択するためのチップセレクトラインとしてのＣＳ１及
びＣＳ２がそれぞれ接続されている。
【００３８】さらに、上下ドライバＩＣ３Ａ及び３Ｂの
何れの信号かを判断するデコーダ回路３０がＭＰＵ７と
上下ドライバＩＣ３Ａ及び３Ｂとの間に設けられてい
る。このようなデコーダ回路の一例を図５に示す。同図
に示すように、デコーダ回路３０は、二つのＮＡＮＤ回
路３１，３２と、これらのＮＡＮＤ回路３１，３２の異
なる入力端子に接続されるインバータ３３，３４とを有
し、ＣＳ１にＬ信号が入ったときにＮＡＮＤ回路３１か
らＬ信号がＡＮＤ回路４１に入り、ＡＮＤ回路４１から
Ｌ信号が出力され、ＣＳ２にＬ信号が入ったときにＮＡ
ＮＤ回路３２からＬ信号がＡＮＤ回路４２に入り、ＡＮ
Ｄ回路４２からＬ信号が出力されるようになっている。
また、ＯＲ回路３６を有し、ＣＳ１及びＣＳ２の両方に
Ｌ信号が入ったときにＬ信号がＡＮＤ回路４１及び４２
の両方に入り、ＡＮＤ回路４１及び４２の両方からＬ信
号が出力されるようになっている。ここで、ＡＮＤ回路
４１は上ドライバＩＣ３ＡのＣＳ線に接続され、ＡＮＤ
回路４２は下ドライバＩＣ３ＢのＣＳ線に接続されてい
るので、ＣＳ１及びＣＳ２の信号により、各ドライバＩ
Ｃ３Ａ，３Ｂが選択される。なお、ドライバＩＣ３Ａ、
３ＢがＣＳ線を二本持っている場合には、一方をＨ信号
に固定する等の処理をするか、デコーダ回路の構成を適
宜変更するようにすればよい。
何れの信号かを判断するデコーダ回路３０がＭＰＵ７と
上下ドライバＩＣ３Ａ及び３Ｂとの間に設けられてい
る。このようなデコーダ回路の一例を図５に示す。同図
に示すように、デコーダ回路３０は、二つのＮＡＮＤ回
路３１，３２と、これらのＮＡＮＤ回路３１，３２の異
なる入力端子に接続されるインバータ３３，３４とを有
し、ＣＳ１にＬ信号が入ったときにＮＡＮＤ回路３１か
らＬ信号がＡＮＤ回路４１に入り、ＡＮＤ回路４１から
Ｌ信号が出力され、ＣＳ２にＬ信号が入ったときにＮＡ
ＮＤ回路３２からＬ信号がＡＮＤ回路４２に入り、ＡＮ
Ｄ回路４２からＬ信号が出力されるようになっている。
また、ＯＲ回路３６を有し、ＣＳ１及びＣＳ２の両方に
Ｌ信号が入ったときにＬ信号がＡＮＤ回路４１及び４２
の両方に入り、ＡＮＤ回路４１及び４２の両方からＬ信
号が出力されるようになっている。ここで、ＡＮＤ回路
４１は上ドライバＩＣ３ＡのＣＳ線に接続され、ＡＮＤ
回路４２は下ドライバＩＣ３ＢのＣＳ線に接続されてい
るので、ＣＳ１及びＣＳ２の信号により、各ドライバＩ
Ｃ３Ａ，３Ｂが選択される。なお、ドライバＩＣ３Ａ、
３ＢがＣＳ線を二本持っている場合には、一方をＨ信号
に固定する等の処理をするか、デコーダ回路の構成を適
宜変更するようにすればよい。
【００３９】また、デコーダ回路を上下ドライバＩＣ３
Ａ及び３Ｂ内に設けるようにしても良い。このような例
を図６に示す。図６に示すように、表示ドライバＩＣ５
３は、上述した表示ドライバＩＣ３（３Ａ及び３Ｂ）内
にデコーダ回路３０Ａを設けた以外、上述した実施形態
と同様の構成である。
Ａ及び３Ｂ内に設けるようにしても良い。このような例
を図６に示す。図６に示すように、表示ドライバＩＣ５
３は、上述した表示ドライバＩＣ３（３Ａ及び３Ｂ）内
にデコーダ回路３０Ａを設けた以外、上述した実施形態
と同様の構成である。
【００４０】このようなデコーダ回路３０Ａの一例を図
７に示す。同図に示すように、デコーダ回路３０Ａは、
二つのＮＡＮＤ回路３１，３２と、これらのＮＡＮＤ回
路３１，３２の異なる入力端子に接続されるインバータ
３３，３４とを有し、ＣＳ１及びＣＳ２の何れかにＬ信
号が入ったときにＮＡＮＤ回路３１，３２の何れかから
Ｌ信号がＯＲ回路３５に入るようになっている。また、
ＯＲ回路３６を有し、ＣＳ１及びＣＳ２の両方にＬ信号
が入ったときもＬ信号が出力するようになっている。
７に示す。同図に示すように、デコーダ回路３０Ａは、
二つのＮＡＮＤ回路３１，３２と、これらのＮＡＮＤ回
路３１，３２の異なる入力端子に接続されるインバータ
３３，３４とを有し、ＣＳ１及びＣＳ２の何れかにＬ信
号が入ったときにＮＡＮＤ回路３１，３２の何れかから
Ｌ信号がＯＲ回路３５に入るようになっている。また、
ＯＲ回路３６を有し、ＣＳ１及びＣＳ２の両方にＬ信号
が入ったときもＬ信号が出力するようになっている。
【００４１】ここで、ドライバ５３Ａ，５３Ｂのレジス
タへの設定により、ＣＳ１を有効にするドライバ（例え
ば、上ドライバＩＣ５３Ａ）には、選択端子３７からＮ
ＡＮＤ回路３１，３２にＮＡＮＤ回路３２にはインバー
タ３８を介してＨ信号が入るようにしてＮＡＮＤ回路３
１を有効にし、ＣＳ２を有効にするドライバには、選択
端子３７からＮＡＮＤ回路３１，３２にＮＡＮＤ回路３
２にはインバータ３８を介してＬ信号が入るようにして
ＮＡＮＤ回路３２を有効にする。これにより、ＣＳ１及
びＣＳ２にＬ信号とＨ信号との組み合わせが入ったとき
にはＮＡＮＤ回路３１からＬ信号が出力されてドライバ
５３Ａのみが有効になり、一方、ＣＳ１及びＣＳ２に
Ｈ，Ｌ信号が入ったときにはＮＡＮＤ回路３２からＬ信
号が出力されてドライバ５３Ｂのみが有効になる。
タへの設定により、ＣＳ１を有効にするドライバ（例え
ば、上ドライバＩＣ５３Ａ）には、選択端子３７からＮ
ＡＮＤ回路３１，３２にＮＡＮＤ回路３２にはインバー
タ３８を介してＨ信号が入るようにしてＮＡＮＤ回路３
１を有効にし、ＣＳ２を有効にするドライバには、選択
端子３７からＮＡＮＤ回路３１，３２にＮＡＮＤ回路３
２にはインバータ３８を介してＬ信号が入るようにして
ＮＡＮＤ回路３２を有効にする。これにより、ＣＳ１及
びＣＳ２にＬ信号とＨ信号との組み合わせが入ったとき
にはＮＡＮＤ回路３１からＬ信号が出力されてドライバ
５３Ａのみが有効になり、一方、ＣＳ１及びＣＳ２に
Ｈ，Ｌ信号が入ったときにはＮＡＮＤ回路３２からＬ信
号が出力されてドライバ５３Ｂのみが有効になる。
【００４２】また、レジストリの設定により、ＯＲ回路
３６からＬ信号が出力されているときには上下ドライバ
ＩＣ５３のメモリへの同時アクセス有効とし、ＯＲ回路
３６からＬ信号が出力されていないときには上下ドライ
バＩＣ５３のメモリへは独立動作とする。これにより、
ＣＳ１及びＣＳ２にＬ，Ｌ信号が入ったときにＯＲ回路
からＬ信号が出力され、上下ドライバＩＣ５３Ａ，５３
Ｂへの同時アクセスが可能となる。
３６からＬ信号が出力されているときには上下ドライバ
ＩＣ５３のメモリへの同時アクセス有効とし、ＯＲ回路
３６からＬ信号が出力されていないときには上下ドライ
バＩＣ５３のメモリへは独立動作とする。これにより、
ＣＳ１及びＣＳ２にＬ，Ｌ信号が入ったときにＯＲ回路
からＬ信号が出力され、上下ドライバＩＣ５３Ａ，５３
Ｂへの同時アクセスが可能となる。
【００４３】なお、ＯＲ回路３５からの信号と、ＯＲ回
路３６からの信号とをＡＮＤ回路でまとめて、何れかか
らＬ信号が出たときにはメモリへのアクセスを有効にす
るようにしてもよい。
路３６からの信号とをＡＮＤ回路でまとめて、何れかか
らＬ信号が出たときにはメモリへのアクセスを有効にす
るようにしてもよい。
【００４４】
【発明の効果】以上説明したように本発明では、ＣＰＵ
側で画像処理を行わなくても、且つ元データに変更を加
えることなく、所定の画像処理を行ったデータを表示す
ることができる。
側で画像処理を行わなくても、且つ元データに変更を加
えることなく、所定の画像処理を行ったデータを表示す
ることができる。
【図１】本発明の実施形態１に係る表示ドライバ装置
を、携帯端末などの表示装置に搭載した例を示す図であ
る。
を、携帯端末などの表示装置に搭載した例を示す図であ
る。
【図２】本発明の実施形態１に係る表示ドライバＩＣの
構成を示すブロック図である。
構成を示すブロック図である。
【図３】本発明の実施形態１のパレット比較回路及び画
像処理アウトプットの回路構成の一例を示す図である。
像処理アウトプットの回路構成の一例を示す図である。
【図４】本発明の他の実施形態に係る表示ドライバ装置
を、携帯端末などの表示装置に搭載した例を示す図であ
る。
を、携帯端末などの表示装置に搭載した例を示す図であ
る。
【図５】本発明の他の実施形態のパレット比較回路及び
画像処理アウトプットの回路構成の一例を示す図であ
る。
画像処理アウトプットの回路構成の一例を示す図であ
る。
【図６】本発明の他の実施形態に係る表示ドライバＩＣ
の構成を示すブロック図である。
の構成を示すブロック図である。
【図７】本発明の他の実施形態のパレット比較回路及び
画像処理アウトプットの回路構成の一例を示す図であ
る。
画像処理アウトプットの回路構成の一例を示す図であ
る。
１，１Ａ，１Ｂ ＬＣＤ ３，３Ａ，３Ｂ，５３，５３Ａ，５３Ｂ 表示ドライバ
ＩＣ １６，１６Ａ，１６Ｂ 表示メモリ ３０，３０Ａ デコーダ回路 １１１ 画像インプット １１２ パレット比較回路 １１３ 画像アウトプット
ＩＣ １６，１６Ａ，１６Ｂ 表示メモリ ３０，３０Ａ デコーダ回路 １１１ 画像インプット １１２ パレット比較回路 １１３ 画像アウトプット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤井 治義 千葉県千葉市美浜区中瀬１丁目８番地 セ イコーインスツルメンツ株式会社内 Ｆターム(参考） 5B069 BB16 HA13 LA12 5C006 AA02 AA03 AA11 AA21 AC24 AF04 AF44 AF45 BB11 BC03 BC16 BF02 BF15 BF24 BF26 BF42 BF46 FA52 5C080 AA10 BB05 CC03 DD21 EE25 EE30 FF10 GG08 GG11 GG12 JJ02 JJ03 KK07 KK43
Claims (20)
- 【請求項１】 表示画面に対応する表示データをドライ
バを介して表示装置に送出する表示方法において、前記
表示画面に対応する表示データを表示メモリに書込み、
前記ドライバは、前記表示メモリに格納された表示デー
タを読み出して所定の画像処理を加えて表示装置に送出
するようにしたことを特徴とする表示方法。 - 【請求項２】 請求項１において、さらに、画像処理を
加えたデータと画像処理を加えないデータとを所定のタ
イミングで交互に送出するようにしたことを特徴とする
表示方法。 - 【請求項３】 請求項１又は２において、前記画像処理
は、前記表示メモリに格納された表示データの中の特定
の指定色を所定の変更色に変更することであることを特
徴とする表示方法。 - 【請求項４】 請求項１〜３の何れかにおいて、表示メ
モリには、前記表示画面にそれぞれ対応する第１表示デ
ータと第２表示データとを書込み可能であり、前記画像
処理は、前記第１表示データと前記第２表示データとを
使用して行うことを特徴とする表示方法。 - 【請求項５】 請求項４において、前記表示メモリに書
き込む場合に、一つの表示データを前記第１表示データ
とすると共にその反転データを前記第２表示データとす
ることを特徴とする表示方法。 - 【請求項６】 請求項４又は５において、前記表示メモ
リは、前記第１表示データを格納する領域と、前記第２
表示データを格納する領域とが別々にアドレス制御され
ていることを特徴とする表示方法。 - 【請求項７】 請求項４〜６の何れかにおいて、前記画
像処理は、前記第１表示データと前記第２表示データと
を合成する処理であることを特徴とする表示方法。 - 【請求項８】 請求項７において、前記画像処理は、前
記第１表示データと前記第２表示データとを重ね合わせ
る際に、上に重ね合わせるデータの特定の指定色を透明
とすることを特徴とする表示方法。 - 【請求項９】 請求項４〜８の何れかにおいて、前記画
像処理は、前記第１表示データと前記第２表示データを
論理演算して送出することを特徴とする表示方法。 - 【請求項１０】 請求項９において、前記論理演算が、
ＸＯＲ、ＡＮＤ、ＯＲ及びＮＯＴから選択されることを
特徴とする表示方法。 - 【請求項１１】 表示画面に対応する表示データを表示
装置に送出する表示ドライバ装置において、前記表示画
面に対応する表示データを書き込む表示メモリと、前記
表示メモリに格納された表示データを読み出して所定の
画像処理を加える画像処理手段と、この画像処理手段が
送出したデータを表示装置に送出するドライバ手段とを
具備することを特徴とする表示ドライバ装置。 - 【請求項１２】 請求項１１において、前記画像処理手
段は、画像処理を加えたデータと画像処理を加えないデ
ータとを所定のタイミングで交互に送出する機能を有す
ることを特徴とする表示ドライバ装置。 - 【請求項１３】 請求項１１又は１２において、前記画
像処理手段が行う画像処理は、前記表示メモリに格納さ
れた表示データの中の特定の指定色を所定の変更色に変
更することであることを特徴とする表示ドライバ装置。 - 【請求項１４】 請求項１１〜１３の何れかにおいて、
前記表示メモリには、前記表示画面にそれぞれ対応する
第１表示データと第２表示データとを書込み可能であ
り、前記画像処理手段は、前記第１表示データと前記第
２表示データとを使用して画像処理を行うことを特徴と
する表示ドライバ装置。 - 【請求項１５】 請求項１４において、前記表示メモリ
に書き込む場合に、一つの表示データを前記第１表示デ
ータとすると共にその反転データを前記第２表示データ
とする第２の画像処理手段を具備することを特徴とする
表示ドライバ装置。 - 【請求項１６】 請求項１４又は１５において、前記表
示メモリは、前記第１表示データを格納する第１のメモ
リと、前記第２表示データを格納すると共に前記第１の
メモリとは別にアドレス制御されている第２のメモリと
からなることを特徴とする表示ドライバ装置。 - 【請求項１７】 請求項１４〜１６の何れかにおいて、
前記画像処理手段は、前記第１表示データと前記第２表
示データとを重ね合わせることを特徴とする表示ドライ
バ装置。 - 【請求項１８】 請求項１７において、前記画像処理手
段は、前記第１表示データと前記第２表示データとを重
ね合わせる際に、上に重ね合わせるデータの特定の指定
色を透明とすることを特徴とする表示ドライバ装置。 - 【請求項１９】 請求項１４〜１８の何れかにおいて、
前記画像処理手段は、前記第１表示データと前記第２表
示データを論理演算することにより画像処理することを
特徴とする表示ドライバ装置。 - 【請求項２０】 請求項１９において、前記論理演算
が、ＸＯＲ、ＡＮＤ、ＯＲ及びＮＯＴから選択されるこ
とを特徴とする表示ドライバ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36744499A JP2001195030A (ja) | 1999-10-28 | 1999-12-24 | 表示方法及び表示ドライバ装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30697399 | 1999-10-28 | ||
| JP11-306973 | 1999-10-28 | ||
| JP36744499A JP2001195030A (ja) | 1999-10-28 | 1999-12-24 | 表示方法及び表示ドライバ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001195030A true JP2001195030A (ja) | 2001-07-19 |
| JP2001195030A5 JP2001195030A5 (ja) | 2007-02-15 |
Family
ID=26564932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36744499A Withdrawn JP2001195030A (ja) | 1999-10-28 | 1999-12-24 | 表示方法及び表示ドライバ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001195030A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000293144A (ja) * | 1999-04-12 | 2000-10-20 | Hitachi Ltd | メモリ内蔵液晶駆動回路および液晶表示装置 |
-
1999
- 1999-12-24 JP JP36744499A patent/JP2001195030A/ja not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000293144A (ja) * | 1999-04-12 | 2000-10-20 | Hitachi Ltd | メモリ内蔵液晶駆動回路および液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8253683B2 (en) | Liquid crystal display drive and control device, mobile terminal system, and data processing system | |
| US20020190943A1 (en) | Image display apparatus | |
| US9542721B2 (en) | Display control device and data processing system | |
| JP2000098983A (ja) | グラフィック及び文字混用ｌｃｄ駆動ｉｃ | |
| JP3477666B2 (ja) | 画像表示制御装置 | |
| JP2001195030A (ja) | 表示方法及び表示ドライバ装置 | |
| JP3936141B2 (ja) | Ｒａｍ内蔵型ディスプレイドライバ、及びそのディスプレイドライバを搭載する画像表示装置 | |
| KR970003090B1 (ko) | 표시 데이터 기입제어장치 | |
| JP2001195226A (ja) | 表示方法及び表示ドライバ装置 | |
| JP2001195227A (ja) | 表示方法及び表示ドライバ装置 | |
| JP2774715B2 (ja) | ドットマトリクス表示装置及びそれにおける多重化表示ｒａｍへの書き込み方式 | |
| JP3862976B2 (ja) | 表示機構 | |
| KR100382956B1 (ko) | 화상처리장치 및 화상표시장치 | |
| US6995779B1 (en) | Driving device for a display | |
| JP2005228055A (ja) | メモリ制御用ｉｃ | |
| KR100242640B1 (ko) | 색좌표변환방법및그장치 | |
| JP2007011130A (ja) | Ｌｃｄ表示制御装置 | |
| JP3443229B2 (ja) | 文字表示装置の書き込み制御回路 | |
| JP2637519B2 (ja) | データ転送制御装置 | |
| JPH0418048Y2 (ja) | ||
| KR970004259B1 (ko) | 집적회로 인터페이스 버스 제어 장치 및 그 방법 | |
| JPS617882A (ja) | 表示装置におけるビデオメモリ書込み器 | |
| JPH0713913A (ja) | シリアルデータ転送方法 | |
| JPH03116194A (ja) | ディスブレイ制御装置 | |
| JPH10240199A (ja) | 画像表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061222 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091104 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101130 |