JP2001189052A - Waveform equalizer - Google Patents

Waveform equalizer

Info

Publication number
JP2001189052A
JP2001189052A JP37428699A JP37428699A JP2001189052A JP 2001189052 A JP2001189052 A JP 2001189052A JP 37428699 A JP37428699 A JP 37428699A JP 37428699 A JP37428699 A JP 37428699A JP 2001189052 A JP2001189052 A JP 2001189052A
Authority
JP
Japan
Prior art keywords
sequence
equalizer
coefficient
input data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP37428699A
Other languages
Japanese (ja)
Inventor
Tatsuya Hirai
達哉 平井
Takatoshi Kato
崇利 加藤
Takuji Nishitani
卓史 西谷
Nobuaki Nakai
信明 中井
Hiroshi Ide
博史 井出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP37428699A priority Critical patent/JP2001189052A/en
Publication of JP2001189052A publication Critical patent/JP2001189052A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To realize a PR4 (1, 0, -1) equalizer providing a precise tap coefficient even where an S/N ratio is low. SOLUTION: A tap coefficient decision part 622 defines a difference between a PR4 teacher signal series 661 performing 1+D operation 660 and the output 681 of the PR4 (1, 0, -1) equalizer as an equalization error, and further, updates an amount decided considering a size of an equalizer input 671 performing 1+D operation 670, and the tap coefficient of a convolution circuit 521 of PR4 equalizer 405 so that the equalization error becomes smaller.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、PR4 (1, 0, -1)応
答特性を有する波形等化器に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a waveform equalizer having a PR4 (1, 0, -1) response characteristic.

【0002】[0002]

【従来の技術】磁気ディスク装置(例えば、磁気ディス
ク装置、磁気テープ装置)や光もしくは光磁気ディスク装
置(例えば光ディスク装置、光磁気ディスク装置)などの
記録装置では、パーシャルレスポンス(PR: Partial Resp
onse)方式によって波形等化を行い、データの検出を最尤
(ML: Maximum Likelihood)復号方式によって行うPRML方
式が実用化されている。このPRML方式は、符号間干渉(隣
接している記録ビットに対応する再生信号の干渉)を積
極的に利用してデータ再生を行い、サンプル点とその前
後のサンプル点のデータを用いて最も確からしいデータ
系列を復号データとするものである。この、PRML方式を用
いることにより、信号チャネルの帯域は制限され、結果と
して、低いS/N比の再生波形に対しても検出精度を高めら
れるので、記録装置における記録密度を高めることがで
きる。ここで、最尤復号には、ビタビアルゴリズムを用い
たビタビ検出器を用いるのが一般的である。一方、PR方式
には、どのような符号間干渉を与えるかによって、いくつ
かの方式がある。例えば、磁気ディスク装置では、帯域通
過型の特性をもつPR4(1, 0, -1)方式がよく用いられる。
また、最近では、更に帯域周波数を制限するEPR(Extended
PR: 1, 1, -1, -1)方式やEEPR(Extended EPR: 1, 2,
0, -2, -1)方式なども注目されている。PR, EPR, EEPRの
各方式の伝達関数は、それぞれG(D) = 1-D2, G(D) = (1-
D2) (1+D), G(D) = (1-D2) (1+D)2と表現され、符号干渉
の長さ(拘束長)Lは、PR方式は2、EPR方式は3、EEPR方式は4
となる。さて、上記各PR方式で波形等化された信号は、前
後の信号との相関をもつようになる。そこで、PR方式によ
る振幅の相関による信号の特性を活用して、最尤復号で、
最も確からしい値を推定して復号を行うのがPRML方式で
ある。さて、このようなPRML方式を採用した従来の磁気デ
ィスク装置の信号処理系の典型的な構成を図10に示す。
図中において、信号処理回路部420へ入力したデータは、
エンコーダ401において特定の符号に変換され、プリコー
ダ402へ入力され、プリコーダで、データの変調処理が行
われる。記録されるデータは、2進データであり、"0"また
は"1"の値をとる。R/W amp 410では、プリコーダ402の出
力データが"1"のときハイレベル、"0"のときローレベル
となる信号を発生することにより、磁気ディスク媒体411
上にヘッド412を介してデータを記録する。磁気ディスク
媒体411からヘッド412を介して読みだされた信号は、R/W
amp 410で増幅され、信号に重畳された高域雑音を除去
するアナログフィルタ403, 信号を所定の時間ごとにア
ナログ/ディジタル変換するA/D変換器404を通り、波形等
化器405において、出力がPR4 (1, 0, -1)応答波形となる
ように等化される。尚、磁気記録の場合の再生信号は、ヘ
ッドの特性から媒体上のデータに対して1-D演算を行っ
たものが得られる。ここで、Dは遅延演算子である。波形等
化器405にて等化された信号は、特定の応答特性をもつチ
ャネル406を通り、その後、PR4 (1, 0, -1)特性と前記の
特定の応答特性を全て考慮したチャネルに適合するよう
に構成された最尤復号器(たとえば、ビタビ検出器)407へ
入力される。最尤復号器407は、最尤推定を行い、推定結果
はデコーダ408へ送り、これより、デコーダ408は、信号処
理回路420への入力データ列を復元し出力する。なお、こ
のような構成の記録装置としては、たとえば特開平11-16
58514号公報記載の装置が知られている。次に、このよう
な従来の磁気ディスク装置に用いられてきた従来の波形
等化器405について説明する。図11に示すように、従来の
波形等化器405は、畳込み回路521とタップ係数決定部522
から構成される。畳込み回路521は0からN-1の番号を与え
たN個のタップを有し、
2. Description of the Related Art In recording devices such as a magnetic disk device (for example, a magnetic disk device, a magnetic tape device) and an optical or magneto-optical disk device (for example, an optical disk device, a magneto-optical disk device), a partial response (PR) is used.
onse) method to perform waveform equalization and detect data with maximum likelihood.
A PRML method performed by a (ML: Maximum Likelihood) decoding method has been put to practical use. In this PRML method, data is reproduced by actively utilizing intersymbol interference (interference of reproduced signals corresponding to adjacent recording bits), and the most reliable data is obtained by using data of a sample point and sample points before and after it. It is assumed that a likely data series is decoded data. By using the PRML system, the band of the signal channel is limited, and as a result, the detection accuracy can be improved even for a reproduced waveform having a low S / N ratio, so that the recording density in the recording apparatus can be increased. Here, for maximum likelihood decoding, a Viterbi detector using a Viterbi algorithm is generally used. On the other hand, there are several PR systems depending on what kind of intersymbol interference is applied. For example, in a magnetic disk drive, a PR4 (1, 0, -1) system having band-pass characteristics is often used.
Also, recently, EPR (Extended
PR: 1, 1, -1, -1) or EEPR (Extended EPR: 1, 2,
The 0, -2, -1) method is also attracting attention. PR, EPR, the transfer function of each type of EEPR, respectively G (D) = 1-D 2, G (D) = (1-
D 2 ) (1 + D), G (D) = (1-D 2 ) (1 + D) 2 and the length (constraint length) L of the code interference is 2 for the PR method and 2 for the EPR method. 3 、 EEPR method is 4
Becomes Now, the signal whose waveform has been equalized in each of the PR systems has a correlation with the preceding and following signals. Therefore, the maximum likelihood decoding is performed by utilizing the characteristics of the signal based on the amplitude correlation by the PR method.
The PRML method estimates the most likely value and performs decoding. FIG. 10 shows a typical configuration of a signal processing system of a conventional magnetic disk device employing such a PRML system.
In the figure, the data input to the signal processing circuit unit 420 is
The data is converted into a specific code in the encoder 401 and input to the precoder 402, where the precoder performs data modulation processing. The data to be recorded is binary data and takes a value of "0" or "1". The R / W amp 410 generates a signal that is high when the output data of the precoder 402 is "1" and low when the output data is "0".
Data is recorded on the head via the head 412. The signal read from the magnetic disk medium 411 via the head 412 is R / W
An analog filter 403 that removes high-frequency noise superimposed on the signal amplified by the amp 410, passes through an A / D converter 404 that performs analog / digital conversion of the signal at predetermined time intervals, and is output by the waveform equalizer 405. Are equalized so as to have a PR4 (1, 0, -1) response waveform. A reproduced signal in the case of magnetic recording is obtained by performing a 1-D operation on data on the medium from the characteristics of the head. Here, D is a delay operator. The signal equalized by the waveform equalizer 405 passes through a channel 406 having a specific response characteristic, and then to a channel in which all the PR4 (1, 0, -1) characteristics and the specific response characteristic are considered. It is input to a maximum likelihood decoder (eg, Viterbi detector) 407 that is configured to fit. The maximum likelihood decoder 407 performs maximum likelihood estimation, and sends the estimation result to the decoder 408. The decoder 408 restores and outputs an input data sequence to the signal processing circuit 420. As a recording apparatus having such a configuration, for example, Japanese Patent Application Laid-Open
The device described in 58514 is known. Next, a conventional waveform equalizer 405 used in such a conventional magnetic disk device will be described. As shown in FIG. 11, a conventional waveform equalizer 405 includes a convolution circuit 521 and a tap coefficient determination unit 522.
Consists of The convolution circuit 521 has N taps numbered from 0 to N-1,

【0003】[0003]

【数1】 (Equation 1)

【0004】に従った出力Pnを行うFIRフィルタである。
ここで、hi nは等化器のタップ係数を、xnは等化器への入
力をそれぞれ表す。また、P,h,xにおいて下付きの添え
字は時刻を表し、hの上付きの添え字はタップの番号を
示す。
[0004] This is an FIR filter that performs an output Pn according to the above.
Here, h i n the tap coefficients of the equalizer, x n respectively represent the input to the equalizer. In P, h, x, a subscript indicates a time, and a superscript indicates a tap number.

【0005】また、タップ係数決定部522は各タップのタ
ップ係数hを、教師信号530、A/D変換器出力511、等化器出
力532から、
[0005] Further, a tap coefficient determination unit 522 calculates a tap coefficient h of each tap from the teacher signal 530, the A / D converter output 511, and the equalizer output 532.

【0006】[0006]

【数2】 (Equation 2)

【0007】に従って決定する回路である。ここで、Tn
教師信号を、enは等化誤差を、αは加速係数をそれぞれ表
す。また、T,eにおいて下付きの添え字は時刻を表す。
This is a circuit which is determined according to the following. Here, the T n teacher signal, e n is the equalization error, alpha represents respectively the acceleration factor. The subscripts in T and e indicate time.

【0008】ここで、教師信号530は、既知のA/D変換器出
力511に対して予め用意された、当該A/D変換器出力511に
対して得るべき等化器出力523の目標値であるPR4 (1,
0, -1)信号列である。また、加速係数αは、予め周知のLMS
( Least Mean Square)アルゴリズムなどにより統計的に
求めておく係数である。なお、実施上は、数2において量
en、xnの値は、安定化のために、通常適切な時間で平均化
され帰還される。したがって、タップ係数の更新は、この
時間間隔をあけて行われる。さて、このように構成された
波形等化器405は、入力をPR4 (1, 0, -1)に等化した出力
を行うように収束する。以下では、このようなPR4 (1, 0,
-1)に等化した出力を行う波形等化器を単にPR4等化器
と呼ぶ。
Here, the teacher signal 530 is a target value of the equalizer output 523 to be obtained for the A / D converter output 511, which is prepared in advance for the known A / D converter output 511. A PR4 (1,
0, -1) is a signal sequence. The acceleration coefficient α is a known LMS
(Least Mean Square) is a coefficient that is calculated statistically by an algorithm or the like. Note that in practice,
The values of e n and x n are usually averaged and returned at appropriate times for stabilization. Therefore, the update of the tap coefficient is performed at intervals of this time. Now, the waveform equalizer 405 configured as above converges to output an input equalized to PR4 (1, 0, -1). In the following, such PR4 (1, 0,
The waveform equalizer that performs the output equalized to -1) is simply called a PR4 equalizer.

【0009】[0009]

【発明が解決しようとする課題】さて、図11に示したPR4
等化器は、その特性上、特にS/N比(信号対雑音比)が高い
ところでは、雑音の影響により精度の良い出力を行うタ
ップ係数値、したがって、出力が求まりにくいという問題
がある。そこで、本発明は、より精度の良いタップ係数値、
したがって、出力を得ることができるPR4 (1, 0, -1)等
化器を提供することを目的とする。
The PR4 shown in FIG.
Due to the characteristics of the equalizer, there is a problem that the tap coefficient value for performing accurate output due to the influence of noise, particularly the output is difficult to find, especially at a high S / N ratio (signal-to-noise ratio). Therefore, the present invention provides a more accurate tap coefficient value,
Therefore, it is an object of the present invention to provide a PR4 (1, 0, -1) equalizer that can obtain an output.

【0010】[0010]

【課題を解決するための手段】前記課題達成のために、
本発明は、たとえば、所定の部分応答特性を目標応答特性
とし、入力データ系列を有限個数の係数列で畳み込んで
出力する等化器の、前記有限個数の係数列の値を更新す
る方法であって、前記等化器の入力データ系列に対する
目標出力データ系列に対して所定の符号間干渉を与える
演算を施した第1の系列と前記等化器の出力系列に前記
所定の符号間干渉を与える演算を施した第2の系列との
差である等化誤差と、入力データ系列に対して前記所定
の符号間干渉を与える演算を施した第3の系列を求める
ステップと、前記等化誤差が小さくなるように、前記等化
誤差と第3の系列とに応じた量、前記等化手段の有限個数
の係数列の値を更新するステップとを有することを特徴
とする部分応答特性を有する等化器の係数更新方法を提
供する。このような方法によれば、所定の符号間干渉を与
える演算として適当な演算を用いることにより、演算前
後の各系列の周波数特性の相違を利用して、より適切な
係数値、したがって等化器出力を得ることができるよう
になる。
In order to achieve the above object,
The present invention provides, for example, a method of updating a value of the finite number of coefficient sequences in an equalizer that outputs a predetermined partial response characteristic as a target response characteristic by convolving an input data sequence with a finite number of coefficient sequences. The first sequence subjected to an operation of giving a predetermined inter-symbol interference to a target output data sequence for the input data sequence of the equalizer and the predetermined inter-symbol interference to the output sequence of the equalizer Obtaining an equalization error that is a difference from the second sequence that has been subjected to the operation to be given, and a third sequence that has been subjected to the operation that gives the predetermined inter-symbol interference to the input data sequence; and So as to reduce the amount according to the equalization error and the third sequence, and a step of updating the value of a finite number of coefficient sequences of the equalization means. A method for updating coefficients of an equalizer is provided. According to such a method, by using an appropriate operation as an operation for giving a predetermined intersymbol interference, a more appropriate coefficient value, and hence an equalizer You will be able to get output.

【0011】[0011]

【発明の実施の形態】以下、本発明の実施形態につい
て、一例として磁気ディスク装置への適用を例にとり説
明する。本実施形態に係る磁気ディスク装置の磁気ディ
スク装置の信号処理系の構成は、先に図10に示した構成
と同様である。ただし、波形等化器405の内部構成は、図11
に示したものとは異なる。図1に、本実施形態に係る波形
等化器(PR4等化器)405の内部構成を示す。図示するよう
に、本実施形態に係る波形等化器405では、タップ係数決
定部622が、A/D変換器出力511に対し1+D演算器660で1+D
演算を施したADC出力671と、従来と同じ教師信号550に対
して1+D演算器670で1+D演算を施すことによりEPR信号系
列とした教師信号(以下、「EPR教師信号」と記す)661と、等
化器出力623に対して1+D演算器680で1+D演算を施した信
号系列681とから、従来と同じ畳込み回路521の0からN-1
までの番号を与えたN個のタップのタップ係数値を決定
する。タップ係数値は、たとえば、次式に従って決定する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described by taking an application to a magnetic disk drive as an example. The configuration of the signal processing system of the magnetic disk device of the magnetic disk device according to the present embodiment is the same as the configuration shown in FIG. However, the internal configuration of the waveform equalizer 405 is as shown in FIG.
Are different from those shown in the above. FIG. 1 shows an internal configuration of a waveform equalizer (PR4 equalizer) 405 according to the present embodiment. As shown in the figure, in the waveform equalizer 405 according to the present embodiment, the tap coefficient determination unit 622 outputs 1 + D to the A / D converter output 511 by the 1 + D calculator 660.
A teacher signal (hereinafter, referred to as an “EPR teacher signal”) obtained by performing 1 + D operation on the ADC output 671 subjected to the operation and the same teacher signal 550 as the conventional one by the 1 + D calculator 670 to obtain an EPR signal sequence. 661) and the signal sequence 681 obtained by performing 1 + D operation on the equalizer output 623 by the 1 + D operation unit 680, from 0 to N-1 of the convolution circuit 521 same as the conventional one.
The tap coefficient values of N taps given numbers up to are determined. The tap coefficient value is determined, for example, according to the following equation.

【0012】[0012]

【数3】 (Equation 3)

【0013】数3において、Pnは等化器出力を、hi nは等
化器のタップ係数を、xnは等化器への入力を、Tnは教師信
号を、enは等化誤差を、αは加速係数をそれぞれ表す。ま
た、P,h,x,T,eにおいて下付きの添え字は時刻を表し、h
の上付きの添え字はタップの番号を示す。
[0013] In Equation 3, the P n is the equalizer output, the tap coefficients of h i n is the equalizer, the input to x n is the equalizer, the T n teacher signal, e n is equal And α is an acceleration coefficient. In P, h, x, T and e, the subscripts indicate the time and h
The superscript suffix indicates the tap number.

【0014】ここで、教師信号530は、既知のA/D変換器出
力511に対して予め用意された、当該A/D変換器出力511に
対して得るべき等化器出力623の目標値であるPR4 (1,
0, -1)信号列である。また、加速係数αは、予めLMS( Lea
st Mean Square)アルゴリズムなどにより統計的に求
めておく係数である。なお、実施上は、数3において量en、x
nの値は、安定化のために、通常適切な時間で平均化され
帰還される。したがって、タップ係数の更新は、この時間
間隔をあけて行われる。さて、等化誤差を減らす方向にタ
ップ係数を更新させていく場合、AD変換器出力511に重畳
されている雑音が多くなればなるほど、一般的に得られ
るタップ係数の振幅の絶対値は小さくなり、結果として
等化精度が悪くなる。これは、タップ係数の絶対値を小さ
くすることが、見かけ上等化誤差を小さくすることに相
当するためである。しかし、本実施形態のように、等化器
出力623とPR4教師信号550とAD変換器出力511に対して(1
+D)演算を施した系列からPR4等化器のタップ係数値を決
定すると、図11に示したような従来の方法でタップ係数
値を決定する場合に比べ、タップ係数値が精度良く得ら
れる。その理由を以下に述べる。まず、図2にPR4(800)、EPR
(801)、EEPR(802)の各チャネルの周波数特性を示す。この
図からわかるように、EPRチャネルやEEPRチャネルの周波
数特性は、PR4チャネルの周波数特性に比べて、高域での
減衰率が高い。EPR信号列であるEPR教師信号に用いる場
合は、チャネル特性によって、従来のPR4信号列の教師信
号(以下、「PR4教師信号」と記す)を用いる場合より、高域
を減衰させることができる。そして、このような前提の下
でタップ係数の更新が行われるため、EPR教師信号を用い
てタップ係数を求めた場合の方が、高域信号の減衰率が
少ない(振幅の大きい)タップ係数値が得られるようにな
る。図3、図4に、従来のPR4教師信号を用いた場合と、EPR教
師信号を用いた場合のPR4等化器のタップ係数値の例を
示す。図4は得られたタップ係数値の例であり、図9はその
周波数特性を示したものである。両図において、PR教師信
号(900, 1000)の線は従来のPR4等化器のタップ係数の特
性を表しているのに対し、EPR教師信号(901,1001)の線
が、本実施形態によるPR4等化器タップ係数の特性を表し
たものである。この図より、EPR教師信号を用いた場合の
方が、PR4教師信号を用いた場合より、高域の減衰率が少
ないタップ係数が得られることがわかる。そして、図5の
横軸にS/N比を縦軸にビット誤り率をとって示したグラ
フに示すように、このような本実施形態に係るPR4等化器
405によってPR4等化された信号列を、適当な部分応答チ
ャネル406を通し最尤復号復号器407で復号した場合の最
尤復号器出力におけるビット誤り率(1101)は、従来のPR4
等化器によってPR4等化された信号列を、適当な部分応答
チャネル406を通し最尤復号復号器407で復号した場合の
最尤復号器出力におけるビット誤り率(1100)より、低く
抑えられるようになる。以上、本発明の第1実施形態につ
いて説明した。以下、本発明の第2の実施形態について説
明する。本実施形態に係る磁気ディスク装置の磁気ディ
スク装置の信号処理系の構成は、先に図10に示した構成
と同様である。ただし、波形等化器405の内部構成は、図11
に示したものとは異なる。図6に、本実施形態に係る波形
等化器(PR4等化器)405の内部構成を示す。図示するよう
に、本実施形態に係る波形等化器405では、タップ係数決
定部722が、A/D変換器出力511に対し(1+D)2演算器760で
(1+D)2演算を施したADC出力771と、従来と同じ教師信号5
50に対して(1+D)2演算器770で(1+D)2演算を施すること
によりEEPR信号系列とした教師信号(以下、「EEPR教師信
号」と記す)761と、等化器出力623に対して(1+D)2演算器7
80で(1+D)2演算を施した信号系列781とから、従来と同じ
畳込み回路521の0からN-1までの番号を与えたN個のタッ
プのタップ係数値を決定する。タップ係数値は、たとえ
ば、次式に従って決定する。
Here, the teacher signal 530 is a target value of the equalizer output 623 to be obtained for the A / D converter output 511, which is prepared in advance for the known A / D converter output 511. A PR4 (1,
0, -1) is a signal sequence. The acceleration coefficient α is determined in advance by LMS (Lea
This is a coefficient that is obtained statistically by the st mean square (algorithm) algorithm or the like. Note that, in practice, the quantities e n , x
The value of n is averaged and fed back for an appropriate time, usually for stabilization. Therefore, the update of the tap coefficient is performed at intervals of this time. Now, when updating the tap coefficients in the direction of reducing the equalization error, the more noise superimposed on the AD converter output 511, the smaller the absolute value of the amplitude of the tap coefficients generally obtained. As a result, the equalization accuracy is deteriorated. This is because reducing the absolute value of the tap coefficient corresponds to reducing the apparent equalization error. However, as in the present embodiment, the equalizer output 623, the PR4 teacher signal 550, and the AD converter output 511 have (1
+ D) When the tap coefficient value of the PR4 equalizer is determined from the sequence subjected to the operation, the tap coefficient value can be obtained with higher accuracy than when the tap coefficient value is determined by the conventional method as shown in FIG. . The reason is described below. First, Fig. 2 shows PR4 (800), EPR
(801) and frequency characteristics of each channel of EEPR (802) are shown. As can be seen from this figure, the frequency characteristics of the EPR channel and the EEPR channel have a higher attenuation rate in the high frequency band than the frequency characteristics of the PR4 channel. When used for an EPR teacher signal, which is an EPR signal train, higher frequencies can be attenuated due to channel characteristics as compared with the case where a conventional teacher signal of a PR4 signal train (hereinafter, referred to as “PR4 teacher signal”) is used. Since the tap coefficients are updated under such a premise, the tap coefficient value obtained by using the EPR teacher signal is smaller in the attenuation rate of the high-frequency signal (larger amplitude). Can be obtained. FIGS. 3 and 4 show examples of tap coefficient values of the PR4 equalizer when the conventional PR4 teacher signal is used and when the EPR teacher signal is used. FIG. 4 shows an example of the obtained tap coefficient values, and FIG. 9 shows the frequency characteristics thereof. In both figures, the line of the PR teacher signal (900, 1000) represents the characteristic of the tap coefficient of the conventional PR4 equalizer, whereas the line of the EPR teacher signal (901, 1001) is according to the present embodiment. 9 shows characteristics of a tap coefficient of a PR4 equalizer. From this figure, it can be seen that a tap coefficient with a lower attenuation rate in the high frequency range can be obtained when the EPR teacher signal is used than when the PR4 teacher signal is used. Then, as shown in a graph in which the S / N ratio is plotted on the horizontal axis and the bit error rate is plotted on the vertical axis in FIG. 5, such a PR4 equalizer according to the present embodiment is
The bit error rate (1101) at the maximum likelihood decoder output when the signal sequence PR4 equalized by 405 is decoded by the maximum likelihood decoding decoder 407 through an appropriate partial response channel 406 is the conventional PR4
The signal sequence PR4 equalized by the equalizer, the bit error rate (1100) at the output of the maximum likelihood decoder when decoded by the maximum likelihood decoding decoder 407 through an appropriate partial response channel 406, can be kept low. become. As above, the first embodiment of the present invention has been described. Hereinafter, a second embodiment of the present invention will be described. The configuration of the signal processing system of the magnetic disk device of the magnetic disk device according to the present embodiment is the same as the configuration shown in FIG. However, the internal configuration of the waveform equalizer 405 is as shown in FIG.
Are different from those shown in the above. FIG. 6 shows an internal configuration of the waveform equalizer (PR4 equalizer) 405 according to the present embodiment. As shown in the figure, in the waveform equalizer 405 according to the present embodiment, the tap coefficient determination unit 722 outputs the A / D converter output 511 to the (1 + D) 2 arithmetic unit 760.
(1 + D) 2 ADC output 771 with operation and 5 teacher signals as before
A teacher signal (hereinafter, referred to as an “EEPR teacher signal”) 761 obtained by performing (1 + D) 2 operations on 50 with (1 + D) 2 arithmetic unit 770, and an equalizer (1 + D) 2 for output 623
A tap coefficient value of N taps given numbers from 0 to N−1 of the convolution circuit 521 is determined from the signal sequence 781 subjected to (1 + D) 2 operation in 80. The tap coefficient value is determined, for example, according to the following equation.

【0015】[0015]

【数4】 (Equation 4)

【0016】数4において、Pは等化器出力を、hi n
は等化器のタップ係数を、xnは等化器への入力を、Tnは教
師信号を、enは等化誤差を、αは加速係数をそれぞれ表
す。また、P,h,x,T,eにおいて下付きの添え字は時刻を表
し、hの上付きの添え字はタップの番号を示す。
In equation (4), P n denotes the output of the equalizer, h i n
Denotes a tap coefficient of the equalizer, x n denotes an input to the equalizer, T n denotes a teacher signal, en denotes an equalization error, and α denotes an acceleration coefficient. In P, h, x, T and e, the subscripts indicate the time, and the superscripts indicate the tap numbers.

【0017】ここで、教師信号530は、既知のA/D変換器出
力511に対して予め用意された、当該A/D変換器出力511に
対して得るべき等化器出力623の目標値であるPR4 (1,
0, -1)信号列である。また、加速係数αは、予めLMS( Lea
st Mean Square)アルゴリズムなどにより統計的に求
めておく係数である。なお、実施上は、数4において量en
xnの値は、安定化のために、通常適切な時間で平均化され
帰還される。したがって、タップ係数の更新は、この時間
間隔をあけて行われる。このようにEEPR教師信号を
用いた場合も、図2に示したようにEEPRチャネルの周波数
特性はPR4チャネルの周波数特性に比べて高域での減衰
率が高いので、前記第1実施形態と同様に、図11に示した
従来の方法でタップ係数値を決定する場合に比べ、タッ
プ係数値が精度良く得られる。なお、図3、図4の、EEPR教
師信号(902, 1002)が本第2実施形態によって求めたタッ
プ係数の特性を、図5における1102が本第2実施形態によ
るビット誤り率を示したものである。以上、第1、第2の実
施形態を説明した。なお、前記第1、第2実施形態における
最尤復号器407は、適当なしきい値と入力値を比較して、
その比較結果を復号結果とするものとしてもよい。また、
第1、第2実施形態に係る磁気ディスク装置の信号処理系
は、たとえば、図7に示す磁気ディスク装置に用いること
ができる。図7の磁気ディスク装置は、データが書き込ま
れる磁気ディスク円盤100、ディスク円盤100を回転させ
るスピンドルモータ101, ディスク円盤201からデータの
読み出しを行うヘッド103、ヘッド103を支えるアーム10
2, ヘッド103を移動させるためのボイスコイルモータ10
4、ヘッド103からの信号を増幅するR/W amp 105から成
る。また、この、磁気ディスク装置は、電子回路部として、
図8に示すように、ホスト等の情報処理装置に接続するた
めのインターフェイス220、インターフェイス220の入出
力を制御するインターフェイス制御回路210、データの受
け渡しおよびフォーマット等の制御をする磁気ディスク
装置コントローラ211と、マイクロプロセッサ212と、スピ
ンドルモータ101を制御するためのスピンドル制御回路2
14と,ボイスコイルモータ制御回路213と、信号処理回路2
15とを有する。図11に示した信号処理系のR/W amp 410
が、図7のR/W amp 105に、図11に示した信号処理系の信号
処理回路部420が図8の信号処理回路215に、図11に示した
磁気ディスク媒体411が図7のディスク円盤100に、図11に
示したヘッド412が図7のヘッド103に相当する。また、図
7、8に示した磁気ディスク装置は、たとえば、図9に示すよ
うに情報処理システムを構成するために用いることがで
きる。図9に示すように、情報処理装置300はCPU 301, メ
モリ302, ブリッジ303, 周辺インターフェイス304から
成り、CPU 301とメモリ302は内部バス305で接続されてい
る。周辺インターフェイス304は外部バス306に接続され
ており、内部バス305と外部バス306は、ブリッジ303て接
続されている。情報処理装置300は、周辺インターフェイ
ス304を通して外部周辺機器に接続する。この外部周辺機
器として図7、8に示した磁気ディスク装置を接続する。情
報処理装置300は、周辺インターフェイス304, 磁気ディ
スク内のインターフェイス310を介して、磁気ディスク円
盤100のデータの読み出し、書き込みを行う。以上、本発明
の実施形態について説明した。なお、本実施形態に係る波
形等化器(PR4等化器)は、磁気ディスク装置のみならず、
各種記憶装置その他装置のPR4等化器として同様に適用
することができる。
Here, the teacher signal 530 is a target value of the equalizer output 623 to be obtained for the A / D converter output 511, which is prepared in advance for the known A / D converter output 511. A PR4 (1,
0, -1) is a signal sequence. The acceleration coefficient α is determined in advance by LMS (Lea
This is a coefficient that is obtained statistically by the st mean square (algorithm) algorithm or the like. Note that, in practice, the quantity e n ,
The value of x n is averaged and fed back for an appropriate time, usually for stabilization. Therefore, the update of the tap coefficient is performed at intervals of this time. Even when the EEPR teacher signal is used in this manner, as shown in FIG. 2, the frequency characteristic of the EEPR channel has a higher attenuation rate in the high frequency band as compared with the frequency characteristic of the PR4 channel. In addition, the tap coefficient value can be obtained with higher accuracy than when the tap coefficient value is determined by the conventional method shown in FIG. Note that, in FIGS. 3 and 4, the EEPR teacher signal (902, 1002) shows the characteristic of the tap coefficient obtained by the second embodiment, and 1102 in FIG. 5 shows the bit error rate according to the second embodiment. It is. The first and second embodiments have been described above. Note that the maximum likelihood decoder 407 in the first and second embodiments compares an appropriate threshold with an input value,
The comparison result may be used as the decoding result. Also,
The signal processing system of the magnetic disk device according to the first and second embodiments can be used, for example, in the magnetic disk device shown in FIG. 7 includes a magnetic disk 100 on which data is written, a spindle motor 101 for rotating the disk 100, a head 103 for reading data from the disk 201, and an arm 10 supporting the head 103.
2, voice coil motor 10 for moving head 103
4. The R / W amp 105 amplifies the signal from the head 103. In addition, this magnetic disk device, as an electronic circuit portion,
As shown in FIG. 8, an interface 220 for connecting to an information processing device such as a host, an interface control circuit 210 for controlling input / output of the interface 220, a magnetic disk device controller 211 for controlling data transfer and format, etc. , A microprocessor 212 and a spindle control circuit 2 for controlling the spindle motor 101
14, voice coil motor control circuit 213, signal processing circuit 2
With 15. R / W amp 410 of the signal processing system shown in Fig. 11
However, the R / W amp 105 of FIG. 7, the signal processing circuit unit 420 of the signal processing system shown in FIG. 11 is used for the signal processing circuit 215 of FIG. 8, and the magnetic disk medium 411 shown in FIG. In the disk 100, the head 412 shown in FIG. 11 corresponds to the head 103 in FIG. Also figure
The magnetic disk devices shown in FIGS. 7 and 8 can be used, for example, to configure an information processing system as shown in FIG. As shown in FIG. 9, the information processing device 300 includes a CPU 301, a memory 302, a bridge 303, and a peripheral interface 304. The CPU 301 and the memory 302 are connected by an internal bus 305. The peripheral interface 304 is connected to an external bus 306, and the internal bus 305 and the external bus 306 are connected by a bridge 303. The information processing device 300 connects to an external peripheral device through the peripheral interface 304. The magnetic disk device shown in FIGS. 7 and 8 is connected as this external peripheral device. The information processing device 300 reads and writes data on the magnetic disk 100 via the peripheral interface 304 and the interface 310 in the magnetic disk. The embodiment of the invention has been described. Note that the waveform equalizer (PR4 equalizer) according to the present embodiment is not only a magnetic disk device,
The present invention can be similarly applied as a PR4 equalizer for various storage devices and other devices.

【0018】[0018]

【発明の効果】以上のように、本発明によれば、より精度
の良いタップ係数値、したがって、出力を得ることができ
るPR4 (1, 0, -1)等化器を提供することができる。
As described above, according to the present invention, it is possible to provide a PR4 (1, 0, -1) equalizer capable of obtaining a more accurate tap coefficient value and, therefore, an output. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係る波形等化器(PR4等
化器)の構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a waveform equalizer (PR4 equalizer) according to a first embodiment of the present invention.

【図2】PR4 (1, 0, -1), EPR, EEPRの各チャネルの周
波数特性を示した図である。
FIG. 2 is a diagram showing frequency characteristics of each channel of PR4 (1, 0, -1), EPR, and EEPR.

【図3】従来および第1、第2実施形態によるタップ係数
の振幅値を示した図である。
FIG. 3 is a diagram showing amplitude values of tap coefficients according to the related art and the first and second embodiments.

【図4】従来および第1、第2実施形態によるタップ係数
の周波数特性を示した図である。
FIG. 4 is a diagram illustrating frequency characteristics of tap coefficients according to the related art and the first and second embodiments.

【図5】従来および第1、第2実施形態によるビット誤り
率を示した図である。
FIG. 5 is a diagram showing a bit error rate according to the conventional and first and second embodiments.

【図6】本発明の第1実施形態に係る波形等化器(PR4等
化器)の構成を示すブロック図である。
FIG. 6 is a block diagram illustrating a configuration of a waveform equalizer (PR4 equalizer) according to the first embodiment of the present invention.

【図7】本発明の実施形態に係る磁気ディスク装置の構
成を示したブロック図である。
FIG. 7 is a block diagram showing a configuration of a magnetic disk drive according to an embodiment of the present invention.

【図8】本発明の実施形態に係る磁気ディスク装置の構
成を示したブロック図である。
FIG. 8 is a block diagram showing a configuration of a magnetic disk drive according to an embodiment of the present invention.

【図9】本発明の実施形態に係る情報処理システムの構
成を示したブロック図である。
FIG. 9 is a block diagram showing a configuration of an information processing system according to an embodiment of the present invention.

【図10】従来および本発明の各実施形態に係る信号処
理系の構成を示したブロック図である。
FIG. 10 is a block diagram illustrating a configuration of a signal processing system according to the related art and each embodiment of the present invention.

【図11】従来の波形等化器(PR4等化器)の構成を示す
ブロック図である。
FIG. 11 is a block diagram showing a configuration of a conventional waveform equalizer (PR4 equalizer).

【符号の説明】[Explanation of symbols]

401:エンコーダ 402:プリコーダ 403:アナログフィルタ 404:A/D変換器 405:PR4波形等化器 406:部分応答チャネル 407:最尤検出器 408:デコーダ 410:R/W amp 411:磁気ディスク 420:信号処理回路部 500:アナログフィルタ 510:アナログ/ディジタル変換器 520:PR4 (1, 0, -1)等化器 521:畳み込み回路 522:タップ係数決定部 530:部分応答チャネル 540:最尤復号器 622:タップ係数決定部 660, 670 680:1+D演算器 722:タップ係数決定部 760, 770, 780:(1+D)2演算器 401: encoder 402: precoder 403: analog filter 404: A / D converter 405: PR4 waveform equalizer 406: partial response channel 407: maximum likelihood detector 408: decoder 410: R / W amp 411: magnetic disk 420: Signal processing circuit section 500: Analog filter 510: Analog / digital converter 520: PR4 (1, 0, -1) equalizer 521: Convolution circuit 522: Tap coefficient determination section 530: Partial response channel 540: Maximum likelihood decoder 622: Tap coefficient determination unit 660, 670 680: 1 + D calculator 722: Tap coefficient determination unit 760, 770, 780: (1 + D) 2 calculator

───────────────────────────────────────────────────── フロントページの続き (72)発明者 西谷 卓史 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 中井 信明 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 井出 博史 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 5D044 BC01 CC04 FG02 FG05 FG30 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takushi Nishitani 1099 Ozenji Temple, Aso-ku, Kawasaki City, Kanagawa Prefecture Inside of Hitachi, Ltd.System Development Laboratory (72) Inventor Nobuaki Nakai 5--20, Josuihoncho, Kodaira-shi, Tokyo No. 1 In the Hitachi, Ltd. Semiconductor Group (72) Inventor Hiroshi Ide 5-2-1, Kamimihoncho, Kodaira-shi, Tokyo F-term in the Hitachi, Ltd. Semiconductor Group 5D044 BC01 CC04 FG02 FG05 FG30

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】部分応答クラス4 (1, 0, -1)応答特性を目
標応答特性とする波形等化器であって、入力データ系列
を有限個数の係数列で畳み込んで出力する等化手段と、
前記等化手段の有限個数の係数列の値を更新する係数決
定手段とを有し、前記係数決定手段は、前記等化誤差が小
さくなるように、前記等化手段の入力データ系列に対す
る目標出力データ系列に対して(1+D)演算を施した第1の
系列と前記等化手段の出力系列に(1+D)演算を施した第2
の系列との差である等化誤差と、入力データ系列に対し
て(1+D)演算を施した第3の系列とに応じた量、前記等化
手段の有限個数の係数列の値を更新することを特徴とす
る波形等化器。
1. A waveform equalizer having a partial response class 4 (1, 0, -1) response characteristic as a target response characteristic, wherein an equalization is performed by convolving an input data sequence with a finite number of coefficient sequences and outputting the convolution. Means,
Coefficient equalizing means for updating the value of a finite number of coefficient sequences of the equalizing means, wherein the coefficient determining means sets a target output for the input data sequence of the equalizing means so as to reduce the equalization error. A first sequence obtained by performing (1 + D) operation on the data sequence and a second sequence obtained by performing (1 + D) operation on the output sequence of the equalization means
An equalization error that is a difference from the sequence of the amount, an amount corresponding to a third sequence that has been subjected to the (1 + D) operation on the input data sequence, and a value of a finite number of coefficient sequences of the equalization means. A waveform equalizer characterized by updating.
【請求項2】部分応答クラス4 (1, 0, -1)応答特性を目
標応答特性とする波形等化器であって、入力データ系列
を有限個数の係数列で畳み込んで出力する等化手段と、
前記等化手段の有限個数の係数列の値を更新する係数決
定手段とを有し、前記係数決定手段は、前記等化誤差が小
さくなるように、前記等化手段の入力データ系列に対す
る目標出力データ系列に対して(1+D)2演算を施した第1
の系列と前記等化手段の出力系列に(1+D)2演算を施した
第2の系列との差である等化誤差と、入力データ系列に対
して(1+D)2演算を施した第3の系列とに応じた量、前記等
化手段の有限個数の係数列の値を更新することを特徴と
する波形等化器。
2. A waveform equalizer having a partial response class 4 (1, 0, -1) response characteristic as a target response characteristic, wherein the equalization is performed by convolving an input data sequence with a finite number of coefficient sequences and outputting the convolution. Means,
Coefficient equalizing means for updating the value of a finite number of coefficient sequences of the equalizing means, wherein the coefficient determining means sets a target output for the input data sequence of the equalizing means so as to reduce the equalization error. The first of (1 + D) 2 operations on the data series
Facilities and equalization error, the input data series (1 + D) 2 operation sequence and is the difference between the second series subjected to (1 + D) 2 operation on the output line of said equalizing means A waveform equalizer characterized by updating an amount corresponding to the third sequence and a value of a finite number of coefficient sequences of the equalizing means.
【請求項3】請求項1または2記載の波形等化器と、入力
信号をアナログ・ディジタル変換し、前記波形等化器の入
力データ系列とするアナログ・ディジタル変換器と、前
記波形等化器の出力系列を最尤復号する最尤復号器とを
有することを特徴とする信号処理回路。
3. A waveform equalizer according to claim 1 or 2, an analog / digital converter for converting an input signal from analog to digital to obtain an input data sequence of said waveform equalizer, and said waveform equalizer. And a maximum likelihood decoder for maximum likelihood decoding of the output sequence.
【請求項4】請求項3記載の信号処理回路と、記憶媒体
と、前記記憶媒体に記憶された信号を読み出し、前記信号
処理回路の入力とする読み出し手段とを有することを特
徴とする記録装置。
4. A recording apparatus comprising: the signal processing circuit according to claim 3; a storage medium; and a reading unit that reads a signal stored in the storage medium and uses the read signal as an input of the signal processing circuit. .
【請求項5】請求項3に記載の記録装置であって、前記記
録媒体は、磁気ディスクであることを特徴とする記録装
置。
5. The recording apparatus according to claim 3, wherein said recording medium is a magnetic disk.
【請求項6】所定の部分応答特性を目標応答特性とし、
入力データ系列を有限個数の係数列で畳み込んで出力す
る等化器の、前記有限個数の係数列の値を更新する方法
であって、前記等化器の入力データ系列に対する目標出
力データ系列に対して所定の符号間干渉を与える演算を
施した第1の系列と前記等化器の出力系列に前記所定の
符号間干渉を与える演算を施した第2の系列との差であ
る等化誤差と、入力データ系列に対して前記所定の符号
間干渉を与える演算を施した第3の系列を求めるステッ
プと、前記等化誤差が小さくなるように、前記等化誤差と
第3の系列とに応じた量、前記等化器の有限個数の係数列
の値を更新するステップとを有することを特徴とする部
分応答特性を有する等化器の係数更新方法。
6. A predetermined partial response characteristic is set as a target response characteristic,
An equalizer that convolves and outputs an input data sequence with a finite number of coefficient sequences, and a method for updating the value of the finite number of coefficient sequences, wherein a target output data sequence for the input data sequence of the equalizer is An equalization error, which is a difference between a first sequence subjected to an operation of giving predetermined intersymbol interference and a second sequence subjected to an operation of giving the predetermined intersymbol interference to an output sequence of the equalizer. And a step of obtaining a third sequence that has been subjected to the operation of giving the predetermined inter-symbol interference to the input data sequence, and so that the equalization error is reduced, the equalization error and the third sequence Updating a value of a finite number of coefficient sequences of the equalizer according to a corresponding amount, the coefficient updating method of an equalizer having partial response characteristics.
JP37428699A 1999-12-28 1999-12-28 Waveform equalizer Pending JP2001189052A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37428699A JP2001189052A (en) 1999-12-28 1999-12-28 Waveform equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37428699A JP2001189052A (en) 1999-12-28 1999-12-28 Waveform equalizer

Publications (1)

Publication Number Publication Date
JP2001189052A true JP2001189052A (en) 2001-07-10

Family

ID=18503589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37428699A Pending JP2001189052A (en) 1999-12-28 1999-12-28 Waveform equalizer

Country Status (1)

Country Link
JP (1) JP2001189052A (en)

Similar Documents

Publication Publication Date Title
US7286312B1 (en) DC-offset compensation loops for magnetic recording system
KR100968336B1 (en) Read channel apparatus for asynchronous oversampling, synchronous fractionally spaced equalization and digital gain control
US7936655B2 (en) Read circuit of a disk drive system and method of signal processing thereof
JP3486141B2 (en) Digital playback signal processor
US7466766B2 (en) Processing servo data having DC level shifts
KR20060045121A (en) Apparatus for providing dynamic equalizer optimization
US6791776B2 (en) Apparatus for information recording and reproducing
JP4199907B2 (en) Perpendicular magnetic recording / reproducing apparatus and signal processing circuit
JP4695814B2 (en) Data decoding method / circuit and information recording / reproducing apparatus using the same
JPH07111042A (en) Data discriminating circuit
US5581568A (en) Data detection apparatus
JP4480584B2 (en) Adaptive equalization circuit and adaptive equalization method
US5805478A (en) Data detection method and apparatus in data storage device
US8638891B2 (en) Channel architecture with multiple signal processing branches for a given physical channel
JP2001519583A (en) Method and apparatus for detecting data in magnetic recording using decision feedback
JP4027444B2 (en) Signal reproduction method and signal reproduction apparatus
JP2001189052A (en) Waveform equalizer
KR20030029896A (en) Waveform equalizer for obtaining a corrected signal and apparatus for reproducing information
JP2001344903A (en) Digital information reproducing device
JPH04177603A (en) Magnetic disk drive
JP3917317B2 (en) Equalization / phase control system and disk storage device including the same
JP4200113B2 (en) Equalizer and magnetic recording / reproducing apparatus
JPH11167772A (en) Asynchronous data detecting device
JP2000138594A (en) Signal processor and reproducing device for storage medium
JP2001144633A (en) Viterbi detector, signal processing circuit, recording and reproducing device and information processing system

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050112

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050118